WO2013069515A1 - 表示装置およびその駆動方法 - Google Patents

表示装置およびその駆動方法 Download PDF

Info

Publication number
WO2013069515A1
WO2013069515A1 PCT/JP2012/078118 JP2012078118W WO2013069515A1 WO 2013069515 A1 WO2013069515 A1 WO 2013069515A1 JP 2012078118 W JP2012078118 W JP 2012078118W WO 2013069515 A1 WO2013069515 A1 WO 2013069515A1
Authority
WO
WIPO (PCT)
Prior art keywords
video signal
luminance
backlight
period
scanning
Prior art date
Application number
PCT/JP2012/078118
Other languages
English (en)
French (fr)
Inventor
泰 高丸
誠二 金子
小川　康行
山本　薫
耕平 田中
誠一 内田
典昭 山口
森　重恭
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US14/351,613 priority Critical patent/US9520097B2/en
Publication of WO2013069515A1 publication Critical patent/WO2013069515A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0237—Switching ON and OFF the backlight within one frame
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Definitions

  • the present invention relates to an active matrix display device including a backlight illumination device capable of blinking control and a driving method thereof.
  • a voltage is applied to the video signal line (column electrode) of the liquid crystal panel because the characteristics of a switching element such as a TFT (Thin Film Transistor) provided for each pixel are not sufficient.
  • a switching element such as a TFT (Thin Film Transistor) provided for each pixel are not sufficient.
  • the positive / negative of the video signal output from the video signal line driving circuit also called “column electrode driving circuit” or “data driver circuit”
  • the layer transmittance is not perfectly symmetric with respect to positive and negative data voltages.
  • flicker occurs in the display by the liquid crystal panel (hereinafter referred to as flicker). Is also called “flicker due to positive and negative asymmetry").
  • portable information devices such as mobile phones, in particular, are required to have high-quality display capability due to improved processing performance and advanced use, and thus flicker due to such positive and negative asymmetry becomes a problem.
  • a driving method for alternating current of the liquid crystal module used in the portable information device a driving method (“1”) that reverses the positive / negative polarity of each applied voltage while inverting the positive / negative polarity of the applied voltage for each horizontal scanning line.
  • a driving method (referred to as “one-dot inversion driving method”) in which the positive / negative polarity of the applied voltage is inverted for each pixel adjacent in the vertical and horizontal directions and the positive / negative polarity is inverted for each frame is also adopted. is there.
  • the frequency of polarity inversion in the video signal to be applied to the liquid crystal panel is increased (inversion frequency is increased), and driving is performed.
  • the switching frequency of the potential of the common electrode is also increased in order to reduce the withstand voltage required for an integrated circuit (IC).
  • IC integrated circuit
  • power consumption increases.
  • the one-dot inversion driving method is adopted, the common electrode cannot be inverted and the breakdown voltage required for the driving IC is increased. As a result, the manufacturing cost of the device increases and the power consumption also increases.
  • each pixel formation portion of the liquid crystal panel is sequentially selected for each row and a pixel voltage is applied. At this time, it takes a predetermined time (within the selection period) until the pixel voltage of the pixel formation portion becomes the applied voltage, that is, until the data writing is completed.
  • the brightness change also occurs in the displayed pixels. For example, when the amount of change in luminance differs between frames, the flicker may be visually recognized (hereinafter, this flicker is also referred to as “flicker by data writing”).
  • one end of the capacitor element of the pixel formation portion is caused by potential fluctuation of the scanning signal line and the video signal line connected to the adjacent or adjacent pixel formation portion.
  • the held applied voltage may change via parasitic capacitance formed between the pixel electrode) and these signal lines (this phenomenon is also referred to as “pulling by parasitic capacitance”).
  • the luminance change of the displayed pixel becomes significant according to the applied voltage to be applied next.
  • this luminance change may be visually recognized as flicker (hereinafter, this flicker is also referred to as “flicker by pulling”).
  • Japanese Patent Laid-Open No. 2006-178435 discloses that the backlight device blinks at such a speed that it cannot be detected by the eyes during the scanning period and the scanning stop period, and that the backlight device is turned off during the scanning period.
  • a configuration of a liquid crystal display device in which flicker is reduced by making the length longer is disclosed.
  • the flicker can be reduced.
  • one pixel is vertically and horizontally adjacent to each other.
  • a specific display pattern for example, a checkered pattern
  • a luminance change may occur for each frame.
  • Such a specific display pattern is called a killer pattern, and when such a display pattern is displayed, it is known that flicker is easily recognized particularly in the conventional configuration.
  • the present invention provides a display device in which a scanning period and a scanning stop period (holding period) are provided, in which flicker due to current leakage and flicker due to data writing and pulling are both reduced or eliminated. With the goal.
  • a first aspect of the present invention includes a backlight including a light source, a plurality of pixel forming portions that form an image to be displayed by transmitting light from the light source, and a plurality of videos that indicate the image to be displayed
  • a backlight including a light source, a plurality of pixel forming portions that form an image to be displayed by transmitting light from the light source, and a plurality of videos that indicate the image to be displayed
  • a plurality of video signal lines for transmitting signals to the plurality of pixel formation portions; and a plurality of scanning signal lines intersecting the plurality of video signal lines, wherein the plurality of pixel formation portions are the plurality of video signals.
  • An active matrix display device arranged in a matrix in association with lines and the plurality of scanning signal lines, Among the frame period longer than 1/60 second consisting of a predetermined scanning period and a holding period started at the end of the scanning period, while selectively driving the plurality of scanning signal lines during the scanning period;
  • a scanning signal line driving circuit for deselecting all the plurality of scanning signal lines;
  • a video signal line driving circuit for supplying the video signal to be transmitted to the plurality of video signal lines during the scanning period;
  • a backlight driving circuit for controlling turning on and off of the light source included in the backlight;
  • a luminance change storage unit that stores in advance a predicted value of luminance change of an image to be displayed by the plurality of pixel forming units in the holding period;
  • the backlight driving circuit calculates a light emission luminance of the light source based on a predicted value stored in the luminance change storage unit so that the luminance change is compensated, and turns on the light source with the calculated light emission luminance. It controls to do.
  • a pattern detection unit for determining whether at least a part of the image matches a display pattern stored in advance;
  • the luminance change storage unit stores a predicted value of luminance change corresponding to a display pattern detectable by the pattern detection unit,
  • the backlight driving circuit is a predicted value corresponding to the display pattern determined to match, and based on the predicted value stored in the luminance change unit, The light emission luminance of the light source is calculated and controlled.
  • the video signal line driving circuit is driven so as to invert the polarity of the video signal transmitted to the plurality of pixel forming units every frame period and every one or more rows corresponding to one or more scanning signal lines.
  • the pattern detection unit detects a display pattern whose display gradation value regularly changes for each row whose polarity is to be inverted by the video signal line driving circuit.
  • the video signal line driving circuit drives to invert the polarity of the video signal transmitted to the plurality of pixel forming units for each of one or more columns corresponding to one or more video signal lines;
  • the pattern detection unit detects a display pattern whose display gradation value regularly changes for each row and column whose polarity is to be inverted by the video signal line driving circuit.
  • the luminance change storage unit corresponds to a luminance corresponding to a display pattern that is alternately displayed with predetermined first and second display gradation values for each row and column whose polarity is to be inverted by the video signal line driving circuit.
  • the pattern detection unit alternates between the first gradation value or the neighborhood value and the second gradation value or the neighborhood value for each row and column whose polarity is to be inverted by the video signal line driving circuit. A display pattern to be displayed is detected.
  • the backlight driving circuit controls to perform at least one operation of turning on and off the light source within a time shorter than 1/60 seconds during the holding period.
  • a seventh aspect of the present invention is the sixth aspect of the present invention.
  • the backlight drive circuit controls the light source to turn on and turn off the light for a time longer than the lighting time from the lighting time to the next light-off time.
  • the backlight driving circuit controls to turn off the light source during the scanning period.
  • a ninth aspect of the present invention is the eighth aspect of the present invention,
  • the backlight driving circuit controls to keep the light source in an extinguished state for a predetermined period from a time immediately after the end of the scanning period.
  • the backlight driving circuit divides an input image into a plurality of areas, and obtains light emission luminance data indicating luminance at the time of light emission of a light source corresponding to each area based on the input image
  • the video signal line driving circuit determines the potential of the video signal to be transmitted based on the emission luminance data
  • the pattern detection unit detects the display pattern for each area
  • the backlight drive circuit is a predicted value corresponding to the display pattern determined to match for each area including the display pattern determined to match by the pattern detection unit, and is stored in the luminance change unit.
  • the light emission luminance of the light source corresponding to the area is calculated and controlled based on the predicted value.
  • the plurality of pixel forming portions include: A thin film transistor that is turned on or off in accordance with a signal applied to the connected scanning signal line; A pixel electrode connected to the connected video signal line via the thin film transistor; A common electrode provided in common to the plurality of pixel formation portions; A pixel capacitance formed by the pixel electrode and the common electrode; Each including a liquid crystal element that displays a pixel with a display gradation according to a voltage held in the pixel capacitor,
  • the thin film transistor includes a semiconductor layer made of an oxide semiconductor.
  • a backlight including a light source, a plurality of pixel forming portions for forming an image to be displayed by transmitting light from the light source, and a plurality of videos indicating the image to be displayed.
  • a plurality of video signal lines for transmitting signals to the plurality of pixel formation portions; and a plurality of scanning signal lines intersecting the plurality of video signal lines, wherein the plurality of pixel formation portions are the plurality of video signals.
  • a method of driving an active matrix type display device arranged in a matrix in association with lines and the plurality of scanning signal lines Among the frame period longer than 1/60 second consisting of a predetermined scanning period and a holding period started at the end of the scanning period, while selectively driving the plurality of scanning signal lines during the scanning period;
  • a scanning signal line driving step for bringing all of the plurality of scanning signal lines into a non-selected state;
  • a video signal line driving step for supplying the video signal to be transmitted to the plurality of video signal lines during the scanning period;
  • a backlight driving step for controlling turning on and off of the light source included in the backlight, In the backlight driving step, the light source of the light source is compensated for based on a predicted value of a luminance change of an image to be displayed by the plurality of pixel forming units stored in advance in the holding period.
  • the light emission luminance is calculated, and the light source is controlled to be turned on at the calculated light emission luminance.
  • a change in luminance due to a current leak or a potential change of the pixel electrode due to data writing and pull-in is compensated based on a predicted value stored in advance in the luminance change storage unit.
  • control for changing the luminance of the light source of the backlight is performed (typically in reverse phase with respect to the luminance change). Accordingly, in a display device provided with a scanning period and a holding period (scanning stop period), it is possible to reduce or eliminate both flicker due to current leakage and flicker due to data writing and drawing.
  • the display pattern (typically a killer pattern) stored in advance is detected by the pattern detection unit, the brightness change amount is typically large. Since the luminance change is compensated, the flicker can be further reduced or eliminated.
  • the pattern detection unit inverts every n rows. Display pattern (killer pattern) is detected. As a result, the luminance change is compensated by the killer pattern having the largest luminance change amount, so that the flicker can be further reduced or eliminated.
  • the video signal line driving circuit performs inversion driving by a driving method (dot inversion driving method) that is inverted every n rows and every m columns (m is an integer of 1 or more).
  • the pattern detection unit detects a display pattern (killer pattern) that is inverted every n rows and every m columns.
  • the luminance change is compensated by the killer pattern having the largest luminance change amount, so that the flicker can be further reduced or eliminated.
  • the pattern detection unit when the video signal line driving circuit performs inversion driving by the dot inversion driving method, includes a killer pattern and a pattern composed of pixels having pixel values similar to the killer pattern. Is detected. As a result, the luminance change is compensated for by a display pattern similar to the killer pattern having the largest luminance change amount and the killer pattern having the largest luminance variation, and thus the flicker can be further reduced or eliminated.
  • the light source blinks within the holding period at least once within a time shorter than 1/60 seconds, occurrence of flicker due to blinking of the backlight light source is prevented.
  • the flicker can be reduced.
  • the seventh aspect of the present invention since the operation of turning off the light for a time longer than the lighting time is performed once or more, an average illumination luminance sufficient for image display is obtained within the lighting time shorter than the light-off time. Since it is necessary, the light emission luminance of the backlight light source becomes higher. Therefore, the magnitude of luminance can be controlled more accurately.
  • the peak portion of the luminance change that should occur during the scanning period does not occur (not displayed) if the light source of the backlight is turned on. . For this reason, the maximum luminance change amount is reduced, and the flicker can be reduced.
  • the brightness peak portion in the scanning period that should occur if the light source is turned on is maintained in the off state for a predetermined period immediately after the end of the scanning period. More specifically, when an afterimage of a display image with an inappropriate luminance occurs due to the influence of the luminance peak portion that should occur at the boundary point between the scanning period and the subsequent holding period, for example, the response speed of the liquid crystal You can also prevent this from being displayed.
  • the input image is divided into a plurality of areas, and emission luminance data indicating the luminance at the time of light emission of the light source corresponding to each area is obtained, and is displayed for each area by pattern detection.
  • emission luminance of the light source corresponding to the area is calculated and controlled based on the predicted value that corresponds to the display pattern that is determined to match. Therefore, the flicker can be reduced or eliminated even in a part of the image.
  • the same effect as in the first aspect of the present invention can be achieved in the method for driving the display device.
  • FIG. 1 is a block diagram illustrating an overall configuration of an active matrix liquid crystal display device according to an embodiment of the present invention. It is a circuit diagram which shows the equivalent circuit of the pixel formation part in the said embodiment. It is a figure which shows the polarity example of each pixel formation part in the said embodiment. In the said embodiment, it is a figure for demonstrating a killer pattern. It is a block diagram which shows the detailed structure of the display control circuit in the said embodiment. It is a figure which shows the timing of the scanning signal and backlight control signal in the said embodiment. It is a figure which shows the relationship between the flicker rate used as a perception limit, and the frequency of blinking.
  • FIG. 1 is a block diagram showing the overall configuration of an active matrix liquid crystal display device according to an embodiment of the present invention.
  • This liquid crystal display device includes a drive control unit including a display control circuit 200, a source driver circuit (video signal line drive circuit) 300, and a gate driver circuit (scanning signal line drive circuit) 400, a display unit 500, and a backlight 600.
  • the display unit 500 includes a plurality (M) of video signal lines SL (1) to SL (M), a plurality (N) of scanning signal lines GL (1) to GL (N), and a plurality of these.
  • a plurality of (M ⁇ N) pixel forming portions provided along the video signal lines SL (1) to SL (M) and the plurality of scanning signal lines GL (1) to GL (N). It is out.
  • the display unit 500 has a TN (Twisted Nematic) orientation method and is configured to be normally white, and a dot inversion method is adopted as a driving method, but this is an example. An alignment method or a line inversion driving method may be employed.
  • TN Transmission Nematic
  • FIG. 2 shows an equivalent circuit of the pixel formation portion P (n, m) in the display portion 500 of the present embodiment.
  • each pixel forming portion P (n, m) has a gate terminal connected to the scanning signal line GL (n) and a source terminal connected to the video signal line SL (m) passing through the intersection.
  • a liquid crystal layer as an electro-optic element sandwiched between Ecom.
  • the TFT 10 includes an oxide semiconductor, typically an In—Ga—Zn—O (IGZO) -based oxide semiconductor in the semiconductor layer, which has a relatively fast response and a very small current leakage. Shall be used.
  • oxide semiconductor typically an In—Ga—Zn—O (IGZO) -based oxide semiconductor in the semiconductor layer
  • IGZO In—Ga—Zn—O
  • amorphous silicon that can be easily and inexpensively manufactured as a semiconductor layer may be used, or other well-known materials, for example, continuous Grain boundary silicon can also be used.
  • Each pixel forming portion P (n, m) displays one of red (R), green (G), and blue (B), and has the same color as shown in FIG. Is formed along the video signal lines SL (1) to SL (M) and the direction along the scanning signal lines GL (1) to GL (N). Are arranged in the order of RGB.
  • a liquid crystal capacitance (also referred to as “pixel capacitance”) Clc is formed by the pixel electrode Epix and the common electrode Ecom facing each other with the liquid crystal layer interposed therebetween.
  • Two video signal lines SL (m) and SL (m + 1) are disposed in the vicinity of the pixel electrode Epix.
  • the video signal line SL (m) is connected to the pixel electrode Epix via the TFT 10. It is connected.
  • the pixel electrode Epix of the pixel formation portion focused on and the video signal line SL (m + 1) adjacent thereto, and the pixel electrode Epix and two scanning signal lines GL (n) adjacent thereto are included.
  • GL (n + 1) each have a parasitic capacitance.
  • an auxiliary capacitance line CsL is formed in parallel with the scanning signal line GL (n).
  • an auxiliary capacitance Ccs is provided between the pixel electrode Epix and the auxiliary capacitance line CsL. Is formed. Note that the total capacitance formed between the pixel electrode Epix and the other electrode in one pixel formation portion P (n, m) (that is, the total capacitance connected to the pixel electrode Epix) is also referred to as a pixel capacitance.
  • the display control circuit 200 receives a display data signal DAT and a timing control signal TS sent from the outside, and receives a digital image signal DV and a source start pulse signal SSP for controlling the timing of displaying an image on the display unit 500, A source clock signal SCK, a latch strobe signal LS, a gate start pulse signal GSP, and a gate clock signal GCK, and a backlight control signal BCS for controlling turning on and off of the backlight 600 are output.
  • the gate driver circuit 400 Based on the gate start pulse signal GSP and the gate clock signal GCK output from the display control circuit 200, the gate driver circuit 400 generates an active scan signal G for each of the scan signal lines GL (1) to GL (N). (1) to G (N) are sequentially applied.
  • the gate driver circuit 400 applies a predetermined potential to the scanning signal lines GL (1) to GL (N) simultaneously during a holding period (scanning stop period) described later. If this potential is not the active scanning signals G (1) to G (N), that is, if the scanning signal line is in a non-selected state, each scanning signal line GL ( 1) to an inactive scanning signal potential applied to GL (N), or a well-known fixed potential such as a common electrode potential. Further, the source driver circuit 300 similarly applies a predetermined potential (different from or the same as the above-mentioned potential) simultaneously to the video signal lines SL (1) to SL (M) during a holding period to be described later. The operation during these holding periods will be described later.
  • the source driver circuit 300 receives the digital image signal DV, the source start pulse signal SSP, the source clock signal SCK, and the latch strobe signal LS output from the display control circuit 200, and receives each pixel forming unit P in the display unit 500.
  • the driving video signals S (1) to S (M) are applied to the video signal lines SL (1) to SL (M). Apply.
  • the source driver circuit 300 sequentially holds the digital image signal DV indicating the voltage to be applied to each of the video signal lines SL (1) to SL (M) at the timing when the pulse of the source clock signal SCK is generated. Is done.
  • the held digital image signal DV is converted to an analog voltage at the timing when the pulse of the latch strobe signal LS is generated.
  • Such D / A conversion is performed by a gradation voltage generation circuit.
  • the gradation voltage generation circuit generates an analog voltage corresponding to each display gradation by, for example, dividing a reference voltage for gradation voltage generation given from the outside of the source driver circuit 300.
  • the analog voltage generated by the gradation voltage generation circuit is applied to all the video signal lines SL (1) to SL (M) as a drive video signal all at once. That is, in the present embodiment, the line sequential driving method is adopted as the driving method of the video signal lines SL (1) to SL (M).
  • the polarities of the drive video signals S (1) to S (M) applied to the video signal lines SL (1) to SL (M) are inverted for each row and each column as described above. .
  • the driving video signals S (1) to S (M) when the active scanning signal G (1) is applied to the scanning signal line GL (1) and the active scanning signal G (2) are scanned.
  • the driving video signals S (1) to S (M) when applied to the signal line GL (2) have a reverse polarity and are even among the driving video signals S (1) to S (M).
  • a signal indicating the timing of polarity inversion is generated by the display control circuit 200 and supplied to the source driver circuit 300 although not shown.
  • dot inversion driving is realized.
  • the polarity of the voltage applied to each pixel forming portion P (n, m) and held in the pixel capacitance is different for each column in the same row and is the same. Since the columns differ from row to row, the above-described flicker due to positive and negative asymmetry is eliminated or reduced by spatially averaging.
  • the driving video signal is applied to the video signal lines SL (1) to SL (M), and the scanning signal is applied to the scanning signal lines GL (1) to GL (N).
  • the image is displayed on the display unit 500.
  • the common electrode Ecom and the auxiliary capacitance line CsL are supplied with a predetermined voltage by a power supply circuit (not shown) and are held at the same potential.
  • the polarity of the voltage held in the pixel capacitance of the pixel formation portion that displays the intermediate gradation in the frame is , All negative. Therefore, since the luminance is not spatially averaged, in the next frame, when the polarities of the voltages held in the pixel capacitance of the pixel formation portion displaying the intermediate gradation are all positive, An average display luminance difference between the two frames occurs.
  • the potential variation held in the pixel capacitance caused by the above-described data writing or pull-in occurs in the opposite direction in each pixel formation portion between two frames, so that the average display luminance of the screen is changed and the result Flicker is visually recognized.
  • a and b are not equal, the above brightness change occurs because the brightness is not spatially averaged by the killer pattern, but one of two adjacent pixel forming portions in the killer pattern has a black gradation.
  • the display control circuit 200 reduces the flicker by blinking the backlight 600 so as to obtain an appropriate amount of light.
  • FIG. 5 is a block diagram showing a detailed configuration of the display control circuit 200 in the present embodiment.
  • the display control circuit 200 shown in FIG. 5 includes an image memory 210, a timing generation unit 220, an image pattern detection unit 230, an LED control unit 240, an LCD data calculation unit 250, and a luminance change storage unit 21. It is out.
  • the display data DAT received from the external video source by the display control circuit 200 is the image data DA written in the image memory 210, and the timing control signal TS is written in a register (not shown), and then supplied to the timing generator 220. .
  • a timing generation unit (hereinafter abbreviated as “TG”) 220 is based on the timing control signal TS held in the register, and includes a source clock signal SCK, a source start pulse signal SSP, a gate clock signal GCK, and a gate start. A pulse signal GSP and other timing signals are generated.
  • the operation of the image memory 210 is controlled by a memory control circuit (not shown).
  • the image memory 210 appropriately reads out a digital image signal representing an image to be displayed on the display unit 500 and gives it to the LCD data calculation unit 250.
  • the LCD data calculation unit 250 appropriately corrects the image data, calculates the backlight luminance necessary for an image displayed in one frame, and provides the calculated value to the LED control unit 240.
  • the corrected LCD data is output from the display control circuit 200 as a digital image signal DV.
  • the digital image signal DV is supplied to the source driver circuit 300 as described above.
  • the image pattern detection unit 230 receives image data to be displayed from the image memory 210, and detects whether or not the image data is composed of the killer pattern.
  • the detection method various well-known methods can be applied. For example, the gradation value is detected for each pixel constituting the display image (here, the sub-pixel displaying one primary color), and the above killer is used. It is determined whether the pixel array constituting the pattern is set. Since this pixel arrangement is typically an arrangement in which a black gradation or white gradation and an intermediate gradation are repeated in the vertical direction and the horizontal direction, whether or not this combination is established is sequentially compared for all pixels. This combination of pixel values is stored in the luminance change storage unit 21 and is appropriately read out by the image pattern detection unit 230.
  • the number of times determined to be established at this time may be stored, and when the ratio to the total number of determinations exceeds a predetermined value (for example, 90%), it may be determined that the pattern is a killer pattern. Further, even when the black gradation or white gradation and the intermediate gradation change only by a predetermined small gradation value such as one gradation, it can be almost regarded as a killer pattern. It is preferable to determine whether or not the key is arranged.
  • a predetermined value for example 90%
  • the LED control unit 240 When the LED control unit 240 is given a timing signal received from the TG 220, specifically, a signal indicating the end of the scanning period (may be the start time), according to the determination result by the image pattern detection unit 230, Either a signal for controlling the brightness of an LED that has been corrected, which will be described later, or a control signal that has not been corrected is output.
  • a timing signal received from the TG 220 specifically, a signal indicating the end of the scanning period (may be the start time)
  • Either a signal for controlling the brightness of an LED that has been corrected, which will be described later, or a control signal that has not been corrected is output.
  • the contents of this brightness control and the control operation of the display control circuit 200 for blinking the backlight 600 will be described with reference to FIG.
  • FIG. 6 is a diagram illustrating the timing of the scanning signal and the backlight control signal in the present embodiment.
  • the gate driver circuit 400 does not sequentially output the active scanning signals G (1) to G (N) over one frame period, but from the time t1 in one frame period.
  • (active) scanning signals G (1) to G (N) are sequentially output.
  • the source driver circuit 300 outputs the driving video signals S (1) to S (M) in which the polarity is inverted for each row (by the line sequential driving method) as described above. It is as follows.
  • the length of the active period of each of the scanning signals G (1) to G (N) is approximately Ts / N, but is shown with a different length in the figure for easy viewing.
  • the scanning signals G (1) to G (N) and the driving video signals S (1) to S (M) during the holding period Th that is the scanning stop period from time t2 to time t4. ) Are not output, and the scanning signal lines GL (1) to GL (N) and the video signal lines SL (1) to SL (M) are held (fixed) at a predetermined potential.
  • the operation during one frame period is thus completed, the same operation is performed during the next frame period from time t4 to time t6, and the operation is repeated thereafter.
  • the scanning period Ts is 1/120 [second]
  • the holding period Th is 239/120 [second]. Therefore, one frame period is 2 [seconds].
  • these values are merely examples, and other known values may be used.
  • the holding period Th is provided to reduce power consumption, it is usually longer than the scanning period (typically several times as long). It is preferable that the length of one frame period is at least longer than 1/60 [second].
  • the TFT 10 using general amorphous silicon the amount of current leakage becomes too large, and thus it is often unbearable for actual use if such a long holding period is provided.
  • the TFT 10 using an oxide semiconductor as in this embodiment has a very small amount of current leakage, and thus is preferable even if a holding period of about 2 seconds is provided. By providing such a long holding period, power consumption can be greatly reduced.
  • the backlight control signal BCS output from the display control circuit 200 is at a low potential from time t1 to time t2, and the backlight 600 is turned off.
  • the period from time t1 to time t2 is a scanning period, the period is 1/120 [second].
  • the backlight control signal BCS is at a high potential (active potential), and the backlight 600 is turned on.
  • the potential of the control signal BCS has a voltage waveform corresponding to the light emission luminance at the time of lighting as will be described later, but the outline of the potential change is omitted in the drawing and will be described later.
  • the backlight lighting period Ton is 1/120 [second].
  • the subsequent backlight extinguishing period Toff has the same length as the scanning period and is 1/120 [second]. Therefore, the backlight blinking period Tbl is 1/60 [second]. Note that the backlight control signal BCS is at a low potential, and the backlight 600 is turned off.
  • the backlight repeatedly blinks at a frequency of 60 [Hz].
  • FIG. 7 is a diagram showing the relationship between the flicker rate that is the perceptual limit and the blinking frequency.
  • the solid line shown in FIG. 7 indicates a limit line where flicker can be perceived.
  • the upper side of the solid line is an area where flicker can be perceived, and the lower side is an area where flicker cannot be perceived.
  • flicker is most easily perceived near a frequency of 10 [Hz]
  • luminance changes near a frequency of 0 [Hz] for example, luminance changes at intervals of several seconds are perceived as flicker. I understand.
  • the backlight even if the backlight repeatedly blinks at a frequency of 60 [Hz], it may be perceived as flicker if the change in lighting luminance has a periodicity. That is, if the average luminance (or peak luminance) of the display panel at the time of backlight lighting is not constant, it may be perceived as flicker depending on the luminance change period.
  • Ton the average brightness of the display panel in a certain backlight lighting period Ton
  • Ton the average brightness of the display panel in the next backlight lighting period Ton
  • Ton the next (that is, the next skipped) backlight.
  • A be the average luminance of the display panel during the light lighting period Ton.
  • the average luminance of the display panel when the backlight is lit changes periodically at 30 [Hz]. This luminance change may be perceived as 30 [Hz] flicker.
  • the average brightness of the display panel when the backlight is lit changes for each frame, the average brightness of the display panel periodically changes at 0.25 [Hz] in the two-frame period. This luminance change may be perceived as flicker of 0.25 [Hz].
  • the flicker rate that becomes the perceptual limit is referred to as “limit flicker rate”. If the maximum luminance change amount is suppressed so as to be as follows, flicker can be prevented from being perceived regardless of the blinking frequency. Even if the flicker rate is equal to or higher than the limit flicker rate, the flicker rate can be reduced as the maximum amount of change in luminance is suppressed.
  • the backlight 600 in order to suppress the maximum luminance change amount, as shown in FIG. 6, the backlight 600 is turned off during the scanning period Ts (for example, times t1 to t2, t4 to t5).
  • a backlight turn-off period Toff is provided.
  • the luminance of the backlight is controlled so that the average luminance in the two frames matches (or approximates).
  • the maximum luminance change amount and the average luminance change are suppressed by such a backlight blinking operation.
  • FIG. 8 is a diagram showing a temporal change in luminance observed at the center of the display unit when the backlight is fixed in a lit state.
  • the backlight 600 is fixed to a state in which the backlight 600 is lit with the brightness at the time of white solid display.
  • a killer pattern is displayed in which display areas of black gradation (255 gradation) and intermediate gradation (126 gradation) are arranged in a checkered pattern for each pixel.
  • the horizontal axis indicates the elapsed time
  • the vertical axis indicates the luminance value of the panel surface.
  • a scanning period Ts of a certain frame is started when 0.25 seconds have elapsed from the measurement start time (time of 0 seconds). After this scanning period Ts ends, that is, 1/120 [second], the holding period Th starts. After this holding period Th ends, the operation of starting the scanning period Ts of the next frame is repeated 2 seconds after the start time of the frame. Observing the change in display luminance caused by such an operation, it can be seen that a peak in luminance change occurs during the scanning period Ts, more specifically, between the scanning period Ts and the holding period Th.
  • Such a luminance change occurs according to the current leak as described above or the potential fluctuation of the pixel electrode due to data writing and drawing. For example, the total charge amount corresponding to the current leak amount generated in the pixel formation portion is retained. The period increases from the start time to the end time. However, in the scanning period following the holding period, the polarity of the video signal is applied to the video signal line with being inverted (from the previous frame), and a luminance change occurs in accordance with potential fluctuation caused by data writing or drawing. As a result, as shown in FIG. 8, during the scanning period Ts, more specifically, a peak of luminance change occurs near the boundary time point between the scanning period Ts and the subsequent holding period Th.
  • the amount of change in luminance is the difference between the potential of the video signal line and the scanning signal line during the holding period, the effective voltage of the pixel electrode due to the data writing and pulling in, the effective voltage difference between adjacent two frame periods due to polarity inversion driving,
  • the luminance is maximized between the start time of the scanning period Ts in the first frame period and the start time of the scanning period Ts in the (next next) frame period after skipping one frame period.
  • a periodic luminance change (especially in the peak luminance portion) may be recognized as flicker.
  • the backlight extinction period Toff is set so as to include the scanning period Ts in which the peak luminance portion is generated.
  • the scanning period Ts is set to coincide with the backlight extinguishing period Toff from time t1 to time 2.
  • the actual luminance of the display unit is larger or smaller than the desired average luminance. Flicker may be recognized. Therefore, in the present embodiment, the luminance of the backlight is controlled so as to further change (in reverse phase) so as to cancel the luminance change.
  • a backlight luminance control method will be described with reference to FIG.
  • FIG. 9 is a diagram for explaining a change in luminance of the backlight in the present embodiment.
  • the luminance change indicated by a rectangle represents the average luminance of the backlight in the backlight lighting period Ton
  • the luminance change indicated by a continuous line above the luminance change is shown in FIG. 8.
  • the luminance change in the case where the backlight shown in the figure is fixed in the lighting state is reversed with the desired luminance set to 1 (reversed phase).
  • the vertical axis in FIG. 9 indicates the luminance value normalized with the luminance when the backlight is fixed in the lighting state being 1, and the horizontal axis indicates the elapsed time.
  • the average luminance of the display unit actually displayed under the influence is changed.
  • L1 the luminance of the backlight must be controlled by a value obtained by multiplying the average luminance L by L / L1.
  • the luminance control of the backlight is actually performed by switching the emission luminance every unit time. In many cases, the luminance is kept constant. Also, since there is a backlight turn-off period Toff here, the backlight brightness must be controlled by a value obtained by multiplying the average brightness L by L / L1 and further multiplying by (Ton + Toff) / Ton. . Note that Ton indicates the length of the backlight lighting period, and Toff indicates the length of the backlight lighting period.
  • Ton indicates the length of the backlight lighting period
  • Toff indicates the length of the backlight lighting period.
  • the luminance of the backlight represented by the rectangular portion shown in FIG. 9 is typically calculated as described above. Note that such a luminance calculation method for the backlight is an example, and a well-known calculation method for calculating the luminance of the backlight so as to compensate for a change in display luminance can be appropriately employed.
  • FIG. 10 is a diagram illustrating a temporal change in luminance observed in the central portion of the display unit in the present embodiment.
  • FIG. 10 also shows the luminance change of the display unit in the case where the luminance control of the backlight for compensating for the change in display luminance in the present embodiment is not performed. It can be seen that there is a large deviation from the typical luminance value of 32 [cd / m 2 ].
  • the display luminance change in the present embodiment shown in FIG. 10 is shifted by only about 0.5 [cd / m 2 ] from the ideal luminance value 32 [cd / m 2 ].
  • Such a small change is less than the limit flicker rate shown in FIG. 7, and is not recognized as flicker. Therefore, flicker that is particularly easily recognized when a killer pattern is displayed can be eliminated. Even if the pattern is similar to a killer pattern, flicker can be suppressed because the luminance change can be suppressed by controlling the backlight as described above.
  • the display control circuit 200 (included in the LED control unit 240) in the present embodiment calculates the luminance of the backlight so that the luminance change is compensated as described above, and controls the luminance. Note that the luminance of the LED included in the backlight is easily controlled because it is proportional to the flowing current, but the configuration thereof is well known and will not be described individually.
  • the above-described luminance change has been described on the assumption that the optical response of the liquid crystal can be almost ignored, when a liquid crystal element capable of high-speed response such as a ferroelectric liquid crystal or an anti-ferroelectric liquid crystal is not used, the actual change is not observed.
  • the luminance change is delayed from the above luminance change according to the optical response time of the liquid crystal element. Therefore, it is preferable to appropriately determine the backlight turn-off period Toff (and the backlight turn-on period Ton) according to the actual luminance change.
  • the backlight changes so as to compensate for the luminance change due to the current leakage and the potential fluctuation of the pixel electrode due to data writing and drawing, that is, in reverse phase to the luminance change.
  • both flicker caused by current leakage and flicker caused by data writing and pulling can be reduced or eliminated in a display device provided with a scanning period and a scanning stop period (holding period).
  • the backlight extinction period Toff is set so as to coincide with the scanning period Ts so that the backlight is extinguished at the peak portion of the luminance change.
  • the backlight lighting period Ton is set to 1/240 [seconds], which is half of that in the first embodiment, and the backlight unlighting period Toff is 3 in the case of the first embodiment. It is set to 1/80 [seconds].
  • FIG. 11 is a diagram showing the timing of the scanning signal and the backlight control signal in the present embodiment.
  • the scanning period Ts and the holding period Th in the present embodiment are the same as those in the first embodiment, but the backlight extinguishing period Toff is the first. This is three times that of the embodiment. For this reason, it is necessary to further increase the luminance of the backlight in the backlight lighting period Ton as compared with the case of the first embodiment.
  • the backlight turn-off period Toff by increasing the backlight turn-off period Toff in this way, the backlight is not turned on for a short time (specifically, for 1/240 [second]) immediately after the end of the scanning period Ts. For this reason, even if an afterimage of a display image with an inappropriate luminance occurs due to reasons such as the response speed of the liquid crystal, it can be prevented from displaying it. Moreover, since it is necessary to obtain sufficient average illumination brightness for image display within the backlight turn-on period Ton shorter (three times here) than the backlight turn-off period Toff, the brightness of the backlight light source becomes larger. . Therefore, the magnitude of luminance can be controlled more accurately.
  • the backlight in the first embodiment has a known configuration that can uniformly illuminate the back surface of the liquid crystal panel.
  • the backlight in the present embodiment is arranged in a matrix, and each of the corresponding liquid crystal panels It is configured to illuminate a predetermined portion of the back surface and to control each luminance independently.
  • the luminance of the R display element is the product of the luminance of the red light emitted from the backlight and the light transmittance of the R display element.
  • the light emitted from one red LED hits a plurality of areas around the corresponding one area. Therefore, the luminance of the R display element is a product of the total luminance of light emitted from the plurality of red LEDs and the light transmittance of the R display element.
  • the luminance of the G display element is the product of the total luminance of light emitted from the plurality of green LEDs and the light transmittance of the G display element, and the luminance of the B display element is emitted from the plurality of blue LEDs. This is the product of the total light luminance and the light transmittance of the B display element.
  • the liquid crystal display device that performs area active driving configured as described above, suitable liquid crystal data and LED data are obtained based on the input image, the light transmittance of the display element P is controlled based on the liquid crystal data, and the LED data is obtained. Based on this, the input image can be displayed on the liquid crystal panel by controlling the luminance of the LEDs included in the backlight.
  • the power consumption of the backlight can be reduced by reducing the luminance of the LED corresponding to the area.
  • the luminance of the display element P corresponding to the area is switched between a smaller number of levels, thereby improving the resolution of the image and improving the image quality of the display image.
  • a configuration of a display control circuit that performs the same killer pattern detection operation as that of the above embodiment and compensates for a change in display luminance will be described with reference to FIG. .
  • FIG. 12 is a block diagram showing a detailed configuration of the display control circuit 200 in the present embodiment.
  • the display control circuit 700 shown in FIG. 12 includes an image memory 710 and a timing generation unit 720 similar to those of the display control circuit 200 shown in FIG. 5, and operates slightly different from the first embodiment for performing area active drive.
  • An image pattern detection unit 730, an LED control unit 740, an LCD data calculation unit 750, and a luminance change storage unit 71 are included.
  • the image pattern detection unit 730 receives the image data to be displayed from the image memory 210, and detects for each area whether or not the image data is composed of the killer pattern. That is, unlike the case of the first embodiment, each part corresponding to each area of the image to be displayed is detected.
  • the detection method itself is the same as in the case of the first embodiment. Accordingly, the image pattern detection unit 730 detects a gradation value for each pixel (here, a sub-pixel displaying one primary color) corresponding to a certain area of the display image, and the killer pattern It is determined whether or not the pixel arrangement that constitutes. This combination of pixel values is stored in the luminance change storage unit 71 and is appropriately read out by the image pattern detection unit 730.
  • the LED control unit 740 first divides the input image into the plurality of areas, and obtains LED data (light emission luminance data) indicating the luminance at the time of light emission of the LED corresponding to each area. At this time, the LED control unit 740 refers to PSF data, which is data representing numerically how light is diffused, in order to calculate the display luminance of each area. As a result, LED data is calculated in consideration of illumination light of adjacent LEDs. Further, the LED control unit 740 outputs either the above-described corrected signal or the uncorrected signal according to the determination result by the image pattern detection unit 730.
  • the LCD data calculation unit 750 calculates the display luminance of each area based on the LED data of each area calculated by the LED control unit 740 and the PSF data, and based on the display luminance and the input image.
  • the liquid crystal data is calculated and given to the liquid crystal panel.
  • the killer pattern is detected by the image pattern detection unit, and the brightness control is performed only when the killer pattern (or a similar pattern) is detected.
  • the killer pattern is detected from the image data.
  • the luminance control may be performed by receiving a mode switching instruction from the outside of the display device (for example, a killer pattern compensation mode).
  • the dot inversion driving method has been described as an example, but a line inversion driving method may be adopted.
  • the killer pattern in this case is different from the example shown in FIG. 4, the pixel values of the same row are all the same, and the pixel value changes for each adjacent row (for example, a row composed of black gradation pixels).
  • the pattern is a pattern in which rows of pixels of intermediate gradation are alternately repeated).
  • well-known inversion driving modes such as n-dot inversion driving (n is an integer of 2 or more) and n-line inversion driving can be employed.
  • a known killer pattern such as a pixel value changing every n rows is used. Can be adopted as well.
  • the backlight is turned off during the scanning period Ts, but the backlight may be turned on during part or all of the period.
  • the backlight may be turned on during part or all of the period.
  • a part or all of the maximum luminance change that occurs during the scanning period Ts cannot be eliminated by turning off the backlight, so that the possibility of flickering remains.
  • the flicker based on the change in average luminance in two frames is suppressed at least, the flicker as a whole is suppressed.
  • an oxide semiconductor is used for the TFT 10 so that flicker due to current leakage does not occur even when a long holding period is provided, but a semiconductor other than an oxide semiconductor that has very little current leakage is used.
  • Other known configurations that prevent flicker due to current leakage may be employed. By doing so, it is possible to reduce or eliminate both the flicker caused by current leakage and the flicker caused by data writing and drawing.
  • the active matrix type liquid crystal display device has been described as an example.
  • the display device is an active matrix type voltage controlled display device that includes a backlight illumination device and includes a scanning period and a holding period. If it is a display device, the present invention can be applied to other than the liquid crystal display device.
  • the present invention is applied to an active matrix type display device including a backlight illumination device capable of blinking control, and is particularly suitable for a voltage control type display device such as a liquid crystal display device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

　表示装置の表示制御回路（２００）は、画像パターン検出部（２３０）によって画像がキラーパターンであるか否かを検出し、キラーパターンである場合には、生じるべき輝度変化を補償するように予め定められた予測値に基づき、バックライト光源を（典型的には上記変化と逆相となるよう）駆動する。また、走査期間中には点灯されない。このことにより、走査期間および走査停止期間が設けられる表示装置において、電流リーク等に基づくフリッカが低減または解消される。

Description

表示装置およびその駆動方法
　本発明は、点滅制御が可能なバックライト照明装置を備えるアクティブマトリクス型の表示装置およびその駆動方法に関する。
　一般に液晶表示装置では、液晶の劣化を抑えると共に表示品位を維持するために交流化駆動が行われている。しかし、アクティブ型の液晶表示装置においては、画素毎に設けられたＴＦＴ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）等のスイッチング素子の特性が十分でないために、液晶パネルの映像信号線（列電極）に電圧を印加する映像信号線駆動回路（「列電極駆動回路」または「データドライバ回路」とも呼ばれる）から出力される映像信号の正負すなわち共通電極の電位を基準とする印加電圧の正負が対称であっても、液晶層の透過率は正負のデータ電圧に対して完全に対称とはならない。このため、１フレーム毎に液晶への印加電圧の極性を（共通電極の電位を基準として）反転させる駆動方式（フレーム反転駆動方式）では、液晶パネルよる表示においてフリッカが発生する（以下、このフリッカを「正負非対称によるフリッカ」ともいう）。近年、特に携帯電話機等のような携帯用情報機器は、その処理性能の向上と利用の高度化などによって高品位の表示能力が要求されるため、このような正負非対称によるフリッカが問題となる。そこで、上記携帯用情報機器で使用される液晶モジュールの交流化駆動方式として、１水平走査線毎に印加電圧の正負極性を反転させつつ１フレーム毎にも正負極性を反転させる駆動方式（「１ライン反転駆動方式」と呼ばれる）が採用されている。また、垂直・水平方向に隣り合う画素毎に印加電圧の正負極性を反転させつつ１フレーム毎にも正負極性を反転させる駆動方式（「１ドット反転駆動方式」と呼ばれる）も採用されることがある。
　しかし、上記１ライン反転駆動方式を採用すると、高品位の表示を行うことができる反面、液晶パネルに印加すべき映像信号における極性反転の頻度が大きくなり（反転周波数が高くなり）、また、駆動用ＩＣ（Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）に必要な耐圧の低減のために共通電極の電位の切換周波数も高くなる。その結果、消費電力が増大する。また、１ドット反転駆動方式を採用すると、共通電極を反転駆動できないため、駆動用ＩＣに必要な耐圧が大きくなる。その結果、装置の製造コストが高くなり、また消費電力も増大する。
　そこで、近年では、所定の期間だけ印加電圧を変化させない状態とするための走査停止期間を設けることにより、全体として反転周波数を低くする駆動方式が採用されることがある（例えば日本特開２００６－１７８４３５号公報を参照）。このような走査停止期間（保持期間）の挿入により、携帯電話機等における低消費電力化の要求に応えることができる。
　この走査停止期間は、長く設定されるほど消費電力を低減することができるが、液晶パネルの画素形成部に設けられる印加電圧を保持するための容量素子において走査停止期間中に電流のリークが生じ、保持されるべき電圧が低下する。このことにより、次に与えられる印加電圧に応じて表示される（同一であるべき場合の）画素の輝度変化が顕著になる。その結果、この輝度変化がフリッカとして視認されるようになる（以下、このフリッカを「電流リークによるフリッカ」ともいう）。
　また、走査期間において、液晶パネルの各画素形成部は、行毎に順に選択され画素電圧が印加される。このとき画素形成部の画素電圧が印加電圧になるまで、すなわちデータの書き込みが完了するまでには（選択期間内の）所定の時間がかかるため、その間に寄生容量を介して当該電圧が変化すると、表示される画素にも輝度変化が生じる。この輝度変化量が例えばフレーム間で異なるとフリッカとして視認されるようになることがある（以下、このフリッカを「データ書き込みによるフリッカ」ともいう）。
　さらに、走査期間において、選択された画素形成部にデータが書き込まれた後、隣接または近接する画素形成部に繋がる走査信号線および映像信号線の電位変動により、画素形成部の容量素子（の一端である画素電極）とこれらの信号線との間に形成される寄生容量を介し、保持された印加電圧が変化することがある（この現象は「寄生容量による引き込み」とも呼ばれる）。このことにより、次に与えられる印加電圧に応じて表示される画素の輝度変化が顕著になる。その結果、この輝度変化がフリッカとして視認されるようになることがある（以下、このフリッカを「引き込みによるフリッカ」ともいう）。
　なお、上記データ書き込みによるフリッカおよび引き込みによるフリッカは、実際には極性反転駆動が行われる場合に生じる隣接２フレーム間での画素電圧の違いによって顕著に生じることになるが、ここでは上記正負非対称によるフリッカとは区別して説明する。
　この点、日本特開２００６－１７８４３５号公報には、走査期間および走査停止期間にバックライト装置を目に検知できない程度の速さで明滅させ、かつ走査期間においてバックライト装置の消灯期間を点灯期間よりも長くすることにより、フリッカを低減する液晶表示装置の構成が開示されている。
日本特開２００６－１７８４３５号公報
　しかし、上記日本特開２００６－１７８４３５号公報に記載の構成では、データ書き込みおよび引き込みによるフリッカを低減することができるとしても、電流リークによるフリッカを低減することはできない。また、上述したように、データ書き込みおよび引き込みにより生じる輝度変化方向は、隣接２フレームにおいて逆方向となるため、上記従来の構成においても、フリッカとして認識される場合がある。そのため、上記従来の構成では、上記各種要因により発生するフリッカを全体として十分に低減することができない場合がある。
　特に、１ドット反転駆動方式においては、空間的に上記輝度変化を平均化することができるため上記フリッカを低減することができる反面、典型的には、上下左右に１つの画素を空けて隣り合う画素の表示階調が同一になるような（例えば市松模様などの）特定の表示パターンを表示する場合には、フレーム毎に輝度変化が生じることがある。このような特定の表示パターンはキラーパターンと呼ばれ、このような表示パターンが表示される場合には、特に上記従来の構成ではフリッカが認識されやすくなることが知られている。
　そこで本発明では、走査期間および走査停止期間（保持期間）が設けられる表示装置であって、電流リークによるフリッカと、データ書き込みおよび引き込みによるフリッカとを共に低減または解消させた表示装置を提供することを目的とする。
　本発明の第１の局面は、光源を含むバックライトと、前記光源からの光を透過することにより表示すべき画像を形成する複数の画素形成部と、前記表示すべき画像を示す複数の映像信号を前記複数の画素形成部に伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線とを備え、前記複数の画素形成部が前記複数の映像信号線と前記複数の走査信号線とに関連付けられマトリクス状に配置されたアクティブマトリクス型の表示装置であって、
　所定の走査期間と、当該走査期間終了時点に開始される保持期間とからなる１／６０秒より長いフレーム期間のうち、前記走査期間中、前記複数の走査信号線を選択的に駆動するとともに、前記保持期間中、前記複数の走査信号線全てを非選択状態にする走査信号線駆動回路と、
　前記走査期間中、伝達されるべき前記映像信号を前記複数の映像信号線に与える映像信号線駆動回路と、
　前記バックライトに含まれる前記光源の点灯および消灯を制御するバックライト駆動回路と、
　前記保持期間における前記複数の画素形成部により表示されるべき画像の輝度変化の予測値を予め記憶している輝度変化記憶部と
を備え、
　前記バックライト駆動回路は、前記輝度変化記憶部に記憶されている予測値に基づき、前記輝度変化が補償されるよう、前記光源の発光輝度を算出し、算出された発光輝度で前記光源を点灯するよう制御することを特徴とする。
　本発明の第２の局面は、本発明の第１の局面において、
　前記画像の少なくとも一部と、予め記憶されている表示パターンとが一致するか否かを判定するパターン検出部をさらに含み、
　前記輝度変化記憶部は、前記パターン検出部により検出可能な表示パターンに対応する輝度変化の予測値を記憶しており、
　前記バックライト駆動回路は、前記パターン検出部によって一致すると判定される場合、当該一致すると判定される表示パターンに対応する予測値であって、前記輝度変化部に記憶されている予測値に基づき、前記光源の発光輝度を算出し制御することを特徴とする。
　本発明の第３の局面は、本発明の第２の局面において、
　前記映像信号線駆動回路は、前記複数の画素形成部に伝達される映像信号の極性を、１フレーム期間毎かつ１つ以上の走査信号線に対応する１つ以上の行毎に反転するよう駆動し、
　前記パターン検出部は、前記映像信号線駆動回路により前記極性が反転されるべき行毎に、規則的に表示階調値が変化する表示パターンを検出することを特徴とする。
　本発明の第４の局面は、本発明の第３の局面において、
　前記映像信号線駆動回路は、前記複数の画素形成部に伝達される映像信号の極性を、１つ以上の映像信号線に対応する１つ以上の列毎に反転するよう駆動し、
　前記パターン検出部は、前記映像信号線駆動回路により前記極性が反転されるべき行および列毎に、それぞれ規則的に表示階調値が変化する表示パターンを検出することを特徴とする。
　本発明の第５の局面は、本発明の第４の局面において、
　前記輝度変化記憶部は、前記映像信号線駆動回路により前記極性が反転されるべき行および列毎に所定の第１および第２の表示階調値で交互に表示される表示パターンに対応する輝度変化の予測値を記憶しており、
　前記パターン検出部は、前記映像信号線駆動回路により前記極性が反転されるべき行および列毎に前記第１の階調値または近傍値と前記第２の階調値または近傍値とで交互に表示される表示パターンを検出することを特徴とする。
　本発明の第６の局面は、本発明の第１の局面において、
　前記バックライト駆動回路は、前記保持期間中、１／６０秒より短い時間内に前記光源を点灯し後に消灯する動作を１度以上行うよう制御することを特徴とする。
　本発明の第７の局面は、本発明の第６の局面において、
　前記バックライト駆動回路は、前記光源を点灯し、当該点灯時点から次の消灯時点までの点灯時間よりも長い時間消灯する動作を１度以上行うよう制御することを特徴とする。
　本発明の第８の局面は、本発明の第１の局面において、
　前記バックライト駆動回路は、前記走査期間中、前記光源を消灯するよう制御することを特徴とする。
　本発明の第９の局面は、本発明の第８の局面において、
　前記バックライト駆動回路は、前記走査期間の終了直後の時点から所定期間の間、前記光源を消灯状態で維持するよう制御することを特徴とする。
　本発明の第１０の局面は、本発明の第２の局面において、
　前記バックライト駆動回路は、入力画像を複数のエリアに分割し、前記入力画像に基づき各エリアに対応した光源の発光時の輝度を示す発光輝度データを求め、
　前記映像信号線駆動回路は、前記発光輝度データに基づき、伝達されるべき前記映像信号の電位を決定し、
　前記パターン検出部は、前記エリア毎に、前記表示パターンを検出し、
　前記バックライト駆動回路は、前記パターン検出部によって一致すると判定される表示パターンを含むエリア毎に、当該一致すると判定される表示パターンに対応する予測値であって、前記輝度変化部に記憶されている予測値に基づき、前記エリアに対応する光源の発光輝度を算出し制御することを特徴とする。
　本発明の第１１の局面は、本発明の第１の局面において、
　前記複数の画素形成部は、
　　接続される走査信号線に印加される信号に応じて導通状態または遮断状態となる薄膜トランジスタと、
　　接続される映像信号線に前記薄膜トランジスタを介して接続された画素電極と、
　　前記複数の画素形成部に共通的に設けられた共通電極と、
　　前記画素電極と前記共通電極とによって形成される画素容量と、
　　前記画素容量に保持される電圧に応じた表示階調で画素を表示する液晶素子とをそれぞれ含み、
　前記薄膜トランジスタは、酸化物半導体からなる半導体層を備えることを特徴とする。
　本発明の第１２の局面は、光源を含むバックライトと、前記光源からの光を透過することにより表示すべき画像を形成する複数の画素形成部と、前記表示すべき画像を示す複数の映像信号を前記複数の画素形成部に伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線とを備え、前記複数の画素形成部が前記複数の映像信号線と前記複数の走査信号線とに関連付けられマトリクス状に配置されたアクティブマトリクス型の表示装置を駆動する方法であって、
　所定の走査期間と、当該走査期間終了時点に開始される保持期間とからなる１／６０秒より長いフレーム期間のうち、前記走査期間中、前記複数の走査信号線を選択的に駆動するとともに、前記保持期間中、前記複数の走査信号線全てを非選択状態にする走査信号線駆動ステップと、
　前記走査期間中、伝達されるべき前記映像信号を前記複数の映像信号線に与える映像信号線駆動ステップと、
　前記バックライトに含まれる前記光源の点灯および消灯を制御するバックライト駆動ステップと
を備え、
　前記バックライト駆動ステップでは、予め記憶されている、前記保持期間における前記複数の画素形成部により表示されるべき画像の輝度変化の予測値に基づき、前記輝度変化が補償されるよう、前記光源の発光輝度を算出し、算出された発光輝度で前記光源を点灯するよう制御することを特徴とする。
　上記本発明の第１の局面によれば、輝度変化記憶部に予め記憶されている予測値に基づき、電流リークや、データ書き込みおよび引き込みによる画素電極の電位変動などによる輝度変化が補償されるように（典型的には輝度変化に対して逆相となるように）バックライトの光源の輝度を変化させる制御が行われる。このことにより、走査期間および保持期間（走査停止期間）が設けられる表示装置において、電流リークによるフリッカと、データ書き込みおよび引き込みによるフリッカとを共に低減または解消させることができる。
　上記本発明の第２の局面によれば、パターン検出部により予め記憶されている表示パターン（典型的にはキラーパターン）が検出されるので、輝度変化量が典型的には大きくなる表示パターンで当該輝度変化が補償されるので、上記フリッカをさらに低減または解消させることができる。
　上記本発明の第３の局面によれば、ｎライン反転駆動方式（ｎは１以上の整数）で映像信号線駆動回路が反転駆動を行う場合、パターン検出部により、当該ｎ行毎に反転される表示パターン（キラーパターン）が検出される。このことにより、輝度変化量が最も大きくなるキラーパターンで当該輝度変化が補償されるので、上記フリッカをさらに低減または解消させることができる。
　上記本発明の第４の局面によれば、ｎ行毎かつｍ列毎（ｍは１以上の整数）に反転される駆動方式（ドット反転駆動方式）で映像信号線駆動回路が反転駆動を行う場合、パターン検出部により、当該ｎ行毎かつｍ列毎に反転される表示パターン（キラーパターン）が検出される。このことにより、輝度変化量が最も大きくなるキラーパターンで当該輝度変化が補償されるので、上記フリッカをさらに低減または解消させることができる。
　上記本発明の第５の局面によれば、ドット反転駆動方式で映像信号線駆動回路が反転駆動を行う場合、パターン検出部により、キラーパターンおよび当該キラーパターンに類似する画素値の画素からなるパターンが検出される。このことにより、輝度変化量が最も大きくなるキラーパターンおよび比較的大きくなるキラーパターンに類似する表示パターンで当該輝度変化が補償されるので、上記フリッカをさらに低減または解消させることができる。
　上記本発明の第６の局面によれば、保持期間中、一度以上、１／６０秒より短い時間内に光源が点滅されるので、バックライトの光源が点滅することによるフリッカの発生を防止しつつ、上記フリッカを低減することができる。
　上記本発明の第７の局面によれば、点灯時間よりも長い時間消灯する動作が１度以上行われるので、消灯期間よりも短い点灯期間内に画像表示のために十分な平均照明輝度を得る必要があることから、バックライト光源の発光輝度がより大きくなる。そのため、輝度の大きさをより正確に制御することができる。
　上記本発明の第８の局面によれば、走査期間中消灯されるので、バックライトの光源が点灯されるとすれば走査期間中に生じるべき上記輝度変化のピーク部分が生じない（表示されない）。このことから、最大輝度変化量が小さくなり、上記フリッカを低減することができる。
　上記本発明の第９の局面によれば、走査期間の終了直後から所定期間の間、消灯状態で維持されるので、もし光源が点灯される場合には生じるべき走査期間中の上記輝度ピーク部分、より具体的には走査期間と続く保持期間との境界時点に生じるべき上記輝度ピーク部分による影響、例えば液晶の応答速度等の理由により、適切でない輝度での表示画像の残像が生じている場合にもこれを表示しないようにすることができる。
　上記本発明の第１０の局面によれば、入力画像が複数のエリアに分割され、各エリアに対応した光源の発光時の輝度を示す発光輝度データが求められ、パターン検出により、エリア毎に表示パターンが検出され、パターン検出部によって一致すると判定される表示パターンを含むエリア毎に、当該一致すると判定される表示パターンに対応する予測値に基づき、エリアに対応する光源の発光輝度を算出し制御するので、画像の一部においても上記フリッカを低減または解消することができる。
　上記本発明の第１１の局面は、薄膜トランジスタの半導体層に酸化物半導体が使用されるので、電流リークを非常に小さくすることができ、したがって消費電力を十分に低減するとともに、フリッカを低減または解消させることができる。
　上記本発明の第１２の局面によれば、上記本発明の第１の局面と同様の効果を表示装置の駆動方法において奏することができる。
本発明の一実施形態に係るアクティブマトリクス型液晶表示装置の全体構成を示すブロック図である。 上記実施形態における画素形成部の等価回路を示す回路図である。 上記実施形態における各画素形成部の極性例を示す図である。 上記実施形態において、キラーパターンを説明するための図である。 上記実施形態における表示制御回路の詳細な構成を示すブロック図である。 上記実施形態における走査信号およびバックライト制御信号のタイミングを示す図である。 知覚限界となるフリッカ率と点滅の周波数との関係を示す図である。 上記実施形態の場合と比較するため、バックライトを点灯状態のまま固定する場合の表示部中央において観察される輝度の時間的変化を示す図である。 上記実施形態におけるバックライトの輝度変化を説明するための図である。 本実施形態における表示部の中央部において観察される輝度の時間的変化を示す図である。 第２の実施形態における走査信号およびバックライト制御信号のタイミングを示す図である。 第３の実施形態における表示制御回路の詳細な構成を示すブロック図である。
　以下、本発明の各実施形態について添付図面を参照しつつ説明する。
＜１．　第１の実施形態＞
＜１．１　液晶表示装置の全体構成および動作＞
　図１は、本発明の一実施形態に係るアクティブマトリクス型液晶表示装置の全体構成を示すブロック図である。この液晶表示装置は、表示制御回路２００、ソースドライバ回路（映像信号線駆動回路）３００、およびゲートドライバ回路（走査信号線駆動回路）４００からなる駆動制御部と、表示部５００と、バックライト６００とを備えている。表示部５００は、複数本（Ｍ本）の映像信号線ＳＬ（１）～ＳＬ（Ｍ）と、複数本（Ｎ本）の走査信号線ＧＬ（１）～ＧＬ（Ｎ）と、それら複数本の映像信号線ＳＬ（１）～ＳＬ（Ｍ）と複数本の走査信号線ＧＬ（１）～ＧＬ（Ｎ）とに沿って設けられた複数個（Ｍ×Ｎ個）の画素形成部を含んでいる。
　この表示部５００はＴＮ（Twisted Nematic）配向方式であってノーマリホワイトとなるように構成されており、駆動方式としては、ドット反転方式が採用されるが、これは一例であって、その他の配向方式や、ライン反転駆動方式が採用されてもよい。
　以下では、走査信号線ＧＬ（ｎ）と映像信号線ＳＬ（ｍ）との交差点に関連づけて当該交差点近傍（図では当該交差点の右下近傍）に設けられた画素形成部を参照符号“Ｐ（ｎ，ｍ）”で示すものとする。図２は、本実施形態の表示部５００における画素形成部Ｐ（ｎ，ｍ）の等価回路を示している。
　図２に示すように、各画素形成部Ｐ（ｎ，ｍ）は、走査信号線ＧＬ（ｎ）にゲート端子が接続されるとともに当該交差点を通過する映像信号線ＳＬ（ｍ）にソース端子が接続されたスイッチング素子であるＴＦＴ１０と、そのＴＦＴ１０のドレイン端子に接続された画素電極Ｅｐｉｘと、上記複数個の画素形成部Ｐ（ｉ，ｊ）（ｉ＝１～Ｎ、ｊ＝１～Ｍ）に共通的に設けられた共通電極Ｅｃｏｍと、上記複数個の画素形成部Ｐ（ｉ，ｊ）（ｉ＝１～Ｎ、ｊ＝１～Ｍ）に共通的に設けられ画素電極Ｅｐｉｘと共通電極Ｅｃｏｍとの間に挟持された電気光学素子としての液晶層とによって構成される。
　本実施形態において、上記ＴＦＴ１０は、比較的応答が高速でありかつ非常に電流リークが小さい酸化物半導体、典型的にはＩｎ－Ｇａ－Ｚｎ－Ｏ（ＩＧＺＯ）系の酸化物半導体が半導体層に使用されるものとする。もちろん、高速な応答や電流リークの小ささがそれほど求められない場合には、半導体層として容易かつ安価に製造が可能なアモルファスシリコンが使用されるてもよいし、その他の周知の材料、例えば連続粒界シリコンなどを使用することもできる。
　なお、各画素形成部Ｐ（ｎ，ｍ）は、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）のいずれかの色を表示するものであって、図２に示すように、同じ色を表示する画素形成部Ｐ（ｎ，ｍ）が映像信号線ＳＬ（１）～ＳＬ（Ｍ）に沿って配置されており、かつ走査信号線ＧＬ（１）～ＧＬ（Ｎ）に沿った方向にＲＧＢの順で配置されている。
　各画素形成部Ｐ（ｎ，ｍ）では、画素電極Ｅｐｉｘと、それに液晶層を挟んで対向する共通電極Ｅｃｏｍとによって液晶容量（「画素容量」ともいう）Ｃｌｃが形成されている。画素電極Ｅｐｉｘ近傍には、２本の映像信号線ＳＬ（ｍ），ＳＬ（ｍ＋１）が配設されており、これらのうちの映像信号線ＳＬ（ｍ）がＴＦＴ１０を介して当該画素電極Ｅｐｉｘに接続されている。このように着目した画素形成部の画素電極Ｅｐｉｘと、これに隣接する映像信号線ＳＬ（ｍ＋１）との間、および当該画素電極Ｅｐｉｘと、これに隣接する２本の走査信号線ＧＬ（ｎ），ＧＬ（ｎ＋１）との間には、それぞれ寄生容量が存在する。また、走査信号線ＧＬ（ｎ）と平行に補助容量線ＣｓＬが形成されており、各画素形成部Ｐ（ｎ，ｍ）では、画素電極Ｅｐｉｘと補助容量線ＣｓＬとの間に補助容量Ｃｃｓが形成されている。なお、１つの画素形成部Ｐ（ｎ，ｍ）において画素電極Ｅｐｉｘと他の電極との間に形成される全容量（すなわち画素電極Ｅｐｉｘに繋がる全容量）を画素容量ともいう。
　表示制御回路２００は、外部から送られる表示データ信号ＤＡＴとタイミング制御信号ＴＳとを受け取り、デジタル画像信号ＤＶと、表示部５００に画像を表示するタイミングを制御するためのソース用スタートパルス信号ＳＳＰ、ソース用クロック信号ＳＣＫ、ラッチストローブ信号ＬＳ、ゲート用スタートパルス信号ＧＳＰ、およびゲート用クロック信号ＧＣＫと、バックライト６００の点灯および消灯を制御するバックライト制御信号ＢＣＳとを出力する。
　ゲートドライバ回路４００は、表示制御回路２００から出力されたゲート用スタートパルス信号ＧＳＰとゲート用クロック信号ＧＣＫとに基づいて、各走査信号線ＧＬ（１）～ＧＬ（Ｎ）にアクティブな走査信号Ｇ（１）～Ｇ（Ｎ）を順次印加する。
　また、ゲートドライバ回路４００は、後述する保持期間（走査停止期間）中、各走査信号線ＧＬ（１）～ＧＬ（Ｎ）に対して同時に所定の電位を印加する。この電位は、アクティブな走査信号Ｇ（１）～Ｇ（Ｎ）でなければ、すなわち走査信号線を非選択状態とする電位であれば、走査期間中において非選択状態の各走査信号線ＧＬ（１）～ＧＬ（Ｎ）に対して与えられる非アクティブな走査信号電位であってもよいし、共通電極電位など予め定められた周知の固定電位であってもよい。さらに、ソースドライバ回路３００も同様に、後述する保持期間中、各映像信号線ＳＬ（１）～ＳＬ（Ｍ）に対して同時に（上記電位とは異なるまたは同一の）所定の電位を印加する。これらの保持期間中の動作については後述する。
　ソースドライバ回路３００は、表示制御回路２００から出力されたデジタル画像信号ＤＶ、ソース用スタートパルス信号ＳＳＰ、ソース用クロック信号ＳＣＫ、およびラッチストローブ信号ＬＳを受け取り、表示部５００内の各画素形成部Ｐ（ｎ，ｍ）の画素容量（液晶容量Ｃｌｃおよび補助容量Ｃｃｓ）を充電するために駆動用映像信号Ｓ（１）～Ｓ（Ｍ）を各映像信号線ＳＬ（１）～ＳＬ（Ｍ）に印加する。このとき、ソースドライバ回路３００では、ソース用クロック信号ＳＣＫのパルスが発生するタイミングで、各映像信号線ＳＬ（１）～ＳＬ（Ｍ）に印加すべき電圧を示すデジタル画像信号ＤＶが順次に保持される。そして、ラッチストローブ信号ＬＳのパルスが発生するタイミングで、上記保持されたデジタル画像信号ＤＶがアナログ電圧に変換される。このようなＤ／Ａ変換は、階調電圧生成回路により行われる。この階調電圧生成回路は、例えばソースドライバ回路３００の外部から与えられる階調電圧生成のための基準電圧を分圧することにより、各表示階調に対応するアナログ電圧を生成する。この階調電圧生成回路により生成されたアナログ電圧は、駆動用映像信号として全ての映像信号線ＳＬ（１）～ＳＬ（Ｍ）に一斉に印加される。すなわち、本実施形態においては、映像信号線ＳＬ（１）～ＳＬ（Ｍ）の駆動方式には線順次駆動方式が採用されている。
　ここで、各映像信号線ＳＬ（１）～ＳＬ（Ｍ）に印加される駆動用映像信号Ｓ（１）～Ｓ（Ｍ）の極性は、前述したように行毎および列毎に反転される。例えば、アクティブな走査信号Ｇ（１）が走査信号線ＧＬ（１）に印加されているときの駆動用映像信号Ｓ（１）～Ｓ（Ｍ）と、アクティブな走査信号Ｇ（２）が走査信号線ＧＬ（２）に印加されているときの駆動用映像信号Ｓ（１）～Ｓ（Ｍ）とは逆極性となり、かつ駆動用映像信号Ｓ（１）～Ｓ（Ｍ）のうち偶数の各映像信号線ＳＬ（２），ＳＬ（４），…，ＳＬ（Ｍ）と、奇数の各映像信号線ＳＬ（１），ＳＬ（３），…，ＳＬ（Ｍ－１）とは逆極性となる。なお、この極性反転のタイミングを示す信号は、図示されていないが表示制御回路２００により生成されソースドライバ回路３００に与えられる。このような構成によりドット反転駆動が実現される。このようなドット反転駆動方式では、図３に示されるように、各画素形成部Ｐ（ｎ，ｍ）に印加され画素容量に保持される電圧の極性は、同一行では一列毎に異なり、同一列では一行ごとに異なるので前述した正負非対称によるフリッカが空間的に平均化されることにより解消または低減される。
　以上のようにして、各映像信号線ＳＬ（１）～ＳＬ（Ｍ）に駆動用映像信号が印加され、各走査信号線ＧＬ（１）～ＧＬ（Ｎ）に走査信号が印加されることにより、表示部５００に画像が表示される。なお、共通電極Ｅｃｏｍおよび補助容量線ＣｓＬは、図示されない電源回路により所定電圧の供給を受けて同電位に保持される。
　しかし、データ書き込みおよび引き込みにより生じる輝度変化方向は、隣接２フレームにおいて逆方向となり、ドット反転駆動において前述した市松模様のような特定の表示パターン（キラーパターン）を表示する場合には、上記のような輝度の空間的平均化がなされないため、フリッカが認識されやすくなる。
　図４は、上記キラーパターンを説明するための図である。図４に示されるａ，ｂは、或るフレームにおける各画素形成部により表示される画素の画素値を表しており、典型的には、ａ＝０であり（黒階調）、ｂ＝１２７である（中間階調）。なお、この画素形成部は、３つの原色（ＲＧＢ）のうちのいずれかを表示するので、上記階調値は対応する色における表示階調を表すものである。
　この図４に示されるキラーパターンを、図３に示される極性反転状態と比較すればわかるように、当該フレームにおいて、中間階調を表示する画素形成部の画素容量に保持される電圧の極性は、全て負である。したがって、上記輝度の空間的平均化が全くなされていないため、次のフレームにおいて、中間階調を表示する画素形成部の画素容量に保持される電圧の極性が全て正となったときに、これら２つのフレーム間での平均表示輝度差が生じる。具体的には、上述したデータ書き込みや引き込みなどにより生じる画素容量に保持される電位変動が２つのフレーム間でそれぞれの画素形成部において逆方向に生じるため、画面の平均表示輝度を変化させ、結果的にフリッカが視認される。なお、ａとｂとが等しくない限り、キラーパターンによって上記輝度の空間的平均化がなされないため、上記輝度変化は生じるが、キラーパターンにおいて隣接する２つの画素形成部のうち一方が黒階調または白階調を表示し、他方が中間階調を表示する場合、最もフリッカが視認されやすい。そこで、表示制御回路２００は、キラーパターンが表示される場合、適宜の光量となるようバックライト６００を点滅させることにより、上記フリッカを低減させる。まず、キラーパターンの検出動作を行う表示制御回路２００の構成について、図５を参照して説明する。
＜１．２　表示制御回路＞
　図５は、本実施形態における表示制御回路２００の詳細な構成を示すブロック図である。この図５に示す表示制御回路２００は、画像メモリ２１０と、タイミング生成部２２０と、画像パターン検出部２３０と、ＬＥＤ制御部２４０と、ＬＣＤデータ算出部２５０と、輝度変化記憶部２１とを含んでいる。
　この表示制御回路２００が外部の映像ソースから受け取る表示データＤＡＴは、画像データＤＡは画像メモリ２１０に書き込まれ、タイミング制御信号ＴＳは、図示されないレジスタに書き込まれた後、タイミング生成部２２０に与えられる。
　タイミング生成部（以下「ＴＧ」と略記する）２２０は、レジスタに保持される上記タイミング制御信号ＴＳに基づき、ソース用クロック信号ＳＣＫ、ソース用スタートパルス信号ＳＳＰ、ゲート用クロック信号ＧＣＫ、ゲート用スタートパルス信号ＧＳＰ、およびその他のタイミング信号を生成する。
　画像メモリ２１０は、図示されないメモリ制御回路によって動作を制御されている。この制御により、画像メモリ２１０は、表示部５００に表示すべき画像を表すデジタル画像信号を適宜に読み出し、ＬＣＤデータ算出部２５０に与える。ＬＣＤデータ算出部２５０は、適宜画像データの補正を行った後、１フレームで表示される画像に必要なバックライト輝度を算出し、ＬＥＤ制御部２４０に与える。補正されたＬＣＤデータは、デジタル画像信号ＤＶとして表示制御回路２００から出力される。このデジタル画像信号ＤＶは、既述のようにソースドライバ回路３００に供給される。
　画像パターン検出部２３０は、画像メモリ２１０から表示されるべき画像データを受け取り、当該画像データが上記キラーパターンで構成されているか否かを検出する。その検出方法としては、周知の様々なものを適用可能であるが、例えば、表示画像を構成する画素（ここでは１つの原色を表示するサブ画素）毎に、階調値を検出し、上記キラーパターンを構成する画素配列となっているかを判定する。この画素配列は、典型的には、黒階調または白階調と、中間階調とが上下方向および左右方向に繰り返される配列なので、この組み合わせが成立するかを全画素について逐次比較する。この画素値の組み合わせは、輝度変化記憶部２１に記憶されており、画像パターン検出部２３０によって適宜読み出される。なおこのとき成立すると判定された回数を記憶し、合計判定回数に対する割合が所定値（例えば９０％）を超えた時に、キラーパターンであると判定してもよい。また、黒階調または白階調、および上記中間階調から例えば１階調などの所定の小さい階調値だけ変化する場合もほとんどキラーパターンと同視できるので、上記判定では所定の範囲内の階調配列となっているかが判定されるのが好ましい。
　ＬＥＤ制御部２４０は、ＴＧ２２０から受け取ったタイミング信号、具体的には走査期間終了時点（開始時点であってもよい）を示す信号が与えられる場合、画像パターン検出部２３０による判定結果に応じて、後述する補正が行われたＬＥＤの輝度を制御する信号または補正が行われていない制御信号のいずれかを出力する。この輝度制御の内容およびバックライト６００を点滅させる表示制御回路２００の制御動作について図６を参照して説明する。
＜１．３　バックライトの制御動作＞
　図６は、本実施形態における走査信号およびバックライト制御信号のタイミングを示す図である。図６に示されるように、ゲートドライバ回路４００は、１フレーム期間に渡ってアクティブな走査信号Ｇ（１）～Ｇ（Ｎ）を順次出力するのではなく、１フレーム期間のうちの時刻ｔ１から時刻ｔ２までの走査期間Ｔｓ中に、（アクティブな）走査信号Ｇ（１）～Ｇ（Ｎ）を順次出力する。なお、この走査期間Ｔｓ中に、ソースドライバ回路３００は、行毎に極性反転させた駆動用映像信号Ｓ（１）～Ｓ（Ｍ）を（線順次駆動方式で）出力する点については前述したとおりである。また、上記走査信号Ｇ（１）～Ｇ（Ｎ）それぞれのアクティブ期間の長さは、ほぼＴｓ／Ｎであるが、図では見やすくするため異なる長さで記載されている。
　この走査期間Ｔｓが終了すると、時刻ｔ２から時刻ｔ４までの走査停止期間中である保持期間Ｔｈ中、走査信号Ｇ（１）～Ｇ（Ｎ）および駆動用映像信号Ｓ（１）～Ｓ（Ｍ）は出力されず、各走査信号線ＧＬ（１）～ＧＬ（Ｎ）および各映像信号線ＳＬ（１）～ＳＬ（Ｍ）は、所定の電位に保持される（固定される）。こうして１フレーム期間中の動作が終了すると、続く時刻ｔ４から時刻ｔ６までの次のフレーム期間中も同様の動作が行われ、その後も当該動作が繰り返される。
　なお、走査期間Ｔｓは、１／１２０［秒］であり、保持期間Ｔｈは、２３９／１２０［秒］である。よって１フレーム期間は２［秒］である。もちろんこれらの値は一例であって、その他の周知の値であってもよいが、保持期間Ｔｈは低消費電力化のために設けられるので、通常は走査期間以上（典型的にはその数倍ないし数百倍）の長さが好適であり、そのことから１フレーム期間は少なくとも１／６０［秒］よりも長いことが好適となる。
　なお一般的なアモルファスシリコンを使用したＴＦＴ１０では、電流リーク量が大きくなり過ぎるため、このように長い保持期間を設けると実際の使用には耐えないことが多い。しかし、本実施形態のように酸化物半導体を使用したＴＦＴ１０は、非常に電流リーク量が小さいため、２秒程度の保持期間を設けても問題が生じず好ましい。このように長い保持期間を設けることにより、より大きく消費電力を低減することができる。
　また図６に示されるように、表示制御回路２００から出力されるバックライト制御信号ＢＣＳは、時刻ｔ１から時刻ｔ２まではロー電位であり、バックライト６００は消灯される。なお、時刻ｔ１から時刻ｔ２までの期間は走査期間であるから、その期間は１／１２０［秒］である。
　次に、時刻ｔ２から時刻ｔ３までのバックライト点灯期間Ｔｏｎでは、バックライト制御信号ＢＣＳは、ハイ電位（アクティブ電位）であり、バックライト６００は点灯される。この制御信号ＢＣＳの電位は、後述するように点灯時の発光輝度に応じた電圧波形を有するが、図中ではその電位変化の概略は省略されており、後述する。なお、バックライト点灯期間Ｔｏｎは、１／１２０［秒］である。
　続くバックライト消灯期間Ｔｏｆｆは、走査期間と同一の長さであって、１／１２０［秒］である。したがって、バックライト明滅期間Ｔｂｌは、１／６０［秒］である。なおバックライト制御信号ＢＣＳは、ロー電位であり、バックライト６００は消灯される。
　このようにバックライトは周波数６０［Ｈｚ］で点滅を繰り返している。このような点滅は、６０［Ｈｚ］以上の周波数では、フリッカとして知覚されないことが知られており、また６０［Ｈｚ］未満の周波数では、最大輝度変化量（＝最大輝度－最少輝度）に対する平均輝度の割合（フリッカ率と呼ばれる）が所定値以上であれば、フリッカとして知覚されることが知られている。
　図７は、知覚限界となるフリッカ率と点滅の周波数との関係を示す図である。図７に示す実線は、フリッカを知覚することができる限界線を示しており、当該実線の上側はフリッカを知覚できる領域であり、下側はフリッカを知覚することができない領域である。この図７を参照すれば、周波数１０［Ｈｚ］付近で最もフリッカが知覚されやすくなっており、また周波数０［Ｈｚ］付近の輝度変化、例えば数秒間隔での輝度変化もフリッカとして知覚されることがわかる。さらに６０［Ｈｚ］以上の周波数では、フリッカとして知覚されないことがわかる。
　しかし、バックライトが周波数６０［Ｈｚ］で点滅を繰り返している場合であっても、点灯輝度の変化に周期性があればフリッカとして知覚されることがある。すなわち、バックライト点灯時点での表示パネルの平均輝度（またはピーク輝度）が一定でなければ、その輝度の変化周期によってはフリッカとして知覚されることがある。例えば、或るバックライト点灯期間Ｔｏｎにおける表示パネルの平均輝度をＡとし、次のバックライト点灯期間Ｔｏｎにおける表示パネルの平均輝度をＢとし、さらにその次の（すなわち１つ飛ばした次の）バックライト点灯期間Ｔｏｎにおける表示パネルの平均輝度をＡとする。このような輝度変化が繰り返される場合（Ａ→Ｂ→Ａ→Ｂ→…）、バックライト点灯時における表示パネルの平均輝度は、３０［Ｈｚ］で周期的に変化することになる。この輝度変化は３０［Ｈｚ］のフリッカとして知覚されることがある。また、フレーム毎にバックライト点灯時における表示パネルの平均輝度が変化する場合、２フレーム期間において表示パネルの平均輝度は、０．２５［Ｈｚ］で周期的に変化することになる。この輝度変化は０．２５［Ｈｚ］のフリッカとして知覚されることがある。
　ここで図７を参照すればわかるように、周波数１０［Ｈｚ］前後でもフリッカが知覚されないフリッカ率が存在し（以下、知覚限界となるフリッカ率を「限界フリッカ率」という）、この限界フリッカ率以下となるよう、最大輝度変化量を抑制すれば、点滅周波数に関わらずフリッカを知覚されないようにすることができる。また限界フリッカ率以上であっても最大輝度変化量を抑制するほど、フリッカ率を小さくすることができるため、フリッカを知覚されにくくすることができ、結果的にフリッカを低減することができる。
　本実施形態では、上記最大輝度変化量を抑制するため、図６に示されるように、走査期間Ｔｓ中（たとえば、時刻ｔ１～ｔ２、ｔ４～ｔ５）において、バックライト６００が消灯されるよう、バックライト消灯期間Ｔｏｆｆを配している。また、後述するように、２フレームでの平均輝度がそれぞれ一致（もしくは近似）するように、バックライトの輝度が制御される。以下、このようなバックライトの点滅動作により上記最大輝度変化量および平均輝度の変化がそれぞれ抑制されることを説明する。
＜１．４　表示部における輝度変化の態様＞
　図８は、バックライトを点灯状態のまま固定する場合、表示部中央において観察される輝度の時間的変化を示す図である。なおここでは、本実施形態における動作の特徴を説明するために、本実施形態の動作とは異なり、バックライト６００は白ベタ表示時の輝度で点灯した状態に固定されている。また、輝度観察時には、黒階調（２５５階調）および中間階調（１２６階調）の表示領域が画素毎に市松模様状に配列されたキラーパターンを表示させている。このような表示パターンを使用することにより、２フレーム間での平均輝度の変化量が最も大きくなる。また、図８における横軸は経過時間を示し、縦軸はパネル表面の輝度値を示している。
　図８に示されるように、計測開始時点（０秒の時点）から０．２５秒経過した時点で、或るフレームの走査期間Ｔｓが開始される。この走査期間Ｔｓ終了後、すなわち１／１２０［秒］後に、保持期間Ｔｈが開始される。この保持期間Ｔｈ終了後、当該フレームの開始時点から２［秒］後に、次のフレームの走査期間Ｔｓが開始される、という動作が繰り返される。このような動作により生じる表示輝度の変化を観察すると、走査期間Ｔｓ中、より具体的には走査期間Ｔｓと保持期間Ｔｈとの間付近で輝度変化のピークが生じていることがわかる。
　このような輝度変化は、前述したような電流リークや、データ書き込みおよび引き込みによる画素電極の電位変動に応じて生じており、例えば画素形成部において生じる電流リーク量に相当する総電荷量は、保持期間の開始時点から終了時点へ向かって大きくなる。しかし保持期間に続く走査期間では、映像信号線に対して映像信号の極性が（前フレームとは）反転されて印加され、データ書き込みや引き込みによる電位変動に応じた輝度変化が生じる。その結果、図８に示されるように走査期間Ｔｓ中、より具体的には走査期間Ｔｓと続く保持期間Ｔｈとの境界時点付近に輝度変化のピークを生じることになる。ただし、この輝度変化量は、保持期間中の映像信号線および走査信号線の電位や、上記データ書き込みおよび引き込みによる画素電極の実効電圧、極性反転駆動による隣接２フレーム期間での実効電圧の差などにより異なっており、ここでは最初のフレーム期間における走査期間Ｔｓの開始時点と、１フレーム期間を飛ばした（次の次の）フレーム期間における走査期間Ｔｓの開始時点とで輝度が最大となる。前述したように、このような（特にピーク輝度部分の）周期的な輝度変化は、フリッカとして認識されることがある。
　本実施形態では、まず上記ピーク輝度部分を生じる走査期間Ｔｓを含むようにバックライト消灯期間Ｔｏｆｆが設定される。例えば、図６に示されるように、走査期間Ｔｓは、時刻ｔ１から時刻２までのバックライト消灯期間Ｔｏｆｆに一致するよう設定されている。このように、ピーク輝度部分近傍でバックライトが消灯されるため、全体として輝度変化が抑制され、その結果としてフリッカが抑制される。
　しかし、図８を参照すればわかるように、上記ピーク輝度部分以外のほとんどの部分において、表示部の実際の輝度は、所望の平均輝度より大きくまたは小さくなっているため、このような輝度変化によりフリッカが認識されることがある。そこで、本実施形態では、さらに上記輝度変化を打ち消すような（逆相の）変化となるよう、バックライトの輝度を制御する。以下、図９を参照して、バックライトの輝度制御方法について説明する。
　図９は、本実施形態におけるバックライトの輝度変化を説明するための図である。図９に示される輝度のうち、矩形で示される輝度変化は、バックライト点灯期間Ｔｏｎにおけるバックライトの平均輝度を表しており、その上部に連続的な線で示される輝度変化は、図８に示すバックライトを点灯状態のまま固定する場合における輝度変化を所望の輝度を１として反転させた（逆相とした）ものである。このように図９における縦軸はバックライトを点灯状態のまま固定化したときの輝度を１として規格化した輝度値を示しており、横軸は経過時間を示している。
　ここで所望の平均輝度Ｌで表示を行うためには、上記寄生容量の影響等によって実際の表示輝度が変化することを考慮し、この影響を受けて実際に表示される表示部の平均輝度をＬ１とすると、バックライトの輝度は、上記平均輝度Ｌに対してＬ／Ｌ１倍した値で制御しなければならない。
　ここで、バックライトの輝度を連続的に制御するための回路構成および制御態様は複雑なものとなるため、バックライトの輝度制御は、実際には単位時間毎にその発光輝度を切り替え、単位時間内では輝度を一定に保つように行われることが多い。また、ここではバックライトの消灯期間Ｔｏｆｆがあるため、バックライトの輝度は、上記平均輝度Ｌに対してＬ／Ｌ１倍した値を、さらに（Ｔｏｎ＋Ｔｏｆｆ）／Ｔｏｎ倍した値で制御しなければならない。なお、このＴｏｎはバックライト点灯期間の長さを示し、Ｔｏｆｆはバックライト消灯期間の長さを示している。図９に示す矩形部分で表されるバックライトの輝度は、典型的には上記のように計算される。なお、バックライトのこのような輝度計算方法は一例であって、表示輝度の変化が補償されるようにバックライトの輝度を算出する周知の計算手法を適宜に採用することができる。
　図１０は、本実施形態における表示部の中央部において観察される輝度の時間的変化を示す図である。図１０では、比較のために本実施形態における上記表示輝度の変化を補償するためのバックライトの輝度制御を行わない場合における表示部の輝度変化を併せて示しており、この輝度変化は、理想的な輝度値３２［ｃｄ／ｍ2  ］から大きくずれていることがわかる。
　これに対して、図１０に示す本実施形態における表示輝度変化は、理想的な輝度値３２［ｃｄ／ｍ2  ］から０．５［ｃｄ／ｍ2  ］程度しかずれていないことがわかる。このように小さな変化は、図７に示す限界フリッカ率以下になるため、フリッカとして認識されることはない。よって、キラーパターンが表示される場合に特に認識されやすいフリッカを解消することができる。また、キラーパターンに類似するパターンであっても、上記のようにバックライトを制御すれば輝度変化を抑制することができるので、フリッカを抑制することができる。
　本実施形態における表示制御回路２００（に含まれるＬＥＤ制御部２４０）は、以上のように輝度変化が補償されるようにバックライトの輝度を算出し、その輝度を制御する。なお、バックライトに含まれるＬＥＤの輝度は、流れる電流に比例するため、容易に制御できるが、その構成は周知であるため個々での説明を省略する。
　なお、上記のような輝度変化は液晶の光学応答をほとんど無視できるものとして説明したが、強誘電性液晶や反強誘電性液晶などの高速応答可能な液晶素子を使用しない場合には、実際の輝度変化は、液晶素子の光学応答時間に応じて上記の輝度変化よりも遅れることになる。したがって、バックライト消灯期間Ｔｏｆｆ（およびバックライト点灯期間Ｔｏｎ）は、実際の輝度変化に応じて適宜に定めることが好ましい。
＜１．５　効果＞
　以上のように、本実施形態では、電流リークや、データ書き込みおよび引き込みによる画素電極の電位変動による輝度変化が補償されるように、すなわち当該輝度変化に対して逆相となるようにバックライトの輝度を変化させる制御を行うことにより、走査期間および走査停止期間（保持期間）が設けられる表示装置において、電流リークによるフリッカと、データ書き込みおよび引き込みによるフリッカとを共に低減または解消させることができる。
　また、上記輝度変化のピーク部分でバックライトが消灯されるよう、走査期間Ｔｓに合致するようにバックライト消灯期間Ｔｏｆｆを設定する。このことにより最大輝度変化量を小さくすることができるので、電流リークによるフリッカと、データ書き込みおよび引き込みによるフリッカとを共に低減させることができる。
＜２．　第２の実施形態＞
＜２．１　液晶表示装置の全体構成および動作＞
　本実施形態における液晶表示装置の構成は、図１に示す第１の実施形態におけるアクティブマトリクス型液晶表示装置の構成を同様であるので、説明を省略する。
　もっとも本実施形態においては、バックライト点灯期間Ｔｏｎが第１の実施形態の場合の半分の１／２４０［秒］に設定されており、バックライト消灯期間Ｔｏｆｆが第１の実施形態の場合の３倍の１／８０［秒］に設定されている。以下、図１１を参照して説明する。
＜２．２　バックライトの制御動作＞
　図１１は、本実施形態における走査信号およびバックライト制御信号のタイミングを示す図である。この図１１と図６とを比較すればわかるように、本実施形態における走査期間Ｔｓおよび保持期間Ｔｈは、第１の実施形態の場合と同様であるが、バックライト消灯期間Ｔｏｆｆが第１の実施形態の場合の３倍となっている。このため、バックライト点灯期間Ｔｏｎにおけるバックライトの輝度は、第１の実施形態の場合よりさらに大きくする必要がある。
　しかし、このようにバックライト消灯期間Ｔｏｆｆを長くすることにより、走査期間Ｔｓが終了した直後からさらに少しの間（具体的には１／２４０［秒］の間）バックライトが点灯されない。このことから、液晶の応答速度等の理由により、適切でない輝度での表示画像の残像が生じている場合にもこれを表示しないようにすることができる。また、バックライト消灯期間Ｔｏｆｆよりも（ここでは３倍）短いバックライト点灯期間Ｔｏｎ内に画像表示のために十分な平均照明輝度を得る必要があることから、バックライト光源の輝度がより大きくなる。そのため、輝度の大きさをより正確に制御することができる。
＜２．３　効果＞
　以上のように、本実施形態では、第１の実施形態の場合と同様に、電流リークによるフリッカと、データ書き込みおよび引き込みによるフリッカとを共に低減または解消させることができるとともに、適切でない輝度での表示画像の残像が生じている場合にもこれを表示しないようにすることができる。
＜３．　第３の実施形態＞
＜３．１　液晶表示装置の全体構成および動作＞
　本実施形態における液晶表示装置の構成は、図１に示す第１の実施形態におけるアクティブマトリクス型液晶表示装置の構成は、バックライトの構成を除き同様であり、その動作はいわゆるエリアアクティブ駆動がなされる他は同様であるため、同一部分の説明は省略する。
　第１の実施形態におけるバックライトは、液晶パネルの背面を均一に照らすことができる周知の構成であるが、本実施形態におけるバックライトは、マトリクス状に配置されており、それぞれ対応する液晶パネルの背面のうちの所定部分を照明し、かつそれぞれの輝度が独立に制御されるように構成されている。
　本液晶表示装置では、Ｒ表示素子の輝度は、バックライトから出射される赤色光の輝度とＲ表示素子の光透過率との積になる。１個の赤色ＬＥＤから出射された光は、対応する１個のエリアを中心として複数のエリアに当たる。したがって、Ｒ表示素子の輝度は、複数の赤色ＬＥＤから出射された光の輝度の合計とＲ表示素子の光透過率との積になる。同様に、Ｇ表示素子の輝度は複数の緑色ＬＥＤから出射された光の輝度の合計とＧ表示素子の光透過率との積になり、Ｂ表示素子の輝度は複数の青色ＬＥＤから出射された光の輝度の合計とＢ表示素子の光透過率との積になる。
　このように構成されたエリアアクティブ駆動を行う液晶表示装置によれば、入力画像に基づき好適な液晶データとＬＥＤデータを求め、液晶データに基づき表示素子Ｐの光透過率を制御し、ＬＥＤデータに基づきバックライトに含まれるＬＥＤの輝度を制御することにより、入力画像を液晶パネルに表示することができる。また、エリア内の画素の輝度が小さいときには、当該エリアに対応したＬＥＤの輝度を小さくすることにより、バックライトの消費電力を低減することができる。また、エリア内の画素の輝度が小さいときには、当該エリアに対応した表示素子Ｐの輝度をより少数のレベル間で切り替えることにより、画像の分解能を高め、表示画像の画質を改善することができる。以下、このようなエリアアクティブ駆動を行う表示装置において、上記実施形態と同様のキラーパターンの検出動作を行い、表示輝度の変化を補償する表示制御回路の構成について、図１２を参照して説明する。
＜３．２　表示制御回路＞
　図１２は、本実施形態における表示制御回路２００の詳細な構成を示すブロック図である。この図１２に示す表示制御回路７００は、図５に示す表示制御回路２００と同様の画像メモリ７１０およびタイミング生成部７２０を含み、エリアアクティブ駆動を行うために第１の実施形態とはやや異なる動作を行う画像パターン検出部７３０と、ＬＥＤ制御部７４０と、ＬＣＤデータ算出部７５０と、輝度変化記憶部７１とを含んでいる。
　画像パターン検出部７３０は、画像メモリ２１０から表示されるべき画像データを受け取り、当該画像データが上記キラーパターンで構成されているか否かをエリア毎に検出する。すなわち第１の実施形態の場合とは異なり、表示されるべき画像のうちの各エリアに対応する各部分について、それぞれ検出を行う。検出方法自体は第１の実施形態の場合と同様である。したがって、画像パターン検出部７３０は、表示画像のうちの或るエリアに対応する画像を構成する画素（ここでは１つの原色を表示するサブ画素）毎に、階調値を検出し、上記キラーパターンを構成する画素配列となっているかを判定する。この画素値の組み合わせは、輝度変化記憶部７１に記憶されており、画像パターン検出部７３０によって適宜読み出される。
　ＬＥＤ制御部７４０は、まず入力画像を上記複数のエリアに分割し、各エリアに対応したＬＥＤの発光時の輝度を示すＬＥＤデータ（発光輝度データ）を求める。この際、ＬＥＤ制御部７４０は、各エリアの表示輝度を算出するために光の拡散の仕方を数値で表したデータであるＰＳＦデータを参照する。このことにより、隣接するＬＥＤの照明光を考慮したＬＥＤデータの算出が行われる。さらに、ＬＥＤ制御部７４０は、画像パターン検出部７３０による判定結果に応じて、前述した補正された信号または補正されていない信号のいずれかを出力する。
　ＬＣＤデータ算出部７５０は、ＬＥＤ制御部７４０おいて算出された各エリアのＬＥＤデータと、ＰＳＦデータとに基づいて、各エリアの表示輝度を算出し、当該表示輝度と、入力画像とに基づいて、液晶データを算出し、液晶パネルに与える。
＜３．３　効果＞
　以上のように、本実施形態では、第１の実施形態の場合と同様の、電流リークによるフリッカと、データ書き込みおよび引き込みによるフリッカとを共に低減または解消させることができる効果を、表示画像の一部においても実現することができる。
＜４.  変形例＞
　上記各実施形態では、画像パターン検出部によってキラーパターンを検出し、キラーパターン（またはそれに類似するパターン）が検出される時にのみ上記輝度制御を行う構成であるが、キラーパターンを画像データから検出するのではなく、表示装置の外部からのモード（例えばキラーパターン補償モード）の切り替え指示を受け付けることにより、上記輝度制御を行う構成であってもよい。
　また、画像の一部または全部にキラーパターン（またはそれに類似するパターン）が含まれない場合には、２フレーム間で平均輝度に大きな差は生じない、または生じないことが多い。しかし、キラーパターンかどうかを判別することなく全ての場合に上記輝度制御を行うような構成も考えられる。この構成では、上記輝度制御により、かえってフリッカが発生する可能性も生じるが、上記輝度制御における輝度の変化量を適宜に調整すれば、画像にキラーパターンが含まれているか否かにかかわらず、ある程度フリッカを抑制することができる。
　上記各実施形態では、ドット反転駆動方式を採用する例で説明したが、ライン反転駆動方式が採用されてもよい。ただし、この場合におけるキラーパターンは、図４に示される例とは異なり、同一行の画素値は全て等しく、隣接する行毎に画素値が変化する（例えば、黒階調の画素からなる行と中間階調の画素からなる行とが交互に繰り返される）パターンとなる。また、同様にｎドット反転駆動（ｎは２以上の整数）やｎライン反転駆動など周知の反転駆動態様も採用可能であって、例えばｎ行毎に画素値が変化するなど、周知のキラーパターンが同様に採用可能である。
　上記各実施形態では、走査期間Ｔｓの間、バックライトが消灯される構成であるが、その期間の一部または全部において、バックライトが点灯される構成であってもよい。この構成においては、走査期間Ｔｓ中に生じる上記最大輝度変化の一部または全部をバックライトの消灯により解消することができないため、そのことによりフリッカが生じる可能性は残る。しかし、２フレームでの平均輝度の変化に基づくフリッカは少なくとも抑制されるため、フリッカ全体としては抑制される。
　上記各実施形態では、長い保持期間を設けても電流リークによるフリッカが生じないようＴＦＴ１０に酸化物半導体が使用される構成であるが、電流リークが非常に小さい酸化物半導体以外の半導体が使用される構成や、電流リークによるフリッカが防止されるその他の周知の構成が採用されてもよい。そうすれば電流リークによるフリッカと、データ書き込みおよび引き込みによるフリッカとを共に低減または解消させることができる。
　なお、以上ではアクティブマトリクス型の液晶表示装置を例に挙げて説明したが、アクティブマトリクス型の電圧制御による表示装置であって、バックライト照明装置を備え、走査期間と保持期間とが設けられた表示装置であれば、液晶表示装置以外にも本発明の適用が可能である。
　本発明は、点滅制御が可能なバックライト照明装置を備えるアクティブマトリクス型の表示装置に適用されるものであって、特に液晶表示装置などの電圧制御型の表示装置に適している。
　１０　　　　　…ＴＦＴ（スイッチング素子）
　２１，７１　　…輝度変化記憶部
　２００　　　　…表示制御回路
　２１０，７１０…画像メモリ
　２２０，７２０…タイミング生成部
　２３０，７３０…画像パターン検出部
　２４０，７４０…ＬＥＤ制御部
　２５０，７５０…ＬＣＤデータ算出部
　３００　　　　…ソースドライバ回路
　４００　　　　…ゲートドライバ回路
　５００　　　　…表示部
　６００　　　　…バックライト
　ＤＡＴ　　　　…表示データ信号（画像信号）
　ＤＶ　　　　　…デジタル画像信号
　ＢＣＳ　　　　…バックライト制御信号
　Ｃｌｃ　　　　…液晶容量（画素容量）
　Ｃｃｓ　　　　…補助容量
　Ｃｓｄａ，Ｃｓｄｂ…寄生容量
　Ｅｃｏｍ　　　…共通電極
　Ｅｐｉｘ　　　…画素電極
　ＧＬ（ｎ）　　…走査信号線（ｎ＝１～Ｎ）
　ＳＬ（ｍ）　　…データ信号線（ｍ＝１～Ｍ）
　Ｐ（ｎ，ｍ）　…画素形成部（ｎ＝１～Ｎ、ｍ＝１～Ｍ）

Claims (12)

  1. 　光源を含むバックライトと、前記光源からの光を透過することにより表示すべき画像を形成する複数の画素形成部と、前記表示すべき画像を示す複数の映像信号を前記複数の画素形成部に伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線とを備え、前記複数の画素形成部が前記複数の映像信号線と前記複数の走査信号線とに関連付けられマトリクス状に配置されたアクティブマトリクス型の表示装置であって、
    　所定の走査期間と、当該走査期間終了時点に開始される保持期間とからなる１／６０秒より長いフレーム期間のうち、前記走査期間中、前記複数の走査信号線を選択的に駆動するとともに、前記保持期間中、前記複数の走査信号線全てを非選択状態にする走査信号線駆動回路と、
    　前記走査期間中、伝達されるべき前記映像信号を前記複数の映像信号線に与える映像信号線駆動回路と、
    　前記バックライトに含まれる前記光源の点灯および消灯を制御するバックライト駆動回路と、
    　前記保持期間における前記複数の画素形成部により表示されるべき画像の輝度変化の予測値を予め記憶している輝度変化記憶部と
    を備え、
    　前記バックライト駆動回路は、前記輝度変化記憶部に記憶されている予測値に基づき、前記輝度変化が補償されるよう、前記光源の発光輝度を算出し、算出された発光輝度で前記光源を点灯するよう制御することを特徴とする、表示装置。
  2. 　前記画像の少なくとも一部と、予め記憶されている表示パターンとが一致するか否かを判定するパターン検出部をさらに含み、
    　前記輝度変化記憶部は、前記パターン検出部により検出可能な表示パターンに対応する輝度変化の予測値を記憶しており、
    　前記バックライト駆動回路は、前記パターン検出部によって一致すると判定される場合、当該一致すると判定される表示パターンに対応する予測値であって、前記輝度変化部に記憶されている予測値に基づき、前記光源の発光輝度を算出し制御することを特徴とする、請求項１に記載の表示装置。
  3. 　前記映像信号線駆動回路は、前記複数の画素形成部に伝達される映像信号の極性を、１フレーム期間毎かつ１つ以上の走査信号線に対応する１つ以上の行毎に反転するよう駆動し、
    　前記パターン検出部は、前記映像信号線駆動回路により前記極性が反転されるべき行毎に、規則的に表示階調値が変化する表示パターンを検出することを特徴とする、請求項２に記載の表示装置。
  4. 　前記映像信号線駆動回路は、前記複数の画素形成部に伝達される映像信号の極性を、１つ以上の映像信号線に対応する１つ以上の列毎に反転するよう駆動し、
    　前記パターン検出部は、前記映像信号線駆動回路により前記極性が反転されるべき行および列毎に、それぞれ規則的に表示階調値が変化する表示パターンを検出することを特徴とする、請求項３に記載の表示装置。
  5. 　前記輝度変化記憶部は、前記映像信号線駆動回路により前記極性が反転されるべき行および列毎に所定の第１および第２の表示階調値で交互に表示される表示パターンに対応する輝度変化の予測値を記憶しており、
    　前記パターン検出部は、前記映像信号線駆動回路により前記極性が反転されるべき行および列毎に前記第１の階調値または近傍値と前記第２の階調値または近傍値とで交互に表示される表示パターンを検出することを特徴とする、請求項４に記載の表示装置。
  6. 　前記バックライト駆動回路は、前記保持期間中、１／６０秒より短い時間内に前記光源を点灯し後に消灯する動作を１度以上行うよう制御することを特徴とする、請求項１に記載の表示装置。
  7. 　前記バックライト駆動回路は、前記光源を点灯し、当該点灯時点から次の消灯時点までの点灯時間よりも長い時間消灯する動作を１度以上行うよう制御することを特徴とする、請求項６に記載の表示装置。
  8. 　前記バックライト駆動回路は、前記走査期間中、前記光源を消灯するよう制御することを特徴とする、請求項１に記載の表示装置。
  9. 　前記バックライト駆動回路は、前記走査期間の終了直後の時点から所定期間の間、前記光源を消灯状態で維持するよう制御することを特徴とする、請求項８に記載の表示装置。
  10. 　前記バックライト駆動回路は、入力画像を複数のエリアに分割し、前記入力画像に基づき各エリアに対応した光源の発光時の輝度を示す発光輝度データを求め、
    　前記映像信号線駆動回路は、前記発光輝度データに基づき、伝達されるべき前記映像信号の電位を決定し、
    　前記パターン検出部は、前記エリア毎に、前記表示パターンを検出し、
    　前記バックライト駆動回路は、前記パターン検出部によって一致すると判定される表示パターンを含むエリア毎に、当該一致すると判定される表示パターンに対応する予測値であって、前記輝度変化部に記憶されている予測値に基づき、前記エリアに対応する光源の発光輝度を算出し制御することを特徴とする、請求項２に記載の表示装置。
  11. 　前記複数の画素形成部は、
    　　接続される走査信号線に印加される信号に応じて導通状態または遮断状態となる薄膜トランジスタと、
    　　接続される映像信号線に前記薄膜トランジスタを介して接続された画素電極と、
    　　前記複数の画素形成部に共通的に設けられた共通電極と、
    　　前記画素電極と前記共通電極とによって形成される画素容量と、
    　　前記画素容量に保持される電圧に応じた表示階調で画素を表示する液晶素子とをそれぞれ含み、
    　前記薄膜トランジスタは、酸化物半導体からなる半導体層を備えることを特徴とする、請求項１に記載の表示装置。
  12. 　光源を含むバックライトと、前記光源からの光を透過することにより表示すべき画像を形成する複数の画素形成部と、前記表示すべき画像を示す複数の映像信号を前記複数の画素形成部に伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線とを備え、前記複数の画素形成部が前記複数の映像信号線と前記複数の走査信号線とに関連付けられマトリクス状に配置されたアクティブマトリクス型の表示装置を駆動する方法であって、
    　所定の走査期間と、当該走査期間終了時点に開始される保持期間とからなる１／６０秒より長いフレーム期間のうち、前記走査期間中、前記複数の走査信号線を選択的に駆動するとともに、前記保持期間中、前記複数の走査信号線全てを非選択状態にする走査信号線駆動ステップと、
    　前記走査期間中、伝達されるべき前記映像信号を前記複数の映像信号線に与える映像信号線駆動ステップと、
    　前記バックライトに含まれる前記光源の点灯および消灯を制御するバックライト駆動ステップと
    を備え、
    　前記バックライト駆動ステップでは、予め記憶されている、前記保持期間における前記複数の画素形成部により表示されるべき画像の輝度変化の予測値に基づき、前記輝度変化が補償されるよう、前記光源の発光輝度を算出し、算出された発光輝度で前記光源を点灯するよう制御することを特徴とする、表示装置の駆動方法。
PCT/JP2012/078118 2011-11-07 2012-10-31 表示装置およびその駆動方法 WO2013069515A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/351,613 US9520097B2 (en) 2011-11-07 2012-10-31 Display device with compensating backlight drive circuit and method for driving same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011243165 2011-11-07
JP2011-243165 2011-11-07

Publications (1)

Publication Number Publication Date
WO2013069515A1 true WO2013069515A1 (ja) 2013-05-16

Family

ID=48289892

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/078118 WO2013069515A1 (ja) 2011-11-07 2012-10-31 表示装置およびその駆動方法

Country Status (3)

Country Link
US (1) US9520097B2 (ja)
TW (1) TWI540569B (ja)
WO (1) WO2013069515A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111798801A (zh) * 2020-05-29 2020-10-20 厦门天马微电子有限公司 显示面板及其驱动方法和驱动电路
CN114694601A (zh) * 2022-02-28 2022-07-01 海宁奕斯伟集成电路设计有限公司 亮度补偿方法、电子设备及计算机可读存储介质

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102071628B1 (ko) * 2013-04-11 2020-01-31 삼성디스플레이 주식회사 표시 장치
US10165218B2 (en) * 2013-07-24 2018-12-25 Samsung Electronics Co., Ltd. Display power reduction using histogram metadata
TWI547932B (zh) * 2014-09-26 2016-09-01 友達光電股份有限公司 液晶顯示面板與液晶顯示面板的驅動方法
CN105139810A (zh) * 2015-09-28 2015-12-09 京东方科技集团股份有限公司 显示驱动方法及装置、显示装置
US20190043438A1 (en) * 2016-04-20 2019-02-07 Sharp Kabushiki Kaisha Display device and control method therefor
CN105719614B (zh) * 2016-04-25 2018-10-19 深圳市华星光电技术有限公司 一种显示面板的驱动方法及驱动装置
US10304393B2 (en) * 2017-08-21 2019-05-28 Novatek Microelectronics Corp. Brightness compensation method and circuit
KR20200017608A (ko) * 2018-08-08 2020-02-19 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN113253494B (zh) * 2021-05-19 2022-01-14 惠科股份有限公司 液晶显示组件的检测装置及检测方法
CN113724657B (zh) * 2021-07-23 2022-08-23 荣耀终端有限公司 显示屏发光的控制方法、装置、电子设备和可读存储介质
CN113923819B (zh) * 2021-09-23 2024-06-21 深圳市振邦智能科技股份有限公司 基于stm8系列芯片分时记忆存储与led驱动方法与***
CN117156210A (zh) * 2023-02-07 2023-12-01 荣耀终端有限公司 闪屏检测方法和闪屏检测装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003149626A (ja) * 2001-11-08 2003-05-21 Toshiba Corp 液晶表示装置及び液晶表示装置の駆動方法
JP2008009288A (ja) * 2006-06-30 2008-01-17 Toshiba Corp 液晶表示装置および画像表示方法
JP2010008582A (ja) * 2008-06-25 2010-01-14 Mitsubishi Electric Corp 表示装置
JP2010278366A (ja) * 2009-05-29 2010-12-09 Hitachi Ltd 照明装置及び液晶表示装置
JP2011170327A (ja) * 2010-01-20 2011-09-01 Semiconductor Energy Lab Co Ltd 液晶表示装置の駆動方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002055657A (ja) * 2000-08-08 2002-02-20 Sharp Corp 映像表示装置
TW200629210A (en) 2004-11-26 2006-08-16 Hitachi Displays Ltd Liquid-crystal display device and method of driving liquid-crystal display device
JP5325089B2 (ja) * 2009-12-25 2013-10-23 日立コンシューマエレクトロニクス株式会社 画像表示装置、それに用いる光源輝度決定回路、およびそれを搭載したｌｓｉ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003149626A (ja) * 2001-11-08 2003-05-21 Toshiba Corp 液晶表示装置及び液晶表示装置の駆動方法
JP2008009288A (ja) * 2006-06-30 2008-01-17 Toshiba Corp 液晶表示装置および画像表示方法
JP2010008582A (ja) * 2008-06-25 2010-01-14 Mitsubishi Electric Corp 表示装置
JP2010278366A (ja) * 2009-05-29 2010-12-09 Hitachi Ltd 照明装置及び液晶表示装置
JP2011170327A (ja) * 2010-01-20 2011-09-01 Semiconductor Energy Lab Co Ltd 液晶表示装置の駆動方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111798801A (zh) * 2020-05-29 2020-10-20 厦门天马微电子有限公司 显示面板及其驱动方法和驱动电路
CN111798801B (zh) * 2020-05-29 2022-06-24 厦门天马微电子有限公司 显示面板及其驱动方法和驱动电路
US11417276B2 (en) 2020-05-29 2022-08-16 Xiamen Tianma Micro-Electronics Co., Ltd. Display panel, and display driving method and display driving circuit for the same
CN114694601A (zh) * 2022-02-28 2022-07-01 海宁奕斯伟集成电路设计有限公司 亮度补偿方法、电子设备及计算机可读存储介质
CN114694601B (zh) * 2022-02-28 2023-08-18 海宁奕斯伟集成电路设计有限公司 亮度补偿方法、电子设备及计算机可读存储介质

Also Published As

Publication number Publication date
TWI540569B (zh) 2016-07-01
US9520097B2 (en) 2016-12-13
US20140267464A1 (en) 2014-09-18
TW201329955A (zh) 2013-07-16

Similar Documents

Publication Publication Date Title
WO2013069515A1 (ja) 表示装置およびその駆動方法
JP4768344B2 (ja) 表示装置
US9218791B2 (en) Liquid crystal display device and method for driving a liquid crystal display device
KR100830760B1 (ko) 액정 표시 장치
US8605024B2 (en) Liquid crystal display device
US8648883B2 (en) Display apparatus and method of driving the same
WO2014162794A1 (ja) 液晶表示装置およびその駆動方法
US20120327137A1 (en) Display device and display driving method
JP4901437B2 (ja) 液晶表示装置及びその駆動方法
JP2014032412A (ja) ホールド型画像表示システム
GB2537955A (en) Display device capable of low-speed driving and method of driving the same
US20070195045A1 (en) Liquid crystal display device
WO2014077194A1 (ja) 表示装置およびその駆動方法
JP2010079151A (ja) 電気光学装置、その駆動方法、および電子機器
KR101960765B1 (ko) 액정 디스플레이 장치와 이의 구동방법
US9082356B2 (en) Liquid crystal display apparatus and method of driving the same
JP2011141557A (ja) 表示装置
WO2012060288A1 (ja) 表示装置およびその駆動方法
KR20050001062A (ko) 액정표시장치 및 그 구동방법
US20080309686A1 (en) Display Device
JP2006030835A (ja) アレイ基板、液晶ディスプレイおよびそれらの駆動方法
KR20080073421A (ko) 액정 표시 장치 및 그의 구동 방법
JP2006126346A (ja) 液晶表示装置及びその駆動方法
KR20070103561A (ko) 액정표시장치 및 그의 구동방법
JP2009244480A (ja) 液晶表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12848486

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14351613

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12848486

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP