WO2013047331A1 - 表示装置の製造方法 - Google Patents

表示装置の製造方法 Download PDF

Info

Publication number
WO2013047331A1
WO2013047331A1 PCT/JP2012/074114 JP2012074114W WO2013047331A1 WO 2013047331 A1 WO2013047331 A1 WO 2013047331A1 JP 2012074114 W JP2012074114 W JP 2012074114W WO 2013047331 A1 WO2013047331 A1 WO 2013047331A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode layer
transparent electrode
layer
sub
resist pattern
Prior art date
Application number
PCT/JP2012/074114
Other languages
English (en)
French (fr)
Inventor
通 園田
庄治 岡崎
宏充 勝井
哲憲 田中
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to JP2013536214A priority Critical patent/JP5722453B2/ja
Priority to CN201280039897.8A priority patent/CN103733727B/zh
Priority to US14/237,560 priority patent/US8969111B2/en
Publication of WO2013047331A1 publication Critical patent/WO2013047331A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • H05B33/28—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode of translucent electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H10K2102/103—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising indium oxides, e.g. ITO

Definitions

  • the electrode of at least one subpixel includes a reflective electrode layer and a plurality of transparent electrode layers formed on the reflective electrode layer, and the total film thickness of the transparent electrode layer differs between the subpixels.
  • the present invention relates to a method for manufacturing a display device.
  • flat panel displays have been used in various products and fields, and further flat panel displays are required to have larger sizes, higher image quality, and lower power consumption.
  • an organic EL display device including an organic EL element using electroluminescence of an organic material (Electro-Luminescence: hereinafter referred to as “EL”) is an all-solid-state type, driven at a low voltage, As a flat panel display excellent in terms of high-speed response, self-luminous property, wide viewing angle characteristics, etc., it is attracting a lot of attention.
  • An organic EL display device has, for example, a configuration in which an organic EL element electrically connected to a TFT is provided on a substrate made of a glass substrate provided with a TFT (Thin Film Transistor). .
  • the organic EL element is a light-emitting element that can emit light with high luminance by low-voltage direct current drive, and has a structure in which a first electrode, an organic EL layer, and a second electrode are stacked in this order.
  • an organic EL element that emits red (R), green (G), and blue (B) is used as a sub-color.
  • R red
  • G green
  • B blue
  • a method of arranging pixels on a substrate and (2) a method of selecting a light emission color in each sub-pixel by combining a white light emitting organic EL element and a color filter are known.
  • the microcavity is a phenomenon in which emitted light undergoes multiple reflections between the anode and the cathode and resonates, resulting in a steep emission spectrum and amplification of the emission intensity at the peak wavelength.
  • the microcavity effect can be obtained, for example, by optimally designing the reflectance and film thickness of the anode and cathode, the layer thickness of the organic layer, and the like.
  • a method of laminating an organic EL layer including a light emitting layer and a transparent electrode layer between a reflective electrode and a semitransparent electrode can be mentioned.
  • the anode has a laminated structure of a reflective electrode layer and a transparent electrode layer, and the film thickness of the transparent electrode layer on the reflective electrode layer of the anode is changed for each subpixel.
  • a method is mentioned.
  • the anode has a laminated structure of a reflective electrode layer and a transparent electrode layer as described above, and after the organic EL layer is appropriately laminated, the cathode is made into a thin film, for example, as a semitransparent electrode.
  • a microcavity structure can be introduced into the organic EL element.
  • the spectrum of light emitted from the light emitting layer and emitted through the cathode becomes steeper than when the organic EL element does not have the microcavity structure.
  • the intensity of light emitted to the front is greatly increased.
  • Patent Documents 1 and 2 disclose an organic EL display device in which a microcavity structure is introduced into an organic EL element by laminating transparent electrode layers of the same material while changing the number of laminated layers for each sub-pixel.
  • the film thickness of the transparent electrode layer is appropriately set for each sub-pixel of each color.
  • the method of changing to is not known so far.
  • Patent Document 1 does not disclose a method for changing the film thickness of the transparent electrode for each sub-pixel of each color.
  • Patent Document 2 discloses the following method as a method of changing the film thickness of the transparent electrode for each sub-pixel of each color using the same material for the transparent electrode layer to be laminated.
  • transparent electrode layers and resist patterns are alternately laminated on the reflective electrode layer while changing the subpixels on which the resist pattern is laminated in the order of B ⁇ G ⁇ R.
  • the uppermost transparent electrode layer is etched using the resist pattern of the R subpixel as a mask, and when the resist pattern of the G subpixel is exposed, Using the resist pattern of the subpixel as a mask, the second transparent electrode layer from the top is etched.
  • all the transparent electrode layers are patterned by etching the transparent electrode layer of the lowermost layer using the resist pattern of the R, G, and B sub-pixels as a mask. To do.
  • the reflective electrode layer is etched and patterned using the resist pattern of the R, G, and B subpixels as a mask.
  • Patent Document 2 the number of etching and resist stripping can be reduced to one, but the resist pattern forming step is required three times.
  • the transparent electrode layer is laminated on the resist pattern, if the adhesion between the resist and the transparent electrode layer is not sufficient, the film of the transparent electrode layer may be peeled off during processing, which may result in pattern defects or contamination. is there.
  • the following method can be considered.
  • 18 (a) to 18 (f) are cross-sectional views showing an example of a method for changing the film thickness of the transparent electrode layer on the reflective electrode layer of the anode for each sub-pixel in order of steps.
  • a reflective electrode layer 302 made of a reflective electrode material such as silver (Ag) is formed on a support substrate 301 by a sputtering method or the like.
  • a resist pattern (not shown) is formed by photolithography on each of the sub-pixels of each color on the reflective electrode layer 302. After etching the reflective electrode layer 302 using the resist pattern as a mask, the resist pattern is removed from the resist. Remove and clean with liquid.
  • the reflective electrode layer 302 is patterned so as to be separated for each sub-pixel of each color.
  • an IZO layer 303 is formed on the reflective electrode layer 302 by forming, for example, IZO (Indium ⁇ Zinc Oxide) as a transparent electrode layer.
  • a photoresist 311 is formed only on the R subpixel by lithography.
  • the exposed IZO layer 303 is removed by etching with oxalic acid, and then the photoresist 311 is peeled off, so that only the first sub-pixel of the R is removed.
  • a patterned IZO layer 303 is formed as the IZO layer.
  • an IZO film is formed again so as to cover the IZO layer 303 of the R subpixel and the reflective electrode layer 302 of the G and B subpixels, and the IZO layer 304 is formed. Further, a photoresist 312 is formed only on the R and G subpixels by photolithography.
  • the IZO layer 304 is etched with oxalic acid using the photoresist 312 as a mask, and the photoresist 312 is peeled off to form a second IZO layer on the sub-pixels R and G. Then, a patterned IZO layer 304 is formed.
  • the transparent electrode layer of the same material is used and the number of laminated transparent electrode layers is changed for each sub-pixel, for example, the sub-pixels are R, G, and B sub-pixels.
  • the sub-pixels are R, G, and B sub-pixels.
  • photolithography is required three times as shown in FIGS. 18A to 18F. . Including the patterning of the reflective electrode layer, photolithography is required four times. In FIG. 18F, when a transparent electrode layer is further formed on the B pixel, photolithography is required four times.
  • Photolithography requires expensive equipment and materials. Therefore, if the thickness of the electrode is changed for each sub-pixel as described above, it leads to an increase in the cost of the entire device and an increase in footprint.
  • Patent Document 3 discloses a technique for reducing the number of times of photolithography by stacking ITO having different crystallinity. However, even if such a method is used, photolithography is required at least twice.
  • Patent Document 3 after forming and patterning a crystalline ITO film on the first and third sub-pixels, an amorphous ITO film is stacked on the first sub-pixel and the second sub-pixel. Thus, the film thickness of the transparent electrode layer is changed for each sub-pixel by patterning.
  • Patent Document 3 a transparent electrode layer pattern having the same film thickness is formed on two sub-pixels each time photolithography is performed, and a sub-pixel that forms a transparent electrode layer pattern is changed for each photolithography. The number of photolithography is reduced.
  • the present invention has been made in view of the above-described problems, and an object of the present invention is practical that the thickness of the transparent electrode layer on the reflective electrode layer can be changed for each sub-pixel having a different display color.
  • the object is to reduce the number of times of photolithography.
  • a manufacturing method of a display device includes a reflective electrode layer and one of the pair of electrodes that form an electric field in at least one subpixel.
  • a second transparent electrode layer film forming step of forming a layer A first resist pattern forming step of forming first resist patterns having different film thicknesses on the second transparent electrode layer in at least two subpixels among a plurality of subpixels having different display colors; A transparent electrode layer patterning step of etching and patterning at least the first transparent electrode layer and the first transparent electrode layer made of an amorphous transparent electrode material, using the first resist pattern as a mask; By ashing, the first resist pattern in the sub-pixel having the smallest film thickness of the first resist pattern among the plurality of sub-pixels is removed to expose the second transparent electrode layer, while the remaining sub-pixels After thinning the first resist pattern, using the thinned first resist pattern as a mask, the exposed second transparent electrode layer or an amorphous transparent layer under the second transparent electrode layer When there is a transparent electrode layer made of an electrode material, at least one transparent electrode layer is formed by etching and removing the second transparent electrode layer and the transparent electrode layer made of an amorphous transparent electrode material under the
  • the transparent electrode layer etching step includes at least: While the ashing removes the first resist pattern in the sub-pixel where the film thickness of the first resist pattern formed in the first resist pattern forming step is the second largest, the second transparent electrode layer is exposed, An ashing step of thinning the first resist pattern in the sub-pixel having the largest film thickness of the first resist pattern formed in the first resist pattern forming step; The exposed second transparent electrode layer using the first resist pattern as a mask in the sub-pixel having the largest film thickness of the first resist pattern formed in the first resist pattern forming step, which has been thinned in the ashing step A second transparent electrode layer etching step of etching and removing A first transparent electrode layer crystallization step of crystallizing the first transparent electrode layer made of the amorphous transparent electrode material into a polycrystalline first transparent electrode layer, The first transparent electrode layer crystallization step is performed immediately before the ashing step or between the ashing step and the second transparent electrode layer etching step.
  • a plurality of transparent electrode layers are formed by utilizing etching selectivity due to a difference in etching resistance between a transparent electrode layer made of an amorphous transparent electrode material and a transparent electrode layer made of a polycrystalline transparent electrode material.
  • the etching resistance to the etching solution can be increased by converting the amorphous transparent electrode material into the polycrystalline transparent electrode material.
  • the number of transparent electrode layers on the reflective electrode layer can be changed between sub-pixels, for example, for each sub-pixel, only by one photolithography.
  • the total film thickness of the transparent electrode layer on the reflective electrode layer can be arbitrarily changed for each sub-pixel having a different display color, for example, by photolithography fewer times than in the past.
  • the cost can be reduced and the footprint can be reduced as compared with the conventional case.
  • the number of times of exposure, development, resist stripping and the like can be reduced, so there is no such fear. Further, the processing tact can be shortened.
  • the first transparent electrode made of the amorphous transparent electrode material is formed on the first transparent electrode layer made of the amorphous transparent electrode material.
  • a second transparent electrode layer made of a transparent electrode material having a composition different from that of the electrode layer is formed, and a resist pattern having a different film thickness is formed on at least two sub-pixels.
  • the total film thickness of the transparent electrode layer on the reflective electrode layer can be arbitrarily changed for each sub-pixel having a different display color by a smaller number of times of photolithography than in the past.
  • the cost can be reduced and the footprint can be reduced as compared with the conventional case.
  • the number of times of exposure, development, resist stripping, and the like can be reduced, so that pixel defects are generated due to a decrease in reflection efficiency and occurrence of interelectrode leakage due to surface roughness of the reflective electrode layer. Can be prevented, and the processing tact can be shortened.
  • FIG. 1 is an exploded cross-sectional view illustrating a schematic configuration of a main part of an organic EL display device according to a first embodiment.
  • 3 is a plan view showing a schematic configuration of a support substrate in the organic EL display device according to Embodiment 1.
  • FIG. It is a top view which shows the structure of the principal part of the display area in the support substrate shown in FIG.
  • FIG. 5 is a cross-sectional view showing a schematic configuration of the organic EL display panel when the organic EL display panel according to the first embodiment is cut along line AA shown in FIG.
  • FIG. 1 is an exploded cross-sectional view illustrating a schematic configuration of a main part of an organic EL display device according to a first embodiment.
  • 3 is a plan view showing a schematic configuration of a support substrate in the organic EL display device according to Embodiment 1.
  • FIG. It is a top view which shows the structure of the principal part of the display area in the support substrate shown in FIG.
  • FIG. 5 is
  • 3 is a schematic diagram illustrating an image display method of the organic EL display device according to the first embodiment.
  • 3 is a flowchart illustrating an example of a manufacturing process of the organic EL display device according to the first embodiment in the order of processes.
  • 3 is a flowchart illustrating an example of a manufacturing process of the organic EL layer according to the first embodiment in order of processes.
  • (A)-(i) is sectional drawing which shows the other example of the manufacturing method of the 1st electrode in the top emission type organic electroluminescence display concerning Embodiment 1 in order of a process.
  • (A)-(i) is sectional drawing which shows an example of the manufacturing method of the 1st electrode in the top emission type organic electroluminescence display concerning Embodiment 2 in order of a process.
  • (A)-(i) is sectional drawing which shows an example of the manufacturing method of the 1st electrode in the top emission type organic EL display device concerning Embodiment 3 in order of a process.
  • (A)-(i) is sectional drawing which shows an example of the manufacturing method of the 1st electrode in the top emission type organic EL display device concerning Embodiment 4 in order of a process.
  • (A)-(j) is sectional drawing which shows an example of the manufacturing method of the 1st electrode in the top emission type organic EL display device concerning Embodiment 5 in order of a process.
  • (A)-(j) is sectional drawing which shows an example of the production method of the 1st electrode in the top emission type organic EL display device concerning Embodiment 6 in order of a process.
  • FIG. 10 is a cross-sectional view illustrating a schematic configuration of an organic EL display panel according to an eighth embodiment. It is a flowchart which shows an example of the preparation process of the organic electroluminescent layer shown in FIG. (A)-(f) is sectional drawing which shows an example of the method of changing the total film thickness of the transparent electrode layer on the reflective electrode layer of an anode for every sub pixel in order of a process.
  • FIG. 2 is an exploded sectional view showing a schematic configuration of a main part of the organic EL display device 100 according to the present embodiment.
  • the organic EL display device 100 includes a pixel unit 101 and a circuit unit 102.
  • the pixel unit 101 is composed of an organic EL display panel 1 (display panel).
  • the circuit unit 102 includes a circuit board provided with a drive circuit for driving the organic EL display device 100, an IC (Integrated Circuits) chip, and the like.
  • the organic EL display panel 1 has a configuration in which an organic EL element 20, a sealing resin layer 41, a filling resin layer 42, and a sealing substrate 50 are provided in this order on a support substrate 10 (deposition substrate, TFT substrate). have.
  • the support substrate 10 is made of a semiconductor substrate such as a TFT substrate.
  • the support substrate 10 has a structure in which a thin film transistor (TFT) 12 (see FIG. 5) is provided as an active element (drive element) on an insulating substrate 11.
  • TFT thin film transistor
  • the organic EL element 20 is connected to the TFT 12. On the organic EL element 20, a filling resin layer 42 having adhesiveness containing a desiccant is formed. The filling resin constituting the filling resin layer 42 is filled in a space surrounded by the support substrate 10, the sealing substrate 50, and the sealing resin layer 41.
  • the organic EL display device 100 may be a bottom emission type that emits light from the support substrate 10 side, or a top emission type that emits light from the sealing substrate 50 side.
  • the base substrate used for the support substrate 10 and the sealing substrate 50 for example, glass or plastic can be used.
  • a glass substrate such as an alkali-free glass substrate can be used.
  • the present invention is not limited to this, and an opaque material such as a metal plate can also be used as the substrate on the side that does not emit light.
  • a substrate on which a CF (Color Filter) layer is formed may be used as the sealing substrate 50.
  • a CF layer may be formed on the support substrate 10 side.
  • the spectrum of the light emitted from the organic EL element 20 can be adjusted by the CF layer.
  • the organic EL display device 100 is a top emission type
  • the present embodiment is not limited to this, and may be, for example, a bottom emission type as described above.
  • the sealing substrate 50 is provided with, for example, a CF layer 52, a BM (Black-Matrix) 53 (see FIG. 5), and the like on an insulating substrate 51. It has a configuration.
  • the organic EL element 20 includes a sealing resin layer provided in a frame-shaped sealing region L with the support substrate 10 on which the organic EL element 20 is laminated so that the organic EL element 20 is not damaged by moisture or oxygen.
  • the sealing substrate 50 is sealed between the pair of substrates (the support substrate 10 and the sealing substrate 50).
  • the organic EL element 20 is sealed between the support substrate 10 and the sealing substrate 50 as described above, thereby preventing oxygen and moisture from entering the organic EL element 20 from the outside. Has been.
  • a terminal portion region R3 in which the electrical wiring terminals 2 (electric connection portions, connection terminals) and the like are formed is provided outside the frame-shaped sealing region L in the support substrate 10.
  • the electrical wiring terminal 2 is a connection terminal to which the connection terminal 103 of the circuit unit 102 is connected, and is formed of a wiring material such as metal.
  • the circuit unit 102 is provided with wiring such as a flexible film cable, a drive circuit such as a driver, and the like.
  • the circuit unit 102 is connected to the organic EL display panel 1 through an electrical wiring terminal 2 provided in the terminal region R3.
  • FIG. 3 is a plan view showing a schematic configuration of the support substrate 10 in the organic EL display device 100.
  • a display region R1 As shown in FIG. 3, on one main surface which is an active surface (active element formation surface) of the support substrate 10, a display region R1, a second electrode connection region R2, a terminal region R3, and a frame-shaped seal are formed.
  • a stop region L is provided on one main surface which is an active surface (active element formation surface) of the support substrate 10.
  • the display region R1 (display unit) is provided at the center of the support substrate 10, and is formed in a rectangular shape, for example.
  • a pixel array including a plurality of sub-pixels 71 (see FIGS. 4 and 5) is formed.
  • the configuration of the display area R1 will be described in detail later.
  • the second electrode connection region R2 is a region to which the second electrode 31 (see FIG. 5) in the organic EL element 20 is connected.
  • the second electrode connection region R2 is formed on the outer side of the pair of sides of the pair of the display regions R1 and along the opposite sides.
  • connection portions 60 are formed in the second electrode connection regions R2.
  • the connection part 60 is a part to which the second electrode 31 is connected, and is formed of a metal material.
  • the sealing region L is formed in a frame shape so as to surround the display region R1 and the second electrode connection region R2.
  • the terminal portion region R3 is a region used for connection between the pixel portion 101 and the circuit portion 102.
  • the terminal region R3 is provided outside the frame-shaped sealing region L along the frame-shaped sealing region L.
  • the terminal region R3 is formed outside each second electrode connection region R2 and along each second electrode connection region R2. Further, the terminal region R3 is formed along the opposing sides on the outside of the other pair of sides in the display region R1 where the second electrode connection region R2 is not provided.
  • terminal region R3 does not have to exist on all sides, and may be formed concentrated on only one side, for example.
  • FIG. 4 is a plan view showing a configuration of a main part of the display region R1 in the support substrate 10, and FIG. 5 is an organic EL display panel when the organic EL display panel 1 is cut along line AA shown in FIG. 1 is a cross-sectional view showing a schematic configuration of 1.
  • FIG. 5 is an organic EL display panel when the organic EL display panel 1 is cut along line AA shown in FIG. 1 is a cross-sectional view showing a schematic configuration of 1.
  • the display region R1 is composed of a plurality of pixels 70 on which the organic EL elements 20 are formed.
  • Each pixel 70 is composed of a plurality of sub-pixels 71.
  • the organic EL display device 100 is a full-color active matrix organic EL display device.
  • a subpixel 71 that emits red (R) light hereinafter referred to as “subpixel 71R”).
  • Sub-pixel 71 that emits light in green (G) hereinafter referred to as “sub-pixel 71G”
  • sub-pixel 71B sub-pixel 71 that emits light in blue (B)
  • One pixel 70 is constituted by the two sub-pixels 71R, 71G, and 71B.
  • each of the sub-pixels 71R, 71G, and 71B has one of the X-axis direction (lateral direction) and the Y-axis direction (vertical direction) on the active surface of the support substrate 10 (for example, the X-axis direction).
  • the sub-pixels 71 having the same emission color are adjacent to each other, and the sub-pixels 71 having different emission colors are adjacent to each other in the other direction (for example, the Y-axis direction).
  • a plurality of signal lines 14 are arranged in the X-axis direction and the Y-axis direction in the display region R1.
  • the signal line 14 includes, for example, a plurality of lines for selecting pixels (gate lines), a plurality of lines for writing data (source lines), a plurality of lines for supplying power to the organic EL elements 20 (power supply lines), and the like. ing.
  • the gate line is laid along, for example, the X-axis direction, and the source line is laid along, for example, the Y-axis direction so as to intersect the gate line.
  • a gate line driving circuit (not shown) for driving the gate line is connected to the gate line
  • a data line driving circuit (not shown) for driving the source line is connected to the source line.
  • the sub-pixels 71 are arranged in a region surrounded by the signal lines 14. That is, a region surrounded by the signal lines 14 is one sub pixel 71, and a light emitting region 72 of each color is defined for each sub pixel 71.
  • These signal lines 14 are connected to an external circuit of the circuit unit 102 outside the display region R1. By inputting an electrical signal from the circuit unit 102 to the signal line 14, the organic EL element 20 disposed at the intersection of the signal line 14 can be driven (light emission).
  • Each of the subpixels 71R, 71G, and 71B is provided with a TFT 12 connected to the first electrode 21 in the organic EL element 20.
  • the signal line 14 is connected to the TFT 12 provided in each of the sub-pixels 71.
  • each subpixel 71 is provided with at least one TFT 12.
  • each sub-pixel 71 may further be formed with a capacitor for holding the written voltage and a compensation circuit for compensating for the characteristic variation of the TFT 12.
  • the emission intensity of each sub-pixel 71 is determined by scanning and selection using the signal line 14 and the TFT 12.
  • the organic EL display device 100 realizes image display by selectively causing the organic EL element 20 to emit light with a desired luminance using the TFT 12.
  • the support substrate 10 includes an insulating substrate 11 as a base substrate.
  • the support substrate 10 is formed on a transparent insulating substrate 11 such as a glass substrate, a TFT 12 (switching element) and a signal line 14, an interlayer insulating film 13 (flattening film), an edge
  • a transparent insulating substrate 11 such as a glass substrate
  • a TFT 12 switching element
  • a signal line 14 an interlayer insulating film 13 (flattening film)
  • an edge The cover 15 and the like are formed.
  • TFTs 12 are provided corresponding to the sub-pixels 71R, 71G, 71B, respectively.
  • the structure of the TFT is conventionally well known.
  • the TFT 12 is manufactured by a known method. Therefore, illustration and description of each layer in the TFT 12 are omitted.
  • the interlayer insulating film 13 is laminated over the entire area of the insulating substrate 11 on the insulating substrate 11 so as to cover the sub-pixels 71R, 71G, 71B and the signal lines 14.
  • the first electrode 21 in the organic EL element 20 is formed on the interlayer insulating film 13.
  • the interlayer insulating film 13 is provided with a contact hole 13 a for electrically connecting the first electrode 21 in the organic EL element 20 to the TFT 12. Thereby, the TFT 12 is electrically connected to the organic EL element 20 through the contact hole 13a.
  • the edge cover 15 has an end portion (pattern end portion) of the first electrode 21, and an organic EL layer 43 (to be described later) becomes thin or an electric field concentration occurs. This is an insulating layer (barrier) for preventing the electrode 31 from being short-circuited.
  • the edge cover 15 is formed on the interlayer insulating film 13 so as to cover the end portion (pattern end portion) of the first electrode 21.
  • the edge cover 15 is provided with openings 15R, 15G, and 15B for each of the sub-pixels 71R, 71G, and 71B.
  • the 1st electrode 21 is exposed in the part (opening part 15R * 15G * 15B) without the edge cover 15.
  • This exposed portion becomes the light emitting region 72 of each of the sub-pixels 71R, 71G, and 71B.
  • a full-color image display is realized as described above by using a light-emitting layer whose emission color is white (W) and introducing a microcavity structure in each sub-pixel 71.
  • the spectrum of the light emitted from the organic EL element 20 can be adjusted by the CF layer 52 by using the CF layer 52 together as described above.
  • the organic EL element 20 is a light emitting element that can emit light with high luminance by low-voltage direct current drive, and the first electrode 21, the organic EL layer 43, and the second electrode 31 are laminated in this order.
  • the first electrode 21 is a layer having a function of injecting (supplying) holes into the organic EL layer 43.
  • the first electrode 21 is connected to the TFT 12 through the contact hole 13a.
  • the second electrode 31 is a layer having a function of injecting (supplying) electrons into the organic EL layer 43.
  • a carrier transport layer (hole transport layer, electron transport layer) and a light emitting layer are laminated via the carrier generation layer.
  • the hole injection layer 22 are formed from the first electrode 21 side.
  • the first light-emitting layer 24, the electron transport layer 25, the carrier generation layer 26, the hole transport layer 27, the second light-emitting layer 28, the electron transport layer 29, and the electron injection layer 30 are formed in this order. Note that the emission colors of the first emission layer 24 and the second emission layer 28 are different, and W emission is obtained by superimposing these emission colors.
  • the combination of the emission colors include a combination of blue light and orange light, a combination of blue light and yellow light, and the like.
  • W light emission is obtained by superimposing the three light emission colors by stacking the third light emission layer in addition to the first light emission layer 24 and the second light emission layer 28, Can be a combination of red light, blue light, and green light.
  • a blue light emitting layer is formed as the first light emitting layer 24, and an orange light emitting layer is formed as the second light emitting layer 28.
  • the microcavity effect is added to the mixing of the light emitted from the first light emitting layer 24 and the second light emitting layer 28.
  • Light is obtained by the organic EL element 20.
  • the CF layer 52 provided on the sealing substrate 50 by adjusting the light by the CF layer 52 provided on the sealing substrate 50, light having a desired spectrum can be extracted to the outside. In this way, color purity can be increased by combining the W light emitting layer, the microcavity effect, and the CF layer 52.
  • the hole injection layer 22 is a layer having a function of increasing the efficiency of hole injection from the first electrode 21 to the organic EL layer 43.
  • the electron injection layer 30 is a layer having a function of increasing the efficiency of electron injection from the second electrode 31 to the organic EL layer 43.
  • the hole transport layer 23 is a layer having a function of increasing the hole transport efficiency to the first light emitting layer 24, and the hole transport layer 27 is a function of increasing the hole transport efficiency to the second light emitting layer 28. It is a layer which has.
  • the electron transport layer 25 is a layer having a function of increasing the electron transport efficiency to the first light emitting layer 24, and the electron transport layer 29 is a layer having a function of increasing the electron transport efficiency to the second light emitting layer 28. is there.
  • the first light emitting layer 24 and the second light emitting layer 28 each have a function of emitting light by recombining holes injected from the first electrode 21 side and electrons injected from the second electrode 31 side. Is a layer.
  • the first light emitting layer 24 and the second light emitting layer 28 are each formed of a material having high light emission efficiency, such as a low molecular fluorescent dye or a metal complex.
  • the carrier generation layer 26 is a layer for supplying electrons to the first light emitting layer 24 side and holes to the second light emitting layer 28 side.
  • the hole transport layer, the light-emitting layer, and the electron transport layer are one unit, the unit on the first light-emitting layer 24 side and the unit on the second light-emitting layer 28 side are connected via the carrier generation layer 26. Will be.
  • the microcavity effect or the CF layer 52 or other methods are used. Since the emission color of the sub-pixel 71 is changed, it is not necessary to coat the light-emitting layer for each sub-pixel 71.
  • the second light emitting layer 28, the electron transport layer 29, the electron injection layer 30, and the second electrode 31 are uniform over the entire surface of the display region R1 in the support substrate 10 so as to cover the first electrode 21 and the edge cover 15. Is formed.
  • the hole transport layer, the light emitting layer, and the electron transport layer are one unit
  • the unit on the first light emitting layer 24 side and the unit on the second light emitting layer 28 side are the carrier generation layer 26.
  • the present embodiment is not limited to this example.
  • units having the third light emitting layer may be stacked in the same manner, or four or more units may be stacked.
  • it may have a laminated structure in which the second light emitting layer 28 and the third light emitting layer are directly laminated.
  • a carrier blocking layer for blocking the flow of carriers such as holes and electrons may be inserted as necessary.
  • a hole blocking layer as a carrier blocking layer between the light emitting layer and the electron transporting layer, it is possible to prevent holes from escaping to the electron transporting layer and to improve the light emission efficiency.
  • an electron blocking layer as a carrier blocking layer between the light emitting layer and the hole transport layer, it is possible to prevent electrons from being released into the hole transport layer.
  • an electron injection layer can be inserted between the electron transport layer and the carrier generation layer.
  • the light emitting layer 24 and the second light emitting layer 28 are provided.
  • the first light emitting layer 24 and the second light emitting layer 28 are provided.
  • the case of providing at least two light emitting layers of the light-emitting layer 28 has been described as an example.
  • the organic layers other than the light emitting layer are not essential layers as the organic EL layer 43, and at least one light emitting layer may be provided. What is necessary is just to form the structure of the organic electroluminescent layer 43 suitably according to the characteristic of the organic electroluminescent element 20 requested
  • the organic EL element 20 may have, for example, the layer configuration shown in (9).
  • one layer has a plurality of functions.
  • the hole injection layer and the hole transport layer may be formed as independent layers as described above, or may be provided integrally with each other. That is, as the hole injection layer and the hole transport layer, a hole injection layer / hole transport layer in which the hole injection layer and the hole transport layer are integrated may be provided.
  • the electron transport layer and the electron injection layer may be formed as layers independent from each other as described above, or may be provided integrally as an electron transport layer / electron injection layer.
  • the stacking order is such that the first electrode 21 is an anode and the second electrode 31 is a cathode.
  • the stacking order of the organic EL layers 43 is reversed.
  • the bottom emission organic EL element 20 is formed by using the first electrode 21 as a translucent electrode and the second electrode 31 as a reflective electrode.
  • the top emission type organic EL element 20 is formed by using the first electrode 21 as a reflective electrode and the second electrode 31 as a translucent electrode.
  • the configuration of the organic EL element 20 is not limited to the above-described exemplary layer configuration, and a desired layer configuration can be adopted according to the required characteristics of the organic EL element 20.
  • FIG. 6 is a schematic diagram for explaining an image display method of the organic EL display device 100 according to the present embodiment.
  • the configuration of the main part on the optical path of the organic EL element 20 is shown in a simplified manner.
  • the organic EL element 20 according to the present embodiment has a microcavity structure.
  • the microcavity is a phenomenon in which emitted light undergoes multiple reflections between the anode and the cathode and resonates, resulting in a steep emission spectrum and amplification of the emission intensity at the peak wavelength.
  • the microcavity effect can be obtained, for example, by optimally designing the reflectance and film thickness of the anode and cathode, the film thickness of the organic layer, and the like.
  • the organic EL element 20 is a top emission type organic EL element.
  • the second electrode 31 on the side of taking out light emission as a cathode is a semitransparent electrode (semi-transmissive reflective electrode).
  • the first electrode 21 on the side that is an anode and does not extract light emission has the reflective electrode layer 111 and functions as a reflective electrode.
  • the light emitted from the light emitting layer (the first light emitting layer 24 and the second light emitting layer 28 in the example shown in FIG. 5) in the organic EL layer 43 provided between the first electrode 21 and the second electrode 31. Repeats reflection between the reflective electrode layer 111 and the second electrode 31 in the first electrode 21.
  • the transparent electrode layer 121 is provided on the reflective electrode layer 111, and the thickness of the transparent electrode layer 121 is changed for each of the sub-pixels 71R, 71G, and 71B, so that each of the sub-pixels 71R, 71G, and 71B.
  • the optical path lengths 73R, 73G, and 73B of the organic EL element 20 are changed.
  • the first electrode 21 is formed of only the reflective electrode layer 111 in the sub-pixel 71B, and the sub-pixels 71R and 71G are formed of the reflective electrode layer.
  • 111 and the transparent electrode layer 121, and the transparent electrode layer 121 on the reflective electrode layer 111 in the sub-pixels 71R and 71G is composed of one layer or two layers, so that the sub-pixels 71R, 71G, and 71B are transparent.
  • the film thickness of the electrode layer 121 is changed.
  • the thickness of the transparent electrode layer 121 in the sub-pixel 71B is set to 0 (zero).
  • the sub-pixel 71B also has a transparent electrode layer. 121 may be provided.
  • the transparent electrode layer 121 on the reflective electrode layer 111 in the sub-pixels 71R and 71G is not limited to one layer or two layers.
  • the microcavity effect can be changed and the emission color can be adjusted.
  • the optical path lengths 73R, 73G, and 73B of the organic EL element 20 in each of the sub-pixels 71R, 71G, and 71B that is, the optical distance of the optical path in the microcavity structure in each of the sub-pixels 71R, 71G, and 71B It is set to have a certain relationship with the wavelength.
  • the intensity of light having a wavelength that matches the optical path length is strengthened by resonance, and only the light having the same wavelength is emitted from the second electrode 31 side.
  • the intensity of the light having a wavelength other than the optical path length is reduced.
  • the optical path lengths 73R, 73G, and 73B are set to optical lengths corresponding to the color of the emitted light from the second electrode 31.
  • the optical path lengths 73R, 73G, and 73B are emission spectrum peaks of these colors of R, G, and B, respectively.
  • the optical path length 73R> the optical path length 73G> the optical path length 73B may not necessarily be shortened in this order, and other relationships may be provided.
  • the transparent electrode layer 121 overlapping the R light organic EL layer 43 is set to a thickness suitable for the R light resonance, and the transparent electrode layer 121 overlapping the G light organic EL layer 43 is suitable for the G light resonance.
  • the transparent electrode layer 121 that overlaps the organic EL layer 43 for B light is set to a thickness suitable for resonance of B light (thickness is zero in this embodiment). Thereby, light with high color purity can be emitted, and the color reproducibility of the organic EL display device 100 can be improved.
  • the first electrode 21 is formed by patterning corresponding to the individual sub-pixels 71R, 71G, and 71B by photolithography and etching after an electrode material is formed by sputtering or the like.
  • the first electrode 21 various conductive materials can be used. As described above, in the case of the bottom emission type organic EL element 20 that emits light to the insulating substrate 11 side, it needs to be translucent. is there.
  • the second electrode 31 needs to be translucent.
  • the organic EL element 20 is a top emission type, it is desirable to use an opaque electrode for the reflective electrode layer 111 in the first electrode 21.
  • the reflective electrode material used for the reflective electrode layer 111 for example, Ag (silver), an Ag alloy, Al (aluminum), an Al alloy, and a laminated body (laminated film) including layers made of these electrode materials are used. it can.
  • ITO Indium Tin Oxide
  • IZO Indium Zinc Oxide
  • GZO gallium-doped zinc oxide
  • a translucent electrode for the second electrode 31.
  • the translucent electrode for example, a metal translucent electrode alone or a laminate of a metal translucent electrode layer and a transparent electrode layer can be used, and silver is preferable from the viewpoint of reflectance and transmittance.
  • a sputtering method a vacuum deposition method, a CVD (chemical vapor deposition) method, a plasma CVD method, a printing method, or the like can be used.
  • the transparent electrode layer in the first electrode 21 or the second electrode 31 (the first electrode 21 in the examples shown in FIGS. 5 and 6) is used to control the emission color emitted by the difference in optical path length.
  • the microcavity structure is introduced into the sub-pixels 71R, 71G, and 71B by changing the thickness of the 121 for each of the sub-pixels 71R, 71G, and 71B.
  • a method for introducing a microcavity structure into the sub-pixels 71R, 71G, and 71B by changing the thickness of the transparent electrode layer 121 in this way will be described in detail later.
  • a known material can be used as a material of the organic EL layer 43.
  • the hole injection layer As a material of the hole injection layer, the hole transport layer, or the hole injection layer / hole transport layer, for example, anthracene, azatriphenylene, fluorenone, hydrazone, stilbene, triphenylene, benzine, styrylamine, triphenylamine, porphyrin, Linear or heterocyclic such as triazole, imidazole, oxadiazole, oxazole, polyarylalkane, phenylenediamine, arylamine, and derivatives thereof, thiophene compounds, polysilane compounds, vinylcarbazole compounds, aniline compounds Examples thereof include conjugated monomers, oligomers, and polymers.
  • anthracene azatriphenylene, fluorenone, hydrazone, stilbene, triphenylene, benzine, styrylamine, triphenylamine, porphyrin
  • Linear or heterocyclic such as triazole, imidazole,
  • Examples of the material for the electron transport layer, the electron injection layer, or the electron transport layer / electron injection layer include tris (8-quinolinolato) aluminum complex, oxadiazole derivative, triazole derivative, phenylquinoxaline derivative, silole derivative, and the like. .
  • a material having high luminous efficiency such as a low molecular fluorescent dye or a metal complex
  • a material having high luminous efficiency such as a low molecular fluorescent dye or a metal complex
  • a single material may be used for each light emitting layer, or a mixed material in which a certain material is used as a host material and another material is mixed as a guest material or a dopant may be used.
  • Materials for the carrier generation layer include metal oxides such as molybdenum oxide and vanadium pentoxide, or those co-deposited with aromatic hydrocarbons and carbazole derivatives, Au and Ag metal thin films, IZO and ITO, etc. Examples thereof include a transparent conductive layer (transparent electrode layer).
  • FIG. 7 is a flowchart showing an example of the manufacturing process of the organic EL display device 100 in the order of processes.
  • the stacking order described in the present embodiment is such that the first electrode 21 is an anode, the second electrode 31 is a cathode, the first electrode 21 is a cathode, and the second electrode 31 is. Is used as the anode, the material and thickness of the first electrode 21 and the second electrode 31 are reversed.
  • step S1 a TFT 12, a signal line 14, an interlayer insulating film 13, and a contact hole 13a are formed on the display region R1 of the insulating substrate 11 as shown in FIG. 5 by a known method.
  • the insulating substrate 11 is, for example, a glass substrate such as a non-alkali glass substrate having a thickness of 0.7 to 1.1 mm or a plastic substrate. Is used.
  • the sizes of the insulating substrate 11 in the X-axis direction and the Y-axis direction may be appropriately set according to the application and the like, and are not particularly limited.
  • a non-alkali glass substrate having a thickness of 0.7 mm is used.
  • the interlayer insulating film 13 and the contact hole 13a are formed by applying a photosensitive resin on the insulating substrate 11 on which the TFT 12, the signal line 14, and the like are formed by a known technique, and performing patterning by a photolithography technique.
  • the interlayer insulating film 13 a known photosensitive resin can be used.
  • the photosensitive resin include acrylic resin and polyimide resin.
  • the film thickness of the interlayer insulating film 13 is not particularly limited as long as the step due to the TFT 12 can be compensated. In the present embodiment, for example, an acrylic resin is formed with a film thickness of about 2 ⁇ m.
  • a pattern is formed so that signal lines 14 such as a gate line and a source line for driving the TFT 12 are led out to the terminal portion region R3. Further, in this step, for example, as shown in FIG. 3, the connection portion 60 is pattern-formed in the second electrode connection region R2.
  • step S2 the first electrodes 21 having different thicknesses are produced for the sub-pixels 71R, 71G, and 71B. Note that, as described above, a method of manufacturing the first electrode 21 when the organic EL display device 100 is a top emission type will be described in detail later.
  • step S3 the end portion (pattern end portion) of the first electrode 21 is covered on the interlayer insulating film 13, and the openings 15R, 15G are provided for the sub-pixels 71R, 71G, 71B as shown in FIG.
  • the edge cover 15 is produced so that 15B is formed.
  • a known photosensitive resin can be used for the edge cover 15.
  • the photosensitive resin include acrylic resin and polyimide resin.
  • the edge cover 15 compensates for the level difference due to the difference in the layer thickness of the first electrode 21 in the adjacent sub-pixel 71, and the first electrode 21 and the second electrode 31 are short-circuited at the end of the first electrode 21.
  • the height from the surface of the first electrode 21 in the sub-pixel 71R where the film thickness of the first electrode 21 is the thickest is set to about 1 ⁇ m, for example.
  • an edge cover made of acrylic resin having a height from the surface of the interlayer insulating film 13 of about 1.2 ⁇ m so that the height from the surface of the first electrode 21 in the sub-pixel 71R is about 1 ⁇ m. 15 was formed by patterning.
  • the support substrate 10 on which the first electrode 21 and the edge cover 15 are formed is manufactured.
  • step S4 the support substrate 10 that has undergone the above-described processes is subjected to oxygen plasma treatment as a vacuum baking for dehydration and surface cleaning of the first electrode 21, and then, as shown in FIG.
  • An organic EL layer 43 is formed on the entire surface of the display region R1 of the support substrate 10 so as to cover the one electrode 21 and the edge cover 15. A method for producing the organic EL layer 43 will be specifically described later.
  • the second electrode 31 is formed by a known method. Specifically, the second electrode 31 is formed on the entire surface of the display region R1, and is electrically connected to the connection portion 60 of the second electrode connection region R2, so that, for example, vapor deposition is performed so that these regions are exposed. A pattern is formed by a vapor deposition method using a mask for use. Note that the second electrode 31 can be manufactured using the same method as that for the organic EL layer 43.
  • the film thickness of the second electrode 31 is preferably 10 to 30 nm.
  • the film thickness of the second electrode 31 is less than 10 nm, light cannot be sufficiently reflected, and there is a possibility that the microcavity effect cannot be obtained sufficiently.
  • the film thickness of the second electrode 31 exceeds 30 nm, the light transmittance may decrease and the luminance may decrease.
  • Ag is formed with a thickness of 20 nm as the second electrode 31.
  • the organic EL element 20 including the first electrode 21, the organic EL layer 43, and the second electrode 31 was formed on the support substrate 10.
  • step S6 as shown in FIG. 2, the support substrate 10 on which the organic EL element 20 is formed and the sealing substrate 50 are bonded together with the sealing resin layer 41, and the organic EL element 20 is sealed. .
  • the organic EL element 20 can be sealed as follows, for example.
  • a sealing resin layer 41 is formed in a frame-shaped sealing region L surrounding the display region R1 and the second electrode connection region R2 in the support substrate 10 shown in FIG.
  • the filling resin layer 42 having adhesiveness containing a desiccant is filled.
  • an epoxy resin is used for the filling resin layer 42.
  • the film thickness of the filling resin layer 42 is, for example, 1 to 20 ⁇ m.
  • the support substrate 10 and the sealing substrate 50 are bonded together via the sealing resin layer 41.
  • the organic EL element 20 is sealed by the support substrate 10, the sealing substrate 50, the sealing resin layer 41, and the filling resin layer 42.
  • sealing substrate 50 for example, an insulating substrate such as a glass substrate or a plastic substrate having a plate thickness of 0.4 to 1.1 mm is used. In this embodiment, a non-alkali glass substrate having a thickness of 0.7 mm is used.
  • step S7 the circuit portion 102 is connected to the electric wiring terminal 2 in the terminal portion region R3 of the support substrate 10 through an ACF (Anisotropic Conductive Film) (not shown), for example.
  • the connection terminal 103 is connected. In this way, the organic EL display device 100 is manufactured.
  • the sizes of the sealing substrate 50 in the X-axis direction and the Y-axis direction may be appropriately adjusted according to the size of the target organic EL display device 100, and have substantially the same size as the insulating substrate 11 in the support substrate 10. After using the insulating substrate and sealing the organic EL element 20, it may be divided according to the size of the target organic EL display device 100.
  • FIG. 8 is a flowchart showing an example of a manufacturing process of the organic EL layer 43 in the order of processes.
  • the stacking order shown in FIG. 8 is such that the first electrode 21 is an anode, the second electrode 31 is a cathode, the first electrode 21 is a cathode, and the second electrode 31 is an anode.
  • the stacking order of the organic EL layer 43 is reversed.
  • vacuum deposition is used for the pattern formation.
  • the vapor deposition particles (film forming material) from the vapor deposition source are made so that the vapor deposition surface of the support substrate 10 to which the mask (open mask) having the entire display region R1 opened is closely fixed is opposed to the vapor deposition source. Then, vapor deposition is performed on the deposition surface through the opening of the mask. Thereby, the vapor deposition particles scattered from the vapor deposition source are uniformly vapor deposited on the entire surface of the display region R1 through the opening of the open mask.
  • the vapor deposition may be performed by, for example, attaching an open mask having the entire display region R1 opened to the support substrate 10 after alignment adjustment, and rotating the support substrate 10 and the open mask together.
  • the vapor deposition particles scattered from the vapor deposition source may be vapor-deposited on the display region R1 through the opening of the open mask, and the vapor deposition source is scanned with the support substrate 10 and the open mask fixedly adhered using the open mask. Scan deposition such as vapor deposition may be performed.
  • the vapor deposition on the entire surface of the display region R1 means that the vapor deposition is performed continuously between adjacent sub-pixels of different colors.
  • the vacuum deposition apparatus is set to a vacuum reach of 1.0 ⁇ 10 ⁇ 4 Pa or more by a vacuum pump. desirable. In other words, it is desirable that the pressure in the vacuum chamber is set to 1.0 ⁇ 10 ⁇ 4 Pa or less.
  • the average free path of the vapor-deposited particles can provide a necessary and sufficient value when the degree of vacuum is higher than 1.0 ⁇ 10 ⁇ 3 Pa.
  • the degree of vacuum is lower than 1.0 ⁇ 10 ⁇ 3 Pa, the mean free path is shortened, so that the vapor deposition particles are scattered and the arrival efficiency to the support substrate 10 which is the film formation substrate is lowered. Or vapor deposition particles adhere to an unnecessary area. For this reason, it is desirable that the vacuum chamber is set to the above-mentioned vacuum reachability.
  • step S12 using an open mask, the hole transport layer 23 is coated with the hole injection layer 22 in the same pattern as the hole injection layer 22 so as to cover the hole injection layer 22.
  • a pattern is formed (deposited) on the entire surface of the display region R1.
  • the hole injection layer 22 and the hole transport layer 23 are covered with the same pattern as the hole injection layer 22 and the hole transport layer 23 so as to cover the hole transport layer 23.
  • the first light emitting layer 24 (Step S13), the electron transport layer 25 (Step S14), the carrier generation layer 26 (Step S15), and the hole transport layer 27 (Step S16) are formed on the entire surface of the display region R1 in each step.
  • the second light emitting layer 28 (step S17), the electron transport layer 29 (step S18), and the electron injection layer 30 (step S19) are uniformly patterned (evaporated) in this order.
  • the film thickness of these organic EL layers 43 is set, for example, in the same manner as in the past.
  • the hole injection layer 22 and the hole transport layer 23 may be formed as independent layers as described above, or may be integrated as described above. Each film thickness is, for example, 1 to 100 nm. The total film thickness of the hole injection layer 22 and the hole transport layer 23 is, for example, 2 to 200 nm.
  • the electron transport layer 29 and the electron injection layer 30 may be formed as independent layers as described above, or may be integrated as described above.
  • the film thickness of each of the electron transport layer 25, the electron transport layer 29, and the electron injection layer 30 is, for example, 1 to 100 nm.
  • the total film thickness of the electron transport layer 29 and the electron injection layer 30 is, for example, 20 to 200 nm.
  • the film thickness of each of the first light emitting layer 24 and the second light emitting layer 28 is, for example, 10 to 100 nm.
  • the film thickness of the carrier generation layer 26 is, for example, 1 to 30 nm.
  • copper phthalocyanine having a thickness of 2 nm was formed as the hole injection layer 22.
  • NPB 4,4'-bis [N- (1-naphthyl) -N-phenylamino] biphenyl having a thickness of 30 nm was formed.
  • the electron transport layer 25 and the electron transport layer 29 oxadiazole derivatives each having a film thickness of 40 nm were formed. Further, as the electron injection layer 30, lithium fluoride having a thickness of 1 nm was formed.
  • the first light-emitting layer 24 and the second light-emitting layer 28 are films in which iridium complexes are used as guest materials and CBP (4,4′-N, N′-dicarbazole-biphenyl) is used as a host material.
  • the film was formed with a thickness of 30 nm.
  • the carrier generation layer 26 a film obtained by co-evaporating molybdenum oxide and NPB was formed to a thickness of 10 nm.
  • step S18 when laminating
  • step S21 a carrier generation layer
  • step S22 a hole transport layer
  • step S23 the third light emitting layer
  • step S24 are uniformly patterned (evaporated) in this order.
  • the material and film thickness of the carrier generation layer, the hole transport layer, the third light emitting layer, and the electron transport layer may be set in the same manner as the unit having the second light emitting layer 28, for example.
  • the first light-emitting layer 24 and the second light-emitting layer 28 are light-emitting layers having different emission colors, and the mixture of light emitted from the first light-emitting layer 24 and the second light-emitting layer 28 is a microcavity effect. As a result, the organic EL element 20 obtains the light.
  • FIGS. 1A to 1I are cross-sectional views showing an example of a method for manufacturing the first electrode 21 in the top emission type organic EL display device 100 shown in step S2 in order of steps.
  • a reflective electrode layer 111 made of a reflective electrode material such as a metal material is formed on the support substrate 10 on which the interlayer insulating film 13 and the contact hole 13a shown in FIG. 5 are formed.
  • a film is formed by sputtering or the like.
  • resist patterns 201R, 201G, and 201B are formed on the reflective electrode layer 111 by photolithography for each of the sub-pixels 71R, 71G, and 71B. Thereafter, the reflective electrode layer 111 is etched using the resist patterns 201R, 201G, and 201B as a mask, and then the resist patterns 201R, 201G, and 201B are peeled and washed with a resist stripping solution.
  • the reflective electrode layer 111 is patterned so as to be separated into the sub-pixels 71R, 71G, and 71B of the respective colors. That is, the patterned reflective electrode layer 111 is formed for each color sub-pixel 71R / 71G / 71B.
  • the reflective electrode material used for the reflective electrode layer 111 is preferably a reflective electrode material that does not undergo an electrolytic corrosion reaction with amorphous ITO.
  • a reflective electrode material that does not undergo an electrolytic corrosion reaction with amorphous ITO.
  • any one selected from the group consisting of Ag, an Ag alloy, and an Al alloy. 1 type can be used. Among these, Ag or an Ag alloy is preferable.
  • the thickness of the reflective electrode layer 111 is set to 50 to 150 nm, for example.
  • an Ag electrode having an electrode thickness of 100 nm is manufactured as the reflective electrode layer 111.
  • wet etching using, for example, a mixed solution of phosphoric acid, nitric acid, and acetic acid or ferric chloride is used as the etching solution.
  • a mixed solution of phosphoric acid, nitric acid, and acetic acid or ferric chloride is used as the etching solution.
  • monoisopropanolamine is used as the resist stripping solution.
  • amorphous ITO which is a transparent electrode layer 121 so as to cover the reflective electrode layer 111 on the support substrate 10.
  • a layer 112 (first transparent electrode layer) and an IZO layer 113 (second transparent electrode layer) are stacked in this order by sputtering, for example.
  • the a-ITO layer 112 and the IZO layer 113 have such a total film thickness that the optical path length 73R of the sub-pixel 71R having the longest optical path length is obtained. Is set.
  • the film thickness of the a-ITO layer 112 is set to 40 to 50 nm, for example.
  • the film thickness of the IZO layer 113 is set to 45 to 55 nm, for example. In this embodiment, the film thickness of the a-ITO layer 112 is 45 nm, and the film thickness of the IZO layer 113 is 50 nm.
  • a pattern is formed on the subpixel 71R and the subpixel 71G in plan view so as to overlap with the patterned reflective electrode layer 111 in plan view by photolithography.
  • Resist patterns 202R and 202G second resist patterns having the same pattern as the formed reflective electrode layer 111 and having different thicknesses between the sub-pixel 71R and the sub-pixel 71G are formed.
  • the resist pattern 202R between the sub-pixel 71R and the sub-pixel 71G is such that the resist pattern 202R of the sub-pixel 71R is thicker than the resist pattern 202G of the sub-pixel 71G. -The film thickness of 202G is changed.
  • first, for example, first exposure (full exposure) of the photoresist is performed so that the resist patterns 202R and 202G are formed in the sub-pixels 71R and 71G, respectively.
  • the photoresist of the sub-pixel 71G is subjected to the second exposure (half exposure) with an exposure amount that does not completely expose the photoresist constituting the resist pattern 202G of the sub-pixel 71G.
  • the film thickness of the resist pattern 202G of the sub-pixel 71G is decreased, and becomes smaller than the film thickness of the resist pattern 202R of the sub-pixel 71R.
  • the exposure amount of the first exposure 50 mJ / cm 2 by the exposure amount of the second exposure to 30 mJ / cm 2, sub A resist pattern 202R having a film thickness of 1.6 ⁇ m was formed on the pixel 71R, and a resist pattern 202G having a film thickness of 0.8 ⁇ m was formed on the sub-pixel 71G.
  • the exposure amount of the photoresist is changed between the sub-pixel 71R and the sub-pixel 71G by double exposure, but the exposure amount is changed between the sub-pixel 71R and the sub-pixel 71G using a halftone mask. It may be changed.
  • an a-ITO layer 112 and an IZO layer 113 are collectively wet etched.
  • etching solution oxalic acid or the like can be used.
  • the transparent electrode layer 121 including the a-ITO layer 112 and the IZO layer 113 is patterned for each of the sub-pixels 71R and 71G.
  • ashing is performed using a dry etching apparatus to decompose and remove the surfaces of the resist patterns 202R and 202G, so that the resist pattern 202R in the sub-pixel 71R is formed as shown in FIG. While the thickness is reduced, the resist pattern 202G in the sub-pixel 71G is completely removed. Thereby, the surface of the IZO layer 113 in the sub-pixel 71G is exposed.
  • ashing process for example, an O 2 ashing process can be used.
  • O 2 ashing process for example, an O 2 ashing process can be used.
  • “HT Series” manufactured by Tokyo Electron Ltd. is used as a dry etching apparatus, and ashing is performed until the resist pattern 202G in the sub-pixel 71G is completely removed.
  • the support substrate 10 is heat-treated (annealed) to crystallize the a-ITO layer 112 as shown in FIG.
  • treatment temperature and treatment time in the heat treatment may be set as appropriate so that the a-ITO layer 112 can be crystallized, and are not particularly limited.
  • a-ITO was converted to crystalline ITO (hereinafter referred to as “p-ITO”).
  • p-ITO crystalline ITO
  • the IZO layer 113 not masked by the resist pattern 202R is wet-etched using an etchant.
  • an etching solution similar to the etching solution used for etching the a-ITO layer 112 and the IZO layer 113 in the step shown in FIG. is an etching solution similar to the etching solution used for etching the a-ITO layer 112 and the IZO layer 113 in the step shown in FIG. .
  • the p-ITO which is the p-ITO layer 114 (polycrystalline first transparent electrode layer) is not etched by the etching solution (oxalic acid) or the etching rate is extremely slow.
  • the first electrode 21 made of the reflective electrode layer 111 is obtained.
  • the first electrode 21 having a laminated structure of the transparent electrode layer 121 in which the IZO layer 113 and the p-ITO layer 114 are laminated in this order from the upper layer side and the reflective electrode layer 111 therebelow is obtained. It is done.
  • ashing process for example, an O 2 ashing process can be used as in the process shown in FIG.
  • the same dry etching apparatus as that used in the step shown in FIG. 1F can be used.
  • the resist pattern 202R remaining in the sub-pixel 71R may be removed only by a wet process using a resist stripping solution.
  • the film thickness of the transparent electrode layer 121 can be changed for each of the sub-pixels 71R, 71G, and 71B of different colors.
  • the edge cover 15 is produced as shown in step S3.
  • the number of laminated transparent electrode layers in other words, the thickness of the first electrode 21 can be arbitrarily changed for each sub-pixel 71 by only one photolithography.
  • the first electrode 21 having a different thickness for each subpixel 71 can be formed by two photolithography processes including the patterning of the reflective electrode layer 111. Therefore, the film thickness of the first electrode 21, in other words, the optical path length of the organic EL element 20 can be changed for each sub-pixel 71 by a smaller number of photolithography than the conventional method.
  • the photoresist stripping and baking steps are increased, so that the surface of the reflective electrode layer is roughened or oxidized to reduce the reflection efficiency, or the surface of the reflective electrode layer is roughened. There was a risk of leaking between electrodes, resulting in pixel defects.
  • the processing tact can be shortened.
  • the resist pattern 202R in the sub-pixel 71R is thinned and the resist pattern 202G in the sub-pixel 71G is removed by ashing, and then (g) in FIG.
  • the case where the a-ITO layer 112 is crystallized by heat treatment has been described as an example.
  • FIG. 1 (f) and FIG. 1 (g) can be interchanged.
  • 9A to 9I are cross-sectional views showing other examples of the method of manufacturing the first electrode 21 in the top emission type organic EL display device 100 shown in step S2 in the order of steps.
  • FIGS. 9A to 9E are the same as the steps shown in FIGS. 1A to 1E.
  • the support substrate 10 is heat-treated as shown in FIG. 1F without performing the ashing process after the step shown in FIG. 1E shown in FIG. 9E.
  • the a-ITO layers 112 of the sub-pixels 71R and 71G are crystallized.
  • the treatment temperature and treatment time in the heat treatment may be set as appropriate so that the a-ITO layer 112 can be crystallized, and are not particularly limited.
  • the p-ITO layer 114 formed by converting the a-ITO which is the a-ITO layer 112 under the IZO layer 113 into p-ITO was formed by heat treatment at 200 ° C. for 1 hour.
  • the surface of the resist patterns 202R and 202G is then decomposed and removed by performing an ashing process using a dry etching apparatus in the same manner as the process shown in FIG.
  • the resist pattern 202R in the sub-pixel 71R is thinned, while the resist pattern 202G in the sub-pixel 71G is completely removed.
  • the surface of the IZO layer 113 in the sub-pixel 71G is exposed.
  • the IZO layer 113 not masked by the resist pattern 202R is wet-etched using an etchant.
  • the film thickness of the transparent electrode layer 121 can be changed for each of the sub-pixels 71R, 71G, and 71B of different colors.
  • the adhesive filling resin layer 42 containing a desiccant is formed on the organic EL element 20, whereby the support substrate 10 and the sealing substrate 50 are bonded together.
  • the case where the organic EL element 20 is sealed has been described as an example.
  • the present embodiment is not limited to this.
  • a hollow structure in which an inert gas is sealed in the space may be used.
  • it may have a structure in which a desiccant is applied or pasted in the hollow structure.
  • a desiccant is applied or pasted in the hollow structure.
  • the present embodiment an example in which the organic EL element 20, the sealing resin layer 41, the filling resin layer 42, and the sealing substrate 50 are provided in this order on the support substrate 10 is an example. And explained. However, the present embodiment is not limited to this.
  • an inorganic film (not shown), a mixed organic / inorganic laminated film, or the like may be laminated on the organic EL element 20.
  • the sealing resin layer 41, the sealing substrate 50, and the filling resin layer 42 can be omitted if the sealing performance of the organic EL element 20 is sufficient only with an inorganic film or an organic / inorganic mixed laminated film.
  • the case where the organic EL element 20 is sealed by bonding the support substrate 10 and the sealing substrate 50 through the sealing resin layer 41 formed in the frame shape is an example. And explained.
  • the sealing method of the organic EL element 20 is not limited to this, and for example, frit glass (powder glass) is formed in a frame shape instead of the sealing resin, and the organic EL element 20 is sealed. May be.
  • one pixel 70 is configured by sub-pixels 71R, 71G, and 71B of three colors of R, G, and B has been described as an example.
  • the present embodiment is not limited to this.
  • One pixel 70 may be composed of sub-pixels 71 of three colors other than R, G, and B, such as cyan (C), magenta (M), and yellow (Y).
  • the active matrix organic EL display device 100 in which the TFT 12 is formed in each sub-pixel 71 is taken as an example.
  • the present embodiment is not limited to this, and as long as it is not affected by the driving method of the organic EL element 20, the manufacture of a passive matrix organic EL display device in which TFTs are not formed is also possible.
  • the present invention can be applied.
  • the display device using the organic EL element as the light emitting element is described as an example of the display device manufactured in this embodiment.
  • this embodiment is not limited to this, and can be widely applied to display devices using light-emitting elements that can be configured as microresonators such as inorganic EL elements.
  • the configuration of the organic EL display device 100 according to the present embodiment is the same as that of the first embodiment.
  • the manufacturing method of the first electrode 21 shown in step S2 is different from that of the first embodiment. Therefore, in the present embodiment, another method for manufacturing the first electrode 21 shown in step S2 will be described.
  • FIGS. 10A to 10I are cross-sectional views showing an example of a method of manufacturing the first electrode 21 in the top emission type organic EL display device 100 shown in step S2 in the order of steps.
  • a reflective electrode material such as a metal material is formed on the support substrate 10 in which the interlayer insulating film 13 and the contact hole 13a shown in FIG. 5 are formed.
  • the reflective electrode layer 111, the a-ITO layer 112 (first transparent resin layer) and the IZO layer 113 (second transparent resin layer) which are the transparent electrode layers 121 are laminated in this order by, for example, sputtering.
  • the same reflective electrode material as in the first embodiment can be used.
  • the thickness of the reflective electrode material (that is, the thickness of the reflective electrode layer 111) can be set in the same manner as in the first embodiment.
  • an Ag electrode having an electrode thickness of 100 nm was manufactured as the reflective electrode layer 111, as in the first embodiment.
  • the a-ITO layer 112 and the IZO layer 113 are sub-pixels in which the total thickness of the a-ITO layer 112 and the IZO layer 113 is the longest optical path length.
  • the film thickness is set such that an optical path length 73R of 71R is obtained.
  • the film thickness of the a-ITO layer 112 is 45 nm, and the film thickness of the IZO layer 113 is 50 nm.
  • resist patterns 211R, 211R, 71G, 71B having different thicknesses are formed for the subpixels 71R, 71G, 71B by photolithography.
  • 211G and 211B are formed.
  • the film thickness of the resist patterns 211R, 211G, and 211B of the sub-pixels 71R, 71G, and 71B is such that the resist pattern 211R of the sub-pixel 71R> the resist pattern 211G of the sub-pixel 71G>.
  • the film thicknesses of the resist patterns 211R, 211G, and 211B of the sub-pixels 71R, 71G, and 71B are changed so as to become the resist pattern 211B of the sub-pixel 71B.
  • a first exposure (full exposure) of the photoresist is performed so that, for example, the resist patterns 211R, 211G, and 211B are formed in the sub-pixels 71R, 71G, and 71B, respectively.
  • the photoresist of the sub-pixel 71G is subjected to the second exposure (half exposure) with an exposure amount that does not completely expose the photoresist constituting the resist pattern 211G of the sub-pixel 71G.
  • the photoresist of the sub-pixel 71B is exposed to an exposure amount that does not completely expose the photoresist constituting the resist pattern 211B of the sub-pixel 71B (however, the exposure amount of the third exposure> the exposure amount of the second exposure). Perform 3 exposures (half exposure).
  • the film thickness of the resist patterns 211G and 211B of the sub-pixels 71G and 71B is reduced, and as described above, the film thickness of the resist patterns 211R, 211G, and 211B is as follows: resist pattern 211R> resist pattern 211G> resist The pattern 211B decreases in order.
  • a resist pattern 211R having a film thickness of 2.4 ⁇ m is formed on the sub-pixel 71R
  • a resist pattern 211G having a film thickness of 1.6 ⁇ m is formed on the sub-pixel 71G
  • a film is formed on the sub-pixel 71B.
  • a resist pattern 211B having a thickness of 0.8 ⁇ m was formed.
  • the exposure amount of the photoresist is changed for each of the sub-pixels 71R, 71G, and 71B by triple exposure.
  • the exposure amount is changed for each of the sub-pixels 71R, 71G, and 71B using a halftone mask. May be.
  • the photoresist of the sub-pixels 71G and 71B is subjected to the second exposure with an exposure amount that does not completely expose the photoresist constituting the resist patterns 211G and 211B of the sub-pixels 71G and 71B.
  • the photoresist of the subpixel 71B may be further subjected to third exposure (half exposure) with an exposure amount that does not completely expose the photoresist that forms the resist pattern 211B of the subpixel 71B.
  • the resist patterns 211R, 211G, and 211B are masked with the resist patterns 211R, 211G, and 211B using the resist patterns 211R, 211G, and 211B as a mask so that the first electrodes 21 of the subpixels 71R, 71G, and 71B are separated.
  • the non-reflecting electrode layer 111, the a-ITO layer 112, and the IZO layer 113 are wet etched together.
  • etching solution for example, a mixed solution of phosphoric acid, nitric acid, and acetic acid, or an etching solution such as ferric chloride can be used.
  • the transparent electrode layer 121 including the reflective electrode layer 111, the a-ITO layer 112, and the IZO layer 113 is patterned for each of the sub-pixels 71R, 71G, and 71B.
  • ashing is performed using the same dry etching apparatus as in the first embodiment, and the surfaces of the resist patterns 211R, 211G, and 211B are decomposed and removed to retreat, as shown in FIG.
  • the resist patterns 211R and 211G in the sub-pixels 71R and 71G are thinned, while the resist pattern 211B in the sub-pixel 71B is completely removed.
  • the surface of the IZO layer 113 in the sub-pixel 71B is exposed.
  • the a-ITO layer 112 and the IZO layer 113 of the sub-pixel 71B that are not masked by the resist patterns 211R and 211G are wet-etched together using an etching solution. .
  • etching solution oxalic acid or the like can be used.
  • ashing is performed again using a dry etching apparatus, and the surfaces of the resist patterns 202R and 202G are decomposed and removed to regress, thereby returning to FIG.
  • the resist pattern 211R in the sub-pixel 71R is thinned, while the resist pattern 211G in the sub-pixel 71G is completely removed. Thereby, the surface of the IZO layer 113 in the sub-pixel 71G is exposed.
  • the support substrate 10 is heat-treated to crystallize the a-ITO layer 112 as shown in FIG.
  • FIGS. 10 (f) to (i) are the same as the steps shown in FIGS. 1 (f) to (i). Therefore, in this embodiment, the description or details of the steps shown in FIGS. 10F to 10I are omitted.
  • a wet treatment with a resist stripping solution may be used in combination with the step shown in FIG. 1 (i).
  • the resist pattern 211R remaining in the sub-pixel 71R may be removed only by a wet process using a resist stripping solution.
  • FIG. 10 (f) and FIG. 10 (g) are performed as shown in FIG. 9 (f) and FIG. 9 (g).
  • FIG. 1G the order of the steps can be interchanged.
  • the film thickness of the transparent electrode layer 121 is arbitrarily changed for each of the sub-pixels 71R, 71G, and 71B of different colors as shown in FIG. Can do.
  • the resist patterns 211R and 211G having different thicknesses for each sub-pixel are formed.
  • the reflective electrode layer 111, the a-ITO layer 112, and the IZO layer 113 are collectively etched, so that the subpixel 71R can be obtained by one photolithography including patterning of the reflective electrode layer 111.
  • the 1st electrode 21 from which thickness differs for every 71G * 71B can be formed.
  • the processing tact can be further shortened, and the cost can be reduced and the footprint can be reduced as compared with the conventional method.
  • the organic EL display device 100 according to the present embodiment is the same as that of the first embodiment except that the laminated structure of the first electrode 21 and the method for producing the first electrode 21 shown in step S2 are different from those of the first embodiment. It is. Therefore, in this embodiment, another manufacturing method and a stacked structure of the first electrode 21 shown in step S2 will be described.
  • 11A to 11I are cross-sectional views showing an example of a method for manufacturing the first electrode 21 in the top emission type organic EL display device 100 shown in step S2 in the order of steps.
  • FIGS. 11A to 11C are the same as the steps shown in FIGS. 1A to 1C except that a reflective electrode material different from that in Embodiment 1 is used. . Therefore, in this embodiment, the description of the steps shown in FIGS. 11A to 11C is omitted.
  • Al (aluminum) or an Al alloy is used instead of Ag (silver) or an Ag alloy as the reflective electrode material used for the reflective electrode layer 111.
  • a laminated electrode having an Al layer on the surface may be used. Examples of the laminated electrode having an Al layer on the surface include a laminated body of Al and Mo (molybdenum) or a laminated body of Al and Ti (titanium).
  • the thickness of the reflective electrode layer 111 is set to 100 to 300 nm, for example.
  • an Al electrode having an electrode thickness of 100 nm is manufactured as the reflective electrode layer 111.
  • an etching solution such as a mixed solution of phosphoric acid, nitric acid, and acetic acid or ferric chloride is used as the etching solution. Wet etching is used.
  • the a-ITO layer 112 (first transparent resin layer) and the IZO layer 113 (second transparent resin layer) are formed by the a-ITO layer 112 and the IZO layer.
  • the total film thickness of the layer 113 is set so as to obtain the optical path length 73R of the sub-pixel 71R having the longest optical path length.
  • the film thickness of the a-ITO layer 112 is 45 nm, and the film thickness of the IZO layer 113 is 50 nm.
  • a resist pattern 202R having a film thickness of 1.6 ⁇ m is formed in the sub-pixel 71R and a resist pattern 202G having a film thickness of 0.8 ⁇ m is formed in the sub-pixel 71G, as in the first embodiment.
  • the resist patterns 202R and 202G are arranged in the sub-pixels 71R and 71G so as to cover the pattern ends of the reflective electrode layer 111 in plan view. It was formed wider than the pattern of the reflective electrode layer 111.
  • the protrusion amounts of the resist patterns 202R and 202G in a plan view from the pattern end of each reflective electrode layer 111 are set to 5 ⁇ m.
  • the exposure amount of the photoresist is changed between the sub-pixel 71R and the sub-pixel 71G by double exposure.
  • the sub-pixel 71R and the sub-pixel are used using a halftone mask. It goes without saying that the exposure amount may be changed with 71G.
  • the a-ITO layer 112 that is not masked by the resist patterns 202R and 202G using the resist patterns 202R and 202G as a mask and an etching solution.
  • the IZO layer 113 (that is, the a-ITO layer 112 and the IZO layer 113 other than the sub-pixels 71R and 71G) is wet-etched collectively.
  • etching solution oxalic acid or the like can be used as in the first embodiment.
  • the transparent electrode layer 121 including the a-ITO layer 112 and the IZO layer 113 is patterned for each of the sub-pixels 71R and 71G.
  • the resist patterns 202R and 202G are arranged in the sub-pixels 71R and 71G so as to cover the pattern ends of the reflective electrode layer 111 in plan view. It is formed wider than the pattern of each reflective electrode layer 111.
  • the transparent electrode layer 121 around the reflective electrode layer 111 covered with the resist patterns 202R and 202G by the above etching in the example shown in FIG. 11D, at least a-ITO
  • the layer 112) remains so as to cover the reflective electrode layer 111 without being etched away.
  • the contact portion between the reflective electrode layer 111 and the a-ITO layer 112 is not exposed.
  • the reflective electrode material is Al or an Al alloy that is not resistant to electrolytic corrosion
  • the contact portion if the contact portion is exposed, the electrolytic corrosion reaction between Al and ITO during cleaning or development of the edge cover 15 or the like. May occur, and Al and ITO may be damaged.
  • the ashing process is performed in the same manner as in FIG. 1F to thin the resist pattern 202R in the sub-pixel 71R, while the resist pattern 202G in the sub-pixel 71G is completely removed. To remove.
  • FIGS. 11 (f) to (i) are the same as the steps shown in FIGS. 1 (f) to (i), and the reflective electrode layer 111 is covered with the p-ITO layer 114. Except for this, the manufacturing process of the first electrode 21 and the laminated structure of the first electrode 21 finally obtained are the same as those in the first embodiment.
  • the thickness of the transparent electrode layer 121 is set for each of the sub-pixels 71R, 71G, and 71B of different colors as shown in FIG. It can be changed arbitrarily. Also in the present embodiment, the first electrode 21 having a different thickness for each subpixel 71 can be formed by two photolithography processes including the patterning of the reflective electrode layer 111.
  • the first electrode 21 using Al or an Al alloy not subjected to electrolytic corrosion resistance is formed on the reflective electrode layer 111 without causing damage to Al or ITO due to the electrolytic corrosion reaction. be able to.
  • the reflective electrode layer 111 includes a layer made of Al or an Al alloy has been described as an example.
  • the reflective electrode material used for the reflective electrode layer 111 implementation is possible. Needless to say, a reflective electrode material similar to the reflective electrode material exemplified in Embodiment 1 may be used.
  • the organic EL display device 100 according to the present embodiment is the same as that of the first embodiment except that the laminated structure of the first electrode 21 and the method for producing the first electrode 21 shown in step S2 are different from those of the first embodiment. It is. Therefore, in this embodiment, another manufacturing method and a stacked structure of the first electrode 21 shown in step S2 will be described.
  • 12A to 12I are cross-sectional views showing an example of a method for manufacturing the first electrode 21 in the top emission type organic EL display device 100 shown in step S2, in the order of steps.
  • Al is used as the reflective electrode material used for the reflective electrode layer 111 as in the third embodiment.
  • the reflective electrode layer 111 an Al electrode having an electrode thickness of 100 nm was manufactured as in the third embodiment.
  • the IZO layer 113 (third transparent electrode layer), which is the transparent electrode layer 121, and the a-ITO layer 112 (first electrode) are formed so as to cover the reflective electrode layer 111.
  • a transparent electrode layer) and an IZO layer 115 (second transparent electrode layer) are laminated in this order by sputtering, for example.
  • the IZO layer 113, the a-ITO layer 112, and the IZO layer 115 have the total optical film length of the IZO layer 113, the a-ITO layer 112, and the IZO layer 115, and the optical path length of the subpixel 71R having the longest optical path length.
  • the film thickness is set such that 73R is obtained.
  • the film thickness of the IZO layer 113 is set to 20 to 30 nm, for example, and the film thickness of the a-ITO layer 112 is set to 15 to 25 nm, for example.
  • the film thickness of the IZO layer 115 is set to 45 to 55 nm, for example.
  • the thickness of the IZO layer 113 is 25 nm
  • the thickness of the a-ITO layer 112 is 25 nm
  • the thickness of the IZO layer 115 is 50 nm.
  • the sub-pixel 71R and the sub-pixel 71G are subjected to photolithography by the sub-pixel 71R and the sub-pixel 71G.
  • Resist patterns 202R and 202G first resist patterns having different thicknesses are formed.
  • the double exposure conditions at this time are set to the same conditions as those in the first embodiment.
  • a resist pattern 202R having a film thickness of 1.6 ⁇ m is formed on the sub-pixel 71R
  • a resist pattern 202G having a film thickness of 0.8 ⁇ m is formed on the sub-pixel 71G.
  • the exposure amount between the sub-pixel 71R and the sub-pixel 71G is changed using a halftone mask. Needless to say, it may be changed.
  • an IZO layer 113 that is, the IZO layer 113 other than the sub-pixels 71R and 71G, the a-ITO layer 112, and the IZO layer 115 is wet-etched collectively.
  • etching solution oxalic acid or the like can be used as in the first embodiment.
  • the transparent electrode layer 121 including the IZO layer 113, the a-ITO layer 112, and the IZO layer 115 is patterned for each of the sub-pixels 71R, 71G, and 71B.
  • ashing is performed in the same manner as in FIG. 1F to thin the resist pattern 202R in the subpixel 71R, while the resist pattern 202G in the subpixel 71G is completely formed. To remove. Thereby, the surface of the IZO layer 115 in the sub-pixel 71G is exposed.
  • the a-ITO layer 112 is crystallized by heat-treating the support substrate 10 as in FIG. 1G.
  • a-ITO was converted to p-ITO also in this embodiment.
  • the a-ITO layer 112 below the IZO layer 115 was converted to the p-ITO layer 114 as shown in FIG.
  • the IZO layer 115 not masked by the resist pattern 202R is wet-etched using an etchant.
  • Etching solution similar to the etching solution used for etching the IZO layer 113, the a-ITO layer 112, and the IZO layer 115 in the step shown in FIG. Can be used.
  • the p-ITO which is the p-ITO layer 114 is not etched by the etching solution (oxalic acid) or the etching rate is remarkably slow.
  • Al which is the reflective electrode layer 111 is not etched or the etching rate is remarkably slow.
  • the first electrode 21 made of the reflective electrode layer 111 is obtained.
  • the transparent electrode layer 121 in which the IZO layer 115, the a-ITO layer 112, and the IZO layer 113 are laminated in this order from the upper layer side and the reflective electrode layer 111 therebelow has a laminated structure.
  • One electrode 21 is obtained.
  • the same ashing process and dry etching apparatus as those shown in FIG. 1 (f) and FIG. 12 (f) can be used.
  • the film thickness of the transparent electrode layer 121 can be changed for each of the sub-pixels 71R, 71G, and 71B of different colors as shown in FIG. .
  • the IZO layer is interposed between the reflective electrode layer 111 Al and the ITO layer, the Al and the ITO layer are not in direct contact with each other, and the electrolytic corrosion reaction occurs. Occurrence can be suppressed.
  • a wet treatment with a resist stripping solution may be used in combination with the step shown in FIG. 1 (i).
  • the resist pattern 202R remaining in the sub-pixel 71R may be removed only by a wet process using a resist stripping solution.
  • FIG. 12 (f) and FIG. 12 (g) are the same as those shown in FIG. 1 (f) as described in FIG. 9 (f) and FIG. 9 (g).
  • steps shown in FIG. 1G the order of the steps can be interchanged.
  • the transparent electrode is formed by the same method as in the first embodiment except that the type of the reflective electrode material is different and the number of transparent electrode layers is three.
  • the film thickness of the layer 121 is changed, the film thickness of the transparent electrode layer 121 may be changed using the technique (procedure) of the second embodiment.
  • the resist patterns 202R and 202G overlap with the patterned reflective electrode layer 111 in a plan view and the patterned reflection in a plan view, as in the third embodiment. It may be formed larger than the electrode layer 111. Thereby, the same effect as Embodiment 3 can be acquired.
  • the reflective electrode layer 111 includes a layer made of Al as described above has been described as an example.
  • the reflective electrode material used for the reflective electrode layer 111 the first embodiment is described. Needless to say, a reflective electrode material similar to the reflective electrode material exemplified in 3 may be used.
  • the organic EL display device 100 according to the present embodiment is the same as that of the first embodiment except that the laminated structure of the first electrode 21 and the method for producing the first electrode 21 shown in step S2 are different from those of the first embodiment. It is. Therefore, in this embodiment, another manufacturing method and a stacked structure of the first electrode 21 shown in step S2 will be described.
  • FIGS. 13A to 13J are cross-sectional views showing an example of a method of manufacturing the first electrode 21 in the top emission type organic EL display device 100 shown in step S2, in the order of steps.
  • a reflective electrode material such as a metal material is formed on the support substrate 10 in which the interlayer insulating film 13 and the contact hole 13a shown in FIG. 5 are formed.
  • the reflective electrode layer 111 and the a-ITO layer 116 (fourth transparent electrode layer) are laminated in this order by sputtering, for example.
  • resist patterns 201R, 201G, and 201B are formed on the a-ITO layer 116 by photolithography for each of the sub-pixels 71R, 71G, and 71B. Thereafter, the reflective electrode layer 111 and the a-ITO layer 116 are etched using the resist patterns 201R, 201G, and 201B as a mask, and then the resist patterns 201R, 201G, and 201B are peeled and washed with a resist stripping solution.
  • wet etching using the same etching solution as the etching solution used in the step shown in FIG. 1B can be used for the etching.
  • a resist stripping solution similar to the resist stripping solution used in the step shown in FIG.
  • the reflective electrode layer 111 and the a-ITO layer 116 are patterned so as to be separated into the sub-pixels 71R, 71G, and 71B of the respective colors. That is, the reflective electrode layer 111 and the a-ITO layer 116 that are patterned for the sub-pixels 71R, 71G, and 71B of the respective colors are formed.
  • the same reflective electrode material as in the first embodiment can be used as the reflective electrode material.
  • the thickness of the reflective electrode layer 111 can also be set in the same manner as in the first embodiment.
  • an Ag electrode having an electrode thickness of 100 nm was manufactured as the reflective electrode layer 111, as in the first embodiment.
  • the film thickness of the a-ITO layer 116 is set to 15 to 25 nm, for example. In the present embodiment, the thickness of the a-ITO layer 116 is 20 nm.
  • the support substrate 10 is heat-treated to crystallize the a-ITO layer 116 as shown in FIG.
  • the processing temperature and processing time in the heat treatment at this time may be appropriately set so that the a-ITO layer 116 can be crystallized, and is not particularly limited.
  • heat treatment was performed at 200 ° C. for 1 hour.
  • the a-ITO layers 116 of the sub-pixels 71R, 71G, and 71B were converted into p-ITO layers 117 (fourth transparent electrode layers).
  • the reflective electrode layer 111 and the p-ITO layer 117 are formed on the support substrate 10 on which the patterned reflective electrode layer 111 and the p-ITO layer 117 are formed.
  • the a-ITO layer 112 (first transparent electrode layer), which is a transparent electrode, and the IZO layer 113 (second transparent electrode layer), which are transparent electrodes, are laminated in this order by sputtering, for example.
  • the p-ITO layer 117, the a-ITO layer 112, and the IZO layer 113 have the longest optical path length with the total film thickness of the p-ITO layer 117, the a-ITO layer 112, and the IZO layer 113.
  • the film thickness is set such that the optical path length 73R of the sub-pixel 71R is obtained.
  • the thickness of the p-ITO layer 117 is 20 nm
  • the thickness of the a-ITO layer 112 is 45 nm
  • the thickness of the IZO layer 113 is 50 nm.
  • the optical path lengths 73R, 73G, and 73B between the reflective electrode layer 111 of the first electrode 21 and the second electrode 31 are increased by the amount of the p-ITO layer 117. Therefore, in the present embodiment, in order to adjust these optical path lengths 73R, 73G, and 73B, the thickness of the hole transport layer 23 (NPB thickness) is set to 10 nm.
  • FIGS. 13D to 13J are the same as the steps shown in FIGS. 1C to 1I except that the p-ITO layer 117 is laminated on the reflective electrode layer 111. The same.
  • p-ITO is not etched when the a-ITO layer 112 and the IZO layer 113 are etched, or the etching rate is remarkably slow.
  • the “reflecting electrode layer 111” or “Ag as the reflecting electrode layer” is laminated on the “reflecting electrode layer 111 and the reflecting electrode layer 111”. It can be read as “p-ITO layer 117 which is the transparent electrode layer 121”.
  • a wet treatment with a resist stripping solution may be used in combination with the step shown in FIG. 1 (i).
  • the resist pattern 202R (first resist pattern) remaining in the sub-pixel 71R may be removed only by a wet process using a resist stripping solution.
  • the film thickness of the transparent electrode layer 121 can be changed for each of the sub-pixels 71R, 71G, and 71B of different colors. .
  • the number of stacked transparent electrode layers 121 in the sub-pixels 71R and 71G can be increased without increasing the total number of times of photolithography compared to the first embodiment. That is, according to the present embodiment, the first electrode 21 having a different thickness for each subpixel 71 can be formed by two photolithography processes including the patterning of the reflective electrode layer 111.
  • the film thickness of the transparent electrode layer 121 can be arbitrarily adjusted and changed by changing at least one of the film thickness and the number of laminated layers of each transparent electrode layer.
  • the thicknesses of the p-ITO layer 117, the p-ITO layer 114 (a-ITO layer 112), and the IZO layer 113 by adjusting the thicknesses of the p-ITO layer 117, the p-ITO layer 114 (a-ITO layer 112), and the IZO layer 113, the sub-pixels 71R, 71G,
  • the ratio of the optical path lengths 73R, 73G, and 73B in 71B can be set to the same ratio as in the first embodiment, or can be set to a different ratio.
  • a suitable optical path is obtained even in a combination of sub-pixels of light emission colors in which a suitable optical path length ratio in each sub-pixel is different from a suitable optical path length ratio in the RGB sub-pixels. A long ratio can be realized.
  • the thicknesses of the p-ITO layer 114 and the IZO layer 113 it is possible to change a suitable ratio of the optical path length in each sub-pixel.
  • the greater the number of parameters that can be changed the higher the degree of freedom of setting, so by changing the number of layers in addition to the film thickness of each transparent electrode layer as described above, the ratio of the optical path length in each sub-pixel Changes can be made even more easily.
  • the organic EL display device 100 according to the present embodiment is the same as that of the first embodiment except that the laminated structure of the first electrode 21 and the method for producing the first electrode 21 shown in step S2 are different from those of the first embodiment. It is. Therefore, in this embodiment, another manufacturing method and a stacked structure of the first electrode 21 shown in step S2 will be described.
  • 14A to 14J are cross-sectional views showing an example of a method for manufacturing the first electrode 21 in the top emission type organic EL display device 100 shown in step S2, in the order of steps.
  • FIGS. 14A to 14C the steps shown in FIGS. 14A to 14C are the same as those in Embodiment 5 except that an Al electrode having an electrode thickness of 100 nm is formed as the reflective electrode layer 111 in the reflective electrode material. This is the same as the steps shown in FIGS.
  • steps shown in (d) to (j) of FIG. 14 are similar to those shown in FIG. 11 except that the p-ITO layer 117 (fourth transparent electrode layer) is laminated on the reflective electrode layer 111. c) to the steps shown in (i).
  • the “reflecting electrode layer 111” is “p-ITO which is the reflecting electrode layer 111 and the transparent electrode layer 121 laminated on the reflecting electrode layer 111”. It can be read as “layer 117”.
  • the optical path lengths 73R, 73G, and 73B between the reflective electrode layer 111 of the first electrode 21 and the second electrode 31 are equivalent to the p-ITO layer 117 as compared with the third embodiment. Will become longer. Therefore, also in this embodiment, in order to adjust these optical path lengths 73R, 73G, and 73B, the film thickness of the hole transport layer 23 (NPB film thickness) is set to 10 nm as in the fifth embodiment.
  • a wet treatment with a resist stripping solution may be used in the same manner as in the step shown in FIG. 1 (i).
  • the resist pattern 202R remaining in the sub-pixel 71R may be removed only by a wet process using a resist stripping solution.
  • the film thickness of the transparent electrode layer 121 can be changed for each of the sub-pixels 71R, 71G, and 71B of different colors. .
  • the number of laminated transparent electrode layers in the sub-pixels 71R and 71G can be increased without increasing the total number of times of photolithography as compared with the third embodiment. That is, also in this embodiment, the first electrode 21 having a different thickness for each subpixel 71 can be formed by two photolithography processes including the patterning of the reflective electrode layer 111.
  • a transparent electrode layer made of p-ITO can be formed so as to cover the entire reflective electrode layer 111 including the side surface of the layer 111.
  • the organic EL display device 100 according to the present embodiment is the same as that of the first embodiment except that the laminated structure of the first electrode 21 and the method for producing the first electrode 21 shown in step S2 are different from those of the first embodiment. It is. Therefore, in this embodiment, another manufacturing method and a stacked structure of the first electrode 21 shown in step S2 will be described.
  • 15A to 15J are cross-sectional views showing an example of a method for manufacturing the first electrode 21 in the top emission type organic EL display device 100 shown in step S2, in the order of steps.
  • FIGS. 15A to 15C the steps shown in FIGS. 15A to 15C are the same as those in Embodiment 5 except that an Al electrode having an electrode thickness of 100 nm is formed as the reflective electrode layer 111 in the reflective electrode material. This is the same as the steps shown in FIGS.
  • FIGS. 15D to 15J are similar to those shown in FIG. 12 except that the p-ITO layer 117 (fourth transparent electrode layer) is laminated on the reflective electrode layer 111. c) to the steps shown in (i).
  • the “reflecting electrode layer 111” is “p-ITO which is the reflecting electrode layer 111 and the transparent electrode layer 121 laminated on the reflecting electrode layer 111”. It can be read as “layer 117”.
  • the optical path lengths 73R, 73G, and 73B between the reflective electrode layer 111 of the first electrode 21 and the second electrode 31 are equivalent to the p-ITO layer 117. Will become longer. Therefore, also in the present embodiment, in order to adjust these optical path lengths 73R, 73G, and 73B, the film thickness of the hole transport layer 23 (NPB film thickness) is set to 10 nm as in the fifth and sixth embodiments.
  • a wet treatment with a resist stripping solution may be used in combination with the step shown in FIG. 1 (i).
  • the resist pattern 202R remaining in the sub-pixel 71R may be removed only by a wet process using a resist stripping solution.
  • FIG. 15G and FIG. 15H are performed as shown in FIG. 1F as described in FIG. 9F and FIG. 9G.
  • the steps shown in FIG. 1G the order of the steps can be interchanged.
  • the film thickness of the transparent electrode layer 121 can be changed for each of the sub-pixels 71R, 71G, and 71B of different colors, as shown in FIG. .
  • the reflective electrode material used for the reflective electrode layer 111 is the same as in the fourth embodiment. Needless to say, the same reflective electrode material as that exemplified in 1 and 3 may be used.
  • the number of laminated transparent electrode layers in the sub-pixels 71R and 71G can be increased without increasing the total number of times of photolithography as compared with the fourth embodiment. That is, also in this embodiment, the first electrode 21 having a different thickness for each subpixel 71 can be formed by two photolithography processes including the patterning of the reflective electrode layer 111.
  • the resist patterns 202R and 202G overlap with the patterned reflective electrode layer 111 in a plan view and the patterned reflection in a plan view, as in the third embodiment. It may be formed larger than the electrode layer 111. Thereby, the same effect as Embodiment 3 can be acquired.
  • P-ITO can be obtained not only by heat-treating a-ITO but also p-ITO can be directly formed by a film forming apparatus.
  • p-ITO when p-ITO is formed directly, the flatness of the film is lowered due to the growth of crystal grains during the film formation, and pinholes between crystals are easily generated.
  • the organic EL element 20 is easily damaged due to a short circuit between the first electrode 21 and the second electrode 31.
  • the etching solution or the developer may permeate there, and the underlying film may be damaged. For this reason, it is desirable to form the a-ITO layer 116 on the reflective electrode layer 111 and then pattern it before converting it to the p-ITO layer 117.
  • the p-ITO layer can be provided not only on the reflective electrode layer 111 but also on the lower layer of the reflective electrode layer 111.
  • the a-ITO layer 110 after forming the a-ITO layer 110 before forming the reflective electrode layer 111 in the steps shown in FIGS. 13A, 14A, and 15A, in the steps shown in FIGS. 13B, 14B, and 15B, the a-ITO layer 110, the reflective electrode layer 111, and the a-ITO layer 116 are collectively wet etched. do it.
  • the support substrate 10 is heat-treated, so that not only the a-ITO layer 116 but also the lower layer of the reflective electrode layer 111 is formed.
  • the a-ITO layer also crystallizes.
  • the p-ITO layer can be formed not only on the reflective electrode layer 111 but also on the lower layer.
  • the a-ITO layer, the reflective electrode layer 111, and the a-ITO layer 112 are formed and patterned in this order, and then subjected to heat treatment, whereby the reflective electrode layer sandwiched between the p-ITO layers.
  • the reflective electrode layer 111 surrounded by (that is, encapsulated) with the p-ITO layer can be formed.
  • the p-ITO layer formed in the lower layer or the upper layer of the reflective electrode layer 111 in this way is also formed on the terminal portion of the signal line 14 such as the source line in the a-ITO layer forming process.
  • these transparent electrode layers are laminated
  • the reflective electrode layer 111 or the terminal portion of the signal line 14 is made of Ag
  • the Ag is in an exposed state (that is, an exposed state)
  • the support substrate 10 is irradiated with ultraviolet rays in order to improve the wettability of the resist.
  • the exposed Ag is oxidized to silver oxide.
  • the terminal portion of the reflective electrode layer 111 or the signal line 14 is formed of Ag, it is not desirable that Ag is exposed when the ultraviolet rays are irradiated.
  • the reflective electrode layer 111 or the terminal portion of the signal line 14 is made of Al, Al has low solvent resistance, and there is a possibility that the solvent penetrates through the IZO layer.
  • the reflection electrode layer 111 and the terminal portion of the signal line 14 are covered with the p-ITO layer as described above.
  • the terminal portions of the reflective electrode layer 111 and the signal line 14 are covered with the p-ITO layer as described above at an early stage in the manufacturing process. It is possible to reduce the number of times or the area where the liquid is immersed in the developer.
  • Embodiments 1 to 7 differences from Embodiments 1 to 7 will be mainly described, and the same components as those used in Embodiments 1 to 7 have the same functions. A number is assigned and description thereof is omitted.
  • FIG. 16 is a cross-sectional view showing a schematic configuration of the organic EL display panel 1 according to the present embodiment.
  • An exploded sectional view showing a schematic configuration of a main part of the organic EL display device 100 according to the present embodiment is the same as FIG. 2, and a plan view showing a schematic configuration of the support substrate 10 in the organic EL display device 100 is a diagram. Same as 3.
  • the top view which shows the structure of the principal part of display area R1 in the support substrate 10 is the same as FIG. 16 corresponds to a cross-sectional view showing a schematic configuration of the organic EL display panel 1 when the organic EL display panel 1 is cut along the line AA shown in FIG.
  • the method of forming the first electrode 21 shown in Embodiments 1 to 7 uses a separate coating method in which vapor deposition is performed for each color of the light emitting layer, so that a plurality of light emitting layers having different emission colors can be formed in the same plane. The same applies to the formation.
  • the organic EL element 20 including the light emitting layers 82R, 82G, and 82B for each color of RGB includes sub-pixels 71R, 71G, and 71B is arranged on the support substrate 10.
  • the TFT 12 is used to perform color image display by selectively causing the organic EL elements 20 to emit light with a desired luminance.
  • a plurality of light emitting layers 82R, 82G, and 82B having different emission colors are formed in the same plane as described above, and a microcavity structure is formed in each of the sub-pixels 71R, 71G, and 71B having different emission colors.
  • the spectrum of the light emitted from the organic EL element 20 can be adjusted by the CF layer 52.
  • the organic EL display device 100 according to the present embodiment is the same as the organic EL display device 100 shown in FIG. 5 except that the laminated structure of the organic EL layer 43 in the organic EL element 20 is different as shown in FIG. It has a configuration.
  • Organic EL Element 20 In the organic EL display device 100 shown in FIG. 16, between the first electrode 21 and the second electrode 31, as the organic EL layer 43, for example, from the first electrode 21 side, for example, a hole injection layer / hole transport layer 81.
  • the light emitting layers 82R, 82G, and 82B and the electron transport layer / electron injection layer 83 are configured in this order.
  • the hole injection layer / hole transport layer and the electron transport layer / electron injection layer are as described in the first embodiment.
  • the hole injection layer / hole transport layer 81 and the electron transport layer / electron Description of the injection layer 83 is omitted.
  • the hole injection / hole transport layer 81 is uniformly formed over the entire surface of the display region R ⁇ b> 1 in the support substrate 10 so as to cover the first electrode 21 and the edge cover 15. .
  • light emitting layers 82R, 82G, and 82B are formed corresponding to the sub-pixels 71R, 71G, and 71B, respectively.
  • the light emitting layers 82R, 82G, and 82B emit light by recombining holes injected from the first electrode 21 side with electrons injected from the second electrode 31 side. Also in the present embodiment, the light emitting layers 82R, 82G, and 82B are each formed of a material having high luminous efficiency, such as a low molecular fluorescent dye or a metal complex.
  • the electron transport layer / electron injection layer 83 covers the light emitting layers 82R / 82G / 82B and the hole injection layer / hole transport layer 81 so as to cover the light emitting layers 82R / 82G / 82B and the hole injection layer / hole transport layer 81. On the upper surface, it is uniformly formed over the entire surface of the display region R1 in the support substrate 10.
  • the hole injection layer / hole transport layer 81 is provided as the hole injection layer and the hole transport layer is illustrated as an example, and the electron transport layer and As an electron injection layer, the case where an electron transport layer / electron injection layer 83 is provided is shown as an example.
  • this embodiment is not limited to this, and the hole injection layer and the hole transport layer may be formed as independent layers.
  • the electron transport layer and the electron injection layer may be formed as independent layers.
  • the organic layers other than the light emitting layers 82R, 82G, and 82B are not essential layers as the organic EL layer 43, and may be appropriately formed according to the required characteristics of the organic EL element 20.
  • one layer may have a plurality of functions.
  • a carrier blocking layer can be added to the organic EL layer 43 as necessary.
  • a hole blocking layer as a carrier blocking layer between the light emitting layers 82R, 82G, and 82B and the electron transport layer / electron injection layer 83, holes escape to the electron transport layer / electron injection layer 83. Can be prevented and the luminous efficiency can be improved.
  • layers other than the first electrode 21 (anode), the second electrode 31 (cathode), and the light emitting layers 82R, 82G, and 82B may be inserted as appropriate.
  • First electrode / light emitting layer / second electrode (2) First electrode / hole transport layer / light emitting layer / electron transport layer / second electrode (3) First electrode / hole transport layer / light emitting layer / Hole blocking layer / electron transport layer / second electrode (4) first electrode / hole transport layer / light emitting layer / hole blocking layer / electron transport layer / electron injection layer / second electrode (5) first electrode / Hole injection layer / hole transport layer / light emitting layer / electron transport layer / electron injection layer / second electrode (6) first electrode / hole injection layer / hole transport layer / light emitting layer / hole blocking layer / electron Transport layer / second electrode (7) first electrode / hole injection layer / hole transport layer / light emitting layer / hole blocking layer / electron transport layer / electron injection layer / second electrode (8) first electrode / positive Hole injection layer / hole transport layer / second electrode (2) First electrode / hole transport layer / light emitting layer / electron transport layer / second electrode (3) First electrode /
  • the outline of the manufacturing process flow of the organic EL display device 100 is as described with reference to FIG. Even in the present embodiment, when the first electrode 21 is a cathode and the second electrode 31 is an anode, the material and thickness of the first electrode 21 and the second electrode 31 are reversed.
  • FIG. 17 is a flowchart illustrating an example of a manufacturing process of the organic EL layer 43 illustrated in FIG.
  • the support substrate 10 that has been subjected to the oxygen plasma treatment as the vacuum cleaning for dehydration and the surface cleaning of the first electrode 21 in step S4 shown in FIG.
  • the hole injection layer / hole transport layer 81 (hole injection layer / hole transport layer) is applied to the entire surface of the display region R1 of the support substrate 10 so as to cover the first electrode 21 and the edge cover 15.
  • a pattern is formed by a vacuum deposition method (step S31).
  • the hole injection / hole transport layer 81 is uniformly formed over the entire surface of the display region R1 in the support substrate 10. Therefore, like the hole injection layer 22 and the hole transport layer 23 in the first embodiment, film formation is performed using an open mask in which the entire surface of the display region R1 is opened as a mask for vapor deposition.
  • the organic EL element 20 is selectively made to emit light with a desired luminance by using the TFT 12. Display an image.
  • the organic EL display device 100 it is necessary to form the light emitting layers 82R, 82G, and 82B made of organic light emitting materials that emit light of each color in a predetermined pattern for each organic EL element 20. .
  • the light-emitting layers 82R, 82G, and 82B are formed by separate vapor deposition by a vacuum vapor deposition method using a fine mask having an opening only in a region where a light emitting material of a desired display color is vapor-deposited as a vapor deposition mask ( Step S32). Thereby, a pattern film corresponding to each of the sub-pixels 71R, 71G, and 71B is formed.
  • an electron transport layer / electron injection layer is formed on the support substrate 10 on which the light emitting layers 82R, 82G, and 82B are formed, using an open mask having the entire display region R1 opened as a mask for vapor deposition, by a vacuum vapor deposition method.
  • 83 (electron transport layer / electron injection layer) (step S33) and the second electrode 31 (step S5) are sequentially formed on the entire surface of the pixel region.
  • a vacuum deposition apparatus similar to the conventional one can be used for the vapor deposition. Note that conditions such as a preferable vacuum arrival rate are as described in the first embodiment. Therefore, the details and illustration of the vacuum vapor deposition apparatus and the vapor deposition method are omitted.
  • the material and film thickness of the hole injection layer / hole transport layer and electron transport layer / electron injection layer used as the hole injection layer / hole transport layer 81 and the electron transport layer / electron injection layer 83 Is as described in the first embodiment.
  • each of the light emitting layers 82R, 82G, and 82B may be made of a single material having a different emission color.
  • the film thickness of the light emitting layers 82R, 82G, and 82B is, for example, 10 to 100 nm.
  • the first electrode 21 has a laminated structure of the reflective electrode layer 111 and the transparent electrode layer 121 as in the first embodiment, so that the organic EL element 20 has a microcavity.
  • the structure is introduced.
  • the thicknesses of the light emitting layers 82R, 82G, and 82B are set to the same thickness. Therefore, the optical path lengths 73R, 73G, and 73B are set in the same manner as in the first to seventh embodiments.
  • the materials and film thicknesses of the hole injection / hole transport layer 81, the electron transport / electron injection layer 83, and the light-emitting layers 82R, 82G, and 82B can be set in the same manner as in the past. For this reason, in the present embodiment, description of specific materials and film thicknesses of the hole injection layer / hole transport layer 81, the electron transport layer / electron injection layer 83, and the light emitting layers 82R, 82G, and 82B is omitted. .
  • the first electrode 21 has a laminated structure of the reflective electrode layer 111 and the transparent electrode layer 121, so that the organic EL element 20 has a microcavity structure. It has been introduced.
  • the light emitting layers 82R, 82G, and 82B can be formed to have the same thin film thickness as in the case of using the W light emitting layer as in the first to seventh embodiments. Therefore, the processing tact can be shortened.
  • the organic EL element 20 can obtain light in which the microcavity effect is added to the mixture of the light emitted from the light emitting layers 82R, 82G, and 82B. Further, by adjusting the light by the CF layer 52 provided on the sealing substrate 50, light having a desired spectrum can be extracted to the outside. Therefore, also in this embodiment, color purity can be improved by combining the light emitting layers 82R, 82G, and 82B, the microcavity effect, and the CF layer 52 using the separate coating method.
  • the thickness of the transparent electrode layer 121 in the first electrode 21 is changed for each of the sub-pixels 71R, 71G, and 71B in the same manner as in the first to seventh embodiments. Needless to say, the same effect as in FIG.
  • the composition of the first transparent electrode layer made of the amorphous transparent electrode material on the first transparent electrode layer made of the amorphous transparent electrode material is the composition.
  • Forming a second transparent electrode layer made of a transparent electrode material having a different thickness forming a resist pattern having a different thickness on at least two sub-pixels, reducing the thickness of the resist pattern by ashing, and forming the first transparent electrode layer
  • the transparent electrode layer using the change in etching resistance using crystallization the number of laminated transparent electrode layers on the reflective electrode layer is changed between sub-pixels (for example, for each sub-pixel). ing.
  • the reflective electrode layer is patterned in a state where the transparent electrode layer is laminated as necessary, and then the transparent electrode layer is laminated as necessary. Laminating at least two transparent electrode layers including the first transparent electrode layer made of the amorphous transparent electrode material and the second transparent electrode layer on the reflective electrode layer, or (2) Before patterning the reflective electrode layer, at least two transparent electrode layers including the first transparent electrode layer made of the amorphous transparent electrode material and the second transparent electrode layer are formed on the reflective electrode layer. By laminating and selectively removing at least one or all of the pre-laminated transparent electrode layers in some of the sub-pixels having different emission colors, the number of transparent electrode layers can be reduced. Use this when changing between sub-pixels. It explained Te. However, an example of the embodiment of the present invention is not limited to this.
  • the transparent electrode layer is etched as described above in three sub-pixels having different emission colors has been described as an example.
  • an example of the embodiment of the present invention is not limited to this. It is not limited to.
  • the transparent electrode using the above method (1) or (2) alone or by repeating the above method (1) or (2) alone or a combination thereof, or using these methods and photolithography It is possible to arbitrarily and easily set and change the number of transparent electrode layers and the number of sub-pixels with different numbers of transparent electrode layers by combining with known methods such as stacking single layers of .
  • the transparent electrode layer on the reflective electrode layer is laminated between sub-pixels having different display colors by photolithography fewer times than in the past.
  • the number and total film thickness can be changed.
  • the first resist patterns having different film thicknesses on the second transparent electrode layers in at least two sub-pixels among the plurality of sub-pixels having different display colors A first resist pattern forming step of forming A transparent electrode layer patterning step of etching and patterning at least the first transparent electrode layer and the first transparent electrode layer made of an amorphous transparent electrode material, using the first resist pattern as a mask; By ashing, the first resist pattern in the sub-pixel having the smallest film thickness of the first resist pattern among the plurality of sub-pixels is removed to expose the second transparent electrode layer, while the remaining sub-pixels After thinning the first resist pattern, using the thinned first resist pattern as a mask, the exposed second transparent electrode layer or an amorphous transparent layer under the second transparent electrode layer When there is a transparent electrode layer made of an electrode material, at least one transparent electrode layer is formed by etching and removing the second transparent electrode layer and the transparent electrode layer made of an amorphous transparent electrode material under
  • the transparent electrode layer etching step includes at least: While ashing removes the first resist pattern in the sub-pixel where the film thickness of the first resist pattern formed in the first resist pattern forming step is the second largest and exposes the second transparent electrode layer, An ashing step of thinning the first resist pattern in the sub-pixel having the largest film thickness of the first resist pattern formed in the first resist pattern forming step; The exposed second transparent electrode layer using the first resist pattern as a mask in the sub-pixel having the largest film thickness of the first resist pattern formed in the first resist pattern forming step, which has been thinned in the ashing step A second transparent electrode layer etching step of etching and removing A first transparent electrode layer crystallization step of crystallizing the first transparent electrode layer made of the amorphous transparent electrode material into a polycrystalline first transparent electrode layer, The first transparent electrode layer crystallization step is performed immediately before the ashing step or between the ashing step and the second transparent electrode layer etching step.
  • the total film thickness of the transparent electrode layer on the reflective electrode layer is arbitrarily changed between sub-pixels having different display colors (for example, for each sub-pixel), for example, with a smaller number of times of photolithography than conventional. be able to.
  • a second transparent electrode layer is formed over a first transparent electrode layer made of an amorphous transparent electrode material, and at least two Resist patterns having different film thicknesses are formed on the subpixels, and the transparent electrode layer is etched using thinning of the resist pattern by ashing and change in etching resistance using crystallization of the first transparent electrode layer Is the method.
  • one of the pair of electrodes that form an electric field in at least one subpixel includes the reflective electrode layer, A plurality of transparent electrode layers formed on the reflective electrode layer, and a manufacturing method of a display device in which the total film thickness of the transparent electrode layer is different between sub-pixels having different display colors, A first transparent electrode layer film forming step of forming a first transparent electrode layer made of an amorphous transparent electrode material; A second transparent electrode made of a transparent electrode material having a composition different from that of the first transparent electrode layer made of the amorphous transparent electrode material on the first transparent electrode layer made of the amorphous transparent electrode material.
  • a second transparent electrode layer film forming step of forming a layer A first resist pattern forming step of forming first resist patterns having different film thicknesses on the second transparent electrode layer in at least two subpixels among a plurality of subpixels having different display colors; A transparent electrode layer patterning step of etching and patterning at least the first transparent electrode layer and the first transparent electrode layer made of an amorphous transparent electrode material, using the first resist pattern as a mask; By ashing, the first resist pattern in the sub-pixel having the smallest film thickness of the first resist pattern among the plurality of sub-pixels is removed to expose the second transparent electrode layer, while the remaining sub-pixels After thinning the first resist pattern, using the thinned first resist pattern as a mask, the exposed second transparent electrode layer or an amorphous transparent layer under the second transparent electrode layer When there is a transparent electrode layer made of an electrode material, at least one transparent electrode layer is formed by etching and removing the second transparent electrode layer and the transparent electrode layer made of an amorphous transparent electrode material under the
  • the transparent electrode layer etching step includes at least: While the ashing removes the first resist pattern in the sub-pixel where the film thickness of the first resist pattern formed in the first resist pattern forming step is the second largest, the second transparent electrode layer is exposed, An ashing step of thinning the first resist pattern in the sub-pixel having the largest film thickness of the first resist pattern formed in the first resist pattern forming step; The exposed second transparent electrode layer using the first resist pattern as a mask in the sub-pixel having the largest film thickness of the first resist pattern formed in the first resist pattern forming step, which has been thinned in the ashing step A second transparent electrode layer etching step of etching and removing A first transparent electrode layer crystallization step of crystallizing the first transparent electrode layer made of the amorphous transparent electrode material into a polycrystalline first transparent electrode layer, The first transparent electrode layer crystallization step is performed immediately before the ashing step or between the ashing step and the second transparent electrode layer etching step.
  • the first transparent electrode layer is made of indium tin oxide and the second transparent electrode layer is made of indium zinc oxide.
  • Amorphous indium tin oxide can be easily converted to polycrystalline indium tin oxide by heat treatment.
  • Polycrystalline indium tin oxide has higher etching resistance than indium zinc oxide, and is not etched or etched when the indium zinc oxide is removed by etching in the second transparent electrode layer etching step. Is remarkably slow. For this reason, in the second transparent electrode layer etching step, only the second transparent electrode layer made of indium zinc oxide is removed, and the first transparent electrode layer is not removed.
  • the manufacturing method of the display device includes a reflective electrode layer patterning step of forming a reflective electrode layer patterned for each sub-pixel having a different display color before the first transparent electrode layer forming step, In the first transparent electrode layer forming step and the second transparent electrode layer forming step, a first transparent electrode layer made of the amorphous transparent electrode material is formed on the patterned reflective electrode layer, The second transparent electrode layer is preferably formed in this order.
  • an electrode having a different total film thickness of the transparent electrode layer on the reflective electrode layer can be formed for each sub-pixel having a different display color by a smaller number of photolithography than the conventional method.
  • the method for manufacturing the display device includes a reflective electrode layer film forming step of forming a reflective electrode layer before the first transparent electrode layer film forming step.
  • the first transparent electrode layer forming step and the second transparent electrode layer forming step the first transparent electrode layer made of the amorphous transparent electrode material and the second transparent electrode layer are formed on the reflective electrode layer. Electrode layers are deposited in this order,
  • a first resist pattern having a different thickness is formed on the second transparent electrode layer in each subpixel,
  • the transparent electrode layer patterning step the second transparent electrode layer, the first transparent electrode layer made of an amorphous transparent electrode material, and the reflective electrode layer are etched using the first resist pattern as a mask. It is preferable to pattern.
  • each sub-pixel is formed.
  • the first transparent electrode layer and the second transparent electrode layer made of the amorphous transparent electrode material can be collectively etched using the first resist patterns having different film thicknesses.
  • the electrodes having different thicknesses are formed for each sub-pixel by laminating the transparent electrode layer on the reflective electrode layer by one photolithography including patterning of the reflective electrode layer. Can do.
  • an electrode having a different total film thickness of the transparent electrode layer on the reflective electrode layer can be formed for each sub-pixel having a different display color by a smaller number of photolithographys than in the past. it can.
  • the manufacturing method of the said display apparatus WHEREIN Before the said 1st transparent electrode layer film-forming process, A reflective electrode layer patterning step of forming a patterned reflective electrode layer for each sub-pixel having a different display color; A third transparent electrode layer made of a transparent electrode material having a composition different from that of the first transparent electrode layer made of the amorphous transparent electrode material is formed on the patterned reflective electrode layer.
  • a transparent electrode layer film forming step In the first transparent electrode layer forming step and the second transparent electrode layer forming step, the first transparent electrode layer made of the amorphous transparent electrode material, the first transparent electrode layer, Two transparent electrode layers are formed in this order, In the transparent electrode layer patterning step, the second transparent electrode layer, the first transparent electrode layer made of an amorphous transparent electrode material, and the third transparent electrode layer are formed using the first resist pattern as a mask. It is preferable to perform patterning by etching.
  • the first transparent electrode layer made of the amorphous transparent electrode material is formed on the reflective electrode layer via the third transparent electrode layer.
  • the contact portion between the reflective electrode layer and the amorphous transparent electrode layer is not exposed.
  • an electrolytic corrosion reaction may occur during cleaning or development depending on the combination of the reflective electrode layer and the amorphous transparent electrode layer.
  • the reflective electrode layer and the transparent electrode layer may be damaged.
  • the manufacturing method of the display device is provided on the reflective electrode layer, the reflective electrode layer patterned for each sub-pixel having a different display color before the first transparent electrode layer film forming step, A reflective electrode layer / fourth transparent electrode layer forming step for forming a polycrystalline fourth transparent electrode layer patterned for each of the sub-pixels;
  • the first electrode made of the amorphous transparent electrode material is formed on the patterned polycrystalline fourth transparent electrode layer.
  • the first transparent electrode layer and the second transparent electrode layer are preferably formed in this order.
  • the reflective electrode layer is in an exposed state (that is, an exposed state), for example, when ultraviolet irradiation is performed to increase the wettability of the resist, it is oxidized and the reflection specification is reduced. The solvent resistance is low, and there is a possibility that the solvent may penetrate. For this reason, when such a reflective electrode layer consists of such a reflective electrode material, it is not desirable that the reflective electrode layer is exposed.
  • the fourth transparent electrode layer is formed on the reflective electrode layer as described above at an early stage in the manufacturing process, so that the quality of the reflective electrode layer can be improved. It can protect against the above-mentioned factors that may be damaged.
  • the manufacturing method of the said display apparatus WHEREIN Before the said 1st transparent electrode layer film-forming process, Reflective electrode for forming a reflective electrode layer patterned for each sub-pixel having a different display color and a polycrystalline fourth transparent electrode layer provided on the reflective electrode layer and patterned for each of the sub-pixels Layer / fourth transparent electrode layer forming step; A third transparent electrode material made of a transparent electrode material having a composition different from that of the first transparent electrode layer made of the amorphous transparent electrode material is formed on the polycrystalline fourth transparent electrode layer patterned for each subpixel.
  • a third transparent electrode layer film forming step for forming a transparent electrode layer In the first transparent electrode layer forming step and the second transparent electrode layer forming step, the first transparent electrode layer made of the amorphous transparent electrode material, the first transparent electrode layer, Two transparent electrode layers are formed in this order, In the transparent electrode layer patterning step, the second transparent electrode layer, the first transparent electrode layer made of an amorphous transparent electrode material, and the third transparent electrode layer are formed using the first resist pattern as a mask. It is preferable to perform patterning by etching.
  • the quality of the reflective electrode layer may be impaired by forming the fourth transparent electrode layer on the reflective electrode layer as described above at an early stage in the manufacturing process. There can be protection from the above factors.
  • the number of laminated transparent electrode layers on the reflective electrode layer can be increased.
  • the ratio of the optical path lengths in each sub-pixel can be changed more easily.
  • the reflective electrode layer / fourth transparent electrode layer forming step includes: Forming a reflective electrode layer; A fourth transparent electrode layer forming step of forming a fourth transparent electrode layer made of an amorphous transparent electrode material on the reflective electrode layer; A second resist pattern forming step of forming a second resist pattern for each sub-pixel having a different display color on the fourth transparent electrode layer made of the amorphous transparent electrode material; A reflective electrode layer and a fourth transparent electrode layer patterning step of etching and patterning the reflective electrode layer and the fourth transparent electrode layer made of an amorphous transparent electrode material using the second resist pattern as a mask; And a fourth transparent electrode layer crystallization step of crystallizing the fourth transparent electrode layer made of the amorphous transparent electrode material into a polycrystalline fourth transparent electrode layer. .
  • the fourth transparent electrode layer made of the amorphous transparent electrode material is patterned simultaneously with the patterning of the reflective electrode layer, the patterning is performed without increasing the photolithography process.
  • a fourth transparent electrode layer made of a polycrystalline transparent electrode material having the same pattern as that of the reflective electrode layer can be formed on the reflective electrode layer.
  • the reflective electrode layer may be oxidized by ultraviolet irradiation to deteriorate the reflection characteristics, or the solvent resistance may be low, so that the solvent may penetrate. For this reason, when such a reflective electrode layer consists of such a reflective electrode material, it is not desirable that the reflective electrode layer is exposed.
  • the fourth transparent electrode layer is formed on the reflective electrode layer as described above at an early stage in the manufacturing process, so that the quality of the reflective electrode layer can be improved. It can protect against the above-mentioned factors that may be damaged.
  • the number of laminated transparent electrode layers on the reflective electrode layer can be increased without increasing the total number of times of photolithography.
  • electrodes having different total film thicknesses of the transparent electrode layer on the reflective electrode layer are provided for each sub-pixel having a different display color. Can be formed.
  • the fourth transparent electrode layer is preferably made of indium tin oxide.
  • amorphous indium tin oxide can be easily converted into polycrystalline indium tin oxide having high etching resistance by heat treatment.
  • Polycrystalline indium tin oxide can be obtained not only by heat-treating amorphous indium tin oxide, but also polycrystalline indium tin oxide can be directly formed by a film forming apparatus.
  • the polycrystalline indium tin oxide formed directly is deteriorated in film flatness due to the growth of crystal grains during the film formation, and pinholes between crystals are easily generated. Therefore, when the polycrystalline indium tin oxide is formed on the reflective electrode layer as described above, an amorphous indium tin oxide is formed on the reflective electrode layer as an amorphous fourth transparent electrode layer. After forming the film, it is desirable to convert it into polycrystalline indium tin oxide after patterning as described above.
  • the third transparent electrode layer is preferably made of indium zinc oxide.
  • Indium zinc oxide does not cause an electrolytic corrosion reaction with the reflective electrode layer. Further, since the etching resistance is lower than that of the polycrystalline transparent electrode layer, when the third transparent electrode layer is laminated on the polycrystalline transparent electrode layer, the third transparent electrode made of indium zinc oxide is used. Only the layer can be selectively etched away.
  • the first resist pattern overlaps the patterned reflective electrode layer in a plan view and is more than the patterned reflective electrode layer in a plan view. It is preferable that it is formed large.
  • an electrolytic corrosion reaction may occur during cleaning or development depending on the combination of the reflective electrode layer and the amorphous transparent electrode layer.
  • the reflective electrode layer and the transparent electrode layer may be damaged.
  • the reflective electrode layer can be covered with the second transparent electrode layer.
  • the reflective electrode layer is preferably made of any one selected from the group consisting of silver, a silver alloy, and an aluminum alloy.
  • the reflective electrode layer is An aluminum layer may be included.
  • the aluminum layer is unlikely to cause a problem that the reflection characteristics are deteriorated due to oxidation by ultraviolet irradiation as in the case where the reflective electrode layer is silver.
  • amorphous transparent electrode material such as when the amorphous transparent electrode material is indium tin oxide, the contact portion between the reflective electrode layer and the amorphous transparent electrode layer is exposed. If this is the case, an electrolytic corrosion reaction may occur during washing or development, and the reflective electrode layer and the transparent electrode layer may be damaged.
  • the first resist pattern overlaps with the patterned reflective electrode layer in plan view and is larger than the patterned reflective electrode layer in plan view
  • the first transparent electrode layer made of the amorphous transparent electrode material is formed on the reflective electrode layer via the third transparent electrode layer, the reflective electrode layer And the contact portion between the amorphous transparent electrode layer are not exposed.
  • the reflective electrode layer containing the aluminum layer which has the said effect can be used as the said reflective electrode layer.
  • the pair of electrodes is an anode and a cathode
  • the one electrode is an anode
  • the anode, the cathode, and the anode, the cathode, and the organic electroluminescence layer are sandwiched between the anode and the cathode. It is preferable to form an organic electroluminescence layer.
  • the optical path length of the organic electroluminescence element in which the organic electroluminescence layer is sandwiched between the anode and the cathode can be easily changed for each sub-pixel having a different emission color.
  • an organic electroluminescence element having a microcavity structure can be obtained. Therefore, due to the microcavity effect, color purity, light emission chromaticity, light emission efficiency, and the like in a display device using the organic electroluminescence element can be improved.
  • the present invention can be suitably used in a method for manufacturing a display device using a light emitting element that can be configured as a microresonator such as an organic EL element or an inorganic EL element.
  • Organic EL Display Panel 2 Electrical Wiring Terminal 10 Support Substrate 11 Insulating Substrate 12 TFT 13 Interlayer Insulating Film 13a Contact Hole 14 Signal Line 15 Edge Cover 15R / 15G / 15B Opening 20 Organic EL Element 21 First Electrode 22 Hole Injection Layer 23 Hole Transport Layer 24 First Light-Emitting Layer 25 Electron Transport Layer 26 Carrier Generation Layer 27 hole transport layer 28 second light emitting layer 29 electron transport layer 30 electron injection layer 31 second electrode 41 sealing resin layer 42 filling resin layer 43 organic EL layer 50 sealing substrate 51 insulating substrate 52 CF layer 53 BM 60 connection portion 70 pixel 71 sub pixel 71R / 71G / 71B sub pixel 72 light emitting region 73R / 73G / 73B optical path length 81 hole injection layer / hole transport layer 82R / 82G / 82B light emission layer 83 electron transport layer / electron injection layer 100 Organic EL display device 101 Pixel portion 102 Circuit portion 103 Connection terminal 110 a-ITO layer 111 Reflect

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

　ａ－ＩＴＯ層（１１２）上にＩＺＯ層（１１３）を成膜し、少なくともサブ画素（７１Ｒ・７１Ｇ）に膜厚が異なるレジストパターン（２０２Ｒ・２０２Ｇ）を形成し、アッシングによるレジストパターン（２０２Ｒ・２０２Ｇ）の薄膜化とａ－ＩＴＯ層（１１２）のｐ－ＩＴＯ層（１１４）への転化を利用したエッチング耐性の変化とを利用してａ－ＩＴＯ層（１１２）およびＩＺＯ層（１１３）をエッチングする。

Description

表示装置の製造方法
　本発明は、少なくとも１つのサブ画素の電極が、反射電極層と、該反射電極層上に形成された複数の透明電極層とを備え、サブ画素間で透明電極層の合計の膜厚が異なっている表示装置の製造方法に関するものである。
　近年、様々な商品や分野でフラットパネルディスプレイが活用されており、フラットパネルディスプレイのさらなる大型化、高画質化、低消費電力化が求められている。
　そのような状況下において、有機材料の電界発光（Electro Luminescence：エレクトロルミネッセンス、以下「ＥＬ」と記す）を利用した有機ＥＬ素子を備えた有機ＥＬ表示装置は、全固体型で、低電圧駆動、高速応答性、自発光性、広視野角特性等の点で優れたフラットパネルディスプレイとして、高い注目を浴びている。
　有機ＥＬ表示装置は、例えば、ＴＦＴ（Thin Film Transistor：薄膜トランジスタ）が設けられたガラス基板等からなる基板上に、ＴＦＴに電気的に接続された有機ＥＬ素子が設けられた構成を有している。
　有機ＥＬ素子は、低電圧直流駆動による高輝度発光が可能な発光素子であり、第１電極、有機ＥＬ層、第２電極が、この順に積層された構造を有している。
　このような有機ＥＬ素子を用いた有機ＥＬ表示装置をフルカラー化するための方式としては、例えば、（１）赤（Ｒ）、緑（Ｇ）、青（Ｂ）に発光する有機ＥＬ素子をサブ画素として基板上に配列する方式、（２）白色発光の有機ＥＬ素子とカラーフィルタとを組み合わせて各サブ画素における発光色を選択する方式が知られている。
　近年、これらの方式において、マイクロキャビティ（微小共振器）効果により発光の色度や発光効率を向上させる方法が提案されている（例えば、特許文献１、２参照）。
　マイクロキャビティとは、発光した光が陽極と陰極との間で多重反射し、共振することで発光スペクトルが急峻になり、また、ピーク波長の発光強度が増幅される現象である。
　マイクロキャビティ効果は、例えば、陽極や陰極の反射率および膜厚、有機層の層厚等を最適に設計することで得ることができる。
　有機ＥＬ素子に、このような共振構造、つまりマイクロキャビティ構造を導入する方法としては、例えば、発光色毎に各サブ画素における有機ＥＬ素子の光路長を変える方法が知られている。
　発光色毎に各サブ画素における有機ＥＬ素子の光路長を変える方法としては、反射電極と半透明電極との間に、発光層を含む有機ＥＬ層と透明電極層とを積層する方法が挙げられる。
　すなわち、例えば、トップエミッション型の有機ＥＬ素子の場合、陽極を、反射電極層と透明電極層との積層構造とし、サブ画素毎に、陽極の反射電極層上の透明電極層の膜厚を変える方法が挙げられる。
　トップエミッション型の有機ＥＬ素子の場合、このように陽極を、反射電極層と透明電極層との積層構造とし、有機ＥＬ層を適宜積層した後、陰極に、半透明電極として、例えば薄膜にした半透明の銀等を用いることで、有機ＥＬ素子にマイクロキャビティ構造を導入することができる。
　このように有機ＥＬ素子にマイクロキャビティ構造を導入すると、発光層から発光され、陰極を通して出射された光のスペクトルは、有機ＥＬ素子がマイクロキャビティ構造を有していない場合よりも急峻になり、また、正面への出射強度が大きく増大する。
　特許文献１、２には、同一材料の透明電極層を、サブ画素毎に積層数を変えて積層することで有機ＥＬ素子にマイクロキャビティ構造を導入した有機ＥＬ表示装置が開示されている。
日本国公開特許公報「特開２００７－２８０６７７号公報（２００７年１０月２５日公開）」 日本国公開特許公報「特開２００５－１１６５１６号公報（２００５年４月２８日公開）」 日本国公開特許公報「特開２００９－１２９６０４号公報（２００９年６月１１日公開）」
　しかしながら、上記したように透明電極層の膜厚を変えることでマイクロキャビティ効果を変化させ、発光色を調整する方式の有機ＥＬ表示装置では、透明電極層の膜厚を各色のサブ画素毎に適切に変更する方法は、これまで知られていない。
　なお、特許文献１には、各色のサブ画素毎に透明電極の膜厚を変更するための方法は開示されていない。
　一方、特許文献２には、積層する透明電極層に同一材料を使用して各色のサブ画素毎に透明電極の膜厚を変更する方法として、以下の方法が開示されている。
　まず、レジストパターンを積層するサブ画素を、Ｂ→Ｇ→Ｒの順に変更しながら、反射電極層上に、透明電極層とレジストパターンとを交互に積層する。
　次いで、Ｒのサブ画素にレジストパターンを積層した後、Ｒのサブ画素のレジストパターンをマスクとして最上層の透明電極層をエッチングし、Ｇのサブ画素のレジストパターンが露出したところで、ＲおよびＧのサブ画素のレジストパターンをマスクにして、上から２番目の透明電極層をエッチングする。
　その後、Ｂのサブ画素のレジストパターンが露出したところで、Ｒ、Ｇ、Ｂのサブ画素のレジストパターンをマスクにして、最下層の透明電極層をエッチングすることで、全ての透明電極層をパターン形成する。
　最後に、Ｒ、Ｇ、Ｂのサブ画素のレジストパターンをマスクにして、反射電極層をエッチングしてパターニングする。
　しかしながら、特許文献２では、エッチングおよびレジストの剥離回数を１回まで削減することができるが、レジストパターンの形成工程は３回必要である。また、レジストパターン上に透明電極層を積層するため、レジストと透明電極層との密着性が十分でないと、処理中に透明電極層の膜剥がれが生じて、パターン不良や汚染を招く危険性がある。
　また、レジストが積層された基板をスパッタ装置内に投入すると、ゴミ等の異物が付着し、歩留が低下するおそれがあるとともに、欠陥や膜厚ムラ、膜質ムラ（光学的性質の面内分布）を引き起こす可能性がある。
　また、特許文献２に記載されているようにレジストパターン上に透明電極を積層する場合、レジストパターンの厚みが厚いと、レジストパターンの陰になる部分が大きくなり、この陰になる部分で透明電極層に欠陥が生じたり、膜厚ムラが発生したりするおそれがある。このため、透明電極層を各色のサブ画素に最適な膜厚に設定することは困難であり、また、高精細のパターンでサブ画素を形成することができない。
　このため、透明電極層を単純に積層するだけでは、各色のサブ画素毎に透明電極の膜厚を変更することは困難である。
　各色のサブ画素毎に透明電極の膜厚を変更する方法としては、例えば、以下の方法が考えられる。
　図１８の（ａ）～（ｆ）は、サブ画素毎に、陽極の反射電極層上の透明電極層の膜厚を変更する方法の一例を、工程順に示す断面図である。
　以下に、図１８の（ａ）～（ｆ）を参照して、上記したようにサブ画素毎に、陽極の反射電極層上の透明電極層の膜厚を変更する方法について説明する。
　まず、図１８の（ａ）に示すように、支持基板３０１上に、銀（Ａｇ）等の反射電極材料からなる反射電極層３０２を、スパッタリング法等により成膜する。
　次いで、上記反射電極層３０２上に、各色のサブ画素毎に、フォトリソグラフィにより図示しないレジストパターンを形成し、これらレジストパターンをマスクとして反射電極層３０２をエッチングした後、これらレジストパターンを、レジスト剥離液により剥離洗浄する。
　これにより、図１８の（ｂ）に示すように、反射電極層３０２を、各色のサブ画素毎に分離するようにパターニングする。
　次に、図１８の（ｃ）に示すように、反射電極層３０２上に、透明電極層として例えばＩＺＯ（Indium Zinc Oxide：インジウム亜鉛酸化物）を成膜してＩＺＯ層３０３を形成し、フォトリソグラフィにより、Ｒのサブ画素のみにフォトレジスト３１１を形成する。
　次いで、図１８の（ｄ）に示すように、シュウ酸により、露出しているＩＺＯ層３０３をエッチングして除去した後、フォトレジスト３１１を剥離することで、Ｒのサブ画素にのみ、第１のＩＺＯ層として、パターン化されたＩＺＯ層３０３を形成する。
　その後、図１８の（ｅ）に示すように、Ｒのサブ画素のＩＺＯ層３０３、並びに、ＧおよびＢのサブ画素の反射電極層３０２を覆うように再びＩＺＯを成膜してＩＺＯ層３０４を形成し、さらに、フォトリソグラフィにより、ＲおよびＧのサブ画素のみにフォトレジスト３１２を形成する。
　その後、図１８の（ｆ）に示すように、フォトレジスト３１２をマスクとしてシュウ酸によりＩＺＯ層３０４をエッチングし、フォトレジスト３１２を剥離することで、サブ画素ＲおよびＧに第２のＩＺＯ層として、パターン化されたＩＺＯ層３０４を形成する。
　このように、マイクロキャビティ効果を得るために、同一材料の透明電極層を用いてサブ画素毎に透明電極層の積層数を変えようとすると、例えば、サブ画素がＲ、Ｇ、Ｂのサブ画素からなる場合、少なくとも３回のフォトリソグラフィおよびエッチング、レジスト剥離が必要となる。
　言い換えれば、陽極の反射電極層上の透明電極層の膜厚をサブ画素毎に変更するためには、図１８の（ａ）～（ｆ）に示すように、フォトリソグラフィが３回必要となる。なお、反射電極層のパターニングを含めれば、フォトリソグラフィが４回必要となる。また、図１８の（ｆ）において、Ｂの画素にさらに透明電極層を形成する場合には、フォトリソグラフィが４回必要となる。
　したがって、上記したようにマイクロキャビティ効果を得るために、サブ画素毎に電極の厚みを変えようとすると、少なくとも３回（反射電極層のパターニングのためのフォトリソグラフィを含めれば、少なくとも４回）のフォトリソグラフィおよびエッチング、レジスト剥離を行うための装置が必要となる。このため、製造ラインにおいて必要とされる、上記処理を行うためのフォトリソグラフィ装置（フォトプロセス装置）の数が多くなる。
　フォトリソグラフィでは、高価な装置や材料を必要とする。したがって、上記したようにサブ画素毎に電極の厚みを変えようとすると、装置全体のコストアップおよびフットプリントの増加に繋がる。
　さらには、フォトリソグラフィは、一定時間の現像処理やベーク処理等を必要とするため、処理タクトを短くすることが困難である。
　このため、フォトリソグラフィの回数は、できる限り少ない方が望ましい。
　また、上記したようにフォトレジストの剥離およびベークを繰り返す場合、その繰り返し回数が多くなると、反射電極層の表面が荒れたり酸化したりして反射効率が低下してしまう。また、反射電極層の表面荒れによる電極間リークが発生し、画素欠陥になるおそれがある。
　特許文献３には、結晶性の異なるＩＴＯを積層することにより、フォトリソグラフィの回数を減らす手法が開示されている。しかしながら、このような方法を用いたとしても、フォトリソグラフィは少なくとも２回必要となる。
　また、特許文献３では、第１および第３のサブ画素に結晶性を有するＩＴＯを成膜してパターニングした後、第１のサブ画素と第２のサブ画素とに非晶質のＩＴＯを積層してパターニングすることにより、サブ画素毎に透明電極層の膜厚を変更している。
　すなわち、特許文献３では、フォトリソグラフィの度に２つのサブ画素に同じ膜厚の透明電極層のパターンを形成し、フォトリソグラフィ毎に透明電極層のパターンを形成するサブ画素を変更することで、フォトリソグラフィの回数を減らしている。
　このため、特許文献３では、２つの透明電極層の膜厚の組み合わせで各サブ画素の光路長が決定される。したがって、光路長の設定には制約があり、光路長を任意に変更することは困難である。
　本発明は、上記問題点に鑑みなされたものであり、本発明の目的は、表示色が異なるサブ画素毎に、反射電極層上の透明電極層の膜厚を変更することができる実用的な表示装置の製造方法を提供するとともに、フォトリソグラフィの回数を削減することにある。
　本発明にかかる表示装置の製造方法は、上記の課題を解決するために、少なくとも１つのサブ画素における、電界を形成する対の電極のうち、一方の電極が、反射電極層と、該反射電極層上に形成された複数の透明電極層とを備え、表示色が異なるサブ画素間で上記透明電極層の合計の膜厚が異なる表示装置の製造方法であって、
　非晶質の透明電極材料からなる第１の透明電極層を成膜する第１の透明電極層成膜工程と、
　上記非晶質の透明電極材料からなる第１の透明電極層上に、上記非晶質の透明電極材料からなる第１の透明電極層とは組成が異なる透明電極材料からなる第２の透明電極層を成膜する第２の透明電極層成膜工程と、
　表示色が異なる複数のサブ画素のうち少なくとも２つのサブ画素における第２の透明電極層上に、それぞれ膜厚が異なる第１のレジストパターンを形成する第１のレジストパターン形成工程と、
　上記第１のレジストパターンをマスクとして、少なくとも上記第２の透明電極層および非晶質の透明電極材料からなる第１の透明電極層をエッチングしてパターニングする透明電極層パターニング工程と、
　アッシングにより、上記複数のサブ画素のうち、上記第１のレジストパターンの膜厚が最も薄いサブ画素における第１のレジストパターンを除去して第２の透明電極層を露出させる一方、残るサブ画素の第１のレジストパターンを薄膜化した後、上記薄膜化した第１のレジストパターンをマスクとして、露出した第２の透明電極層、もしくは、上記第２の透明電極層の下層に非晶質の透明電極材料からなる透明電極層が存在する場合には上記第２の透明電極層およびその下層の非晶質の透明電極材料からなる透明電極層をエッチングして除去する、少なくとも１回の透明電極層エッチング工程と、
　上記透明電極層エッチング工程の後、上記第１のレジストパターン形成工程で形成した第１のレジストパターンの膜厚が最も厚いサブ画素における第１のレジストパターンを除去する第１のレジストパターン除去工程とを備え、
　上記透明電極層エッチング工程は、上記第１のレジストパターン形成工程で形成した第１のレジストパターンのうち第１のレジストパターンの膜厚が２番目に厚いサブ画素における第２の透明電極層をエッチングして除去するまで繰り返し行われるとともに、
　上記透明電極層エッチング工程は、少なくとも、
　アッシングにより、上記第１のレジストパターン形成工程で形成した第１のレジストパターンの膜厚が２番目に厚いサブ画素における第１のレジストパターンを除去して第２の透明電極層を露出させる一方、上記第１のレジストパターン形成工程で形成した第１のレジストパターンの膜厚が最も厚いサブ画素における第１のレジストパターンを薄膜化するアッシング工程と、
　上記アッシング工程で薄膜化した、上記第１のレジストパターン形成工程で形成した第１のレジストパターンの膜厚が最も厚いサブ画素における第１のレジストパターンをマスクとして、露出した第２の透明電極層をエッチングして除去する第２の透明電極層エッチング工程と、
　上記非晶質の透明電極材料からなる第１の透明電極層を結晶化させて多結晶の第１の透明電極層に転化させる第１の透明電極層結晶化工程とを備え、
　上記第１の透明電極層結晶化工程は、上記アッシング工程の直前の工程、または、上記アッシング工程と上記第２の透明電極層エッチング工程との間で行われることを特徴としている。
　上記の方法では、非晶質の透明電極材料からなる透明電極層と多結晶の透明電極材料からなる透明電極層とのエッチング耐性の違いによるエッチング選択性を利用して、透明電極層を複数層積層する。
　上記の方法によれば、非結晶の透明電極材料を多結晶の透明電極材料に転化させることで、エッチング液に対するエッチング耐性を高めることができる。
　このため、上記の方法によれば、例えばフォトリソグラフィ１回のみで、上記反射電極層上の透明電極層の積層数を、サブ画素間、例えばサブ画素毎に変更することができる。
　したがって、従来よりも少ない回数のフォトリソグラフィで、例えば、表示色が異なるサブ画素毎に、上記反射電極層上の透明電極層の合計の膜厚を任意に変更することができる。
　この結果、従来よりもコストダウンおよびフットプリントの低減を図ることができる。
　また、従来の方法では、フォトレジストの剥離およびベーク工程が多くなるため、反射電極層の表面が荒れたり酸化したりして反射効率が低下したり、反射電極層の表面荒れによる電極間リークが発生し、画素欠陥になるおそれがあった。
　しかしながら、上記の方法によれば、露光、現像、レジスト剥離処理等の回数を低減させることができるので、そのようなおそれがない。また、処理タクトを短くすることができる。
　本発明にかかる表示装置の製造方法によれば、以上のように、非晶質の透明電極材料からなる第１の透明電極層上に、上記非晶質の透明電極材料からなる第１の透明電極層とは組成が異なる透明電極材料からなる第２の透明電極層を成膜し、少なくとも２つのサブ画素に、膜厚が異なるレジストパターンを形成し、アッシングによるレジストパターンの薄膜化と第１の透明電極層の結晶化を利用したエッチング耐性の変化とを利用して上記透明電極層をエッチングすることで、例えばフォトリソグラフィ１回のみで、上記反射電極層上の透明電極層の積層数を、サブ画素間で変更することができる。
　したがって、従来よりも少ない回数のフォトリソグラフィで、表示色が異なるサブ画素毎に、上記反射電極層上の透明電極層の合計の膜厚を任意に変更することができる。
　この結果、従来よりもコストダウンおよびフットプリントの低減を図ることができる。
　また、上記の方法によれば、露光、現像、レジスト剥離処理等の回数を低減させることができるので、反射効率の低下や、反射電極層の表面荒れによる電極間リークの発生による画素欠陥の発生を防ぐことができるとともに、処理タクトを短くすることができる。
（ａ）～（ｉ）は、実施の形態１にかかるトップエミッション型の有機ＥＬ表示装置における第１電極の作製方法の一例を工程順に示す断面図である。 実施の形態１にかかる有機ＥＬ表示装置の要部の概略構成を示す分解断面図である。 実施の形態１にかかる有機ＥＬ表示装置における支持基板の概略構成を示す平面図である。 図３に示す支持基板における表示領域の要部の構成を示す平面図である。 実施の形態１にかかる有機ＥＬ表示パネルを図４に示すＡ－Ａ線で切断したときの有機ＥＬ表示パネルの概略構成を示す断面図である。 実施の形態１にかかる有機ＥＬ表示装置の画像表示方法について説明する模式図である。 実施の形態１にかかる有機ＥＬ表示装置の製造工程の一例を工程順に示すフローチャートである。 実施の形態１にかかる有機ＥＬ層の作製工程の一例を工程順に示すフローチャートである。 （ａ）～（ｉ）は、実施の形態１にかかるトップエミッション型の有機ＥＬ表示装置における第１電極の作製方法の他の例を工程順に示す断面図である。 （ａ）～（ｉ）は、実施の形態２にかかるトップエミッション型の有機ＥＬ表示装置における第１電極の作製方法の一例を工程順に示す断面図である。 （ａ）～（ｉ）は、実施の形態３にかかるトップエミッション型の有機ＥＬ表示装置における第１電極の作製方法の一例を工程順に示す断面図である。 （ａ）～（ｉ）は、実施の形態４にかかるトップエミッション型の有機ＥＬ表示装置における第１電極の作製方法の一例を工程順に示す断面図である。 （ａ）～（ｊ）は、実施の形態５にかかるトップエミッション型の有機ＥＬ表示装置における第１電極の作製方法の一例を工程順に示す断面図である。 （ａ）～（ｊ）は、実施の形態６にかかるトップエミッション型の有機ＥＬ表示装置における第１電極の作製方法の一例を工程順に示す断面図である。 （ａ）～（ｊ）は、実施の形態７にかかるトップエミッション型の有機ＥＬ表示装置における第１電極の作製方法の一例を工程順に示す断面図である。 実施の形態８にかかる有機ＥＬ表示パネルの概略構成を示す断面図である。 図１６に示す有機ＥＬ層の作製工程の一例を工程順に示すフローチャートである。 （ａ）～（ｆ）は、サブ画素毎に、陽極の反射電極層上の透明電極層の合計の膜厚を変更する方法の一例を、工程順に示す断面図である。
　以下、本発明の実施の一形態について、詳細に説明する。
　〔実施の形態１〕
　本実施の形態について図１の（ａ）～（ｉ）ないし図９の（ａ）～（ｉ）に基づいて説明すれば以下の通りである。
　＜有機ＥＬ表示装置の概略構成＞
　まず、有機ＥＬ表示装置の概略構成について説明する。
　図２は、本実施の形態にかかる有機ＥＬ表示装置１００の要部の概略構成を示す分解断面図である。
　図２に示すように、本実施の形態にかかる有機ＥＬ表示装置１００は、画素部１０１と回路部１０２とを備えている。
　画素部１０１は、有機ＥＬ表示パネル１（表示パネル）で構成されている。また、回路部１０２は、有機ＥＬ表示装置１００を駆動する駆動回路等が設けられた回路基板やＩＣ（集積回路：Integrated Circuits）チップ等で構成されている。
　有機ＥＬ表示パネル１は、支持基板１０（被成膜基板、ＴＦＴ基板）上に、有機ＥＬ素子２０および封止樹脂層４１、充填樹脂層４２、封止基板５０が、この順に設けられた構成を有している。
　支持基板１０は、ＴＦＴ基板等の半導体基板からなり、例えば、絶縁基板１１上に、能動素子（駆動素子）としてＴＦＴ（薄膜トランジスタ：Thin Film Transistor）１２（図５参照）等が設けられた構成を有している。
　有機ＥＬ素子２０は、ＴＦＴ１２に接続されている。有機ＥＬ素子２０上には、乾燥剤を含有した接着性を有する充填樹脂層４２が形成されている。充填樹脂層４２を構成する充填樹脂は、支持基板１０、封止基板５０、および封止樹脂層４１で囲まれた空間に充填されている。
　なお、有機ＥＬ表示装置１００は、支持基板１０側から光を射出するボトムエミッション型であってもよく、封止基板５０側から光を射出するトップエミッション型であってもよい。
　支持基板１０および封止基板５０に用いられるベース基板としては、例えばガラスやプラスチック等を用いることができる。一例として、例えば、無アルカリガラス基板等のガラス基板を用いることができる。
　但し、これに限定されるものではなく、光を射出しない側の基板としては、金属板等の不透明材料を用いることもできる。
　トップエミッション型の場合、封止基板５０としては、ＣＦ（カラーフィルタ：Color Filter）層が形成された基板を用いてもよい。また、ボトムエミッション型の場合、支持基板１０側にＣＦ層を形成していてもよい。
　このようにＣＦ層を併用する場合、有機ＥＬ素子２０から出射した光のスペクトルをＣＦ層によって調整することができる。
　以下、本実施の形態では、有機ＥＬ表示装置１００がトップエミッション型である場合を例に挙げて説明する。しかしながら、本実施の形態はこれに限定されるものではなく、上記したように例えばボトムエミッション型であってもよい。
　本実施の形態にかかる封止基板５０は、図２に示すように、例えば、絶縁基板５１上に、ＣＦ層５２およびＢＭ（ブラックマトリクス：Black Matrix）５３（図５参照）等が設けられた構成を有している。
　有機ＥＬ素子２０は、該有機ＥＬ素子２０が水分や酸素によって損傷しないように、該有機ＥＬ素子２０が積層された支持基板１０を、枠状の封止領域Ｌに設けられた封止樹脂層４１および充填樹脂層４２を介して封止基板５０と貼り合わせることで、これら一対の基板（支持基板１０、封止基板５０）間に封入されている。
　有機ＥＬ表示パネル１は、このように有機ＥＬ素子２０が支持基板１０と封止基板５０との間に封入されていることで、有機ＥＬ素子２０への酸素や水分の外部からの浸入が防止されている。
　また、支持基板１０における枠状の封止領域Ｌの外側には、電気配線端子２（電気接続部、接続端子）等が形成された端子部領域Ｒ３が設けられている。
　電気配線端子２は、回路部１０２の接続端子１０３が接続される接続端子であり、金属等の配線材料により形成されている。
　回路部１０２には、例えば、フレキシブルフィルムケーブル等の配線や、ドライバ等の駆動回路等が設けられている。
　回路部１０２は、図２に示すように、端子部領域Ｒ３に設けられた電気配線端子２を介して有機ＥＬ表示パネル１と接続されている。
　＜支持基板１０の構成＞
　ここで、端子部領域Ｒ３を含む、支持基板１０における各領域について、図３を参照して以下に説明する。
　図３は、有機ＥＬ表示装置１００における支持基板１０の概略構成を示す平面図である。
　図３に示すように、支持基板１０の能動面（能動素子形成面）である一方の主面には、表示領域Ｒ１、第２電極接続領域Ｒ２、端子部領域Ｒ３、および、枠状の封止領域Ｌが設けられている。
　＜表示領域Ｒ１＞
　表示領域Ｒ１（表示部）は、支持基板１０の中央部に設けられており、例えば矩形状に形成されている。表示領域Ｒ１には、複数のサブ画素７１（図４および図５参照）からなる画素アレイが形成されている。なお、表示領域Ｒ１の構成については後で詳述する。
　＜第２電極接続領域Ｒ２＞
　第２電極接続領域Ｒ２は、有機ＥＬ素子２０における第２電極３１（図５参照）が接続される領域である。第２電極接続領域Ｒ２は、例えば、表示領域Ｒ１の２組の対となる辺のうち、一方の組の対となる辺の外側に、それぞれ対向する辺に沿って形成されている。
　これら第２電極接続領域Ｒ２には、それぞれ接続部６０（接続電極）が形成されている。接続部６０は、第２電極３１が接続される部分であり、金属材料により形成されている。
　＜封止領域Ｌ＞
　封止領域Ｌには、上記したように、支持基板１０と封止基板５０とを貼り合わせるための封止樹脂層４１が形成されている。
　封止領域Ｌは、図３に示すように、表示領域Ｒ１および第２電極接続領域Ｒ２を囲むように枠状に形成されている。
　＜端子部領域Ｒ３＞
　端子部領域Ｒ３は、上記したように、画素部１０１と回路部１０２との接続に用いられる領域である。端子部領域Ｒ３は、枠状の封止領域Ｌの外側に、この枠状の封止領域Ｌに沿って設けられている。
　具体的には、図３に示すように、端子部領域Ｒ３は、各第２電極接続領域Ｒ２の外側に、各第２電極接続領域Ｒ２に沿って形成されている。また、端子部領域Ｒ３は、表示領域Ｒ１における、上記第２電極接続領域Ｒ２が設けられていない、他方の組の対となる辺の外側に、それぞれ対向する辺に沿って形成されている。
　なお、端子部領域Ｒ３は、全ての辺に存在している必要はなく、例えば、何れか一辺のみに集中して形成されていてもよい。
　＜表示領域Ｒ１の構成＞
　次に、表示領域Ｒ１の構成について説明する。
　図４は、支持基板１０における表示領域Ｒ１の要部の構成を示す平面図であり、図５は、有機ＥＬ表示パネル１を図４に示すＡ－Ａ線で切断したときの有機ＥＬ表示パネル１の概略構成を示す断面図である。
　図４および図５に示すように、表示領域Ｒ１は、有機ＥＬ素子２０が形成された複数の画素７０で構成されている。
　各画素７０は、それぞれ、複数のサブ画素７１で構成されている。有機ＥＬ表示装置１００は、フルカラーのアクティブマトリクス型の有機ＥＬ表示装置であり、例えば、図５に示すように、赤（Ｒ）色に発光するサブ画素７１（以下、「サブ画素７１Ｒ」と記す）、緑（Ｇ）色に発光するサブ画素７１（以下、「サブ画素７１Ｇ」と記す）、青（Ｂ）色に発光するサブ画素７１（以下、「サブ画素７１Ｂ」と記す）の、３つのサブ画素７１Ｒ・７１Ｇ・７１Ｂで１つの画素７０が構成されている。
　表示領域Ｒ１には、これらＲ、Ｇ、Ｂの各色の発光色を有する有機ＥＬ素子２０からなる各色のサブ画素７１が、マトリクス状に配列されている。本実施の形態では、各サブ画素７１Ｒ・７１Ｇ・７１Ｂは、支持基板１０の能動面におけるＸ軸方向（横方向）およびＹ軸方向（縦方向）のうちの一方の方向（例えばＸ軸方向）に、同じ発光色のサブ画素７１が隣り合い、他方の方向（例えばＹ軸方向）に、異なる発光色のサブ画素７１が隣り合うように配列されている。
　図４および図５に示すように、表示領域Ｒ１には、Ｘ軸方向およびＹ軸方向に、複数の信号線１４（配線）が配されている。
　信号線１４は、例えば、画素を選択する複数の線（ゲート線）、データを書き込む複数の線（ソース線）、有機ＥＬ素子２０に電力を供給する複数の線（電源線）等から構成されている。
　なお、ゲート線は、例えばＸ軸方向に沿って敷設されており、ソース線は、ゲート線と交差するように、例えばＹ軸方向に沿って敷設されている。
　また、ゲート線には、ゲート線を駆動する図示しないゲート線駆動回路が接続され、ソース線には、ソース線を駆動する図示しないデータ線駆動回路が接続されている。
　各サブ画素７１は、これら信号線１４で囲まれた領域に配列されている。すなわち、これら信号線１４で囲まれた領域が１つのサブ画素７１であり、サブ画素７１毎に、各色の発光領域７２が画成されている。
　これら信号線１４は、表示領域Ｒ１の外で、回路部１０２の外部回路と接続されている。回路部１０２から信号線１４に対して電気信号を入力することで、信号線１４の交差部に配された有機ＥＬ素子２０を駆動（発光）させることができる。
　各サブ画素７１Ｒ・７１Ｇ・７１Ｂには、有機ＥＬ素子２０における第１電極２１に接続されたＴＦＴ１２がそれぞれ設けられている。
　信号線１４は、これら各サブ画素７１に設けられたＴＦＴ１２に接続されている。アクティブマトリクス型の場合、各サブ画素７１には、少なくとも１つのＴＦＴ１２が配されている。
　なお、各サブ画素７１には、書き込まれた電圧を保持するキャパシタや、ＴＦＴ１２の特性バラつきを補償するための補償回路がさらに形成されていてもよい。
　各サブ画素７１の発光強度は、信号線１４およびＴＦＴ１２による走査および選択により決定される。有機ＥＬ表示装置１００は、ＴＦＴ１２を用いて、有機ＥＬ素子２０を選択的に所望の輝度で発光させることにより画像表示を実現している。
　＜支持基板１０の断面構成＞
　図４および図５に示すように、支持基板１０は、ベース基板として絶縁基板１１を備えている。
　図５に示すように、表示領域Ｒ１において、支持基板１０は、ガラス基板等の透明な絶縁基板１１上に、ＴＦＴ１２（スイッチング素子）および信号線１４、層間絶縁膜１３（平坦化膜）、エッジカバー１５等が形成された構成を有している。
　絶縁基板１１上には、信号線１４が設けられているとともに、各サブ画素７１Ｒ・７１Ｇ・７１Ｂに対応して、それぞれＴＦＴ１２が設けられている。なお、ＴＦＴの構成は従来よく知られている。また、ＴＦＴ１２は既知の方法にて作製される。したがって、ＴＦＴ１２における各層の図示並びに説明は省略する。
　層間絶縁膜１３は、各サブ画素７１Ｒ・７１Ｇ・７１Ｂおよび信号線１４を覆うように、絶縁基板１１上に、絶縁基板１１の全領域に渡って積層されている。
　層間絶縁膜１３上には、有機ＥＬ素子２０における第１電極２１が形成されている。
　また、層間絶縁膜１３には、有機ＥＬ素子２０における第１電極２１をＴＦＴ１２に電気的に接続するためのコンタクトホール１３ａが設けられている。これにより、ＴＦＴ１２は、コンタクトホール１３ａを介して、有機ＥＬ素子２０に電気的に接続されている。
　エッジカバー１５は、第１電極２１の端部（パターン端部）で、後述する有機ＥＬ層４３が薄くなったり電界集中が起こったりすることで、有機ＥＬ素子２０における第１電極２１と第２電極３１とが短絡することを防止するための絶縁層（障壁）である。
　エッジカバー１５は、層間絶縁膜１３上に、第１電極２１の端部（パターン端部）を被覆するように形成されている。
　エッジカバー１５には、サブ画素７１Ｒ・７１Ｇ・７１Ｂ毎に開口部１５Ｒ・１５Ｇ・１５Ｂが設けられている。これにより、第１電極２１は、図５に示すように、エッジカバー１５のない部分（開口部１５Ｒ・１５Ｇ・１５Ｂ）で露出している。この露出部分が各サブ画素７１Ｒ・７１Ｇ・７１Ｂの発光領域７２となる。
　＜有機ＥＬ素子２０の構成＞
　本実施の形態では、発光色が白（Ｗ）色の発光層を使用し、各サブ画素７１にマイクロキャビティ構造を導入することで上記したようにフルカラーの画像表示を実現している。
　このとき、前記したようにＣＦ層５２を併用することで、有機ＥＬ素子２０から出射した光のスペクトルをＣＦ層５２によって調整することができる。
　有機ＥＬ素子２０は、低電圧直流駆動による高輝度発光が可能な発光素子であり、第１電極２１、有機ＥＬ層４３、第２電極３１が、この順に積層されている。
　第１電極２１は、上記有機ＥＬ層４３に正孔を注入（供給）する機能を有する層である。第１電極２１は、コンタクトホール１３ａを介してＴＦＴ１２と接続されている。
　また、第２電極３１は、上記有機ＥＬ層４３に電子を注入（供給）する機能を有する層である。
　このようにＷ発光の発光層とＣＦ層５２とを組み合わせる場合、キャリア発生層を介してキャリア輸送層（正孔輸送層、電子輸送層）および発光層が積層される。
　具体的には、第１電極２１と第２電極３１との間には、図５に示すように、有機ＥＬ層４３として、第１電極２１側から、正孔注入層２２、正孔輸送層２３、第１発光層２４、電子輸送層２５、キャリア発生層２６、正孔輸送層２７、第２発光層２８、電子輸送層２９、および電子注入層３０が、この順に形成されている。なお、第１発光層２４および第２発光層２８の発光色は異なっており、それらの発光色の重ね合わせにより、Ｗ発光が得られる。
　上記発光色の組み合わせとしては、例えば、青色光と橙色光との組み合わせ、青色光と黄色光との組み合わせ等が挙げられる。また、後述するように第１発光層２４および第２発光層２８に加えて第３発光層を積層することで３色の発光色の重ね合わせによりＷ発光を得る場合、上記発光色の組み合わせとしては、赤色光、青色光、緑色光の組み合わせが挙げられる。
　なお、本実施の形態では、第１発光層２４として青色の発光色の発光層を形成し、第２発光層２８として橙色の発光色の発光層を形成した。
　このように発光層として第１発光層２４および第２発光層２８を積層する場合、第１発光層２４および第２発光層２８から出射された光の混合に対してマイクロキャビティ効果が加味された光が有機ＥＬ素子２０により得られる。また、その光を、封止基板５０に設けられたＣＦ層５２によって調整することで、所望のスペクトルを有する光を外部に取り出すことができる。このようにＷ発光の発光層とマイクロキャビティ効果とＣＦ層５２とを組み合わせることで、色純度を高めることができる。
　正孔注入層２２は、第１電極２１から有機ＥＬ層４３への正孔注入効率を高める機能を有する層である。一方、電子注入層３０は、第２電極３１から有機ＥＬ層４３への電子注入効率を高める機能を有する層である。
　また、正孔輸送層２３は、第１発光層２４への正孔輸送効率を高める機能を有する層であり、正孔輸送層２７は、第２発光層２８への正孔輸送効率を高める機能を有する層である。
　一方、電子輸送層２５は、第１発光層２４への電子輸送効率を高める機能を有する層であり、電子輸送層２９は、第２発光層２８への電子輸送効率を高める機能を有する層である。
　第１発光層２４および第２発光層２８は、それぞれ、第１電極２１側から注入された正孔と第２電極３１側から注入された電子とを再結合させて光を出射する機能を有する層である。第１発光層２４および第２発光層２８は、それぞれ、低分子蛍光色素、金属錯体等の、発光効率が高い材料で形成されている。
　また、キャリア発生層２６は、第１発光層２４側に電子を、第２発光層２８側に正孔を供給するための層である。
　すなわち、正孔輸送層、発光層および電子輸送層を１ユニットと考えれば、第１発光層２４側のユニットと、第２発光層２８側のユニットとが、キャリア発生層２６を介して接続されていることになる。
　このようにＷ発光の発光層（例えば第１発光層２４および第２発光層２８）とＣＦ層５２とを組み合わせた有機ＥＬ表示装置１００では、マイクロキャビティ効果あるいはＣＦ層５２あるいはその他の方法で各サブ画素７１の発光色を変更するため、発光層をサブ画素７１毎に塗り分ける必要はない。
　このため、本実施の形態では、図５に示すように、正孔注入層２２、正孔輸送層２３、第１発光層２４、電子輸送層２５、キャリア発生層２６、正孔輸送層２７、第２発光層２８、電子輸送層２９、電子注入層３０、および第２電極３１は、第１電極２１およびエッジカバー１５を覆うように、支持基板１０における表示領域Ｒ１の全面に渡って一様に形成されている。
　なお、図５では、正孔輸送層、発光層および電子輸送層を１ユニットとしたときに、第１発光層２４側のユニットと、第２発光層２８側のユニットとが、キャリア発生層２６を介して接続されている場合を例に挙げて説明したが、本実施の形態はこれに限定されるものではない。
　例えば、第３発光層を有するユニットを同様に積層してもよいし、４つ以上のユニットを積層することもできる。
　また、第２発光層２８と第３発光層とが直接積層された積層構造を有していてもよい。
　さらには、図示していないが、必要に応じて、正孔、電子といったキャリアの流れをせき止めるキャリアブロッキング層が挿入されていてもよい。例えば、発光層と電子輸送層との間にキャリアブロッキング層として正孔ブロッキング層を追加することで、正孔が電子輸送層に抜けるのを阻止し、発光効率を向上することができる。同様に、発光層と正孔輸送層との間にキャリアブロッキング層として電子ブロッキング層を追加することで、電子が正孔輸送層に抜けるのを阻止することができる。
　また、電子輸送層とキャリア発生層との間に電子注入層を挿入することもできる。
　有機ＥＬ素子２０の構成の一例としては、例えば、下記（１）～（８）に示すような層構成およびこれらの層の組み合わせを採用することができる。
（１）第１電極／正孔注入層／正孔輸送層／発光層（第１発光層）／電子輸送層／キャリア発生層／正孔輸送層／発光層（第２発光層）／電子輸送層／電子注入層／第２電極
（２）第１電極／正孔注入層／正孔輸送層／発光層（第１発光層）／電子輸送層／電子注入層／キャリア発生層／正孔輸送層／発光層（第２発光層）／電子輸送層／電子注入層／第２電極
（３）第１電極／正孔注入層／正孔輸送層／発光層（第１発光層）／正孔ブロッキング層／電子輸送層／キャリア発生層／正孔輸送層／発光層（第２発光層）／正孔ブロッキング層／電子輸送層／電子注入層／第２電極
（４）第１電極／正孔注入層／正孔輸送層／電子ブロッキング層／発光層（第１発光層）／正孔ブロッキング層／電子輸送層／電子注入層／キャリア発生層／正孔輸送層／電子ブロッキング層／発光層（第２発光層）／正孔ブロッキング層／電子輸送層／電子注入層／第２電極
（５）第１電極／正孔注入層／正孔輸送層／発光層（第１発光層）／電子輸送層／キャリア発生層／正孔輸送層／発光層（第２発光層）／電子輸送層／キャリア発生層／正孔輸送層／発光層（第３発光層）／電子輸送層／電子注入層／第２電極
（６）第１電極／正孔注入層／正孔輸送層／電子ブロッキング層／発光層（第１発光層）／正孔ブロッキング層／電子輸送層／電子注入層／キャリア発生層／正孔輸送層／電子ブロッキング層／発光層（第２発光層）／正孔ブロッキング層／電子輸送層／電子注入層／キャリア発生層／正孔輸送層／電子ブロッキング層／発光層（第３発光層）／正孔ブロッキング層／電子輸送層／電子注入層／第２電極
（７）第１電極／正孔注入層／正孔輸送層／発光層（第１発光層）／電子輸送層／キャリア発生層／正孔輸送層／発光層（第２発光層）／発光層（第３発光層）／電子輸送層／電子注入層／第２電極
（８）第１電極／正孔注入層／正孔輸送層／電子ブロッキング層／発光層（第１発光層）／正孔ブロッキング層／電子輸送層／電子注入層／キャリア発生層／正孔輸送層／電子ブロッキング層／発光層（第２発光層）／発光層（第３発光層）／正孔ブロッキング層／電子輸送層／電子注入層／第２電極
　また、本実施の形態では、キャリア発生層を介してキャリア輸送層（正孔輸送層、電子輸送層）およびＷ発光の発光層（第１発光層２４、第２発光層２８）を設けるものとし、Ｗ発光の発光層として、第１発光層２４および第２発光層２８の少なくとも２つの発光層を設けた場合を例に挙げて説明した。
　しかしながら、発光層以外の有機層は有機ＥＬ層４３として必須の層ではなく、また、発光層は、少なくとも１つ設けられていればよい。有機ＥＬ層４３の構成は、要求される有機ＥＬ素子２０の特性に応じて適宜形成すればよい。
　したがって、上記有機ＥＬ素子２０は、一例として、例えば、（９）に示す層構成を有していてもよい。
（９）第１電極／正孔注入層／正孔輸送層／発光層（第１発光層）／電子輸送層／電子注入層／第２電極
　また、一つの層が複数の機能を有していてもよく、例えば、正孔注入層と正孔輸送層とは、上記したように互いに独立した層として形成されていてもよく、互いに一体化して設けられていてもよい。すなわち、正孔注入層および正孔輸送層として、正孔注入層と正孔輸送層とが一体化された正孔注入層兼正孔輸送層を設けてもよい。
　同様に、電子輸送層と電子注入層とは、上記したように互いに独立した層として形成されていてもよく、電子輸送層兼電子注入層として、互いに一体化して設けられていてもよい。
　なお、上記積層順は、第１電極２１を陽極とし、第２電極３１を陰極としたものである。第１電極２１を陰極とし、第２電極３１を陽極とする場合には、有機ＥＬ層４３の積層順は反転する。
　なお、第１電極２１を半透明電極とし、第２電極３１を反射電極とすることで、ボトムエミッション型の有機ＥＬ素子２０が形成される。
　一方、第１電極２１を反射電極とし、第２電極３１を半透明電極とすることで、トップエミッション型の有機ＥＬ素子２０が形成される。
　なお、有機ＥＬ素子２０の構成は上記例示の層構成に限定されるものではなく、要求される有機ＥＬ素子２０の特性に応じて所望の層構成を採用することができる。
　＜画像表示方法＞
　図６は、本実施の形態にかかる有機ＥＬ表示装置１００の画像表示方法について説明する模式図である。なお、図６では、有機ＥＬ素子２０の光路にかかる要部の構成を簡略化して示している。
　本実施の形態にかかる有機ＥＬ素子２０は、マイクロキャビティ構造を有している。
　マイクロキャビティとは、発光した光が陽極と陰極との間で多重反射し、共振することで発光スペクトルが急峻になり、また、ピーク波長の発光強度が増幅される現象である。
　マイクロキャビティ効果は、例えば、陽極や陰極の反射率および膜厚、有機層の膜厚等を最適に設計することで得ることができる。
　本実施の形態にかかる有機ＥＬ素子２０は、トップエミッション型の有機ＥＬ素子であり、図６に示すように、陰極であり発光を取り出す側の第２電極３１が半透明電極（半透過反射電極）として機能し、陽極であり発光を取り出さない側の第１電極２１が、反射電極層１１１を有することで反射電極として機能する。
　このため、第１電極２１と第２電極３１との間に設けられた有機ＥＬ層４３における発光層（図５に示す例では第１発光層２４および第２発光層２８）から発光された光は、第１電極２１における反射電極層１１１と第２電極３１との間で反射を繰り返す。
　このとき、図６に示すように、発光色毎に、各サブ画素７１Ｒ・７１Ｇ・７１Ｂにおける有機ＥＬ素子２０の光路長７３Ｒ・７３Ｇ・７３Ｂを変えることで、上記発光層から発光した光が第１電極２１の反射層と第２電極３１との間で往復し、特定波長の光の強度が増幅される。
　本実施の形態では、反射電極層１１１上に透明電極層１２１を設け、この透明電極層１２１の膜厚をサブ画素７１Ｒ・７１Ｇ・７１Ｂ毎に変更することで、各サブ画素７１Ｒ・７１Ｇ・７１Ｂにおける有機ＥＬ素子２０の光路長７３Ｒ・７３Ｇ・７３Ｂを変更している。
　具体的には、本実施の形態では、図５および図６に示すように、第１電極２１を、サブ画素７１Ｂでは反射電極層１１１のみで形成し、サブ画素７１Ｒ・７１Ｇを、反射電極層１１１と透明電極層１２１との積層構造とし、サブ画素７１Ｒ・７１Ｇにおける反射電極層１１１上の透明電極層１２１を１層または２層で構成することで、各サブ画素７１Ｒ・７１Ｇ・７１Ｂにおける透明電極層１２１の膜厚を変更している。
　なお、図５および図６に示す例では、サブ画素７１Ｂにおける透明電極層１２１の膜厚を０（ゼロ）としているが、後述する実施の形態に示すように、サブ画素７１Ｂにも透明電極層１２１が設けられていてもよい。また、サブ画素７１Ｒ・７１Ｇにおける反射電極層１１１上の透明電極層１２１は、１層または２層に限定されない。
　このように、各サブ画素７１Ｒ・７１Ｇ・７１Ｂにおける透明電極層１２１の膜厚を変更することで、マイクロキャビティ効果を変化させ、発光色を調整することができる。
　各サブ画素７１Ｒ・７１Ｇ・７１Ｂにおける有機ＥＬ素子２０の光路長７３Ｒ・７３Ｇ・７３Ｂ、すなわち、各サブ画素７１Ｒ・７１Ｇ・７１Ｂにおけるマイクロキャビティ構造内での光路の光学距離は、共振させるべき光の波長と一定関係を有するように設定される。
　つまり、上記したように各サブ画素７１Ｒ・７１Ｇ・７１Ｂにおける第１電極２１の反射電極層１１１と第２電極３１との間の距離を調整することで、光路長が一致した波長の光の強度が共振によって強まり、第２電極３１側から、波長の一致した光のみが出射される。一方、それ以外の光路長のずれた波長の光は強度が弱まる。
　したがって、これら光路長７３Ｒ・７３Ｇ・７３Ｂは、第２電極３１からの放出光の色に応じた光学長に設定される。
　本実施の形態に示すように、例えば、サブ画素７１における表示色が、Ｒ、Ｇ、Ｂである場合、各光路長７３Ｒ・７３Ｇ・７３Ｂは、これらＲ、Ｇ、Ｂの各色の発光スペクトルピーク波長に一致するように、各光路長７３Ｒ・７３Ｇ・７３Ｂが、光路長７３Ｒ＞光路長７３Ｇ＞光路長７３Ｂの順に短くなるように、各サブ画素７１Ｒ・７１Ｇ・７１Ｂにおける透明電極層１２１の膜厚が設定される。
　但し、各光の共振に適した光路長は複数存在するため、必ずしも光路長７３Ｒ＞光路長７３Ｇ＞光路長７３Ｂの順に短くならなくてもよく、それ以外の関係をもたせることも可能である。
　すなわち、Ｒ光の有機ＥＬ層４３に重なる透明電極層１２１は、Ｒ光の共振に適した厚さに設定され、Ｇ光の有機ＥＬ層４３に重なる透明電極層１２１はＧ光の共振に適した厚さに設定され、Ｂ光の有機ＥＬ層４３に重なる透明電極層１２１はＢ光の共振に適した厚さ（本実施の形態では厚さゼロ）に設定される。これにより、色純度が高い光を放出することができ、有機ＥＬ表示装置１００の色再現性を向上させることができる。
　＜有機ＥＬ表示装置１００の製造方法＞
　次に、本実施の形態にかかる有機ＥＬ表示装置１００の製造方法について説明する。
　まず、有機ＥＬ素子２０における各層の材料および積層方法の概略について説明する。
　＜有機ＥＬ素子２０における各層の材料および積層方法の概略＞
　第１電極２１は、電極材料をスパッタ法等で形成した後、フォトリソグラフィ技術およびエッチング等により、個々のサブ画素７１Ｒ・７１Ｇ・７１Ｂに対応してパターン形成される。
　第１電極２１としては、様々な導電性材料を用いることができるが、上記したように、絶縁基板１１側に光を放射するボトムエミッション型の有機ＥＬ素子２０の場合、半透明である必要がある。
　一方、絶縁基板１１とは反対側から光を放射するトップエミッション型の有機ＥＬ素子２０の場合には、第２電極３１が半透明である必要がある。
　有機ＥＬ素子２０がトップエミッション型である場合、第１電極２１における反射電極層１１１には、不透明な電極を用いることが望ましい。反射電極層１１１に用いられる反射電極材料としては、例えば、Ａｇ（銀）、Ａｇ合金、Ａｌ（アルミニウム）、Ａｌ合金、およびこれら電極材料からなる層を含む積層体（積層膜）を用いることができる。
　また、透明電極層１２１に用いられる透明電極材料としては、ＩＴＯ（Indium Tin Oxide：インジウム錫酸化物）、ＩＺＯ（Indium Zinc Oxide：インジウム亜鉛酸化物）、ガリウム添加酸化亜鉛（ＧＺＯ）等を用いることができる。
　一方、第２電極３１には、半透明電極を用いることが望ましい。半透明電極としては、例えば、金属の半透明電極単体、金属の半透明電極層と透明電極層との積層体を用いることができるが、反射率・透過率の観点から、銀が好ましい。
　また、第１電極２１および第２電極３１の積層方法としては、スパッタ法、真空蒸着法、ＣＶＤ（chemical vapor deposition、化学蒸着）法、プラズマＣＶＤ法、印刷法等を用いることができる。
　本実施の形態では、光路長の差によって出射される発光色を制御するために、第１電極２１または第２電極３１（図５および図６に示す例では第１電極２１）における透明電極層１２１の厚みをサブ画素７１Ｒ・７１Ｇ・７１Ｂ毎に変更することで、サブ画素７１Ｒ・７１Ｇ・７１Ｂにマイクロキャビティ構造を導入している。
　なお、このように透明電極層１２１の厚みを変更することでサブ画素７１Ｒ・７１Ｇ・７１Ｂにマイクロキャビティ構造を導入する方法については、後で詳述する。
　有機ＥＬ層４３の材料としては、既知の材料を用いることができる。
　正孔注入層、正孔輸送層、あるいは正孔注入層兼正孔輸送層の材料としては、例えば、アントラセン、アザトリフェニレン、フルオレノン、ヒドラゾン、スチルベン、トリフェニレン、ベンジン、スチリルアミン、トリフェニルアミン、ポルフィリン、トリアゾール、イミダゾール、オキサジアゾール、オキザゾール、ポリアリールアルカン、フェニレンジアミン、アリールアミン、およびこれらの誘導体、チオフェン系化合物、ポリシラン系化合物、ビニルカルバゾール系化合物、アニリン系化合物等の鎖状式あるいは複素環式共役系のモノマー、オリゴマー、またはポリマー等が挙げられる。
　電子輸送層、電子注入層、あるいは電子輸送層兼電子注入層の材料としては、例えば、トリス（８－キノリノラト）アルミニウム錯体、オキサジアゾール誘導体、トリアゾール誘導体、フェニルキノキサリン誘導体、シロール誘導体等が挙げられる。
　発光層の材料としては、低分子蛍光色素、金属錯体等の発光効率が高い材料が用いられる。例えば、アントラセン、ナフタレン、インデン、フェナントレン、ピレン、ナフタセン、トリフェニレン、ペリレン、ピセン、フルオランテン、アセフェナントリレン、ペンタフェン、ペンタセン、コロネン、ブタジエン、クマリン、アクリジン、スチルベン、およびこれらの誘導体、トリス（８－キノリノラト）アルミニウム錯体、ビス（ベンゾキノリノラト）ベリリウム錯体、トリ（ジベンゾイルメチル）フェナントロリンユーロピウム錯体、ジトルイルビニルビフェニル、ヒドロキシフェニルオキサゾール、ヒドロキシフェニルチアゾール等が挙げられる。
　なお、発光層には、それぞれ、単一の材料を用いてもよく、ある材料をホスト材料とし、他の材料をゲスト材料またはドーパントとして混ぜ込んだ混合材料を用いてもよい。
　キャリア発生層の材料としては、酸化モリブデンや五酸化バナジウム等の金属酸化物、あるいはそれらと芳香族炭化水素やカルバゾール誘導体等とを共蒸着したもの、ＡｕやＡｇの金属薄膜、ＩＺＯやＩＴＯ等の透明導電層（透明電極層）、等が挙げられる。
　＜有機ＥＬ表示装置１００の製造方法＞
　次に、有機ＥＬ表示装置１００の製造方法について説明する。
　但し、本実施の形態に記載されている各構成要素の寸法、材質、形状等はあくまで一実施の形態に過ぎず、これによって本発明の範囲が限定解釈されるべきではない。
　まず、図７を参照して、有機ＥＬ表示装置１００の製造工程の流れの概要について説明する。
　図７は、有機ＥＬ表示装置１００の製造工程の一例を工程順に示すフローチャートである。
　また、前記したように、本実施の形態に記載の積層順は、第１電極２１を陽極とし、第２電極３１を陰極としたものであり、第１電極２１を陰極とし、第２電極３１を陽極とする場合には、第１電極２１と第２電極３１とで、その材料並びに厚みが反転する。
　まず、ステップＳ１において、既知の方法で、絶縁基板１１の表示領域Ｒ１上に、図５に示すように、ＴＦＴ１２、信号線１４、層間絶縁膜１３、およびコンタクトホール１３ａを形成する。
　本実施の形態のようにトップエミッション型の有機ＥＬ表示装置１００を製造する場合、絶縁基板１１としては、例えば、板厚０．７～１．１ｍｍの無アルカリガラス基板等のガラス基板あるいはプラスチック基板が用いられる。
　なお、絶縁基板１１のＸ軸方向およびＹ軸方向の大きさは、用途等に応じて適宜設定すればよく、特に限定されるものではない。なお、本実施の形態では、板厚０．７ｍｍの無アルカリガラス基板を使用した。
　層間絶縁膜１３およびコンタクトホール１３ａは、公知の技術でＴＦＴ１２並びに信号線１４等が形成された絶縁基板１１上に感光性樹脂を塗布し、フォトリソグラフィ技術によりパターニングを行うことで形成される。
　なお、層間絶縁膜１３としては、既知の感光性樹脂を用いることができる。上記感光性樹脂としては、例えば、アクリル樹脂やポリイミド樹脂等が挙げられる。層間絶縁膜１３の膜厚としては、ＴＦＴ１２による段差を補償することができればよく、特に限定されるものではない。本実施の形態では、例えば、アクリル樹脂を、約２μｍの膜厚で成膜した。
　なお、この工程で、ＴＦＴ１２を駆動するためのゲートラインおよびソースライン等の信号線１４が端子部領域Ｒ３まで引き出されるようにパターン形成される。また、この工程で、例えば、図３に示すように、第２電極接続領域Ｒ２に、接続部６０をパターン形成する。
　次に、ステップＳ２において、サブ画素７１Ｒ・７１Ｇ・７１Ｂ毎に厚みの異なる第１電極２１を作製する。なお、上記したように有機ＥＬ表示装置１００がトップエミッション型である場合の第１電極２１の作製方法については、後で詳述する。
　その後、ステップＳ３で、層間絶縁膜１３上に、第１電極２１の端部（パターン端部）を被覆するとともに、図４に示すようにサブ画素７１Ｒ・７１Ｇ・７１Ｂ毎に開口部１５Ｒ・１５Ｇ・１５Ｂが形成されるようにエッジカバー１５を作製する。
　層間絶縁膜１３同様、エッジカバー１５には、既知の感光性樹脂を用いることができる。上記感光性樹脂としては、例えば、アクリル樹脂やポリイミド樹脂等が挙げられる。
　エッジカバー１５は、隣り合うサブ画素７１における第１電極２１の層厚の違いによる段差を補償するとともに、上記第１電極２１の端部で、第１電極２１と第２電極３１とが短絡することを防止するために、第１電極２１の膜厚が最も厚いサブ画素７１Ｒにおける第１電極２１の表面からの高さが、例えば約１μｍとなるように設定される。
　本実施の形態では、サブ画素７１Ｒにおける第１電極２１の表面からの高さが約１μｍとなるように、層間絶縁膜１３の表面からの高さが約１．２μｍのアクリル樹脂からなるエッジカバー１５をパターニング形成した。
　以上の工程により、第１電極２１およびエッジカバー１５が形成された支持基板１０が作製される。
　次に、ステップＳ４で、上記のような工程を経た支持基板１０に対し、脱水のための減圧ベークおよび第１電極２１の表面洗浄として酸素プラズマ処理を施した後、図５に示すように第１電極２１およびエッジカバー１５を被覆するように、支持基板１０の表示領域Ｒ１の全面に有機ＥＬ層４３を作製する。なお、有機ＥＬ層４３の作製方法については後で具体的に説明する。
　その後、ステップＳ５で、既知の方法で、第２電極３１を形成する。具体的には、第２電極３１を、表示領域Ｒ１の全面に形成するとともに、第２電極接続領域Ｒ２の接続部６０と電気的に接続するため、それらの領域が露出するように、例えば蒸着用のマスクを用いた蒸着法によりパターン形成する。なお、第２電極３１の作製には、有機ＥＬ層４３と同様の方法を用いることができる。
　第２電極３１の膜厚は、１０～３０ｎｍであることが好ましい。第２電極３１の膜厚が１０ｎｍ未満の場合には光の反射が十分行えず、マイクロキャビティ効果を十分得ることができないおそれがある。一方、第２電極３１の膜厚が３０ｎｍを超える場合には、光の透過率が下がって輝度が低下するおそれがある。本実施の形態では、第２電極３１としてＡｇを２０ｎｍの膜厚で形成した。
　これにより、支持基板１０上に、第１電極２１、有機ＥＬ層４３、および第２電極３１からなる有機ＥＬ素子２０を形成した。
　次いで、ステップＳ６で、図２に示すように、有機ＥＬ素子２０が形成された支持基板１０と封止基板５０とを、封止樹脂層４１にて貼り合わせ、有機ＥＬ素子２０の封入を行う。
　また、有機ＥＬ素子２０の封入は、例えば、以下のようにして行うことができる。
　まず、図３に示す支持基板１０における表示領域Ｒ１および第２電極接続領域Ｒ２を囲む枠状の封止領域Ｌに、図２に示すように封止樹脂層４１を形成する。
　次いで、支持基板１０と封止樹脂層４１とで囲まれた空間に、第２電極３１を覆うように、酸素や水分が外部から有機ＥＬ素子２０内に浸入することを阻止する保護膜として、乾燥剤を含有した接着性を有する充填樹脂層４２を充填する。
　充填樹脂層４２には、例えば、エポキシ樹脂等が用いられる。充填樹脂層４２の膜厚は、例えば１～２０μｍである。
　その後、この封止樹脂層４１を介して、支持基板１０と封止基板５０とを貼り合わせる。
　これにより、支持基板１０と封止基板５０と封止樹脂層４１および充填樹脂層４２とにより、有機ＥＬ素子２０が密封される。
　封止基板５０としては、例えば、０．４～１．１ｍｍの板厚を有するガラス基板あるいはプラスチック基板等の絶縁基板が用いられる。なお、本実施の形態では、板厚０．７ｍｍの無アルカリガラス基板を用いた。
　その後、ステップＳ７において、図２に示すように、支持基板１０の端子部領域Ｒ３の電気配線端子２に、例えば図示しないＡＣＦ（Anisotropic Conductive Film：異方性導電膜）を介して、回路部１０２の接続端子１０３を接続する。このようにして、有機ＥＬ表示装置１００が製造される。
　なお、封止基板５０のＸ軸方向およびＹ軸方向の大きさは、目的とする有機ＥＬ表示装置１００のサイズにより適宜調整してもよく、支持基板１０における絶縁基板１１と略同一のサイズの絶縁基板を使用し、有機ＥＬ素子２０を封止した後で、目的とする有機ＥＬ表示装置１００のサイズに従って分断してもよい。
　＜有機ＥＬ層４３の作製工程の流れ＞
　次に、図５に示す構成を有する有機ＥＬ表示装置１００を例に挙げて、ステップＳ４における有機ＥＬ層４３の作製工程の流れの概要について説明する。
　図８は、有機ＥＬ層４３の作製工程の一例を工程順に示すフローチャートである。
　但し、図８に示す積層順は、第１電極２１を陽極とし、第２電極３１を陰極としたものであり、第１電極２１を陰極とし、第２電極３１を陽極とする場合には、有機ＥＬ層４３の積層順は反転する。
　図７に示すステップＳ４では、脱水のための減圧ベークおよび第１電極２１の表面洗浄として酸素プラズマ処理が施された支持基板１０に対し、図８に示すように、まず、正孔注入層２２を、第１電極２１およびエッジカバー１５を被覆するように、支持基板１０の表示領域Ｒ１の全面に、蒸着によりパターン形成する（ステップＳ１１）。
　上記パターン形成には、例えば真空蒸着法が用いられる。真空蒸着法では、表示領域Ｒ１の全面が開口したマスク（オープンマスク）が密着固定された支持基板１０の被蒸着面を蒸着源に対向させて、蒸着源からの蒸着粒子（成膜材料）を、マスクの開口を通して被蒸着面に蒸着させる。これにより、蒸着源より飛散した蒸着粒子を、オープンマスクの開口部を通じて表示領域Ｒ１の全面に均一に蒸着させる。
　なお、上記蒸着は、例えば、表示領域Ｒ１の全面が開口したオープンマスクを、支持基板１０に対しアライメント調整を行った後に密着して貼り合わせ、支持基板１０とオープンマスクとを共に回転させながら、蒸着源より飛散した蒸着粒子を、オープンマスクの開口部を通じて表示領域Ｒ１に蒸着させてもよく、上記オープンマスクを使用し、支持基板１０とオープンマスクとが密着固定された状態で蒸着源を走査して蒸着するようなスキャン蒸着を行ってもよい。
　なお、ここで表示領域Ｒ１の全面に蒸着とは、隣接した色の異なるサブ画素間に渡って途切れなく蒸着することを意味する。
　上記蒸着には、従来と同様の真空蒸着装置を用いることができる。したがって、ここでは、真空蒸着装置並びに蒸着方法の詳細については、その説明並びに図示を省略する。
　なお、上記したように真空蒸着装置を用いて蒸着膜を成膜する場合、該真空蒸着装置は、真空ポンプによって、１．０×１０－４Ｐａ以上の真空到達率に設定されていることが望ましい。言い換えれば、真空チャンバ内の圧力は、１．０×１０－４Ｐａ以下に設定されていることが望ましい。
　蒸着粒子の平均自由行程は、１．０×１０－３Ｐａよりも高い真空度となることで、必要十分な値が得られる。一方、真空度が１．０×１０－３Ｐａよりも低いと、同平均自由行程が短くなるため、蒸着粒子が散乱されて、被成膜基板である支持基板１０への到達効率が低下したり、不要な領域へ蒸着粒子が付着したりする。このため、真空チャンバは、上記真空到達率に設定されていることが望ましい。
　次いで、ステップＳ１２において、オープンマスクを使用し、正孔輸送層２３を、正孔注入層２２を被覆するように、正孔注入層２２と同じパターンで、正孔注入層２２と同様にして、表示領域Ｒ１の全面にパターン形成（蒸着）する。
　その後、オープンマスクを使用し、上記正孔輸送層２３を被覆するように、正孔注入層２２および正孔輸送層２３と同じパターンで、正孔注入層２２および正孔輸送層２３と同様にして、表示領域Ｒ１の全面に、各ステップで、第１発光層２４（ステップＳ１３）、電子輸送層２５（ステップＳ１４）、キャリア発生層２６（ステップＳ１５）、正孔輸送層２７（ステップＳ１６）、第２発光層２８（ステップＳ１７）、電子輸送層２９（ステップＳ１８）、電子注入層３０（ステップＳ１９）を、この順に、一様にパターン形成（蒸着）する。
　これら有機ＥＬ層４３の膜厚は、例えば従来と同様に設定される。
　なお、正孔注入層２２と正孔輸送層２３とは、上記したように独立した層として形成されていてもよく、前記したように一体化されていてもよい。各々の膜厚としては、例えば、１～１００ｎｍである。また、正孔注入層２２と正孔輸送層２３との合計の膜厚は、例えば２～２００ｎｍである。
　また、電子輸送層２９と電子注入層３０とは、上記したように独立した層として形成されていてもよく、前記したように一体化されていてもよい。
　電子輸送層２５、電子輸送層２９、電子注入層３０の各々の膜厚としては、例えば、１～１００ｎｍである。また、電子輸送層２９と電子注入層３０との合計の膜厚は、例えば２０～２００ｎｍである。
　第１発光層２４および第２発光層２８の各々の膜厚は、例えば、１０～１００ｎｍである。
　また、キャリア発生層２６の膜厚は、例えば、１～３０ｎｍである。
　本実施の形態では、正孔注入層２２として膜厚２ｎｍの銅フタロシアニンを成膜した。また、正孔輸送層２３として、膜厚３０ｎｍのＮＰＢ（４，４’－ビス［Ｎ－（１－ナフチル）－Ｎ－フェニルアミノ］ビフェニル）を成膜した。
　また、電子輸送層２５および電子輸送層２９として、それぞれ膜厚４０ｎｍのオキサジアゾール誘導体を成膜した。また、電子注入層３０として、膜厚１ｎｍのフッ化リチウムを成膜した。
　また、第１発光層２４および第２発光層２８として、それぞれイリジウム錯体をゲスト材料とし、ホスト材料としてＣＢＰ（４，４’－Ｎ，Ｎ’－ジカルバゾール－ビフェニル）を共蒸着したものを膜厚３０ｎｍで成膜した。また、キャリア発生層２６として、酸化モリブデンとＮＰＢとを共蒸着したものを、膜厚１０ｎｍで成膜した。
　なお、第３発光層を有するユニットを積層する場合、例えば、ステップＳ１８とステップＳ１９との間に、二点鎖線で示すように、キャリア発生層（ステップＳ２１）、正孔輸送層（ステップＳ２２）、第３発光層（ステップＳ２３）、電子輸送層（ステップＳ２４）を、この順に、一様にパターン形成（蒸着）する。
　この場合のキャリア発生層、正孔輸送層、第３発光層、電子輸送層の材料および膜厚としては、例えば、第２発光層２８を有するユニットと同様に設定すればよい。
　このような有機ＥＬ表示装置１００において、信号線１４からの信号入力によりＴＦＴ１２をＯＮ（オン）させると、第１電極２１から有機ＥＬ層４３へホール（正孔）が注入される。一方で、第２電極３１から有機ＥＬ層４３に電子が注入され、正孔と電子とが各発光層内で再結合し、再結合した正孔および電子がエネルギーを失活する際に、光として出射される。
　本実施の形態では、第１発光層２４および第２発光層２８は、異なる発光色の発光層であり、第１発光層２４および第２発光層２８から出射された光の混合がマイクロキャビティ効果を受けた結果の光が有機ＥＬ素子２０により得られる。
　＜第１電極２１の作製方法＞
　次に、トップエミッション型の有機ＥＬ表示装置１００における第１電極２１の作製方法（すなわち、サブ画素７１毎に光路長が異なる電極の作製方法）について説明する。
　図１の（ａ）～（ｉ）は、ステップＳ２に示す、トップエミッション型の有機ＥＬ表示装置１００における第１電極２１の作製方法の一例を工程順に示す断面図である。
　まず、図５に示す層間絶縁膜１３およびコンタクトホール１３ａが形成された支持基板１０上に、図１の（ａ）に示すように、金属材料等の反射電極材料からなる反射電極層１１１を、スパッタリング法等により成膜する。
　次いで、上記反射電極層１１１上に、サブ画素７１Ｒ・７１Ｇ・７１Ｂ毎に、フォトリソグラフィによりレジストパターン２０１Ｒ・２０１Ｇ・２０１Ｂ（第２のレジストパターン）を形成する。その後、各レジストパターン２０１Ｒ・２０１Ｇ・２０１Ｂをマスクとして反射電極層１１１をエッチングした後、これらレジストパターン２０１Ｒ・２０１Ｇ・２０１Ｂをレジスト剥離液により剥離洗浄する。
　これにより、図１の（ｂ）に示すように、反射電極層１１１を、各色のサブ画素７１Ｒ・７１Ｇ・７１Ｂ毎に分離するようにパターニングする。すなわち、各色のサブ画素７１Ｒ・７１Ｇ・７１Ｂ毎にパターン化された反射電極層１１１を形成する。
　上記反射電極層１１１に用いられる反射電極材料としては、非晶質（アモルファス）のＩＴＯと電食反応しない反射電極材料が好ましく、例えば、Ａｇ、Ａｇ合金、およびＡｌ合金からなる群より選ばれる何れか１種を用いることができる。そのなかでも、ＡｇまたはＡｇ合金が好適である。
　また、反射電極層１１１の厚みは、例えば、５０～１５０ｎｍに設定される。本実施の形態では、反射電極層１１１として、電極厚１００ｎｍのＡｇ電極を作製した。
　なお、上記エッチングには、エッチング液として、例えば、リン酸・硝酸・酢酸の混合液や塩化第二鉄等のエッチング液を用いたウェットエッチングが用いられる。また、レジスト剥離液には、例えば、モノイソプロパノールアミン等が用いられる。
　次に、図１の（ｃ）に示すように、上記支持基板１０上に、反射電極層１１１を覆うように、透明電極層１２１である、非晶質（アモルファス）のＩＴＯ（以下、「ａ－ＩＴＯ」と記す）層１１２（第１の透明電極層）およびＩＺＯ層１１３（第２の透明電極層）を、例えばスパッタリングにより、この順に積層する。
　このとき、ａ－ＩＴＯ層１１２およびＩＺＯ層１１３は、ａ－ＩＴＯ層１１２およびＩＺＯ層１１３の合計の膜厚が、光路長が最も長いサブ画素７１Ｒの光路長７３Ｒが得られるような膜厚に設定される。
　ａ－ＩＴＯ層１１２の膜厚は、例えば、４０～５０ｎｍに設定される。また、ＩＺＯ層１１３の膜厚は、例えば、４５～５５ｎｍに設定される。本実施の形態では、ａ－ＩＴＯ層１１２の膜厚を４５ｎｍ、ＩＺＯ層１１３の膜厚を５０ｎｍとした。
　続いて、図１の（ｄ）に示すように、サブ画素７１Ｒおよびサブ画素７１Ｇに、フォトリソグラフィにより、平面視で、パターン化された反射電極層１１１と重畳するように、平面視で、パターン化された反射電極層１１１と同じパターンを有し、かつ、サブ画素７１Ｒとサブ画素７１Ｇとで厚みの異なるレジストパターン２０２Ｒ・２０２Ｇ（第２のレジストパターン）を形成する。
　本実施の形態では、二重露光を行うことによって、サブ画素７１Ｒのレジストパターン２０２Ｒの方がサブ画素７１Ｇのレジストパターン２０２Ｇよりも厚くなるように、サブ画素７１Ｒとサブ画素７１Ｇとでレジストパターン２０２Ｒ・２０２Ｇの膜厚を変更している。
　二重露光では、まず、例えば、サブ画素７１Ｒ・７１Ｇにそれぞれレジストパターン２０２Ｒ・２０２Ｇが形成されるように、フォトレジストの第１露光（フル露光）を行う。その後、サブ画素７１Ｇのレジストパターン２０２Ｇを構成するフォトレジストが完全に露光されないような露光量で、サブ画素７１Ｇのフォトレジストを第２露光（ハーフ露光）する。これにより、現像後に、サブ画素７１Ｇのレジストパターン２０２Ｇの膜厚が減少し、サブ画素７１Ｒのレジストパターン２０２Ｒの膜厚よりも小さくなる。
　本実施の形態では、第１露光および第２露光にステッパ露光機を使用し、第１露光の露光量を５０ｍＪ／ｃｍ２、第２露光の露光量を３０ｍＪ／ｃｍ２とすることで、サブ画素７１Ｒに膜厚１．６μｍのレジストパターン２０２Ｒを形成し、サブ画素７１Ｇに膜厚０．８μｍのレジストパターン２０２Ｇを形成した。
　なお、本実施の形態では、二重露光によりサブ画素７１Ｒとサブ画素７１Ｇとでフォトレジストの露光量を変更したが、ハーフトーンマスクを用いて、サブ画素７１Ｒとサブ画素７１Ｇとで露光量を変更してもよい。
　その後、レジストパターン２０２Ｒ・２０２Ｇをマスクとして、エッチング液を用いて、レジストパターン２０２Ｒ・２０２Ｇでマスクされていないａ－ＩＴＯ層１１２およびＩＺＯ層１１３（すなわち、サブ画素７１Ｒ・７１Ｇ以外のａ－ＩＴＯ層１１２およびＩＺＯ層１１３）を一括してウェットエッチングする。
　上記エッチング液としては、シュウ酸等を用いることができる。
　これにより、図１の（ｅ）に示すように、上記ａ－ＩＴＯ層１１２およびＩＺＯ層１１３からなる透明電極層１２１を、サブ画素７１Ｒ・７１Ｇ毎にパターン化する。
　なお、このとき、反射電極層１１１であるＡｇはエッチングされないか、または、エッチング速度が著しく遅い。このため、図１の（ｅ）に示すように、サブ画素７１Ｇには、反射電極層１１１のみが残る。
　続いて、ドライエッチング装置を用いてアッシング処理してレジストパターン２０２Ｒ・２０２Ｇの表面を分解・除去して退行させることにより、図１の（ｆ）に示すように、サブ画素７１Ｒにおけるレジストパターン２０２Ｒを薄膜化する一方、サブ画素７１Ｇにおけるレジストパターン２０２Ｇを完全に除去する。これにより、サブ画素７１ＧにおけるＩＺＯ層１１３の表面を露出させる。
　上記アッシング処理には、例えばＯ２アッシング処理を用いることができる。本実施の形態では、ドライエッチング装置として東京エレクトロン社製の「ＨＴシリーズ」を使用し、サブ画素７１Ｇにおけるレジストパターン２０２Ｇが完全に除去されるまでアッシング処理を行った。
　その後、上記支持基板１０を熱処理（アニール）することにより、図１の（ｇ）に示すように、ａ－ＩＴＯ層１１２を結晶化させる。
　なお、上記熱処理における処理温度並びに処理時間は、ａ－ＩＴＯ層１１２を結晶化させることができるように適宜設定すればよく、特に限定されるものではない。
　本実施の形態では、２００℃で１時間、熱処理を行った。これにより、ａ－ＩＴＯが結晶性のＩＴＯ（以下、「ｐ－ＩＴＯ」と記す）に転化した。この結果、サブ画素７１Ｒ・７１Ｇでは、ＩＺＯ層１１３の下層のａ－ＩＴＯ層１１２が、図１の（ｇ）に示すように、ｐ－ＩＴＯ層１１４に転化した。
　なお、ａ－ＩＴＯからｐ－ＩＴＯへの転化においては、膜厚の減少等はなく、ａ－ＩＴＯの成膜時の膜厚が維持される。
　その後、サブ画素７１Ｒに残ったレジストパターン２０２Ｒをマスクとして、エッチング液を用いて、レジストパターン２０２ＲでマスクされていないＩＺＯ層１１３をウェットエッチングする。
　このときのエッチング液としては、シュウ酸等、図１の（ｅ）に示す工程で、ａ－ＩＴＯ層１１２およびＩＺＯ層１１３のエッチングに使用したエッチング液と同様のエッチング液を使用することができる。
　このとき、ｐ－ＩＴＯ層１１４（多結晶の第１の透明電極層）であるｐ－ＩＴＯは、上記エッチング液（シュウ酸）でエッチングされないか、または、エッチング速度が著しく遅い。
　また、前記したように、反射電極層１１１であるＡｇはエッチングされないか、または、エッチング速度が著しく遅い。このため、サブ画素７１Ｂの反射電極層１１１はエッチングにより除去されずに残る。
　したがって、図１の（ｇ）に示すウェットエッチング工程では、サブ画素７１ＧにおけるＩＺＯ層１１３として用いられるＩＺＯのみがエッチングされる。
　この結果、図１の（ｈ）に示すように、サブ画素７１Ｇでは、透明電極層１２１としてｐ－ＩＴＯ層１１４のみが残り、ｐ－ＩＴＯ層１１４からなる透明電極層１２１とその下の反射電極層１１１との積層構造を有する第１電極２１が得られる。
　また、サブ画素７１Ｂでは、反射電極層１１１からなる第１電極２１が得られる。
　その後、図１の（ｉ）に示すように、サブ画素７１Ｒに残っているレジストパターン２０２Ｒが完全に除去されるまでアッシング処理を行い、サブ画素７１ＲにおけるＩＺＯ層１１３の表面を露出させる。これにより、サブ画素７１Ｒでは、上層側からＩＺＯ層１１３およびｐ－ＩＴＯ層１１４がこの順に積層された透明電極層１２１とその下の反射電極層１１１との積層構造を有する第１電極２１が得られる。
　上記アッシング処理には、図１の（ｆ）に示す工程同様、例えばＯ２アッシング処理を用いることができる。また、上記アッシング処理には、図１の（ｆ）に示す工程で用いたドライエッチング装置と同じドライエッチング装置を用いることができる。
　なお、このとき、レジスト剥離液によるウェット処理を併用してもよい。あるいは、レジスト剥離液によるウェット処理のみでサブ画素７１Ｒに残っているレジストパターン２０２Ｒを除去してもよい。
　以上の処理を経ることによって、図１の（ｉ）に示すように、異なる色のサブ画素７１Ｒ・７１Ｇ・７１Ｂ毎に、透明電極層１２１の膜厚を変えることができる。
　本実施の形態では、このようにして第１電極２１を形成した後、ステップＳ３に示すように、エッジカバー１５を作製する。
　＜効果＞
　本実施の形態によれば、フォトリソグラフィ１回のみで、透明電極層の積層数、言い換えれば第１電極２１の厚みを、サブ画素７１毎に任意に変更することができる。また、本実施の形態によれば、反射電極層１１１のパターニングも含めても２回のフォトリソグラフィで、サブ画素７１毎に厚みが異なる第１電極２１を形成することができる。したがって、従来よりも少ない回数のフォトリソグラフィで、第１電極２１の膜厚、言い換えれば、有機ＥＬ素子２０の光路長を、サブ画素７１毎に変更することができる。
　したがって、従来よりもコストダウンおよびフットプリントの低減を図ることができる。
　また、前記したように従来の方法では、フォトレジストの剥離およびベーク工程が多くなるため、反射電極層の表面が荒れたり酸化したりして反射効率が低下したり、反射電極層の表面荒れによる電極間リークが発生し、画素欠陥になるおそれがあった。
　しかしながら、本実施の形態によれば、露光、現像、レジスト剥離処理等の回数を低減させることができるので、そのようなおそれがなく、有機ＥＬ用基板である支持基板１０の品質を向上させることができる。また、処理タクトを短くすることができる。
　次に、本実施の形態にかかる各種変形例について説明する。
　＜第１電極２１の作製方法の変形例＞
　本実施の形態では、図１の（ｆ）に示すようにアッシング処理によりサブ画素７１Ｒにおけるレジストパターン２０２Ｒの薄膜化およびサブ画素７１Ｇにおけるレジストパターン２０２Ｇの除去を行った後、図１の（ｇ）に示すように熱処理によりａ－ＩＴＯ層１１２を結晶化させる場合を例に挙げて説明した。
　しかしながら、図１の（ｆ）に示す工程と図１の（ｇ）に示す工程とは、工程順を入れ替えることができる。
　図９の（ａ）～（ｉ）は、ステップＳ２に示す、トップエミッション型の有機ＥＬ表示装置１００における第１電極２１の作製方法の他の例を工程順に示す断面図である。
　図９の（ａ）～（ｅ）に示す工程は、図１の（ａ）～（ｅ）に示す工程と同じである。本変形例では、図９の（ｅ）に示す、図１の（ｅ）で説明した工程の後、アッシング処理することなく、図１の（ｆ）に示すように、支持基板１０を熱処理することにより、サブ画素７１Ｒ・７１Ｇのａ－ＩＴＯ層１１２を結晶化させる。
　なお、ここでも、上記熱処理における処理温度並びに処理時間は、ａ－ＩＴＯ層１１２を結晶化させることができるように適宜設定すればよく、特に限定されるものではない。
　本変形例でも、２００℃で１時間、熱処理することで、ＩＺＯ層１１３の下層のａ－ＩＴＯ層１１２であるａ－ＩＴＯがｐ－ＩＴＯに転化してなるｐ－ＩＴＯ層１１４を形成した。
　本変形例では、その後、ドライエッチング装置を用いて、図１の（ｆ）に示す工程と同様にしてアッシング処理することで、レジストパターン２０２Ｒ・２０２Ｇの表面を分解・除去して退行させる。これにより、図９の（ｇ）に示すように、サブ画素７１Ｒにおけるレジストパターン２０２Ｒを薄膜化する一方、サブ画素７１Ｇにおけるレジストパターン２０２Ｇを完全に除去する。これにより、サブ画素７１ＧにおけるＩＺＯ層１１３の表面を露出させる。
　その後、サブ画素７１Ｒに残ったレジストパターン２０２Ｒをマスクとして、エッチング液を用いて、レジストパターン２０２ＲでマスクされていないＩＺＯ層１１３をウェットエッチングする。
　この結果、図９の（ｈ）に示すように、図１の（ｈ）同様、サブ画素７１Ｇでは、透明電極層１２１としてｐ－ＩＴＯ層１１４のみが残り、ｐ－ＩＴＯ層１１４からなる透明電極層１２１とその下の反射電極層１１１との積層構造を有する第１電極２１が得られる。
　後は、図９の（ｈ）・（ｉ）に示すように、図１の（ｈ）・（ｉ）と同様にしてウェットエッチングおよびレジストパターン２０２Ｒの除去を行うことで、図９の（ｉ）に示すように、異なる色のサブ画素７１Ｒ・７１Ｇ・７１Ｂ毎に、透明電極層１２１の膜厚を変えることができる。
　＜有機ＥＬ素子２０の封止方法の変形例＞
　また、本実施の形態では、上記したように、乾燥剤を含有した接着性の充填樹脂層４２を有機ＥＬ素子２０上に形成することで、支持基板１０と封止基板５０との貼り合せ、並びに、有機ＥＬ素子２０の封入を行う場合を例に挙げて説明した。
　しかしながら、本実施の形態はこれに限定されるものではない。支持基板１０、封止基板５０、および封止樹脂層４１で囲まれた空間に封止樹脂を充填する代わりに、上記空間に不活性ガスを封入した中空構造としてもよい。また、それに加えて、中空構造内に乾燥剤を塗布あるいは貼付した構造を有していてもよい。但し、封止基板５０側から光を射出する場合、乾燥剤によって遮光されないようにする必要がある。
　また、本実施の形態では、支持基板１０上に、有機ＥＬ素子２０および封止樹脂層４１、充填樹脂層４２、封止基板５０が、この順に設けられた構成を有している場合を例に挙げて説明した。しかしながら、本実施の形態はこれに限定されるものではない。
　例えば、有機ＥＬ素子２０の封止性能をより向上するために、有機ＥＬ素子２０の上に、図示しない無機膜や有機・無機の混合積層膜等が積層されていてもよい。
　さらに、無機膜や有機・無機の混合積層膜等だけで有機ＥＬ素子２０の封止性能が十分であれば、封止樹脂層４１や封止基板５０、充填樹脂層４２を省くこともできる。
　また、本実施の形態では、枠状に形成された封止樹脂層４１を介して、支持基板１０と封止基板５０とを貼り合わせることによって、有機ＥＬ素子２０の封止を行う場合を例に挙げて説明した。
　しかしながら、有機ＥＬ素子２０の封止方法はこれに限定されるものではなく、例えば封止樹脂の代わりにフリットガラス（粉末ガラス）を枠状に形成して、有機ＥＬ素子２０の封止を行ってもよい。
　＜画素構成の変形例＞
　また、本実施の形態では、１つの画素７０が、Ｒ、Ｇ、Ｂの３色のサブ画素７１Ｒ・７１Ｇ・７１Ｂで構成されている場合を例に挙げて説明した。しかしながら、本実施の形態はこれに限定されるものではない。１つの画素７０は、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）等、Ｒ、Ｇ、Ｂ以外の３色のサブ画素７１で構成されていてもよい。
　また、本実施の形態では、上記したように、ＴＦＴ１２を各サブ画素７１に形成したアクティブマトリクス型の有機ＥＬ表示装置１００を例に挙げている。しかしながら、本実施の形態はこれに限定されるものではなく、有機ＥＬ素子２０の駆動方式に影響されないようであれば、ＴＦＴが形成されていないパッシブマトリクス型の有機ＥＬ表示装置の製造についても、本発明を適用することができる。
　＜有機ＥＬ層４３の作製方法の変形例＞
　また、本実施の形態では、有機ＥＬ層４３を真空蒸着法により作製する場合を例に挙げて説明した。しかしながら、有機ＥＬ層４３の作製方法はこれに限定されるものではなく、インクジェット法、レーザ転写法等、従来公知の有機膜の成膜方法を適宜選択・採用することができることは、言うまでもない。
　＜表示装置の変形例＞
　また、本実施の形態では、本実施の形態で製造される表示装置として、発光素子に有機ＥＬ素子を用いた表示装置を例に挙げて説明した。しかしながら、本実施の形態はこれに限定されるものではなく、例えば無機ＥＬ素子のような微小共振器として構成することが可能な発光素子を用いた表示装置にも広く適用が可能である。
　〔実施の形態２〕
　本実施の形態について主に図１０の（ａ）～（ｉ）に基づいて説明すれば、以下の通りである。
　なお、本実施の形態では、主に、実施の形態１との相違点について説明するものとし、実施の形態１で用いた構成要素と同一の機能を有する構成要素には同一の番号を付し、その説明を省略する。
　本実施の形態にかかる有機ＥＬ表示装置１００の構成は、実施の形態１と同じである。本実施の形態では、ステップＳ２に示す、第１電極２１の作製方法が、実施の形態１と異なっている。そこで、本実施の形態では、ステップＳ２に示す、第１電極２１の他の作製方法について説明する。
　＜第１電極２１の作製方法＞
　図１０の（ａ）～（ｉ）は、ステップＳ２に示す、トップエミッション型の有機ＥＬ表示装置１００における第１電極２１の作製方法の一例を工程順に示す断面図である。
　本実施の形態では、まず、図５に示す層間絶縁膜１３およびコンタクトホール１３ａが形成された支持基板１０上に、図１０の（ａ）に示すように、金属材料等の反射電極材料からなる反射電極層１１１、透明電極層１２１であるａ－ＩＴＯ層１１２（第１の透明樹脂層）およびＩＺＯ層１１３（第２の透明樹脂層）を、例えばスパッタリングにより、この順に積層する。
　本実施の形態でも、上記反射電極材料としては、実施の形態１と同様の反射電極材料を用いることができる。また、反射電極材料の厚み（すなわち反射電極層１１１の厚み）も実施の形態１と同様に設定することができる。なお、本実施の形態では、反射電極層１１１として、実施の形態１と同じく、電極厚１００ｎｍのＡｇ電極を作製した。
　また、本実施の形態でも、実施の形態１と同様に、ａ－ＩＴＯ層１１２およびＩＺＯ層１１３は、ａ－ＩＴＯ層１１２およびＩＺＯ層１１３の合計の膜厚が、光路長が最も長いサブ画素７１Ｒの光路長７３Ｒが得られるような膜厚に設定される。本実施の形態でも、実施の形態１と同じく、ａ－ＩＴＯ層１１２の膜厚を４５ｎｍ、ＩＺＯ層１１３の膜厚を５０ｎｍとした。
　次いで、図１０の（ｂ）に示すように、上記ＩＺＯ層１１３上に、サブ画素７１Ｒ・７１Ｇ・７１Ｂ毎に、フォトリソグラフィにより、サブ画素７１Ｒ・７１Ｇ・７１Ｂ毎に厚みの異なるレジストパターン２１１Ｒ・２１１Ｇ・２１１Ｂ（第１のレジストパターン）を形成する。
　本実施の形態では、三重露光を行うことによって、各サブ画素７１Ｒ・７１Ｇ・７１Ｂのレジストパターン２１１Ｒ・２１１Ｇ・２１１Ｂの膜厚が、サブ画素７１Ｒのレジストパターン２１１Ｒ＞サブ画素７１Ｇのレジストパターン２１１Ｇ＞サブ画素７１Ｂのレジストパターン２１１Ｂとなるように、各サブ画素７１Ｒ・７１Ｇ・７１Ｂのレジストパターン２１１Ｒ・２１１Ｇ・２１１Ｂの膜厚を変更している。
　三重露光では、まず、例えば、サブ画素７１Ｒ・７１Ｇ・７１Ｂにそれぞれレジストパターン２１１Ｒ・２１１Ｇ・２１１Ｂが形成されるように、フォトレジストの第１露光（フル露光）を行う。その後、サブ画素７１Ｇのレジストパターン２１１Ｇを構成するフォトレジストが完全に露光されないような露光量で、サブ画素７１Ｇのフォトレジストを第２露光（ハーフ露光）する。また、サブ画素７１Ｂのレジストパターン２１１Ｂを構成するフォトレジストが完全に露光されないような露光量（但し、第３露光の露光量＞第２露光の露光量）で、サブ画素７１Ｂのフォトレジストを第３露光（ハーフ露光）する。
　これにより、現像後に、サブ画素７１Ｇ・７１Ｂのレジストパターン２１１Ｇ・２１１Ｂの膜厚が減少し、上記したように、レジストパターン２１１Ｒ・２１１Ｇ・２１１Ｂの膜厚が、レジストパターン２１１Ｒ＞レジストパターン２１１Ｇ＞レジストパターン２１１Ｂの順に小さくなる。
　本実施の形態では、第１露光～第２露光にそれぞれステッパ露光機を使用し、第１露光の露光量を７０ｍＪ／ｃｍ２、第２露光の露光量を２０ｍＪ／ｃｍ２、第３の露光量を４０ｍＪ／ｃｍ２とすることで、サブ画素７１Ｒに膜厚２．４μｍのレジストパターン２１１Ｒを形成し、サブ画素７１Ｇに膜厚１．６μｍのレジストパターン２１１Ｇを形成し、サブ画素７１Ｂに膜厚０．８μｍのレジストパターン２１１Ｂを形成した。
　なお、本実施の形態では、三重露光によりサブ画素７１Ｒ・７１Ｇ・７１Ｂ毎にフォトレジストの露光量を変更したが、ハーフトーンマスクを用いて、サブ画素７１Ｒ・７１Ｇ・７１Ｂ毎に露光量を変更してもよい。
　また、第１露光（フル露光）後、サブ画素７１Ｇ・７１Ｂのレジストパターン２１１Ｇ・２１１Ｂを構成するフォトレジストが完全に露光されないような露光量で、サブ画素７１Ｇ・７１Ｂのフォトレジストを第２露光（ハーフ露光）した後、サブ画素７１Ｂのレジストパターン２１１Ｂを構成するフォトレジストが完全に露光されないような露光量で、サブ画素７１Ｂのフォトレジストのみをさらに第３露光（ハーフ露光）してもよい。
　その後、各サブ画素７１Ｒ・７１Ｇ・７１Ｂの第１電極２１が分離するように、各レジストパターン２１１Ｒ・２１１Ｇ・２１１Ｂをマスクとして、エッチング液を用いて、レジストパターン２１１Ｒ・２１１Ｇ・２１１Ｂでマスクされていない反射電極層１１１、ａ－ＩＴＯ層１１２、およびＩＺＯ層１１３を一括してウェットエッチングする。
　なお、上記エッチング液としては、例えば、リン酸・硝酸・酢酸の混合液や塩化第二鉄等のエッチング液を用いることができる。
　これにより、図１０の（ｃ）に示すように、上記反射電極層１１１、ａ－ＩＴＯ層１１２およびＩＺＯ層１１３からなる透明電極層１２１を、サブ画素７１Ｒ・７１Ｇ・７１Ｂ毎にパターン化する。
　続いて、実施の形態１と同様のドライエッチング装置を用いてアッシング処理してレジストパターン２１１Ｒ・２１１Ｇ・２１１Ｂの表面を分解・除去して退行させることにより、図１０の（ｄ）に示すように、サブ画素７１Ｒ・７１Ｇにおけるレジストパターン２１１Ｒ・２１１Ｇを薄膜化する一方、サブ画素７１Ｂにおけるレジストパターン２１１Ｂを完全に除去する。これにより、サブ画素７１ＢにおけるＩＺＯ層１１３の表面を露出させる。
　その後、残ったレジストパターン２１１Ｒ・２１１Ｇをマスクとして、エッチング液を用いて、レジストパターン２１１Ｒ・２１１Ｇでマスクされていない、サブ画素７１Ｂのａ－ＩＴＯ層１１２およびＩＺＯ層１１３を一括してウェットエッチングする。
　上記エッチング液としては、シュウ酸等を用いることができる。
　なお、このとき、反射電極層１１１であるＡｇはエッチングされないか、または、エッチング速度が著しく遅い。このため、図１０の（ｅ）に示すように、サブ画素７１Ｇには、反射電極層１１１のみが残る。
　続いて、図１０の（ｄ）と同様にして、ドライエッチング装置を用いて再度アッシング処理してレジストパターン２０２Ｒ・２０２Ｇの表面を分解・除去して退行させることにより、図１０の（ｆ）に示すように、サブ画素７１Ｒにおけるレジストパターン２１１Ｒを薄膜化する一方、サブ画素７１Ｇにおけるレジストパターン２１１Ｇを完全に除去する。これにより、サブ画素７１ＧにおけるＩＺＯ層１１３の表面を露出させる。
　その後、上記支持基板１０を熱処理することにより、図１の（ｇ）に示すように、ａ－ＩＴＯ層１１２を結晶化させる。
　なお、図１０の（ｆ）～（ｉ）に示す工程は、図１の（ｆ）～（ｉ）に示す工程と同じである。したがって、本実施の形態では、図１０の（ｆ）～（ｉ）に示す工程については、その説明もしくは詳細を省略する。
　＜変形例＞
　また、本実施の形態でも、図１０の（ｉ）に示す工程では、図１の（ｉ）に示す工程と同じく、レジスト剥離液によるウェット処理を併用してもよい。あるいは、レジスト剥離液によるウェット処理のみでサブ画素７１Ｒに残っているレジストパターン２１１Ｒを除去してもよい。
　また、本実施の形態でも、図１０の（ｆ）および図１０の（ｇ）に示す工程は、図９の（ｆ）および図９の（ｇ）で説明したように、図１の（ｆ）および図１の（ｇ）に示す工程と同じく、互いに工程順を入れ替えることができる。
　＜効果＞
　以上の処理を経ることによって、本実施の形態でも、図１０の（ｉ）に示すように、異なる色のサブ画素７１Ｒ・７１Ｇ・７１Ｂ毎に、透明電極層１２１の膜厚を任意に変えることができる。
　また、本実施の形態では、上記したように、反射電極層１１１上に、ａ－ＩＴＯ層１１２、およびＩＺＯ層１１３をこの順に積層した後、サブ画素毎に膜厚が異なるレジストパターン２１１Ｒ・２１１Ｇ・２１１Ｂを用いて、反射電極層１１１、ａ－ＩＴＯ層１１２、およびＩＺＯ層１１３を、一括してエッチングすることで、反射電極層１１１のパターニングを含めて１回のフォトリソグラフィで、サブ画素７１Ｒ・７１Ｇ・７１Ｂ毎に厚みが異なる第１電極２１を形成することができる。
　したがって、処理タクトをさらに短くすることができるとともに、従来よりもコストダウンおよびフットプリントの低減を図ることができる。
　〔実施の形態３〕
　本実施の形態について主に図１１の（ａ）～（ｉ）に基づいて説明すれば、以下の通りである。
　なお、本実施の形態では、主に、実施の形態１との相違点について説明するものとし、実施の形態１で用いた構成要素と同一の機能を有する構成要素には同一の番号を付し、その説明を省略する。
　本実施の形態にかかる有機ＥＬ表示装置１００は、第１電極２１の積層構造およびステップＳ２に示す第１電極２１の作製方法が実施の形態１と異なることを除けば、実施の形態１と同じである。そこで、本実施の形態では、ステップＳ２に示す、第１電極２１の他の作製方法および積層構造について説明する。
　＜第１電極２１の作製方法＞
　図１１の（ａ）～（ｉ）は、ステップＳ２に示す、トップエミッション型の有機ＥＬ表示装置１００における第１電極２１の作製方法の一例を工程順に示す断面図である。
　図１１の（ａ）～（ｃ）に示す工程は、実施の形態１とは異なる反射電極材料を使用する点を除けば、図１の（ａ）～（ｃ）に示す工程と同じである。したがって、本実施の形態では、図１１の（ａ）～（ｃ）に示す工程については、その説明を省略する。
　本実施の形態では、反射電極層１１１に用いられる反射電極材料として、Ａｇ（銀）またはＡｇ合金に代えて、Ａｌ（アルミニウム）またはＡｌ合金を使用する。なお、反射電極層１１１としては、表面にＡｌ層を有する積層電極を用いてもよい。表面にＡｌ層を有する積層電極としては、例えば、ＡｌとＭｏ（モリブデン）との積層体、あるいは、ＡｌとＴｉ（チタン）との積層体等が挙げられる。
　この場合、反射電極層１１１の厚みは、例えば、１００～３００ｎｍに設定される。本実施の形態では、反射電極層１１１として、電極厚１００ｎｍのＡｌ電極を作製した。
　なお、本実施の形態でも、反射電極層１１１のエッチングには、実施の形態１同様、エッチング液として、例えば、リン酸・硝酸・酢酸の混合液や塩化第二鉄等のエッチング液を用いたウェットエッチングが用いられる。
　また、本実施の形態でも、実施の形態１と同様に、ａ－ＩＴＯ層１１２（第１の透明樹脂層）およびＩＺＯ層１１３（第２の透明樹脂層）は、ａ－ＩＴＯ層１１２およびＩＺＯ層１１３の合計の膜厚が、光路長が最も長いサブ画素７１Ｒの光路長７３Ｒが得られるような膜厚に設定される。本実施の形態でも、実施の形態１と同じく、ａ－ＩＴＯ層１１２の膜厚を４５ｎｍ、ＩＺＯ層１１３の膜厚を５０ｎｍとした。
　本実施の形態では、図１１の（ｃ）に示す工程の後、図１１の（ｄ）に示すように、実施の形態１と同様に二重露光を行うことによって、サブ画素７１Ｒおよびサブ画素７１Ｇに、フォトリソグラフィにより、サブ画素７１Ｒとサブ画素７１Ｇとで厚みの異なるレジストパターン２０２Ｒ・２０２Ｇ（第１のレジストパターン）を形成する。
　なお、このときの二重露光の条件は、実施の形態１と同じ条件に設定した。これにより、本実施の形態では、実施の形態１同様、サブ画素７１Ｒに膜厚１．６μｍのレジストパターン２０２Ｒを形成し、サブ画素７１Ｇに膜厚０．８μｍのレジストパターン２０２Ｇを形成した。
　但し、本実施の形態では、図１１の（ｄ）に示すように、レジストパターン２０２Ｒ・２０２Ｇは、平面視で、反射電極層１１１のパターン端部を覆うように、サブ画素７１Ｒ・７１Ｇにおける各反射電極層１１１のパターンよりも広く形成した。
　なお、本実施の形態における、各反射電極層１１１のパターン端部からの平面視でのレジストパターン２０２Ｒ・２０２Ｇのはみ出し量は、それぞれ５μｍに設定した。
　なお、本実施の形態では、二重露光によりサブ画素７１Ｒとサブ画素７１Ｇとでフォトレジストの露光量を変更したが、実施の形態１同様、ハーフトーンマスクを用いて、サブ画素７１Ｒとサブ画素７１Ｇとで露光量を変更してもよいことは、言うまでもない。
　続いて、図１１の（ｅ）に示すように、本実施の形態でも、レジストパターン２０２Ｒ・２０２Ｇをマスクとして、エッチング液を用いて、レジストパターン２０２Ｒ・２０２Ｇでマスクされていないａ－ＩＴＯ層１１２およびＩＺＯ層１１３（すなわち、サブ画素７１Ｒ・７１Ｇ以外のａ－ＩＴＯ層１１２およびＩＺＯ層１１３）を一括してウェットエッチングする。
　なお、上記エッチング液としては、実施の形態１同様、シュウ酸等を用いることができる。
　これにより、図１１の（ｅ）に示すように、上記ａ－ＩＴＯ層１１２およびＩＺＯ層１１３からなる透明電極層１２１を、サブ画素７１Ｒ・７１Ｇ毎にパターン化する。
　なお、このとき、Ａｇ同様、反射電極層１１１であるＡｌはエッチングされないか、または、エッチング速度が著しく遅い。このため、図１１の（ｅ）に示すように、サブ画素７１Ｇには、反射電極層１１１のみが残る。
　なお、本実施の形態では、図１１の（ｄ）に示したように、レジストパターン２０２Ｒ・２０２Ｇは、平面視で、反射電極層１１１のパターン端部を覆うように、サブ画素７１Ｒ・７１Ｇにおける各反射電極層１１１のパターンよりも広く形成している。
　このため、本実施の形態では、上記エッチングにより、レジストパターン２０２Ｒ・２０２Ｇで覆われた、反射電極層１１１の周囲の透明電極層１２１（図１１の（ｄ）に示す例では、少なくともａ－ＩＴＯ層１１２）が、エッチング除去されずに、反射電極層１１１を覆うように残る。
　このため、本実施の形態では、反射電極層１１１とａ－ＩＴＯ層１１２との接触部が露出しない。反射電極材料にＡｌあるいは電食耐性を施していないＡｌ合金を使用する場合、上記接触部が露出していると、洗浄時やエッジカバー１５の現像時等に、ＡｌとＩＴＯとの電食反応が生じて、ＡｌおよびＩＴＯが損傷するおそれがある。
　しかしながら、本実施の形態によれば、上記したように反射電極材料にＡｌあるいは電食耐性を施していないＡｌ合金を使用した場合でも、このような問題が発生することはない。
　続いて、図１０の（ｆ）に示すように、図１の（ｆ）と同様にアッシング処理を行い、サブ画素７１Ｒにおけるレジストパターン２０２Ｒを薄膜化する一方、サブ画素７１Ｇにおけるレジストパターン２０２Ｇを完全に除去する。
　なお、図１１の（ｆ）～（ｉ）に示す工程は、図１の（ｆ）～（ｉ）に示す工程と同じであり、反射電極層１１１がｐ－ＩＴＯ層１１４で覆われていることを除けば、第１電極２１の作製過程および最終的に得られる第１電極２１の積層構造は、実施の形態１と同じである。
　したがって、本実施の形態では、図１１の（ｆ）～（ｉ）に示す工程について、その説明を省略する。但し、本実施の形態でも、実施の形態１と同様の変形が可能であることは、言うまでもない。
　＜効果＞
　以上のように、本実施の形態でも、フォトリソグラフィ１回のみで、図１１の（ｉ）に示すように、異なる色のサブ画素７１Ｒ・７１Ｇ・７１Ｂ毎に、透明電極層１２１の膜厚を任意に変えることができる。また、本実施の形態でも、反射電極層１１１のパターニングも含めても２回のフォトリソグラフィで、サブ画素７１毎に厚みが異なる第１電極２１を形成することができる。
　また、本実施の形態によれば、電食反応によるＡｌやＩＴＯの損傷を生じることなく、反射電極層１１１にＡｌあるいは電食耐性を施していないＡｌ合金を用いた第１電極２１を形成することができる。
　＜変形例＞
　なお、本実施の形態では、上記したように反射電極層１１１がＡｌまたはＡｌ合金からなる層を含む場合を例に挙げて説明したが、反射電極層１１１に用いられる反射電極材料としては、実施の形態１で例示した反射電極材料と同様の反射電極材料を用いてもよいことは、言うまでもない。
　〔実施の形態４〕
　本実施の形態について主に図１２の（ａ）～（ｉ）に基づいて説明すれば、以下の通りである。
　なお、本実施の形態では、主に、実施の形態１、３との相違点について説明するものとし、実施の形態１で用いた構成要素と同一の機能を有する構成要素には同一の番号を付し、その説明を省略する。
　本実施の形態にかかる有機ＥＬ表示装置１００は、第１電極２１の積層構造およびステップＳ２に示す第１電極２１の作製方法が実施の形態１と異なることを除けば、実施の形態１と同じである。そこで、本実施の形態では、ステップＳ２に示す、第１電極２１の他の作製方法および積層構造について説明する。
　＜第１電極２１の作製方法＞
　図１２の（ａ）～（ｉ）は、ステップＳ２に示す、トップエミッション型の有機ＥＬ表示装置１００における第１電極２１の作製方法の一例を工程順に示す断面図である。
　図１２の（ａ）・（ｂ）に示す工程は、実施の形態３における図１１の（ａ）・（ｂ）に示す工程と同じである。したがって、図１２の（ａ）・（ｂ）に示す工程については、その説明を省略する。
　本実施の形態でも、実施の形態３同様、反射電極層１１１に用いられる反射電極材料として、Ａｌを使用する。なお、本実施の形態では、反射電極層１１１として、実施の形態３と同じく、電極厚１００ｎｍのＡｌ電極を作製した。
　また、反射電極層１１１のエッチングには、実施の形態３と同様のウェットエッチングを用いた。
　次ぎに、図１２の（ｃ）に示すように、反射電極層１１１を覆うように、透明電極層１２１であるＩＺＯ層１１３（第３の透明電極層）、ａ－ＩＴＯ層１１２（第１の透明電極層）、ＩＺＯ層１１５（第２の透明電極層）を、例えばスパッタリングにより、この順に積層する。
　このとき、ＩＺＯ層１１３、ａ－ＩＴＯ層１１２、ＩＺＯ層１１５は、これらＩＺＯ層１１３、ａ－ＩＴＯ層１１２、ＩＺＯ層１１５の合計の膜厚が、光路長が最も長いサブ画素７１Ｒの光路長７３Ｒが得られるような膜厚に設定される。
　なお、この場合にも、ＩＺＯ層１１３の膜厚は、例えば、２０～３０ｎｍに設定され、ａ－ＩＴＯ層１１２の膜厚は、例えば、１５～２５ｎｍに設定される。また、ＩＺＯ層１１５の膜厚は、例えば、４５～５５ｎｍに設定される。
　本実施の形態では、ＩＺＯ層１１３の膜厚を２５ｎｍ、ａ－ＩＴＯ層１１２の膜厚を２５ｎｍ、ＩＺＯ層１１５の膜厚を５０ｎｍとした。
　続いて、図１２の（ｄ）に示すように、実施例１と同様に二重露光を行うことによって、サブ画素７１Ｒおよびサブ画素７１Ｇに、フォトリソグラフィにより、サブ画素７１Ｒとサブ画素７１Ｇとで厚みの異なるレジストパターン２０２Ｒ・２０２Ｇ（第１のレジストパターン）を形成する。
　なお、本実施の形態でも、このときの二重露光の条件は、実施の形態１と同じ条件に設定した。これにより、本実施の形態でも、実施の形態１同様、サブ画素７１Ｒに膜厚１．６μｍのレジストパターン２０２Ｒを形成し、サブ画素７１Ｇに膜厚０．８μｍのレジストパターン２０２Ｇを形成した。
　但し、本実施の形態でも、二重露光によりサブ画素７１Ｒとサブ画素７１Ｇとでフォトレジストの露光量を変更する代わりに、ハーフトーンマスクを用いて、サブ画素７１Ｒとサブ画素７１Ｇとで露光量を変更してもよいことは、言うまでもない。
　続いて、図１２の（ｅ）に示すように、レジストパターン２０２Ｒ・２０２Ｇをマスクとして、エッチング液を用いて、レジストパターン２０２Ｒ・２０２ＧでマスクされていないＩＺＯ層１１３、ａ－ＩＴＯ層１１２、およびＩＺＯ層１１５（すなわち、サブ画素７１Ｒ・７１Ｇ以外のＩＺＯ層１１３、ａ－ＩＴＯ層１１２、およびＩＺＯ層１１５）を一括してウェットエッチングする。
　なお、上記エッチング液としては、実施の形態１同様、シュウ酸等を用いることができる。
　これにより、図１２の（ｅ）に示すように、上記ＩＺＯ層１１３、ａ－ＩＴＯ層１１２、およびＩＺＯ層１１５からなる透明電極層１２１を、サブ画素７１Ｒ・７１Ｇ・７１Ｂ毎にパターン化する。
　なお、このとき、反射電極層１１１であるＡｌはエッチングされないか、または、エッチング速度が著しく遅い。このため、図１２の（ｅ）に示すように、サブ画素７１Ｇには、反射電極層１１１のみが残る。
　続いて、図１２の（ｆ）に示すように、図１の（ｆ）と同様にアッシング処理を行い、サブ画素７１Ｒにおけるレジストパターン２０２Ｒを薄膜化する一方、サブ画素７１Ｇにおけるレジストパターン２０２Ｇを完全に除去する。これにより、サブ画素７１ＧにおけるＩＺＯ層１１５の表面を露出させる。
　その後、図１２の（ｇ）に示すように、図１の（ｇ）と同様に支持基板１０を熱処理することにより、ａ－ＩＴＯ層１１２を結晶化させる。これにより、本実施の形態でも、ａ－ＩＴＯがｐ－ＩＴＯに転化した。この結果、サブ画素７１Ｒ・７１Ｇでは、ＩＺＯ層１１５の下層のａ－ＩＴＯ層１１２が、図１２の（ｇ）に示すように、ｐ－ＩＴＯ層１１４に転化した。
　その後、サブ画素７１Ｒに残ったレジストパターン２０２Ｒをマスクとして、エッチング液を用いて、レジストパターン２０２ＲでマスクされていないＩＺＯ層１１５をウェットエッチングする。
　このときのエッチング液としては、シュウ酸等、図１２の（ｅ）に示す工程で、ＩＺＯ層１１３、ａ－ＩＴＯ層１１２、およびＩＺＯ層１１５のエッチングに使用したエッチング液と同様のエッチング液を使用することができる。
　このとき、ｐ－ＩＴＯ層１１４であるｐ－ＩＴＯは、上記エッチング液（シュウ酸）でエッチングされないか、または、エッチング速度が著しく遅い。
　また、前記したように、反射電極層１１１であるＡｌはエッチングされないか、または、エッチング速度が著しく遅い。
　したがって、上記エッチング工程では、サブ画素７１ＧにおけるＩＺＯ層１１５として用いられるＩＺＯのみがエッチングされる。
　この結果、図１２の（ｈ）に示すように、サブ画素７１Ｇでは、透明電極層１２１としてｐ－ＩＴＯ層１１４およびその下のＩＺＯ層１１３のみが残り、ｐ－ＩＴＯ層１１４およびＩＺＯ層１１３からなる透明電極層１２１とその下の反射電極層１１１との積層構造を有する第１電極２１が得られる。
　また、サブ画素７１Ｂでは、反射電極層１１１からなる第１電極２１が得られる。
　その後、図１２の（ｉ）に示すように、サブ画素７１Ｒに残っているレジストパターン２０２Ｒが完全に除去されるまでアッシング処理を行い、サブ画素７１ＲにおけるＩＺＯ層１１５の表面を露出させる。これにより、サブ画素７１Ｒでは、上層側からＩＺＯ層１１５、ａ－ＩＴＯ層１１２、およびＩＺＯ層１１３がこの順に積層された透明電極層１２１とその下の反射電極層１１１との積層構造を有する第１電極２１が得られる。
　上記アッシング処理には、図１の（ｆ）および図１２の（ｆ）に示す工程と同様のアッシング処理並びにドライエッチング装置を用いることができる。
　＜効果＞
　以上の処理を経ることによって、本実施の形態でも、図１２の（ｉ）に示すように、異なる色のサブ画素７１Ｒ・７１Ｇ・７１Ｂ毎に、透明電極層１２１の膜厚を変えることができる。
　また、本実施の形態によれば、反射電極層１１１であるＡｌとＩＴＯ層との間にＩＺＯ層が介在しているため、ＡｌとＩＴＯ層とが直接接触しておらず、電食反応の発生を抑制することができる。
　＜変形例＞
　なお、本実施の形態でも、図１２の（ｉ）に示す工程では、図１の（ｉ）に示す工程と同じく、レジスト剥離液によるウェット処理を併用してもよい。あるいは、レジスト剥離液によるウェット処理のみでサブ画素７１Ｒに残っているレジストパターン２０２Ｒを除去してもよい。
　また、本実施の形態でも、図１２の（ｆ）および図１２の（ｇ）に示す工程は、図９の（ｆ）および図９の（ｇ）で説明したように、図１の（ｆ）および図１の（ｇ）に示す工程と同じく、互いに工程順を入れ替えることができる。
　また、本実施の形態では、上記したように、反射電極材料の種類が異なること、並びに、透明電極層の積層数を３層としたこと以外は、実施の形態１と同様の手法により透明電極層１２１の膜厚を変更したが、実施の形態２の手法（手順）を用いて透明電極層１２１の膜厚を変更してもよい。
　また、本実施の形態でも、上記レジストパターン２０２Ｒ・２０２Ｇは、実施の形態３同様、平面視で、上記パターン化された反射電極層１１１と重畳し、かつ、平面視で上記パターン化された反射電極層１１１よりも大きく形成されていてもよい。これにより、実施の形態３と同様の効果を得ることができる。
　また、本実施の形態でも、上記したように反射電極層１１１がＡｌからなる層を含む場合を例に挙げて説明したが、反射電極層１１１に用いられる反射電極材料としては、実施の形態１、３で例示した反射電極材料と同様の反射電極材料を用いてもよいことは、言うまでもない。
　〔実施の形態５〕
　本実施の形態について主に図１３の（ａ）～（ｊ）に基づいて説明すれば、以下の通りである。
　なお、本実施の形態では、主に、実施の形態１との相違点について説明するものとし、実施の形態１で用いた構成要素と同一の機能を有する構成要素には同一の番号を付し、その説明を省略する。
　本実施の形態にかかる有機ＥＬ表示装置１００は、第１電極２１の積層構造およびステップＳ２に示す第１電極２１の作製方法が実施の形態１と異なることを除けば、実施の形態１と同じである。そこで、本実施の形態では、ステップＳ２に示す、第１電極２１の他の作製方法および積層構造について説明する。
　＜第１電極２１の作製方法＞
　図１３の（ａ）～（ｊ）は、ステップＳ２に示す、トップエミッション型の有機ＥＬ表示装置１００における第１電極２１の作製方法の一例を工程順に示す断面図である。
　本実施の形態では、まず、図５に示す層間絶縁膜１３およびコンタクトホール１３ａが形成された支持基板１０上に、図１３の（ａ）に示すように、金属材料等の反射電極材料からなる反射電極層１１１、およびａ－ＩＴＯ層１１６（第４の透明電極層）を、例えばスパッタリングにより、この順に積層する。
　次いで、上記ａ－ＩＴＯ層１１６上に、サブ画素７１Ｒ・７１Ｇ・７１Ｂ毎に、フォトリソグラフィにより、レジストパターン２０１Ｒ・２０１Ｇ・２０１Ｂ（第２のレジストパターン）を形成する。その後、各レジストパターン２０１Ｒ・２０１Ｇ・２０１Ｂをマスクとして上記反射電極層１１１およびａ－ＩＴＯ層１１６をエッチングした後、これらレジストパターン２０１Ｒ・２０１Ｇ・２０１Ｂをレジスト剥離液により剥離洗浄する。
　なお、上記エッチングには、図１の（ｂ）に示す工程で用いたエッチング液と同様のエッチング液を用いたウェットエッチングを用いることができる。また、レジスト剥離液としては、図１の（ｂ）に示す工程で用いたレジスト剥離液と同様のレジスト剥離液を用いることができる。
　これにより、図１３の（ｂ）に示すように、反射電極層１１１およびａ－ＩＴＯ層１１６を、各色のサブ画素７１Ｒ・７１Ｇ・７１Ｂ毎に分離するようにパターニングする。すなわち、各色のサブ画素７１Ｒ・７１Ｇ・７１Ｂ毎にパターン化された反射電極層１１１およびａ－ＩＴＯ層１１６を形成する。
　本実施の形態でも、上記反射電極材料としては、実施の形態１と同様の反射電極材料を用いることができる。また、上記反射電極層１１１の厚みも、実施の形態１と同様に設定することができる。なお、本実施の形態では、反射電極層１１１として、実施の形態１と同じく、電極厚１００ｎｍのＡｇ電極を作製した。
　また、ａ－ＩＴＯ層１１６の膜厚は、例えば、１５～２５ｎｍに設定される。本実施の形態では、ａ－ＩＴＯ層１１６の膜厚を２０ｎｍとした。
　次に、上記支持基板１０を熱処理することにより、図１３の（ｃ）に示すように、ａ－ＩＴＯ層１１６を結晶化させる。
　このときの熱処理における処理温度並びに処理時間は、ａ－ＩＴＯ層１１６を結晶化させることができるように適宜設定すればよく、特に限定されるものではない。
　本実施の形態では、２００℃で１時間、熱処理を行った。これにより、各サブ画素７１Ｒ・７１Ｇ・７１Ｂのａ－ＩＴＯ層１１６がｐ－ＩＴＯ層１１７（第４の透明電極層）に転化した。
　次いで、図１３の（ｄ）に示すように、パターン化された上記反射電極層１１１およびｐ－ＩＴＯ層１１７が形成された支持基板１０上に、上記反射電極層１１１およびｐ－ＩＴＯ層１１７を覆うように、透明電極であるａ－ＩＴＯ層１１２（第１の透明電極層）、およびＩＺＯ層１１３（第２の透明電極層）を、例えばスパッタリングにより、この順に積層する。
　このとき、ｐ－ＩＴＯ層１１７、ａ－ＩＴＯ層１１２、およびＩＺＯ層１１３は、これらｐ－ＩＴＯ層１１７、ａ－ＩＴＯ層１１２、およびＩＺＯ層１１３の合計の膜厚が、光路長が最も長いサブ画素７１Ｒの光路長７３Ｒが得られるような膜厚に設定される。
　本実施の形態では、ｐ－ＩＴＯ層１１７の膜厚を２０ｎｍ、ａ－ＩＴＯ層１１２の膜厚を４５ｎｍ、ＩＺＯ層１１３の膜厚を５０ｎｍとした。但し、実施の形態１と比較して、ｐ－ＩＴＯ層１１７の分、第１電極２１の反射電極層１１１と第２電極３１との間の光路長７３Ｒ・７３Ｇ・７３Ｂが長くなってしまう。したがって、本実施の形態では、これら光路長７３Ｒ・７３Ｇ・７３Ｂを調整するために、正孔輸送層２３の膜厚（ＮＰＢの膜厚）を１０ｎｍとした。
　図１３の（ｄ）～（ｊ）に示す工程は、反射電極層１１１上にｐ－ＩＴＯ層１１７が積層されていることを除けば、図１の（ｃ）～（ｉ）に示す工程と同じである。
　実施の形態１～４に示したように、反射電極層１１１同様、ｐ－ＩＴＯは、ａ－ＩＴＯ層１１２およびＩＺＯ層１１３をエッチングするときに、エッチングされないか、または、エッチング速度が著しく遅い。
　このため、図１の（ｃ）～（ｉ）に示す工程において、「反射電極層１１１」あるいは「反射電極層であるＡｇ」は、「反射電極層１１１および反射電極層１１１上に積層された透明電極層１２１であるｐ－ＩＴＯ層１１７」と読み替えることができる。
　なお、本実施の形態でも、図１３の（ｊ）に示す工程では、図１の（ｉ）に示す工程と同じく、レジスト剥離液によるウェット処理を併用してもよい。あるいは、レジスト剥離液によるウェット処理のみでサブ画素７１Ｒに残っているレジストパターン２０２Ｒ（第１のレジストパターン）を除去してもよい。
　＜変形例＞
　また、本実施の形態でも、図１３の（ｇ）および図１３の（ｈ）に示す工程は、図９の（ｆ）および図９の（ｇ）で説明したように、図１の（ｆ）および図１の（ｇ）に示す工程と同じく、互いに工程順を入れ替えることができる。
　＜効果＞
　以上の処理を経ることによって、本実施の形態でも、図１３の（ｊ）に示すように、異なる色のサブ画素７１Ｒ・７１Ｇ・７１Ｂ毎に、透明電極層１２１の膜厚を変えることができる。
　本実施の形態によれば、実施の形態１に対し、フォトリソグラフィの全体の回数を増加させることなく、サブ画素７１Ｒ・７１Ｇにおける透明電極層１２１の積層数を増加させることができる。すなわち、本実施の形態によれば、反射電極層１１１のパターニングを含め、２回のフォトリソグラフィで、サブ画素７１毎に厚みが異なる第１電極２１を形成することができる。
　また、透明電極層１２１の膜厚は、各透明電極層の膜厚および積層数のうち少なくとも一方を変更することで、任意に調整・変更することができる。
　したがって、例えば本実施の形態によれば、ｐ－ＩＴＯ層１１７、ｐ－ＩＴＯ層１１４（ａ－ＩＴＯ層１１２）、およびＩＺＯ層１１３の厚みをそれぞれ調整することで、各サブ画素７１Ｒ・７１Ｇ・７１Ｂにおける光路長７３Ｒ・７３Ｇ・７３Ｂの比率を実施の形態１と同じ比率に設定することもできるし、異なる比率に設定することもできる。
　したがって、本実施の形態にかかる方法を用いれば、各サブ画素における好適な光路長の比率がＲＧＢのサブ画素における好適な光路長の比率とは異なる発光色のサブ画素の組み合わせにおいても好適な光路長の比率を実現することができる。
　なお、勿論、実施の形態１でも、ｐ－ＩＴＯ層１１４およびＩＺＯ層１１３の厚みをそれぞれ調整・変更することで、各サブ画素における好適な光路長の比率を変更することができる。しかしながら、変更可能なパラメータが多いほど設定の自由度が高くなることから、上記したように各透明電極層の膜厚に加えて積層数も変更することで、各サブ画素における光路長の比率の変更をより一層容易に行うことができる。
　〔実施の形態６〕
　本実施の形態について主に図１４の（ａ）～（ｊ）に基づいて説明すれば、以下の通りである。
　なお、本実施の形態では、主に、実施の形態１、３、５との相違点について説明するものとし、実施の形態１、３、５で用いた構成要素と同一の機能を有する構成要素には同一の番号を付し、その説明を省略する。
　本実施の形態にかかる有機ＥＬ表示装置１００は、第１電極２１の積層構造およびステップＳ２に示す第１電極２１の作製方法が実施の形態１と異なることを除けば、実施の形態１と同じである。そこで、本実施の形態では、ステップＳ２に示す、第１電極２１の他の作製方法および積層構造について説明する。
　＜第１電極２１の作製方法＞
　図１４の（ａ）～（ｊ）は、ステップＳ２に示す、トップエミッション型の有機ＥＬ表示装置１００における第１電極２１の作製方法の一例を工程順に示す断面図である。
　本実施の形態では、実施の形態３において、図１１の（ａ）～（ｃ）に示す工程に代えて図１４の（ａ）～（ｃ）に示す工程を行うことを除けば、実施の形態３と同じである。
　本実施の形態において、図１４の（ａ）～（ｃ）に示す工程は、反射電極材料に、反射電極層１１１として電極厚１００ｎｍのＡｌ電極を作製したことを除けば、実施の形態５における図１３の（ａ）～（ｃ）に示す工程と同じである。
　また、図１４の（ｄ）～（ｊ）に示す工程は、反射電極層１１１上にｐ－ＩＴＯ層１１７（第４の透明電極層）が積層されていることを除けば、図１１の（ｃ）～（ｉ）に示す工程と同じである。
　このため、図１１の（ｃ）～（ｉ）に示す工程において、「反射電極層１１１」は、「反射電極層１１１および反射電極層１１１上に積層された透明電極層１２１であるｐ－ＩＴＯ層１１７」と読み替えることができる。
　但し、本実施の形態では、実施の形態３と比較して、ｐ－ＩＴＯ層１１７の分、第１電極２１の反射電極層１１１と第２電極３１との間の光路長７３Ｒ・７３Ｇ・７３Ｂが長くなってしまう。したがって、本実施の形態でも、これら光路長７３Ｒ・７３Ｇ・７３Ｂを調整するために、実施の形態５同様、正孔輸送層２３の膜厚（ＮＰＢの膜厚）を１０ｎｍとした。
　なお、本実施の形態でも、図１４の（ｊ）に示す工程では、図１の（ｉ）に示す工程と同じく、レジスト剥離液によるウェット処理を併用してもよい。あるいは、レジスト剥離液によるウェット処理のみでサブ画素７１Ｒに残っているレジストパターン２０２Ｒを除去してもよい。
　また、本実施の形態でも、図１４の（ｇ）および図１４の（ｈ）に示す工程は、図９の（ｆ）および図９の（ｇ）で説明したように、図１の（ｆ）および図１の（ｇ）に示す工程と同じく、互いに工程順を入れ替えることができる。
　以上の処理を経ることによって、本実施の形態でも、図１４の（ｊ）に示すように、異なる色のサブ画素７１Ｒ・７１Ｇ・７１Ｂ毎に、透明電極層１２１の膜厚を変えることができる。
　＜変形例＞
　なお、本実施の形態では、反射電極層１１１としてＡｌ電極を形成する場合を例に挙げて説明したが、反射電極層１１１に用いられる反射電極材料としては、実施の形態１、３で例示した反射電極材料と同じ反射電極材料を用いてもよいことは、言うまでもない。
　本実施の形態によれば、実施の形態３に対し、フォトリソグラフィの全体の回数を増加させることなく、サブ画素７１Ｒ・７１Ｇにおける透明電極層の積層数を増加させることができる。すなわち、本実施の形態でも、反射電極層１１１のパターニングを含め、２回のフォトリソグラフィで、サブ画素７１毎に厚みが異なる第１電極２１を形成することができる。
　また、本実施の形態によれば、上記したように図１４の（ｄ）～（ｊ）に示す工程において、実施の形態３と同様の工程を行うことで、実施の形態３同様、反射電極層１１１の側面を含めた反射電極層１１１全体を覆うように、ｐ－ＩＴＯからなる透明電極層を形成することができる。
　〔実施の形態７〕
　本実施の形態について主に図１５の（ａ）～（ｊ）に基づいて説明すれば、以下の通りである。
　なお、本実施の形態では、主に、実施の形態１、４、５との相違点について説明するものとし、実施の形態１、４、５で用いた構成要素と同一の機能を有する構成要素には同一の番号を付し、その説明を省略する。
　本実施の形態にかかる有機ＥＬ表示装置１００は、第１電極２１の積層構造およびステップＳ２に示す第１電極２１の作製方法が実施の形態１と異なることを除けば、実施の形態１と同じである。そこで、本実施の形態では、ステップＳ２に示す、第１電極２１の他の作製方法および積層構造について説明する。
　＜第１電極２１の作製方法＞
　図１５の（ａ）～（ｊ）は、ステップＳ２に示す、トップエミッション型の有機ＥＬ表示装置１００における第１電極２１の作製方法の一例を工程順に示す断面図である。
　本実施の形態では、実施の形態４において、図１２の（ａ）～（ｃ）に示す工程に代えて図１５の（ａ）～（ｃ）に示す工程を行うことを除けば、実施の形態４と同じである。
　本実施の形態において、図１５の（ａ）～（ｃ）に示す工程は、反射電極材料に、反射電極層１１１として電極厚１００ｎｍのＡｌ電極を作製したことを除けば、実施の形態５における図１３の（ａ）～（ｃ）に示す工程と同じである。
　また、図１５の（ｄ）～（ｊ）に示す工程は、反射電極層１１１上にｐ－ＩＴＯ層１１７（第４の透明電極層）が積層されていることを除けば、図１２の（ｃ）～（ｉ）に示す工程と同じである。
　このため、図１２の（ｃ）～（ｉ）に示す工程において、「反射電極層１１１」は、「反射電極層１１１および反射電極層１１１上に積層された透明電極層１２１であるｐ－ＩＴＯ層１１７」と読み替えることができる。
　但し、本実施の形態では、実施の形態４と比較して、ｐ－ＩＴＯ層１１７の分、第１電極２１の反射電極層１１１と第２電極３１との間の光路長７３Ｒ・７３Ｇ・７３Ｂが長くなってしまう。したがって、本実施の形態でも、これら光路長７３Ｒ・７３Ｇ・７３Ｂを調整するために、実施の形態５、６同様、正孔輸送層２３の膜厚（ＮＰＢの膜厚）を１０ｎｍとした。
　＜変形例＞
　なお、本実施の形態でも、図１５の（ｊ）に示す工程では、図１の（ｉ）に示す工程と同じく、レジスト剥離液によるウェット処理を併用してもよい。あるいは、レジスト剥離液によるウェット処理のみでサブ画素７１Ｒに残っているレジストパターン２０２Ｒを除去してもよい。
　また、本実施の形態でも、図１５の（ｇ）および図１５の（ｈ）に示す工程は、図９の（ｆ）および図９の（ｇ）で説明したように、図１の（ｆ）および図１の（ｇ）に示す工程と同じく、互いに工程順を入れ替えることができる。
　以上の処理を経ることによって、本実施の形態でも、図１５の（ｊ）に示すように、異なる色のサブ画素７１Ｒ・７１Ｇ・７１Ｂ毎に、透明電極層１２１の膜厚を変えることができる。
　また、本実施の形態でも、反射電極層１１１としてＡｌ電極を形成する場合を例に挙げて説明したが、反射電極層１１１に用いられる反射電極材料としては、実施の形態４同様、実施の形態１、３で例示した反射電極材料と同じ反射電極材料を用いてもよいことは、言うまでもない。
　本実施の形態によれば、実施の形態４に対し、フォトリソグラフィの全体の回数を増加させることなく、サブ画素７１Ｒ・７１Ｇにおける透明電極層の積層数を増加させることができる。すなわち、本実施の形態でも、反射電極層１１１のパターニングを含め、２回のフォトリソグラフィで、サブ画素７１毎に厚みが異なる第１電極２１を形成することができる。
　また、本実施の形態でも、上記レジストパターン２０２Ｒ・２０２Ｇは、実施の形態３同様、平面視で、上記パターン化された反射電極層１１１と重畳し、かつ、平面視で上記パターン化された反射電極層１１１よりも大きく形成されていてもよい。これにより、実施の形態３と同様の効果を得ることができる。
　＜実施の形態５～７の変形例１＞
　なお、実施の形態５～７では、上記したように、反射電極層１１１上にａ－ＩＴＯ層１１６を成膜した後、パターン化してからｐ－ＩＴＯ層１１７に転化させる場合を例に挙げて説明した。
　ｐ－ＩＴＯは、ａ－ＩＴＯを熱処理することによって得られるだけでなく、直接成膜装置によってｐ－ＩＴＯを形成することができる。しかしながら、ｐ－ＩＴＯを直接成膜すると、成膜中の結晶粒の成長により膜の平坦性が低下したり、結晶間のピンホールが発生したりし易くなる。膜の平坦性が低くなると、第１電極２１と第２電極３１との短絡により有機ＥＬ素子２０が損傷しやすくなる。またピンホールが発生していると、そこからエッチング液や現像液等が染み込み、下層の膜を損傷させるおそれがある。このため、反射電極層１１１上にａ－ＩＴＯ層１１６を成膜した後、パターン化してからｐ－ＩＴＯ層１１７に転化させることが望ましい。
　＜実施の形態５～７の変形例２＞
　また、図１３の（ａ）～（ｃ）、図１４の（ａ）～（ｃ）、および図１５の（ａ）～（ｃ）では、上記したように、反射電極層１１１上にａ－ＩＴＯ層１１６を成膜した後、パターン化してからｐ－ＩＴＯ層１１７に転化させる場合を例に挙げて説明した。
　しかしながら、ｐ－ＩＴＯ層は、反射電極層１１１上のみならず、反射電極層１１１の下層にも設けることもできる。
　この場合、図１３の（ａ）、図１４の（ａ）、および図１５の（ａ）に示す工程で、反射電極層１１１を成膜する前にａ－ＩＴＯ層１１０を成膜した後、図１３の（ｂ）、図１４の（ｂ）、および図１５の（ｂ）に示す工程で、ａ－ＩＴＯ層１１０、反射電極層１１１、およびａ－ＩＴＯ層１１６を、一括してウェットエッチングすればよい。
　図１３の（ｃ）、図１４の（ｃ）、および図１５の（ｃ）に示す工程では、支持基板１０を熱処理することにより、ａ－ＩＴＯ層１１６だけでなく、反射電極層１１１の下層のａ－ＩＴＯ層も結晶化する。これにより、反射電極層１１１の上層だけでなく、下層にもｐ－ＩＴＯ層を形成することができる。
　このように、図示しないａ－ＩＴＯ層、反射電極層１１１、ａ－ＩＴＯ層１１２をこの順に成膜してパターン化した後、熱処理を行うことで、ｐ－ＩＴＯ層で挟持された反射電極層１１１、あるいは、ｐ－ＩＴＯ層で囲まれた（つまり、封止された）反射電極層１１１を形成することができる。
　また、このように反射電極層１１１の下層または上層に形成されたｐ－ＩＴＯ層は、ａ－ＩＴＯ層の成膜工程で、ソース線等の信号線１４の端子部上にもａ－ＩＴＯ層を成膜することで、ソース線等の信号線１４の端子部を覆う保護膜として用いることができる。
　なお、反射電極層１１１上に積層した他の透明電極層についても、これら透明電極層をソース線等の信号線１４の端子部上に積層することで、信号線１４の端子部を覆う保護膜として用いることができる。
　反射電極層１１１あるいは信号線１４の端子部がＡｇで形成されている場合、Ａｇが剥き出しの状態（つまり、露出状態）にあると、例えばレジストのぬれ性を高めるために支持基板１０に紫外線照射を行うと、剥き出しのＡｇが酸化して酸化銀になる。
　このため、反射電極層１１１あるいは信号線１４の端子部がＡｇで形成されている場合、紫外線照射を行う場合に紫外線照射時にＡｇが剥き出し状態にあることは望ましくない。
　また、反射電極層１１１あるいは信号線１４の端子部がＡｌで形成されている場合、Ａｌは溶剤耐性が低く、ＩＺＯ層を通じて溶剤が染み込む可能性もある。
　このため、何れの場合にも、反射電極層１１１および信号線１４の端子部は、上記したようにｐ－ＩＴＯ層で覆われていることが望ましい。
　このとき、反射電極層１１１および信号線１４の端子部が、製造工程における早い段階で上記したようにｐ－ＩＴＯ層で覆われていることで、これら反射電極層１１１および信号線１４の端子部が現像液に浸される回数あるいは領域を低減することができる。
　〔実施の形態８〕
　本実施の形態について主に図１６および図１７に基づいて説明すれば、以下の通りである。
　なお、本実施の形態では、主に、実施の形態１～７との相違点について説明するものとし、実施の形態１～７で用いた構成要素と同一の機能を有する構成要素には同一の番号を付し、その説明を省略する。
　図１６は、本実施の形態にかかる有機ＥＬ表示パネル１の概略構成を示す断面図である。なお、本実施の形態にかかる有機ＥＬ表示装置１００の要部の概略構成を示す分解断面図は図２と同じであり、有機ＥＬ表示装置１００における支持基板１０の概略構成を示す平面図は図３と同じである。また、支持基板１０における表示領域Ｒ１の要部の構成を示す平面図は図４と同じである。図１６は、有機ＥＬ表示パネル１を図４に示すＡ－Ａ線で切断したときの有機ＥＬ表示パネル１の概略構成を示す断面図に相当する。
　実施の形態１～７では、上記したように、複数の発光層を積層して発光色を重ね合わせることにより、Ｗ発光を得る場合を例に挙げて説明した。
　しかしながら、実施の形態１～７に示す第１電極２１の形成方法は、発光層の色毎に蒸着を行う塗り分け方式を用いることで、同一平面内に、発光色が異なる複数の発光層を形成する場合にも、同様に適用することができる。
　塗り分け方式を用いたフルカラーの有機ＥＬ表示装置１００では、図１６に示すように、例えば、ＲＧＢの各色の発光層８２Ｒ・８２Ｇ・８２Ｂを備えた有機ＥＬ素子２０が、サブ画素７１Ｒ・７１Ｇ・７１Ｂとして支持基板１０上に配列形成される。このような有機ＥＬ表示装置１００では、ＴＦＴ１２を用いて、これら有機ＥＬ素子２０を選択的に所望の輝度で発光させることによりカラー画像表示を行う。
　本実施の形態では、このように、同一平面内に、発光色が異なる複数の発光層８２Ｒ・８２Ｇ・８２Ｂを形成するとともに、発光色が異なる各サブ画素７１Ｒ・７１Ｇ・７１Ｂにマイクロキャビティ構造を導入することで、上記したようにフルカラーの画像表示を行っている。
　また、本実施の形態でも、図１６に示すようにＣＦ層５２を併用することで、有機ＥＬ素子２０から出射した光のスペクトルをＣＦ層５２によって調整することができる。
　本実施の形態にかかる有機ＥＬ表示装置１００は、図１６に示すように、有機ＥＬ素子２０における有機ＥＬ層４３の積層構造が異なることを除けば、図５に示す有機ＥＬ表示装置１００と同じ構成を有している。
　以下に、本実施の形態にかかる有機ＥＬ素子２０の構成について説明する。
　＜有機ＥＬ素子２０の構成＞
　図１６に示す有機ＥＬ表示装置１００において、第１電極２１と第２電極３１との間には、有機ＥＬ層４３として、第１電極２１側から、例えば、正孔注入層兼正孔輸送層８１、発光層８２Ｒ・８２Ｇ・８２Ｂ、電子輸送層兼電子注入層８３が、この順に形成された構成を有している。
　なお、正孔注入層兼正孔輸送層および電子輸送層兼電子注入層については、実施の形態１で説明した通りであり、ここでは、正孔注入層兼正孔輸送層８１および電子輸送層兼電子注入層８３の説明は省略する。
　図１６に示すように、正孔注入層兼正孔輸送層８１は、第１電極２１およびエッジカバー１５を覆うように、支持基板１０における表示領域Ｒ１の全面に渡って一様に形成されている。
　正孔注入層兼正孔輸送層８１上には、発光層８２Ｒ・８２Ｇ・８２Ｂが、それぞれ、サブ画素７１Ｒ・７１Ｇ・７１Ｂに対応して形成されている。
　発光層８２Ｒ・８２Ｇ・８２Ｂは、第１電極２１側から注入された正孔と第２電極３１側から注入された電子とを再結合させて光を出射する。本実施の形態でも、発光層８２Ｒ・８２Ｇ・８２Ｂは、それぞれ、低分子蛍光色素、金属錯体等の、発光効率が高い材料で形成されている。
　電子輸送層兼電子注入層８３は、発光層８２Ｒ・８２Ｇ・８２Ｂおよび正孔注入層兼正孔輸送層８１を覆うように、これら発光層８２Ｒ・８２Ｇ・８２Ｂおよび正孔注入層兼正孔輸送層８１上に、支持基板１０における表示領域Ｒ１の全面に渡って一様に形成されている。
　なお、本実施の形態では、上記したように、正孔注入層および正孔輸送層として、正孔注入層兼正孔輸送層８１を設けた場合を例に挙げて図示するとともに、電子輸送層および電子注入層として、電子輸送層兼電子注入層８３を設けた場合を例に挙げて図示している。しかしながら、本実施の形態はこれに限定されるものではなく、正孔注入層と正孔輸送層とは互いに独立した層として形成されていてもよい。同様に、電子輸送層と電子注入層とは互いに独立した層として形成されていてもよい。
　なお、発光層８２Ｒ・８２Ｇ・８２Ｂ以外の有機層は有機ＥＬ層４３として必須の層ではなく、要求される有機ＥＬ素子２０の特性に応じて適宜形成すればよい。
　また、正孔注入層兼正孔輸送層８１および電子輸送層兼電子注入層８３のように、一つの層は、複数の機能を有していてもよい。
　また、有機ＥＬ層４３には、必要に応じ、キャリアブロッキング層を追加することもできる。例えば、発光層８２Ｒ・８２Ｇ・８２Ｂと電子輸送層兼電子注入層８３との間にキャリアブロッキング層として正孔ブロッキング層を追加することで、正孔が電子輸送層兼電子注入層８３に抜けるのを阻止し、発光効率を向上することができる。
　本実施の形態でも、第１電極２１（陽極）、第２電極３１（陰極）、および発光層８２Ｒ・８２Ｇ・８２Ｂ以外の層は、適宜挿入すればよい。
　上記有機ＥＬ素子２０の構成としては、例えば、下記（１）～（８）に示すような層構成を採用することができる。
（１）第１電極／発光層／第２電極
（２）第１電極／正孔輸送層／発光層／電子輸送層／第２電極
（３）第１電極／正孔輸送層／発光層／正孔ブロッキング層／電子輸送層／第２電極
（４）第１電極／正孔輸送層／発光層／正孔ブロッキング層／電子輸送層／電子注入層／第２電極
（５）第１電極／正孔注入層／正孔輸送層／発光層／電子輸送層／電子注入層／第２電極
（６）第１電極／正孔注入層／正孔輸送層／発光層／正孔ブロッキング層／電子輸送層／第２電極
（７）第１電極／正孔注入層／正孔輸送層／発光層／正孔ブロッキング層／電子輸送層／電子注入層／第２電極
（８）第１電極／正孔注入層／正孔輸送層／電子ブロッキング層／発光層／正孔ブロッキング層／電子輸送層／電子注入層／第２電極
　なお、本実施の形態でも、上記積層順は、第１電極２１を陽極とし、第２電極３１を陰極としたものである。本実施の形態でも、第１電極２１を陰極とし、第２電極３１を陽極とする場合には、有機ＥＬ層４３の積層順が反転する。
　＜有機ＥＬ表示装置１００の製造方法＞
　次に、本実施の形態にかかる有機ＥＬ表示装置１００の製造方法について説明する。
　本実施の形態でも、有機ＥＬ表示装置１００の製造工程の流れの概要は、図７を用いて説明した通りである。なお、本実施の形態でも、第１電極２１を陰極とし、第２電極３１を陽極とする場合には、第１電極２１と第２電極３１とで、その材料並びに厚みが反転する。
　以下では、図１６に示す構成を有する有機ＥＬ表示装置１００を例に挙げて、ステップＳ４における図７に示す有機ＥＬ層４３の作製工程の流れの概要について説明する。
　＜有機ＥＬ層４３の作製工程の流れ＞
　図１７は、図１６に示す有機ＥＬ層４３の作製工程の一例を工程順に示すフローチャートである。
　本実施の形態では、まず、図７に示すステップＳ４で、脱水のための減圧ベークおよび第１電極２１の表面洗浄として酸素プラズマ処理が施された支持基板１０に対し、図１７に示すように、まず、正孔注入層兼正孔輸送層８１（正孔注入層・正孔輸送層）を、第１電極２１およびエッジカバー１５を被覆するように、支持基板１０の表示領域Ｒ１の全面に、真空蒸着法によりパターン形成する（ステップＳ３１）。
　なお、前記したように、正孔注入層兼正孔輸送層８１は、支持基板１０における表示領域Ｒ１の全面に渡って一様に形成される。このため、実施の形態１における正孔注入層２２および正孔輸送層２３同様、表示領域Ｒ１の全面が開口したオープンマスクを蒸着用のマスクとして用いて成膜を行う。
　一方、本実施の形態のように塗り分け方式を用いたフルカラーの有機ＥＬ表示装置１００では、上記したように、ＴＦＴ１２を用いて有機ＥＬ素子２０を選択的に所望の輝度で発光させることによりカラー画像表示を行う。
　このため、上記有機ＥＬ表示装置１００を製造するためには、各色に発光する有機発光材料からなる発光層８２Ｒ・８２Ｇ・８２Ｂを、有機ＥＬ素子２０毎に所定のパターンで成膜する必要がある。
　そこで、発光層８２Ｒ・８２Ｇ・８２Ｂの成膜には、所望の表示色の発光材料を蒸着させる領域のみが開口したファインマスクを蒸着用のマスクとして用いて、真空蒸着法により塗り分け蒸着する（ステップＳ３２）。これにより、各サブ画素７１Ｒ・７１Ｇ・７１Ｂに応じたパターン膜を形成する。
　その後、発光層８２Ｒ・８２Ｇ・８２Ｂが形成された支持基板１０上に、表示領域Ｒ１の全面が開口したオープンマスクを蒸着用のマスクとして用いて、真空蒸着法により、電子輸送層兼電子注入層８３（電子輸送層・電子注入層）（ステップＳ３３）、第２電極３１（ステップＳ５）を、順に、画素領域全面に形成する。
　なお、本実施の形態でも、上記蒸着には、従来と同様の真空蒸着装置を用いることができる。なお、好適な真空到達率等の条件については、実施の形態１で説明した通りである。したがって、真空蒸着装置並びに蒸着方法の詳細については、その説明並びに図示を省略する。
　また、本実施の形態でも、正孔注入層兼正孔輸送層８１および電子輸送層兼電子注入層８３として用いられる正孔注入層兼正孔輸送層および電子輸送層兼電子注入層の材料並びに膜厚としては、実施の形態１で説明した通りである。
　また、発光層８２Ｒ・８２Ｇ・８２Ｂとして用いられる発光層の材料については、実施の形態１で説明した通りである。なお、発光層８２Ｒ・８２Ｇ・８２Ｂには、それぞれ、発光色が異なる単一の材料を用いてもよく、ある材料をホスト材料とし、他の材料をゲスト材料またはドーパントとして混ぜ込んだ混合材料を用いてもよい。
　なお、この場合の発光層８２Ｒ・８２Ｇ・８２Ｂの膜厚としては、例えば、１０～１００ｎｍである。
　本実施の形態では、図１６に示すように、実施の形態１同様、第１電極２１を、反射電極層１１１と透明電極層１２１との積層構造とすることで、有機ＥＬ素子２０にマイクロキャビティ構造を導入している。
　このため、本実施の形態では、各発光層８２Ｒ・８２Ｇ・８２Ｂの膜厚を同一の膜厚に設定している。このため、実施の形態１～７と同様にして光路長７３Ｒ・７３Ｇ・７３Ｂが設定される。
　したがって、正孔注入層兼正孔輸送層８１、電子輸送層兼電子注入層８３、発光層８２Ｒ・８２Ｇ・８２Ｂの材料および膜厚は、従来と同様に設定することができる。このため、本実施の形態では、これら正孔注入層兼正孔輸送層８１、電子輸送層兼電子注入層８３、発光層８２Ｒ・８２Ｇ・８２Ｂの具体的な材料並びに膜厚についての説明は省略する。
　＜効果＞
　上記したように、本実施の形態では、実施の形態１同様、第１電極２１を、反射電極層１１１と透明電極層１２１との積層構造とすることで、有機ＥＬ素子２０にマイクロキャビティ構造を導入している。
　このため、本実施の形態では、有機ＥＬ素子２０にマイクロキャビティ構造を導入するために、各発光層８２Ｒ・８２Ｇ・８２Ｂの膜厚を、発光色毎に変更する必要はない。
　このため、本実施の形態でも、実施の形態１～７のようにＷ発光の発光層を用いる場合と同様に、各発光層８２Ｒ・８２Ｇ・８２Ｂの膜厚を等しく薄く成膜することができるので、処理タクトを短くすることができる。
　また、本実施の形態でも、各発光層８２Ｒ・８２Ｇ・８２Ｂから出射された光の混合に対してマイクロキャビティ効果が加味された光が有機ＥＬ素子２０により得られる。またその光を、封止基板５０に設けられたＣＦ層５２によって調整することで、所望のスペクトルを有する光を外部に取り出すことができる。したがって、本実施の形態でも、このように塗り分け方式を用いた発光層８２Ｒ・８２Ｇ・８２Ｂとマイクロキャビティ効果とＣＦ層５２とを組み合わせることで、色純度を高めることができる。
　また、本実施の形態でも、実施の形態１～７と同様にして第１電極２１における透明電極層１２１の膜厚をサブ画素７１Ｒ・７１Ｇ・７１Ｂ毎に変更することで、実施の形態１～７と同様の効果が得られることは、言うまでもない。
　＜実施の形態１～８の概要および変形例＞
　以上のように、実施の形態１～８では、非晶質の透明電極材料からなる第１の透明電極層上に、上記非晶質の透明電極材料からなる第１の透明電極層とは組成が異なる透明電極材料からなる第２の透明電極層を成膜し、少なくとも２つのサブ画素に、膜厚が異なるレジストパターンを形成し、アッシングによるレジストパターンの薄膜化と第１の透明電極層の結晶化を利用したエッチング耐性の変化とを利用して上記透明電極層をエッチングすることで、上記反射電極層上の透明電極層の積層数をサブ画素間で（例えばサブ画素毎に）変更している。
　なお、実施の形態１～８では、（１）必要に応じて透明電極層が積層された状態で反射電極層をパターニングした後、この必要に応じて透明電極層が積層されたパターン化された反射電極層上に、上記非晶質の透明電極材料からなる第１の透明電極層と上記第２の透明電極層とを含む少なくとも２層の透明電極層を積層するか、もしくは、（２）反射電極層のパターニング前に、該反射電極層上に、上記非晶質の透明電極材料からなる第１の透明電極層と上記第２の透明電極層とを含む少なくとも２層の透明電極層を積層し、この予め積層した透明電極層のうち少なくとも１層ないし全層を、発光色が異なるサブ画素のうち一部のサブ画素において選択的にエッチング除去することで、透明電極層の積層数をサブ画素間で変更する場合について説明した。しかしながら、本発明の実施の形態の一例は、これに限定されるものではない。
　また、実施の形態１～８では、発光色が異なる３つのサブ画素において上記したように透明電極層をエッチングする場合を例に挙げて説明したが、本発明の実施の形態の一例は、これに限定されるものではない。
　例えば、上記（１）または（２）の方法を単独で、もしくは、上記（１）または（２）の方法の単独もしくはその組み合わせの繰り返しにより、あるいは、これらの方法とフォトリソグラフィを用いた透明電極の単層の積み上げ等の公知の手法との組み合わせにより、透明電極層の積層数や、透明電極層の積層数が異なるサブ画素の数を、任意かつ容易に設定・変更することが可能である。
　何れの場合にも、同じ数の透明電極層を積層する場合と比較すれば、従来よりも少ない回数のフォトリソグラフィで、表示色が異なるサブ画素間で、反射電極層上の透明電極層の積層数や合計の膜厚を変更することができる。
　以上のように、本発明の実施の形態の一例では、表示色が異なる複数のサブ画素のうち少なくとも２つのサブ画素における第２の透明電極層上に、それぞれ膜厚が異なる第１のレジストパターンを形成する第１のレジストパターン形成工程と、
　上記第１のレジストパターンをマスクとして、少なくとも上記第２の透明電極層および非晶質の透明電極材料からなる第１の透明電極層をエッチングしてパターニングする透明電極層パターニング工程と、
　アッシングにより、上記複数のサブ画素のうち、上記第１のレジストパターンの膜厚が最も薄いサブ画素における第１のレジストパターンを除去して第２の透明電極層を露出させる一方、残るサブ画素の第１のレジストパターンを薄膜化した後、上記薄膜化した第１のレジストパターンをマスクとして、露出した第２の透明電極層、もしくは、上記第２の透明電極層の下層に非晶質の透明電極材料からなる透明電極層が存在する場合には上記第２の透明電極層およびその下層の非晶質の透明電極材料からなる透明電極層をエッチングして除去する、少なくとも１回の透明電極層エッチング工程と、
　上記透明電極層エッチング工程の後、上記第１のレジストパターン形成工程で形成した第１のレジストパターンの膜厚が最も厚いサブ画素における第１のレジストパターンを除去する第１のレジストパターン除去工程とを備え、
　上記透明電極層エッチング工程は、上記第１のレジストパターン形成工程で形成した第１のレジストパターンのうち第１のレジストパターンの膜厚が２番目に厚いサブ画素における第２の透明電極層をエッチングして除去するまで繰り返し行われるとともに、
　上記透明電極層エッチング工程は、少なくとも、
　アッシングにより、上記第１のレジストパターン形成工程で形成した第１のレジストパターンの膜厚が２番目に厚いサブ画素における第１のレジストパターンを除去して第２の透明電極層を露出させる一方、上記第１のレジストパターン形成工程で形成した第１のレジストパターンの膜厚が最も厚いサブ画素における第１のレジストパターンを薄膜化するアッシング工程と、
　上記アッシング工程で薄膜化した、上記第１のレジストパターン形成工程で形成した第１のレジストパターンの膜厚が最も厚いサブ画素における第１のレジストパターンをマスクとして、露出した第２の透明電極層をエッチングして除去する第２の透明電極層エッチング工程と、
　上記非晶質の透明電極材料からなる第１の透明電極層を結晶化させて多結晶の第１の透明電極層に転化させる第１の透明電極層結晶化工程とを備え、
　上記第１の透明電極層結晶化工程は、上記アッシング工程の直前の工程、または、上記アッシング工程と上記第２の透明電極層エッチング工程との間で行われる。
　これにより、従来よりも少ない回数のフォトリソグラフィで、例えば、表示色が異なるサブ画素間で（例えばサブ画素毎に）、上記反射電極層上の透明電極層の合計の膜厚を任意に変更することができる。
　＜要点概要＞
　以上のように、本発明の一態様にかかる表示装置の製造方法は、非晶質の透明電極材料からなる第１の透明電極層上に第２の透明電極層を成膜し、少なくとも２つのサブ画素に、膜厚が異なるレジストパターンを形成し、アッシングによるレジストパターンの薄膜化と第１の透明電極層の結晶化を利用したエッチング耐性の変化とを利用して上記透明電極層をエッチングする方法である。
　このため、以上のように、本発明の一態様にかかる表示装置の製造方法は、少なくとも１つのサブ画素における、電界を形成する対の電極のうち、一方の電極が、反射電極層と、該反射電極層上に形成された複数の透明電極層とを備え、表示色が異なるサブ画素間で上記透明電極層の合計の膜厚が異なる表示装置の製造方法であって、
　非晶質の透明電極材料からなる第１の透明電極層を成膜する第１の透明電極層成膜工程と、
　上記非晶質の透明電極材料からなる第１の透明電極層上に、上記非晶質の透明電極材料からなる第１の透明電極層とは組成が異なる透明電極材料からなる第２の透明電極層を成膜する第２の透明電極層成膜工程と、
　表示色が異なる複数のサブ画素のうち少なくとも２つのサブ画素における第２の透明電極層上に、それぞれ膜厚が異なる第１のレジストパターンを形成する第１のレジストパターン形成工程と、
　上記第１のレジストパターンをマスクとして、少なくとも上記第２の透明電極層および非晶質の透明電極材料からなる第１の透明電極層をエッチングしてパターニングする透明電極層パターニング工程と、
　アッシングにより、上記複数のサブ画素のうち、上記第１のレジストパターンの膜厚が最も薄いサブ画素における第１のレジストパターンを除去して第２の透明電極層を露出させる一方、残るサブ画素の第１のレジストパターンを薄膜化した後、上記薄膜化した第１のレジストパターンをマスクとして、露出した第２の透明電極層、もしくは、上記第２の透明電極層の下層に非晶質の透明電極材料からなる透明電極層が存在する場合には上記第２の透明電極層およびその下層の非晶質の透明電極材料からなる透明電極層をエッチングして除去する、少なくとも１回の透明電極層エッチング工程と、
　上記透明電極層エッチング工程の後、上記第１のレジストパターン形成工程で形成した第１のレジストパターンの膜厚が最も厚いサブ画素における第１のレジストパターンを除去する第１のレジストパターン除去工程とを備え、
　上記透明電極層エッチング工程は、上記第１のレジストパターン形成工程で形成した第１のレジストパターンのうち第１のレジストパターンの膜厚が２番目に厚いサブ画素における第２の透明電極層をエッチングして除去するまで繰り返し行われるとともに、
　上記透明電極層エッチング工程は、少なくとも、
　アッシングにより、上記第１のレジストパターン形成工程で形成した第１のレジストパターンの膜厚が２番目に厚いサブ画素における第１のレジストパターンを除去して第２の透明電極層を露出させる一方、上記第１のレジストパターン形成工程で形成した第１のレジストパターンの膜厚が最も厚いサブ画素における第１のレジストパターンを薄膜化するアッシング工程と、
　上記アッシング工程で薄膜化した、上記第１のレジストパターン形成工程で形成した第１のレジストパターンの膜厚が最も厚いサブ画素における第１のレジストパターンをマスクとして、露出した第２の透明電極層をエッチングして除去する第２の透明電極層エッチング工程と、
　上記非晶質の透明電極材料からなる第１の透明電極層を結晶化させて多結晶の第１の透明電極層に転化させる第１の透明電極層結晶化工程とを備え、
　上記第１の透明電極層結晶化工程は、上記アッシング工程の直前の工程、または、上記アッシング工程と上記第２の透明電極層エッチング工程との間で行われる。
　このようにエッチング耐性の違いによるエッチング選択性を利用して、透明電極層を複数層積層することで、従来よりも少ない回数のフォトリソグラフィで、例えば、表示色が異なるサブ画素毎に、上記反射電極層上の透明電極層の合計の膜厚を任意に変更することができる。また、従来よりも、コストダウンおよびフットプリントの低減を図ることができる。さらに、露光、現像、レジスト剥離処理等の回数を低減させることができるので、画素欠陥の発生を防止することができるとともに、処理タクトを短くすることができる。
　上記表示装置の製造方法において、上記第１の透明電極層はインジウム錫酸化物からなり、上記第２の透明電極層はインジウム亜鉛酸化物からなることが好ましい。
　非晶質のインジウム錫酸化物は、熱処理により容易に多結晶のインジウム錫酸化物に転化させることができる。多結晶のインジウム錫酸化物は、インジウム亜鉛酸化物よりもエッチング耐性が高く、第２の透明電極層エッチング工程でインジウム亜鉛酸化物をエッチングして除去するときに、エッチングされないか、あるいは、エッチング速度が著しく遅い。このため、第２の透明電極層エッチング工程では、インジウム亜鉛酸化物からなる第２の透明電極層のみが除去され、第１の透明電極層は除去されない。
　また、上記表示装置の製造方法は、上記第１の透明電極層成膜工程の前に、表示色が異なるサブ画素毎にパターン化された反射電極層を形成する反射電極層パターニング工程を備え、上記第１の透明電極層成膜工程および第２の透明電極層成膜工程では、上記パターン化された反射電極層上に、上記非晶質の透明電極材料からなる第１の透明電極層、第２の透明電極層が、この順に成膜されることが好ましい。
　上記の構成によれば、反射電極層のパターニングも含めても２回のフォトリソグラフィで、反射電極層上に透明電極層が積層されてなる、サブ画素毎に厚みが異なる電極を形成することができる。
　したがって、上記の方法によれば、従来よりも少ない回数のフォトリソグラフィで、表示色が異なるサブ画素毎に上記反射電極層上の透明電極層の合計の膜厚が異なる電極を形成することができる。
　また、上記表示装置の製造方法は、上記第１の透明電極層成膜工程の前に、反射電極層を成膜する反射電極層成膜工程を備え、
　上記第１の透明電極層成膜工程および第２の透明電極層成膜工程では、上記反射電極層上に、上記非晶質の透明電極材料からなる第１の透明電極層、第２の透明電極層が、この順に成膜され、
　上記第１のレジストパターン形成工程では、各サブ画素における第２の透明電極層上に、それぞれ膜厚が異なる第１のレジストパターンを形成し、
　上記透明電極層パターニング工程では、上記第１のレジストパターンをマスクとして、上記第２の透明電極層、非晶質の透明電極材料からなる第１の透明電極層、および反射電極層をエッチングしてパターニングすることが好ましい。
　上記の構成によれば、上記反射電極層上に、上記非晶質の透明電極材料からなる第１の透明電極層、第２の透明電極層を、この順に成膜した後、サブ画素毎に膜厚が異なる第１のレジストパターンを用いて、上記非晶質の透明電極材料からなる第１の透明電極層、第２の透明電極層を、一括してエッチングすることができる。
　したがって、上記の方法によれば、反射電極層のパターニングを含めて１回のフォトリソグラフィで、反射電極層上に透明電極層が積層されてなる、サブ画素毎に厚みが異なる電極を形成することができる。
　したがって、上記の方法によれば、従来よりもさらに少ない回数のフォトリソグラフィで、表示色が異なるサブ画素毎に上記反射電極層上の透明電極層の合計の膜厚が異なる電極を形成することができる。
　また、上記表示装置の製造方法は、上記第１の透明電極層成膜工程の前に、
　表示色が異なるサブ画素毎にパターン化された反射電極層を形成する反射電極層パターニング工程と、
　上記パターン化された反射電極層上に、上記非晶質の透明電極材料からなる第１の透明電極層とは組成が異なる透明電極材料からなる第３の透明電極層を成膜する第３の透明電極層成膜工程とを備え、
　上記第１の透明電極層成膜工程および第２の透明電極層成膜工程では、上記第３の透明電極層上に、上記非晶質の透明電極材料からなる第１の透明電極層、第２の透明電極層が、この順に成膜され、
　上記透明電極層パターニング工程では、上記第１のレジストパターンをマスクとして、上記第２の透明電極層、非晶質の透明電極材料からなる第１の透明電極層、および第３の透明電極層をエッチングしてパターニングすることが好ましい。
　上記の方法によれば、上記反射電極層上に、上記第３の透明電極層を介して、上記非晶質の透明電極材料からなる第１の透明電極層が形成される。
　このため、上記の方法によれば、上記反射電極層と非晶質の透明電極層との接触部が露出しない。
　上記反射電極層上に非晶質の透明電極層を直接積層する場合、上記反射電極層と非晶質の透明電極層との組み合わせによっては、洗浄時や現像時等に電食反応が生じて、上記反射電極層および透明電極層が損傷するおそれがある。
　しかしながら、上記の方法によれば、上記反射電極層と非晶質の透明電極層との接触部が露出しないので、このような問題が発生することがない。
　また、上記表示装置の製造方法は、上記第１の透明電極層成膜工程の前に、表示色が異なるサブ画素毎にパターン化された反射電極層と、上記反射電極層上に設けられ、上記サブ画素毎にパターン化された多結晶の第４の透明電極層とを形成する反射電極層・第４の透明電極層形成工程を備え、
　上記第１の透明電極層成膜工程および第２の透明電極層成膜工程では、上記パターン化された多結晶の第４の透明電極層上に、上記非晶質の透明電極材料からなる第１の透明電極層、第２の透明電極層が、この順に成膜されることが好ましい。
　反射電極材料の種類によっては、上記反射電極層が剥き出しの状態（つまり、露出状態）にあると、例えばレジストのぬれ性を高めるために紫外線照射を行うと酸化して反射特定が低下したり、溶剤耐性が低く、溶剤が染み込んだりする可能性がある。このため、このような反射電極層が、このような反射電極材料からなる場合、反射電極層が剥き出しの状態となることは望ましくない。
　上記の方法によれば、製造工程における早い段階で、上記したように反射電極層上に上記第４の透明電極層が形成されることで、上記反射電極層を、該反射電極層の品質を損なうおそれがある上記要因から保護することができる。
　また、上記表示装置の製造方法は、上記第１の透明電極層成膜工程の前に、
　表示色が異なるサブ画素毎にパターン化された反射電極層と、上記反射電極層上に設けられ、上記サブ画素毎にパターン化された多結晶の第４の透明電極層とを形成する反射電極層・第４の透明電極層形成工程と、
　上記サブ画素毎にパターン化された多結晶の第４の透明電極層上に、上記非晶質の透明電極材料からなる第１の透明電極層とは組成が異なる透明電極材料からなる第３の透明電極層を成膜する第３の透明電極層成膜工程とを備え、
　上記第１の透明電極層成膜工程および第２の透明電極層成膜工程では、上記第３の透明電極層上に、上記非晶質の透明電極材料からなる第１の透明電極層、第２の透明電極層が、この順に成膜され、
　上記透明電極層パターニング工程では、上記第１のレジストパターンをマスクとして、上記第２の透明電極層、非晶質の透明電極材料からなる第１の透明電極層、および第３の透明電極層をエッチングしてパターニングすることが好ましい。
　この場合にも、製造工程における早い段階で、上記したように反射電極層上に上記第４の透明電極層が形成されることで、上記反射電極層を、該反射電極層の品質を損なうおそれがある上記要因から保護することができる。
　また、上記の方法によれば、反射電極層上の透明電極層の積層数を増加させることができる。各透明電極層の膜厚に加えてこのように積層数を変更することで、各サブ画素における光路長の比率の変更をより一層容易に行うことができる。
　また、上記表示装置の製造方法において、上記反射電極層・第４の透明電極層形成工程は、
　反射電極層を成膜する工程と、
　上記反射電極層上に、非晶質の透明電極材料からなる第４の透明電極層を成膜する第４の透明電極層成膜工程と、
　上記非晶質の透明電極材料からなる第４の透明電極層上に、表示色が異なるサブ画素毎に第２のレジストパターンを形成する第２のレジストパターン形成工程と、
　上記第２のレジストパターンをマスクとして、上記反射電極層および非晶質の透明電極材料からなる第４の透明電極層をエッチングしてパターニングする反射電極層・第４の透明電極層パターニング工程と、
　上記非晶質の透明電極材料からなる第４の透明電極層を結晶化させて多結晶の第４の透明電極層に転化させる第４の透明電極層結晶化工程とを備えていることが好ましい。
　上記の構成によれば、反射電極層のパターニングと同時に上記非晶質の透明電極材料からなる第４の透明電極層のパターニングを行うため、フォトリソグラフィ工程を増加させることなく、上記パターン化された反射電極層上に、上記反射電極層と同じパターンを有する多結晶の透明電極材料からなる第４の透明電極層を形成することができる。
　また、反射電極材料の種類によっては、上記反射電極層が紫外線照射により酸化して反射特性が低下したり、溶剤耐性が低く、溶剤が染み込んだりする可能性がある。このため、このような反射電極層が、このような反射電極材料からなる場合、反射電極層が剥き出しの状態となることは望ましくない。
　上記の方法によれば、製造工程における早い段階で、上記したように反射電極層上に上記第４の透明電極層が形成されることで、上記反射電極層を、該反射電極層の品質を損なうおそれがある上記要因から保護することができる。
　また、上記の方法によれば、フォトリソグラフィの全体の回数を増加させることなく、反射電極層上の透明電極層の積層数を増加させることができる。上記の方法によれば、例えば、反射電極層のパターニングを含め、２回のフォトリソグラフィで、表示色が異なるサブ画素毎に上記反射電極層上の透明電極層の合計の膜厚が異なる電極を形成することができる。
　また、上記表示装置の製造方法において、上記第４の透明電極層はインジウム錫酸化物からなることが好ましい。
　前記したように、非晶質のインジウム錫酸化物は、熱処理により、エッチング耐性が高い多結晶のインジウム錫酸化物に容易に転化させることができる。
　多結晶のインジウム錫酸化物は、非晶質のインジウム錫酸化物を熱処理することによって得られるだけでなく、直接成膜装置によって多結晶のインジウム錫酸化物を形成することができる。しかしながら、直接成膜された多結晶のインジウム錫酸化物は成膜中の結晶粒の成長により膜平坦性が悪化したり、結晶間のピンホールが発生しやすくなったりする。このため、上記したように反射電極層上に多結晶のインジウム錫酸化物を形成する場合、反射電極層上に、非晶質の第４の透明電極層として、非晶質のインジウム錫酸化物を成膜した後、上記したようにパターン化してから多結晶のインジウム錫酸化物に転化させることが望ましい。
　また、上記表示装置の製造方法において、上記第３の透明電極層はインジウム亜鉛酸化物からなることが好ましい。
　インジウム亜鉛酸化物は、上記反射電極層との間に電食反応を生じさせることがない。また、多結晶の透明電極層と比較してエッチング耐性が低いことから、上記第３の透明電極層を多結晶の透明電極層上に積層した場合、インジウム亜鉛酸化物からなる第３の透明電極層のみを選択的にエッチング除去することができる。
　また、上記第１のレジストパターン形成工程において、上記第１のレジストパターンは、平面視で上記パターン化された反射電極層と重畳し、かつ、平面視で上記パターン化された反射電極層よりも大きく形成されていることが好ましい。
　上記反射電極層上に非晶質の透明電極層を直接積層する場合、上記反射電極層と非晶質の透明電極層との組み合わせによっては、洗浄時や現像時等に電食反応が生じて、上記反射電極層および透明電極層が損傷するおそれがある。
　しかしながら、上記の方法によれば、上記反射電極層を、上記第２の透明電極層で覆うことができる。
　したがって、上記の方法によれば、上記反射電極層と非晶質の透明電極層との接触部が露出しないので、このような問題が発生することがない。
　また、上記表示装置の製造方法において、上記反射電極層は、銀、銀合金、およびアルミニウム合金からなる群より選ばれる何れか１種からなることが好ましい。
　これらの材料は、非晶質の透明電極層との間で電食反応が生じない。このため、上記反射電極層における反射電極材料に適している。
　また、上記したように第１のレジストパターンが、平面視で、上記パターン化された反射電極層と重畳し、かつ、平面視で上記パターン化された反射電極層よりも大きく形成されている場合、あるいは、上記反射電極層上に、上記第３の透明電極層を介して、上記非晶質の透明電極材料からなる第１の透明電極層が形成されている場合、上記反射電極層は、アルミニウム層を含んでいてもよい。
　アルミニウム層は、反射電極層が銀である場合のように紫外線照射によって酸化して反射特性が低下するという問題が発生し難い。
　しかしながら、非晶質の透明電極材料がインジウム錫酸化物である場合等、非晶質の透明電極材料の種類によっては、上記反射電極層と非晶質の透明電極層との接触部が露出していると、洗浄時や現像時等に電食反応が生じて、上記反射電極層および透明電極層が損傷するおそれがある。
　しかしながら、上記したように第１のレジストパターンが、平面視で、上記パターン化された反射電極層と重畳し、かつ、平面視で上記パターン化された反射電極層よりも大きく形成されている場合、あるいは、上記反射電極層上に、上記第３の透明電極層を介して、上記非晶質の透明電極材料からなる第１の透明電極層が形成されている場合には、上記反射電極層と非晶質の透明電極層との接触部が露出しない。このため、この場合には、上記反射電極材料にアルミニウムを使用しても、このような問題が発生することはない。このため、上記反射電極層として、上記効果を有するアルミニウム層を含む反射電極層を用いることができる。
　また、上記表示装置の製造方法では、上記対の電極が陽極および陰極であり、上記一方の電極が陽極であるとともに、上記陽極と陰極とで有機エレクトロルミネッセンス層を挟むように上記陽極、陰極、および有機エレクトロルミネッセンス層を形成することが好ましい。
　上記の方法によれば、上記陽極と陰極とで有機エレクトロルミネッセンス層が挟持されてなる有機エレクトロルミネッセンス素子の光路長を、発光色が異なるサブ画素毎に容易に変更することができる。
　したがって、上記の方法によれば、マイクロキャビティ構造を有する有機エレクトロルミネッセンス素子を得ることができる。このため、マイクロキャビティ効果により、上記有機エレクトロルミネッセンス素子を用いた表示装置における色純度、発光の色度、発光効率等を向上させることができる。
　本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
　本発明は、有機ＥＬ素子や無機ＥＬ素子のような微小共振器として構成することが可能な発光素子を用いた表示装置の製造方法に好適に利用することができる。
　　１　　　有機ＥＬ表示パネル
　　２　　　電気配線端子
　１０　　　支持基板
　１１　　　絶縁基板
　１２　　　ＴＦＴ
　１３　　　層間絶縁膜
　１３ａ　　コンタクトホール
　１４　　　信号線
　１５　　　エッジカバー
　１５Ｒ・１５Ｇ・１５Ｂ　開口部
　２０　　　有機ＥＬ素子
　２１　　　第１電極
　２２　　　正孔注入層
　２３　　　正孔輸送層
　２４　　　第１発光層
　２５　　　電子輸送層
　２６　　　キャリア発生層
　２７　　　正孔輸送層
　２８　　　第２発光層
　２９　　　電子輸送層
　３０　　　電子注入層
　３１　　　第２電極
　４１　　　封止樹脂層
　４２　　　充填樹脂層
　４３　　　有機ＥＬ層
　５０　　　封止基板
　５１　　　絶縁基板
　５２　　　ＣＦ層
　５３　　　ＢＭ
　６０　　　接続部
　７０　　　画素
　７１　　　サブ画素
　７１Ｒ・７１Ｇ・７１Ｂ　サブ画素
　７２　　　発光領域
　７３Ｒ・７３Ｇ・７３Ｂ　光路長
　８１　　　正孔注入層兼正孔輸送層
　８２Ｒ・８２Ｇ・８２Ｂ　発光層
　８３　　　電子輸送層兼電子注入層
１００　　　有機ＥＬ表示装置
１０１　　　画素部
１０２　　　回路部
１０３　　　接続端子
１１０　　　ａ－ＩＴＯ層
１１１　　　反射電極層
１１２　　　ａ－ＩＴＯ層
１１３　　　ＩＺＯ層
１１４　　　ｐ－ＩＴＯ層
１１５　　　ＩＺＯ層
１１６　　　ａ－ＩＴＯ層
１１７　　　ｐ－ＩＴＯ層
１２１　　　透明電極層
２０１Ｒ・２０１Ｇ・２０１Ｂ　レジストパターン
２１１Ｒ・２１１Ｇ・２１１Ｂ　レジストパターン
　　Ｌ　　　封止領域
　　Ｒ１　　表示領域
　　Ｒ２　　第２電極接続領域
　　Ｒ３　　端子部領域

Claims (14)

  1. 　少なくとも１つのサブ画素における、電界を形成する対の電極のうち、一方の電極が、反射電極層と、該反射電極層上に形成された複数の透明電極層とを備え、表示色が異なるサブ画素間で上記透明電極層の合計の膜厚が異なる表示装置の製造方法であって、
    　非晶質の透明電極材料からなる第１の透明電極層を成膜する第１の透明電極層成膜工程と、
    　上記非晶質の透明電極材料からなる第１の透明電極層上に、上記非晶質の透明電極材料からなる第１の透明電極層とは組成が異なる透明電極材料からなる第２の透明電極層を成膜する第２の透明電極層成膜工程と、
    　表示色が異なる複数のサブ画素のうち少なくとも２つのサブ画素における第２の透明電極層上に、それぞれ膜厚が異なる第１のレジストパターンを形成する第１のレジストパターン形成工程と、
    　上記第１のレジストパターンをマスクとして、少なくとも上記第２の透明電極層および非晶質の透明電極材料からなる第１の透明電極層をエッチングしてパターニングする透明電極層パターニング工程と、
    　アッシングにより、上記複数のサブ画素のうち、上記第１のレジストパターンの膜厚が最も薄いサブ画素における第１のレジストパターンを除去して第２の透明電極層を露出させる一方、残るサブ画素の第１のレジストパターンを薄膜化した後、上記薄膜化した第１のレジストパターンをマスクとして、露出した第２の透明電極層、もしくは、上記第２の透明電極層の下層に非晶質の透明電極材料からなる透明電極層が存在する場合には上記第２の透明電極層およびその下層の非晶質の透明電極材料からなる透明電極層をエッチングして除去する、少なくとも１回の透明電極層エッチング工程と、
    　上記透明電極層エッチング工程の後、上記第１のレジストパターン形成工程で形成した第１のレジストパターンの膜厚が最も厚いサブ画素における第１のレジストパターンを除去する第１のレジストパターン除去工程とを備え、
    　上記透明電極層エッチング工程は、上記第１のレジストパターン形成工程で形成した第１のレジストパターンのうち第１のレジストパターンの膜厚が２番目に厚いサブ画素における第２の透明電極層をエッチングして除去するまで繰り返し行われるとともに、
    　上記透明電極層エッチング工程は、少なくとも、
    　アッシングにより、上記第１のレジストパターン形成工程で形成した第１のレジストパターンの膜厚が２番目に厚いサブ画素における第１のレジストパターンを除去して第２の透明電極層を露出させる一方、上記第１のレジストパターン形成工程で形成した第１のレジストパターンの膜厚が最も厚いサブ画素における第１のレジストパターンを薄膜化するアッシング工程と、
    　上記アッシング工程で薄膜化した、上記第１のレジストパターン形成工程で形成した第１のレジストパターンの膜厚が最も厚いサブ画素における第１のレジストパターンをマスクとして、露出した第２の透明電極層をエッチングして除去する第２の透明電極層エッチング工程と、
    　上記非晶質の透明電極材料からなる第１の透明電極層を結晶化させて多結晶の第１の透明電極層に転化させる第１の透明電極層結晶化工程とを備え、
    　上記第１の透明電極層結晶化工程は、上記アッシング工程の直前の工程、または、上記アッシング工程と上記第２の透明電極層エッチング工程との間で行われることを特徴とする表示装置の製造方法。
  2. 　上記第１の透明電極層がインジウム錫酸化物からなり、上記第２の透明電極層がインジウム亜鉛酸化物からなることを特徴とする請求項１に記載の表示装置の製造方法。
  3. 　上記第１の透明電極層成膜工程の前に、表示色が異なるサブ画素毎にパターン化された反射電極層を形成する反射電極層パターニング工程を備え、
    　上記第１の透明電極層成膜工程および第２の透明電極層成膜工程では、上記パターン化された反射電極層上に、上記非晶質の透明電極材料からなる第１の透明電極層、第２の透明電極層が、この順に成膜されることを特徴とする請求項１または２に記載の表示装置の製造方法。
  4. 　上記第１の透明電極層成膜工程の前に、反射電極層を成膜する反射電極層成膜工程を備え、
    　上記第１の透明電極層成膜工程および第２の透明電極層成膜工程では、上記反射電極層上に、上記非晶質の透明電極材料からなる第１の透明電極層、第２の透明電極層が、この順に成膜され、
    　上記第１のレジストパターン形成工程では、各サブ画素における第２の透明電極層上に、それぞれ膜厚が異なる第１のレジストパターンを形成し、
    　上記透明電極層パターニング工程では、上記第１のレジストパターンをマスクとして、上記第２の透明電極層、非晶質の透明電極材料からなる第１の透明電極層、および反射電極層をエッチングしてパターニングすることを特徴とする請求項１または２に記載の表示装置の製造方法。
  5. 　上記第１の透明電極層成膜工程の前に、
    　表示色が異なるサブ画素毎にパターン化された反射電極層を形成する反射電極層パターニング工程と、
    　上記パターン化された反射電極層上に、上記非晶質の透明電極材料からなる第１の透明電極層とは組成が異なる透明電極材料からなる第３の透明電極層を成膜する第３の透明電極層成膜工程とを備え、
    　上記第１の透明電極層成膜工程および第２の透明電極層成膜工程では、上記第３の透明電極層上に、上記非晶質の透明電極材料からなる第１の透明電極層、第２の透明電極層が、この順に成膜され、
    　上記透明電極層パターニング工程では、上記第１のレジストパターンをマスクとして、上記第２の透明電極層、非晶質の透明電極材料からなる第１の透明電極層、および第３の透明電極層をエッチングしてパターニングすることを特徴とする請求項１または２に記載の表示装置の製造方法。
  6. 　上記第１の透明電極層成膜工程の前に、表示色が異なるサブ画素毎にパターン化された反射電極層と、上記反射電極層上に設けられ、上記サブ画素毎にパターン化された多結晶の第４の透明電極層とを形成する反射電極層・第４の透明電極層形成工程を備え、
    　上記第１の透明電極層成膜工程および第２の透明電極層成膜工程では、上記パターン化された多結晶の第４の透明電極層上に、上記非晶質の透明電極材料からなる第１の透明電極層、第２の透明電極層が、この順に成膜されることを特徴とする請求項１または２に記載の表示装置の製造方法。
  7. 　上記第１の透明電極層成膜工程の前に、
    　表示色が異なるサブ画素毎にパターン化された反射電極層と、上記反射電極層上に設けられ、上記サブ画素毎にパターン化された多結晶の第４の透明電極層とを形成する反射電極層・第４の透明電極層形成工程と、
    　上記サブ画素毎にパターン化された多結晶の第４の透明電極層上に、上記非晶質の透明電極材料からなる第１の透明電極層とは組成が異なる透明電極材料からなる第３の透明電極層を成膜する第３の透明電極層成膜工程とを備え、
    　上記第１の透明電極層成膜工程および第２の透明電極層成膜工程では、上記第３の透明電極層上に、上記非晶質の透明電極材料からなる第１の透明電極層、第２の透明電極層が、この順に成膜され、
    　上記透明電極層パターニング工程では、上記第１のレジストパターンをマスクとして、上記第２の透明電極層、非晶質の透明電極材料からなる第１の透明電極層、および第３の透明電極層をエッチングしてパターニングすることを特徴とする請求項１または２に記載の表示装置の製造方法。
  8. 　上記反射電極層・第４の透明電極層形成工程は、
    　反射電極層を成膜する工程と、
    　上記反射電極層上に、非晶質の透明電極材料からなる第４の透明電極層を成膜する第４の透明電極層成膜工程と、
    　上記非晶質の透明電極材料からなる第４の透明電極層上に、表示色が異なるサブ画素毎に第２のレジストパターンを形成する第２のレジストパターン形成工程と、
    　上記第２のレジストパターンをマスクとして、上記反射電極層および非晶質の透明電極材料からなる第４の透明電極層をエッチングしてパターニングする反射電極層・第４の透明電極層パターニング工程と、
    　上記非晶質の透明電極材料からなる第４の透明電極層を結晶化させて多結晶の第４の透明電極層に転化させる第４の透明電極層結晶化工程とを備えていることを特徴とする請求項６または７に記載の表示装置の製造方法。
  9. 　上記第４の透明電極層がインジウム錫酸化物からなることを特徴とする請求項６～８の何れか１項に記載の表示装置の製造方法。
  10. 　上記第３の透明電極層がインジウム亜鉛酸化物からなることを特徴とする請求項５または７に記載の表示装置の製造方法。
  11. 　上記第１のレジストパターン形成工程において、上記第１のレジストパターンは、平面視で上記パターン化された反射電極層と重畳し、かつ、平面視で上記パターン化された反射電極層よりも大きく形成されていることを特徴とする請求項４～７の何れか１項に記載の表示装置の製造方法。
  12. 　上記反射電極層が、銀、銀合金、およびアルミニウム合金からなる群より選ばれる何れか１種からなることを特徴とする請求項１～１１の何れか１項に記載の表示装置の製造方法。
  13. 　上記反射電極層が、アルミニウム層を含むことを特徴とする請求項５または１１に記載の表示装置の製造方法。
  14. 　上記対の電極が陽極および陰極であり、上記一方の電極が陽極であるとともに、
    　上記陽極と陰極とで有機エレクトロルミネッセンス層を挟むように上記陽極、陰極、および有機エレクトロルミネッセンス層を形成することを特徴とする請求項１～１３の何れか１項に記載の表示装置の製造方法。
PCT/JP2012/074114 2011-09-26 2012-09-20 表示装置の製造方法 WO2013047331A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013536214A JP5722453B2 (ja) 2011-09-26 2012-09-20 表示装置の製造方法
CN201280039897.8A CN103733727B (zh) 2011-09-26 2012-09-20 显示装置的制造方法
US14/237,560 US8969111B2 (en) 2011-09-26 2012-09-20 Method for manufacturing display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011209648 2011-09-26
JP2011-209648 2011-09-26

Publications (1)

Publication Number Publication Date
WO2013047331A1 true WO2013047331A1 (ja) 2013-04-04

Family

ID=47995363

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/074114 WO2013047331A1 (ja) 2011-09-26 2012-09-20 表示装置の製造方法

Country Status (4)

Country Link
US (1) US8969111B2 (ja)
JP (1) JP5722453B2 (ja)
CN (1) CN103733727B (ja)
WO (1) WO2013047331A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150078352A (ko) * 2013-12-30 2015-07-08 엘지디스플레이 주식회사 유기발광다이오드 표시장치의 제조방법
JP2016197580A (ja) * 2015-04-06 2016-11-24 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
JP2017092439A (ja) * 2015-11-06 2017-05-25 東友ファインケム株式会社Dongwoo Fine−Chem Co., Ltd. 銀エッチング液組成物およびこれを用いた表示基板
JP2017092440A (ja) * 2015-11-10 2017-05-25 東友ファインケム株式会社Dongwoo Fine−Chem Co., Ltd. 銀エッチング液組成物およびこれを用いた表示基板
WO2022209588A1 (ja) * 2021-03-31 2022-10-06 ソニーセミコンダクタソリューションズ株式会社 表示装置、電子機器、ならびに表示装置の製造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8777693B2 (en) 2010-05-04 2014-07-15 Mary Helen Shashy Compression support bra
JP6285908B2 (ja) 2012-04-13 2018-02-28 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 光変換アセンブリ、ランプ及び照明器具
KR101466832B1 (ko) * 2013-06-28 2014-11-28 코닝정밀소재 주식회사 유기발광소자
KR20150019325A (ko) * 2013-08-13 2015-02-25 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조방법
CN104112766B (zh) * 2014-07-22 2017-02-15 深圳市华星光电技术有限公司 彩色显示器件结构
CN104777930B (zh) * 2015-02-09 2017-12-08 合肥鑫晟光电科技有限公司 Ogs触摸屏及其制造方法、ogs触摸装置
US10347862B2 (en) * 2015-04-09 2019-07-09 Sharp Kabushiki Kaisha EL display device and method for manufacturing EL display device
CN104966787A (zh) * 2015-07-17 2015-10-07 京东方科技集团股份有限公司 发光二极管、显示基板及其制造方法和显示装置
CN105280552B (zh) * 2015-09-23 2019-03-19 京东方科技集团股份有限公司 一种阵列基板的制备方法、阵列基板和显示装置
US10037981B2 (en) 2016-05-18 2018-07-31 Globalfoundries Inc. Integrated display system with multi-color light emitting diodes (LEDs)
US10388691B2 (en) 2016-05-18 2019-08-20 Globalfoundries Inc. Light emitting diodes (LEDs) with stacked multi-color pixels for displays
US9941329B2 (en) 2016-05-18 2018-04-10 Globalfoundries Inc. Light emitting diodes (LEDs) with integrated CMOS circuits
US9941330B2 (en) 2016-05-18 2018-04-10 Globalfoundries Inc. LEDs with three color RGB pixels for displays
WO2020100187A1 (ja) * 2018-11-12 2020-05-22 シャープ株式会社 表示デバイス
CN110165070B (zh) * 2018-12-14 2021-04-23 合肥视涯显示科技有限公司 Oled阳极的制作方法及oled显示装置的制作方法
CN112599703B (zh) * 2020-12-14 2022-08-23 深圳市华星光电半导体显示技术有限公司 显示基板及其制备方法、显示面板
CN116825910B (zh) * 2023-08-29 2023-11-10 季华实验室 阵列基板的制备方法、阵列基板、显示面板及显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093401A (ja) * 2003-09-19 2005-04-07 Sony Corp 有機発光装置およびその製造方法、ならびに表示装置
JP2005197011A (ja) * 2003-12-26 2005-07-21 Sanyo Electric Co Ltd 表示装置及びその製造方法
JP2005197010A (ja) * 2003-12-26 2005-07-21 Sanyo Electric Co Ltd 表示装置の製造方法
WO2005086539A1 (ja) * 2004-03-05 2005-09-15 Idemitsu Kosan Co., Ltd. 有機エレクトロルミネッセンス表示装置
JP2007026852A (ja) * 2005-07-15 2007-02-01 Seiko Epson Corp 有機エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置の製造方法、及び電子機器
JP2009289740A (ja) * 2008-05-28 2009-12-10 Samsung Mobile Display Co Ltd 有機発光ディスプレイ装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1672962B1 (en) * 2003-09-19 2012-06-20 Sony Corporation Organic light emitting device, manufacturing method thereof and display device using the organic light emitting device
JP4403399B2 (ja) 2003-09-19 2010-01-27 ソニー株式会社 表示装置および表示装置の製造方法
CN100484356C (zh) * 2004-03-05 2009-04-29 出光兴产株式会社 有机电致发光显示装置
JP4449846B2 (ja) * 2005-07-15 2010-04-14 セイコーエプソン株式会社 エレクトロルミネッセンス装置の製造方法
JP4967423B2 (ja) 2006-04-04 2012-07-04 セイコーエプソン株式会社 発光装置および電子機器
JP5044273B2 (ja) * 2007-04-27 2012-10-10 三菱電機株式会社 薄膜トランジスタアレイ基板、その製造方法、及び表示装置
JP2009129604A (ja) 2007-11-21 2009-06-11 Seiko Epson Corp 表示装置及び有機ｅｌ装置の製造方法、有機ｅｌ装置及び電子機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093401A (ja) * 2003-09-19 2005-04-07 Sony Corp 有機発光装置およびその製造方法、ならびに表示装置
JP2005197011A (ja) * 2003-12-26 2005-07-21 Sanyo Electric Co Ltd 表示装置及びその製造方法
JP2005197010A (ja) * 2003-12-26 2005-07-21 Sanyo Electric Co Ltd 表示装置の製造方法
WO2005086539A1 (ja) * 2004-03-05 2005-09-15 Idemitsu Kosan Co., Ltd. 有機エレクトロルミネッセンス表示装置
JP2007026852A (ja) * 2005-07-15 2007-02-01 Seiko Epson Corp 有機エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置の製造方法、及び電子機器
JP2009289740A (ja) * 2008-05-28 2009-12-10 Samsung Mobile Display Co Ltd 有機発光ディスプレイ装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150078352A (ko) * 2013-12-30 2015-07-08 엘지디스플레이 주식회사 유기발광다이오드 표시장치의 제조방법
KR102132444B1 (ko) 2013-12-30 2020-07-09 엘지디스플레이 주식회사 유기발광다이오드 표시장치의 제조방법
JP2016197580A (ja) * 2015-04-06 2016-11-24 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
JP2017092439A (ja) * 2015-11-06 2017-05-25 東友ファインケム株式会社Dongwoo Fine−Chem Co., Ltd. 銀エッチング液組成物およびこれを用いた表示基板
JP2017092440A (ja) * 2015-11-10 2017-05-25 東友ファインケム株式会社Dongwoo Fine−Chem Co., Ltd. 銀エッチング液組成物およびこれを用いた表示基板
WO2022209588A1 (ja) * 2021-03-31 2022-10-06 ソニーセミコンダクタソリューションズ株式会社 表示装置、電子機器、ならびに表示装置の製造方法

Also Published As

Publication number Publication date
JPWO2013047331A1 (ja) 2015-03-26
US8969111B2 (en) 2015-03-03
JP5722453B2 (ja) 2015-05-20
US20140206117A1 (en) 2014-07-24
CN103733727A (zh) 2014-04-16
CN103733727B (zh) 2016-08-31

Similar Documents

Publication Publication Date Title
JP5722453B2 (ja) 表示装置の製造方法
JP4775863B2 (ja) 有機ｅｌ表示装置及びその製造方法
US9236419B2 (en) Organic light emitting display device having electrodes of subpixels with different thicknesses and method of manufacturing the same
TWI500144B (zh) 有機發光顯示裝置及其製造方法
KR100961343B1 (ko) 유기 ｅｌ 디스플레이 및 그 제조 방법
KR100782639B1 (ko) 배선 기판 및 디스플레이 장치
US10381600B2 (en) Organic electroluminescence device, illumination device, and display device
US10826021B2 (en) Organic electroluminescence device including a plurality of unit regions each including a light emitting area and a transmissive area
JP5094477B2 (ja) 有機発光表示装置及びその製造方法
KR20070042450A (ko) 유기 발광 소자
KR20120098880A (ko) 색변환막 및 해당 색변환막을 포함하는 다색 발광 유기 ｅｌ 디바이스
WO2013047621A1 (ja) 表示装置及び表示装置の製造方法
JP5478954B2 (ja) 有機エレクトロルミネッセンス表示装置
WO2013047457A1 (ja) 表示装置の製造方法および表示装置
JP2009164117A (ja) 有機ｅｌデバイスおよびその製造方法
JP4745362B2 (ja) 有機ｅｌ装置及びその製造方法
WO2013047622A1 (ja) 表示装置及び表示装置の製造方法
WO2017010488A1 (ja) 表示装置および表示装置の製造方法
KR101775503B1 (ko) 유기발광소자 제조방법
US9129915B2 (en) Organic EL display device and method of manufacturing the same
WO2012133203A1 (ja) 蒸着膜パターンの形成方法および有機エレクトロルミネッセンス表示装置の製造方法
WO2019142360A1 (ja) 表示装置及びその製造方法
KR20140087993A (ko) 유기 발광 표시 장치 및 그의 제조 방법
JP2008071578A (ja) 有機ｅｌ表示装置
JP2002289343A (ja) 有機電界発光素子の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12837188

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013536214

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14237560

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12837188

Country of ref document: EP

Kind code of ref document: A1