WO2012147629A1 - 液晶表示パネル - Google Patents

液晶表示パネル Download PDF

Info

Publication number
WO2012147629A1
WO2012147629A1 PCT/JP2012/060656 JP2012060656W WO2012147629A1 WO 2012147629 A1 WO2012147629 A1 WO 2012147629A1 JP 2012060656 W JP2012060656 W JP 2012060656W WO 2012147629 A1 WO2012147629 A1 WO 2012147629A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring
liquid crystal
substrate
insulating film
thickness
Prior art date
Application number
PCT/JP2012/060656
Other languages
English (en)
French (fr)
Inventor
古川　智朗
小川　勝也
冨永　真克
智 堀内
雅之 高嶋
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Publication of WO2012147629A1 publication Critical patent/WO2012147629A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133776—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers having structures locally influencing the alignment, e.g. unevenness
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings

Definitions

  • the present invention relates to a liquid crystal display panel. More specifically, the present invention relates to a liquid crystal display panel including a liquid crystal alignment control protrusion that divides each alignment direction of a plurality of liquid crystal molecules included in one pixel into a plurality of directions.
  • liquid crystal display panels are used in mobile devices, monitors, televisions, and the like, taking advantage of their thinness, light weight, and low power consumption, and are indispensable for daily life and business.
  • an active matrix driving method is widely used in which an active element such as a thin film transistor (TFT: Thin Film Transistor) is arranged for each pixel to realize high image quality.
  • TFT thin film transistor
  • a liquid crystal display panel including a TFT an active matrix substrate in which a plurality of scanning signal lines and a plurality of data signal lines are formed to intersect with each other, and a TFT and a pixel electrode are disposed at each of the intersections.
  • a general liquid crystal display panel further includes a counter substrate on which a common electrode is formed, and the substrates are bonded to each other so that a liquid crystal layer is sandwiched between the active matrix substrate and the counter substrate.
  • the TFT has a gate electrode, a source electrode, and a drain electrode.
  • the gate electrode is connected to the scanning signal line
  • the source electrode is connected to the data signal line
  • the drain electrode is connected to the pixel electrode.
  • a current flows from the data signal line to the drain electrode while the TFT is ON, and a liquid crystal capacitor Clc is formed in the liquid crystal layer located between the pixel electrode and the common electrode. The direction can be adjusted, and the display ON and OFF can be controlled.
  • the active matrix substrate is preferably provided with a storage capacitor element for holding a voltage applied to the liquid crystal layer for a certain period.
  • a storage capacitor element for holding a voltage applied to the liquid crystal layer for a certain period.
  • the extension portion is drawn out from the main line portion of the storage capacitor wiring that constitutes the storage capacitor element, and the wiring (from the drain electrode of the TFT toward the portion where the storage capacitor wiring is located (
  • a configuration is disclosed in which an extended portion of the storage capacitor wiring is arranged so as to overlap with the drain lead wiring (see, for example, Patent Document 1).
  • a multi-domain vertical alignment (MVA) mode which is a type of vertical alignment (VA) mode
  • VA vertical alignment
  • a negative liquid crystal having negative dielectric anisotropy is used.
  • no voltage is applied (less than the threshold voltage)
  • liquid crystal molecules are aligned perpendicular to the substrate surface, and when a voltage is applied (threshold voltage).
  • threshold voltage a voltage is applied
  • the alignment direction of liquid crystal molecules is further controlled in a plurality of directions such as dielectric protrusions (hereinafter also referred to as liquid crystal alignment control protrusions) on the substrate surface, and thin slits provided on the electrodes.
  • a response speed of liquid crystal molecules when a voltage is applied is improved, and a viewing angle is increased.
  • the inventors of the present invention have been variously examining the form in which the storage capacitor wiring and the liquid crystal alignment control protrusion are arranged so as to overlap each other. Even when these are stacked on each other, the storage capacitor wiring and the liquid crystal alignment are arranged. It has been found that light leakage may occur in part along the length of the control projection.
  • FIG. 12 is a schematic plan view showing a configuration in which a storage capacitor wiring and a liquid crystal alignment control protrusion are arranged so as to overlap each other by a conventional method.
  • FIG. 13 is a schematic plan view showing a black display state when the storage capacitor wiring and the liquid crystal alignment control protrusion are arranged so as to overlap each other by the conventional method.
  • a liquid crystal display device has a plurality of pixel electrodes arranged in a matrix, and a region where the plurality of pixel electrodes are arranged constitutes a display region. The liquid crystal display is controlled mainly by controlling the liquid crystal in units of pixel electrodes. As shown in FIG.
  • the pixel electrode 115 is disposed so as to be surrounded by a data signal line 112 that sends an image signal to the pixel electrode 115 and a scanning signal line 111 that controls the timing of sending the image signal to the pixel electrode. Both the data signal line 112 and the scanning signal line 111 are connected to the TFT 116.
  • the data signal line 112 is electrically connected to the pixel electrode 115 through the TFT 116 and the drain lead wiring 113 led out from the TFT 116.
  • the storage capacitor wiring 114 is formed at a position overlapping the drain extraction wiring 113 through an insulating film in order to form a storage capacitance with the drain extraction wiring 113. As shown in FIG.
  • the storage capacitor wiring 114 may be extended so as to overlap the rib 134 in order to prevent light leakage from occurring in the liquid crystal alignment control protrusion (hereinafter also referred to as a rib) 134.
  • the drain lead-out wiring 113 may also have a portion that extends so as to partially overlap the rib 134 in accordance with the size of the storage capacitor.
  • the width of the storage capacitor wiring 114 is formed larger than the width of the rib 134.
  • the storage capacitor wiring 114 can shield light leakage generated around the ribs 134, thereby eliminating the influence of light leakage and improving the contrast ratio.
  • the storage capacitor wiring 114 and the rib 134 are arranged in an overlapping manner by the conventional method, light leakage occurs in the vicinity of the rib 134 as shown in FIG. It became clear that it might cause. This indicates that merely forming the storage capacitor wiring 114 thicker than the rib 134 cannot sufficiently shield the portion where the liquid crystal alignment is disturbed in the vicinity of the rib.
  • the present invention has been made in view of the above situation, and a liquid crystal display capable of suppressing the occurrence of light leakage when light leakage occurs even if a light shielding member is arranged at a position overlapping with the liquid crystal alignment control protrusion.
  • the purpose is to provide a panel.
  • the inventors of the present invention conducted various studies on the cause of the failure to sufficiently prevent light leakage from the vicinity of the liquid crystal alignment control protrusion due to the storage capacitor wiring, and focused on the size of the storage capacitor wiring. And even if the width of the storage capacitor wiring is larger than the width of the liquid crystal alignment control projection, if the thickness of the storage capacitor wiring is large, light is scattered at the end (edge) of the storage capacitor wiring, and the light is It was found that light was leaked through the region where the alignment of the liquid crystal was disturbed.
  • the present inventors have intensively studied and expanded the width of the thinner drain lead wiring in order to block the light scattered at the edge of the storage capacitor wiring. It was found that the light scattered at the part (edge) can be sufficiently shielded. That is, when arranging the wiring in a region overlapping with the liquid crystal alignment control protrusion, the present inventors overlap at least two wirings extended in the same direction, and further reduce the width of the wiring having a smaller thickness. We found that by forming it larger than the width of the thick wiring, it was possible to effectively prevent light leakage in the region overlapping with the liquid crystal alignment control protrusions, and we came up with the idea that the above problems could be solved brilliantly, The present invention has been achieved.
  • one aspect of the present invention includes a first substrate, a second substrate, and the first substrate and a liquid crystal layer sandwiched between the second substrate, the first substrate including a pixel electrode, a switching element, And a first wiring having a light-shielding property and a second wiring having a light-shielding property, and the first wiring and the second wiring are arranged at different levels through a first insulating film.
  • the second wiring and the pixel electrode are arranged in different layers with a second insulating film interposed therebetween, and the second substrate is a liquid crystal alignment control protrusion protruding toward the first substrate
  • the first wiring, the second wiring, and the liquid crystal alignment control protrusion has an overlapping portion that overlaps each other when the first substrate and the second substrate are viewed in plan, Of the first wiring and the second wiring, the width of the thicker wiring at the overlapping portion is smaller.
  • the width of the liquid crystal alignment control protrusion is narrower than the width of the overlapping portion of the line having a smaller thickness than the width of the overlapping portion of the line. It is also called a liquid crystal display panel.
  • the first liquid crystal display panel of the present invention includes a first substrate, a second substrate, and a liquid crystal layer sandwiched between the first substrate and the second substrate.
  • the first substrate and the second substrate are substrates for sandwiching a liquid crystal layer.
  • an insulating substrate such as glass or resin is used as a base, and wiring, electrodes, color filters, etc. are provided on the insulating substrate. It is made with.
  • the first substrate includes a pixel electrode, a switching element, a first wiring having a light shielding property, and a second wiring having a light shielding property.
  • a TFT can be used as the switching element, but is not particularly limited as long as it has a switching function.
  • a storage capacitor wiring can be used, but it is not particularly limited as long as it has a light shielding property.
  • a drain lead wiring that connects the TFT and the pixel electrode can be used, but it is not particularly limited as long as it has a light shielding property. That is, the purpose and function of the first wiring and the second wiring are not particularly limited.
  • a drain lead wiring may be used as the first wiring and a storage capacitor wiring may be used as the second wiring.
  • the first wiring and the second wiring are arranged at different levels through a first insulating film, and the second wiring and the pixel electrode are different from each other through a second insulating film. Arranged in a hierarchy. In order to arrange the wirings superimposed on the liquid crystal alignment control protrusions on different levels, it is necessary to be separated by an insulating film. In addition, both the first wiring and the second wiring need to be separated from each other by an insulating film in order to be arranged at a different level from the pixel electrode.
  • the pixel electrode, the first wiring, and the second wiring may be electrically connected to each other as long as they are formed in different layers, for example, the first insulating film or the second insulating film. Each may be electrically connected through a contact hole provided in the.
  • the second substrate includes a liquid crystal alignment control protrusion protruding toward the first substrate, and each of the first wiring, the second wiring, and the liquid crystal alignment control protrusion is formed on the first substrate. And overlapping portions that overlap each other when the second substrate is viewed in plan. That is, when the liquid crystal display panel of the present invention is viewed as a whole as a whole, a region in which the first wiring, the second wiring, and the liquid crystal alignment control protrusion are all overlapped is formed at least partially.
  • each of the first wiring, the second wiring, and the liquid crystal alignment control protrusion has a “superimposed portion” in part.
  • the liquid crystal alignment control protrusion can be formed of an organic insulating material or the like, and a plurality of liquid crystal molecules located near the liquid crystal alignment control protrusion are aligned toward the liquid crystal alignment control protrusion. Become. According to such a liquid crystal alignment control protrusion, since the liquid crystal layer can be divided into a plurality of domains according to the design, a wide viewing angle can be obtained.
  • the width of the thicker wiring at the overlapping portion is narrower than the width of the thinner wiring at the overlapping portion.
  • the amount of light scattering at the edge of the wiring also increases. With this design, the amount of light leakage can be reduced.
  • the width of the liquid crystal alignment control protrusion at the overlapping portion is narrower than the width of the overlapping portion of the thinner wiring. If the width of the overlapping portion of the thinner wiring is not wider than the width of the overlapping portion of the liquid crystal alignment control protrusion, the light shielding effect due to the alignment disorder cannot be sufficiently obtained.
  • the width at the overlapping portion of the thicker wiring may be thicker, narrower, or the same as the width at the overlapping portion of the liquid crystal alignment control protrusion, but is caused by the wiring located in the lower layer. From the viewpoint of making the width of the stepped portion of the second insulating film formed as small as possible, the width of the overlapping portion of the thicker wiring may be smaller than the width of the overlapping portion of the liquid crystal alignment control protrusion. preferable.
  • the configuration of the first liquid crystal display panel of the present invention is not particularly limited by other components as long as such components are essential.
  • the preferable form of the 1st liquid crystal display panel of this invention is explained in full detail.
  • the second wiring is a lead-out wiring that connects the switching element and the pixel electrode through a through hole provided in the second insulating film, and the first wiring is connected to the first insulating film via the first insulating film.
  • a storage capacitor wiring that forms a storage capacitor with the lead-out wiring is preferable. This facilitates formation in the same process as other wiring.
  • the first liquid crystal display panel of the present invention further includes a scanning signal line and a data signal line, the storage capacitor line and the scanning signal line are formed in the same layer, and the lead line and the data signal line Are formed in the same layer, and the thickness of the storage capacitor wiring and the thickness of the scanning signal line are preferably the same, and the thickness of the lead-out wiring and the thickness of the data signal line are preferably the same. Accordingly, for example, the storage capacitor wiring and the scanning signal line can be manufactured in the same process, and the lead-out wiring and the data signal line can be manufactured in the same process, so that a highly efficient configuration can be obtained. In such a configuration, the width of the lead-out wiring is formed wider than the width of the storage capacitor wiring.
  • the reason why it is preferable to make the thickness of the storage capacitor wiring larger than the thickness of the lead-out wiring will be described.
  • the surface resistance value of each wiring needs to be equal to or less than a specified value.
  • the rounding of the waveform of the signal from the gate driver directly affects the ON / OFF operation of the switching element. Therefore, the high resistance due to the thinning of the scanning signal line is the display area near the driver side. And a display region far from the driver may cause a difference in operation of the switching element, and display defects may occur based on the difference.
  • the resistance of the peripheral wiring is increased, which further promotes display defects. .
  • the influence of thinning is not as great as that of the scanning signal line. Therefore, from the viewpoint of the entire liquid crystal display panel, it is preferable to reduce the thickness of the data signal line rather than reducing the thickness of the scanning signal line. It is preferable to make the lead-out wiring thinner than the storage capacitor wiring.
  • the following conditions (1) and (2) are preferably satisfied.
  • the thickness of the thinner portion of the wiring at the overlapping portion is 4% or less of the thickness of the second insulating film at the overlapping portion of the thinner wiring. It is.
  • the thickness of the thinner part of the wiring is 36% or less of the thickness of the thicker part of the overlapping part.
  • FIG. 14 is a schematic cross-sectional view when the liquid crystal display panel shown in FIG. 12 is cut along the line CD. As shown in FIG. 14, in the conventional configuration, the liquid crystal layer 140 is formed so as to be sandwiched between a pair of substrates including the active matrix substrate 120 and the counter substrate 130.
  • the active matrix substrate 120 has a glass substrate 121, a storage capacitor wiring 114, a gate insulating film 122, a drain lead wiring 113, an interlayer insulating film 123, and a pixel electrode 115 stacked in this order toward the liquid crystal layer 140.
  • the counter substrate 130 has a glass substrate 131, a color filter 132, a common electrode 133, and a rib 134 stacked in this order toward the liquid crystal layer 140.
  • the interlayer insulating film 123 and the pixel electrode 115 have a step in a region overlapping with the rib 134. This is because the storage capacitor wiring 114 and the drain lead-out wiring 113 are disposed below these layers.
  • the alignment direction of the liquid crystal molecules near the stepped portion of the surface of the active matrix substrate 120 is different from the alignment direction of the liquid crystal molecules 141 near the rib 134. . Therefore, the alignment disorder is likely to occur in the liquid crystal molecules 141 during the liquid crystal response. In particular, in a low temperature environment of 0 ° C.
  • the liquid crystal material has a high viscosity, so that it takes time to stabilize the alignment, leading to a decrease in response speed. Therefore, the present inventors have studied the level of the step on the surface of the active matrix substrate that does not cause a decrease in response speed, and found the conditions (1) and (2). By satisfying the above conditions (1) and (2), it is possible to obtain better response characteristics and a high contrast ratio.
  • the second insulating film has a portion that is thinner than other portions in part, and the thin portion is a plan view of the first substrate and the second substrate.
  • Each of the first wiring, the second wiring, and the liquid crystal alignment control projection overlaps with the overlapping portion.
  • the entire surface of the active matrix substrate can be planarized by providing a thin portion in a part of the second insulating film, the liquid crystal molecules positioned near the liquid crystal alignment control protrusions
  • the alignment disorder can be reduced.
  • the above-mentioned “thin portion” is, for example, provided with a dent in a part of a flat surface, or when the surface is uneven due to the unevenness of the lower layer, etc. By doing so, it can be formed.
  • the conditions (1) and (2) or the condition (3) described above can obtain the effect of preventing light leakage caused by disordered alignment of liquid crystal molecules even when used alone. it can.
  • the thickness of the data signal line and the lead-out wiring larger than the thickness of the scanning signal line and the storage capacitor wiring for other reasons such as a design process, the above (You may devise 1) and (2) or (3).
  • another aspect of the present invention includes a first substrate, a second substrate, a liquid crystal layer sandwiched between the first substrate and the second substrate, the first substrate including a pixel electrode, A switching element, a light-shielding first wiring, and a light-shielding second wiring are provided, and the first wiring and the second wiring are arranged in different layers through a first insulating film.
  • the second wiring and the pixel electrode are arranged in different layers through a second insulating film, and the second substrate is a liquid crystal alignment control projecting toward the first substrate
  • Each of the first wiring, the second wiring, and the liquid crystal alignment control protrusion has a superposed portion that overlaps when the first substrate and the second substrate are viewed in plan.
  • the thickness of the overlapping portion of the thinner wiring is (1) the first wiring A liquid crystal display panel that is 4% or less of the thickness of the insulating film overlapped with the thinner wiring, and (2) a liquid crystal display panel that is 36% or less of the thickness of the wiring thicker than the wiring (hereinafter referred to as the present invention).
  • the second liquid crystal display panel. The second liquid crystal display panel.
  • the form of the first liquid crystal display panel of the present invention and preferred forms thereof can be applied. That is, in the second liquid crystal display panel of the present invention, (a) the second wiring is a lead wiring that connects the switching element and the pixel electrode through a through hole provided in the second insulating film.
  • the first wiring is preferably a storage capacitor wiring that forms a storage capacitor with the lead-out wiring via the first insulating film, and (b) further includes a scanning signal line and a data signal line.
  • the storage capacitor line and the scanning signal line are formed in the same layer, the lead-out line and the data signal line are formed in the same layer, and the thickness of the storage capacitor line and the thickness of the scanning signal line are It is preferable that the thickness of the lead-out wiring and the thickness of the data signal line are the same.
  • C Among the first wiring and the second wiring, in the overlapping portion of the wiring having a larger thickness The width is It is preferable that the width of the liquid crystal alignment control protrusion is narrower than the width of the overlapping portion of the wiring having a smaller thickness than the width of the overlapping portion of the wiring having the smaller thickness.
  • the width of the overlapping portion of the thicker wiring is preferably narrower than the width of the overlapping portion of the liquid crystal alignment control protrusion.
  • the second insulating film partially has a portion that is thinner than other portions, and the thin portion includes the first substrate and the above-described portion. When the second substrate is viewed in plan, it is preferable that the first wiring, the second wiring, and the liquid crystal alignment control projections overlap with the overlapping portions.
  • Another aspect of the present invention includes a first substrate, a second substrate, a liquid crystal layer sandwiched between the first substrate and the second substrate, the first substrate including a pixel electrode, A switching element, a light-shielding first wiring, and a light-shielding second wiring are provided, and the first wiring and the second wiring are arranged in different layers through a first insulating film.
  • the second wiring and the pixel electrode are arranged in different layers through a second insulating film, and the second substrate is a liquid crystal alignment control projecting toward the first substrate
  • the second insulating film has a portion that is thinner than other portions, the first wiring, the second wiring, the liquid crystal alignment control protrusion, and the thickness
  • Each of the thin portions is a liquid crystal display panel that overlaps each other when the first substrate and the second substrate are viewed in plan (hereinafter referred to as the third substrate of the present invention). Also referred to as a liquid crystal display panel.) A.
  • the form of the 1st and 2nd liquid crystal display panel of this invention and its preferable form are applicable. That is, in the third liquid crystal display panel of the present invention, (f) the second wiring is a lead wiring connecting the switching element and the pixel electrode through a through hole provided in the second insulating film.
  • the first wiring is preferably a storage capacitor wiring that forms a storage capacitor with the lead-out wiring via the first insulating film, and (g) further includes a scanning signal line and a data signal line.
  • the storage capacitor line and the scanning signal line are formed in the same layer, the lead-out line and the data signal line are formed in the same layer, and the thickness of the storage capacitor line and the thickness of the scanning signal line are It is preferable that the thickness of the lead-out wiring and the thickness of the data signal line are the same.
  • H Among the first wiring and the second wiring, in the overlapping portion of the wiring having a larger thickness The width is It is preferable that the width of the liquid crystal alignment control protrusion is narrower than the width of the overlapping portion of the wiring having a smaller thickness than the width of the overlapping portion of the wiring having the smaller thickness.
  • the width of the overlapping portion of the thicker wiring is preferably narrower than the width of the overlapping portion of the liquid crystal alignment control protrusion.
  • the thickness at the overlapping portion of the thinner wiring is larger than that of the second insulating film. It is preferably 4% or less of the thickness at the overlapping portion with the thin wiring, and preferably 36% or less of the thickness at the overlapping portion of the thicker wiring.
  • the liquid crystal molecules near the liquid crystal alignment control protrusions can prevent light leakage due to the alignment disorder at the time of response and a decrease in response speed. Excellent liquid crystal display can be obtained.
  • FIG. 3 is a schematic plan view illustrating a configuration of the liquid crystal display panel of Embodiment 1 in units of pixels.
  • FIG. 2 is a schematic cross-sectional view when the liquid crystal display panel shown in FIG. 1 is cut along a line AB.
  • FIG. 5 is a schematic plan view showing a black display state when a drain lead-out wiring, a storage capacitor wiring, and a liquid crystal alignment control protrusion are arranged in an overlapping manner by the method of the present invention.
  • FIG. 6 is a schematic plan view illustrating a configuration in pixel units of a modification example (first modification example and second modification example) of the liquid crystal display panel of Embodiment 1.
  • FIG. 1 is a schematic plan view illustrating a configuration of the liquid crystal display panel of Embodiment 1 in units of pixels.
  • FIG. 2 is a schematic cross-sectional view when the liquid crystal display panel shown in FIG. 1 is cut along a line AB.
  • FIG. 5 is a schematic plan view showing a black display state when
  • FIG. 10 is a schematic plan view illustrating a configuration of a liquid crystal display panel according to Embodiment 1 in a pixel unit in a modification (third modification).
  • FIG. 10 is a schematic plan view illustrating a configuration in pixel units of a modified example (fourth modified example) of the liquid crystal display panel of Embodiment 1.
  • 6 is a schematic cross-sectional view of a liquid crystal display panel of Embodiment 2.
  • FIG. 6 is a schematic cross-sectional view of a liquid crystal display panel of Embodiment 3.
  • FIG. 6 is a schematic cross-sectional view of a liquid crystal display panel of Embodiment 4.
  • FIG. It is a graph which shows the difference in the response characteristic of the conventional liquid crystal display panel and the liquid crystal display panel of this invention.
  • FIG. 13 is a schematic cross-sectional view when the liquid crystal display panel shown in FIG. 12 is cut along a line CD.
  • the “region” is a concept including not only the plane but also the entire depth when viewed from the normal direction of the substrate surface.
  • the liquid crystal display panel of the present invention can be applied to display devices such as televisions, personal computers, mobile phones, and information displays. In addition, it is possible to obtain good response characteristics even in a low temperature environment where the liquid crystal response characteristics are dull (specifically, -30 ° C to 0 ° C). Is particularly preferably used.
  • the liquid crystal display panel of Embodiment 1 corresponds to the first liquid crystal display panel of the present invention.
  • the liquid crystal display panel of Embodiment 1 includes an active matrix substrate (first substrate), a counter substrate (second substrate), and a liquid crystal layer sandwiched between the active matrix substrate and the counter substrate.
  • the active matrix substrate includes a plurality of thin film transistors (TFTs), a plurality of scanning signal lines, a plurality of data signal lines, a plurality of storage capacitor wirings, a plurality of pixel electrodes, and a plurality of wirings for electrically isolating the various wirings.
  • An insulating film and an alignment film are provided.
  • the counter substrate includes a color filter, a black matrix, a common electrode, and an alignment film. The color filter and the black matrix may be provided not on the counter substrate side but on the active matrix substrate side. Each pixel electrode and the range occupied by each overlapping color filter correspond to one pixel.
  • FIG. 1 is a schematic plan view showing the configuration of the liquid crystal display panel of Embodiment 1 in units of pixels.
  • constituent members on the active matrix substrate side are mainly shown, and only ribs (liquid crystal alignment control projections) are shown on the constituent members on the counter substrate side.
  • FIG. 2 is a schematic cross-sectional view when the liquid crystal display panel shown in FIG. 1 is cut along the line AB.
  • the active matrix substrate 20 includes a transparent insulating substrate 21, a scanning signal line 11 and a storage capacitor wiring (first wiring) 14, a gate insulating film (first insulating film) 22, and a drain lead wiring ( The second wiring 13, the interlayer insulating film (second insulating film) 23, and the pixel electrode 15 are stacked in this order toward the liquid crystal layer 40 side.
  • the scanning signal lines 11 and the data signal lines 12 are arranged so as to be orthogonal to each other and to surround the rectangular pixel electrode 15.
  • a TFT (switching element) 16 is provided at the contact point between the scanning signal line 11 and the data signal line 12.
  • the TFT 16 is a switching element including a semiconductor layer, a gate electrode, a source electrode, and a drain electrode.
  • the gate electrode of the TFT 16 is connected to the scanning signal line 11, the source electrode of the TFT 16 is connected to the data signal line 12, and the drain electrode of the TFT 16 is connected to the drain lead line 13.
  • the gate electrode and the semiconductor layer are arranged to overlap each other with the gate insulating film 22 interposed therebetween.
  • the source electrode is connected to the drain electrode through the semiconductor layer, and the amount of current flowing through the semiconductor layer is adjusted by a scanning signal input to the gate electrode through the scanning signal line 11, and the source electrode, Transmission of data signals input in the order of the semiconductor layer and the drain electrode is controlled.
  • the storage capacitor wiring 14 is a wiring that functions as an electrode under the storage capacitor element, and is a main line portion 14a that crosses the center of the pixel in a direction orthogonal to the data signal line 12, that is, a direction parallel to the scanning signal line 11. And two branch portions 14b and 14c extending to both sides with the main line portion 14a as the central axis.
  • the two branch portions 14b and 14c have shapes symmetrical to each other with the main line portion 14a as the central axis.
  • the shape of the storage capacitor wiring 14 in pixel units is such that the two branch portions 14b and 14c are formed in a substantially V shape, and the main line portion 14a has a bent portion (V-shaped bottom portion) of the V shape. It has a penetrating shape.
  • the drain lead-out wiring (lead-out wiring) 13 is formed so as to overlap the storage capacitor wiring 14 via the gate insulating film 22 and functions as an upper layer electrode of the storage capacitor element. Therefore, the drain lead-out line 13 has the same shape as the storage capacitor line 14 when viewed in pixel units. That is, the drain lead-out wiring 13 includes a main line portion 13a and two branch portions 13b and 13c extending to both sides with the main line portion 13a as a central axis. The two branch portions 13b and 13c have shapes that are symmetrical with each other about the main line portion 13a as a central axis.
  • the drain lead line 13 is connected to the pixel electrode 15 through a contact hole 17 provided in the gate insulating film 22 in a part of the main line portion 13a.
  • One branch 13b of the drain lead-out wiring is connected to the TFT 16 located at the corner of the pixel.
  • both the storage capacitor wiring branches 14b and 14c and the drain lead-out wiring branches 13b and 13c are arranged so as to overlap the rib 34, but light leakage in a region near the rib 34 occurs.
  • the branch portions 13b and 13c of the drain lead-out wiring are used as members for shielding the light. That is, the widths of the branch portions (overlapping portions) 13b and 13c of the drain lead-out wiring are larger than the widths of the overlapping portions of the ribs 34 and further larger than the widths of the branch portions (superimposing portions) 14b and 14c of the storage capacitor wiring. It is formed to become.
  • the widths of the storage capacitor wiring branches 14b and 14c may be appropriately changed according to the required storage capacitance.
  • the width of the branch portions 14b and 14c of the storage capacitor wiring is not limited in relation to the width of the rib 34.
  • the rib 34 is formed to be narrower than the width. Thereby, it is possible to suppress the width of the portion where the step is generated from being widened, and to enhance the light shielding effect by the drain lead-out wiring.
  • some of the various wirings are formed on the same level, and the wirings located on the same level have the same thickness.
  • a combination of the storage capacitor line 14 and the scanning signal line 11, a combination of the drain lead line 13 and the data signal line 12, and the like can be given as a combination of lines formed in the same layer. With such a design, the manufacturing process can be greatly improved in efficiency.
  • the routing wiring around the display area is also provided in the same layer as the storage capacitor wiring 14 and the scanning signal line 11.
  • the routing wiring around the display area is the storage capacitor wiring. 14 and the scanning signal line 11 have the same thickness.
  • the storage capacitor line 14 and the scanning signal line 11 are compared with the drain lead line 13 and the data signal line 12, the storage capacitor line 14 and the scanning signal line 11 are formed with a larger thickness. This is for suppressing the waveform rounding of the signal from the gate driver due to the increase in resistance in the scanning signal line 11. Also in the drain lead-out wiring 13 and the data signal line 12, rounding of the signal waveform occurs, but the influence is small as compared with the scanning signal line 11 that directly affects the ON / OFF operation of the switching element.
  • the counter substrate 30 has a configuration in which a transparent insulating substrate 31, a color filter 32 and a black matrix, a common electrode 33, a rib 34, and an alignment film are stacked in this order toward the liquid crystal layer 40.
  • the color filter 32 is disposed at each position facing the pixel electrode 15.
  • the black matrix is arranged in the gap between the different color filters 32.
  • the ribs 34 are substantially V-shaped when viewed in pixel units when the counter substrate is viewed in plan. Note that the ribs 34 are formed in a zigzag shape when viewed from the entire liquid crystal display panel. In FIG. 1, the ribs 34 are formed discontinuously, but they may be connected to each other.
  • the ribs 34 are formed so as to further bisect the upper and lower portions of the pixels delimited by the main line portion 14a of the storage capacitor wiring in an oblique direction.
  • the common electrode 33 is formed on the entire surface of the counter substrate 30.
  • an alignment film is provided on the surface of the pixel electrode 15 and the interlayer insulating film 23 on the liquid crystal layer 40 side.
  • an alignment film is provided on the surface of the common electrode 33 on the liquid crystal layer 40 side.
  • an alignment control electrode slit 15 a (extracted portion) is formed in a direction parallel to the rib 34 of the counter substrate 30.
  • the electrode slit 15a is formed in a substantially V shape like the rib.
  • the electrode slits 15a and the ribs 34 are alternately arranged with a constant interval when each substrate surface is viewed in plan.
  • the ribs 34 and the electrode slits 15a are substantially V-shaped in pixel units, and the liquid crystal layer is divided into four domains having a uniform transmission area per pixel. Since it is divided, a wide viewing angle can be obtained.
  • the width of the drain lead-out wiring 13 is the same as that of the drain lead-out wiring 13 of the storage capacitor wiring 14 in a portion (overlapping portion) overlapping with the storage capacitor wiring 14 and the rib 34. It is larger than any of the width of the overlapping portion (overlapping portion) and the width of the portion (overlapping portion) overlapping the drain lead wiring 13 of the rib 34.
  • the storage capacitor wiring 14 and the drain lead wiring 13 are arranged at a position overlapping with the rib 34, thereby causing a step on the surface of the interlayer insulating film 23 and the pixel electrode 15.
  • FIG. 3 is a schematic plan view showing a black display state when the drain lead-out wiring, the storage capacitor wiring, and the liquid crystal alignment control protrusion are arranged in an overlapping manner by the method of the present invention.
  • the liquid crystal display panel of Embodiment 1 As a modification (first modification) of the liquid crystal display panel of Embodiment 1, an example in which a part of the storage capacitor wiring is formed wide as shown in FIG.
  • Examples of the shape of the wide portion 14d of the storage capacitor wiring include a trapezoid having a hypotenuse in a direction parallel to the rib 34 and the electrode slit 15a.
  • the trapezoidal wide portion 14d is preferably extended to both sides around the main line portion 14a of the storage capacitor wiring. By providing such a wide portion, the alignment division of the liquid crystal layer 40 can be performed more precisely.
  • the width of the main line portion 14 a of the storage capacitor wiring is partially narrowed or thickened.
  • the aperture ratio can be improved by forming the width of the main line portion 14a of the storage capacitor wiring in the central region of the pixel narrower than the width of the main line portion 14a of the storage capacitor wiring in the end region of the pixel.
  • the storage capacitor line 14 and the drain lead line 13 are arranged in the region overlapping the rib 34, the overlapping area of the storage capacitor line 14 and the drain lead line 13 is changed in the region overlapping the rib 34. For this reason, it is possible to change the design of a part of the storage capacitor wiring 14 as described above.
  • the main line portion 14 a of the storage capacitor line is formed at a position overlapping the rib 34 and has a substantially V shape.
  • the main line portion 14a of the storage capacitor wiring is extended in one direction regardless of the boundary of the pixels, and has a zigzag shape as a whole.
  • a branch portion 14e that bisects the pixel in the vertical direction extends from a part of the main line portion 14a of the storage capacitor wiring.
  • the width of the branch part 14e of the storage capacitor line is larger than the width of the main line part 14a of the storage capacitor line.
  • the drain lead wiring 13 has a main line portion 13a having the same shape as the branch portion 14e of the storage capacitor wiring. From a part of the main line portion 13 a of the drain lead wiring, a wiring for connecting to the TFT 16 extends along the outer side of the pixel electrode 15 and is connected to the TFT 16.
  • the features of the first to third modifications may be used in appropriate combinations.
  • the orientation of the pixels is landscape, A configuration in which a trapezoidal wide portion is formed in a part of the storage capacitor wiring may be used.
  • the drain lead-out wiring 13 is provided with a trapezoidal wide portion 13d having a hypotenuse in a direction parallel to the rib 34 and the electrode slit 15a.
  • the configuration of the liquid crystal display panel of Embodiment 1 can be confirmed using, for example, an optical microscope (manufactured by Olympus, semiconductor / FPD inspection microscope MX61L).
  • the scanning signal line 11 and the storage capacitor line 14 are formed on the insulating substrate 21 made of a transparent material such as glass or plastic.
  • the scanning signal line 11 and the storage capacitor wiring 14 are formed by depositing a metal such as titanium, chromium, aluminum, molybdenum, or an alloy thereof in a single layer or a plurality of layers by a sputtering method or the like. Subsequently, patterning is performed by a photolithography method or the like to form the scanning signal line 11 and the storage capacitor wiring 14.
  • the width of the main line portion 14a of the storage capacitor wiring is preferably within a range in which display quality is not deteriorated due to signal delay due to wiring resistance.
  • a gate insulating film 22 is formed so as to cover the scanning signal line 11 and the storage capacitor wiring 14.
  • the gate insulating film 22 is formed of an insulating material such as silicon nitride or silicon oxide.
  • a high resistance semiconductor layer made of amorphous silicon, polysilicon or the like is formed on the gate insulating film 22 at a position overlapping with the gate electrode of the TFT 16, and further, n + amorphous where amorphous silicon is doped with impurities such as phosphorus.
  • a low resistance semiconductor layer made of silicon or the like is formed as an ohmic contact layer.
  • the gate insulating film 22, the high-resistance semiconductor layer, and the low-resistance semiconductor layer are formed by a plasma enhanced chemical vapor deposition (PECVD) method or the like and then patterned by a photolithography method or the like.
  • PECVD plasma enhanced chemical vapor deposition
  • the data signal line 12 and the drain lead-out wiring 13 are formed so as to be connected to the low resistance semiconductor layer.
  • the data signal line 12 and the drain lead-out wiring 13 are formed of a single layer or a plurality of layers of a metal such as titanium, chromium, aluminum, molybdenum, tantalum, tungsten, copper, or an alloy thereof using a sputtering method or the like. Thereafter, it is patterned into a necessary shape by a photolithography method or the like.
  • the TFT 16 is completed by performing dry etching (channel etching) on the above-described high resistance semiconductor layer and low resistance semiconductor layer using the pattern of the source electrode and drain electrode as a mask.
  • an interlayer insulating film 23 is formed so as to cover the TFT 16, the data signal line 12 and the drain lead wiring 13.
  • the interlayer insulating film 23 is formed of a single layer or a plurality of layers using an organic insulating material such as a photosensitive acrylic resin, or an inorganic insulating material such as silicon nitride or silicon oxide.
  • the interlayer insulating film 23 is formed, for example, by forming a silicon nitride film by PECVD, and forming a photosensitive acrylic resin film on the silicon nitride film by die coating (coating).
  • the contact hole 17 penetrating the interlayer insulating film 23 is formed at a position overlapping the main line portion 14 a of the storage capacitor wiring of the interlayer insulating film 23.
  • the photosensitive acrylic resin film constituting the interlayer insulating film 23 is patterned by photolithography, a part of the interlayer insulating film 23 is etched by dry etching using the patterned photosensitive acrylic resin film as a mask. Thereby, the contact hole 17 is formed.
  • a conductive film is formed on the interlayer insulating film 23 and in the contact hole 17.
  • transparent conductive materials such as indium tin oxide (ITO), indium zinc oxide (IZO), zinc oxide (ZnO), tin oxide (SnO), or alloys thereof can be formed in a single layer or multiple layers by sputtering or the like. It is formed by film formation.
  • the pixel electrode 15 is formed by patterning the conductive film on the interlayer insulating film 23 into a necessary shape by a photolithography method or the like. At the time of patterning, an electrode slit 15 a for liquid crystal alignment control is formed together with the pixel electrode 15. Thereafter, an alignment film is formed to complete an active matrix substrate.
  • the thickness of the data signal line and the drain lead wiring is 0.1 to 0.4 ⁇ m
  • the thickness of the interlayer insulating film is 2.5 to 3.5 ⁇ m
  • the thickness of the scanning signal line and the storage capacitor wiring is as follows. 0.15 to 0.5 ⁇ m.
  • Such a thickness can be measured using, for example, a step gauge (manufactured by Kosaka Laboratory Ltd., Surfcoder ET4000A).
  • a black matrix and a color filter 32 are formed on an insulating substrate 31 made of a transparent material such as glass or plastic.
  • the common electrode 33 is formed on the black matrix and the color filter 32.
  • the common electrode 33 is made of, for example, a transparent conductive material such as indium tin oxide (ITO), indium zinc oxide (IZO), zinc oxide (ZnO), tin oxide (SnO), or an alloy thereof by sputtering or the like.
  • ITO indium tin oxide
  • IZO indium zinc oxide
  • ZnO zinc oxide
  • tin oxide SnO
  • a single layer or a plurality of layers are formed on the entire substrate.
  • the rib 34 is formed.
  • the ribs 34 are formed, for example, by first applying a phenol novolac photosensitive resin solution by spin coating, drying and solidifying, and then patterning by photolithography. Thereafter, an alignment film is formed on the common electrode 33 and the rib 34 to complete the counter substrate 30.
  • spacers are dispersed on at least one of the active matrix substrate 20 and the counter substrate 30.
  • columnar spacers made of resin may be formed.
  • the active matrix substrate 20 and the counter substrate 30 are bonded together using a sealing material.
  • regions where the storage capacitor wiring branches 14 b and 14 c of the active matrix substrate 20, the drain lead wiring branches 13 b and 13 c overlap with the ribs 34 of the counter substrate 30 are formed.
  • a liquid crystal material is sealed between the active matrix substrate 20 and the counter substrate 30, but when a dropping method is used, the liquid crystal material is dropped before the substrates are bonded, and a vacuum injection method is used.
  • the liquid crystal material is injected after the substrates are bonded.
  • the thickness of the liquid crystal layer is 2.5 to 5 ⁇ m.
  • a polarizing plate, a retardation film, etc. are affixed on the bonding board
  • a gate driver, a source driver, a display control circuit, and the like are mounted on the liquid crystal display panel, and a liquid crystal display device suitable for the application is completed by combining a backlight and the like.
  • the thickness of the drain lead-out wiring is defined in relation to other members, and the width of the drain lead-out wiring does not necessarily need to be wider than the width of the storage capacitor wiring. Is the same as the liquid crystal display panel of the first embodiment.
  • the liquid crystal display panel of Embodiment 2 corresponds to the second liquid crystal display panel of the present invention.
  • FIG. 7 is a schematic cross-sectional view of the liquid crystal display panel of the second embodiment.
  • the thickness of the drain lead-out wiring 13 is greatly reduced as compared with the thickness of the conventional drain lead-out wiring.
  • the step on the surface of the active matrix substrate 20 due to the drain lead-out wiring 13 is reduced, and the alignment disorder of the liquid crystal molecules is also reduced.
  • the thickness of the data signal line and the drain lead wiring is 0.06 to 0.24 ⁇ m
  • the thickness of the interlayer insulating film 23 is 2.5 to 3.5 ⁇ m
  • the thickness of the storage capacitor wiring 14 is 0.15 to 0.5 ⁇ m.
  • the thickness of the overlapping portion of the drain lead-out wiring 13 is (1) 4% or less, preferably 3.5% or less of the thickness of the interlayer insulating film 23 in the overlapping portion of the drain lead-out wiring 13, and (2) holding The condition of 36% or less, preferably 32% or less of the thickness of the overlapping portion of the capacitor wiring 14 with the drain lead-out wiring 13 is satisfied.
  • the reference thickness of the overlapping portion of the drain lead-out wiring is 6% of the thickness of the interlayer insulating film overlapping with the drain lead-out wiring, and the thickness at the overlapping portion of the storage capacitor wiring with the drain lead-out wiring. 55%. Table 1 below summarizes.
  • the thickness of the drain lead-out wiring 13 satisfies the above range, a step is prevented from occurring on the surface of the active matrix substrate 20 due to the influence of the step of the interlayer insulating film 23 based on the drain lead-out wiring 13, and as shown in FIG. Since it is possible to suppress alignment disorder in the liquid crystal molecules 41 in the region overlapping with the ribs 34, it is possible to suppress a decrease in contrast ratio and a decrease in response speed. Further, according to the second embodiment, the formation of a step in the interlayer insulating film 23 based on the drain lead-out wiring 13 can be reduced even in a region that does not overlap with the rib 34, which is preferable in terms of response speed.
  • the drain lead-out wiring 13 has a thickness of 900 mm as compared with the conventional structure in which the drain lead-out wiring 13 has a thickness of 1,300 mm with respect to the storage capacitor wiring 14 having a thickness of 2500 mm. As a result, there was no adverse effect on the display due to the increased resistance.
  • the width of the drain lead wiring does not necessarily need to be wider than the width of the storage capacitor wiring. Since the steps are not completely eliminated, in order to obtain the effect of improving the contrast ratio and improving the response characteristics more reliably, also in the second embodiment, the width of the drain lead wiring is made larger than the width of the storage capacitor wiring. Further, it is preferable to form the film widely.
  • Embodiment 3 In the liquid crystal display panel according to the third embodiment, the region overlapping the drain lead-out wiring and the storage capacitor wiring in the interlayer insulating film is subjected to a process for eliminating the step caused by these wirings, and This is the same as the liquid crystal display panel of Embodiment 1 except that the width of the drain lead-out line does not necessarily need to be wider than the width of the storage capacitor line.
  • the liquid crystal display panel of Embodiment 3 corresponds to the third liquid crystal display panel of the present invention.
  • FIG. 8 is a schematic cross-sectional view of the liquid crystal display panel of the third embodiment.
  • the interlayer insulating film 23 located below the pixel electrode 15 is a portion (dent) that is recessed toward the inside in a region that overlaps the storage capacitor wiring 14 and the drain lead-out wiring 13. 18.
  • a portion having a smaller thickness than other portions can be formed in a part of the interlayer insulating film 23.
  • the recess 18 can be formed by, for example, a photolithography method in which half exposure is performed using the same mask as when the drain lead-out wiring 13 is patterned after a film is formed by a CVD method or the like.
  • the depth of the recess 18 is preferably 2000 mm or less. If it is deeper than this, it will cause a step.
  • the thickness of the interlayer insulating film 23 in advance as described above, it is possible to prevent a step from being generated on the surface of the active matrix substrate 20 and to reduce the alignment disorder of the liquid crystal molecules 41 occurring in the region overlapping the ribs 34. can do.
  • the drain lead wiring 13 has a thickness of 0.1 to 0.4 ⁇ m
  • the interlayer insulating film 23 has a thickness of 2.5 to 3.5 ⁇ m
  • the storage capacitor wiring 14 has a thickness of 0.15. ⁇ 0.5 ⁇ m.
  • the width of the drain lead-out wiring 13 is not necessarily larger than the width of the storage capacitor wiring 14.
  • the width of the drain lead-out wiring 13 is also obtained in the third embodiment. Is preferably formed wider than the width of the storage capacitor wiring 14.
  • the thickness of the drain lead-out wiring 13 is in the range of the specified value as in the second embodiment.
  • the steps on the surface of the active matrix substrate 20 are reduced when the active matrix substrate 20 is completed through processes such as forming the pixel electrodes 15 on the interlayer insulating film 23. can do.
  • the formation of a step in the interlayer insulating film 23 based on the drain lead-out wiring 13 can be reduced even in a region that does not overlap with the rib 34, which is preferable in terms of response speed.
  • Embodiment 4 In the liquid crystal display panel according to the fourth embodiment, the region overlapping the drain lead-out wiring and the storage capacitor wiring of the interlayer insulating film is subjected to a process for eliminating a step caused by these wirings, and This is the same as the liquid crystal display panel of Embodiment 1 except that the width of the drain lead-out line does not necessarily need to be wider than the width of the storage capacitor line.
  • the liquid crystal display panel of Embodiment 4 corresponds to the third liquid crystal display panel of the present invention.
  • the surface of the interlayer insulating film 23 is polished at the stage where the interlayer insulating film 23 is formed.
  • a portion having a smaller thickness than other portions is formed in a region overlapping with the storage capacitor line 14 and the drain lead line 13.
  • FIG. 9 is a schematic cross-sectional view of the liquid crystal display panel of the fourth embodiment.
  • the polishing process is performed in the same manner as polishing the protrusions by the resin, for example, using a general color filter polishing apparatus. Can do.
  • the thicknesses and forming methods of the constituent members are the same as those in the third embodiment.
  • the surface of the active matrix substrate 20 is planarized when the active matrix substrate 20 is completed through processes such as forming the pixel electrodes 15 on the interlayer insulating film 23. be able to.
  • the formation of a step in the interlayer insulating film 23 based on the drain lead-out wiring 13 can be reduced even in a region that does not overlap with the rib 34, which is preferable in terms of response speed.
  • FIG. 10 and 11 are graphs showing the difference in response characteristics between the conventional liquid crystal display panel and the liquid crystal display panel of the present invention.
  • the response waveform is rounded.
  • the step on each pixel electrode formed on the active matrix substrate is 0.06 ⁇ m or less (small step: embodiment 2 or 3), there is no step on the surface of the active matrix substrate (no step: embodiment). It was possible to obtain almost the same response characteristics as when 4) was considered.
  • the width of the storage capacitor wiring formed on the active matrix substrate is larger than the width of the rib (the width of the step portion is large), the response waveform is distorted.
  • the width of the storage capacitor wiring formed on the active matrix substrate is smaller than the width of the rib (small step portion width: Embodiment 1), there is no step on the surface of the active matrix substrate (No step: Embodiment). It was possible to obtain almost the same response characteristics as when 4) was considered.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

本発明は、液晶配向制御突起物(34)と重なる位置における光漏れの発生を抑えることができる液晶表示パネルを提供する。本発明の液晶表示パネルは、画素電極(15)と、スイッチング素子と、遮光性を有する第一配線(14)と、遮光性を有する第二配線(13)と、液晶配向制御突起物(34)とを備え、該第一配線(14)と該第二配線(13)とは、第一絶縁膜(22)を介して互いに別の階層に配置されており、該第二配線(13)と該画素電極(15)とは、第二絶縁膜(23)を介して互いに別の階層に配置されており、該第一配線(14)、該第二配線(13)、及び、該液晶配向制御突起物(34)のそれぞれは、互いに重なりあう重畳部位を有し、該第一配線(14)及び該第二配線(13)のうち、より厚みの大きい配線の該重畳部位における幅は、より厚みの小さい配線の該重畳部位における幅よりも細く、該液晶配向制御突起物(34)の該重畳部位における幅は、該より厚みの小さい配線の該重畳部位における幅よりも細い。

Description

液晶表示パネル
本発明は、液晶表示パネルに関する。より詳しくは、一つの画素に含まれる複数の液晶分子の各配向方向を複数の方向に分ける液晶配向制御突起物を備える液晶表示パネルに関するものである。
近年では、様々な方式の表示パネルが実用化され、モバイルディスプレイパネルから大型ディスプレイパネルまで多くの製品が供給されている。中でも液晶表示パネルは、薄型、軽量、及び、低消費電力といった特長を活かして、モバイル機器、モニター、テレビ等に用いられ、日常生活やビジネスに欠かすことのできないものとなっている。
液晶表示パネルの駆動方式としては、画素ごとに薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）等の能動素子を配置し、高画質を実現するアクティブマトリクス型の駆動方式が普及している。例えば、ＴＦＴを備える液晶表示パネルとしては、複数の走査信号線と複数のデータ信号線とが交差するように形成され、かつ、これらの交差点ごとにＴＦＴと画素電極とが配置されたアクティブマトリクス基板を有するものが挙げられる。一般的な液晶表示パネルは、更に、共通電極が形成された対向基板を有しており、アクティブマトリクス基板と対向基板との間に液晶層が挟持されるようにして、互いの基板が貼り合わされる。
ＴＦＴは、ゲート電極、ソース電極及びドレイン電極を有し、ゲート電極は走査信号線と、ソース電極はデータ信号線と、ドレイン電極は画素電極とそれぞれ接続されている。これにより、ＴＦＴがＯＮの状態にデータ信号線からドレイン電極に電流が流れ、画素電極と共通電極との間に位置する液晶層に液晶容量Ｃｌｃが形成されるので、液晶容量により液晶分子の配向方向を調節することができ、表示のＯＮ及びＯＦＦを制御することができる。
アクティブマトリクス基板には、液晶層に印加される電圧を一定期間保持させるための保持容量素子が設けられることが好ましい。画素の小型化が必要となるような場合には、保持容量素子による画素の開口率（光透過部分の面積比率）の低下を抑制することが求められるが、画素内を占める保持容量素子の面積比率を低減するために保持容量素子を微細化していくと、高画質を実現するうえで必要な保持容量が得られなくなるという課題もある。
そこで、保持容量を確保しつつ、画素の開口率を高める技術が求められていた。上記課題を解決する技術としては、例えば、保持容量素子を構成する保持容量配線の主線部から延伸部を引き出すとともに、ＴＦＴのドレイン電極から保持容量配線が位置する部位に向かって引き出された配線（以下、ドレイン引き出し配線ともいう。）と重なるように、該保持容量配線の延伸部を配置する構成が開示されている（例えば、特許文献１参照。）。
近年の液晶表示パネルでは、視野角特性等に優れた表示モードとして、垂直配向（Vertical Alignment：ＶＡ）モードの一種であるマルチドメイン垂直配向（Multi-domain Vertical Alignment：ＭＶＡ）モードが知られている。ＶＡモードは、負の誘電率異方性を持つネガ型液晶を用い、電圧無印加時（閾値電圧未満）には、液晶分子を基板面に対して垂直に配向させ、電圧印加時（閾値電圧以上）には、液晶分子を基板面に対して水平に配向させる表示モードである。ＭＶＡモードでは、更に、基板表面に誘電体の突起物（以下、液晶配向制御用突起物ともいう。）、電極に設けられた細いスリット等の、液晶分子の配向方向を複数の方向に制御することができる構造が形成されており、電圧印加の際の液晶分子の応答速度の向上、高視野角化等が図られている。
そして、これらの液晶表示パネルの応用として、上述のような保持容量素子を有するアクティブマトリクス型の特徴とＭＶＡモードの特徴とを組み合わせ、更に、保持容量を確保しつつ、高いコントラスト比の実現を図るために、保持容量配線の主線部から引き出された枝部を、液晶配向制御用突起物と重なるように配置させた構成を採用することが検討されている（例えば、特許文献２参照。）。
国際公開第２００６／０５４３８６号パンフレット 国際公開第２００８／０８７７６４号パンフレット
本発明者らは、保持容量配線と液晶配向制御用突起物とを重ねて配置する形態について種々検討を行っていたところ、これらを互いに重ね合わせたときであっても、保持容量配線及び液晶配向制御用突起物の長さ方向に沿って、一部に光漏れが発生することがあることを見いだした。
図１２は、従来の方法で保持容量配線と液晶配向制御用突起物とを重ねて配置した構成を示す平面模式図である。また、図１３は、従来の方法で保持容量配線と液晶配向制御用突起物とを重ねて配置したときの黒表示の状態を示す平面模式図である。一般的に、液晶表示装置は、マトリクス状に配置された複数の画素電極を有しており、複数の画素電極が配置された領域が表示領域を構成する。液晶表示は、主に画素電極単位で液晶が制御されることによって制御される。図１２に示すように、画素電極１１５は、画素電極１１５に画像信号を送るデータ信号線１１２と、画素電極に画像信号を送るタイミングを制御する走査信号線１１１とに囲まれて配置される。データ信号線１１２及び走査信号線１１１はいずれもＴＦＴ１１６と接続されている。ＴＦＴ１１６、及び、ＴＦＴ１１６から引き出されたドレイン引き出し配線１１３を介して、データ信号線１１２は画素電極１１５と電気的に接続される。保持容量配線１１４は、ドレイン引き出し配線１１３との間で保持容量を形成するために、絶縁膜を介してドレイン引き出し配線１１３と重なる位置に形成される。図１２に示すように、保持容量配線１１４は、液晶配向制御突起物（以下、リブともいう。）１３４において光漏れが発生することを防ぐために、リブ１３４と重なるように延伸されていてもよい。ドレイン引き出し配線１１３もまた、保持容量の大きさに応じて一部にリブ１３４と重なるように延伸された部位を有していてもよい。
このように従来においては、図１２に示すように、保持容量配線１１４の幅がリブ１３４の幅よりも大きく形成されていた。これにより、リブ１３４の周辺で発生した光漏れを保持容量配線１１４が遮光することができるので、光漏れの影響をなくし、コントラスト比を向上することができる。しかしながら、本発明者らが更なる検討を行ったところ、従来の方法で保持容量配線１１４とリブ１３４とを重ねて配置したとしても、図１３に示すように、リブ１３４の近辺で光漏れを引き起こす場合があることが明らかとなった。これは、単に保持容量配線１１４をリブ１３４よりも太く形成することのみでは、リブの近辺で液晶の配向乱れが起こった部分を充分に遮光することができないことを示している。
本発明は、上記現状に鑑みてなされたものであり、液晶配向制御突起物と重なる位置に遮光部材を配置したとしても光漏れが起こる場合に、その光漏れの発生を抑えることができる液晶表示パネルを提供することを目的とするものである。
本発明者らは、保持容量配線によって液晶配向制御突起物の近辺から光漏れが起こることを充分に防ぐことができなかった原因について種々検討を行い、保持容量配線のサイズに着目した。そして、保持容量配線の幅が液晶配向制御突起物の幅よりも大きかったとしても、保持容量配線の厚みが大きいと、保持容量配線の端部（エッジ）において光が散乱するとともに、その光が液晶の配向乱れが起こった領域を透過し、光漏れとなって現れてくることを見いだした。
また、本発明者らは鋭意検討を行い、保持容量配線のエッジで散乱した光を遮光するために、より厚みの薄いドレイン引き出し配線の幅を広げたところ、ドレイン引き出し配線によって保持容量配線の端部（エッジ）において散乱した光を充分に遮光することができることを見いだした。すなわち、本発明者らは、液晶配向制御突起物と重なる領域において配線を配置する場合に、同じ方向に延伸された少なくとも二つの配線を重ならせるとともに、より厚みの小さな配線の幅を、より厚みの大きな配線の幅よりも大きく形成することにより、液晶配向制御突起物と重なる領域における光漏れを効果的に防ぐことができることを見いだし、上記課題をみごとに解決することができることに想到し、本発明に到達したものである。
すなわち、本発明の一側面は、第一基板と、第二基板と、該第一基板及び該第二基板に挟持された液晶層とを備え、該第一基板は、画素電極と、スイッチング素子と、遮光性を有する第一配線と、遮光性を有する第二配線とを備え、該第一配線と該第二配線とは、第一絶縁膜を介して互いに別の階層に配置されており、該第二配線と該画素電極とは、第二絶縁膜を介して互いに別の階層に配置されており、該第二基板は、該第一の基板に向かって突出した液晶配向制御突起物を備え、該第一配線、該第二配線、及び、該液晶配向制御突起物のそれぞれは、該第一基板及び該第二基板を平面視したときに互いに重なりあう重畳部位を有し、該第一配線及び該第二配線のうち、より厚みの大きい配線の該重畳部位における幅は、より厚みの小さい配線の該重畳部位における幅よりも細く、該液晶配向制御突起物の該重畳部位における幅は、該より厚みの小さい配線の該重畳部位における幅よりも細い液晶表示パネル（以下、本発明の第一の液晶表示パネルともいう。）である。
本発明の第一の液晶表示パネルでは、第一基板と、第二基板と、該第一基板及び該第二基板に挟持された液晶層とを備える。上記第一基板及び上記第二基板は、液晶層を挟持するための基板であり、例えば、ガラス、樹脂等の絶縁基板を母体とし、上記絶縁基板上に配線、電極、カラーフィルタ等を備え付けることで作製される。
上記第一基板は、画素電極と、スイッチング素子と、遮光性を有する第一配線と、遮光性を有する第二配線とを備える。上記スイッチング素子としては、例えば、ＴＦＴを用いることができるが、スイッチング機能を有している限り、特に限定されるものではない。上記第一配線としては、例えば、保持容量配線を用いることができるが、遮光性を有する限り、特に限定されるものではない。上記第二配線としては、例えば、ＴＦＴと画素電極とをつなぐドレイン引き出し配線を用いることができるが、遮光性を有する限り、特に限定されるものではない。すなわち、上記第一配線及び上記第二配線の目的及び機能は、特に限定されず、例えば、第一配線としてドレイン引き出し配線を用い、第二配線として保持容量配線を用いてもよい。
上記第一配線と上記第二配線とは、第一絶縁膜を介して互いに別の階層に配置されており、上記第二配線と上記画素電極とは、第二絶縁膜を介して互いに別の階層に配置されている。上記液晶配向制御突起物と重ね合わせられる各配線は、異なる階層に配置するために、絶縁膜で隔離されている必要がある。また、上記第一配線及び上記第二配線はいずれも、画素電極と異なる階層に配置するために、絶縁膜で互いに隔離されている必要がある。ただし、上記画素電極、上記第一配線、及び、上記第二配線は、異なる階層に形成されている限り、互いに電気的に接続されていてもよく、例えば、第一絶縁膜又は第二絶縁膜に設けられたコンタクトホールを介してそれぞれが電気的に接続されていてもよい。
上記第二基板は、上記第一の基板に向かって突出した液晶配向制御突起物を備え、上記第一配線、上記第二配線、及び、上記液晶配向制御突起物のそれぞれは、上記第一基板及び上記第二基板を平面視したときに互いに重なりあう重畳部位を有する。すなわち、本発明の液晶表示パネルを全体として平面的に見たときに、少なくとも一部に、上記第一配線、上記第二配線、及び、上記液晶配向制御突起物が全て重畳した領域が形成される。また、上記第一配線、上記第二配線、及び、上記液晶配向制御突起物のいずれもが、一部に「重畳部位」をもつことになる。上記液晶配向制御突起物は、有機絶縁材料等によって形成することができ、上記液晶配向制御突起物の近くに位置する複数の液晶分子は、それぞれが液晶配向制御突起物に向かって配向することになる。このような液晶配向制御突起物によれば、設計に応じて液晶層を複数のドメインに分割することができるので、広視野角を得ることができる。
上記第一配線及び上記第二配線のうち、より厚みの大きい配線の上記重畳部位における幅は、より厚みの小さい配線の上記重畳部位における幅よりも細い。配線の厚みが大きいほど、配線のエッジにおける光の散乱量も大きくなるため、このような設計により、光漏れの量を低減することができる。
上記液晶配向制御突起物の上記重畳部位における幅は、上記より厚みの小さい配線の上記重畳部位における幅よりも細い。より厚みの小さい配線の重畳部位における幅が、液晶配向制御突起物の重畳部位における幅よりも広くなければ、配向乱れに起因する遮光効果を充分に得ることはできない。なお、より厚みの大きい配線の重畳部位における幅は、液晶配向制御突起物の重畳部位における幅よりも、太くても、細くても、同じであってもよいが、下層に位置する配線に起因して形成される第二絶縁膜の段差部の幅をできるだけ小さくする観点から、上記より厚みの大きい配線の重畳部位における幅は、上記液晶配向制御突起物の重畳部位における幅よりも細いことが好ましい。
本発明の第一の液晶表示パネルの構成としては、このような構成要素を必須として形成されるものである限り、その他の構成要素により特に限定されるものではない。以下、本発明の第一の液晶表示パネルの好ましい形態について詳述する。
上記第二配線は、上記第二絶縁膜に設けられた貫通孔を通って上記スイッチング素子と上記画素電極とをつなぐ引き出し配線であり、上記第一配線は、上記第一絶縁膜を介して上記引き出し配線との間で保持容量を形成する保持容量配線であることが好ましい。これにより、他の配線と同一工程での形成が行いやすくなる。
本発明の第一の液晶表示パネルは、更に、走査信号線及びデータ信号線を有し、上記保持容量配線と該走査信号線とは同一階層に形成され、上記引き出し配線と該データ信号線とは同一階層に形成され、上記保持容量配線の厚みと該走査信号線の厚みとは同じであり、上記引き出し配線の厚みと該データ信号線の厚みとは同じであることが好ましい。これにより、例えば、保持容量配線及び走査信号線を同一工程で作製し、かつ引き出し配線とデータ信号線とを同一工程で作製することができるので、非常に効率のよい構成が得られる。このような構成では、引き出し配線の幅が保持容量配線の幅よりも広く形成されることになる。ここで、保持容量配線の厚みを引き出し配線の厚みよりも大きくすることが好ましい理由について、説明する。
走査信号線及びデータ信号線はいずれも、抵抗によるドライバーからの信号波形のなまりによる影響を少なくするために、各配線の面抵抗値を規定値以下にする必要がある。特に走査信号線では、ゲートドライバーからの信号の波形なまりは、スイッチング素子のＯＮ／ＯＦＦの動作に直接影響するため、走査信号線の薄膜化による高抵抗化は、ドライバー側に近い側の表示領域と、ドライバーから遠い側の表示領域との間での、スイッチング素子の動作の違いの原因となり、それに基づく表示不良の発生が起こりうる。また、走査信号線及び保持容量配線と同時に、表示領域周辺の引き回し配線等の他の配線も形成する場合には、周辺配線の高抵抗化にもつながるため、表示不良を更に助長させることにつながる。このため、走査信号線、及び、走査信号線と同一階層に形成される配線については、充分な厚みを確保して低抵抗化を維持する必要がある。したがって、保持容量配線が走査信号線と同一階層に形成される場合、保持容量配線は、充分な厚みを有している必要がある。なお、データ信号線及び引き出し配線の薄膜化によっても、ソースドライバーからの信号の波形なまりは発生するが、スイッチング素子がＯＮの状態においては、ある程度の波形なまりがあったとしても、画素電極への充電は可能である。画素電極の充電ができれば表示不良は発生しにくいため、薄膜化の影響は走査信号線ほどは大きくない。したがって、液晶表示パネル全体で見れば、走査信号線の厚みを薄くするよりも、データ信号線の厚みを薄くした方が好ましく、そのため、それぞれが同一階層に形成される保持容量配線と、引き出し配線との間では、保持容量配線の厚みよりも引き出し配線の厚みを薄くすることが好ましい。
本発明の第一の液晶表示パネルにおいては、下記（１）及び（２）の条件を満たすことが好ましい。（１）上記第一配線及び上記第二配線のうち、より厚みの小さい配線の上記重畳部位における厚みは、上記第二絶縁膜の該より厚みの小さい配線との重畳部位における厚みの４％以下である。（２）上記第一配線及び上記第二配線のうち、より厚みの小さい配線の上記重畳部位における厚みは、より厚みの大きい配線の上記重畳部位における厚みの３６％以下である。
本発明者らは、詳細な検討を行った結果、液晶配向制御突起物と重なる領域における液晶の配向乱れが、液晶配向制御突起物と対向する基板の表面の段差によっても大きく起因していることを見いだすとともに、その段差が、液晶配向制御突起物と重なるように形成した配線が原因で形成されていることを見いだした。図１４は、図１２に示す液晶表示パネルを線分Ｃ－Ｄに沿って切断したときの断面模式図である。図１４に示すように、従来の構成では、アクティブマトリクス基板１２０及び対向基板１３０からなる一対の基板間に挟時される形で液晶層１４０が形成される。液晶層１４０内には複数の液晶分子１４１が、基板面に対して略垂直の方向に長軸が向くように並んで配置されている。アクティブマトリクス基板１２０は、液晶層１４０に向かって、ガラス基板１２１、保持容量配線１１４、ゲート絶縁膜１２２、ドレイン引き出し配線１１３、層間絶縁膜１２３、及び、画素電極１１５をこの順に積層して有している。対向基板１３０は、液晶層１４０に向かって、ガラス基板１３１、カラーフィルタ１３２、共通電極１３３、及び、リブ１３４をこの順に積層して有している。
図１４に示すように、層間絶縁膜１２３及び画素電極１１５は、リブ１３４と重なる領域において段差を有している。これは、これらの下層に保持容量配線１１４及びドレイン引き出し配線１１３が配置されていることが原因である。図１４に示すように、互いの凹凸形状が異なるため、アクティブマトリクス基板１２０の表面の段差部分の近くにある液晶分子の配向方向は、リブ１３４の近くの液晶分子１４１の配向方向と異なっている。そのため、液晶応答時において、これらの液晶分子１４１には配向乱れが生じやすくなる。特に、０℃以下の低温環境にある場合には液晶材料の粘性が高いため、配向の安定化に時間がかかってしまい、応答速度の低下につながる。そこで本発明者らは、応答速度の低下を引き起こさないアクティブマトリクス基板側の表面の段差の程度について検討を行い、上記（１）及び（２）の条件を見いだした。上記（１）及び（２）の条件を満たすことで、更に良好な応答特性及び高コントラスト比を得ることが可能となる。
また、下記（３）の工夫を行うことよっても、上記（１）及び（２）の工夫を行った場合と同様の改善効果を得ることができる。（３）上記第二絶縁膜は、一部に、他の部位よりも厚みの薄い部位を有し、上記厚みの薄い部位は、上記第一基板及び上記第二基板を平面視したときに、上記第一配線、上記第二配線、及び、上記液晶配向制御突起物のそれぞれの上記重畳部位と重なりあう。
このように、第二絶縁膜の一部に厚みの薄い部位を設けることによっても、アクティブマトリクス基板の表面全体を平坦化することができるため、液晶配向制御突起物の近くに位置する液晶分子の配向乱れを減らすことができる。上記「厚みの薄い部位」は、例えば、平坦な面の一部に凹み部を設ける、又は、もともと下層の凹凸等が原因で表面に凹凸ができてしまっている場合に、その凹凸を平坦化することで、形成することができる。
なお、上記（１）及び（２）の条件、又は、上記（３）の条件は、単独で用いた場合であっても、液晶分子の配向乱れに起因する光漏れを防ぐ効果を得ることができる。例えば、設計プロセス等の他の理由により、データ信号線及び引き出し配線の厚みを、走査信号線及び保持容量配線の厚みよりも大きくした方がよい場合には、そのようにした上で、上記（１）及び（２）、又は、（３）の工夫を行ってもよい。
すなわち、本発明の他の一側面は、第一基板と、第二基板と、該第一基板及び該第二基板に挟持された液晶層とを備え、該第一基板は、画素電極と、スイッチング素子と、遮光性を有する第一配線と、遮光性を有する第二配線とを備え、該第一配線と該第二配線とは、第一絶縁膜を介して互いに別の階層に配置されており、該第二配線と該画素電極とは、第二絶縁膜を介して互いに別の階層に配置されており、該第二基板は、該第一の基板に向かって突出した液晶配向制御突起物を備え、該第一配線、該第二配線、及び、該液晶配向制御突起物のそれぞれは、該第一基板及び該第二基板を平面視したときに互いに重なりあう重畳部位を有し、該第一配線及び該第二配線のうち、より厚みの小さい配線の該重畳部位における厚みは、（１）該第二絶縁膜の該より厚みの小さい配線との重畳部位における厚みの４％以下であり、（２）より厚みの大きい配線の該重畳部位における厚みの３６％以下である液晶表示パネル（以下、本発明の第二の液晶表示パネルともいう。）である。
本発明の第二の液晶表示パネルにおいても、本発明の第一の液晶表示パネルの形態、及び、その好ましい形態を適用することができる。すなわち、本発明の第二の液晶表示パネルにおいて、（ａ）上記第二配線は、上記第二絶縁膜に設けられた貫通孔を通って上記スイッチング素子と上記画素電極とをつなぐ引き出し配線であり、上記第一配線は、上記第一絶縁膜を介して上記引き出し配線との間で保持容量を形成する保持容量配線であることが好ましく、（ｂ）更に、走査信号線及びデータ信号線を有し、上記保持容量配線と該走査信号線とは同一階層に形成され、上記引き出し配線と該データ信号線とは同一階層に形成され、上記保持容量配線の厚みと該走査信号線の厚みとは同じであり、上記引き出し配線の厚みと該データ信号線の厚みとは同じであることが好ましく、（ｃ）上記第一配線及び上記第二配線のうち、より厚みの大きい配線の上記重畳部位における幅は、より厚みの小さい配線の上記重畳部位における幅よりも細く、上記液晶配向制御突起物の上記重畳部位における幅は、上記より厚みの小さい配線の上記重畳部位における幅よりも細いことが好ましく、（ｄ）上記第一配線及び上記第二配線のうち、上記より厚みの大きい配線の重畳部位における幅は、上記液晶配向制御突起物の重畳部位における幅よりも細いことが好ましい。また、上記（３）のように、（ｅ）上記第二絶縁膜は、一部に、他の部位よりも厚みの薄い部位を有し、上記厚みの薄い部位は、上記第一基板及び上記第二基板を平面視したときに、上記第一配線、上記第二配線、及び、上記液晶配向制御突起物のそれぞれの上記重畳部位と重なりあうことが好ましい。
また、本発明の他の一側面は、第一基板と、第二基板と、該第一基板及び該第二基板に挟持された液晶層とを備え、該第一基板は、画素電極と、スイッチング素子と、遮光性を有する第一配線と、遮光性を有する第二配線とを備え、該第一配線と該第二配線とは、第一絶縁膜を介して互いに別の階層に配置されており、該第二配線と該画素電極とは、第二絶縁膜を介して互いに別の階層に配置されており、該第二基板は、該第一の基板に向かって突出した液晶配向制御突起物を備え、該第二絶縁膜は、一部に、他の部位よりも厚みの薄い部位を有し、該第一配線、該第二配線、該液晶配向制御突起、及び、該厚みの薄い部位のそれぞれは、該第一基板及び該第二基板を平面視したときに互いに重なりあう液晶表示パネル（以下、本発明の第三の液晶表示パネルともいう。）である。
本発明の第三の液晶表示パネルにおいても、本発明の第一及び第二の液晶表示パネルの形態、及び、その好ましい形態を適用することができる。すなわち、本発明の第三の液晶表示パネルにおいて、（ｆ）上記第二配線は、上記第二絶縁膜に設けられた貫通孔を通って上記スイッチング素子と上記画素電極とをつなぐ引き出し配線であり、上記第一配線は、上記第一絶縁膜を介して上記引き出し配線との間で保持容量を形成する保持容量配線であることが好ましく、（ｇ）更に、走査信号線及びデータ信号線を有し、上記保持容量配線と該走査信号線とは同一階層に形成され、上記引き出し配線と該データ信号線とは同一階層に形成され、上記保持容量配線の厚みと該走査信号線の厚みとは同じであり、上記引き出し配線の厚みと該データ信号線の厚みとは同じであることが好ましく、（ｈ）上記第一配線及び上記第二配線のうち、より厚みの大きい配線の上記重畳部位における幅は、より厚みの小さい配線の上記重畳部位における幅よりも細く、上記液晶配向制御突起物の上記重畳部位における幅は、上記より厚みの小さい配線の上記重畳部位における幅よりも細いことが好ましく、（ｉ）上記第一配線及び上記第二配線のうち、上記より厚みの大きい配線の重畳部位における幅は、上記液晶配向制御突起物の重畳部位における幅よりも細いことが好ましい。また、上記（１）及び（２）のように、（ｊ）上記第一配線及び上記第二配線のうち、より厚みの小さい配線の上記重畳部位における厚みは、上記第二絶縁膜の該より厚みの小さい配線との重畳部位における厚みの４％以下であり、より厚みの大きい配線の上記重畳部位における厚みの３６％以下であることが好ましい。
本発明の各液晶表示パネルによれば、液晶配向制御突起物の近くの液晶分子の、応答時における配向の乱れに基づく光漏れ及び応答速度の低下を防ぐことができるため、コントラスト比及び応答特性に優れた液晶表示を得ることができる。
実施形態１の液晶表示パネルの画素単位での構成を示す平面模式図である。 図１に示す液晶表示パネルを線分Ａ－Ｂに沿って切断したときの断面模式図である。 本発明の方法でドレイン引き出し配線と保持容量配線と液晶配向制御用突起物とを重ねて配置したときの黒表示の状態を示す平面模式図である。 実施形態１の液晶表示パネルの変形例（第一の変形例及び第二の変形例）の画素単位での構成を示す平面模式図である。 実施形態１の液晶表示パネルの変形例（第三の変形例）の画素単位での構成を示す平面模式図である。 実施形態１の液晶表示パネルの変形例（第四の変形例）の画素単位での構成を示す平面模式図である。 実施形態２の液晶表示パネルの断面模式図である。 実施形態３の液晶表示パネルの断面模式図である。 実施形態４の液晶表示パネルの断面模式図である。 従来の液晶表示パネルと、本発明の液晶表示パネルとの応答特性の違いを示すグラフである。 従来の液晶表示パネルと、本発明の液晶表示パネルとの応答特性の違いを示すグラフである。 従来の方法で保持容量配線と液晶配向制御用突起物とを重ねて配置した構成を示す平面模式図である。 従来の方法で保持容量配線と液晶配向制御用突起物とを重ねて配置したときの黒表示の状態を示す平面模式図である。 図１２に示す液晶表示パネルを線分Ｃ－Ｄに沿って切断したときの断面模式図である。
以下に実施形態を掲げ、本発明について図面を参照して更に詳細に説明するが、本発明はこれらの実施形態のみに限定されるものではない。
本明細書において「領域」とは、基板面の法線方向から見たときに、平面だけでなくその奥行き全体を含む概念である。
本発明の液晶表示パネルは、テレビジョン、パーソナルコンピュータ、携帯電話、インフォメーションディスプレイ等の表示装置に適用することができる。また、液晶の応答特性が鈍る低温環境下（具体的には、－３０℃～０℃）であっても良好な応答特性を得ることができるので、カーナビ、インストルメントパネル等の車載用液晶ディスプレイに特に好適に用いられる。
実施形態１
実施形態１の液晶表示パネルは、本発明の第一の液晶表示パネルに相当する。実施形態１の液晶表示パネルは、アクティブマトリクス基板（第一基板）と、対向基板（第二基板）と、アクティブマトリクス基板及び対向基板に挟持された液晶層とを備える。アクティブマトリクス基板は、複数の薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）、複数の走査信号線、複数のデータ信号線、複数の保持容量配線、複数の画素電極、上記各種配線を電気的に隔離する複数の絶縁膜、及び、配向膜を備える。対向基板は、カラーフィルタ、ブラックマトリクス、共通電極、及び、配向膜を備える。カラーフィルタ及びブラックマトリクスは、対向基板側ではなく、アクティブマトリクス基板側に設けられていてもよい。各画素電極、及び、それと重なる各カラーフィルタが占める範囲がそれぞれ１つの画素に対応する。
図１は、実施形態１の液晶表示パネルの画素単位での構成を示す平面模式図である。図１においては、アクティブマトリクス基板側の構成部材が主に示されており、対向基板側の構成部材については、リブ（液晶配向制御突起物）のみが示されている。図２は、図１に示す液晶表示パネルを線分Ａ－Ｂに沿って切断したときの断面模式図である。
実施形態１において、アクティブマトリクス基板２０は、透明な絶縁基板２１と、走査信号線１１及び保持容量配線（第一配線）１４と、ゲート絶縁膜（第一絶縁膜）２２と、ドレイン引き出し配線（第二配線）１３と、層間絶縁膜（第二絶縁膜）２３と、画素電極１５とが、液晶層４０側に向かってこの順に積層された構成を有する。アクティブマトリクス基板２０の基板面を法線方向から見ると、走査信号線１１とデータ信号線１２とが互いに直交するように、かつ矩形状の画素電極１５を囲うように配置されている。走査信号線１１とデータ信号線１２との接点には、ＴＦＴ（スイッチング素子）１６が設けられている。
ＴＦＴ１６は、半導体層、ゲート電極、ソース電極及びドレイン電極を備えるスイッチング素子である。ＴＦＴ１６のゲート電極が走査信号線１１と接続され、ＴＦＴ１６のソース電極がデータ信号線１２と接続され、ＴＦＴ１６のドレイン電極がドレイン引き出し配線１３と接続される。ゲート電極と半導体層とは、ゲート絶縁膜２２を介して互いに重なって配置される。ソース電極は半導体層を介してドレイン電極と接続されており、走査信号線１１を通じてゲート電極に入力される走査信号によって半導体層を流れる電流量の調整が行われ、データ信号線１２を通じてソース電極、半導体層及びドレイン電極の順に入力されるデータ信号の伝達が制御される。
保持容量配線１４は、保持容量素子の下層の電極として機能する配線であり、データ信号線１２と直交する方向、すなわち、走査信号線１１と平行な方向に、かつ画素の中央を横切る主線部１４ａと、主線部１４ａを中心軸として両側に延出した２本の枝部１４ｂ，１４ｃとから構成される。２本の枝部１４ｂ，１４ｃは、主線部１４ａを中心軸として互いに対称な形状をもつ。言い換えれば、保持容量配線１４の画素単位での形状は、２本の枝部１４ｂ，１４ｃが略Ｖ字状に構成され、かつ該Ｖ字の屈曲部（Ｖ字の底部）を主線部１４ａが貫通した形状となる。
ドレイン引き出し配線（引き出し配線）１３は、ゲート絶縁膜２２を介して保持容量配線１４と重なるように形成され、保持容量素子の上層の電極として機能する。したがって、ドレイン引き出し配線１３は、画素単位で見ると、保持容量配線１４と同様の形状を有している。すなわち、ドレイン引き出し配線１３は、主線部１３ａと、主線部１３ａを中心軸として両側に延出した２本の枝部１３ｂ，１３ｃとから構成される。また、２本の枝部１３ｂ，１３ｃは、主線部１３ａを中心軸として互いに対称な形状をもつ。ドレイン引き出し配線１３は、主線部１３ａの一部において、ゲート絶縁膜２２に設けられたコンタクトホール１７を介して画素電極１５と接続されている。また、ドレイン引き出し配線の一方の枝部１３ｂは、画素の隅部に位置するＴＦＴ１６と接続されている。
実施形態１においては、保持容量配線の枝部１４ｂ，１４ｃ、及び、ドレイン引き出し配線の枝部１３ｂ，１３ｃのいずれもがリブ３４と重なるように配置されるが、リブ３４付近の領域における光漏れを遮光するための部材としては、ドレイン引き出し配線の枝部１３ｂ，１３ｃが用いられている。すなわち、ドレイン引き出し配線の枝部（重畳部位）１３ｂ，１３ｃの幅が、リブ３４の重畳部位における幅よりも大きく、更に、保持容量配線の枝部（重畳部位）１４ｂ，１４ｃの幅よりも大きくなるように形成されている。保持容量配線の枝部１４ｂ，１４ｃの幅は、必要な保持容量の大きさに応じて適宜設計変更すればよい。ドレイン引き出し配線１３がリブ３４付近を遮光するための部材として機能するため、保持容量配線の枝部１４ｂ，１４ｃの幅は、リブ３４の幅との関係では限定されないが、図１及び図２のように、リブ３４の幅よりも細く形成されていることが好ましい。これにより、段差が生じた部位の幅が広くなることを抑制し、ドレイン引き出し配線による遮光効果を高めることができる。
実施形態１において上記各種配線のいくつかは、それぞれ同じ階層に形成されており、かつ、同じ階層に位置する配線同士が、同じ厚みを有している。具体的には、保持容量配線１４及び走査信号線１１の組み合わせ、ドレイン引き出し配線１３及びデータ信号線１２の組み合わせ等が、同じ階層に形成される配線の組み合わせとして挙げられる。このような設計とすることで、製造工程を大幅に効率化することができる。また、実施形態１では、表示領域周辺の引き回し配線もまた、上記保持容量配線１４及び上記走査信号線１１と同じ階層に設けており、同様に、表示領域周辺の引き回し配線は、上記保持容量配線１４及び上記走査信号線１１と同じ厚みを有する。
保持容量配線１４及び走査信号線１１と、ドレイン引き出し配線１３及びデータ信号線１２とを比較すると、保持容量配線１４及び走査信号線１１の方がより大きな厚みをもって形成されている。これは、走査信号線１１において、抵抗が大きくなることによるゲートドライバーからの信号の波形なまりを抑制するためである。ドレイン引き出し配線１３及びデータ信号線１２においても、信号の波形なまりは生じるが、スイッチング素子のＯＮ／ＯＦＦの動作に直接影響する走査信号線１１と比較してその影響は小さい。
対向基板３０は、透明な絶縁基板３１と、カラーフィルタ３２及びブラックマトリクスと、共通電極３３と、リブ３４と、配向膜とが、液晶層４０に向かってこの順に積層された構成を有する。カラーフィルタ３２は、画素電極１５に対向する位置ごとに配置されている。ブラックマトリクスは、異なるカラーフィルタ３２の間隙に配置されている。リブ３４は、対向基板を平面視したときに、画素単位で見れば略Ｖ字状である。なお、液晶表示パネル全体で見れば、リブ３４はジグザグ状に形成されている。図１では、リブ３４は途切れ途切れに形成されているが、これらは互いにつながっていてもよい。また、リブ３４は、保持容量配線の主線部１４ａによって区切られる画素の上部及び下部のそれぞれを、更に、斜め方向に二等分するように形成される。共通電極３３は、対向基板３０面の全体に形成されている。
アクティブマトリクス基板２０において、画素電極１５及び層間絶縁膜２３の液晶層４０側の表面上には、配向膜が設けられている。また、対向基板３０において、共通電極３３の液晶層４０側の表面上には、配向膜が設けられている。画素電極１５には、対向基板３０のリブ３４と平行な方向に、配向制御用の電極スリット１５ａ（抜き部）が形成されている。電極スリット１５ａは、リブと同様、略Ｖ字状に形成される。電極スリット１５ａとリブ３４とは、各基板面を平面視したときに、一定の間隔を有して交互に配置されている。このように、画素単位でリブ３４及び電極スリット１５ａの形状を略Ｖ状とし、かつ、それぞれを等間隔に設けることで、液晶層が、一つの画素あたり均等な透過面積を有する４つのドメインに分割されることになるので、広視野角を得ることができる。
図１及び図２に示すように、実施形態１においてドレイン引き出し配線１３の幅は、保持容量配線１４及びリブ３４のそれぞれと重なる部位（重畳部位）において、保持容量配線１４のドレイン引き出し配線１３と重なる部位（重畳部位）の幅、及び、リブ３４のドレイン引き出し配線１３と重なる部位（重畳部位）の幅のいずれよりも大きい。これにより、例えば、図２のように、リブ３４と重なる位置に保持容量配線１４及びドレイン引き出し配線１３が配置されることで層間絶縁膜２３及び画素電極１５の表面に段差が生じ、その結果、リブ３４と重なる領域付近において液晶分子４１の配向乱れが生じたとしても、該液晶分子４１の配向乱れが生じた部位をドレイン引き出し配線１３の一部で遮光することができる。また、厚みが比較的薄いドレイン引き出し配線１３によって遮光部が形成されているので、厚みが比較的厚い保持容量配線１４のエッジ部において散乱した光も遮光することができ、図３に示すようにコントラスト比の低下を抑制するとともに、高い応答特性をもつ液晶表示パネルを作製することができる。図３は、本発明の方法でドレイン引き出し配線と、保持容量配線と、液晶配向制御用突起物とを重ねて配置したときの黒表示の状態を示す平面模式図である。
実施形態１の液晶表示パネルの変形例（第一の変形例）としては、図４に示すように、保持容量配線の一部を幅広に形成する例が挙げられる。保持容量配線の幅広部１４ｄの形状としては、リブ３４及び電極スリット１５ａと平行な向きに斜辺を持つ台形が挙げられる。上記台形の幅広部１４ｄは、図４に示すように、保持容量配線の主線部１４ａを中心として両側に延出させることが好ましい。このような幅広部を設けることで、液晶層４０の配向分割をより精密に行うことができる。
実施形態１の液晶表示パネルの他の変形例（第二の変形例）としては、図４に示すように、保持容量配線の主線部１４ａの幅を部分的に細く又は太くさせる例が挙げられる。画素の中心領域における保持容量配線の主線部１４ａの幅を、画素の端部領域における保持容量配線の主線部１４ａの幅よりも細く形成することで、開口率を向上させることができる。実施形態１では、リブ３４と重なる領域に保持容量配線１４及びドレイン引き出し配線１３が配置されているので、保持容量配線１４とドレイン引き出し配線１３との重畳面積をリブ３４と重なる領域内で変更することが可能であり、そのため、このような保持容量配線１４の一部の設計の変更が可能となる。
実施形態１の液晶表示パネルの他の変形例（第三の変形例）としては、図５に示すように、画素の向きを縦向きではなく横向きとする例が挙げられる。図５に示すように、保持容量配線の主線部１４ａが、リブ３４と重なる位置に形成されており、かつ略Ｖ字状を有している。保持容量配線の主線部１４ａは、画素の境界に関わらず一方向に延伸されており、全体としてジグザグ形状を有している。保持容量配線の主線部１４ａの一部からは、画素を縦方向に二等分する枝部１４ｅが延出されている。保持容量配線の枝部１４ｅの幅は、保持容量配線の主線部１４ａの幅よりも太い。ドレイン引き出し配線１３は、保持容量配線の枝部１４ｅと同様の形状をもつ主線部１３ａを有している。ドレイン引き出し配線の主線部１３ａの一部からは、ＴＦＴ１６と接続するための配線が画素電極１５の外辺に沿って延出されており、ＴＦＴ１６と接続されている。
実施形態１においては、上記第一～第三の変形例の特徴を適宜組み合わせて用いてもよく、例えば、図６（第四の変形例）に示すように、画素の向きを横向きとし、かつ保持容量配線の一部に台形の幅広部を形成した構成であってもよい。なお、図６に示す例では、保持容量配線１４のみならず、ドレイン引き出し配線１３にも、リブ３４及び電極スリット１５ａと平行な向きに斜辺をもつ台形の幅広部１３ｄが設けられている。
実施形態１の液晶表示パネルの構成は、例えば、光学顕微鏡（オリンパス社製、半導体／ＦＰＤ検査顕微鏡ＭＸ６１Ｌ）を用いて確認することができる。
以下、実施形態１の液晶表示パネルの製造方法について説明する。
＜アクティブマトリクス基板の製造方法＞
まず、ガラス、プラスチック等の透明な材料からなる絶縁基板２１上に、走査信号線１１及び保持容量配線１４を形成する。走査信号線１１及び保持容量配線１４は、スパッタリング法等により、チタン、クロム、アルミニウム、モリブデン等の金属、又は、それらの合金を、単層又は複数層で成膜して形成される。続いて、フォトリソグラフィ法等でパターニングを行い、走査信号線１１及び保持容量配線１４を形成する。保持容量配線の主線部１４ａの幅は、配線抵抗による信号遅延により、表示品位を悪化させない範囲内であることが好ましい。
次に、走査信号線１１及び保持容量配線１４を被覆するように、ゲート絶縁膜２２を形成する。ゲート絶縁膜２２は、窒化シリコン、酸化シリコン等の絶縁材料により形成される。ゲート絶縁膜２２上のＴＦＴ１６のゲート電極と重なる位置には、アモルファスシリコン、ポリシリコン等からなる高抵抗半導体層が形成され、更にその上に、アモルファスシリコンにリン等の不純物をドープしたｎ＋アモルファスシリコン等からなる低抵抗半導体層がオーミックコンタクト層として形成される。ゲート絶縁膜２２、高抵抗半導体層及び低抵抗半導体層は、プラズマ誘起化学気相成長（Plasma Enhanced Chemical Vapor Deposition：ＰＥＣＶＤ）法等により成膜された後、フォトリソグラフィ法等によりパターニングされて形成される。
更に、低抵抗半導体層と接続されるように、データ信号線１２及びドレイン引き出し配線１３を形成する。データ信号線１２及びドレイン引き出し配線１３は、チタン、クロム、アルミニウム、モリブデン、タンタル、タングステン、銅等の金属、又は、それらの合金を、スパッタリング法等を用いて単層又は複数層で成膜した後、フォトリソグラフィ法等にて必要な形状にパターニングされる。
そして、上述の高抵抗半導体層及び低抵抗半導体層に対して、ソース電極及びドレイン電極のパターンをマスクとして、ドライエッチング（チャネルエッチング）を行うことによりＴＦＴ１６は完成する。
次に、ＴＦＴ１６、データ信号線１２及びドレイン引き出し配線１３を被覆するように層間絶縁膜２３を形成する。層間絶縁膜２３としては、感光性アクリル樹脂等の有機絶縁材料、又は、窒化シリコン、酸化シリコン等の無機絶縁材料により、単層又は複数層で形成される。層間絶縁膜２３は、例えば、窒化シリコン膜をＰＥＣＶＤ法により成膜し、窒化シリコン膜の上に、感光性アクリル樹脂膜をダイコート（塗布）法により成膜して形成される。
続いて、層間絶縁膜２３を貫くコンタクトホール１７を、層間絶縁膜２３の保持容量配線の主線部１４ａと重なる位置に形成する。例えば、層間絶縁膜２３を構成する感光性アクリル樹脂膜をフォトリソグラフィ法によりパターニングした後、パターニングされた感光性アクリル樹脂膜をマスクにし、ドライエッチング法により、層間絶縁膜２３の一部をエッチングすることによってコンタクトホール１７を形成する。
更に、層間絶縁膜２３上、及び、コンタクトホール１７内に導電膜を形成する。例えば、酸化インジウム錫（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）、酸化亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ）等の透明導電材料、又は、それらの合金を、スパッタリング法等により単層又は複数層で成膜して形成される。また、層間絶縁膜２３上の導電膜をフォトリソグラフィ法等にて必要な形状にパターニングすることで画素電極１５が形成される。パターニングの際には、画素電極１５とともに、液晶配向制御用の電極スリット１５ａも形成される。その後、配向膜を形成し、アクティブマトリクス基板が完成する。実施形態１においてデータ信号線及びドレイン引き出し配線の厚みは０．１～０．４μｍであり、層間絶縁膜の厚みは２．５～３．５μｍであり、走査信号線及び保持容量配線の厚みは０．１５～０．５μｍである。このような厚みの大きさは、例えば、段差計（小坂研究所社製、サーフコーダーＥＴ４０００Ａ）を用いて測定することができる。
＜対向基板の製造方法＞
まず、ガラス、プラスチック等の透明な材料からなる絶縁基板３１上に、ブラックマトリクス及びカラーフィルタ３２を形成する。次に、ブラックマトリクス及びカラーフィルタ３２上に共通電極３３を形成する。共通電極３３は、例えば、酸化インジウム錫（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）、酸化亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ）等の透明導電材料、又は、それらの合金を、スパッタリング法等により、単層又は複数層で基板の全体に成膜して形成される。
次に、リブ３４を形成する。リブ３４は、例えば、最初にフェノールノボラック系感光性樹脂液をスピンコート法により塗布し、乾燥固化させた後、フォトリソグラフィ法等によりパターニングして形成される。その後、共通電極３３上及びリブ３４上に配向膜を形成して、対向基板３０が完成する。
＜液晶表示パネルの組み立て＞
次に、アクティブマトリクス基板２０及び対向基板３０のうち、少なくとも一方の基板上にスペーサを散布する。なお、上記スペーサを散布する代わりに、樹脂からなる柱状のスペーサを形成してもよい。そして、シール材を用いてアクティブマトリクス基板２０と対向基板３０とを貼り合わせる。両基板を貼り合せることにより、アクティブマトリクス基板２０の保持容量配線の枝部１４ｂ，１４ｃと、ドレイン引き出し配線の枝部１３ｂ，１３ｃと、対向基板３０のリブ３４とが重なった領域が形成される。なお、アクティブマトリクス基板２０と対向基板３０との間には液晶材料が封入されるが、滴下法を用いる場合には、基板の貼合せ前に液晶材料の滴下が行われ、真空注入法を用いる場合には、基板の貼合せ後に液晶材料が注入される。実施形態１において液晶層の厚みは、２．５～５μｍである。その後、液晶材料が封入された貼合せ基板に、偏光板、位相差フィルム等を貼り付けることにより、液晶表示パネルが完成する。そして、液晶表示パネルに、ゲートドライバー、ソースドライバー、表示制御回路等を実装するとともに、バックライト等を組み合わせることによって、用途に応じた液晶表示装置が完成する。
実施形態２
実施形態２の液晶表示パネルは、ドレイン引き出し配線の厚みが他の部材との関係で規定されている点、及び、ドレイン引き出し配線の幅を必ずしも保持容量配線の幅よりも広くする必要はない点を除き、実施形態１の液晶表示パネルと同様である。実施形態２の液晶表示パネルは、本発明の第二の液晶表示パネルに相当する。
図７は、実施形態２の液晶表示パネルの断面模式図である。図７に示すように、実施形態２においてドレイン引き出し配線１３の厚みは、従来のドレイン引き出し配線の厚みと比べて大きく削減されている。また、これにより、ドレイン引き出し配線１３に起因するアクティブマトリクス基板２０の表面の段差が小さくなっており、液晶分子の配向乱れも少なくなっている。なお、実施形態２においてデータ信号線及びドレイン引き出し配線の厚みは０．０６～０．２４μｍであり、層間絶縁膜２３の厚みは２．５～３．５μｍであり、保持容量配線１４の厚みは０．１５～０．５μｍである。
実施形態２におけるドレイン引き出し配線１３の重畳部位における厚みは、（１）層間絶縁膜２３のドレイン引き出し配線１３との重畳部位における厚みの４％以下、好ましくは３．５％以下、（２）保持容量配線１４のドレイン引き出し配線１３との重畳部位における厚みの３６％以下、好ましくは３２％以下の条件を満たす。なお、従来の規定では、ドレイン引き出し配線の重畳部位における厚みの基準は、層間絶縁膜のドレイン引き出し配線との重畳部位における厚みの６％、保持容量配線のドレイン引き出し配線との重畳部位における厚みの５５％であった。下記表１にまとめる。
Figure JPOXMLDOC01-appb-T000001
ドレイン引き出し配線１３の厚みが上記範囲を満たすことで、ドレイン引き出し配線１３に基づく層間絶縁膜２３の段差の影響によりアクティブマトリクス基板２０の表面に段差が起きることを防ぎ、図７に示すように、リブ３４と重なる領域における液晶分子４１に配向乱れが起こることを抑制することができるので、コントラスト比の低下及び応答速度の低下を抑制することができる。また、実施形態２によれば、リブ３４と重畳しない領域においてもドレイン引き出し配線１３に基づく層間絶縁膜２３の段差の形成を減らすことができるので、より応答速度の面で好ましい。なお、本発明者らが確認を行ったところ、保持容量配線１４の厚みが２５００Åに対してドレイン引き出し配線１３の厚みを１３００Åとしていた従来の構造と比較して、ドレイン引き出し配線１３の厚みを９００Åとすることにより抵抗が大きくなることに起因する表示への悪影響は発生しなかった。
実施形態２においては、上記特徴により、段差の発生が原因で生じる配向乱れの課題がある程度解消しているので、ドレイン引き出し配線の幅は、必ずしも保持容量配線の幅よりも広くする必要はないが、完全に段差がなくなるわけではないため、より確実にコントラスト比の向上、及び、応答特性の改善の効果を得るために、実施形態２においても、ドレイン引き出し配線の幅を保持容量配線の幅よりも広く形成することが好ましい。
なお、実施形態２においても、実施形態１と同様の変形例を採用することは可能であり、同様の効果を得ることができる。
実施形態３
実施形態３の液晶表示パネルは、層間絶縁膜のドレイン引き出し配線及び保持容量配線と重なる領域に、これらの配線に起因して生じた段差を解消するための処理が施されている点、及び、ドレイン引き出し配線の幅を必ずしも保持容量配線の幅よりも広くする必要はない点を除き、実施形態１の液晶表示パネルと同様である。実施形態３の液晶表示パネルは、本発明の第三の液晶表示パネルに相当する。
図８は、実施形態３の液晶表示パネルの断面模式図である。図８に示すように、実施形態３において画素電極１５の下層に位置する層間絶縁膜２３は、保持容量配線１４及びドレイン引き出し配線１３と重なる領域において、内部に向かって凹んだ部位（凹み部）１８を有している。このような凹み部１８を設けることで、層間絶縁膜２３の一部に、他の部位よりも厚みの薄い部位を形成することができる。凹み部１８は、例えば、ＣＶＤ法等により膜を形成した後、ドレイン引き出し配線１３をパターニングしたときと同じマスクを用い、ハーフ露光を行うフォトリソグラフィ法によって形成することができる。具体的には、凹み部１８の深さは、２０００Å以下であることが好ましい。これ以上の深さになると、かえって段差を生じさせてしまう。このようにあらかじめ層間絶縁膜２３の厚みを調節しておくことで、アクティブマトリクス基板２０の表面に段差が生じることを防ぐことができ、リブ３４と重なる領域で生じる液晶分子４１の配向乱れを少なくすることができる。なお、実施形態３においてドレイン引き出し配線１３の厚みは０．１～０．４μｍであり、層間絶縁膜２３の厚みは２．５～３．５μｍであり、保持容量配線１４の厚みは０．１５～０．５μｍである。
実施形態３においては、上記特徴により、段差の発生が原因で生じる配向乱れの課題がある程度解消しているので、ドレイン引き出し配線１３の幅は、必ずしも保持容量配線１４の幅よりも広くする必要はないが、完全に段差がなくなったわけではないため、光漏れがやや発生する可能性があり、より確実にコントラスト比の向上の効果を得るために、実施形態３においても、ドレイン引き出し配線１３の幅を保持容量配線１４の幅よりも広く形成することが好ましい。また、ドレイン引き出し配線１３の厚みを実施形態２と同様の規定値の範囲とすることが好ましい。
なお、実施形態３においても、実施形態１と同様の変形例を採用することは可能であり、同様の効果を得ることができる。
このような処理をあらかじめ行っておくことで、層間絶縁膜２３上に画素電極１５を形成する等の工程を経て、アクティブマトリクス基板２０が完成したときに、アクティブマトリクス基板２０の表面における段差を小さくすることができる。これにより、図８に示すように、リブと重なる領域近辺に配向乱れが起こることを抑制することができるので、コントラスト比の低下及び応答速度の低下を抑制することができる。また、実施形態３によれば、リブ３４と重畳しない領域においてもドレイン引き出し配線１３に基づく層間絶縁膜２３の段差の形成を減らすことができるので、より応答速度の面で好ましい。
実施形態４
実施形態４の液晶表示パネルは、層間絶縁膜のドレイン引き出し配線及び保持容量配線と重なる領域に、これらの配線に起因して生じた段差を解消するための処理が施されている点、及び、ドレイン引き出し配線の幅を必ずしも保持容量配線の幅よりも広くする必要はない点を除き、実施形態１の液晶表示パネルと同様である。実施形態４の液晶表示パネルは、本発明の第三の液晶表示パネルに相当する。
実施形態４では、層間絶縁膜２３を形成した段階で、層間絶縁膜２３の表面に研磨処理を行う。この作業により、層間絶縁膜２３単独で見れば、保持容量配線１４及びドレイン引き出し配線１３と重なる領域において、他の部位よりも厚みの薄い部位が形成されていることになる。図９は、実施形態４の液晶表示パネルの断面模式図である。研磨処理を行う際には、特に凸部が生じた部分だけ行う必要はなく、層間絶縁膜２３の表面全体に対して処理すればよいので、工程が煩雑とならない。研磨処理は、層間絶縁膜が感光性アクリル樹脂膜等の有機絶縁膜である場合、樹脂による突起を研磨することと同じ要領で、例えば、一般的なカラーフィルタの研磨装置を用いて処理することができる。なお、実施形態４において各構成部材の厚み、形成方法等は、実施形態３と同様である。
なお、実施形態４においても、実施形態１と同様の変形例を採用することは可能であり、同様の効果を得ることができる。
実施形態４の変形例としては、研磨ではなく、フォトリソグラフィによるハーフエッチで凸部となった部位を削る方法が挙げられる。層間絶縁膜が無機絶縁膜であるような場合には、この方法が好適である。
このような処理をあらかじめ行っておくことで、層間絶縁膜２３上に画素電極１５を形成する等の工程を経て、アクティブマトリクス基板２０が完成したときに、アクティブマトリクス基板２０の表面を平坦化することができる。これにより、図９に示すように、リブと重なる領域近辺に配向乱れが起こることを抑制することができるので、コントラスト比の低下及び応答速度の低下を抑制することができる。また、実施形態４によれば、リブ３４と重畳しない領域においてもドレイン引き出し配線１３に基づく層間絶縁膜２３の段差の形成を減らすことができるので、より応答速度の面で好ましい。
最後に、各実施形態の液晶表示パネルと従来の液晶表示パネルとの応答特性の違いを検証するために、実際に液晶表示パネルを作製し、実験を行った。図１０及び図１１は、従来の液晶表示パネルと、本発明の液晶表示パネルとの応答特性の違いを示すグラフである。図１０に示すように、アクティブマトリクス基板に形成された各画素電極上に０．１μｍ以上の段差（段差大）があるとき、応答波形になまりが生じた。一方、アクティブマトリクス基板に形成された各画素電極上の段差が０．０６μｍ以下（段差小：実施形態２又は３）であるとき、アクティブマトリクス基板の表面に段差が全くない（段差なし：実施形態４）とみなすことができるときとほぼ同様の応答特性を得ることができた。更に、図１１に示すように、アクティブマトリクス基板に形成された保持容量配線の幅がリブの幅よりも太いとき（段差部幅大）に、応答波形になまりが生じた。一方、アクティブマトリクス基板に形成された保持容量配線の幅がリブの幅よりも細いとき（段差部幅小：実施形態１）に、アクティブマトリクス基板の表面に段差が全くない（段差なし：実施形態４）とみなすことができるときとほぼ同様の応答特性を得ることができた。
なお、本願は、２０１１年４月２７日に出願された日本国特許出願２０１１－１００１０３号を基礎として、パリ条約ないし移行する国における法規に基づく優先権を主張するものである。該出願の内容は、その全体が本願中に参照として組み込まれている。
１１、１１１：走査信号線
１２、１１２：データ信号線
１３、１１３：ドレイン引き出し配線
１３ａ：ドレイン引き出し配線の主線部
１３ｂ、１３ｃ：ドレイン引き出し配線の枝部
１３ｄ：ドレイン引き出し配線の幅広部
１４、１１４：保持容量配線
１４ａ：保持容量配線の主線部
１４ｂ、１４ｃ、１４ｅ：保持容量配線の枝部
１４ｄ：保持容量配線の幅広部
１５、１１５：画素電極
１５ａ：電極スリット
１６、１１６：ＴＦＴ（薄膜トランジスタ）
１７、１１７：コンタクトホール
１８：凹み部
２０、１２０：アクティブマトリクス基板（第一基板）
２１、３１：絶縁基板
２２、１２２：ゲート絶縁膜（第一絶縁膜）
２３、１２３：層間絶縁膜（第二絶縁膜）
３０、１３０：対向基板（第二基板）
３２、１３２：カラーフィルタ
３３、１３３：共通電極
３４、１３４：リブ（液晶配向制御突起物）
４０、１４０：液晶層
４１、１４１：液晶分子

Claims (8)

  1. 第一基板と、
    第二基板と、
    該第一基板及び該第二基板に挟持された液晶層とを備え、
    該第一基板は、画素電極と、スイッチング素子と、遮光性を有する第一配線と、遮光性を有する第二配線とを備え、
    該第一配線と該第二配線とは、第一絶縁膜を介して互いに別の階層に配置されており、
    該第二配線と該画素電極とは、第二絶縁膜を介して互いに別の階層に配置されており、
    該第二基板は、該第一の基板に向かって突出した液晶配向制御突起物を備え、
    該第一配線、該第二配線、及び、該液晶配向制御突起物のそれぞれは、該第一基板及び該第二基板を平面視したときに互いに重なりあう重畳部位を有し、
    該第一配線及び該第二配線のうち、より厚みの大きい配線の該重畳部位における幅は、より厚みの小さい配線の該重畳部位における幅よりも細く、
    該液晶配向制御突起物の該重畳部位における幅は、該より厚みの小さい配線の該重畳部位における幅よりも細い
    ことを特徴とする液晶表示パネル。
  2. 前記第二配線は、前記第二絶縁膜に設けられた貫通孔を通って前記スイッチング素子と前記画素電極とをつなぐ引き出し配線であり、
    前記第一配線は、前記第一絶縁膜を介して該引き出し配線との間で保持容量を形成する保持容量配線である
    ことを特徴とする請求項１記載の液晶表示パネル。
  3. 更に、走査信号線及びデータ信号線を有し、
    前記保持容量配線と該走査信号線とは同一階層に形成され、
    前記引き出し配線と該データ信号線とは同一階層に形成され、
    前記保持容量配線の厚みと該走査信号線の厚みとは同じであり、
    前記引き出し配線の厚みと該データ信号線の厚みとは同じである
    ことを特徴とする請求項２記載の液晶表示パネル。
  4. 前記第一配線及び前記第二配線のうち、より厚みの大きい配線の前記重畳部位における幅は、前記液晶配向制御突起物の前記重畳部位における幅よりも細いことを特徴とする請求項１～３のいずれかに記載の液晶表示パネル。
  5. 前記第一配線及び前記第二配線のうち、より厚みの小さい配線の前記重畳部位における厚みは、前記第二絶縁膜の該より厚みの小さい配線との重畳部位における厚みの４％以下であり、より厚みの大きい配線の前記重畳部位における厚みの３６％以下である
    ことを特徴とする請求項１～４のいずれかに記載の液晶表示パネル。
  6. 前記第二絶縁膜は、一部に、他の部位よりも厚みの薄い部位を有し、
    前記厚みの薄い部位は、前記第一基板及び前記第二基板を平面視したときに、前記第一配線、前記第二配線、及び、前記液晶配向制御突起物のそれぞれの前記重畳部位と重なりあうことを特徴とする請求項１～５のいずれかに記載の液晶表示パネル。
  7. 第一基板と、
    第二基板と、
    該第一基板及び該第二基板に挟持された液晶層とを備え、
    該第一基板は、画素電極と、スイッチング素子と、遮光性を有する第一配線と、遮光性を有する第二配線とを備え、
    該第一配線と該第二配線とは、第一絶縁膜を介して互いに別の階層に配置されており、
    該第二配線と該画素電極とは、第二絶縁膜を介して互いに別の階層に配置されており、
    該第二基板は、該第一の基板に向かって突出した液晶配向制御突起物を備え、
    該第一配線、該第二配線、及び、該液晶配向制御突起物のそれぞれは、該第一基板及び該第二基板を平面視したときに互いに重なりあう重畳部位を有し、
    該第一配線及び該第二配線のうち、より厚みの小さい配線の該重畳部位における厚みは、
    該第二絶縁膜の該より厚みの小さい配線との重畳部位における厚みの４％以下であり、
    より厚みの大きい配線の該重畳部位における厚みの３６％以下である
    ことを特徴とする液晶表示パネル。
  8. 第一基板と、
    第二基板と、
    該第一基板及び該第二基板に挟持された液晶層とを備え、
    該第一基板は、画素電極と、スイッチング素子と、遮光性を有する第一配線と、遮光性を有する第二配線とを備え、
    該第一配線と該第二配線とは、第一絶縁膜を介して互いに別の階層に配置されており、
    該第二配線と該画素電極とは、第二絶縁膜を介して互いに別の階層に配置されており、
    該第二基板は、該第一の基板に向かって突出した液晶配向制御突起物を備え、
    該第二絶縁膜は、一部に、他の部位よりも厚みの薄い領域を有し、
    該第一配線、該第二配線、該液晶配向制御突起、及び、該他の部位よりも厚みの薄い領域のそれぞれは、該第一基板及び該第二基板を平面視したときに互いに重なりあう
    ことを特徴とする液晶表示パネル。
PCT/JP2012/060656 2011-04-27 2012-04-20 液晶表示パネル WO2012147629A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011100103 2011-04-27
JP2011-100103 2011-04-27

Publications (1)

Publication Number Publication Date
WO2012147629A1 true WO2012147629A1 (ja) 2012-11-01

Family

ID=47072149

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/060656 WO2012147629A1 (ja) 2011-04-27 2012-04-20 液晶表示パネル

Country Status (1)

Country Link
WO (1) WO2012147629A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022068388A1 (zh) * 2020-09-29 2022-04-07 京东方科技集团股份有限公司 显示基板及其显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008087764A1 (ja) * 2007-01-17 2008-07-24 Sharp Kabushiki Kaisha 液晶表示パネル及び液晶表示装置
JP2009216967A (ja) * 2008-03-11 2009-09-24 Toshiba Mobile Display Co Ltd 液晶表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008087764A1 (ja) * 2007-01-17 2008-07-24 Sharp Kabushiki Kaisha 液晶表示パネル及び液晶表示装置
JP2009216967A (ja) * 2008-03-11 2009-09-24 Toshiba Mobile Display Co Ltd 液晶表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022068388A1 (zh) * 2020-09-29 2022-04-07 京东方科技集团股份有限公司 显示基板及其显示装置

Similar Documents

Publication Publication Date Title
US10061162B2 (en) Method for fabricating the liquid crystal display device having a seal insertion groove and a plurality of anti-spreading grooves
US9335600B2 (en) Liquid crystal display device and method for fabricating the same
JP4356750B2 (ja) 液晶表示装置及びその製造方法
JP5677580B2 (ja) 液晶表示パネル
JP5756860B2 (ja) 液晶ディスプレイ
JP4903230B2 (ja) 液晶表示パネル及び液晶表示装置
WO2017126438A1 (ja) 液晶表示パネルおよびその製造方法
US20150062522A1 (en) Liquid crystal display device and febrication method thereof
JP5791593B2 (ja) 液晶表示パネルおよび液晶表示装置
US9235091B2 (en) Liquid crystal display device and manufacturing method thereof
JP2009181091A (ja) 液晶表示装置
US8300193B2 (en) Liquid crystal display panel and pixel
KR20130075528A (ko) 박막 트랜지스터 액정표시장치 및 이의 제조방법
JP5078176B2 (ja) 液晶表示装置
KR20130059181A (ko) 횡전계 방식 액정표시장치 및 그 제조방법
JP5917127B2 (ja) 液晶表示装置
KR20130034744A (ko) 액정표시장치 및 그 제조방법
WO2011104956A1 (ja) 液晶表示パネルおよび液晶表示装置
WO2013031823A1 (ja) アクティブマトリクス基板及び液晶表示パネル
WO2012147629A1 (ja) 液晶表示パネル
WO2014050672A1 (ja) 液晶表示装置
JP2008039806A (ja) 液晶表示装置
WO2017126437A1 (ja) 液晶表示パネル
KR101820532B1 (ko) 박막 트랜지스터 어레이 기판 및 이의 제조방법
JP4121357B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12776150

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12776150

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP