WO2011135643A1 - 窒化物半導体トランジスタ - Google Patents

窒化物半導体トランジスタ Download PDF

Info

Publication number
WO2011135643A1
WO2011135643A1 PCT/JP2010/006941 JP2010006941W WO2011135643A1 WO 2011135643 A1 WO2011135643 A1 WO 2011135643A1 JP 2010006941 W JP2010006941 W JP 2010006941W WO 2011135643 A1 WO2011135643 A1 WO 2011135643A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
nitride semiconductor
electron
current
semiconductor transistor
Prior art date
Application number
PCT/JP2010/006941
Other languages
English (en)
French (fr)
Inventor
瀧澤俊幸
上田哲三
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to CN2010800664479A priority Critical patent/CN102859669A/zh
Publication of WO2011135643A1 publication Critical patent/WO2011135643A1/ja
Priority to US13/658,598 priority patent/US20130043492A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Definitions

  • the present disclosure relates to a nitride semiconductor transistor.
  • nitride semiconductors Group III nitride semiconductors
  • GaN gallium nitride
  • Si silicon
  • GaAs gallium arsenide
  • a nitride semiconductor can freely change the band gap by changing the mixed crystal ratio.
  • HFET heterojunction field effect transistor
  • the inventors of the present application have proposed and developed a gate injection transistor (GIT) in which holes are injected from a gate electrode into a channel and a drain current can be driven (for example, patent documents). 1).
  • the GIT has a structure in which a p-type layer for injecting holes into a gate portion of a normal HFET structure is provided. The operation of GIT will be described. First, as a first stage, drain current starts to flow by application of gate voltage without gate current. When the gate voltage is further increased, holes flow from the p-type layer immediately below the gate electrode into the channel. This causes recombination of the channel electrons and the injected holes, and further drain current flows as the second stage. Through these two steps, the GIT can realize a high drain current drive characteristic.
  • the GIT has a problem that a gate current flows in due to its operating principle, so that a loss due to the current component is necessarily included.
  • Current components through the gate electrode include a hole current and an electron current.
  • the GIT controls the electron current directed to the drain electrode by flowing a hole current from the gate electrode.
  • part of the electron current flows into the gate electrode due to the high mobility of electrons, and so-called overflow occurs. Overflow directly leads to power loss. For this reason, it is necessary to facilitate the flow of the hole current while suppressing the electron current as much as possible.
  • the conduction band discontinuity of the p-type layer should be as high as possible.
  • GaN is used as the p-type layer, but the electron current can be greatly reduced by using AlGaN or AlN as the p-type layer.
  • AlGaN and AlN have very low hole activation rates. For this reason, when the Al composition of the p-type layer is increased, the activation rate is rapidly decreased, and the gate drive voltage is greatly increased. Therefore, it is not easy to replace the p-type layer with AlGaN or the like.
  • the present disclosure aims to solve the above-described problems and realize a nitride semiconductor transistor with reduced power loss.
  • a nitride semiconductor transistor includes an electron current suppressing layer having a multiple quantum barrier structure.
  • a nitride semiconductor transistor of the present disclosure includes a heterojunction layer in which a plurality of nitride semiconductor layers having different polarizations are stacked, a gate electrode formed on the heterojunction layer, a heterojunction layer, and a gate An electron current suppressing layer is formed between the electrodes, has p-type conductivity, allows a hole current to flow, and suppresses an electron current.
  • the nitride semiconductor transistor of the present disclosure can inject holes into a channel formed in the heterojunction layer and can suppress an electron current due to overflow. Therefore, the gate current can be suppressed, and the power loss of the nitride semiconductor transistor can be greatly reduced.
  • the electron current suppressing layer may be a stacked body including a plurality of layers having different polarizations.
  • each of the plurality of layers may be a nitride semiconductor containing at least one of boron, aluminum, gallium, and indium.
  • it is preferable that the thickness of each of the plurality of layers does not change periodically.
  • the nitride semiconductor transistor of the present disclosure may further include a contact layer that is formed between the electron current suppressing layer and the gate electrode and includes a higher concentration of p-type impurities than other layers.
  • the nitride semiconductor transistor of the present disclosure may further include a source electrode and a drain electrode respectively formed on both sides of the gate electrode.
  • the heterojunction layer may be formed on a substrate, and the substrate may be a silicon substrate, a sapphire substrate, or a silicon carbide substrate.
  • nitride semiconductor transistor of the present disclosure a nitride semiconductor transistor with reduced power loss can be realized.
  • FIG. 11 is a cross-sectional view illustrating a structure of a transistor for explaining a relationship between a gate current and a drain current. It is a figure which shows the potential of MQB structure. It is a figure which shows the result of having calculated
  • FIG. 6 is a potential diagram of a gate portion when a p-type GaN layer is used. It is a potential diagram of a gate part in the case of having a current suppression layer. It is sectional drawing which shows the manufacturing method of the nitride semiconductor transistor which concerns on one Embodiment to process order. It is a figure which shows the operating characteristic of the conventional nitride semiconductor transistor. It is a figure which shows the operating characteristic of the nitride semiconductor transistor concerning one Embodiment.
  • FIG. 1 shows the result of calculating the gate current Igs and the drain current Ids using the device simulator when the gate voltage Vgs is changed in the positive direction.
  • a GaN layer having a thickness of 2 ⁇ m, an AlGaN layer having a thickness of 25 nm, and a p-GaN layer having a thickness of 200 nm are sequentially formed, and a source electrode, a gate electrode, and a drain electrode are formed thereon.
  • the structure was made.
  • the Al composition of the AlGaN layer is 25% and the hole concentration of the p-GaN layer is 1 ⁇ 18 cm ⁇ 3 .
  • the distance between the source electrode and the gate electrode was 4 ⁇ m, and the distance between the drain electrode and the gate electrode was 10 ⁇ m.
  • the source electrode and the drain electrode are in ohmic contact with a two-dimensional electron gas (2DEG) layer induced immediately below the AlGaN layer.
  • 2DEG two-dimensional electron gas
  • the drain-source voltage Vds was 1 V
  • the electron mobility and hole mobility in the p-GaN layer were 1000 cm 2 / Vs and 10 cm 2 / Vs, respectively.
  • the GIT structure is characterized in that the drain current Ids greatly increases due to the injection effect of the gate voltage Vgs.
  • the gate current is composed of a hole current and an electron current.
  • the electron current is overwhelmingly larger than the hole current, and occupies most of the gate current.
  • the electron current is originally generated by so-called overflow, in which a part of the current that should flow from the source electrode S to the drain electrode D flows to the gate electrode G. Therefore, the flow of an electronic current indicates that a power loss has occurred.
  • the gate voltage Vgs is 6 V
  • the drain current Ids is about 7 times the gate current Igs. This means that the current amplification factor hFE is 7 when replaced with a bipolar transistor, and the efficiency is not so good. From another point of view, it means that about 13% of the original drain current Ids is a gate current, resulting in power loss.
  • the MQB structure is a periodic structure in which two or more kinds of materials having band discontinuities are heterojunctioned. When an electron passes through a portion having an energy discontinuity, the portion is always reflected. This phenomenon also occurs when electrons have a higher kinetic energy than the two-layer barrier.
  • the MQB structure is a structure in which the reflection of the electron wave is actively utilized by using the multilayer periodic structure so that the electron wave is not transmitted.
  • the MQB structure In order to efficiently reflect the electron wave in the MQB structure, it is necessary that the MQB structure is smaller than the length that the electrons can move ballistically. In other words, the MQB structure needs to be smaller than the coherent length of electrons.
  • the coherent length of electrons can be easily calculated by the product of the electron mobility and the lifetime of the electric field and electron / electron scattering. If the electron mobility is 1000 cm 2 / Vs, an electric field of 1 V is applied to a thickness of 100 nm to 200 nm, and the lifetime of electron / electron scattering is 0.1 psec, the coherent length of the electrons is 50 nm to 100 nm. . Therefore, it is expected that a multi-quantum barrier is built in this thickness to sufficiently function as an electron wave reflection device.
  • the overflow can be suppressed by using the MQB structure instead of the p-type GaN layer in the GIT.
  • the MQB structure In order to use the MQB structure for the gate part of GIT, it does not function as a barrier against holes, and it is necessary that electrical conduction occurs as in the p-type GaN layer.
  • the hole coherent length is estimated in the same manner as the electron coherent length, it is 1 nm for a standard hole mobility of 10 cm 2 / Vs. For this reason, for a barrier with a thickness exceeding 1 nm, the holes behave classically and hardly cause multiple interference. Therefore, the influence on the hole conduction due to the interference effect of the MQB structure can be ignored.
  • the discontinuity of the valence band is small compared to the conduction band. However, there is concern that holes are subject to some conduction inhibition.
  • the amount of discontinuity in the valence band is considerably reduced compared to the case of no strain. This is because the valence band is composed of p orbits having a bar-like spatial spread.
  • strain is applied to the nitride semiconductor, the energy of the three valence bands rises and falls depending on the combination of the p-orbital direction and the strain direction.
  • AlGaN having a smaller lattice constant on GaN with the (0001) plane as the main surface
  • tensile biaxial strain is applied in the in-plane direction.
  • the MQB structure having polarization has an advantage over holes.
  • the band is inclined by an internal electric field in each layer.
  • the holes bound to the acceptor are localized around the acceptor element unless energy such as heat is given.
  • the electric field is also applied to the acceptor and holes.
  • the acceptor since the acceptor is attracted to the positive side and the hole is attracted to the negative side, it can be dissociated with lower thermal energy than usual. For this reason, the activation rate of holes can be improved by polarization. Therefore, by using the MQB structure, the hole electrical conduction can be further improved.
  • the MQB structure is also formed of a nitride semiconductor like the transistor body.
  • a nitride semiconductor containing at least one of boron (B), aluminum (Al), gallium (Ga), and indium (In) as a group III element is preferable.
  • the conduction band discontinuity is overwhelmingly large compared to the valence band.
  • the conduction band discontinuity is three times that of the valence band. It reaches. This is because the valence band is mainly composed of highly localized nitrogen orbits. For this reason, the conduction band discontinuity can be greatly changed as compared with the valence band even with a small compositional modulation.
  • the MQB structure made of a nitride semiconductor has the following two characteristics. First, it is possible to effectively reflect an electron wave by the wave interference effect, and it is possible to prevent passage of an electron current. In particular, since the system has a large conduction band discontinuity, the effect of the MQB structure is large even for a small composition change. Next, when holes are not interfered and reflected in the MQB structure and are biaxial strain, there is an effect of reducing the valence band discontinuity. Moreover, it becomes possible to improve a hole activation rate by polarization.
  • the reflection of the electron wave by the MQB structure was calculated.
  • an MQB structure composed of an AlGaN layer having an Al composition of 20% and a thickness of 2 nm and a GaN layer having a thickness of 8 nm is assumed as an example.
  • the Al composition is 20%
  • the conduction band discontinuity with respect to GaN is 0.3 eV, but the valence band discontinuity is only 80 meV.
  • the number of AlGaN / GaN pairs is 8, and the total film thicknesses of the AlGaN layer and the GaN layer are 16 nm and 64 nm, respectively.
  • the Al composition is an average value of 4%.
  • the discontinuity of the conduction band is only 60 meV, and it is expected that it does not function as an electron current barrier at all.
  • FIG. 3 schematically shows the potential of the MQB structure model used for the calculation.
  • the thicknesses of the AlGaN layer and the GaN layer are 2 nm and 8 nm, respectively.
  • FIG. 4 shows the calculation results.
  • the horizontal axis represents the kinetic energy of electrons. If there is no MQB structure and an electron wave is incident on bulk GaN, the transmittance is always 100% when the kinetic energy of the electrons is 0 eV or more. As shown in FIG. 4, in the case of the MQB structure, the transmission of electron waves is considerably suppressed. This is because the electron wave is reflected by the potential change at the heterointerface. However, in FIG. 4, the transmittance is high when the kinetic energy is in the range of 0.2 eV and 0.4 eV to 0.5 eV. This is due to the resonant tunneling effect. When the level quantized in each GaN layer is combined with the adjacent level, the transmittance is increased at a certain energy value.
  • the MQB structure it is possible to cause high electron wave reflection even in a very high energy range as compared with the barrier in the average composition.
  • the transmittance of an electron wave having a specific kinetic energy is increased.
  • an electron current suppressing structure in which periodicity is intentionally broken is examined.
  • the parameters that determine the energy level are the layer thickness, potential, and effective mass of each layer.
  • the composition and the layer thickness are parameters that can be mainly controlled.
  • 5 and 6 schematically show the potential of the electron current suppressing structure when the film thickness and the Al composition are changed, respectively.
  • the Al composition of the AlGaN layer is fixed at 20%, and the layer thicknesses of the AlGaN layer and the GaN layer are randomly changed.
  • the layer thickness of each layer was modulated within a range of ⁇ 1 nm, and a restriction was imposed that the average composition of Al in the range where the total thickness was 80 nm was unchanged at 4%.
  • the thicknesses of the AlGaN layer and the GaN layer are fixed to 2 nm and 8 nm, respectively, and the Al composition of the AlGaN layer is modulated within a range of ⁇ 6%. Also in this case, the average composition of Al in the total thickness range of 80 nm was 4%. The reason why the average composition of Al is not changed is to make the reflection effect of the electron wave more understandable.
  • FIGS. 7 and 8 show the results of calculating the electron wave transmittance for the electron current suppressing structure in which the film thickness and the Al composition are changed, respectively.
  • the transmittance in the vicinity of 0.2 eV is greatly reduced as compared with the case of the MQB structure model having a periodic structure. This is because by modulating the layer thickness or Al composition, the level of each GaN layer changes randomly, and the levels of adjacent GaN layers cannot be coupled. As a result, a high reflectance can be realized up to about 0.4 eV, which is higher than 0.3 eV, which is the conduction band discontinuity of AlGaN.
  • the randomized electron current suppressing structure is more effective in suppressing the electron current than the AlGaN layer having a uniform Al composition.
  • the transmission of electron waves can be efficiently suppressed to about 0.8 eV. From this, it is clear that changing the composition of the AlGaN layer serving as a barrier rather than the GaN layer greatly affects the suppression of the electron current.
  • FIG. 11 shows an exemplary nitride semiconductor transistor manufacturing method in the order of steps.
  • the nitride semiconductor layer 102 is formed on the substrate 101.
  • the substrate 101 may be a silicon (Si) substrate whose main surface is a (111) plane, for example.
  • the nitride semiconductor layer 102 may be crystal-grown by a metal organic chemical vapor deposition (MOCVD) method.
  • MOCVD metal organic chemical vapor deposition
  • Trimethylaluminum ((CH 3 ) 3 Al) is used as the Al material for crystal growth
  • trimethylgallium ((CH 3 ) 3 Ga) is used as the Ga material
  • ammonia (NH 3 ) is used as the N material.
  • biscyclopentadienyl magnesium (Cp 2 Mg) may be used as the p-type dopant.
  • the configuration of the nitride semiconductor layer 102 may be, for example, a buffer layer 122, a superlattice layer 123, a heterojunction layer 124, an electron current suppression layer 125, a p-type layer 126, and a contact layer 127 that are sequentially formed from the substrate 101 side.
  • the buffer layer 122 may be an AlN layer having a thickness of 400 nm.
  • the superlattice layer 123 may be formed by alternately forming 40 cycles of a GaN layer having a thickness of 20 nm and an AlN layer having a thickness of 5 nm. The total thickness of the superlattice layer may be 1 ⁇ m.
  • the heterojunction layer 124 may be a laminate of an undoped GaN layer 131 having a thickness of 1 ⁇ m and an AlGaN layer 132 having an Al composition of 25%.
  • the electron current suppression layer 125 may be a stacked body of an AlGaN layer and a GaN layer. Moreover, it is preferable to change the Al composition and film thickness of each layer at random. For example, as shown in Table 1.
  • the thickness of the electron current suppression layer 125 is preferably 100 nm, which is substantially the same as the electron coherence length.
  • Each layer of the electron current suppressing layer 125 may be doped with Mg, which is a p-type impurity, and the Mg doping concentration of each layer may be 2 ⁇ 10 19 cm ⁇ 3 .
  • the p-type layer 126 may be a GaN layer having a thickness of 100 nm, and may be doped with Mg so as to be 1 ⁇ 10 19 cm ⁇ 3 .
  • the contact layer 127 may be a GaN layer having a thickness of 6 nm, and may be doped with Mg so as to be 1 ⁇ 10 20 cm ⁇ 3 or more.
  • the contact layer 127, the p-type layer 126, and the electron current suppression layer 125 having a p-type layer structure are selectively removed by using photolithography and chlorine-based dry etching.
  • the conditions for chlorine-based dry etching may be that the flow rate of chlorine gas is 30 sccm, the RF incident power is 100 W, and the back pressure is 1 Pa. In this case, the etching rate is about 40 nm / min.
  • the surface protective film 109 is formed, and a recess is formed in the heterojunction layer 124.
  • the surface protective film 109 may be a SiN film having a thickness of 100 nm, and may be formed by a thermal CVD method or the like.
  • the deposition conditions for the SiN film were 700 ° C., and the supply flow rates of SiH 4 and NH 3 were 2 sccm (cc / min, 1013 hPa, 0 ° C.) and 4 slm (l / min, 1013 hPa, 0 ° C.), respectively.
  • the digging of the heterojunction layer 124 may be performed by photolithography and chlorine-based dry etching.
  • the etching depth may be about 40 nm so as to reach the lower side than the interface between the AlGaN layer 132 and the GaN layer 131.
  • an electrode is formed as shown in FIG. First, a portion of the surface protective film 109 formed on the contact layer 127 is removed by photolithography and wet etching using hydrofluoric acid. Subsequently, a gate electrode 113 is deposited on the contact layer 127.
  • the gate electrode may be made of Ni / Pt / Au that provides a good ohmic junction with p-type GaN. Subsequently, a source electrode 111 and a drain electrode 112 made of Ti / Au are formed in a recess formed in the heterojunction layer 124 by an evaporation method.
  • 12 and 13 show the operating characteristics of a conventional nitride semiconductor transistor and a nitride semiconductor transistor provided with an electron current suppressing layer, respectively. 12 and 13 show the relationship between the drain voltage Vds and the drain current Ids at various gate voltages Vgs.
  • the drain current tends to saturate when the gate voltage is 5 V or higher. The main cause of this phenomenon is a loss due to an electron current flowing into the gate.
  • the nitride semiconductor transistor provided with the electron current suppressing layer can maintain a high drain current even when the gate voltage is set to 5 V or higher. This is because an electron current flowing into the gate electrode is suppressed by the electron current suppressing layer, and a current reaching the drain electrode is increased.
  • the drain current can be increased by introducing the electron current suppressing layer.
  • the electron current suppressing layer can be formed only by changing the layer structure of crystal growth, and has an advantage that no change to a normal device formation process is required.
  • the configuration shown in the embodiment is an example, and the configuration of the nitride semiconductor layer, the configuration of the electrode, and the like may be changed as appropriate.
  • the substrate on which the nitride semiconductor layer is grown may be a sapphire substrate or a silicon carbide substrate instead of the Si substrate.
  • the electron current suppression layer is a laminate of an AlGaN layer and a GaN layer
  • the polarization is different from each other, and each of them is a combination of a plurality of layers containing at least one of Al, Ga, B and In as group III elements. That's fine.
  • B has a very small atomic radius compared to other group III elements, the forbidden band width of BN is smaller than that of AlN. Therefore, by using a compound containing B, the design freedom of material properties can be improved. Is possible.
  • the nitride semiconductor containing In has an advantage that the forbidden band width can be narrowed and the activation rate of the p-type impurity can be improved.
  • the nitride semiconductor transistor of the present disclosure can realize a nitride semiconductor transistor with reduced power loss, and is particularly useful as a nitride semiconductor transistor that is driven by a large current.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

　窒化物半導体トランジスタは、分極が互いに異なる複数の窒化物半導体層が積層されたヘテロ接合層１２４と、ヘテロ接合層１２４の上に形成されたゲート電極１１３とを備えている。ヘテロ接合層とゲート電極との間には、ｐ型の導電性を有し、正孔電流を流し且つ電子電流を抑制する電子電流抑制層１２５が形成されている。

Description

窒化物半導体トランジスタ
　本開示は、窒化物半導体トランジスタに関する。
　窒化ガリウム（ＧａＮ）に代表されるIII族窒化物半導体（以下窒化物半導体と略す）は、広いバンドギャップ及び高い絶縁破壊電界というシリコン（Ｓｉ）や砒化ガリウム（ＧａＡｓ）を凌ぐ優れた物性値を有しており、高出力トランジスタに用いる新材料として有望視されている。窒化物半導体は、その混晶比率を変えることによって、自由にバンドギャップを変えることができる。例えば、ＡｌＧａＮとＧａＮというバンドギャップが互いに異なる窒化物半導体層を接合させたＡｌＧａＮ／ＧａＮへテロ構造においては、結晶方位の（０００１）面上において自発分極及びピエゾ分極によりヘテロ界面に電荷が生じ、アンドープ時においても、１×１０13ｃｍ-2以上のシートキャリア濃度を得られる。このため、このヘテロ界面に生じた電荷をチャネルとして利用するヘテロ接合電界効果トランジスタ（Hetero-junction Field Effect Transistor：ＨＦＥＴ）は、高い電流密度を実現できるため高出力化が可能となり、特に研究開発が盛んである。
　本願発明者らはこれまで、ゲート電極からチャネルへ正孔を注入し、さらにドレイン電流を駆動できるようにした、ゲート注入型トランジスタ（ＧＩＴ）を提案し、開発を進めている（例えば、特許文献１を参照。）。ＧＩＴは通常のＨＦＥＴ構造のゲート部に正孔を注入するためのｐ型層を設けた構造となっている。ＧＩＴの動作を説明すると、まず第１段階としてゲート電流を伴わないゲート電圧の印加によってドレイン電流が流れはじめる。さらにゲート電圧を高くすると正孔がゲート電極直下のｐ型層からチャネルへ流れ込む。これにより、チャネルの電子と注入された正孔との再結合が生じ、第２段階としてさらにドレイン電流が流れる。これら２つの段階を経ることによって、ＧＩＴは高いドレイン電流の駆動特性を実現できる。
特開２００６－３３９５６１号公報
　しかしながら、ＧＩＴはその動作原理上ゲート電流が流入するため、その電流成分による損失が必ず含まれてしまうという問題がある。ゲート電極を介する電流成分には、正孔電流と電子電流とがある。ＧＩＴはゲート電極から正孔電流を流すことによって、ドレイン電極へ向かう電子電流を制御している。しかし、電子の高い移動度によって電子電流の一部はゲート電極へ流入し、いわゆるオーバーフローが発生する。オーバーフローはそのまま電力損失につながる。このため、電子電流を極力抑えつつ、正孔電流を流れやすくする必要がある。
　電子電流を抑えるためには、ｐ型層の伝導帯不連続量をできるだけ高くすればよい。通常はｐ型層としてＧａＮが用いるが、ｐ型層をＡｌＧａＮ又はＡｌＮ等とすることにより、電子電流を大幅に低減できる。しかし、ＡｌＧａＮ及びＡｌＮは正孔の活性化率が非常に低い。このため、ｐ型層のＡｌ組成を高くすると、活性化率が急激に低下し、ゲート駆動電圧が大きく増大する。従って、ｐ型層をＡｌＧａＮ等に置き換えることは容易ではない。
　本開示は、前記の問題を解決し、電力損失を低減した窒化物半導体トランジスタを実現できるようにすることを目的とする。
　前記の目的を達成するため、本開示は窒化物半導体トランジスタを、多重量子障壁構造からなる電子電流抑制層を備えている構成とする。
　具体的に、本開示の窒化物半導体トランジスタは、分極が互いに異なる複数の窒化物半導体層が積層されたヘテロ接合層と、ヘテロ接合層の上に形成されたゲート電極と、ヘテロ接合層とゲート電極との間に形成され、ｐ型の導電性を有し、正孔電流を流し且つ電子電流を抑制する電子電流抑制層とを備えている。
　本開示の窒化物半導体トランジスタは、ヘテロ接合層に形成されるチャネルに正孔を注入することができ且つオーバーフローによる電子電流を抑制することができる。このため、ゲート電流を抑制することができ、窒化物半導体トランジスタの電力損失を大きく低減することが可能となる。
　本開示の窒化物半導体トランジスタにおいて、電子電流抑制層は、分極が互いに異なる複数の層を含む積層体とすればよい。この場合において、複数の層のそれぞれは、ホウ素、アルミニウム、ガリウム及びインジウムの少なくとも１つを含む窒化物半導体とすればよい。また、複数の層は、それぞれの厚さが周期的に変化していないことが好ましい。
　本開示の窒化物半導体トランジスタは、電子電流抑制層とゲート電極との間に形成され、他の層に比べて高濃度のｐ型不純物を含むコンタクト層をさらに備えていてもよい。
　本開示の窒化物半導体トランジスタは、ゲート電極の両側方にそれぞれ形成されたソース電極及びドレイン電極をさらに備えていてもよい。
　本開示の窒化物半導体トランジスタにおいて、ヘテロ接合層は、基板の上に形成され、基板は、シリコン基板、サファイア基板又は炭化珪素基板とすればよい。
　本開示の窒化物半導体トランジスタによれば、電力損失を低減した窒化物半導体トランジスタを実現できる。
ゲート電圧とゲート電流及びドレイン電流との関係をシミュレーションにより求めた結果を示す図である。 ゲート電流とドレイン電流との関係を説明するためのトランジスタの構造を示す断面図である。 ＭＱＢ構造のポテンシャルを示す図である。 ＭＱＢ構造による電子波の反射を計算により求めた結果を示す図である。 膜厚を変化させた場合の電子電流抑制層のポテンシャルを示す図である。 組成を変化させた場合の電子電流抑制層のポテンシャルを示す図である。 膜厚を変化させた場合の電子電流抑制層による電子波の反射を計算により求めた結果を示す図である。 組成を変化させた場合の電子電流抑制層による電子波の反射を計算により求めた結果を示す図である。 ｐ型ＧａＮ層を用いた場合のゲート部のポテンシャル図である。 電流抑制層を備えている場合のゲート部のポテンシャル図である。 一実施形態に係る窒化物半導体トランジスタの製造方法を工程順に示す断面図である。 従来の窒化物半導体トランジスタの動作特性を示す図である。 一実施形態に係る窒化物半導体トランジスタの動作特性を示す図である。
　（原理）
　まず、窒化物半導体トランジスタであるＧＩＴの電力損失を低減するための原理について説明する。図１は、ゲート電圧Ｖｇｓを正方向に変化させた際のゲート電流Ｉｇｓ及びドレイン電流Ｉｄｓをデバイスシミュレータを用いて計算した結果を示している。計算に用いたデバイスは、厚さが２μｍのＧａＮ層、厚さが２５ｎｍのＡｌＧａＮ層及び厚さが２００ｎｍのｐ－ＧａＮ層が順次形成され、その上にソース電極、ゲート電極及びドレイン電極が形成された構造とした。なお、ＡｌＧａＮ層のＡｌ組成は２５％であり、ｐ－ＧａＮ層の正孔濃度は１×１８ｃｍ-3であると仮定した。ソース電極とゲート電極との間隔は４μｍとし、ドレイン電極とゲート電極との間隔は１０μｍとした。ソース電極及びドレイン電極はＡｌＧａＮ層の直下に誘起されている２次元電子ガス（２ＤＥＧ）層とオーミック接触している。計算ではドレイン－ソース間電圧Ｖｄｓを１Ｖとし、ｐ－ＧａＮ層内の電子移動度及び正孔移動度をそれぞれ、１０００ｃｍ2／Ｖｓ及び１０ｃｍ2／Ｖｓとした。
　図１に示すように、ゲート電圧Ｖｇｓが０Ｖの場合にはゲート電流Ｉｇｓ及びドレイン電流Ｉｄｓはともに流れない。ゲート電圧Ｖｇｓが１Ｖを越えると、ドレイン電流Ｉｄｓが流れはじめる。これは、ゲート電圧Ｖｇｓの印加によってゲート直下のバンドが押し下げられ、ＡｌＧａＮ／ＧａＮ界面に電子が生じるためである。このとき、ゲート電流Ｉｇｓは流れていない。その後、ゲート電圧Ｖｇｓの増大に伴いドレイン電流Ｉｄｓは次第に増加する。ゲート電圧Ｖｇｓが３Ｖ程度よりも高くなると、ドレイン電流Ｉｄｓは大きく上昇し、ゲート電流Ｉｇｓも流れはじめる。これは、ゲート電極Ｖｇｓから２ＤＥＧ層へ正孔が注入され、正孔と電子とが再結合し、これが呼び水のような役割をすることにより、ドレイン電流Ｉｄｓがさらに増大するためである。このように、ゲート電圧Ｖｇｓの注入効果によりドレイン電流Ｉｄｓが大きく増加することがＧＩＴ構造の特徴である。
　ゲート電流は正孔電流と電子電流とにより構成されている。図１に示すように、電子電流は正孔電流と比べて圧倒的に多く、ゲート電流の大半を占めている。図２に示すように電子電流は本来、ソース電極Ｓからドレイン電極Ｄへ流れるべき電流の一部がゲート電極Ｇへ流れる、いわゆるオーバーフローによって生じる。従って、電子電流が流れるということは、電力のロスが生じているということを示している。例えば、ゲート電圧Ｖｇｓが６Ｖの場合におけるドレイン電流Ｉｄｓは、ゲート電流Ｉｇｓの約７倍である。これは、バイポーラトランジスタに置き換えて考えると、電流増幅率ｈＦＥが７であることを意味しており、効率があまりよくないトランジスタである。また別の見方をすると、本来のドレイン電流Ｉｄｓのうちの約１３％がゲート電流となり電力の損失が生じていることを意味する。
　このようにゲート部にｐ型ＧａＮ層を用いる従来のＧＩＴは、電子電流の抑制が課題となっており、特にＧＩＴを大電流駆動する際に特に大きな問題となる。電子電流を抑制する構造を実現するために、本願発明者らは多重量子障壁（ＭＱＢ）構造に着目した。ＭＱＢ構造はバンド不連続を有する２種類以上の材料をヘテロ接合させた周期構造である。エネルギー不連続を有する部分を電子が通過する際には、必ずその一部が反射される。この現象は、電子が２層の障壁よりも高い運動エネルギーを有している場合にも生じる。多層周期構造とすることにより電子波の反射を積極的に活用して、電子波が透過しないようにした構造がＭＱＢ構造である。
　ＭＱＢ構造において電子波が効率よく反射されるようにするためには、電子がバリスティックに運動できる長さと比べてＭＱＢ構造が小さいことが必要である。すなわち、電子のコヒーレント長よりもＭＱＢ構造が小さいことが必要である。電子のコヒーレント長は電子移動度と電界及び電子・電子散乱の寿命との積によって、簡単に計算することができる。電子移動度を１０００ｃｍ2／Ｖｓとし、１００ｎｍ～２００ｎｍの厚さに１Ｖの電界が印加され、電子・電子散乱の寿命が０．１ｐｓｅｃであるとすると、電子のコヒーレント長さは５０ｎｍ～１００ｎｍとなる。従って、この厚さの中に多重量子障壁を作り込むことにより、電子波の反射装置として十分機能することが予想される。
　従って、ＧＩＴのゲート部をｐ型ＧａＮ層に代えてＭＱＢ構造とすることにより、オーバーフローを抑えることができると期待される。ＭＱＢ構造をＧＩＴのゲート部に用いるためには、正孔に対しては障壁として機能せず、ｐ型ＧａＮ層と同様に電気伝導が生じることが必要である。電子コヒーレント長の見積もりと同様に正孔コヒーレント長を見積もると、標準的な正孔移動度である１０ｃｍ2／Ｖｓに対して１ｎｍとなる。このため、厚さが１ｎｍを越える障壁に対しては、正孔は古典論的に振る舞い、多重干渉はほとんど生じない。従って、ＭＱＢ構造の干渉効果による正孔伝導への影響は無視することができる。
　伝導帯に比べて価電子帯の不連続量は小さい。しかし、正孔はいくらかの伝導阻害を受けることが懸念される。一方、２軸性歪がある場合、価電子帯の不連続量は無歪時に比べてかなり低減される。これは、価電子帯は棍棒状の空間的な拡がりを持つｐ軌道によって構成されているためである。窒化物半導体に歪が印加されると、３つの価電子帯はｐ軌道の向きと歪の方向の組み合わせによってそのエネルギーが上下する。特に（０００１）面を主面としてＧａＮ上に格子定数がより小さいＡｌＧａＮがある場合、面内方向には引っ張りの２軸性歪が印加される。このとき、３本の価電子帯のうち、重い正孔及び軽い正孔はエネルギーが上がる方向にシフトし、結晶場による正孔はエネルギーが下がる方向にシフトする。このため、重い正孔及び軽い正孔は無歪時と比べて価電子帯の不連続量を打ち消す方向にシフトする。一方、伝導帯は点対称なｓ軌道で主に構成されているため、２軸性歪であっても一様に伝導帯下端が変化する。しかし、大きな伝導帯不連続量を完全に打ち消すような大きな変化は生じない。
　また、分極を有するＭＱＢ構造は正孔に対してさらに利点を有している。分極を有するＭＱＢ構造は、各層において内部電界によりバンドが傾いている。アクセプタに束縛されている正孔は、熱等のエネルギーが与えられない限り、アクセプタ元素の周りに局在している。ホスト材料に内部電界がある場合、アクセプタと正孔にも電界が印加される。このとき、アクセプタは正側に、正孔は負側に引き寄せられるため、通常に比べてより低い熱エネルギーによって解離させることができる。このため、分極によって正孔の活性化率を向上させることができる。従って、ＭＱＢ構造を用いることにより正孔の電気伝導をより向上させることが可能となる。
　ＭＱＢ構造を窒化物半導体を用いたＧＩＴのゲート部に適用する場合には、ＭＱＢ構造もトランジスタの本体と同じく窒化物半導体により形成することが好ましい。この場合、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）及びインジウム（Ｉｎ）のうちの少なくとも一つをIII族元素として含む窒化物半導体が好ましい。窒化物半導体の場合、価電子帯と比べて伝導帯の不連続量が圧倒的に大きく、例えばＡｌＧａＮとＧａＮとの場合には、伝導帯不連続量は価電子帯と比べて３倍にも及ぶ。これは、価電子帯が局在性の強い窒素の軌道によって主に構成されているためである。そのため、少ない組成変調に対しても、価電子帯に比べて伝導帯不連続は大きく変化させることができる。
　以上説明したように、窒化物半導体によるＭＱＢ構造は、次の２つの特徴を有する。まず、波の干渉効果によって効果的に電子波を反射させることが可能であり、電子電流の通過を防ぐことができる。特に、伝導帯不連続量が大きい系であるため、小さい組成変化に対してもＭＱＢ構造の効果は大きい。次に、正孔はＭＱＢ構造において干渉・反射されず、２軸性歪である場合には、価電子帯不連続量を減少させる効果がある。また、分極によって正孔活性化率を向上させることが可能となる。
　ＭＱＢ構造によるゲート部の電子電流を抑制する効果を確認するために、ＭＱＢ構造による電子波の反射について計算を行った。計算では例として、Ａｌ組成が２０％で厚さが２ｎｍのＡｌＧａＮ層と、厚さが８ｎｍのＧａＮ層とによって構成されるＭＱＢ構造を仮定した。Ａｌ組成が２０％である場合、ＧａＮに対する伝導帯の不連続量は０．３ｅＶとなるが、価電子帯の不連続量は８０ｍｅＶにすぎない。また、ＡｌＧａＮ／ＧａＮのペア数は８としており、ＡｌＧａＮ層及びＧａＮ層のトータルの膜厚はそれぞれ、１６ｎｍ及び６４ｎｍである。ＭＱＢ構造が一様な組成のＡｌＧａＮ層であると仮定するとＡｌ組成は平均値である４％となる。Ａｌ組成が４％のＡｌＧａＮ層の場合には伝導帯の不連続量は６０ｍｅＶにしかならず、電子電流の障壁として全く機能しないと予想される。
　図３は、計算に用いたＭＱＢ構造モデルのポテンシャルを模式的に示している。図３において、ＡｌＧａＮ層及びＧａＮ層の厚さはそれぞれ、２ｎｍ及び８ｎｍとしている。このようなＭＱＢ構造モデルに様々な運動エネルギーを持った電子波が入射した場合に、どれだけ反射されるかを伝達マトリクス法を用いて計算した。具体的には、各ポテンシャル境界において、電子波の振幅及び振幅微分がそれぞれ連続接続される条件を課して計算している。
　図４は、計算結果を示している。図４において横軸は電子の運動エネルギーとしている。もしＭＱＢ構造がなく、バルクのＧａＮに電子波が入射した場合には、電子の運動エネルギーが０ｅＶ以上の場合に常に透過率は１００％となる。図４に示すように、ＭＱＢ構造とした場合には、電子波の透過がかなり抑えられている。これは、電子波がヘテロ界面のポテンシャル変化によって反射されているためである。しかし、図４において運動エネルギーが０．２ｅＶ及び０．４ｅＶ～０．５ｅＶの範囲では、透過率が高くなっている。これは、共鳴トンネリング効果によるものである。各ＧａＮ層において量子化された準位が、隣接する準位と結合することにより、あるエネルギー値において透過率が高くなってしまう。
　このように、ＭＱＢ構造では平均組成における障壁と比べ、非常に高いエネルギー範囲においても、高い電子波の反射を生じさせることが可能である。しかし、その周期性によって、特定の運動エネルギーを有する電子波に対しては透過率が高くなってしまう。
　特定の運動エネルギーを有する電子波に対して透過率が高くなることを防ぐために、周期性を意図的に崩した電子電流抑制構造を検討する。電子電流抑制構造では、ポテンシャルの周期性を意図的に崩すことにより、ポテンシャルエネルギーの低い各層において形成されるエネルギー準位が、隣接する層のエネルギー準位と結合しないようになることが期待される。エネルギー準位を決定するパラメータは、各層の層厚、ポテンシャル及び有効質量である。伝導帯における電子の場合、構成元素の組成を変える以外に有効質量を大きく変調することは困難である。これは、伝導帯下端の電子波導関数が球対称であり、歪を印加しても波動関数があまり変化しないためである。また、ポテンシャルエネルギーも構成元素の組成によるところが大きい。従って、窒化物半導体において電子電流を抑制する構造を構成する場合、組成及び層厚が主に制御できるパラメータとなる。
　ＭＱＢ構造の周期性を意図的に崩し、ランダム化した電子電流抑制構造の電子波透過率を計算した結果について説明する。図５及び図６は、それぞれ膜厚及びＡｌ組成を変化させた場合の電子電流抑制構造のポテンシャルを模式的に示している。膜厚を変化さえる場合には、ＡｌＧａＮ層のＡｌ組成は２０％に固定し、ＡｌＧａＮ層及びＧａＮ層の層厚はランダムに変化させている。各層の層厚を±１ｎｍの範囲で変調し、トータルの厚さが８０ｎｍの範囲におけるＡｌの平均組成が４％で不変であるという制限を加えた。Ａｌ組成を変化させる場合には、ＡｌＧａＮ層及びＧａＮ層の厚さを、それぞれ２ｎｍ及び８ｎｍに固定し、ＡｌＧａＮ層のＡｌ組成を±６％の範囲で変調させている。この場合にも、トータルの厚さが８０ｎｍの範囲におけるＡｌの平均組成は４％とした。Ａｌの平均組成を不変とする理由は、電子波の反射効果をより明確に理解できるようにするためである。
　図７及び図８にそれぞれ、膜厚及びＡｌ組成を変化させた電子電流抑制構造について電子波透過率を計算した結果を示している。図７及び図８に示すように、ランダム化した電子電流抑制構造モデルの場合には、周期構造を有するＭＱＢ構造モデルの場合と比べて０．２ｅＶ近傍における透過率が大きく減少している。これは、層厚又はＡｌ組成を変調することにより、各ＧａＮ層の準位がランダムに変化し、隣接するＧａＮ層の準位が結合できなくなったためである。その結果、ＡｌＧａＮの伝導帯不連続量である０．３ｅＶよりも高い０．４ｅＶ付近まで高い反射率を実現できている。これはランダム化した電子電流抑制構造がＡｌ組成が均一なＡｌＧａＮ層よりも電子電流の抑制に効果的であることを意味している。特に、Ａｌ組成を変調した電子電流抑制構造モデルの場合には、０．８ｅＶ程度まで効率よく電子波の透過を抑制できている。このことから、ＧａＮ層ではなく障壁となるＡｌＧａＮ層の組成を変えることが電子電流の抑制に大きく影響することが明らかである。
　図９に示すように、ＧＩＴのゲート部にｐ型ＧａＮ層を用いた場合には、正孔電流だけでなく電子のオーバーフローによる電子電流が流れる。一方、ｐ型ＧａＮ層とＡｌＧａＮ層との間にＭＱＢ構造を形成した場合には、図１０に示すように正孔電流を流すことができ且つ電子のオーバーフローによる電子電流を抑制でき、窒化物半導体トランジスタの損失を低減できる。これは、ＭＱＢ構造が正孔電流を流し且つ電子電流を抑制する電子電流抑制層として機能するためである。また、電子電流抑制層として周期性を崩した電子電流抑制構造を用いることにより、さらに電子波反射の効果を向上させることができ、電子電流の抑制効果を向上させることができる。以下において、ＭＱＢ構造及び電子電流抑制構造からなる電子電流抑制層を用いたＧＩＴである窒化物半導体トランジスタの具体的な構成について説明する。
　（一実施形態）
　図１１は、例示の窒化物半導体トランジスタの製造方法を工程順に示している。まず、基板１０１の上に窒化物半導体層１０２を形成する。基板１０１は、例えば主面が（１１１）面であるシリコン（Ｓｉ）基板とすればよい。窒化物半導体層１０２は、有機金属気相成長（ＭＯＣＶＤ）法により結晶成長すればよい。結晶成長におけるＡｌ原料にはトリメチルアルミニウム（(ＣＨ3)3Ａｌ）を用い、Ｇａ原料にはトリメチルガリウム（(ＣＨ3)3Ｇａ）を用い、Ｎ原料にはアンモニア（ＮＨ3）を用いればよい。またｐ型のドーパントにはビスシクロペンタジエニルマグネシウム（Ｃｐ2Ｍｇ）を用いればよい。
　窒化物半導体層１０２の構成は、例えば基板１０１側から順次形成されたバッファ層１２２、超格子層１２３、ヘテロ接合層１２４、電子電流抑制層１２５、ｐ型層１２６及びコンタクト層１２７とすればよい。バッファ層１２２は、厚さが４００ｎｍのＡｌＮ層とすればよい。超格子層１２３は厚さが２０ｎｍのＧａＮ層と厚さが５ｎｍのＡｌＮ層とを交互に４０周期形成すればよい。超格子層のトータルの厚さは１μｍとすればよい。ヘテロ接合層１２４は、厚さが１μｍのアンドープのＧａＮ層１３１とＡｌ組成が２５％のＡｌＧａＮ層１３２との積層体とすればよい。電子電流抑制層１２５は、ＡｌＧａＮ層とＧａＮ層との積層体とすればよい。また、各層のＡｌ組成及び膜厚はランダムに変化させることが好ましい。例えば、表１に示すようにすればよい。
Figure JPOXMLDOC01-appb-T000001
　電子電流抑制層１２５の厚さは、電子のコヒーレンス長とほぼ同じ１００ｎｍとすることが好ましい。また、電子電流抑制層１２５の各層にはｐ型不純物であるＭｇをドーピングすればよく、各層のＭｇドーピング濃度は２×１０19ｃｍ-3とすればよい。
　ｐ型層１２６は、厚さが１００ｎｍのＧａＮ層とすればよく、１×１０19ｃｍ-3となるようにＭｇをドープすればよい。コンタクト層１２７は、厚さが６ｎｍのＧａＮ層とすればよく、１×１０20ｃｍ-3以上となるようにＭｇをドープすればよい。
　次に、図１１（ｂ）に示すように、フォトリソグラフィ及び塩素系のドライエッチングを用いて、ｐ型層構造であるコンタクト層１２７、ｐ型層１２６及び電子電流抑制層１２５を選択的に除去する。塩素系ドライエッチングの条件は、塩素ガスの流量を３０ｓｃｃｍとし、ＲＦ入射パワーを１００Ｗとし、背圧を１Ｐａとすればよい。この場合、エッチング速度は４０ｎｍ／ｍｉｎ程度となる。
　次に、図１１（ｃ）に示すように、表面保護膜１０９を形成し、ヘテロ接合層１２４に凹部を形成する。表面保護膜１０９を形成することにより表面準位を抑制し、デバイスの動作を安定させることができる。表面保護膜１０９は、膜厚が１００ｎｍのＳｉＮ膜とすればよく、熱ＣＶＤ法等により形成すればよい。ＳｉＮ膜の堆積条件は成膜温度が７００℃で、ＳｉＨ4及びＮＨ3の供給流量をそれぞれ、２ｓｃｃｍ（cc/min、1013hPa 、0 ℃）及び４ｓｌｍ（ｌ/min、1013hPa 、0 ℃）とすればよい。ヘテロ接合層１２４の掘り込みは、フォトリソグラフィと塩素系ドライエッチングにより行えばよい。エッチングの深さは、ＡｌＧａＮ層１３２とＧａＮ層１３１との界面よりも下側に達するように４０ｎｍ程度とすればよい。
　次に、図１１（ｄ）に示すように電極を形成する。まず、フォトリソグラフィ及びフッ化水素酸を用いたウェットエッチングによって、表面保護膜１０９におけるコンタクト層１２７の上に形成された部分を除去する。続いて、コンタクト層１２７の上にゲート電極１１３を蒸着する。ゲート電極はｐ型ＧａＮに対して良好なオーミック接合が得られるＮｉ／Ｐｔ／Ａｕとすればよい。続いて、ヘテロ接合層１２４に形成した凹部にＴｉ／Ａｕからなるソース電極１１１及びドレイン電極１１２を蒸着法によって形成する。
　図１２及び図１３は、それぞれ従来の窒化物半導体トランジスタ及び電子電流抑制層を備えた窒化物半導体トランジスタの動作特性を示している。図１２及び図１３は種々のゲート電圧Ｖｇｓにおける、ドレイン電圧Ｖｄｓとドレイン電流Ｉｄｓとの関係を示している。図１２に示すように、電子電流抑制層がない場合には、ゲート電圧を５Ｖ以上とするとドレイン電流が飽和する傾向を示す。このような現象が生じる主な要因は、ゲートに流れ込む電子電流による損失である。一方、図１３に示すように、電子電流抑制層を備えた窒化物半導体トランジスタは、ゲート電圧を５Ｖ以上としても高いドレイン電流を維持できている。これは電子電流抑制層によってゲート電極に流れ込む電子電流が抑制され、ドレイン電極に到達する電流が増大したためである。
　このように、電子電流抑制層を導入することで、ドレイン電流の増大を実現することができる。また、電子電流抑制層は、結晶成長の層構造を変更するだけで形成することができ、通常のデバイス形成プロセスへの変更を一切必要としないという利点を有している。
　なお、実施形態において示した構成は、一例であり窒化物半導体層の構成及び電極の構成等は適宜変更してよい。また、窒化物半導体層を成長させる基板は、Ｓｉ基板に代えてサファイア基板又は炭化珪素基板等としてもよい。
　電子電流抑制層は、ＡｌＧａＮ層とＧａＮ層との積層体としたが、分極が互いに異なり、それぞれがIII族元素としてＡｌ、Ｇａ、Ｂ及びＩｎの少なくとも一つを含む複数の層の組み合わせとすればよい。Ｂは他のIII族元素と比べて原子半径が非常に小さいが、ＢＮの禁制帯幅はＡｌＮと比べて小さいため、Ｂを含む化合物とすることにより材料物性の設計自由度を向上させることが可能である。また、Ｉｎを含む窒化物半導体は禁制帯幅を狭くすることができると共に、ｐ型不純物の活性化率を向上できるという利点がある。このため、よりポテンシャルが低いＧａＮ層にＩｎを含有させると、ｐ型活性化率を上昇させると共にポテンシャル障壁の設計自由度を向上できるという利点が得られる。Ｂ及びＩｎを含有させる場合には、その原料として、それぞれトリエチルボロン（（Ｃ2Ｈ5）3Ｂ）及びトリメチルインジウム（（ＣＨ3）3Ｉｎ）等を用いることができる。
　本開示の窒化物半導体トランジスタは、電力損失を低減した窒化物半導体トランジスタを実現でき、特に大電流駆動する窒化物半導体トランジスタ等として有用である。
１０１　　　基板
１０２　　　窒化物半導体層
１０９　　　表面保護膜
１１１　　　ソース電極
１１２　　　ドレイン電極
１１３　　　ゲート電極
１２２　　　バッファ層
１２３　　　超格子層
１２４　　　ヘテロ接合層
１２５　　　電子電流抑制層
１２６　　　ｐ型層
１２７　　　コンタクト層
１３１　　　ＧａＮ層
１３２　　　ＡｌＧａＮ層

Claims (7)

  1. 　窒化物半導体トランジスタは、
    　分極が互いに異なる２以上の窒化物半導体層が積層されたヘテロ接合層と、
    　前記ヘテロ接合層の上に形成されたゲート電極と、
    　前記ヘテロ接合層と前記ゲート電極との間に形成され、ｐ型の導電性を有し、正孔電流を流し且つ電子電流を抑制する電子電流抑制層とを備えている。
  2. 　請求項１に記載の窒化物半導体トランジスタにおいて、
    　前記電子電流抑制層は、分極が互いに異なる複数の層を含む積層体である。
  3. 　請求項２に記載の窒化物半導体トランジスタにおいて、
    　前記複数の層のそれぞれは、ホウ素、アルミニウム、ガリウム及びインジウムの少なくとも１つを含む窒化物半導体からなる。
  4. 　請求項２に記載の窒化物半導体トランジスタにおいて、
    　前記複数の層は、それぞれの厚さが周期的に変化していない。
  5. 　請求項１に記載の窒化物半導体トランジスタは、
    　前記電子電流抑制層とゲート電極との間に形成され、他の層に比べて高濃度のｐ型不純物を含むコンタクト層をさらに備えている。
  6. 　請求項１に記載の窒化物半導体トランジスタは、
    　前記ゲート電極の両側方にそれぞれ形成されたソース電極及びドレイン電極をさらに備えている。
  7. 　請求項１に記載の窒化物半導体トランジスタにおいて、
    　前記ヘテロ接合層は、基板の上に形成され、
    　前記基板は、シリコン基板、サファイア基板又は炭化珪素基板である。
PCT/JP2010/006941 2010-04-28 2010-11-29 窒化物半導体トランジスタ WO2011135643A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2010800664479A CN102859669A (zh) 2010-04-28 2010-11-29 氮化物半导体晶体管
US13/658,598 US20130043492A1 (en) 2010-04-28 2012-10-23 Nitride semiconductor transistor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010103460A JP2011233751A (ja) 2010-04-28 2010-04-28 窒化物半導体トランジスタ
JP2010-103460 2010-04-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/658,598 Continuation US20130043492A1 (en) 2010-04-28 2012-10-23 Nitride semiconductor transistor

Publications (1)

Publication Number Publication Date
WO2011135643A1 true WO2011135643A1 (ja) 2011-11-03

Family

ID=44860990

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/006941 WO2011135643A1 (ja) 2010-04-28 2010-11-29 窒化物半導体トランジスタ

Country Status (4)

Country Link
US (1) US20130043492A1 (ja)
JP (1) JP2011233751A (ja)
CN (1) CN102859669A (ja)
WO (1) WO2011135643A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014072426A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
KR20160061980A (ko) * 2013-09-27 2016-06-01 인텔 코포레이션 클래딩된 ⅲ-ⅴ족 채널 재료들에서 높은 이동도를 달성하기 위한 방법들
JP5707463B2 (ja) * 2013-09-30 2015-04-30 株式会社豊田中央研究所 半導体装置とその製造方法
JP6189235B2 (ja) * 2014-03-14 2017-08-30 株式会社東芝 半導体装置
JP5669119B1 (ja) * 2014-04-18 2015-02-12 株式会社パウデック 半導体素子、電気機器、双方向電界効果トランジスタおよび実装構造体
FR3080710B1 (fr) 2018-04-25 2021-12-24 Commissariat Energie Atomique Transistor hemt et procedes de fabrication favorisant une longueur et des fuites de grille reduites

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63250174A (ja) * 1987-04-07 1988-10-18 Sony Corp ヘテロ接合型バイポ−ラトランジスタ
JPH06260658A (ja) * 1992-05-08 1994-09-16 Furukawa Electric Co Ltd:The 多重量子障壁ゲートトランジスタ
JPH07193326A (ja) * 1993-12-27 1995-07-28 Nec Corp 超格子構造体
WO2007007548A1 (ja) * 2005-07-08 2007-01-18 Matsushita Electric Industrial Co., Ltd. トランジスタ及びその動作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3453558B2 (ja) * 2000-12-25 2003-10-06 松下電器産業株式会社 窒化物半導体素子
CA2444273C (en) * 2001-04-12 2012-05-22 Nichia Corporation Gallium nitride semiconductor device
JP3866540B2 (ja) * 2001-07-06 2007-01-10 株式会社東芝 窒化物半導体素子およびその製造方法
US7112830B2 (en) * 2002-11-25 2006-09-26 Apa Enterprises, Inc. Super lattice modification of overlying transistor
TWI230978B (en) * 2003-01-17 2005-04-11 Sanken Electric Co Ltd Semiconductor device and the manufacturing method thereof
US7323369B2 (en) * 2005-12-30 2008-01-29 Au Optronics Corporation Fabrication method for thin film transistor array substrate
JP4705481B2 (ja) * 2006-01-25 2011-06-22 パナソニック株式会社 窒化物半導体装置
KR101018088B1 (ko) * 2008-11-07 2011-02-25 삼성엘이디 주식회사 질화물 반도체 소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63250174A (ja) * 1987-04-07 1988-10-18 Sony Corp ヘテロ接合型バイポ−ラトランジスタ
JPH06260658A (ja) * 1992-05-08 1994-09-16 Furukawa Electric Co Ltd:The 多重量子障壁ゲートトランジスタ
JPH07193326A (ja) * 1993-12-27 1995-07-28 Nec Corp 超格子構造体
WO2007007548A1 (ja) * 2005-07-08 2007-01-18 Matsushita Electric Industrial Co., Ltd. トランジスタ及びその動作方法

Also Published As

Publication number Publication date
CN102859669A (zh) 2013-01-02
US20130043492A1 (en) 2013-02-21
JP2011233751A (ja) 2011-11-17

Similar Documents

Publication Publication Date Title
US20180269349A1 (en) Nitride semiconductor structure
JP6174874B2 (ja) 半導体装置
JP5059705B2 (ja) 発光デバイス
JP5653607B2 (ja) ＧａＮ系電界効果トランジスタおよびその製造方法
US6881602B2 (en) Gallium nitride-based semiconductor light emitting device and method
JP5323527B2 (ja) ＧａＮ系電界効果トランジスタの製造方法
US20160149078A1 (en) Nitride semiconductor light-emitting device
JP2006032749A (ja) 半導体装置とその製造方法
JP5566670B2 (ja) ＧａＮ系電界効果トランジスタ
CN104810442B (zh) 一种发光二极管外延片及其生长方法
WO2011135643A1 (ja) 窒化物半導体トランジスタ
JP2007201093A (ja) 窒化物半導体装置
JP2007250991A (ja) 超格子構造を含む半導体構造および該半導体構造を備える半導体デバイス
US11522106B2 (en) Nitride-based light-emitting diode device
JP5691138B2 (ja) 電界効果トランジスタ及びその製造方法
US10164150B2 (en) Near UV light emitting device
KR101211657B1 (ko) 질화물계 반도체 발광소자
CN113257968A (zh) 一种具有氮极性面n型电子阻挡层的发光二极管
JP2012230991A (ja) 半導体装置
JP4786481B2 (ja) 半導体装置と半導体装置の製造法
JP2015115433A (ja) Ｉｉｉ族窒化物半導体素子
JP2010080741A (ja) 半導体発光素子
JP2010124000A (ja) 半導体装置とその製造方法
CN117239027B (zh) 发光二极管外延片及其制备方法、led
JP5368397B2 (ja) 電界効果トランジスタおよびその製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080066447.9

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10850662

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10850662

Country of ref document: EP

Kind code of ref document: A1