WO2011118788A1 - ガラス埋込シリコン基板の製造方法 - Google Patents
ガラス埋込シリコン基板の製造方法 Download PDFInfo
- Publication number
- WO2011118788A1 WO2011118788A1 PCT/JP2011/057403 JP2011057403W WO2011118788A1 WO 2011118788 A1 WO2011118788 A1 WO 2011118788A1 JP 2011057403 W JP2011057403 W JP 2011057403W WO 2011118788 A1 WO2011118788 A1 WO 2011118788A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- main surface
- silicon substrate
- substrate
- glass
- metal film
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 261
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 151
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 151
- 239000010703 silicon Substances 0.000 title claims abstract description 151
- 239000011521 glass Substances 0.000 title claims abstract description 109
- 238000000034 method Methods 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 229910052751 metal Inorganic materials 0.000 claims abstract description 98
- 239000002184 metal Substances 0.000 claims abstract description 98
- 238000005498 polishing Methods 0.000 claims abstract description 49
- 239000007788 liquid Substances 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims description 15
- 239000000126 substance Substances 0.000 claims description 14
- 230000009471 action Effects 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 10
- 238000007790 scraping Methods 0.000 claims description 4
- 238000001816 cooling Methods 0.000 claims description 2
- 230000002925 chemical effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 97
- 230000001133 acceleration Effects 0.000 description 39
- 239000004033 plastic Substances 0.000 description 17
- 239000004065 semiconductor Substances 0.000 description 11
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 10
- 239000010931 gold Substances 0.000 description 8
- 238000000227 grinding Methods 0.000 description 8
- 229920005989 resin Polymers 0.000 description 8
- 239000011347 resin Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 238000007517 polishing process Methods 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 229910018125 Al-Si Inorganic materials 0.000 description 4
- 229910018520 Al—Si Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 229910003460 diamond Inorganic materials 0.000 description 3
- 239000010432 diamond Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229920002050 silicone resin Polymers 0.000 description 3
- 229920005992 thermoplastic resin Polymers 0.000 description 3
- 229910000906 Bronze Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000010974 bronze Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052783 alkali metal Inorganic materials 0.000 description 1
- 150000001340 alkali metals Chemical class 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 150000001412 amines Chemical class 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000005357 flat glass Substances 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010330 laser marking Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007750 plasma spraying Methods 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- -1 polyphenylene sulfite Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 150000003852 triazoles Chemical class 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
- B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
- B81C1/005—Bulk micromachining
- B81C1/00507—Formation of buried layers by techniques other than deposition, e.g. by deep implantation of elements
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
- G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
- G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
- G01P15/0802—Details
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
- G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
- G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
- G01P15/125—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by capacitive pick-up
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
- G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
- G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
- G01P2015/0805—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration
- G01P2015/0822—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass
- G01P2015/0825—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass for one single degree of freedom of movement of the mass
- G01P2015/0831—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass for one single degree of freedom of movement of the mass the mass being of the paddle type having the pivot axis between the longitudinal ends of the mass, e.g. see-saw configuration
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
- G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
- G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
- G01P2015/0862—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with particular means being integrated into a MEMS accelerometer structure for providing particular additional functionalities to those of a spring mass system
- G01P2015/088—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with particular means being integrated into a MEMS accelerometer structure for providing particular additional functionalities to those of a spring mass system for providing wafer-level encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01067—Holmium [Ho]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
Definitions
- the present invention relates to a method for manufacturing a glass-embedded silicon substrate in which glass is disposed inside a silicon substrate.
- Patent Document 1 Conventionally, for example, a technique described in Patent Document 1 is known for the purpose of manufacturing a glass substrate having a fine structure.
- CMP chemical mechanical polishing
- polishing rate varies depending on the material of the object to be polished due to the chemical action of the abrasive or the polishing liquid.
- dishing If silicon and glass exposed on the same plane are polished at the same time, a difference in the polishing rate between silicon and glass causes a step on the polished surface, making it difficult to obtain a smooth polished surface.
- the occurrence of a step on the polished surface due to the difference in polishing rate is called dishing.
- the present invention has been made in view of the above problems, and an object of the present invention is to provide a method for manufacturing a glass-embedded silicon substrate that suppresses a level difference of a polished surface caused by a difference in polishing rate between silicon and glass. That is.
- a feature of the present invention is that a first step of forming a convex portion having a first metal film on the top on a first main surface of a silicon substrate having a first main surface and a second main surface facing each other. And a second step of superimposing the third main surface of the glass substrate having the third main surface and the fourth main surface facing each other on the first main surface of the silicon substrate, and applying heat to the glass substrate.
- a glass embedded silicon substrate having a fifth step of uniformly scraping the fourth main surface of the glass substrate until the substrate is exposed. In the fifth step, at least using an abrasive or a polishing liquid It is to perform mechanical polishing with chemical action.
- the method for manufacturing a glass-embedded silicon substrate may further include a sixth step of removing the first metal film exposed on the fourth main surface of the glass substrate.
- the manufacturing method of the glass embedded silicon substrate is as follows: Between the first step and the second step, Forming a second metal film around the convex portion; After the fourth step, The second main surface of the silicon substrate is formed by performing mechanical polishing with a chemical action using an abrasive or a polishing liquid until the second metal film is exposed on the second main surface of the silicon substrate. A uniform scraping process, And a step of removing the second metal film exposed on the second main surface of the silicon substrate.
- the first step includes a first step of preparing a silicon substrate having a flat first main surface, and a first metal film is formed in a region for forming a convex portion of the first main surface of the silicon substrate.
- the metal film functions as a stopper layer during mechanical polishing, it is possible to suppress the level difference of the polished surface due to the difference in the polishing rate between silicon and glass. it can.
- FIG. 1A is a perspective view showing a configuration of a package lid in the semiconductor device according to the first embodiment of the present invention
- FIG. 1B is a diagram illustrating the first embodiment of the present invention. It is a perspective view which shows the structure except a package lid
- FIG. 3 is a cross-sectional view illustrating a schematic configuration of an acceleration sensor chip A in FIG. 2.
- FIG. 4G is a cross-sectional view showing a configuration of a glass-embedded silicon substrate as an example of the glass substrate 20 used for forming the first fixed substrate 2 shown in FIG. 2 and FIG. FIGS.
- FIGS. 5 (a) to 5 (d) are shown in FIG. It is process sectional drawing which shows the manufacturing method of the glass embedded silicon substrate shown in FIG.
- the semiconductor device includes an acceleration sensor chip A as an example of a MEMS device, a control IC chip B on which a signal processing circuit that processes a signal output from the acceleration sensor chip A is formed, and an acceleration sensor chip A and a control IC chip B. Are mounted on the surface mounting type package 101.
- the package 101 includes a plastic package main body 102 having a box-like shape with one open surface located on the upper surface in FIG. 1B and a package lid (lid) 103 that closes one open surface of the package 101.
- the plastic package body 102 includes a plurality of leads 112 that are electrically connected to the acceleration sensor chip A and the control IC chip B.
- Each lead 112 includes an outer lead 112 b led out from the outer side surface of the plastic package main body 102 and an inner lead 112 a led out from the inner side surface of the plastic package main body 102.
- Each inner lead 112a is electrically connected to each pad included in the control IC chip B through a bonding wire W.
- the acceleration sensor chip A has a mounting surface 102a located at the bottom of the plastic package main body 102 by the adhesive portions 104 arranged at three locations corresponding to the three vertices of the virtual triangle defined based on the outer peripheral shape of the acceleration sensor chip A. It is fixed to.
- the adhesive portion 104 includes a frustoconical protrusion that is continuously and integrally provided on the plastic package body 102, and an adhesive that covers the protrusion.
- the adhesive is made of, for example, a silicone resin such as a silicone resin having an elastic modulus of 1 MPa or less.
- the acceleration sensor chip A includes a plurality of pads made of metal electrodes 29. All the pads are arranged along one side of the main surface on the main surface of the acceleration sensor chip A facing the open surface of the plastic package main body 102.
- the adhesive portion 104 is located at each vertex of a virtual triangle having vertices at two locations at both ends of the one side and one location (for example, the central portion) of the side parallel to the one side. Thereby, the bonding wire W can be stably bonded to each pad.
- one portion of the side parallel to the one side is not limited to the central portion, and may be, for example, one of both ends, but the central portion makes the semiconductor element A more stable. It can be supported and the bonding wire W can be stably bonded to each pad.
- the control IC chip B is a semiconductor chip composed of a plurality of semiconductor elements formed on a semiconductor substrate made of single crystal silicon or the like, wirings connecting them, and a passivation film that protects the semiconductor elements and wirings from the external environment.
- the entire back surface of the control IC chip B is fixed to the bottom surface of the plastic package body 102 with a silicone resin.
- the signal processing circuit formed on the control IC chip B may be appropriately designed according to the function of the acceleration sensor chip A, and may be any one that cooperates with the acceleration sensor chip A.
- the control IC chip B can be formed as an ASIC (Application Specific IC).
- a die bonding process for fixing the acceleration sensor chip A and the control IC chip B to the plastic package body 102 is performed.
- a wire bonding step of electrically connecting the acceleration sensor chip A and the control IC chip B and the control IC chip B and the inner lead 112a via the bonding wires W is performed.
- a resin coating portion forming step for forming the resin coating portion 116 is performed, and subsequently, a sealing step for bonding the outer periphery of the package lid 103 to the plastic package body 102 is performed.
- the inside of the plastic package main body 102 is sealed in an airtight state.
- a notation 113 indicating a product name, a manufacturing date and the like is formed in an appropriate part of the package lid 103 by a laser marking technique.
- the control IC chip B is formed using a single silicon substrate, whereas the acceleration sensor chip A is formed using a plurality of stacked substrates. Therefore, since the thickness of the acceleration sensor chip A is thicker than the thickness of the control IC chip B, the mounting surface 102a on which the acceleration sensor chip A is mounted at the bottom of the plastic package body 102 is formed from the mounting portion of the control IC chip B. Is also recessed. Therefore, on the bottom surface of the plastic package main body 102, the thickness of the portion where the acceleration sensor chip A is mounted is thinner than other portions.
- the outer shape of the plastic package body 102 is a rectangular parallelepiped, but this is only an example, and the outer shape of the acceleration sensor chip A and the control IC chip B, the number of leads 112, the pitch, etc. What is necessary is just to set suitably according to.
- LCP liquid crystalline polyester
- PPS polyphenylene sulfite
- PBT polybisamide triazole
- each lead 112 that is, the material of the lead frame that is the basis of each lead 112
- phosphor bronze having a high spring property among copper alloys is adopted.
- a lead frame made of phosphor bronze and a thickness of 0.2 mm is used as the lead frame, and a laminated film of a Ni film having a thickness of 2 ⁇ m to 4 ⁇ m and an Au film having a thickness of 0.2 ⁇ m to 0.3 ⁇ m.
- a plating film made of is formed by an electrolytic plating method. Thereby, it is possible to achieve both the bonding reliability of wire bonding and the soldering reliability.
- the plus package body 102 of the thermoplastic resin molded product has leads 112 formed integrally at the same time.
- the adhesion between the plastic package body 102 formed by LCP, which is a thermoplastic resin, and the Au film of the lead 112 is low. Therefore, the lead 112 is prevented from falling off by providing a punch hole in a portion of the above-described lead frame embedded in the plastic package body 102.
- the semiconductor device of FIG. 1 is provided with a resin coating portion 116 that covers the exposed portion of the inner lead 112a and the periphery thereof.
- the resin coating portion 116 is made of a moisture-impermeable resin such as an epoxy resin such as an amine epoxy resin. After the wire bonding process, this non-moisture permeable resin is applied using a dispenser and cured to improve airtightness. Note that ceramics may be used instead of the moisture-impermeable resin, and when ceramics are used, they may be sprayed locally using a technique such as plasma spraying.
- the bonding wire W an Au wire having higher corrosion resistance than that of an Al wire is used.
- an Au wire having a diameter of 25 ⁇ m is adopted, the present invention is not limited to this, and for example, an Au wire having a diameter of 20 ⁇ m to 50 ⁇ m may be appropriately selected.
- the acceleration sensor chip A is a capacitance type acceleration sensor chip, which is an SOI (Silicon On Insulator).
- a sensor main body 1 formed using a substrate 10 a first fixed substrate 2 formed using a glass substrate 20, and a second fixed substrate 3 formed using a glass substrate 30 are provided.
- the first fixed substrate 2 is fixed to one surface side (upper surface side in FIG. 2) of the sensor body 1, and the second fixed substrate 3 is fixed to the other surface side (lower surface side in FIG. 2) of the sensor body 1. Is done.
- the first and second fixed substrates 2 and 3 are formed to have the same outer dimensions as the sensor body 1.
- the sensor body 1 is not limited to the SOI substrate 10 and may be formed using, for example, a normal silicon substrate that does not include an insulating layer. Further, the first and second fixed substrates 2 and 3 may be formed of either a silicon substrate or a glass substrate, respectively.
- the sensor main body 1 includes a frame portion 11 in which two rectangular windows 12 in a plan view are arranged side by side along the one surface, and two rectangular shapes in a plan view arranged inside each open window 12 of the frame portion 11.
- the weight part 13 and a pair of support spring parts 14 for connecting the frame part 11 and the weight part 13 to each other are provided.
- the two weight parts 13 having a rectangular shape in a plan view are arranged separately from the first and second fixed substrates 2 and 3, respectively.
- Movable electrodes 15A and 15B are arranged on the main surface of each weight portion 13 facing the first fixed substrate 2, respectively.
- the entire outer periphery of the frame portion 11 surrounding the weight portion 13 is joined to the first and second fixed substrates 2 and 3.
- the frame portion 11 and the first and second fixed substrates 2 and 3 constitute a chip size package that houses the weight portion 13 and a stator 16 described later.
- the pair of support spring portions 14 are arranged so as to sandwich the weight portion 13 along a straight line passing through the center of gravity of the weight portion 13 inside each opening window 12 of the frame portion 11.
- Each support spring portion 14 is a torsion spring (torsion bar) capable of torsional deformation, and is formed to be thinner than the frame portion 11 and the weight portion 13. It can be displaced around the pair of support spring portions 14.
- a rectangular window hole 17 in plan view that communicates with each opening window 12 is arranged in the same direction as the two opening windows 12. Inside each window hole 17, two stators 16 are arranged along the direction in which the pair of support spring portions 14 are arranged side by side.
- each stator 16 is joined to the first and second fixed substrates 2 and 3, respectively.
- each stator 16 is formed with a circular electrode pad 18 made of a metal thin film such as an Al—Si film.
- a circular electrode pad 18 made of, for example, a metal thin film such as an Al—Si film is formed in a portion between adjacent window holes 17 in the frame portion 11.
- Each electrode pad 18 formed on each stator 16 is electrically connected to each fixed electrode 25 described later, and the electrode pad 18 formed on the frame portion 11 is electrically connected to the movable electrode 15A and the movable electrode 15B. It is connected to the.
- the plurality of electrode pads 18 described above are arranged along one side of the rectangular outer peripheral shape of the acceleration sensor chip A.
- the first fixed substrate 2 includes a plurality of wirings 28 penetrating between a first main surface of the first fixed substrate 2 and a second main surface (a surface overlapping the sensor main body 1) facing the first main surface. And a plurality of fixed electrodes 25 formed on the second main surface.
- the fixed electrode 25Aa and the fixed electrode 25Ab are arranged in a pair so as to face the movable electrode 15A.
- the fixed electrode 25Ba and the fixed electrode 25Bb are arranged in a pair so as to face the movable electrode 15B.
- Each fixed electrode 25 is made of a metal thin film such as an Al—Si film, for example.
- Each wiring 28 is electrically connected to the electrode pad 18 of the sensor body 1 on the second main surface of the first fixed substrate 2.
- a metal electrode 29 is formed in a region of the second main surface of the first fixed substrate 2 where the other end of the wiring 28 is located.
- An adhesion preventing film 35 made of a metal thin film such as an Al—Si film is disposed on one surface of the second fixed substrate 3 (a surface overlapping the sensor body 1) and at a position corresponding to the weight portion 13. Yes.
- the adhesion preventing film 35 prevents adhesion of the weight part 13 that is displaced.
- FIG. 3 shows a configuration of the acceleration sensor chip A on a cut surface perpendicular to a straight line passing through the pair of support spring portions 14.
- the sensor body 1 is formed using an SOI substrate 10.
- the SOI substrate 10 includes a support substrate 10a made of single crystal silicon, an insulating layer 10b made of a silicon oxide film arranged on the support substrate 10a, and an n-type silicon layer (active) arranged on the insulating layer 10b. Layer) 10c.
- the frame 11 and the stator 16 are joined to the first fixed substrate 2 and the second fixed substrate 3.
- the weight portion 13 is disposed separately from the first and second fixed substrates 2 and 3, and is supported by the frame 11 by a pair of support spring portions 14.
- a plurality of minute protrusions 13 c that restrict excessive displacement of the weight part 13 are provided so as to protrude from the surfaces of the weight part 13 facing the first and second fixed substrates 2 and 3.
- the weight portion 13 is formed with concave portions 13a and 13b opened in a rectangular shape. Since the sizes of the recesses 13a and 13b are different from each other, the masses on the left and right of the weight portion 13 are different from each other with a straight line passing through the pair of support spring portions 14 as a boundary.
- One end of the wiring 28 of the first fixed substrate 2 is electrically connected to the electrode pad 18.
- the electrode pad 18 is connected to the fixed electrode 25 through the stator 16, the connecting conductor portion 16 d, and the metal wiring 26.
- a metal electrode 29 is electrically connected to the other end of the wiring 28, and the metal electrode 29 is exposed on the first main surface of the first fixed substrate 2.
- the bonding wire W is bonded to the metal electrode 29.
- the metal electrode 29 is used as a bonding pad.
- the acceleration sensor chip A described above has four pairs of the movable electrode 15 provided on the sensor body 1 and the fixed electrode 25 provided on the first fixed substrate 2.
- a variable capacitor is configured for each pair.
- acceleration is applied to the acceleration sensor chip A, that is, the weight portion 13, the support spring portion 14 is twisted and the weight portion 13 is displaced.
- the facing area and interval between the paired fixed electrode 25 and movable electrode 15 change, and the capacitance of the variable capacitor changes. Therefore, the acceleration sensor chip A can detect acceleration from the change in capacitance.
- the acceleration sensor chip A as an example of the MEMS device, based on the input electrical signal, outputs the electrical signal corresponding to the sensing target (acceleration), and the first sensor body 1 that supports the sensor body 1. 1 fixed substrate 2 and second fixed substrate 3.
- the wiring 28 embedded in the first fixed substrate 2 transmits an electrical signal input to the sensor body 1 and an electrical signal output from the sensor body 1.
- the glass-embedded silicon substrate includes a glass substrate 54 having front and back surfaces facing each other, and wiring members (52, 55) penetrating the front and back surfaces of the glass substrate 54.
- the wiring members (52, 55) are a silicon member 52 disposed inside the glass substrate 54, a first metal that contacts one end of the silicon member 52 and is exposed on the same plane as the surface of the glass substrate 54. A film 55. The other end of the silicon member 52 is exposed on the back side of the glass substrate 54.
- the glass substrate 54 may be made of a glass material containing an alkali metal such as sodium.
- the silicon member 52 may be made of single crystal silicon to which an n-type or p-type impurity is added at a high concentration.
- the glass-embedded silicon substrate is obtained by embedding the silicon member 52 in the glass substrate 54.
- a first metal film 55 is connected to one end of the silicon member 52, and the first metal film 55 is exposed on the surface of the glass substrate 54.
- the other end of the silicon member 52 is exposed on the back side of the glass substrate 54. Therefore, the silicon member 52 of FIG. 4G is applied to the wiring 28 shown in FIGS. 2 and 3, and the glass substrate 54 of FIG. 4G is applied to the glass substrate 20 shown in FIGS. Then, the first metal film 55 of FIG. 4G is applied to the metal electrode 29 shown in FIGS. As a result, the glass-embedded silicon substrate shown in FIG.
- the wiring members (52, 55) in FIG. 4G transmit the electrical signal input to the sensor body 1 and the electrical signal output from the sensor body 1 shown in FIGS.
- FIG. 4B silicon made of single crystal silicon having a first main surface (upper surface in FIG. 4) SF1 and a second main surface (lower surface in FIG. 4) SF2 facing each other.
- a convex portion 52 made of single crystal silicon is formed on the first main surface SF1 of the substrate 51 (first step).
- the convex portion 52 has a first metal film 55 on the top thereof.
- p-type or n-type impurities are added to the entire silicon substrate 51, and the electric resistance of the silicon substrate 51 is sufficiently small.
- an impurity is added to the entire silicon substrate 51 will be described. However, the impurity may not be added to the entire silicon substrate 51. It is sufficient that impurities are added at least to the depth of the portion to be left as the silicon member 52 in FIG.
- a silicon substrate 51 having a flat first main surface and a flat second main surface facing each other is prepared (first stage).
- a first metal film 55 is selectively formed in a region where the convex portion 52 of the first main surface SF1 of the silicon substrate 51 is to be formed (second stage).
- the first metal film is formed on the first main surface SF1 of the silicon substrate 51 by a photolithography method and a film formation method such as plating, sputtering, or chemical vapor deposition (CVD). 55 is formed.
- the first main surface SF1 of the silicon substrate 51 is formed using an anisotropic etching method in which the etching rate of the silicon substrate 51 is faster than that of the first metal film 55.
- Selectively remove third stage. Specifically, a predetermined region of the first main surface SF1 of the silicon substrate 51 is removed by dry etching such as wet etching or reactive ion etching (RIE) using a TMAH (tetramethylammonium hydroxide) aqueous solution as an etchant.
- TMAH tetramethylammonium hydroxide
- a second metal film 56 is formed around the convex portion 52 in the first main surface SF1 of the silicon substrate 51 (seventh step).
- a metal film made of gold, copper or aluminum is formed on the first main surface SF1 of the silicon substrate 51 by a film forming method such as plating, sputtering, or chemical vapor deposition (CVD). accumulate.
- the metal film may be deposited on the entire first main surface SF1 without using a mask. Thereby, the metal film is deposited on the top of the convex portion 52 and the bottom surface of the convex portion 52.
- the metal film deposited around the protrusion 52 may be the second metal film 56, and the metal film deposited on the top of the protrusion 52 may be a part of the first metal film 55. That is, the first metal film 55 includes a portion formed using the etching mask and a portion formed simultaneously with the second metal film 56.
- the third main surface of the glass substrate 54 having the third main surface (lower surface in FIG. 4) SF3 and the fourth main surface (upper surface in FIG. 4) SF4 facing each other.
- the surface SF3 is overlaid on the first main surface SF1 of the silicon substrate 51 (second step).
- the overlapped silicon substrate 51 and glass substrate 54 may be bonded by a method such as anodic bonding, surface activation bonding, or resin bonding.
- the glass substrate 54 is softened by applying heat to embed a part of the glass substrate 54 around the convex portion 52 of the silicon substrate 51 (third step). ).
- the glass substrate 54 and the silicon substrate 51 are sandwiched by a flat plate-like heating / pressurizing jig, and the glass substrate 54 is heated to a temperature higher than its yield point and lower than the melting point of silicon to be softened.
- the glass substrate 54 and the silicon substrate 51 are pressed using a heating / pressurizing jig.
- a portion of the glass substrate 54 that has been softened by the pressing process and the weight of the glass is embedded around the convex portion 52 of the silicon substrate 51.
- positioning of the glass substrate 54 and the silicon substrate 51 is replaced, it becomes the dead weight of the silicon substrate 51 instead of dead weight of glass.
- the glass substrate 54 is cooled (fourth step). Then, the fourth main surface SF4 of the glass substrate 54 is uniformly removed (fifth step). The fifth step is performed until at least the first metal film 55 is exposed on the fourth main surface SF4 of the glass substrate 54, as shown in FIG. In this fifth step, at least mechanical polishing involving chemical action with an abrasive or polishing liquid is performed.
- the fourth principal surface SF4 of the glass substrate 54 is ground using a diamond grindstone. This grinding is finished before the first metal film 55 is exposed on the fourth main surface SF4 of the glass substrate 54. Thereafter, chemical mechanical polishing (CMP) is performed on the fourth main surface SF4 of the glass substrate 54. The CMP is performed until the first metal film 55 is exposed on the fourth main surface SF4 of the glass substrate 54. Thereby, the 4th main surface SF4 of the glass substrate 54 which the top surface (1st metal film 55) of the convex part 52 exposed can be finished in a mirror surface.
- CMP is an example of mechanical polishing accompanied by chemical action by an abrasive or a polishing liquid.
- the second main surface SF2 of the silicon substrate 51 is uniformly removed (eighth step).
- the eighth step is performed until at least the second metal film 56 is exposed on the second main surface SF2 of the silicon substrate 51, as shown in FIG.
- at least mechanical polishing involving chemical action with an abrasive or a polishing liquid is performed.
- the second principal surface SF2 of the silicon substrate 51 is ground using a diamond grindstone. This grinding is finished before the second metal film 56 is exposed on the second main surface SF2 of the silicon substrate 51. Thereafter, chemical mechanical polishing (CMP) is performed on the second main surface SF ⁇ b> 2 of the silicon substrate 51. The CMP is performed until the second metal film 56 is exposed on the second main surface SF2 of the silicon substrate 51.
- CMP chemical mechanical polishing
- the second metal film 56 exposed on the second main surface SF2 of the silicon substrate 51 is removed by a wet etching method (ninth step). Specifically, wet etching using an etchant that dissolves the second metal film 56 and does not damage the silicon substrate 51 and the glass substrate 54 is performed on the second main surface SF2 of the silicon substrate 51. do it.
- the glass-embedded silicon substrate shown in FIG. 4G can be manufactured. Note that the step on the second main surface SF2 of the silicon substrate 51 can be controlled by adjusting the film thickness of the second metal film 56.
- first metal film 55 and the second metal film 56 nickel (Ni), cobalt (Co), copper (Cu), gold (Au), or an alloy thereof may be used. These metals have a lower polishing rate in CMP than the silicon substrate 51 and the glass substrate 54.
- the fourth main surface SF4 of the glass substrate 54 is evenly scraped until the first metal film 55 is exposed on the fourth main surface SF4 of the glass substrate 54. .
- at least CMP as an example of mechanical polishing is performed. Therefore, the first metal film 55 functions as a stopper layer at the time of mechanical polishing in the fifth step. That is, in the polishing process in which the polishing is stopped when the glass substrate 54 is polished and the top of the convex portion 52 is exposed on the polished surface, the first projection is formed on the convex portion 52 made of silicon that appears on the polished surface.
- a metal film 55 is disposed.
- the second main surface SF2 of the silicon substrate 51 is formed until the second metal film 56 is exposed on the second main surface SF2 of the silicon substrate 51. Remove evenly.
- at least CMP as an example of mechanical polishing is performed. Therefore, the second metal film 56 functions as a stopper layer at the time of mechanical polishing in the eighth step. That is, in the polishing process in which the polishing is stopped when the silicon substrate 51 is polished and a part of the glass substrate 54 embedded around the convex portion 52 is exposed on the polished surface, the glass substrate 54 exposed on the polished surface. A second metal film 56 is disposed on the top.
- the polishing process can be stopped without simultaneously polishing the silicon substrate 51 and the glass substrate 54 existing on the polishing surface. Therefore, the level
- the glass-embedded silicon substrate shown in FIG. 4 is applied as the first fixed substrate 2 of the acceleration sensor chip A as an example of the MEMS device, as shown in FIGS. 1 to 3, wire bonding W As a pad when connecting to the acceleration sensor chip A, the first metal film 55 can be used. Therefore, the process for forming the pad can be reduced.
- the first step of preparing the silicon substrate 51 having the flat first main surface SF1 and the region where the convex portion 52 of the first main surface SF1 of the silicon substrate 51 is formed The first main surface SF1 is formed by using a second step of selectively forming the first metal film 55 and an anisotropic etching method in which the etching rate of the silicon substrate 51 is faster than that of the first metal film 55. And a third stage for selectively removing.
- the first metal film 55 can be used as an etching mask. Accordingly, a separate step of forming an etching mask is omitted, and the manufacturing process can be simplified.
- the glass substrate 20 used for forming the first fixed substrate 2 shown in FIGS. 2 and 3 may be applied.
- the glass-embedded silicon substrate includes a glass substrate 54 having front and back surfaces facing each other, and a wiring member 52 that penetrates the front and back surfaces of the glass substrate 54.
- the wiring member 52 includes a silicon member 52 disposed inside the glass substrate 54.
- the glass-embedded silicon substrate in FIG. 5E is different from the glass-embedded silicon substrate in FIG. 4G in that the step formed by removing the second metal film 56 on the surface of the glass substrate 54 There is no difference.
- FIGS. 5A to 5D a method for manufacturing the glass-embedded silicon substrate shown in FIG. 5E will be described.
- a convex portion 52 made of single crystal silicon is formed on the first main surface SF1 of the silicon substrate 51 made of single crystal silicon.
- First step The convex portion 52 has a first metal film 55 on the top thereof. This first step is the same as that of the first embodiment, and a description thereof will be omitted.
- the third main surface of the glass substrate 54 having the third main surface (lower surface in FIG. 5) SF3 and the fourth main surface (upper surface in FIG. 5) SF4 facing each other.
- the surface SF3 is overlaid on the first main surface SF1 of the silicon substrate 51 (second step). This second step is also the same as that of the first embodiment, and a description thereof will be omitted.
- the step (seventh step) of forming the second metal film 56 around the convex portion 52 in the first main surface SF1 of the silicon substrate 51 is not performed.
- the glass-embedded silicon substrate shown in FIG. 5E can be manufactured.
- the first metal film 55 When the first metal film 55 is not necessary, it can be removed as follows to manufacture a glass-embedded silicon substrate in which only glass is disposed inside the silicon substrate 51.
- the first metal film 55 exposed on the fourth main surface SF4 of the glass substrate 54 is removed by a wet etching method (sixth step). Specifically, wet etching using an etchant that dissolves the first metal film 55 and does not damage the silicon substrate 51 and the glass substrate 54 is performed on the fourth main surface SF4 of the glass substrate 54. do it.
- a glass-embedded silicon substrate in which only glass is disposed inside the silicon substrate 51 can be manufactured.
- the level difference of the glass substrate 54 can be reduced.
- the first metal film 55 exposed on the fourth main surface SF4 of the glass substrate 54 may be left without performing the sixth step.
- the step (seventh step) of forming the second metal film 56 around the convex portion 52 in the first main surface SF1 of the silicon substrate 51 is performed. Not implemented. For this reason, the polishing process of the second main surface SF2 of the silicon substrate 51 can be performed by a conventional method without using a stopper layer.
- the first metal film 55 connected to the convex portion 52 shown in the above two embodiments can be used as, for example, the fixed electrode 25 shown in FIG.
- the present invention is not limited to this.
- a silicon oxide film is formed in the same pattern instead of the first metal film 55, and using this as an etching mask, the silicon substrate 51 is etched to form the protrusions 52. Then, after removing the silicon oxide film, a metal film is deposited in FIG. 4B to form the first metal film 55 and the second metal film 56 simultaneously.
- a part of the silicon substrate 51 made of single crystal silicon is processed to form the convex portion 52 made of single crystal silicon.
- a silicon film made of polycrystalline silicon may be deposited on the main surface of a silicon substrate 51 made of single crystal silicon, and a convex portion 52 made of polycrystalline silicon may be formed by removing a part of the silicon film.
- a metal film is deposited, the silicon film and a part of the metal film are selectively removed, and the top of the convex portion 52 made of polycrystalline silicon is formed on the top.
- One metal film 55 may be formed.
- the step of removing the fourth main surface SF4 of the glass substrate 54 uniformly (fifth step) and the step of removing the second main surface SF2 of the silicon substrate 51 uniformly (eighth step) include: Either may be implemented first. Further, a step of removing the first metal film 55 exposed on the fourth main surface SF4 of the glass substrate 54 (sixth step), and a second metal exposed on the second main surface SF2 of the silicon substrate 51 The step of removing the film 56 (the ninth step) may be performed at any time after the fifth step or the eighth step.
- the capacitance type acceleration sensor chip A has been described as an example of the MEMS device.
- the present invention is not limited to the capacitance type acceleration sensor chip A, for example, a piezoresistive type.
- the present invention can also be applied to an acceleration sensor chip, a gyro sensor, a micro actuator, a micro relay, an infrared sensor, and an IC chip. That is, the sensing object by the sensor body 1 is not limited to acceleration, but may be pressure, angle, angular velocity, or the like.
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Mechanical Engineering (AREA)
- Pressure Sensors (AREA)
- Micromachines (AREA)
Abstract
シリコンとガラスの研磨レートの差に起因する研磨面の段差を抑制するガラス埋込シリコン基板の製造方法を提供する。 対向する第1及び第2の主面を有するシリコン基板の第1の主面に、頂上部に第1の金属膜を有する凸部を形成する第1の工程と、対向する第3及び第4の主面を有するガラス基板の第3の主面をシリコン基板の第1の主面に重ね合わせる第2の工程と、ガラス基板に熱を加えて軟化させて、ガラス基板の一部をシリコン基板の凸部の周囲に埋め込む第3の工程と、ガラス基板を冷却する第4の工程と、ガラス基板の第4の主面に第1の金属膜が露出するまで、ガラス基板の第4の主面を均一に削り取る第5の工程とを有するガラス埋込シリコン基板の製造方法であって、第5の工程において、少なくとも、研磨剤或いは研磨液による化学的作用を伴う機械的研磨を実施する。
Description
本発明は、シリコン基板の内部にガラスが配置されたガラス埋込シリコン基板の製造方法に関するものである。
従来から、微細な構造を有するガラス基板を製造する目的で、例えば、特許文献1に記載された技術が知られている。
特許文献1に記載されたガラス材料からなるフラット基板の製造方法では、先ず、平坦なシリコン基板の表面に窪みを形成し、平坦なガラス基板にシリコン基板の窪みが形成された面を重ね合わせる。そして、ガラス基板を加熱することによりガラス基板の一部をこの窪みの中に埋め込む。その後、ガラス基板を再固化させ、フラット基板の表裏面を研磨し、シリコンを除去する。
特表2004-523124号公報
フラット基板の表裏面を研磨する工程では、化学機械研磨(CMP)が行われる場合が多い。CMPは、研磨剤(砥粒)自体が有する表面化学作用または研磨液に含まれる化学成分の作用によって、研磨剤と研磨対象物(フラット基板)の相対運動による機械的研磨(表面除去)効果を増大させ、高速かつ平滑な研磨面を得る技術の一例である。
ところが、この研磨剤或いは研磨液による化学的作用によって、研磨対象物の材質に応じて研磨レートに差が生じてしまう場合がある。
同一平面に表出したシリコンとガラスを同時に研磨すると、シリコンとガラスの研磨レートの差によって研磨面に段差が生じてしまい、平滑な研磨面を得ることが難しくなる。研磨レートの差によって研磨面に段差が生じることをディッシングという。
本発明は、上記問題点に鑑みて成されたものであり、その目的は、シリコンとガラスの研磨レートの差に起因する研磨面の段差を抑制するガラス埋込シリコン基板の製造方法を提供することである。
本発明の特徴は、対向する第1の主面及び第2の主面を有するシリコン基板の第1の主面に、頂上部に第1の金属膜を有する凸部を形成する第1の工程と、対向する第3の主面及び第4の主面を有するガラス基板の第3の主面をシリコン基板の第1の主面に重ね合わせる第2の工程と、ガラス基板に熱を加えて軟化させて、ガラス基板の一部をシリコン基板の凸部の周囲に埋め込む第3の工程と、ガラス基板を冷却する第4の工程と、ガラス基板の第4の主面に第1の金属膜が露出するまで、ガラス基板の第4の主面を均一に削り取る第5の工程とを有するガラス埋込シリコン基板の製造方法であって、第5の工程において、少なくとも、研磨剤或いは研磨液による化学的作用を伴う機械的研磨を実施することである。
本発明の特徴において、ガラス埋込シリコン基板の製造方法は、ガラス基板の第4の主面に露出した第1の金属膜を除去する第6の工程を更に備えていてもよい。
また、ガラス埋込シリコン基板の製造方法は、
前記第1工程と前記第2工程の間に、
前記凸部の周囲に第2の金属膜を形成する工程を有し、
前記第4工程の後に、
前記シリコン基板の第2の主面に前記第2の金属膜が露出するまで研磨剤或いは研磨液による化学的作用を伴う機械的研磨を実施することにより、前記シリコン基板の第2の主面を均一に削り取る工程と、
前記シリコン基板の第2の主面に露出した前記第2の金属膜を除去する工程と、を更に有していてもよい。
前記第1工程と前記第2工程の間に、
前記凸部の周囲に第2の金属膜を形成する工程を有し、
前記第4工程の後に、
前記シリコン基板の第2の主面に前記第2の金属膜が露出するまで研磨剤或いは研磨液による化学的作用を伴う機械的研磨を実施することにより、前記シリコン基板の第2の主面を均一に削り取る工程と、
前記シリコン基板の第2の主面に露出した前記第2の金属膜を除去する工程と、を更に有していてもよい。
また、第1の工程は、平坦な第1の主面を有するシリコン基板を用意する第1段階と、シリコン基板の第1の主面の凸部を形成する領域に、第1の金属膜を選択的に形成する第2段階と、第1の金属膜よりもシリコン基板のエッチング速度が速い異方性のエッチング方法を用いて、平坦な第1の主面を選択的に除去する第3段階とを有していてもよい。
本発明のガラス埋込シリコン基板の製造方法によれば、金属膜が機械的研磨時のストッパ層として機能するため、シリコンとガラスの研磨レートの差に起因する研磨面の段差を抑制することができる。
51 シリコン基板
52 凸部
54 ガラス基板
55 第1の金属膜
56 第2の金属膜
SF1 第1の主面
SF2 第2の主面
SF3 第3の主面
SF4 第4の主面
52 凸部
54 ガラス基板
55 第1の金属膜
56 第2の金属膜
SF1 第1の主面
SF2 第2の主面
SF3 第3の主面
SF4 第4の主面
以下図面を参照して、本発明の実施の形態を説明する。図面の記載において同一部分には同一符号を付している。
(第1の実施の形態)
図1(a)及び図1(b)を参照して、本発明の第1の実施の形態に係わる半導体装置の概略構成を説明する。半導体装置は、MEMSデバイスの一例としての加速度センサチップAと、加速度センサチップAから出力された信号を処理する信号処理回路が形成された制御ICチップBと、加速度センサチップA及び制御ICチップBが収納された表面実装型のパッケージ101とを備える。
図1(a)及び図1(b)を参照して、本発明の第1の実施の形態に係わる半導体装置の概略構成を説明する。半導体装置は、MEMSデバイスの一例としての加速度センサチップAと、加速度センサチップAから出力された信号を処理する信号処理回路が形成された制御ICチップBと、加速度センサチップA及び制御ICチップBが収納された表面実装型のパッケージ101とを備える。
パッケージ101は、図1(b)における上面に位置する一面が開放された箱形の形状を有するプラスチックパッケージ本体102と、パッケージ101の開放された一面を閉塞するパッケージ蓋(リッド)103とを備える。プラスチックパッケージ本体102は、加速度センサチップA及び制御ICチップBに電気的に接続される複数のリード112を備える。各リード112は、プラスチックパッケージ本体102の外側面から導出されたアウタリード112bと、プラスチックパッケージ本体102の内側面から導出されたインナリード112aとを備える。各インナリード112aは、ボンディングワイヤWを通じて、制御ICチップBが備える各パッドに電気的に接続されている。
加速度センサチップAは、加速度センサチップAの外周形状に基づいて規定した仮想三角形の3つの頂点に対応する3箇所に配置された接着部104により、プラスチックパッケージ本体102の底部に位置する搭載面102aに固着されている。接着部104は、プラスチックパッケージ本体102に連続して一体に突設されている円錐台状の突起部と、この突起部を被覆する接着剤とからなる。接着剤は、例えば、弾性率が1MPa以下のシリコーン樹脂などのシリコーン系樹脂からなる。
ここで、加速度センサチップAは、金属電極29からなる複数のパッドを備える。総てのパッドは、プラスチックパッケージ本体102の開放された一面に対向する加速度センサチップAの主面において、この主面の1辺に沿って配置されている。この1辺の両端の2箇所と、当該1辺に平行な辺の1箇所(例えば、中央部)との3箇所とに頂点を有する仮想三角形の各頂点に接着部104が位置している。これにより、各パッドにボンディングワイヤWを安定してボンディングすることができる。なお、接着部104の位置に関し、上記1辺に平行な辺の1箇所については、中央部に限らず、例えば、両端の一方でもよいが、中央部の方が半導体素子Aをより安定して支持することができるとともに、各パッドにボンディングワイヤWを安定してボンディングすることができる。
制御ICチップBは、単結晶シリコン等から成る半導体基板上に形成された複数の半導体素子、これらを接続する配線、及び半導体素子や配線を外部環境から保護するパッシベーション膜からなる半導体チップである。そして、制御ICチップBの裏面全体がシリコーン系樹脂によりプラスチックパッケージ本体102の底面に固着されている。制御ICチップB上に形成される信号処理回路は、加速度センサチップAの機能に応じて適宜設計すればよく、加速度センサチップAと協働するものであればよい。例えば、制御ICチップBをASIC(Application Specific IC)として形成することができる。
図1の半導体装置を製造するには、先ず、加速度センサチップA及び制御ICチップBをプラスチックパッケージ本体102に固着するダイボンディング工程を行う。そして、加速度センサチップAと制御ICチップBとの間、制御ICチップBとインナリード112aとの間を、それぞれボンディングワイヤWを介して電気的に接続するワイヤボンディング工程を行う。その後、樹脂被覆部116を形成する樹脂被覆部形成工程を行い、続いて、パッケージ蓋(リッド)103の外周を、プラスチックパッケージ本体102に接合するシーリング工程を行う。これにより、プラスチックパッケージ本体102の内部は気密状態で封止される。なお、パッケージ蓋103の適宜部位には、レーザマーキング技術により、製品名称や製造日時などを示す表記113が形成されている。
なお、制御ICチップBが1枚のシリコン基板を用いて形成されているのに対して、加速度センサチップAは、積層された複数の基板を用いて形成されている。よって、加速度センサチップAの厚みが制御ICチップBの厚みに比べて厚くなっているので、プラスチックパッケージ本体102の底部において加速度センサチップAを搭載する搭載面102aを制御ICチップBの搭載部位よりも凹ませてある。したがって、プラスチックパッケージ本体102の底面について、加速度センサチップAを搭載する部位の厚みは他の部位に比べて薄くなっている。
更に、本発明の第1の実施の形態では、プラスチックパッケージ本体102の外形を直方体としてあるが、これは一例であり、加速度センサチップAや制御ICチップBの外形、リード112の本数やピッチなどに応じて適宜設定すればよい。
プラスチックパッケージ本体102の材料としては、熱可塑性樹脂の一種であって、酸素および水蒸気の透過率が極めて低い液晶性ポリエステル(LCP)を採用する。しかし、LCPに限らず、例えば、ポリフェニレンサルファイト(PPS)、ポリビスアミドトリアゾール(PBT)などを採用してもよい。
また、各リード112の材料、つまり、各リード112の基礎となるリードフレームの材料としては、銅合金の中でもばね性の高いりん青銅を採用する。ここでは、リードフレームとして、材質がりん青銅で板厚が0.2mmのリードフレームを用い、厚みが2μm~4μmのNi膜と、厚みが0.2μm~0.3μmのAu膜との積層膜からなるめっき膜を電解めっき法により形成してある。これにより、ワイヤボンディングの接合信頼性と半田付け信頼性とを両立させることができる。また、熱可塑性樹脂成形品のプラスパッケージ本体102は、リード112が同時一体に成形されている。しかし、熱可塑性樹脂であるLCPにより形成されるプラスチックパッケージ本体102とリード112のAu膜とは密着性が低い。したがって、上述のリードフレームのうちプラスチックパッケージ本体102に埋設される部位にパンチ穴を設けることで各リード112が抜け落ちるのを防止する。
また、図1の半導体装置は、インナリード112aの露出部位およびその周囲を覆う樹脂被覆部116が設けられている。樹脂被覆部116は、例えば、アミン系エポキシ樹脂などのエポキシ系樹脂などの非透湿性の樹脂からなる。ワイヤボンディング工程の後に、ディスペンサを用いてこの非透湿性の樹脂を塗布し、これを硬化させることで、気密性を向上させている。なお、この非透湿性の樹脂に代えてセラミックスを用いてもよく、セラミックスを用いる場合には、プラズマ溶射などの技術を用いて局所的に吹き付ければよい。
また、ボンディングワイヤWとしては、Alワイヤに比べて耐腐食性の高いAuワイヤを用いる。また、直径が25μmのAuワイヤを採用するが、これに限らず、例えば、直径が20μm~50μmのAuワイヤから適宜選択すればよい。
図2を参照して、図1の加速度センサチップAの概略構成を説明する。加速度センサチップAは、静電容量型の加速度センサチップであって、SOI(Silicon On Insulator)
基板10を用いて形成されたセンサ本体1と、ガラス基板20を用いて形成された第1の固定基板2と、ガラス基板30を用いて形成された第2の固定基板3とを備えている。第1の固定基板2は、センサ本体1の一表面側(図2における上面側)に固着され、第2の固定基板3は、センサ本体1の他表面側(図2における下面側)に固着される。第1及び第2の固定基板2、3はセンサ本体1と同じ外形寸法に形成されている。
基板10を用いて形成されたセンサ本体1と、ガラス基板20を用いて形成された第1の固定基板2と、ガラス基板30を用いて形成された第2の固定基板3とを備えている。第1の固定基板2は、センサ本体1の一表面側(図2における上面側)に固着され、第2の固定基板3は、センサ本体1の他表面側(図2における下面側)に固着される。第1及び第2の固定基板2、3はセンサ本体1と同じ外形寸法に形成されている。
なお、図2は、センサ本体1、第1の固定基板2及び第2の固定基板3のそれぞれの構成を示すべく、センサ本体1、第1の固定基板2及び第2の固定基板3が分離した状態を示している。また、センサ本体1は、SOI基板10に限らず、例えば、絶縁層を備えない通常のシリコン基板を用いて形成してもよい。また、第1及び第2の固定基板2、3は、それぞれ、シリコン基板及びガラス基板のどちらで形成してもかまわない。
センサ本体1は、2つの平面視矩形状の開口窓12が上記一表面に沿って並設するフレーム部11と、フレーム部11の各開口窓12の内側に配置された2つの平面視矩形状の重り部13と、フレーム部11と重り部13との間を連結する各一対の支持ばね部14とを備える。
2つの平面視矩形状の重り部13は、第1及び第2の固定基板2、3からそれぞれ離間して配置されている。第1の固定基板2に対向する各重り部13の主面上に可動電極15A、15Bがそれぞれ配置されている。重り部13の周囲を囲むフレーム部11の外周全体が第1及び第2の固定基板2、3に接合されている。これにより、フレーム部11と第1及び第2の固定基板2、3は、重り部13及び後述する固定子16を収納するチップサイズパッケージを構成している。
一対の支持ばね部14は、フレーム部11の各開口窓12の内側で重り部13の重心を通る直線に沿って重り部13を挟む形で配置されている。各支持ばね部14は、ねじれ変形が可能なトーションばね(トーションバー)であって、フレーム部11及び重り部13に比べて薄肉に形成されており、重り部13は、フレーム部11に対して一対の支持ばね部14の回りで変位可能となっている。
センサ本体1のフレーム部11には、各開口窓12それぞれに連通する平面視矩形状の窓孔17が2つの開口窓12と同じ方向に並設されている。各窓孔17の内側には、それぞれ2つの固定子16が一対の支持ばね部14の並設方向に沿って配置されている。
各固定子16と窓孔17の内周面との間、各固定子16と重り部13の外周面との間、及び隣り合う固定子16同士の間には、それぞれ隙間が形成され、互いに分離独立して電気的に絶縁されている。各固定子16は、第1及び第2の固定基板2、3にそれぞれ接合されている。また、センサ本体1の一表面側において、各固定子16には、例えば、Al-Si膜などの金属薄膜からなる円形状の電極パッド18が形成されている。また同様に、フレーム部11において隣り合う窓孔17の間の部位にも、例えば、Al-Si膜などの金属薄膜からなる円形状の電極パッド18が形成されている。
各固定子16に形成された各電極パッド18は、後述の各固定電極25に電気的にそれぞれ接続され、フレーム部11に形成された電極パッド18は、可動電極15A及び可動電極15Bに電気的に接続されている。以上説明した複数の電極パッド18は、加速度センサチップAの矩形状の外周形状の1辺に沿って配置されている。
第1の固定基板2は、第1の固定基板2の第1の主面とこれに対向する第2の主面(センサ本体1に重なり合う面)との間を貫通している複数の配線28と、第2の主面上に形成された複数の固定電極25とを備える。
固定電極25Aa及び固定電極25Abは、対を成して可動電極15Aに対向して配置されている。同様に、固定電極25Ba及び固定電極25Bbは、対を成して可動電極15Bに対向して配置されている。各固定電極25は、例えば、Al-Si膜などの金属薄膜からなる。
各配線28は、第1の固定基板2の第2の主面において、センサ本体1の電極パッド18にそれぞれ電気的に接続されている。第1の固定基板2の第2の主面のうち配線28の他端が位置する領域には金属電極29が形成されている。これにより、電極パッド18を介して、各固定電極25の電位及び可動電極15の電位をそれぞれ加速度センサチップAの外部へ取り出すことができる。
第2の固定基板3の一表面(センサ本体1に重なり合う面)であって、重り部13と対応する位置に、例えば、Al-Si膜などの金属薄膜からなる付着防止膜35が配置されている。付着防止膜35は、変位する重り部13の付着を防止する。
図3を参照して、図2の加速度センサチップAの断面構成を説明する。図3は、一対の支持ばね部14を通る直線に垂直な切断面における加速度センサチップAの構成を示す。センサ本体1はSOI基板10を用いて形成されている。SOI基板10は、単結晶シリコンからなる支持基板10aと、支持基板10aの上に配置されたシリコン酸化膜からなる絶縁層10bと、絶縁層10bの上に配置されたn形のシリコン層(活性層)10cとを有する。
センサ本体1のうち、フレーム11及び固定子16は、第1の固定基板2及び第2の固定基板3に接合されている。これに対して、重り部13は、第1及び第2の固定基板2、3からそれぞれ離間して配置され、一対の支持ばね部14によりフレーム11に支持されている。
重り部13の過度の変位を規制する複数の微小な突起部13cが、重り部13における第1及び第2の固定基板2、3のそれぞれとの対向面から突設されている。重り部13には、矩形状に開口された凹部13a、13bが形成されている。凹部13a、13bは互いに大きさが異なるため、一対の支持ばね部14を通る直線を境にして、重り部13の左右の質量が異なっている。
第1の固定基板2の配線28の一端は、電極パッド18に電気的に接続されている。電極パッド18は、固定子16、連絡用導体部16d、金属配線26を通じて、固定電極25に接続されている。配線28の他端には金属電極29が電気的に接続され、金属電極29は、第1の固定基板2の第1の主面に表出している。そして、ボンディングワイヤWは、金属電極29にボンディングされている。金属電極29をボンディングパッドとして用いる。
上述の加速度センサチップAは、センサ本体1に設けられた可動電極15と第1の固定基板2に設けられた固定電極25との対を4対有し、可動電極15と固定電極25との対ごとに可変容量コンデンサが構成されている。加速度センサチップA、すなわち重り部13に加速度が加わると、支持ばね部14がねじれて、重り部13が変位する。これにより、対をなす固定電極25と可動電極15との対向面積及び間隔が変化し、可変容量コンデンサの静電容量が変化する。よって、加速度センサチップAは、この静電容量の変化から加速度を検出することができる。
このように、MEMSデバイスの一例としての加速度センサチップAは、入力された電気信号に基づいて、センシング対象(加速度)に応じた電気信号を出力するセンサ本体1と、センサ本体1を支持する第1の固定基板2及び第2の固定基板3とを備える。第1の固定基板2に埋め込まれた配線28は、センサ本体1に入力される電気信号及びセンサ本体1から出力される電気信号を伝達する。
次に、図4(g)を参照して、図2及び図3に示した第1の固定基板2の形成に用いられるガラス基板20の一例としてのガラス埋込シリコン基板の構成を説明する。ガラス埋込シリコン基板は、対向する表裏面を有するガラス基板54と、ガラス基板54の表裏面を貫通する配線部材(52、55)とを備える。配線部材(52、55)は、ガラス基板54の内部に配置されたシリコン部材52と、シリコン部材52の一端に接触し、且つガラス基板54の表面と同一平面上に表出した第1の金属膜55とを備える。シリコン部材52の他端は、ガラス基板54の裏面側に表出している。ガラス基板54は、例えば、ナトリウムなどのアルカリ金属を含むガラス材料で構成すればよい。また、シリコン部材52は、n型又はp型の不純物が高濃度に添加された単結晶シリコンで構成すればよい。
このように、ガラス埋込シリコン基板は、ガラス基板54にシリコン部材52が埋め込まれたものである。そして、シリコン部材52の一端には第1の金属膜55が接続され、第1の金属膜55はガラス基板54の表面に表出している。シリコン部材52の他端は、ガラス基板54の裏面側に表出している。よって、図4(g)のシリコン部材52を図2及び図3に示した配線28に当てはめ、図4(g)のガラス基板54を図2及び図3に示したガラス基板20に当てはめる。そして、図4(g)の第1の金属膜55を図2及び図3に示した金属電極29に当てはめる。これにより、図2及び図3に示した第1の固定基板2の形成に用いられるガラス基板20に、図4(g)に示したガラス埋込シリコン基板を適用することができる。この場合、図4(g)の配線部材(52、55)は、図2及び図3に示したセンサ本体1に入力される電気信号及びセンサ本体1から出力される電気信号を伝達する。
図4(a)~図4(f)を参照して、図4(g)に示したガラス埋込シリコン基板の製造方法を説明する。
(イ)先ず、図4(b)に示すように、対向する第1の主面(図4における上面)SF1及び第2の主面(図4における下面)SF2を有する単結晶シリコンから成るシリコン基板51の第1の主面SF1に、単結晶シリコンからなる凸部52を形成する(第1の工程)。凸部52は、その頂上部に第1の金属膜55を有する。なお、シリコン基板51の全体には、p型或いはn型の不純物が添加され、シリコン基板51の電気抵抗は十分に小さい。ここでは、シリコン基板51の全体に不純物を添加する場合を説明するが、シリコン基板51全体に添加されていなくても構わない。少なくとも、図4(g)のシリコン部材52として残す部分の深さまで不純物が添加されていればよい。
(ロ)詳細には、図4(a)に示すように、先ず、対向する平坦な第1の主面及び平坦な第2の主面を有するシリコン基板51を用意する(第1段階)。シリコン基板51の第1の主面SF1の凸部52を形成する領域に、第1の金属膜55を選択的に形成する(第2段階)。具体的には、フォトリソグラフィ方法、及びメッキ処理、スパッタリング、或いは化学的気相成長法(CVD)等の成膜方法により、シリコン基板51の第1の主面SF1上に、第1の金属膜55を形成する。
(ハ)図4(b)に示すように、第1の金属膜55よりもシリコン基板51のエッチング速度が速い異方性のエッチング方法を用いて、シリコン基板51の第1の主面SF1を選択的に除去する(第3段階)。具体的には、TMAH(水酸化テトラメチルアンモニウム)水溶液をエッチャントとするウェットエッチングや反応性イオンエッチング(RIE)などのドライエッチングによりシリコン基板51の第1の主面SF1の所定領域を除去する。この時、第1の金属膜55はエッチングマスクとして機能する。すなわち、第1の金属膜55が形成されていない、シリコン基板51の第1の主面SF1の所定領域を、選択的に除去する。以上の段階を経て、シリコン基板51の主面に凸部52を形成する。
(ニ)図4(c)に示すように、シリコン基板51の第1の主面SF1のうち、凸部52の周囲に第2の金属膜56を形成する(第7の工程)。具体的には、メッキ処理、スパッタリング、或いは化学的気相成長法(CVD)等の成膜方法により、シリコン基板51の第1の主面SF1上に、金、銅やアルミニウムからなる金属膜を堆積する。なお、金属膜は、マスクを介さずに、第1の主面SF1全体に堆積させてもよい。これにより、金属膜は、凸部52の頂上部及び凸部52の底面に堆積される。この場合、凸部52の周囲に堆積される金属膜を第2の金属膜56とし、凸部52の頂上部に堆積される金属膜を第1の金属膜55の一部とすればよい。すなわち、第1の金属膜55を、エッチングマスクとして成膜された部分と、第2の金属膜56と同時に成膜された部分とから成る。
(ホ)図4(d)に示すように、対向する第3の主面(図4における下面)SF3及び第4の主面(図4における上面)SF4を有するガラス基板54の第3の主面SF3をシリコン基板51の第1の主面SF1に重ね合わせる(第2の工程)。なお、重ね合わせたシリコン基板51とガラス基板54を、陽極接合、表面活性化結合、樹脂接着などの方法により接合してもよい。
(へ)その後、図4(e)に示すように、ガラス基板54に熱を加えて軟化させて、ガラス基板54の一部をシリコン基板51の凸部52の周囲に埋め込む(第3の工程)。具体的には、平坦な板状の加熱・加圧治具でガラス基板54とシリコン基板51を挟み、ガラス基板54をその屈伏点よりも高く且つシリコンの融点よりも低い温度まで加熱して軟化させる。そして、加熱・加圧治具を用いて、ガラス基板54とシリコン基板51をプレスする。プレス処理及びガラスの自重によって、軟化したガラス基板54の一部は、シリコン基板51の凸部52の周囲に埋め込まれる。なお、ガラス基板54とシリコン基板51の配置を入れ替えた場合、ガラスの自重の代りに、シリコン基板51の自重となる。
(ト)その後、ガラス基板54を冷却する(第4の工程)。そして、ガラス基板54の第4の主面SF4を均一に除去する(第5の工程)。第5の工程は、図4(f)に示すように、少なくともガラス基板54の第4の主面SF4に第1の金属膜55が露出するまで、実施する。この第5の工程において、少なくとも、研磨剤或いは研磨液による化学的作用を伴う機械的研磨を実施する。
具体的には、先ず、ガラス基板54の第4の主面SF4に対して、ダイヤモンド砥石を用いた研削を実施する。この研削は、ガラス基板54の第4の主面SF4に第1の金属膜55が露出する前に終了する。その後、ガラス基板54の第4の主面SF4に対して、化学機械研磨(CMP)を実施する。CMPは、ガラス基板54の第4の主面SF4に第1の金属膜55が露出するまで、実施する。これにより、凸部52の頂上面(第1の金属膜55)が露出したガラス基板54の第4の主面SF4を、鏡面に仕上げることができる。なお、「CMP」は、研磨剤或いは研磨液による化学的作用を伴う機械的研磨の一例である。
(チ)シリコン基板51の第2の主面SF2を均一に除去する(第8の工程)。第8の工程は、図4(f)に示すように、少なくともシリコン基板51の第2の主面SF2に第2の金属膜56が露出するまで、実施する。この第8の工程において、少なくとも、研磨剤或いは研磨液による化学的作用を伴う機械的研磨を実施する。
具体的には、先ず、シリコン基板51の第2の主面SF2に対して、ダイヤモンド砥石を用いた研削を実施する。この研削は、シリコン基板51の第2の主面SF2に第2の金属膜56が露出する前に終了する。その後、シリコン基板51の第2の主面SF2に対して、化学機械研磨(CMP)を実施する。CMPは、シリコン基板51の第2の主面SF2に第2の金属膜56が露出するまで、実施する。これにより、凸部52の周囲に形成された第2の金属膜56が露出したシリコン基板51の第2の主面SF2を、鏡面に仕上げることができる。
(リ)その後、シリコン基板51の第2の主面SF2に露出した第2の金属膜56を、ウェットエッチング方法により除去する(第9の工程)。具体的には、第2の金属膜56を溶解し、且つシリコン基板51及びガラス基板54へ損傷を与えないエッチャントを用いたウェットエッチングを、シリコン基板51の第2の主面SF2に対して実施すればよい。以上の工程を経て、図4(g)に示したガラス埋込シリコン基板を製造することができる。
尚、シリコン基板51の第2の主面SF2における段差は、第2の金属膜56の膜厚を調整することにより制御することができる。
尚、シリコン基板51の第2の主面SF2における段差は、第2の金属膜56の膜厚を調整することにより制御することができる。
なお、第1の金属膜55及び第2の金属膜56としては、ニッケル(Ni)、コバルト(Co)、銅(Cu)、金(Au)又はこれらの合金を用いればよい。これらの金属は、シリコン基板51ガラス基板54よりも、CMPにおける研磨レートが小さい。
以上説明したように、本発明の第1の実施の形態によれば、以下の作用効果が得られる。
図4(f)に示した第5の工程では、ガラス基板54の第4の主面SF4に第1の金属膜55が露出するまで、ガラス基板54の第4の主面SF4を均一に削り取る。また、第5の工程において、少なくとも、機械的研磨の一例としてのCMPを実施する。よって、第1の金属膜55は、第5の工程における機械的研磨時のストッパ層として機能する。すなわち、ガラス基板54を研磨し、研磨面に凸部52の頂上部が表出した時点で研磨を停止する研磨処理において、研磨面に表出するシリコンからなる凸部52の上に第1の金属膜55を配置する。これにより、研磨面上に存在するシリコン(凸部52)とガラス(ガラス基板54)を同時に研磨することなく、研磨処理を停止することができる。よって、シリコンとガラスの研磨レートの差に起因する研磨停止面の段差を抑制することができる。
同様に、図4(f)に示した第8の工程では、シリコン基板51の第2の主面SF2に第2の金属膜56が露出するまで、シリコン基板51の第2の主面SF2を均一に削り取る。また、第8の工程において、少なくとも、機械的研磨の一例としてのCMPを実施する。よって、第2の金属膜56は、第8の工程における機械的研磨時のストッパ層として機能する。すなわち、シリコン基板51を研磨し、研磨面に凸部52の周囲に埋め込まれたガラス基板54の一部が表出した時点で研磨を停止する研磨処理において、研磨面に表出するガラス基板54の上に第2の金属膜56を配置する。これにより、研磨面上に存在するシリコン基板51とガラス基板54を同時に研磨することなく、研磨処理を停止することができる。よって、シリコンとガラスの研磨レートの差に起因する研磨停止面の段差を抑制することができる。
また、MEMSデバイスの一例としての加速度センサチップAの第1の固定基板2として、図4に示したガラス埋込シリコン基板を適用した場合、図1~図3に示したように、ワイヤボンディングWを加速度センサチップAに接続する際のパッドとして、第1の金属膜55を用いることができる。よって、パッドを形成する工程を減らすことができる。
また、第1の工程は、平坦な第1の主面SF1を有するシリコン基板51を用意する第1段階と、シリコン基板51の第1の主面SF1の凸部52を形成する領域に、第1の金属膜55を選択的に形成する第2段階と、第1の金属膜55よりもシリコン基板51のエッチング速度が速い異方性のエッチング方法を用いて、平坦な第1の主面SF1を選択的に除去する第3段階とを有する。これにより、シリコン基板51を選択的にエッチングする第3段階において、第1の金属膜55をエッチングマスクとして利用することができる。よって、別途エッチングマスクを形成する工程が省略され、製造工程を簡略化することができる。
(第2の実施の形態)
図2及び図3に示した第1の固定基板2の形成に用いられるガラス基板20の他の例として、図5(e)に示したガラス埋込シリコン基板を適用してもよい。
図2及び図3に示した第1の固定基板2の形成に用いられるガラス基板20の他の例として、図5(e)に示したガラス埋込シリコン基板を適用してもよい。
図5(e)を参照して、第2の実施の形態に係わるガラス埋込シリコン基板の構成を説明する。ガラス埋込シリコン基板は、対向する表裏面を有するガラス基板54と、ガラス基板54の表裏面を貫通する配線部材52とを備える。配線部材52は、ガラス基板54の内部に配置されたシリコン部材52を備える。図5(e)のガラス埋込シリコン基板は、図4(g)のガラス埋込シリコン基板と比べて、ガラス基板54の表面に
第2の金属膜56が除去されることにより形成された段差がない点が異なっている。
第2の金属膜56が除去されることにより形成された段差がない点が異なっている。
図5(a)~図5(d)を参照して、図5(e)に示したガラス埋込シリコン基板の製造方法を説明する。
(イ)先ず、図5(a)及び図5(b)に示すように、単結晶シリコンから成るシリコン基板51の第1の主面SF1に、単結晶シリコンからなる凸部52を形成する(第1の工程)。凸部52は、その頂上部に第1の金属膜55を有する。この第1の工程は、第1の実施の形態と同じ工程であり、説明を省略する。
(ロ)図5(c)に示すように、対向する第3の主面(図5における下面)SF3及び第4の主面(図5における上面)SF4を有するガラス基板54の第3の主面SF3をシリコン基板51の第1の主面SF1に重ね合わせる(第2の工程)。この第2の工程も、第1の実施の形態と同じ工程であり、説明を省略する。
なお、第2の実施の形態では、シリコン基板51の第1の主面SF1のうち、凸部52の周囲に第2の金属膜56を形成する工程(第7の工程)を実施しない。
(ハ)その後、図5(d)に示すように、ガラス基板54に熱を加えて軟化させて、ガラス基板54の一部をシリコン基板51の凸部52の周囲に埋め込む(第3の工程)。その後、ガラス基板54を冷却する(第4の工程)。そして、ガラス基板54の第4の主面SF4を均一に除去する(第5の工程)。これらの第3~第5の工程も、第1の実施の形態と同じ工程であり、説明を省略する。
(ニ)シリコン基板51の第2の主面SF2を均一に除去する。この工程は、図4(f)に示した第8の工程とは異なり、少なくともシリコン基板51の第2の主面SF2にガラス基板54の一部が露出するまで、実施する。
具体的には、先ず、シリコン基板51の第2の主面SF2に対して、ダイヤモンド砥石を用いた研削を実施する。この研削は、シリコン基板51の第2の主面SF2にガラス基板54の一部が露出するまで実施する。その後、シリコン基板51の第2の主面SF2に対して、化学機械研磨(CMP)を実施する。これにより、ガラス基板54の一部が露出したシリコン基板51の第2の主面SF2を、鏡面に仕上げることができる。
以上の工程を経て、図5(e)に示したガラス埋込シリコン基板を製造することができる。
以上の工程を経て、図5(e)に示したガラス埋込シリコン基板を製造することができる。
第1の金属膜55が不要である場合は、これを以下のようにして除去することにより、シリコン基板51の内部にガラスだけが配置されたガラス埋込シリコン基板を製造することができる。
(ホ)ガラス基板54の第4の主面SF4に露出した第1の金属膜55を、ウェットエッチング方法により除去する(第6の工程)。具体的には、第1の金属膜55を溶解し、且つシリコン基板51及びガラス基板54へ損傷を与えないエッチャントを用いたウェットエッチングを、ガラス基板54の第4の主面SF4に対して実施すればよい。以上の工程を経て、シリコン基板51の内部にガラスだけが配置されたガラス埋込シリコン基板を製造することができる。
この際、第5の工程を終了した時点での第1の金属膜55の膜厚を十分に薄くすることにより、第1の金属膜55を除去しても、シリコン基板51の凸部52とガラス基板54の段差を小さくすることができる。もちろん、第6の工程を実施せずに、ガラス基板54の第4の主面SF4に露出した第1の金属膜55を残しておいても構わない。
この際、第5の工程を終了した時点での第1の金属膜55の膜厚を十分に薄くすることにより、第1の金属膜55を除去しても、シリコン基板51の凸部52とガラス基板54の段差を小さくすることができる。もちろん、第6の工程を実施せずに、ガラス基板54の第4の主面SF4に露出した第1の金属膜55を残しておいても構わない。
以上説明したように、第2の実施の形態では、シリコン基板51の第1の主面SF1のうち、凸部52の周囲に第2の金属膜56を形成する工程(第7の工程)を実施しない。このため、ストッパ層を用いることなく、シリコン基板51の第2の主面SF2の研磨処理を従来の方法で実施することができる。
以上の2つの実施形態で示した凸部52接続された第1の金属膜55は、例えば、図3等に示した固定電極25などとして利用することができる。
(その他の実施の形態)
上記のように、本発明は、2つの実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
上記のように、本発明は、2つの実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
上記した本発明の実施の形態では、第1の金属膜55を凸部52形成時のエッチングマスクとして用いた場合を示したが、本発明はこれに限定されない。例えば、図4(a)において、シリコン酸化膜を第1の金属膜55の代りに同じパターンで形成し、これをエッチングマスクとして用いてシリコン基板51をエッチングして凸部52を形成する。そして、シリコン酸化膜を除去後に、図4(b)において、金属膜を堆積して、第1の金属膜55及び第2の金属膜56を同時に形成すればよい。
また、シリコン基板51の主面に凸部52を形成する第1段階では、単結晶シリコンから成るシリコン基板51の一部を加工して、単結晶シリコンから成る凸部52を形成していた。しかし、これに限定されることない。例えば、単結晶シリコンから成るシリコン基板51の主面に、多結晶シリコンから成るシリコン膜を堆積し、シリコン膜の一部を除去して多結晶シリコンから成る凸部52を形成してもよい。この場合、多結晶シリコンから成るシリコン膜を堆積した後に、金属膜を堆積し、シリコン膜と金属膜の一部を選択的に除去して、多結晶シリコンから成る凸部52の頂上部に第1の金属膜55を形成すればよい。
更に、ガラス基板54の第4の主面SF4を均一に除去する工程(第5の工程)と、シリコン基板51の第2の主面SF2を均一に除去する工程(第8の工程)は、どちらを先に実施しても構わない。また、ガラス基板54の第4の主面SF4に露出した第1の金属膜55を除去する工程(第6の工程)や、シリコン基板51の第2の主面SF2に露出した第2の金属膜56を除去する工程(第9の工程)は、第5の工程や第8の工程の後であれば、いつ実施しても構わない。
本発明の実施の形態では、MEMSデバイスの一例として静電容量型の加速度センサチップAについて説明したが、本発明は、静電容量型の加速度センサチップA以外のMEMSデバイス、例えば、ピエゾ抵抗型の加速度センサチップ、ジャイロセンサ、マイクロアクチュエータ、マイクロリレー、赤外線センサ等や、ICチップなどにも適用することができる。即ち、センサ本体1によるセンシング対象は、加速度に限らず、圧力、角度、角速度等であってもよい。
このように、本発明はここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲に係る発明特定事項によってのみ限定されるものである。
Claims (4)
- 対向する第1の主面及び第2の主面を有するシリコン基板の第1の主面に、頂上部に第1の金属膜を有する凸部を形成する第1の工程と、
対向する第3の主面及び第4の主面を有するガラス基板の第3の主面をシリコン基板の第1の主面に重ね合わせる第2の工程と、
前記ガラス基板に熱を加えて軟化させて、当該ガラス基板の一部を前記シリコン基板の凸部の周囲に埋め込む第3の工程と、
前記ガラス基板を冷却する第4の工程と、
前記ガラス基板の第4の主面に前記第1の金属膜が露出するまで、前記ガラス基板の第4の主面を均一に削り取る第5の工程と、を有し、
前記第5の工程において、少なくとも、研磨剤或いは研磨液による化学的作用を伴う機械的研磨を実施する
ことを特徴とするガラス埋込シリコン基板の製造方法。 - 前記ガラス基板の第4の主面に露出した前記第1の金属膜を除去する第6の工程を更に備えることを特徴とする請求項1に記載のガラス埋込シリコン基板の製造方法。
- 前記第1工程と前記第2工程の間に、
前記凸部の周囲に第2の金属膜を形成する工程を有し、
前記第4工程の後に、
前記シリコン基板の第2の主面に前記第2の金属膜が露出するまで研磨剤或いは研磨液による化学的作用を伴う機械的研磨を実施することにより、前記シリコン基板の第2の主面を均一に削り取る工程と、
前記シリコン基板の第2の主面に露出した前記第2の金属膜を除去する工程と、を更に有することを特徴とする請求項1又は2に記載のガラス埋込シリコン基板の製造方法。 - 前記第1の工程は、
平坦な前記第1の主面を有するシリコン基板を用意する第1段階と、
前記シリコン基板の第1の主面の前記凸部を形成する領域に、前記第1の金属膜を選択的に形成する第2段階と、
前記第1の金属膜よりも前記シリコン基板のエッチング速度が速い異方性のエッチング方法を用いて、前記平坦な第1の主面を選択的に除去する第3段階と
を有することを特徴とする請求項1~3のいずれか一項に記載のガラス埋込シリコン基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012507098A JPWO2011118788A1 (ja) | 2010-03-26 | 2011-03-25 | ガラス埋込シリコン基板の製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010-071471 | 2010-03-26 | ||
JP2010071471 | 2010-03-26 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2011118788A1 true WO2011118788A1 (ja) | 2011-09-29 |
Family
ID=44673327
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2011/057403 WO2011118788A1 (ja) | 2010-03-26 | 2011-03-25 | ガラス埋込シリコン基板の製造方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JPWO2011118788A1 (ja) |
TW (1) | TW201222629A (ja) |
WO (1) | WO2011118788A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104991086A (zh) * | 2015-06-24 | 2015-10-21 | 上海芯赫科技有限公司 | 一种mems加速度传感器的加工方法及加速度传感器 |
CN107039252A (zh) * | 2015-11-20 | 2017-08-11 | 英飞凌科技股份有限公司 | 用于减薄衬底的方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104649221A (zh) * | 2015-01-19 | 2015-05-27 | 北京大学 | 一种复杂硅玻璃混合结构圆片的加工方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002043468A (ja) * | 2000-07-27 | 2002-02-08 | Fujitsu Ltd | 表裏導通基板及びその製造方法 |
JP2006047279A (ja) * | 2004-07-02 | 2006-02-16 | Alps Electric Co Ltd | ガラス基板及びそれを用いた静電容量型圧力センサ |
-
2011
- 2011-03-25 JP JP2012507098A patent/JPWO2011118788A1/ja active Pending
- 2011-03-25 WO PCT/JP2011/057403 patent/WO2011118788A1/ja active Application Filing
- 2011-03-28 TW TW100110630A patent/TW201222629A/zh unknown
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002043468A (ja) * | 2000-07-27 | 2002-02-08 | Fujitsu Ltd | 表裏導通基板及びその製造方法 |
JP2006047279A (ja) * | 2004-07-02 | 2006-02-16 | Alps Electric Co Ltd | ガラス基板及びそれを用いた静電容量型圧力センサ |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104991086A (zh) * | 2015-06-24 | 2015-10-21 | 上海芯赫科技有限公司 | 一种mems加速度传感器的加工方法及加速度传感器 |
CN104991086B (zh) * | 2015-06-24 | 2018-01-12 | 上海芯赫科技有限公司 | 一种mems加速度传感器的加工方法及加速度传感器 |
CN107039252A (zh) * | 2015-11-20 | 2017-08-11 | 英飞凌科技股份有限公司 | 用于减薄衬底的方法 |
CN107039252B (zh) * | 2015-11-20 | 2020-09-11 | 英飞凌科技股份有限公司 | 用于减薄衬底的方法 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2011118788A1 (ja) | 2013-07-04 |
TW201222629A (en) | 2012-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104303262B (zh) | 用于其中一部分暴露在环境下的密封mems设备的工艺 | |
JP4548793B2 (ja) | 半導体センサー装置およびその製造方法 | |
TWI417973B (zh) | 具微機電元件之封裝結構之製法 | |
CN105314592A (zh) | 晶片封装环境中制作al/ge键合的方法及由其生产的产品 | |
JP2008132587A (ja) | ウェハレベル真空パッケージデバイスの製造方法 | |
JPH1167820A (ja) | 半導体装置及びその製造方法 | |
KR101048085B1 (ko) | 기능성 소자 패키지 및 그 제조 방법 | |
TWI634069B (zh) | 混合整合構件及其製造方法 | |
TW201542309A (zh) | 用於將二個載體裝置作共晶結合的方法 | |
US20170297911A1 (en) | Mems gap control structures | |
JP5684233B2 (ja) | シリコン配線埋込ガラス基板及びその製造方法 | |
WO2011118788A1 (ja) | ガラス埋込シリコン基板の製造方法 | |
WO2012102291A1 (ja) | ガラス埋込シリコン基板およびその製造方法 | |
KR100661350B1 (ko) | Mems 소자 패키지 및 그 제조방법 | |
JP2010019693A (ja) | 加速度センサー装置 | |
WO2011118786A1 (ja) | ガラス埋込シリコン基板の製造方法 | |
JP2011204950A (ja) | 金属埋込ガラス基板及びその製造方法、及びmemsデバイス | |
JP2013036829A (ja) | シリコン埋込ガラス基板とその製造方法、シリコン埋込ガラス多層基板とその製造方法、静電式加速度センサ | |
KR100636823B1 (ko) | Mems 소자 패키지 및 그 제조방법 | |
JP2005228863A (ja) | 半導体装置の製造方法、半導体装置及びセンサ | |
WO2012102252A1 (ja) | 貫通電極付基板およびその製造方法 | |
JP5789788B2 (ja) | シリコン配線埋込ガラス基板及びその製造方法 | |
JP2010078425A (ja) | 加速度センサ | |
JP2001201418A (ja) | 静電容量型半導体圧力センサ及びその製造方法 | |
WO2011118787A1 (ja) | ガラス埋込シリコン基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 11759592 Country of ref document: EP Kind code of ref document: A1 |
|
WWE | Wipo information: entry into national phase |
Ref document number: 2012507098 Country of ref document: JP |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 11759592 Country of ref document: EP Kind code of ref document: A1 |