WO2011039883A1 - 光モジュール - Google Patents

光モジュール Download PDF

Info

Publication number
WO2011039883A1
WO2011039883A1 PCT/JP2009/067164 JP2009067164W WO2011039883A1 WO 2011039883 A1 WO2011039883 A1 WO 2011039883A1 JP 2009067164 W JP2009067164 W JP 2009067164W WO 2011039883 A1 WO2011039883 A1 WO 2011039883A1
Authority
WO
WIPO (PCT)
Prior art keywords
optical module
substrate
recess
semiconductor
wiring
Prior art date
Application number
PCT/JP2009/067164
Other languages
English (en)
French (fr)
Inventor
健一 田中
雅博 青木
俊樹 菅原
和彦 細見
Original Assignee
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立製作所 filed Critical 株式会社日立製作所
Priority to JP2011534017A priority Critical patent/JP5390623B2/ja
Priority to PCT/JP2009/067164 priority patent/WO2011039883A1/ja
Publication of WO2011039883A1 publication Critical patent/WO2011039883A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/02325—Mechanically integrated components on mount members or optical micro-benches
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/02208—Mountings; Housings characterised by the shape of the housings
    • H01S5/02212—Can-type, e.g. TO-CAN housings with emission along or parallel to symmetry axis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0225—Out-coupling of light
    • H01S5/02251—Out-coupling of light using optical fibres
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar

Definitions

  • the present invention relates to an optical module.
  • Patent Document 1 An example of an optical module used for optical communication is disclosed in Patent Document 1.
  • This optical module has an LD and a PD mounted on a printed circuit board, and is entirely covered with a transparent resin, leaving a part of the lead pins required for connection with an external circuit.
  • an electric signal is sent by passing a current of several tens of mA to drive the LD, whereas on the receiving side, the PD receives an electric signal with a small current of the order of ⁇ A or less. For this reason, in an optical module in which an LD and a PD are mixedly mounted, it is necessary to suppress the electric signal current flowing through the substrate to the order of several tens of nA in order to prevent electrical crosstalk.
  • the LD and PD are mounted close to each other in the same package. Therefore, when the conductor through which the LD drive signal flows and the conductor through which the PD light reception signal flows are close to each other, an electrical crosstalk occurs in which the electromagnetic field radiated by the drive signal is mixed into the light reception signal.
  • driving of an LD and a PD generally causes unnecessary electromagnetic field radiation and coupling to occur mainly between gold wires for extracting a signal from an element or a package.
  • An object of the present invention is to provide an optical module excellent in high-frequency transmission.
  • an optical module in which an optical element is mounted on a multilayer substrate, the multilayer substrate is provided with a recess with an inner layer wiring exposed on the bottom surface, and the optical element is accommodated in the recess and exposed on the bottom surface. Some are connected to the inner layer wiring.
  • FIG. 3 is a three-dimensional view illustrating an outline of the optical module according to the first embodiment.
  • FIG. 1 is a development view illustrating an outline of an optical module according to a first embodiment.
  • FIG. 3 is a cross-sectional view of the optical module according to the first embodiment, and is a cross-sectional view taken along line AB of FIG. It is a figure which shows the mode of the whole large sized board
  • FIG. 6 is a development view of an optical module according to Embodiment 2.
  • FIG. 1 is a development view illustrating an outline of an optical module according to a first embodiment.
  • FIG. 3 is a cross-sectional view of the optical module according to the first embodiment, and is a cross-sectional view taken along line AB of FIG. It is a figure which shows the mode of the whole large sized board
  • FIG. 6 is a development view of the optical module of Example 3. It is sectional drawing in AB of FIG. 6 is a three-dimensional external view of the optical module of Example 4. It is sectional drawing in AB of FIG. 6 is a three-dimensional external view of the optical module of Example 4. FIG. 6 is a development view of the optical module of Example 4. It is sectional drawing in AB of FIG. FIG. 10 is a three-dimensional external view of the optical module of Example 5. 10 is a schematic diagram of an optical module according to Embodiment 6. FIG. 10 is a schematic diagram of an optical module according to Example 7. FIG. 10 is a cross-sectional view illustrating an outline of an optical module according to Example 8. FIG.
  • FIG. 15 is a schematic diagram illustrating an external appearance of an optical module according to Example 12.
  • FIG. 15 is a schematic diagram illustrating an external appearance of an optical module according to Example 12. It is the schematic explaining the external appearance which mounted the optical module which concerns on Example 13 in a can stem. It is the schematic explaining the external appearance which mounted the optical module which concerns on Example 13 in a can stem.
  • FIG. 1 is a three-dimensional view for explaining the outline of the optical module according to the first embodiment
  • FIG. 2 is a development view for explaining the outline of the optical module according to the first embodiment
  • FIG. 3 is a cross-sectional view of the optical module according to the first embodiment, and shows a cross-sectional view taken along line AB of FIG.
  • the X direction in FIGS. 1 to 3 is the left-right direction
  • the Y direction is the front-rear direction
  • the Z direction is the up-down direction.
  • the optical module 1 is a laminated substrate on which three semiconductor members 10, a light emitting element 11 that is a semiconductor laser, a light receiving element 12 that is a photodiode, and a semiconductor IC 13 that is a transimpedance amplifier are mounted. 20 is provided.
  • the laminated substrate 20 includes concave portions 50 and 51.
  • the multilayer substrate 20 is composed of a three-layer multilayer substrate, and each layer is provided with a wiring pattern in accordance with the mounting form of the semiconductor member. Further, the lowermost wiring pattern has an extraction electrode 30 for connecting an external terminal.
  • the extraction electrode 30 for connecting the external terminal can be connected on the upper surface of the substrate by forming the lower substrate a little larger.
  • the optical module 1 When the optical module 1 is manufactured, in order to increase productivity and reduce manufacturing costs, a large substrate that is a circuit board having a large area is prepared, and a semiconductor member including an optical element is mounted on the large substrate. Thus, an assembly of optical modules is formed, and a large number of individual optical modules 1 are obtained by dividing the assembly. Since the optical module is obtained as an individual small unit as a result of the process as described above, the optical module is hereinafter referred to as a “single cell”. The details of the single cell manufacturing method will be described later.
  • the recess 50 shown in FIG. 1 includes a through hole 502 in the third layer substrate 21 and a through hole 501 in the second layer substrate 22. On the first layer substrate 23. Therefore, with respect to the recess 50, a part of the wiring pattern 31 of the first layer substrate 23 is exposed from the through holes 501 and 502.
  • the recess 51 shown in FIG. 1 is formed of a through hole 503 in the third layer substrate 21 of the laminated substrate, and the bottom surface of the recess 51 is on the second layer substrate 22. Therefore, regarding the recess 51, the wiring pattern 32 of the second-layer substrate 22 is exposed from the through hole 503.
  • the wiring pattern 31 of the substrate 23 and the wiring pattern 32 of the substrate 22 connected to the extraction electrode 30 for connecting the external terminal are electrically connected through the through hole 33.
  • Wiring patterns 30, 31, and 32 are microstrip lines or coplanar lines that enable low-loss high-frequency transmission.
  • the light emitting element 11 mounted on the single cell 1 is mounted on the first layer substrate 23 on the bottom surface of the recess 50 and is electrically connected to the wiring 31.
  • the wire 31 is used for electrical connection with the wire 31.
  • face-down bonding in which one side is mounted with solder without using a wire may be used.
  • the light receiving element 12 mounted on the single cell 1 and the transimpedance amplifier, which is the semiconductor IC 13 serving as a drive driver circuit are mounted on the wiring 32 of the substrate 22 on the bottom surface of the recess 51 and are electrically connected.
  • the wire 32 is used for electrical connection with the wiring 32, but face-down bonding in which one side is mounted with solder without using a wire may be used.
  • the height position in the single cell 1 of the light emitting element 11 mounted in the recess 50, the light receiving element 12 mounted in the recess 51, and the semiconductor IC 13 which is a drive driver circuit will be described.
  • the light emitting element 11 is mounted on the wiring 31 of the substrate 23, and the light receiving element 12 and the semiconductor IC 13 are mounted on the wiring 32 of the substrate 22.
  • the thickness of the second-layer substrate 22 is d1
  • the thickness of the third-layer substrate 21 is d2
  • the thickness of the light-emitting element 11 is d3
  • the thickness of the light-receiving element 12 and the semiconductor IC 13 that is the drive driver circuit is thicker. Is expressed as d4.
  • the thickness d1 of the second-layer substrate 22 is thicker than the thickness d3 of the light-emitting element 11, and further, the thickness d2 of the third-layer substrate 21 is added. It is located on the bottom of a recess surrounded by a much higher sidewall.
  • the thickness d2 of the third-layer substrate 21 is configured to be thicker than the thickness d4 of the light receiving element 12 and the semiconductor IC 13. Since the optical elements 11 and 12 and the semiconductor IC 13 of the present embodiment are mounted on the bottom surface of the concave portion of the laminated substrate, and the optical elements 11 and 12 are surrounded by the side walls, optical crosstalk and electrical crossing are performed. Talk is suppressed.
  • the optical crosstalk affects the light receiving sensitivity of the photodiode, and the electrical crosstalk causes deterioration of the high frequency characteristics. However, since they can be suppressed, the characteristics of the optical module are improved. Moreover, when making an electrical connection by wire bonding, it is preferable to store the wire in the recess.
  • each semiconductor member is surrounded by walls on all sides, the optical crosstalk between the light emitting element 11 and the light receiving element 12 can be reduced.
  • a thermal via is formed directly under a semiconductor member such as the light emitting element 11, the passive element 12, or the semiconductor IC 13, heat can be efficiently radiated to the outside.
  • an optical module manufacturing method When manufacturing an optical module, an assembly of optical modules is made using a large substrate, which is a circuit board having a large area.
  • FIG. 4 and 5 are diagrams showing a state when the mounting of the element on the large substrate is completed, and FIG. 4 shows an entire state of the large substrate on which the element is mounted.
  • FIG. It is an enlarged view of the part of the dotted line part of 4.
  • the large substrate 70 is preferably formed of a ceramic material such as an LTCC (Low Temperature Co-fired Ceramic) substrate, and is a multi-layer laminated substrate including, for example, three dielectric layers as described above.
  • LTCC Low Temperature Co-fired Ceramic
  • FIG. 2 there is a wiring pattern at a position corresponding to the mounting layout on the surface of the second layer substrate. Similarly, a wiring pattern also exists on the first-layer substrate surface at a position corresponding to the mounting layout and the second-layer substrate surface wiring pattern.
  • the large substrate 70 has a conductive layer in which a wiring pattern is formed between dielectric layers.
  • the wiring pattern formed in the conductive layer includes a wiring pattern on the front surface and the back surface, and through holes (if necessary). (Including thermal vias).
  • elements such as a light emitting element, a passive element, and a transimpedance amplifier are mounted in a plurality of recesses provided on the large substrate as described above.
  • the recesses provided on each of the large substrates 70 are mounted on the wiring pattern using an adhesive having conductivity with respect to electricity and heat.
  • the light emitting element may be mounted with high accuracy by image recognition or the like using a marker (not shown in the figure) on the multilayer substrate as a reference.
  • the light receiving element and the transimpedance amplifier are also aligned and mounted in the other recess with high accuracy.
  • the light emitting element 11, the light receiving element 12, and the semiconductor IC 13 may be wired by wire bonding or the like.
  • the large substrate 70 (mounted substrate) on which the mounting of the semiconductor member or the like is completed is an assembly of single cells, dicing is performed to complete the product as a single cell as shown in FIG.
  • FIG. 6 is a three-dimensional external view of the optical module of Example 2, and FIG. 7 is a development view thereof. Further, FIG. 8 is a cross-sectional view taken along the line AB of FIG.
  • the optical module of this example also includes a single cell 1 on which the light emitting element 11, the light receiving element 12, and the semiconductor IC 13 are mounted.
  • the single cell 1 includes the light emitting element 11, the light receiving element 12, and Concave portions 50 and 51 for accommodating the semiconductor IC 13 are provided and have the same configuration as that of the first embodiment. Therefore, the light emitting element 11 is a semiconductor laser, the light receiving element 12 is a photodiode, and the semiconductor IC 13 is a transimpedance amplifier.
  • the thickness of the light emitting element 11 is d3, the thickness of the thick semiconductor member of the light receiving element 12 and the semiconductor IC 13 is d4, and the thickness of the substrate 22 of the unit cell 1 is. d1, and the thickness of the substrate 21 is d2.
  • the semiconductor member mounted on the single cell 1 can be completely accommodated in the recess. Therefore, as shown in FIG. 6, the lid 40 can be placed in the recesses 50 and 51. Accordingly, since the light emitting element 11 and the light receiving element 12 can be individually sealed, the optical crosstalk between the light emitting element 11 and the light receiving element 12 can be drastically reduced.
  • the lids 40 may be lids 41 and 42 provided with a wavelength selection filter function.
  • FIG. 9 is a three-dimensional external view of the optical module of Example 3, and FIG. 10 is a development view thereof. Further, FIG. 11 is a cross-sectional view taken along the line AB of FIG.
  • the optical module of this example also includes a single cell 1 on which the light emitting element 11, the light receiving element 12, and the semiconductor IC 13 are mounted.
  • the single cell 1 includes the light emitting element 11, the light receiving element 12, and Concave portions 50 and 51 for accommodating the semiconductor IC 13 are provided and have the same configuration as that of the first embodiment.
  • Example 1 and Example 2 all electrode wirings for connection to the outside were connected to the wirings 31 of the substrate 23 through through holes and taken out.
  • the electrode wiring for connection to the outside is taken out by the wiring 31 on the substrate 23, and the wiring 32 on the substrate 22 is taken out by the wiring 32. Do.
  • a through hole is not necessary. Also, the electrical characteristics are improved.
  • FIG. 12 is a three-dimensional external view of the optical module of Example 4, and FIG. 13 is a development view thereof. Further, FIG. 14 is a cross-sectional view taken along the line AB of FIG.
  • the optical module of this example also includes a single cell 1 on which the light emitting element 11, the light receiving element 12, and the semiconductor IC 13 are mounted.
  • the single cell 1 includes the light emitting element 11, the light receiving element 12, and the like.
  • Concave portions 50 and 51 for housing the semiconductor IC 13 are provided, and the configuration is the same as in the first to third embodiments.
  • connection portion with the external wiring formed in the single cell 1 will be described.
  • all external connections were taken from the lowermost layer wiring
  • Example 3 external connections were taken from the wirings on the respective substrates. In this example, it is taken out from the wiring on the uppermost substrate.
  • the wiring 32 on the substrate 22 is connected to the electrode 35 of the substrate 21 through the through hole 34
  • the wiring 31 on the substrate 23 is connected to the electrode 35 of the substrate 21 through the through hole 34.
  • the electrode 35 of the uppermost substrate 21 is used for the connection.
  • an electrode for external extraction may be formed on the back surface of the substrate 23 through the through hole.
  • FIG. 15 is a cross-sectional view illustrating an outline of the optical module according to the fifth embodiment.
  • the optical module of this example also includes the single cell 1 on which the light emitting element 11, the light receiving element 12, and the semiconductor IC 13 are mounted.
  • the single cell 1 includes the light emitting element 11, the light receiving element 12, and the semiconductor IC 13.
  • Recesses 50 and 51 are provided for housing the same as in the first to fourth embodiments.
  • the relationship between the depths of the recesses 50 and 51 formed in the single cell 1 and the thickness of the semiconductor members of the light emitting element 11, the light receiving element 12, and the semiconductor IC 13 to be mounted will be described.
  • the relationship between the thicknesses d1 and d2 of the substrate 22 and the substrate 23 constituting the single cell 1 and the semiconductor member to be mounted, that is, the thickness d3 of the light emitting element 11, is d1. If + d2> d3, the light emitting element 11 can be completely accommodated in the recess. If the light emitting element 11 can be completely accommodated in the recess, it can be sealed using a lid having an optical element. At this time, d1 ⁇ d3 may be satisfied.
  • the thickness d2 of the substrate 23 is such that the light receiving element 12 and the semiconductor IC 13 accommodated in the recess. Of these, it is necessary to make it thicker than the thickness d4 of the thick semiconductor member (d2> d4).
  • d1 + d2> d3 and d2> d4 may be used to individually seal the recess 50 in which the light emitting element 11 is mounted and the recess 51 in which the light receiving element 12 is mounted.
  • D1 0 may be satisfied.
  • the recess 50 for mounting the light emitting element 11 and the recess 51 for mounting the light receiving element 12 can be individually sealed, optical crosstalk can be prevented.
  • FIG. 16A is a top view and FIG. 16B is a cross-sectional view illustrating an outline of an optical module according to the sixth embodiment.
  • the optical module of this example also includes the single cell 1 on which the light emitting element 11, the light receiving element 12, and the semiconductor IC 13 are mounted.
  • the single cell 1 includes the light emitting element 11, the light receiving element 12, and the semiconductor IC 13.
  • the recesses 52 and 53 are provided for housing the same as in the first to fifth embodiments.
  • the concave portion 53 is configured using a hole provided in the substrate 23 of FIG. 1, and the concave portion 52 is provided in the substrate 22 of FIG. 1 as shown in FIG. 16 (B). It is configured using only holes.
  • the recessed part 52 is sealed using the lid
  • the recess 53 can be sealed using the lid 401.
  • the case where it does not seal using a lid is also considered. In this case, the relationship between the depth of the recess and the thickness of the semiconductor member mounted on the recess is not questioned.
  • the concave portion 52 for mounting the light emitting element 11 and the concave portion 53 for mounting the light receiving element 12 can be individually “surrounded” or “sealed”, thereby preventing optical crosstalk. it can.
  • FIG. 17 is a (A) top view and (B) cross-sectional view for explaining the outline of the optical module according to the seventh embodiment.
  • the optical module of this example also includes the single cell 1 on which the light emitting element 11, the light receiving element 12, and the semiconductor IC 13 are mounted.
  • the single cell 1 includes the light emitting element 11, the light receiving element 12, and the semiconductor IC 13.
  • And recesses 54 and 55 are provided, and the configuration is the same as in the first to sixth embodiments.
  • the recesses 52 and 53 formed in the single cell 1 and a method for sealing it will be described.
  • the recess 53 has a configuration using holes provided in the substrate 23 of FIG. 1, and the recess 52 is provided in the substrate 22 of FIG. 1 as shown in FIG. It is configured using only holes.
  • the recess 52 is sealed using a lid 403 as shown in FIG.
  • the recess 53 covers only the upper part of the light receiving element 12 using the lid 404.
  • there may be a case where “enclosed on all sides” or “sealing” with a lid is not performed. In this case, the relationship between the depth of the recess and the thickness of the semiconductor member mounted on the recess is not questioned.
  • the concave portion 52 for mounting the light emitting element 11 and the concave portion 53 for mounting the light receiving element 12 can be individually “surrounded” or “sealed”, thereby preventing optical crosstalk. be able to.
  • FIG. 18 is a cross-sectional view illustrating an outline of an optical module according to the eighth embodiment.
  • the optical module of this example also includes the single cell 1 on which the light emitting element 11, the light receiving element 12, and the semiconductor IC 13 are mounted.
  • the single cell 1 includes the light emitting element 11, the light receiving element 12, and the semiconductor IC 13. Are provided in the same manner as in the first to sixth embodiments.
  • the lid also has an optical element.
  • the lid may have a refractive lens as shown in FIG.
  • the lens of the lid 405 is mounted after position adjustment so as to be optimal with respect to the optical axis of the light oscillated from the light emitting element 11.
  • the lens of the lid 406 is also mounted after position adjustment so as to be optimal with respect to the optical axis of the light input to the light receiving element 12.
  • the concave portion 56 for mounting the light emitting element 11 and the concave portion 57 for mounting the light receiving element 12 can be individually sealed, optical crosstalk can be prevented and input / output of light can be performed. It can also be performed with high efficiency.
  • FIG. 19 is a schematic diagram for explaining the external appearance of the optical module according to the ninth embodiment mounted on a can stem.
  • the cap and the like are omitted so that members mounted inside the can stem can be confirmed.
  • the multi-layer laminated substrate of the optical module of this example also includes a single cell 1 on which the light emitting element 11, the light receiving element 12, and the semiconductor IC 13 are mounted.
  • the single cell 1 includes the light emitting element 11 and the light receiving element. 12 and a recess for accommodating the semiconductor IC 13 are provided, and the configuration is the same as in the first to eighth embodiments.
  • the single cell 1 shown in FIGS. 6, 9, and 12 can be mounted on the can stem by the method shown in FIG.
  • FIG. 20 to 21 are schematic views for explaining the external appearance of the optical module according to the tenth embodiment mounted on the can stem
  • FIG. 20 is a top view of the three-dimensional external view of the optical module mounted on the can stem. Shows a view of only a single cell of the optical module as seen from the back side.
  • the multi-layer laminated substrate of the optical module of this example includes a single cell 1 on which the light emitting element 11, the light receiving element 12, and the semiconductor IC 13 are mounted.
  • the single cell 1 includes the light emitting element 11 and A recess for receiving the light receiving element 12 and the semiconductor IC 13 is provided, and the configuration is the same as in the first to eighth embodiments.
  • the single cell 1 mounted on the can stem of FIG. 19 is a modified version of the substrate of FIGS. 1, 6, 9, and 12, and external extraction wiring is extracted from the back surface as shown in FIG. Using this external lead-out wiring on the back surface, it is possible to establish an electrical connection directly with the lead pin of the can stem.
  • FIG. 22 is a schematic diagram for explaining an external appearance when packaging is performed after the optical module according to Example 11 is mounted on the can stem.
  • the multi-layer laminated substrate of the optical module of this example includes a single cell 1 on which the light emitting element 11, the light receiving element 12, and the semiconductor IC 13 are mounted.
  • the single cell 1 includes the light emitting element 11 and the light receiving element. 12 and a recess for accommodating the semiconductor IC 13 are provided, and the configuration is the same as in the first to eighth embodiments.
  • the single cell 1 is mounted on the can package by the method shown in FIG. 19 or FIG. 20, for example, an optical member 61 having a wavelength separation (WDM) filter and a lens member is mounted on the can stem. Then, in order to enable input / output by the optical fiber, in order to optically connect the fiber ferrule 63, the member 63 and the member 61 are connected using the spacer 62, and the assembly is completed.
  • the unit cell 1 can be sealed before the member 61 is mounted on the can stem.
  • 23 to 24 are schematic diagrams for explaining the appearance of the optical module according to the twelfth embodiment.
  • Wiring patterns 301, 302, 302, and 304 are formed for each layer of the multi-layer laminated substrate 201, 202, 203, and 204 of the single cell 1, respectively.
  • the respective signals can be assigned to the wiring 301, the wiring 302, the wiring 303, and the wiring 304 for transmission.
  • electrical crosstalk between signals can be reduced.
  • the wiring 302 on the substrate 202 is connected to the wiring 301 of the substrate 201 through a through hole.
  • the wiring 303 of the substrate 203 and the wiring 304 of the substrate 204 are electrically connected to the wiring 301 of the substrate 201.
  • all the wirings of each layer can be connected to the outside from the wirings 301 of the substrate 201.
  • a wiring pattern may be drawn to the back surface of the substrate 209 using a through hole, and an electrode for external extraction may be formed on the back surface of the substrate 209.
  • FIGS. 25 to 26 are schematic views for explaining the external appearance of the optical module according to the thirteenth embodiment mounted on a can stem.
  • Wiring patterns 305, 306, 307, and 308 are formed for each layer of the multi-layer laminated substrate 205, 206, 207, and 208 of the single cell 1, respectively.
  • the respective signals can be assigned to the wiring 305, the wiring 306, the wiring 307, and the wiring 308 for transmission. Thereby, electrical crosstalk between the signals can be reduced.
  • connection to the outside can be made from the wiring 305 of the substrate 205, the wiring 306 of the substrate 206, the wiring 307 of the substrate 207, and the wiring 308 of the substrate 208.
  • a wiring pattern may be drawn to the back surface of the substrate 205 using a through hole, and an electrode for external extraction may be formed on the back surface of the substrate 213.
  • the optical module is configured as a transmission / reception optical module. included.
  • An optical module comprising a semiconductor member and a substrate for mounting the semiconductor member, wherein the substrate having a wiring pattern formed on at least one surface of the substrate is laminated, and A concave portion is formed on one surface, and the semiconductor member is housed in the concave portion formed on one surface of the substrate, and is electrically connected to the wiring of the substrate.
  • the wiring pattern formed on the surface constitutes an electrode portion for external extraction.
  • the semiconductor member in the optical module of (1) is at least one of a light emitting element and a light receiving element. Further, the semiconductor member in the optical module of the present invention is the light emitting element and the light receiving element alone and a plurality thereof, or a combination of the light emitting element and the light receiving element.
  • the substrate of (1) is a kind of substrate selected from a printed circuit board and a ceramic substrate.
  • the substrate can be made of one kind of material, and a plurality of large substrates can be taken, so that the mounting cost including the assembly process can be reduced.
  • the board wiring of (1) is a type selected from a coplanar line and a microstrip line. With this configuration, a high frequency signal can be transmitted with low loss.
  • the substrate of (1) is provided with an electrical shield layer inside. With this configuration, electric crosstalk can be further reduced.
  • a thermal via is provided inside the substrate of (1), particularly immediately below the semiconductor member.
  • the depth of the concave portion is formed deeper than the height of the semiconductor member, and the concave portion is closed with a lid.
  • signal wiring is provided in each layer on at least one surface so that signals input to and output from different elements are transmitted to the wiring in each layer.
  • the substrate of (1) is provided with at least one or more through holes for connecting a wiring pattern formed on one surface with a wiring pattern formed on the other surface of the substrate,
  • the wiring formed on the surface constitutes an electrode for external extraction.
  • the substrate on which the wiring pattern is formed is laminated, and the wiring pattern is provided on each layer on at least one surface, so that the wiring of each layer has different elements.
  • Each input / output signal is transmitted.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)

Abstract

　高周波特性に優れた光モジュールを提供することが目的である。この目的を達成する手段の一例として、光素子が積層基板に実装された光モジュールであって、積層基板は底面に内層配線を露出させた凹部を備え、前記光素子は、前記凹部に収容され、かつ、底面に露出した内層配線に接続されているものがある。

Description

光モジュール
　本発明は、光モジュールに関する。
　光通信に用いる光モジュールの一例が特許文献１に開示されている。
　この光モジュールは、LDとPDがプリント基板上に実装され、外部回路との接続に必要とされるリードピン等の一部を残して、全体が透明樹脂で覆われている。
特開２００８-２９４１５２
　特許文献１に開示されている光モジュールでは、積層基板に発光素子であるレーザＬＤと受光素子であるホトダイオードＰＤを実装する場合、送信側から受信側へ電気信号が配線を通じて伝わってしまう、いわゆる電気的クロストークを抑制することが困難であった。
　通常、送信側ではＬＤを駆動するために数１０ｍＡの電流を流して電気信号を送るのに対し、受信側ではＰＤがμＡオーダー以下の小さな電流の電気信号を受信する。このため、ＬＤとＰＤとが混載された光モジュールにおいて、電気的クロストークを防ぐためには、基板を流れる電気信号の電流を数１０nＡオーダーに抑える必要がある。
　また、こうした光モジュールでは、ＬＤとＰＤが同一パッケージ内に近接して実装される。そのためＬＤの駆動信号が流れる導体とＰＤの受光信号が流れる導体との間が近接していると、駆動信号によって放射された電磁界が受光信号に混入する電気的なクロストークが発生する。特に、ＬＤとＰＤとの駆動一般に、不要な電磁界の放射と結合は、主に素子やパッケージから信号を取り出すための金ワイヤ間を通じて生ずることが多い。
　また、さらに、特許文献１に開示されている光モジュールでは、積層基板に発光素子と受光素子を実装する場合、発光素子と受光素子が同一平面上に位置しており、発光素子からの迷光を受光素子が受光してしまうという光学的クロストークの問題があった。
　本発明の目的は、高周波伝送に優れた光モジュールを提供することである。
　上記目的を解決するための手段は、特許請求の範囲に記載されたものである。
　その一例として、光素子が積層基板に実装された光モジュールであって、積層基板は底面に内層配線を露出させた凹部を備え、前記光素子は、前記凹部に収容され、かつ、底面に露出した内層配線に接続されているものがある。
　本発明によれば、光素子を実装した多層配線基板を用いた光モジュールの高周波特性を改善することができる。
実施例１に係る光モジュールの概略を説明する立体図である。 実施例１に係る光モジュールの概略を説明する展開図である。 実施例１に係る光モジュールの断面図で、図１のA-Bでの断面図である。 素子が実装された大型基板の全体の様子を示す図である。 図４の点線部の部分の拡大図である。 実施例２に係る光モジュールの立体外観図である。 実施例２に係る光モジュールの展開図である。 図６のA-Bにおける断面図である。 実施例３の光モジュールの立体外観図である。 実施例３の光モジュールの展開図である。 図９のA-Bにおける断面図である。 実施例４の光モジュールの立体外観図である。 実施例４の光モジュールの展開図である。 図１２のA-Bにおける断面図である。 実施例５の光モジュールの立体外観図である。 実施例６に係る光モジュールの概略図である。 実施例７に係る光モジュールの概略図である。 実施例８に係る光モジュールの概略を説明する断面図である。 実施例９に係る光モジュールをキャンステムに搭載した外観を説明する概略図である。 実施例１０に係る光モジュールをキャンステムに搭載した立体外観図を上面からみた図である。 実施例１０に係る光モジュールの単体セルだけを裏面からみた図を示す。 実施例１１に係る光モジュールについて説明する。 実施例１２に係る光モジュールの外観を説明する概略図である。 実施例１２に係る光モジュールの外観を説明する概略図である。 実施例１３に係る光モジュールをキャンステムに搭載した外観を説明する概略図である。 実施例１３に係る光モジュールをキャンステムに搭載した外観を説明する概略図である。
　以下、本発明に係る諸々の実施形態の構成及び作用について、図面を参照して説明する。なお、図面では、半導体部材として、光素子である発光素子及び受光素子、半導体ＩＣであるトランスインピーダンスアンプを用いる。また、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。また、図面の寸法比率は、説明のものと必ずしも一致していない。
　まず、図１を参照して、実施例１に係る半導体部材を積層基板に搭載した光モジュールの構成について説明する。
　図１は、実施例１に係る光モジュールの概略を説明する立体図、図２は、実施例１に係る光モジュールの概略を説明する展開図である。図３は、実施例１に係る光モジュールの断面図で、図１のA-Bでの断面図を示す。なお、本実施例の説明で、図1乃至３におけるX方向を左右方向、Y方向を前後方向、Z方向を上下方向とする。
　光モジュール１は、図１乃至図３に示すように、半導体部材１０として、半導体レーザである発光素子１１、ホトダイオードである受光素子１２、トランスインピーダンスアンプである半導体ＩＣ１３の３つが実装される積層基板２０を備えている。
　この積層基板２０は、凹部５０、５１を備えている。また、積層基板２０は、３段積層基板から構成されており、各層には、半導体部材の実装形態に合わせて配線パターンが施されている。さらに、最下層の配線パターンは、外部端子の接続用に取り出し電極３０が形成されている。下層の基板を少し大きめに形成しておくことで外部端子の接続用の取り出し電極３０を基板上面で接続できるようになっている。
　この光モジュール１を作製する際には、生産性を高めて製造コストを抑えるために、大面積の回路基板である大型基板を準備し、この大型基板に、光素子を含む半導体部材を実装して光モジュールの集合体を作り、この集合体を分割することによって個々の光モジュール１を多数個取りする。光モジュールは、上述のような工程の結果、個々の小さなユニットとして得られるので、以下、光モジュールを「単体セル」と称する。なお、ここでの単体セルの製造方法の詳細は後述する。
　図１に示す凹部５０は、図２に示すとおり、積層基板の３層目の基板２１の貫通穴５０２と２層目の基板２２の貫通穴５０１から構成されており、凹部５０の底面は、１層目の基板２３上となる。したがって、凹部５０に関しては、１層目の基板２３の配線パターン３１の一部が貫通穴５０１，５０２から露出していることになる。一方、図１に示す凹部５１は、図２に示すとおり、積層基板の３層目の基板２１の貫通穴５０３から構成されており、凹部５１の底面は２層目の基板２２上となる。したがって、凹部５１に関しては、２層目の基板２２の配線パターン３２が貫通穴５０３から露出していることになる。
　外部端子の接続用の取り出し電極３０と接続されている基板２３の配線パターン３１と基板２２の配線パターン３２は、スルーホール３３で電気的に接続されている。
　配線パターン３０、３１、３２は、マイクロストリップ線路もしくはコプレナー線路であり、低損失高周波伝送が可能となっている。
　単体セル１に搭載する発光素子１１は、凹部５０の底面の１層目の基板２３に搭載され、配線３１に電気的に接続される。本実施例では、ワイヤボンディングを用いて配線３１と電気的な接続を行なっているが、ワイヤを用いずに半田で片面実装するフェースダウンボンディングを用いても良い。一方、単体セル１に搭載する受光素子１２と、駆動ドライバ回路である半導体ＩＣ１３であるトランスインピーダンスアンプは、凹部５１の底面の基板２２の配線３２上に搭載され、電気的に接続されている。本実施例では、ワイヤボンディングを用いて配線３２と電気的な接続を行なっているが、ワイヤを用いずに半田で片面実装するフェースダウンボンディングを用いても良い。
　次に、凹部５０に搭載した発光素子１１と凹部５１に搭載した受光素子１２および駆動ドライバ回路である半導体ＩＣ１３の単体セル１における高さ位置に関して説明する。図３の断面図に示すとおり、発光素子１１は基板２３の配線３１に搭載され、受光素子１２および半導体ＩＣ１３は基板２２の配線３２に搭載されている。図３では、２層目の基板２２の厚みをｄ１、３層目の基板２１の厚みをｄ２、発光素子１１の厚みをｄ３、受光素子１２と駆動ドライバ回路である半導体ＩＣ１３の厚い方の厚みをｄ４として表現している。図３が示すとおり、２層目の基板２２の厚みｄ１は、発光素子１１の厚みｄ３よりも厚く、さらに、３層目の基板２１の厚みｄ２も加わり、発光素子１１は周囲を自分よりもはるかに高い側壁で囲まれた凹部の底面に配置されている。同様に、３層目の基板２１の厚みｄ２は、受光素子１２及び半導体ＩＣ１３の厚みｄ４よりも厚く構成されている。本実施例の光素子１１，１２及び半導体ＩＣ１３は、積層基板の凹部の底面に実装され、光素子１１，１２は側壁に囲まれた構造となっているので、光学的クロストーク及び電気的クロストークが抑制できている。光学的なクロストークはホトダイオードの受光感度に影響を与え、電気的なクロストークは高周波特性の劣化の原因となるが、それらを抑制できるので、光モジュールの特性が改善する。また、ワイヤボンディングで電気的な接続を行う場合には、ワイヤを凹部内に収納することが好ましい。
　また、各々の半導体部材は四方が壁で囲まれていることから、発光素子１１と受光素子１２との間の光学的なクロストークを減少させることができている。
　また、発光素子１１、受動素子１２、半導体ＩＣ１３などの半導体部材直下にサーマルビアを形成すれば、効率良く外部に熱を放熱することができる。
　次に、図４を用いて、光モジュールの製造方法について説明する。光モジュールを製造する際は、大面積の回路基板である大型基板を用いて、光モジュールの集合体を作る。
　図４、５は、大型基板への素子の実装が完了したときの様子を示す図であり、図４は、素子が実装された大型基板の全体の様子を示しており、図５は、図４の点線部の部分の拡大図である。
　大型基板７０は、好ましくは、LTCC（Low Temperature Co-fired Ceramics）基板などのセラミック材料で形成され、また、例えば、上述のように３層の誘電体層を含んでいる多段積層基板である。
　図２に示すように、２層目の基板表面には実装レイアウトに対応した位置に配線パターンが存在する。同様にして、実装レイアウトと２層目の基板表面の配線パターンに対応した位置に１層目の基板表面にも配線パターンが存在する。
　大型基板７０は、誘電体層間には配線パターンが形成された導電層を有しており、その導電層に形成される配線パターンは、表面や裏面の配線パターンと、必要に応じてスルーホール（サーマルビアを含む）で電気的に接続されている。
　光モジュール製造の際は、まず、以上のような大型基板に設けてある複数の凹部に発光素子、受動素子、トランスインピーダンスアンプなどの素子を実装する。
　まず、大型基板７０の各々の基板に設けた凹部に対して、電気と熱に関して伝導性を有する接着剤を用いて配線パターン上に実装する。このとき、積層基板上のマーカ（図では省略）を基準として画像認識等により、高精度に発光素子が実装されてもよい。同様にして、もう一つの凹部に受光素子、トランスインピーダンスアンプに関しても、各々高精度に位置合わせされて実装される。発光素子１１、受光素子１２、半導体ＩＣ１３は、ワイヤボンディング等による配線がなされてもよい。
　半導体部材等の実装が完了した大型基板７０（実装済み基板）は、単体セルの集合体であることから、ダイシングし、図１に示すような単体セルとして、製品が完成する。
　次に、図６乃至８を用いて、実施例２に係る光モジュールについて説明する。
　図６は実施例２の光モジュールの立体外観図であり、図７はその展開図である。さらに図８は、図６のA-Bにおける断面図である。
　本例の光モジュールも、図６乃至８から分かるように、発光素子１１と受光素子１２と半導体ＩＣ１３が実装される単体セル１を備え、前記単体セル１には発光素子１１と受光素子１２と半導体ＩＣ１３を収容するための凹部５０、５１が設けてあり、実施例１と同様の構成である。従って、発光素子１１は半導体レーザであり、受光素子１２はホトダイオードであり、半導体ＩＣ１３は、トランスインピーダンスアンプである。
　次に、単体セル１に形成されている凹部５０、５１の深さに関して説明する。このとき、図８の断面図に示すとおり、発光素子１１の厚さをd3、受光素子１２と半導体ＩＣ１３のうち厚みの厚い半導体部材の厚さをd4、単体セル１の基板２２の厚さをd1、基板２１の厚さをd2とする。図８の断面図に示すとおり、d1＋d2＞d3、かつd2＞d4の場合には、単体セル１に搭載する半導体部材は凹部に完全に収容できる。よって、図６に示すとおり、凹部５０、５１に蓋４０をすることができる。したがって、発光素子１１と受光素子１２を各々個別に密閉することができるため、発光素子１１と受光素子１２との間の光学的クロストークを激減させることができる。
　図７、８で示すように、蓋４０に対して波長選択フィルタの機能を付与した蓋４１、４２にしてもよい。
　次に、図９乃至１１を用いて、実施例１３に係る光モジュールについて説明する。
　図９は実施例３の光モジュールの立体外観図であり、図１０はその展開図である。さらに図１１は、図９のA-Bにおける断面図である。
　本例の光モジュールも、図９乃至１１から分かるように、発光素子１１と受光素子１２と半導体ＩＣ１３が実装される単体セル１を備え、前記単体セル１には発光素子１１と受光素子１２と半導体ＩＣ１３を収容するための凹部５０、５１が設けてあり、実施例１と同様の構成である。
　次に、単体セル１に形成されている外部配線との接続部分に関して説明する。実施例１と実施例２では、外部との接続用の電極配線は、スルーホールを通じて基板２３の配線３１にすべて接続し、取り出しを行なった。本例では、図９乃至１１に示すとおり、外部との接続用の電極配線は、基板２３上の配線３１の取り出しは配線３１にて行い、基板２２上の配線３２の取り出しは配線３２にて行う。このように、各々の層から直接取り出すことにより、スルーホールが必要なくなる。また、電気的な特性も改善される。
　次に、図１２乃至１４を用いて、実施例４に係る光モジュールについて説明する。
　図１２は実施例４の光モジュールの立体外観図であり、図１３はその展開図である。さらに図１４は、図１２のA-Bにおける断面図である。
　本例の光モジュールも、図１２乃至１４から分かるように、発光素子１１と受光素子１２と半導体ＩＣ１３が実装される単体セル１を備え、前記単体セル１には発光素子１１と受光素子１２と半導体ＩＣ１３を収容するための凹部５０、５１が設けてあり、実施例１乃至３と同様の構成である。
　次に、単体セル１に形成されている外部配線との接続部分に関して説明する。実施例１と２では外部との接続を全て最下層の配線から、実施例３では外部との接続は、各々の基板上の配線から各々取り出す構成であった。本例では、最上層の基板上の配線から取り出す。図１２乃至１４に示すとおり、基板２２上の配線３２は、スルーホール３４を通じて基板２１の電極３５に接続、基板２３上の配線３１は、スルーホール３４を通じて基板２１の電極３５に接続し、外部との接続を最上層の基板２１の電極３５を用いる。もちろん、スルーホールを通じて、基板２３の裏面に外部取り出し用の電極を形成してもよい。
　次に、図１５を用いて、実施例５に係る光モジュールについて説明する。
　図１５は、実施例５に係る光モジュールの概略を説明する断面図である。
　本例の光モジュールも、図１５から分かるように、発光素子１１と受光素子１２と半導体ＩＣ１３が実装される単体セル１を備え、前記単体セル１には発光素子１１と受光素子１２と半導体ＩＣ１３を収容するための凹部５０、５１が設けてあり、実施例１～４と同様の構成である。
　次に、単体セル１に形成されている凹部５０および５１の深さと搭載する発光素子１１、受光素子１２、半導体ＩＣ１３の半導体部材の厚さとの関係に関して説明する。図１５（A）に示すとおり、単体セル１を構成している基板２２と基板２３のそれぞれの厚さd1、d2と搭載する半導体部材、つまり発光素子１１の厚さd３との関係が、d1+d2>d3であれば、発光素子１１を凹部に完全に収容することできる。発光素子１１を凹部に完全に収容することができれば、光学要素を持ち合せた蓋を用いて、密閉することができる。なお、このとき、d1<d3であってもよい。
　一方、図１５（A）に示すとおり、凹部５１に関しては、光学要素を持ち合わせた蓋を用いて凹部を密閉するには、基板２３の厚さd2は、凹部に収容する受光素子１２と半導体ＩＣ１３のうち厚みのある半導体部材の厚さd4よりも厚くする必要がある（d2>d4）。
　図１５（B）に示すとおり、発光素子１１を搭載する凹部５０と受光素子１２を搭載する凹部５１をそれぞれ個別に密閉するためには、d1+d2>d3、d2>d4であれば良いので、d1=0であっても良い。
　上述するように、発光素子１１を搭載する凹部５０と受光素子１２を搭載する凹部５１をそれぞれ個別に密閉することができるので、光クロストークを防止することができる。
　　次に、図１６を用いて、実施例６に係る光モジュールについて説明する。
　図１６は、実施例６に係る光モジュールの概略を説明する（A）上面図、（B）断面図である。
　本例の光モジュールも、図１６から分かるように、発光素子１１と受光素子１２と半導体ＩＣ１３が実装される単体セル１を備え、前記単体セル１には発光素子１１と受光素子１２と半導体ＩＣ１３を収容するための凹部５２、５３が設けてあり、実施例１～５と同様の構成である。
　次に、単体セル１に形成されている凹部５２および５３とそれを密閉する方法に関して説明する。図１６（A）（B）に示すとおり、凹部５３は図１の基板２３に設けた穴を用いた構成であり、凹部５２は図１６（B）に示すとおり図１の基板２２に設けた穴のみを用いて構成されている。このとき、凹部５２は図１６に示すとおり、蓋４０２を用いて密閉される。一方、凹部５３は蓋４０１を用いて密閉することができる。もちろん、蓋を用いて密閉しない場合も考えられる。この場合には、凹部の深さと凹部に搭載する半導体部材の厚みとの間の関係は不問となる。
　上述するように、発光素子１１を搭載する凹部５２と受光素子１２を搭載する凹部５３をそれぞれ個別に「四方を囲う」、あるいは「密閉する」ことができるので、光クロストークを防止することができる。
　次に、図１７を用いて、実施例７に係る光モジュールについて説明する。
　図１７は、実施例７に係る光モジュールの概略を説明する（A）上面図、（B）断面図である。
　本例の光モジュールも、図１７から分かるように、発光素子１１と受光素子１２と半導体ＩＣ１３が実装される単体セル１を備え、前記単体セル１には発光素子１１と受光素子１２と半導体ＩＣ１３を収容するための凹部５４、５５が設けてあり、実施例１～６と同様の構成である。
　次に、単体セル１に形成されている凹部５２および５３とそれを密閉する方法に関して説明する。図１７（A）（B）に示すとおり、凹部５３は図１の基板２３に設けた穴を用いた構成であり、凹部５２は図１７（B）に示すとおり図１の基板２２に設けた穴のみを用いて構成されている。このとき、凹部５２は図１７に示すとおり、蓋４０３を用いて密閉される。一方、凹部５３は蓋４０４を用いて受光素子１２の上部のみ覆っている。もちろん、「四方を囲う」あるいは蓋を用いて「密閉する」ことをしない場合も考えられる。この場合には、凹部の深さと凹部に搭載する半導体部材の厚みとの間の関係は不問となる。
　上述するように、発光素子１１を搭載する凹部５２と受光素子１２を搭載する凹部５３をそれぞれ個別に「四方を囲う」、あるいは「密閉する」ことができるので、光学的なクロストークを防止することができる。
　次に、図１８を用いて、実施例８に係る光モジュールについて説明する。
　図１８は、実施例８に係る光モジュールの概略を説明する断面図である。
　本例の光モジュールも、図１８から分かるように、発光素子１１と受光素子１２と半導体ＩＣ１３が実装される単体セル１を備え、前記単体セル１には発光素子１１と受光素子１２と半導体ＩＣ１３を収容するための凹部５６、５７が設けてあり、実施例１～６と同様の構成である。
　次に、単体セル１に形成されている凹部５６および５７を密閉するための蓋に関して説明する。これまで述べてきたとおり、蓋は光学要素を兼ね備えたものであり、例えば、図１８に示すとおり屈折性を持つレンズを有してあっても良い。図１８に示すとおり、蓋４０５のレンズは発光素子１１からの発振される光の光軸に対して最適になるように、位置調整の後、搭載される。一方、蓋４０６のレンズも受光素子１２に入力される光の光軸に対して最適となるように、位置調整の後、搭載される。
　上述するように、発光素子１１を搭載する凹部５６と受光素子１２を搭載する凹部５７をそれぞれ個別に密閉することができるので、光クロストークを防止することができる上に、光の入出力を高効率にて行うこともできる。
　次に、図１９を用いて、実施例９に係る光モジュールについて説明する。
　図１９は、実施例９に係る光モジュールをキャンステムに搭載した外観を説明する概略図である。なお、図はキャンステムの内部に搭載される部材が確認できるように、キャップ等は省いて記載してある。
　本例の光モジュールの多段積層基板も、図１９から分かるように、発光素子１１と受光素子１２と半導体ＩＣ１３が実装される単体セル１を備え、前記単体セル１には発光素子１１と受光素子１２と半導体ＩＣ１３を収容するための凹部が設けてあり、実施例１～８と同様の構成である。
　以下に、単体セル１をキャンステムに搭載する方法に関して説明する。例えば、図１に示す単体セル１の外部接続用の配線３０を用いて、キャンステムのリードピンとの電気的接続を行なうことができる。もちろん、図１の他にも、図６、図９、図１２に示す単体セル１が、図１９に示すとおりの手法でキャンステムに搭載することができる。
　次に、図２０乃至２１を用いて、実施例１０に係る光モジュールについて説明する。
　図２０乃至２１は、実施例１０に係る光モジュールをキャンステムに搭載した外観を説明する概略図であり、図２０は光モジュールをキャンステムに搭載した立体外観図を上面からみた図、図２１は光モジュールの単体セルだけを裏面からみた図を示す。
　本例の光モジュールの多段積層基板も、図２０乃至２１から分かるように、発光素子１１と受光素子１２と半導体ＩＣ１３が実装される単体セル１を備え、前記単体セル１には発光素子１１と受光素子１２と半導体ＩＣ１３を収容するための凹部が設けてあり、実施例１～８同様の構成である。
　以下に、単体セル１をキャンステムに搭載する方法に関して説明する。図１９のキャンステムに搭載する単体セル１は、図１、図６、図９、図１２の基板の変形版であり、外部取り出し配線を図２１に示すとおり、裏面から取り出している。この裏面の外部取り出し配線を用いて、直接キャンステムのリードピンとの間で電気的接続をとることができる。
　次に、図２２を用いて、実施例１１に係る光モジュールについて説明する。
　図２２は、実施例１１に係る光モジュールをキャンステムに搭載した後、パッケージ化を行なったときの外観を説明する概略図である。
　本例の光モジュールの多段積層基板も、図２２から分かるように、発光素子１１と受光素子１２と半導体ＩＣ１３が実装される単体セル１を備え、前記単体セル１には発光素子１１と受光素子１２と半導体ＩＣ１３を収容するための凹部が設けてあり、実施例１～８と同様の構成である。
　次に、単体セル１をキャンステムに搭載し、パッケージに収める手法に関して説明する。図１９又は図２０に示す方法にて、単体セル１をキャンパッケージに搭載した後、例えば、波長分離（WDM）フィルターおよびレンズ部材を有した光学部材６１をキャンステムに搭載する。そして、光ファイバーによる入出力を可能にするために、ファイバーフェルール６３を光学的に接続するために、スペーサー６２を用いて、部材６３と部材６１を接続して、組み立てが完了となる。もちろん、部材６１をキャンステムに搭載する前に、単体セル１を封止することもできる。
　次に、図２３乃至２４を用いて、実施例１２に係る光モジュールについて説明する。
　図２３乃至２４は、実施例１２に係る光モジュールの外観を説明する概略図である。
　単体セル１の多段積層基板２０１、２０２、２０３、２０４の各層ごとにそれぞれ配線パターン３０１、３０２、３０２、３０４が形成されている。
　図２３に示すとおり、例えば４種類の異なる電気信号を伝送する場合、それぞれの信号を配線３０１、配線３０２、配線３０３、配線３０４に割り当てて伝送することができる。それにより、各々信号間の電気的なクロストークが低減することができる。なお、この場合、基板２０２上の配線３０２はスルーホールを通じて基板２０１の配線３０１に接続する。基板２０３の配線３０３、基板２０４の配線３０４も同様にして、基板２０１の配線３０１に電気的な接続を行なう。上述により、各層の各配線と外部との接続はすべて基板２０１の配線３０１から行なうことができる。図２４に示すように、基板２０１の代わりに、スルーホールを用いて基板２０９の裏面まで配線パターンを引き、基板２０９の裏面に外部取り出し用の電極を形成してもよい。
　次に、図２５乃至２６を用いて、実施例１３に係る光モジュールについて説明する。
　図２５乃至２６は、実施例１３に係る光モジュールをキャンステムに搭載した外観を説明する概略図である。
　単体セル１の多段積層基板２０５、２０６、２０７、２０８の各層ごとにそれぞれ配線パターン３０５、３０６、３０７、３０８が形成されている。
　図２５に示すとおり、例えば４種類の異なる電気信号を伝送する場合、それぞれの信号を配線３０５、配線３０６、配線３０７、配線３０８に割り当てて伝送することができる。それにより、各信号間での電気的なクロストークを低減させることができる。なお、この場合、外部との接続は、基板２０５の配線３０５、基板２０６の配線３０６、基板２０７の配線３０７、基板２０８の配線３０８から行なうことができる。図２６に示すように、スルーホールを用いて基板２０５の裏面まで配線パターンを引き、基板２１３の裏面に外部取り出し用の電極を形成してもよい。
　以上では、光モジュールを送受信用光モジュールとして構成した例で説明したが、本発明は、この形態に限定されることはなく、送信用のみ、受信用のみ、または、光電気素子混載モジュール等が含まれる。
　また、これまでの実施例では、以下の発明が含まれている点を明記しておく。
　（１）半導体部材と、前記半導体部材を搭載するための基板とを備える光モジュールであって、前記基板の少なくとも一方の面に配線パターンが形成された該基板が積層されるとともに、前記基板の一方の面には凹部が形成され、前記半導体部材は前記基板の一方の面に形成された該凹部内に収容されているとともに、前記基板の配線と電気的に接続され、前記基板の一方の面に形成された前記配線パターンは、外部取り出し用の電極部を構成することを特徴とする。この構成により、光モジュール内の狭空間に半導体部材を電気的な接続を確保しつつ集積し、実装することが可能となり、発光素子と受光素子間における電気的および光学的なクロストークといった両特性を同時に低減させることができる。
　（２）（１）の光モジュールにおける半導体部材を、発光素子、および受光素子の少なくとも一つとする。また、上記発明の光モジュールにおける半導体部材を、前記発光素子および受光素子単体および複数、あるいは前記発光素子と受光素子の組み合わせとする。
　（３）（１）の基板を、プリント基板、セラミック基板から選択される一種の基板とする。この構成により、上記基板は一種類の材料から構成でき、大型基板からの複数個取りができるため、組み立て工程を含む実装コストを安価にすることができる。
　（４）（１）の基板の配線を、コプレーナー線路、およびマイクロストリップ線路から選択される一種とする。この構成により、高周波信号を低損失にて伝送することができる。
　（５）（１）の基板を、内部に電気的シールド層を有するようにする。この構成により、電気クロストークをさらに低減することができる。
　（６）（１）の基板内部、特に半導体部材の直下に、サーマルビアが設けておく。この構成により、光モジュールにおける半導体部材で発生する熱を効率良く外部基板に伝導することができる。
　（７）（１）の基板の一方の面に形成された前記凹部にあって、前記凹部の深さは半導体部材の高さより深く形成され、前記凹部は蓋にて塞いでおく。この構成により、半導体部材を個々に完全に密閉できるため、密閉しない場合に比べて光学的なクロストークを防ぐことができる。上記記載の蓋に関する「光学要素」とは、入射する光に対して何らかの光学的作用（例えば、反射、透過、屈折、回折等）を与えるものをいい、例えば、レンズや回折格子などが挙げられる。この構成により、光の入出力を効率良く行なうことが可能である。
　（８）（１）の基板において、少なくとも一方の面に信号配線をそれぞれの層に設け、それぞれの層の配線に異なる素子に入出力する信号がそれぞれ伝送されるようにする。この構成により、異なる素子に入出力する信号間において、電気的なクロストークを低減することができる。
　（９）（１）の基板には、一方の面に形成された配線パターンを基板の他方の面に形成された配線パターンと接続するために少なくとも一つ以上のスルーホールが設けられ、他方の面に形成された前記配線は外部取り出し用の電極を構成する。この構成により、外部接続を簡便に行なうことができ、外部との信号送受を容易に行なうことができる。
　（１０）（１）の基板において、配線パターンが形成された基板が積層される基板にあって、少なくとも一方の面に配線パターンをそれぞれの層に設けて、それぞれの層の配線に異なる素子に入出力する信号がそれぞれ伝送されるようにする。この構成により、異なる素子に入出力する信号間において、電気的なクロストークを低減することができる。
１、１’、１’’…光モジュール、
１０…半導体部材、１１、１０１…発光素子、１２、１０２…受光素子、１３、１０３…電子デバイスからなる駆動ドライバ回路
２０…積層基板、２１…３層目の基板、２２…２層目の基板、２３…１層目の基板、
２０１、２０５、２０９、２１３…１層目の基板、
２０２、２０６、２１０、２１４…２層目の積層基板、
２０３、２０７、２１１、２１５…３層目の積層基板、
２０４、２０８、２１２、２１６…４層目の積層基板
３０…線路、３１…１層目のストリップ線路、３２…２層目のストリップ線路、３３、３４…スルーホール、３５…外部との接続配線電極、
３０１、３０５、３０９、３１３…１層目のストリップ線路、
３０２、３０６、３１０、３１４…２層目のストリップ線路、
３０３、３０７、３１１、３１５…３層目のストリップ線路、
３０４、３０８、３１２、３１６…４層目のストリップ線路
４０…蓋、４１…凹部を塞ぐためのフィルター機能を有する蓋、４２…凹部を塞ぐためのフィルター機能を有する蓋、４０５、４０６…レンズ、あるいはレンズ付フィルター、
５０、５１、５２、５３、５４、５５、５６、５７…凹部、５０１…凹部のための２層目の基板上に設けた貫通穴、５０２…凹部のための３層目の基板上に設けた貫通穴、５０３…凹部のための３層目の基板上に設けたもう１つの貫通穴
６０…キャンステム、６１…レンズや誘電体多層膜フィルターなどの光学要素を含む部材、６２…ファイバーフェルールを支えるスリーブ、６３…ファイバーフェルール
７０…大型基板

Claims (19)

  1. 　光素子が積層基板に実装された光モジュールであって、
    　積層基板の一方の面は、底面に内層配線を露出させた凹部を備え、
    　前記光素子は、前記凹部に収容され、かつ、底面に露出した内層配線に接続されていることを特徴とする光モジュール。
  2. 　請求項１において、
    　前記光素子は、発光素子又は受光素子であることを特徴とする光モジュール。
  3. 　請求項１において、
    　前記積層基板は、プリント基板又はセラミック基板であることを特徴とする光モジュール。
  4. 　請求項１において、
    　前記積層基板は、コプレーナー線路又はマイクロストリップ線路を備えることを特徴とする光モジュール。
  5. 　請求項１において、
    　前記積層基板は、配線層間に設けられたシールド層を備えることを特徴とする光モジュール。
  6. 　請求項１において、
    　前記積層基板は、前記光素子の直下にサーマルビアを備えることを特徴とする光モジュール。
  7. 　請求項１において、
    　前記凹部の側壁は光素子の高さより高く、前記側壁上に前記凹部を塞ぐ蓋が配置されていることを特徴とする光モジュール。
  8. 　請求項７において、
    　前記蓋は、光学要素を含むことを特徴とする光モジュール。
  9. 　請求項７において、
    　前記凹部は前記蓋にて封止されていることを特徴とする光モジュール。
  10. 　請求項１において、
    　前記積層基板の他方の面に形成された配線は、外部の素子と接続されていることを特徴とする光モジュール。
  11. 　光素子と半導体ＩＣとが積層基板に実装された光モジュールであって、
    　積層基板の一方の面は、底面に内層配線を露出させた凹部を備え、
    　前記半導体ＩＣは、前記凹部に収容され、かつ、底面に露出した内層配線に接続されていることを特徴とする光モジュール。
  12. 　請求項１１において、
    　前記半導体ＩＣは、前記光素子を駆動するドライバ回路であることを特徴とする光モジュール。
  13. 　請求項１１において、
    　前記積層基板は、プリント基板又はセラミック基板であることを特徴とする光モジュール。
  14. 　請求項１１において、
    　前記積層基板は、コプレーナー線路又はマイクロストリップ線路を備えることを特徴とする光モジュール。
  15. 　請求項１１において、
    　前記積層基板は、配線層間に設けられたシールド層を備えることを特徴とする光モジュール。
  16. 　請求項１１において、
    　前記積層基板は、前記半導体ＩＣの直下にサーマルビアを備えることを特徴とする光モジュール。
  17. 　請求項１１において、
    　前記凹部の側壁は半導体ＩＣの高さより高く、前記側壁上に前記凹部を塞ぐ蓋が配置されていることを特徴とする光モジュール。
  18. 　請求項１７において、
    　前記凹部は前記蓋にて封止されていることを特徴とする光モジュール。
  19. 　請求項１１において、
    　前記積層基板の他方の面に形成された配線は、外部の素子と接続されていることを特徴とする光モジュール。
PCT/JP2009/067164 2009-10-01 2009-10-01 光モジュール WO2011039883A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011534017A JP5390623B2 (ja) 2009-10-01 2009-10-01 光モジュール
PCT/JP2009/067164 WO2011039883A1 (ja) 2009-10-01 2009-10-01 光モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/067164 WO2011039883A1 (ja) 2009-10-01 2009-10-01 光モジュール

Publications (1)

Publication Number Publication Date
WO2011039883A1 true WO2011039883A1 (ja) 2011-04-07

Family

ID=43825737

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/067164 WO2011039883A1 (ja) 2009-10-01 2009-10-01 光モジュール

Country Status (2)

Country Link
JP (1) JP5390623B2 (ja)
WO (1) WO2011039883A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017094279A1 (ja) * 2015-12-01 2017-06-08 シャープ株式会社 光センサおよびそれを備えた電子機器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10268148A (ja) * 1997-03-21 1998-10-09 Sumitomo Electric Ind Ltd 多電極アレイ装置
JP2003110245A (ja) * 2001-09-28 2003-04-11 Ibiden Co Ltd 光学素子実装用基板の製造方法、光学素子実装用基板及び光学素子
JP2004363185A (ja) * 2003-06-02 2004-12-24 Stanley Electric Co Ltd 光通信用モジュール
JP2005331732A (ja) * 2004-05-20 2005-12-02 Auto Network Gijutsu Kenkyusho:Kk 光接続装置
JP2006011092A (ja) * 2004-06-25 2006-01-12 Ngk Spark Plug Co Ltd 光モジュール、光モジュール用セラミック基板
JP2008294152A (ja) * 2007-05-23 2008-12-04 Sumitomo Electric Ind Ltd 光モジュール
JP2009027088A (ja) * 2007-07-23 2009-02-05 Fuji Xerox Co Ltd 半導体発光装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10268148A (ja) * 1997-03-21 1998-10-09 Sumitomo Electric Ind Ltd 多電極アレイ装置
JP2003110245A (ja) * 2001-09-28 2003-04-11 Ibiden Co Ltd 光学素子実装用基板の製造方法、光学素子実装用基板及び光学素子
JP2004363185A (ja) * 2003-06-02 2004-12-24 Stanley Electric Co Ltd 光通信用モジュール
JP2005331732A (ja) * 2004-05-20 2005-12-02 Auto Network Gijutsu Kenkyusho:Kk 光接続装置
JP2006011092A (ja) * 2004-06-25 2006-01-12 Ngk Spark Plug Co Ltd 光モジュール、光モジュール用セラミック基板
JP2008294152A (ja) * 2007-05-23 2008-12-04 Sumitomo Electric Ind Ltd 光モジュール
JP2009027088A (ja) * 2007-07-23 2009-02-05 Fuji Xerox Co Ltd 半導体発光装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017094279A1 (ja) * 2015-12-01 2017-06-08 シャープ株式会社 光センサおよびそれを備えた電子機器

Also Published As

Publication number Publication date
JPWO2011039883A1 (ja) 2013-02-21
JP5390623B2 (ja) 2014-01-15

Similar Documents

Publication Publication Date Title
CN100445784C (zh) 具有陶瓷封装的小型光学分组件
JP5439080B2 (ja) 光ｉ／ｏアレイモジュール
US7406229B2 (en) Optical module
JP7238058B2 (ja) 光導波路パッケージおよび発光装置
US20080008477A1 (en) Optical transmission between devices on circuit board
CN112437537B (zh) 一种高速传输光模块及其制造方法
JP2011248361A (ja) 光導波路構造を有する信号伝送モジュール
CN102736195A (zh) 光模块、光模块的制造方法及光通信装置
CN112904496A (zh) 一种硅光集成模块
JP2005203553A (ja) 光送受信モジュールおよび光送受信装置
CN112904497A (zh) 一种基于pwb的硅光集成模块
US11137560B2 (en) Semiconductor module, manufacturing method thereof, and communication method using the same
US20090026565A1 (en) Optical Module
JP2007081261A (ja) 光伝送モジュール
US9995894B2 (en) Semiconductor device with optical and electrical vias
JP5390623B2 (ja) 光モジュール
JP2014164110A (ja) 光通信モジュールおよびその製造方法
CN219039427U (zh) 多通道光收发组件及光模块
CN107479147A (zh) 一种光模块结构
WO2022030001A1 (ja) 光半導体モジュールおよびその製造方法
CN113866908A (zh) 一种多通道高射频隔离的微波光子模块封装结构
KR102101425B1 (ko) 광트랜시버 모듈 패키지
JP2005317658A (ja) 光・電気一括接続基板
CN220915522U (zh) 一种光模块线路板组件及光模块
CN114070414B (zh) 一种多通道射频光接收装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09850073

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011534017

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09850073

Country of ref document: EP

Kind code of ref document: A1