WO2010098026A1 - キャパシタの製造方法、キャパシタ製造装置、キャパシタ製造プログラム及び記録媒体 - Google Patents

キャパシタの製造方法、キャパシタ製造装置、キャパシタ製造プログラム及び記録媒体 Download PDF

Info

Publication number
WO2010098026A1
WO2010098026A1 PCT/JP2010/000853 JP2010000853W WO2010098026A1 WO 2010098026 A1 WO2010098026 A1 WO 2010098026A1 JP 2010000853 W JP2010000853 W JP 2010000853W WO 2010098026 A1 WO2010098026 A1 WO 2010098026A1
Authority
WO
WIPO (PCT)
Prior art keywords
capacitor
defect
capacitor cell
manufacturing
forming
Prior art date
Application number
PCT/JP2010/000853
Other languages
English (en)
French (fr)
Inventor
渋谷明信
竹村浩一
眞子隆志
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to JP2011501474A priority Critical patent/JP5348238B2/ja
Priority to CN201080008852.5A priority patent/CN102326248B/zh
Priority to US13/203,018 priority patent/US8621730B2/en
Priority to EP10745913A priority patent/EP2402987A1/en
Publication of WO2010098026A1 publication Critical patent/WO2010098026A1/ja
Priority to US14/081,163 priority patent/US20140068905A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G7/00—Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type

Definitions

  • the present invention relates to a capacitor manufacturing method, a capacitor manufacturing apparatus, a capacitor manufacturing program, and a recording medium for manufacturing a thin film capacitor.
  • a mounting board on which a semiconductor element is mounted has a large number of capacitors mounted around an LSI (Large Scale Integration) in order to prevent noise.
  • LSI Large Scale Integration
  • a voltage drop ⁇ V corresponding to the following equation (1) is generated by the resistance R and the inductance L existing in the wiring between the power supply and the LSI.
  • the sign of L is ⁇ (minus) because the induced electromotive force is generated so as to cancel out the instantaneously generated current. Therefore, the voltage drop ⁇ V increases as the R, L, load variation di of the wiring increases and the variation time dt decreases.
  • the clock frequency of LSI has become high speed exceeding several hundred MHz. That is, the rise time t r of the pulse waveform in the digital circuit becomes varying time dt equivalent load, since the time t r rise as the clock frequency increases becomes short, the voltage drop ⁇ V increases.
  • FIG. 15 shows the structure of the interposer type capacitor described in Patent Document 3.
  • a silicon substrate 100 has a first through hole 120a filled with a conductor.
  • a lower electrode 140, a high dielectric film 160, and an upper electrode 180 are stacked on the support 110 to form a capacitor.
  • the lower electrode 140 of the capacitor is connected to the electrode pad 240a and the bump electrode 280a through a conductor in the through hole 120a.
  • the bump electrode 280a is connected to the power line of the circuit board.
  • the lower electrode 140 is connected to the power line of the LSI via the electrode pad 210a.
  • the upper electrode 180 of the capacitor is connected to the electrode pad 240b and the bump electrode 280b through a conductor in the through hole 120b.
  • the bump electrode 280b is connected to the ground line of the circuit board.
  • the upper electrode 180 is connected to the ground line of the LSI via the electrode pad 210b.
  • the electrode pads 210a, 210b, 240a and 240b are formed on the protective films 200 and 220.
  • a method of measuring a resistance change is disclosed as a method of detecting a defect in a semiconductor device wiring or diffusion part (for example, Patent Document 8), and OBIRCH (Optical Beam Induced Resistance Change) or the like is actually used.
  • OBIRCH Optical Beam Induced Resistance Change
  • OBIRCH has been used for failure analysis of semiconductor devices and finished capacitors, but can also be used to detect a short circuit between the upper electrode and the lower electrode of the capacitor.
  • Patent Documents 1 to 8 have a problem that the frequency of occurrence of defects increases when a large-area thin film capacitor is formed.
  • a capacitor using an anodic oxide film as a dielectric has a problem that a high capacity cannot be obtained due to a low dielectric constant.
  • the present invention has been made in view of the above circumstances, and an object of the present invention is to provide a capacitor manufacturing method, a capacitor manufacturing apparatus, a program, and a recording medium that solve the above-described problems and manufacture a thin film capacitor with a high yield. .
  • the method of manufacturing a capacitor according to the present invention includes a film forming step of forming a capacitor by forming a lower electrode, a thin film dielectric, and an upper electrode on a substrate, and a particle portion and the lower portion before dividing the capacitor into capacitor cells.
  • a capacitor manufacturing apparatus includes a defect detection unit that detects a defect of a capacitor before being divided into capacitor cells, and a defect removal unit that removes the defect.
  • the capacitor includes a substrate, a lower electrode, and a thin film.
  • the defect portion includes a particle portion and an electrical short circuit portion between the lower electrode and the upper electrode.
  • the program of the present invention includes a process of forming a capacitor by forming a lower electrode, a thin film dielectric, and an upper electrode on a substrate, and a particle portion, a lower electrode, and an upper electrode before dividing the capacitor into capacitor cells.
  • a computer is caused to execute processing for detecting a defective portion including an electrical short circuit portion therebetween and processing for removing the defective portion.
  • the recording medium of the present invention is a computer-readable recording medium on which the above program is recorded.
  • a thin film capacitor can be manufactured with a high yield.
  • FIG. 1 shows an example of a method for manufacturing a thin film capacitor according to Embodiment 1 of the present invention.
  • the thin film capacitor according to this embodiment includes an upper electrode 1, a thin film dielectric 2, a lower electrode 3, and a substrate 4.
  • Pt, Ru, TiN, Au, etc. are suitable for the material of the upper electrode 1, for example. However, it is not limited to these materials.
  • the material of the thin film dielectric 2 is preferably a compound containing a perovskite structure having a high dielectric constant, for example.
  • a compound containing a perovskite structure a part of Sr in SrTiO3 and SrTiO3 is substituted with Ba (Sr, Ba) TiO3 or PbTiO3 or BaTiO3 as a skeleton and a part of Pb and Ba sites (A sites) are Sr and Ca.
  • a composite perovskite compound in which the average valence of the A site is divalent by substituting with La or the like is preferable.
  • a composite perovskite compound in which a part of Ti (B site) is substituted with Mg, W, Nb, Zr, Ni, Zn, etc. to make the average valence of the B site tetravalent can also be applied.
  • the thin film dielectric 2 is not limited to these materials.
  • the manufacturing method of the thin film dielectric 2 is not limited, the sputtering method, the CVD (Chemical Vapor Deposition) method, the sol-gel method, or the like is preferable.
  • the material of the lower electrode 3 is preferably a metal or alloy having excellent adhesion to the substrate 4 and less diffusion to the thin film dielectric 2.
  • an active metal such as Ti, Cr, Ta, and Mo from the insulating substrate side, Pt
  • a high barrier metal such as Ru, TiN, or Au.
  • the substrate 4 is preferably a substrate 4 having a high surface smoothness in order to form a thin film capacitor, and a semiconductor substrate such as Si or GaAs or an insulating substrate such as glass, sapphire, ceramics, or resin is suitable.
  • a semiconductor substrate such as Si or GaAs
  • an insulating substrate such as glass, sapphire, ceramics, or resin
  • step (Embodiment 1) In the present embodiment, an example of a method for manufacturing a thin film capacitor will be described with reference to FIG.
  • a lower electrode 3, a thin film dielectric 2, and an upper electrode 1 having a MIM (Metal Insulation Metal) structure are formed on a substrate 4.
  • step (c) of FIG. 1 it is detected whether there is a defect portion such as the particle portion 5 or an electrical short-circuit portion between the upper electrode 1 and the lower electrode 3 on the entire wafer surface.
  • a detection method is not limited, OBIRCH etc. are suitable, for example.
  • the particle portion may be detected optically, it is preferable to use resistance change measurement under a laser scan such as OBIRCH in order to detect an electrical short circuit portion.
  • resistance measurement as shown in step (b) of FIG. 1, it is necessary to form a portion exposing the lower electrode 3 at the end of the wafer for probing.
  • step (d) of FIG. 1 in the wafer state, the defective portion such as the particle portion 5 specified in the step (b) or the electrical short circuit portion between the upper electrode 1 and the lower electrode 3 is removed. Remove locally.
  • the removal method is not limited, but mechanical processing such as laser, ion beam, electron beam, wet etching, drill or sandblasting can be used. In particular, laser processing is preferably used.
  • FIG. 2 shows an example of a method for manufacturing a thin film capacitor according to the present embodiment.
  • step S201 when the MIM is formed, it is first determined whether or not to perform probing (step S201). When probing is performed (step S201 / YES), the wafer edge is processed to expose the lower electrode 3 (step S202). When probing is not performed (step S201 / NO) and after processing the wafer edge in step S202, capacitor defects are detected (step S203). Capacitor defect detection is performed using resistance change measurement under a laser scan such as OBIRCH.
  • step S204 it is determined from the detection result in step S203 whether or not the capacitor is defective (step S204). If the capacitor is defective (step S204 / YES), the defective portion is locally removed by etching (step S205). Then, the process proceeds to step S203, and the processes in steps S203 to S205 are repeated until there is no defective portion. On the other hand, when there is no defective part (step S204 / NO), the process proceeds to manufacture of a capacitor cell.
  • FIG. 3 shows an example of a method in which the detected defective portions are stored once and the stored defective portions are collectively removed locally.
  • step S301 when the MIM is formed, it is first determined whether or not to perform probing (step S301).
  • step S301 / YES When probing is performed (step S301 / YES), the wafer edge is processed to expose the lower electrode 3 (step S302).
  • step S303 capacitor defect detection is performed (step S303).
  • Capacitor defect detection is performed using resistance change measurement under a laser scan such as OBIRCH.
  • the defect detection in step S303 is different from the defect detection in step S202 in that defect detection of all capacitors is performed at once and defect part information such as position data of the defect part is stored (step S304).
  • step S303 When the defect detection in step S303 is completed, the defect portion is locally removed by etching based on the defect portion information stored in step S304 (step SS305). And it shifts to manufacture of a capacitor cell.
  • the defect is locally removed before dividing the capacitor cell into capacitor cells. It can be manufactured.
  • FIG. 4 shows an example of defect analysis in a wafer state after MIM film formation of a thin film capacitor according to Embodiment 2 of the present invention.
  • 5 and 6 show an example of forming a thin film capacitor cell according to this embodiment.
  • FIG. 7 shows an example of a method for manufacturing a thin film capacitor according to this embodiment.
  • FIG. 4 shows an example in which an MIM capacitor is formed on the entire surface of the wafer and an electrical short circuit portion 6 between the upper electrode 1 and the lower electrode 3 is detected.
  • FIG. 5 shows the capacitor cell position in the case where the mask is aligned with the wafer center of the capacitor shown in FIG.
  • the capacitor cell position to be formed is optimized based on the position of the short circuit portion 6, and a mask is formed at the optimized position.
  • a capacitor cell is manufactured.
  • FIG. 6 shows an example in which a capacitor cell is manufactured by aligning a mask at an optimized position. Unlike the case shown in FIG. 5, when the capacitor cell is manufactured by aligning the mask with the position optimized using the formed alignment mark 12, the short-circuit portion 6 does not exist in the modified capacitor cell formation position 11.
  • the short circuit portion 6 does not exist in the capacitor cell formation position 11 (capacitor cell) located inside the capacitor chip outer peripheral position 10 after the mask position optimization has been described.
  • the short circuit portion exists. Even in this case, the short-circuit portion in the capacitor cell can be reduced (minimized), and the yield of the capacitor can be improved.
  • it is effective to form the alignment mark 12 in order to align the mask with the optimized position.
  • step S701 it is first determined whether or not to perform probing.
  • step S701 / YES the wafer end is processed to expose the lower electrode 3 (step S702).
  • step S703 the defect detection of the capacitor is performed (step S703), and the defect part information such as the position data of the detected defect part is stored.
  • Step S704 the defect detection of the capacitor in step S703 is performed by using resistance change measurement under a laser scan such as OBIRCH.
  • step S703 When the defect detection in step S703 is completed, the position of the capacitor cell in the wafer is optimized so that there is no defect in the capacitor cell based on the defect information stored in step S704 (step S705). . And it shifts to manufacture of a capacitor cell.
  • a defect-free capacitor can be formed by identifying a defective portion after MIM film formation on a wafer and optimizing a capacitor cell position that is a position for forming a capacitor cell. That is, the yield of thin film capacitor manufacturing can be improved.
  • FIG. 8 shows Embodiment 3 of the present invention.
  • FIG. 8 shows an example in which a short-circuit portion exists in the capacitor cell even after the capacitor cell position is optimized and the mask position is optimized as in the second embodiment.
  • FIG. 9 shows a capacitor manufacturing method in the case of FIG. With reference to FIG. 8 and FIG. 9, an example of a method for manufacturing a capacitor in the case where a defective portion exists in the capacitor cell formation position even when the mask position is optimized will be described.
  • step S901 it is first determined whether or not to perform probing (step S901).
  • step S901 / YES the wafer edge is processed to expose the lower electrode 3 (step S902).
  • step S903 the defect detection of the capacitor is performed (step S903), and the defect information such as the position data of the detected defect is stored.
  • Step S904 the defect detection of the capacitor in step S903 is performed by using resistance change measurement under a laser scan such as OBIRCH.
  • step S903 When the defect detection in step S903 is completed, based on the defect part information stored in step S904, the defect in the capacitor cell is minimized so that the number of defect parts is minimized.
  • the capacitor cell position is optimized (step S905).
  • step S906 it is determined whether or not a defective portion exists in the capacitor cell formation position. If there is a defect in the capacitor cell (step S906 / YES), the defective part is locally removed by etching (step S907). FIG. 8 shows the defect 13 thus removed by etching. Thereafter, the process proceeds to manufacture of a capacitor cell. On the other hand, when there is no defect (step S906 / NO), the process proceeds to the manufacture of a capacitor cell, as in the second embodiment. Thus, if the partial removal of the short-circuit portion shown in FIG. 1 is performed only on the portion corresponding to the inside of the capacitor cell, the defective capacitor cell can be eliminated.
  • the defect portion is identified after the MIM film is formed on the wafer, the capacitor cell position is optimized, and only the defect portion existing in the capacitor cell after the capacitor cell position optimization is removed, Capacitors free from defects can be easily formed. That is, the yield of thin film capacitor manufacturing can be improved.
  • the capacitor manufacturing apparatus 20 includes a defect detection unit 21 and an etching unit 22.
  • the defective part detection part 21 detects defective parts, such as a short circuit and a particle.
  • the etching unit 22 is a defect removal unit that locally etches and removes a defect when the defect detection unit 21 detects the defect.
  • the capacitor manufacturing apparatus 20 according to the present embodiment is an apparatus in which the defect detection unit and the defect part removal unit are incorporated.
  • the capacitor manufacturing apparatus 20 shown in FIG. 11 includes a defect part information storage unit 23 and an information processing unit 24 in addition to the configuration of the capacitor manufacturing apparatus 20 shown in FIG.
  • the defect part information storage part 23 stores information such as position data of the defect part detected by the defect part detection part 21.
  • the information processing unit 24 performs the optimization process of the capacitor formation position based on the information on the defective part stored in the defective part information storage unit 23.
  • information on the defective part detected by the defective part detection unit 21 is temporarily stored in the defective part information storage unit 23, and a capacitor cell is formed by the information processing unit 24 based on the stored information. Optimize position.
  • the capacitor manufacturing apparatus 20 optimizes the capacitor formation position, and even if the mask position is optimized, if the defect portion exists in the capacitor cell formation position, the etching portion 22 localizes the defect portion. Etch away.
  • the defect detection unit 21 is not limited, and optical inspection or the like can be applied. However, it is preferable to specify a defect location such as a short circuit by resistance change measurement by OBIRCH analysis.
  • the etching part 22 is not limited, laser processing is suitable. Although these devices can be used to detect and remove the defective portion after the capacitor cell is formed, it is preferable to repair the defective portion in the wafer state because the process time can be shortened.
  • the present embodiment it is possible to manufacture a capacitor having no defective portion in a short manufacturing time. Further, it becomes possible to locally remove the defective portion of the thin film capacitor after the MIM film is formed in the wafer state, and it is possible to improve the yield even in the case of a large area capacitor.
  • the capacitor manufacturing apparatus 20 includes a defective part detection unit 21, a defective part information storage unit 23, an information processing unit 24, and a marker unit 25.
  • the marker part 25 forms an alignment mark.
  • the capacitor manufacturing apparatus 20 shown in FIG. 13 includes an etching unit 22 in addition to the configuration of the capacitor manufacturing apparatus 20 shown in FIG. Therefore, if there is a defective portion in the capacitor cell even after the capacitor cell position is optimized, the defective portion can be removed. Thereby, the yield of the capacitor cell can be further improved as compared with the capacitor manufacturing apparatus shown in FIG.
  • the defect detection unit 21 is not limited, and an optical inspection or the like can be applied. However, it is preferable to specify a defect location such as a short circuit by resistance change measurement by OBIRCH analysis.
  • the formation of the alignment mark by the marker unit 25 is not limited, but laser processing is preferably used.
  • the etching part 22 is not limited, laser processing is suitable.
  • the capacitor cell position is automatically optimized based on the defect portion identification of the thin film capacitor after the MIM film is formed in the wafer state, and the alignment mark is formed. It is possible to improve the yield. Further, based on the defect portion identification of the thin film capacitor after MIM film formation in the wafer state, the capacitor cell position can be automatically optimized, the alignment mark can be formed, and the defect portion in the capacitor cell can be locally removed. Capacitor defects can be almost eliminated. This makes it possible to improve the yield of large-area capacitors even on wafers including defective portions such as particle portions or electrical short-circuit portions between the upper electrode and the lower electrode.
  • a 4-inch silicon wafer on which a thermal oxide film having a thickness of 200 nm was formed as the substrate 4 was used, and the lower electrode 3 was obtained by depositing Ti and Ru in this order from the wafer side by DC magnetron sputtering at room temperature.
  • the film thicknesses of Ti and Ru were 50 nm and 100 nm, respectively.
  • SrTiO 3 (STO) added with 5% Mn as a thin film dielectric 2 was formed to a thickness of 100 nm at 400 ° C. by RF sputtering.
  • Ru was formed into a film with a thickness of 100 nm at room temperature by DC magnetron sputtering.
  • the room temperature indicates a room temperature in a state where the apparatus or the like is not driven.
  • the upper electrode 1 and the thin film dielectric 2 were etched to a probing terminal at a size of 1 mm 2 at the edge of the wafer. Further, the OBIRCH analysis is performed by probing between the lower electrode 3 and the upper electrode 1 on the entire surface of the wafer to identify a short-circuited portion between the lower electrode 3 and the upper electrode 1, and the identified short-circuited portion is locally detected by a laser. Removed. Although it is considered that particles were present in the short-circuit portion, only the removal of the upper electrode 1 and the thin film dielectric 2 and the damage to the lower electrode were observed after the laser processing. There were 18 laser-processed locations. After the laser processing, the resistance measurement between the lower electrode and the upper electrode was performed again, and it was confirmed that there was no short circuit across the entire wafer surface.
  • the capacitor manufacturing apparatus 20 includes a defect information storage unit 23, an information processing unit 24, an infrared scanning unit 26, a current measurement unit 27, a processing laser unit 28, a laser marker unit 29, and a control unit 30. .
  • the capacitor manufacturing apparatus 20 uses OBIRCH as the defect detection unit 21 of the capacitor device described with reference to FIG.
  • the same MIM as in the above example was formed on a 4-inch wafer, and alignment optimization and defect repair were performed using the apparatus shown in FIG. As a result, there were 15 short-circuited locations detected by OBIRCH, and 2 locations where laser processing was performed for repair after optimization of the capacitor cell position, and alignment marks were formed by the laser marker after optimization of the capacitor cell position.
  • the capacitor manufacturing apparatus 20 includes an infrared scanning unit 26 and a current measuring unit 27 as the defect detection unit 21, a processing laser unit 28 as the etching unit 22, and a laser marker unit 29 as the marker unit 25. Further, an example in which the control unit 30 manufactures a capacitor cell by controlling the defect information storage unit 23, the information processing unit 24, the infrared scanning unit 26, the current measurement unit 27, the processing laser unit 28, and the laser marker unit 29. Although shown, it is not limited to this.
  • processing shown in the flowcharts of each figure can be executed by the CPU by a program.
  • a computer-readable recording medium for recording the program a semiconductor storage unit, an optical and / or magnetic storage unit, or the like can be used.
  • the present invention is not limited to the above-described capacitor manufacturing method, capacitor manufacturing apparatus, program, and recording medium, and various modifications can be made without departing from the scope of the invention. It goes without saying that it is possible.
  • the present invention can be applied to manufacture of a capacitor using a thin film capacitor, and a thin film capacitor can be manufactured with a high yield.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Ceramic Capacitors (AREA)

Abstract

　キャパシタ製造方法において、基板に下部電極と薄膜誘電体と上部電極とを成膜してキャパシタを形成し、このキャパシタをキャパシタセルに分割する前に、パーティクル部と下部電極及び上部電極間の電気的短絡部とを含む欠陥部を検出する。次に、上記キャパシタをキャパシタセルに分割する前に、パーティクル部や下部電極及び上部電極間の電気的短絡部等の欠陥部を除去する。

Description

キャパシタの製造方法、キャパシタ製造装置、キャパシタ製造プログラム及び記録媒体
　本発明は、薄膜キャパシタを製造するキャパシタの製造方法、キャパシタ製造装置、キャパシタ製造プログラム及び記録媒体に関する。
　半導体素子を搭載する実装基板は、ノイズを防止するために多数のキャパシタをＬＳＩ（Large Scale Integration）周辺に実装している。このＬＳＩにクロック動作等による急激な負荷ｉがかかると、電源およびＬＳＩの間の配線に存在する抵抗ＲとインダクタンスＬとによって下記式（１）に相当する電圧降下ΔＶが生じる。
　ΔＶ＝Ｒ×ｉ－Ｌ×ｄｉ／ｄｔ・・・・・・式（１）
　Ｌの符号が－（マイナス）なのは、誘導起電力は瞬時に発生した電流を打ち消すように生じるからである。従って、配線のＲ、Ｌ、負荷変動ｄｉが大きいほど、また、変動時間ｄｔが小さいほど、電圧降下ΔＶが増加する。近年、ＬＳＩのクロック周波数が数百ＭＨｚを越えるような高速になってきている。すなわち、デジタル回路におけるパルス波形の立ち上がり時間ｔｒが負荷の変動時間ｄｔと等価となり、クロック周波数が大きくなるほど立ち上がり時間ｔｒが短くなるため、電圧降下ΔＶは大きくなる。
　このような電圧降下ΔＶを小さくするためには、ＬＳＩの電源ライン－グランドライン間に並列にキャパシタを接続することが有効である。このキャパシタを一般にデカップリングキャパシタと称する。ＬＳＩのクロック周波数が大きくなると、負荷変動の際に一時的に降下した電圧を電源から補償することは時間的に間に合わなくなるため、ＬＳＩの近くに接続したデカップリングキャパシタから電荷を供給することによってＬＳＩの電圧降下を補償する。しかし、キャパシタの等価直列抵抗（ＥＳＲ）、等価直列インダクタンス（ＥＳＬ）及びキャパシタからＬＳＩまでの配線抵抗Ｒ、配線インダクタンスＬ等の影響により、依然として上記式（１）のΔＶが生じていた。
　しかしながら、近年、クロック周波数がＧＨｚのオーダーに達し、デカップリングキャパシタとＬＳＩ間の配線によるインダクタンスＬが無視できなくなってきたという問題があった。そこで、上記問題を解決するため、Ｌを小さくするインターポーザ型キャパシタの技術が開示されている（例えば、特許文献１～６）。図１５は、特許文献３に記載のインターポーザ型キャパシタの構造を示している。
　図１５において、シリコン基板１００は内部に導電体が充填された第１のスルーホール１２０ａを有する。基板１００を支持体１１０として、支持体１１０上には下部電極１４０と高誘電体膜１６０と上部電極１８０とが積層されてキャパシタを形成する。キャパシタの下部電極１４０はスルーホール１２０ａ内の導電体を介して電極パッド２４０ａおよびバンプ電極２８０ａに接続される。バンプ電極２８０ａは回路基板の電源ラインに接続される。また、下部電極１４０は電極パッド２１０ａを介してＬＳＩの電源ラインに接続される。キャパシタの上部電極１８０はスルーホール１２０ｂ内の導電体を介して電極パッド２４０ｂおよびバンプ電極２８０ｂに接続される。バンプ電極２８０ｂは回路基板のグランドラインに接続される。また、上部電極１８０は電極パッド２１０ｂを介してＬＳＩのグランドラインに接続される。電極パッド２１０ａ、２１０ｂ，２４０ａおよび２４０ｂは保護膜２００および２２０上に形成される。
　近年のＬＳＩのＧＨｚオーダーに達する高速化に対応できるだけのμＦオーダーの高容量キャパシタを形成するためには、キャパシタはＬＳＩの面積に近い面積が必要であり、それだけの大面積キャパシタを薄膜で形成するのは困難であるという問題があった。なぜなら、ＬＳＩサイズに近い大面積キャパシタを形成した場合、成膜工程におけるパーティクル発生等による誘電体膜への欠陥によりショートが発生するという問題があるためである。上記問題を解決するために、比較的大面積キャパシタを形成し易い陽極酸化膜を誘電体層としたキャパシタの技術が開示されている（例えば、特許文献７）。しかし、上記特許文献７の技術では、陽極酸化膜は比誘電率がペロブスカイト構造を有する酸化物薄膜に比べて小さいため、大容量化できないという問題があった。
　他方、半導体デバイスの配線や拡散部の欠陥を検出する方法として抵抗変化を計測する方法が開示されており（例えば、特許文献８）、ＯＢＩＲＣＨ（Optical Beam Induced Resistance Change）等が実際に使用されている。ＯＢＩＲＣＨは、半導体デバイスやキャパシタ完成品の不良解析に使用されていたものであるが、キャパシタの上部電極と下部電極間の短絡部検出にも使用できる。
特開２００５－３３１９５号公報 特開２００１－３３８８３６号公報 特開２００２－８９４２号公報 特開２００６－２５３６３１号公報 特開２００５－１２３２５０号公報 日本国特許第３４６５４６４号公報 特開２００３－０６９１８５号公報 特開２００８－０４１７５７号公報
　しかし、上記特許文献１～８記載の技術では、大面積の薄膜キャパシタを形成する場合には不良発生頻度が高くなるという問題があった。一方、陽極酸化膜を誘電体としたキャパシタでは低誘電率により高容量が得られないという問題があった。また、製造工程でキャパシタを修復する方法はなかった。
　本発明はこのような実情を鑑みてなされたものであり、上記課題を解決し、歩留まりよく薄膜キャパシタを製造するキャパシタの製造方法、キャパシタ製造装置、プログラム及び記録媒体を提供することを目的とする。
　本発明のキャパシタの製造方法は、基板に下部電極と薄膜誘電体と上部電極とを成膜してキャパシタを形成する成膜工程と、前記キャパシタをキャパシタセルに分割する前にパーティクル部と前記下部電極及び前記上部電極間の電気的短絡部とを含む欠陥部を検出する欠陥部検出工程と、欠陥部を除去する欠陥部除去工程とを有する。
　本発明のキャパシタ製造装置は、キャパシタセルへの分割前のキャパシタの欠陥部を検出する欠陥部検出部と、欠陥部を除去する欠陥部除去部とを有し、キャパシタは基板と下部電極と薄膜誘電体と上部電極とから形成され、欠陥部はパーティクル部と、下部電極及び上部電極間の電気的短絡部とを含む。
　本発明のプログラムは、基板に下部電極と薄膜誘電体と上部電極とを成膜してキャパシタを形成する処理と、このキャパシタをキャパシタセルに分割する前に、パーティクル部と、下部電極及び上部電極間の電気的短絡部とを含む欠陥部を検出する処理と、欠陥部を除去する処理とをコンピュータに実行させる。
　本発明の記録媒体は、上記プログラムを記録したコンピュータ読み取り可能な記録媒体である。
　本発明によれば、歩留まりよく薄膜キャパシタを製造することが可能となる。
本発明の実施形態１に係るキャパシタの製造方法を示す断面図である。 本発明の実施形態１に係るキャパシタの製造方法を示すフローチャートである。 本発明の実施形態１に係るキャパシタの製造方法を示すフローチャートである。 本発明の実施形態２に係るキャパシタのＭＩＭ成膜後のウエハ状態における欠陥部分析例を示す平面図である。 本発明の実施形態２に係るキャパシタセルの形成例を示す平面図である。 本発明の実施形態２に係るキャパシタセルの形成例を示す平面図である。 本発明の実施形態２に係るキャパシタの製造方法を示すフローチャートである。 本発明の実施形態３に係るキャパシタセルの形成例を示す平面図である。 本発明の実施形態３に係るキャパシタの製造方法を示すフローチャートである。 本発明の実施形態４に係るキャパシタ製造装置を示すブロック図である。 本発明の実施形態４に係るキャパシタ製造装置の他の例を示すブロック図である。 本発明の実施形態５に係るキャパシタ製造装置を示すブロック図である。 本発明の実施形態５に係るキャパシタ製造装置の他の例を示すブロック図である。 本発明の実施例に係るキャパシタ製造装置を示すブロック図である。 従来のキャパシタの構造を示す断面図である。
　以下に本発明の実施形態について、図面を用いて詳細に説明する。尚、同要素には同符号を付し、説明を省略する。
　（実施形態１）
　図１は、本発明の実施形態１に係る薄膜キャパシタの製造方法例を示す。図示するように、本実施形態に係る薄膜キャパシタは、上部電極１、薄膜誘電体２、下部電極３、および基板４を有している。上部電極１の材質は、例えば、Ｐｔ、Ｒｕ、ＴｉＮ、Ａｕ等が好適である。しかしながら、これらの材質に限定されるものではない。
　薄膜誘電体２の材質は、例えば、高誘電率を有するペロブスカイト構造を含有した化合物が好適である。ペロブスカイト構造を含有する化合物としては、ＳｒＴｉＯ3、ＳｒＴｉＯ3のＳｒの一部をＢａに置換した（Ｓｒ、Ｂａ）ＴｉＯ3又はＰｂＴｉＯ3やＢａＴｉＯ3を骨格としてＰｂ、Ｂａサイト（Ａサイト）の一部をＳｒ、Ｃａ、Ｌａ等で置換することによってＡサイトの平均原子価を２価にした複合ペロブスカイト化合物が好適である。また、上記化合物において、Ｔｉ（Ｂサイト）の一部をＭｇ、Ｗ、Ｎｂ、Ｚｒ、Ｎｉ、Ｚｎ等で置換してＢサイトの平均原子価を４価にした複合ペロブスカイト化合物も適用することできる。しかしながら、薄膜誘電体２はこれらの材質に限定されるものではない。また、薄膜誘電体２の製造方法も限定されないが、スパッタ法、ＣＶＤ（Chemical Vapor Deposition）法又はゾルゲル法等が好適である。
　下部電極３の材質は、基板４との密着性に優れ、薄膜誘電体２への拡散が少ない金属または合金が望ましく、例えば、絶縁基板側からＴｉ、Ｃｒ、Ｔａ、Ｍｏ等の活性金属、Ｐｔ、Ｒｕ、ＴｉＮ、Ａｕ等の高バリア性金属の順で成膜するのが好適である。しかしながら、これらの材質に限定されるものではない。
　基板４は、薄膜キャパシタを形成するためには表面の平滑度が高い基板４が望ましく、Ｓｉ、ＧａＡｓ等の半導体基板やガラス、サファイア、セラミックス、樹脂等の絶縁体基板が好適である。ＳｉやＧａＡｓ等の半導体基板を用いる場合は、基板４の表面に絶縁層を形成することが望ましい。
（実施形態１）
　本実施形態では、薄膜キャパシタの製造方法例について、図１を用いて説明する。初めに、図１の工程（ａ）に示すように、基板４にＭＩＭ（Metal Insulation Metal）構造となる下部電極３、薄膜誘電体２、上部電極１を成膜する。次に、図１の工程（ｃ）に示すように、ウエハ全面において、パーティクル部５、又は上部電極１と下部電極３間の電気的短絡部等の欠陥部が存在するかを検出する。検出方法は限定されないが、例えば、ＯＢＩＲＣＨ等が好適である。光学的にパーティクル部を検出しても良いが、電気的短絡部を検出するにはＯＢＩＲＣＨ等のレーザスキャン下での抵抗変化測定を利用するのが好ましい。抵抗測定では、図１の工程（ｂ）に示すように、プロービングするためにウエハの端部において下部電極３を露出する部分を形成する必要がある。
　次に、図１の工程（ｄ）に示すように、ウエハ状態において、上記工程（ｂ）で特定したパーティクル部５、又は上部電極１と下部電極３間の電気的短絡部等の欠陥部を局所的に除去する。除去する方法は限定しないが、レーザ、イオンビーム、電子ビーム、ウエットエッチング、ドリルやサンドブラスト等による機械的加工等が使用できる。特に、レーザによる加工が好適に用いられる。以上のような工程を経て、図１の工程（ｅ）に示すようなキャパシタを得る。
　上記図１の工程（ｄ）に示した欠陥部の局所的な除去について、図２を用いて説明する。図２は、本実施形態に係る薄膜キャパシタの製造方法例を示す。
　図２に示すように、ＭＩＭを成膜すると、まずプロービングをするか否かを判断する（ステップＳ２０１）。プロービングをする場合（ステップＳ２０１／ＹＥＳ）は、下部電極３を露出させるために、ウエハ端部を加工する（ステップＳ２０２）。プロービングをしない場合（ステップＳ２０１／ＮＯ）及び上記ステップＳ２０２においてウエハ端部を加工した後は、キャパシタの欠陥検出を行う（ステップＳ２０３）。キャパシタの欠陥検出は、例えば、ＯＢＩＲＣＨ等のレーザスキャン下での抵抗変化測定を利用して行う。
　次に、上記ステップＳ２０３での検出結果から、キャパシタに欠陥があるか否かを判断する（ステップＳ２０４）。キャパシタに欠陥があった場合（ステップＳ２０４／ＹＥＳ）は、エッチングにより欠陥部を局所的に除去する（ステップＳ２０５）。そして、上記ステップＳ２０３の処理に移行し、上記ステップＳ２０３～Ｓ２０５の処理を欠陥部がなくなるまで繰り返し行う。他方、欠陥部が無い場合（ステップＳ２０４／ＮＯ）には、キャパシタセルの製造に移行する。
　以上、キャパシタ欠陥部の局所的除去について、キャパシタに欠陥部を検出すると、その都度欠陥部の局所除去を実行する例について説明した。一方、図３には、検出した欠陥部を一度記憶し、記憶した欠陥部をまとめて局所的に除去する方法例を示す。
　図３に示すように、ＭＩＭを成膜すると、まずプロービングをするか否かを判断する（ステップＳ３０１）。プロービングをする場合（ステップＳ３０１／ＹＥＳ）は、下部電極３を露出させるために、ウエハ端部を加工する（ステップＳ３０２）。プロービングをしない場合（ステップＳ３０１／ＮＯ）及び上記ステップＳ３０２においてウエハ端部を加工した後は、キャパシタの欠陥検出を行う（ステップＳ３０３）。キャパシタの欠陥検出は、例えば、ＯＢＩＲＣＨ等のレーザスキャン下での抵抗変化測定を利用して行う。上記ステップＳ３０３における欠陥検出が、上記ステップＳ２０２の欠陥検出と異なるところは、キャパシタ全ての欠陥検出を一括で行い、欠陥部の位置データ等の欠陥部情報を保存する（ステップＳ３０４）ところである。
　上記ステップＳ３０３における欠陥検出が終了すると、上記ステップＳ３０４で保存した欠陥部情報に基づいて、エッチングにより欠陥部を局所的に除去する（ステップＳＳ３０５）。そして、キャパシタセルの製造に移行する。
　本実施形態により、欠陥部の局所的な除去が可能であり、欠陥部を除去した後は所望の位置にキャパシタセルを形成することにより、不良のないキャパシタを形成することが可能となる。つまり、ウエハ上でＭＩＭ成膜後短絡等の欠陥部があった場合でも、その欠陥部をキャパシタセルに分割する前に局所的に除去することにより、その後のキャパシタセル形成において歩留り良く薄膜キャパシタを製造することが可能となる。
（実施形態２）
　図４は、本発明の実施形態２に係る薄膜キャパシタのＭＩＭ成膜後のウエハ状態における欠陥部分析例を示す。図５及び図６は、本実施形態に係る薄膜キャパシタセルの形成例を示す。
　図７は、本実施形態に係る薄膜キャパシタの製造方法例を示す。次に、薄膜薄膜キャパシタの製造方法例について、図４～図７を用いて説明する。
　図４には、ウエハ全面にＭＩＭキャパシタを形成し、上部電極１と下部電極３間の電気的短絡部６を検出した例を示している。図５には、アライメントマーク形成予定位置９を用いて、図４に示すキャパシタのウエハ中心にマスクを合わせて製造した場合のキャパシタセル位置を示す。図示するように、キャパシタチップ外周位置７の内部に位置するキャパシタセル形成予定位置８内に検出した短絡部６が存在するので、キャパシタセル形成後には不良となってしまう。
　そこで、本実施形態に係る薄膜キャパシタの製造方法では、図４に示す短絡部６を検出した後、短絡部６の位置に基づいて形成するキャパシタセル位置を最適化し、最適化した位置にマスクを合わせてキャパシタセルを製造する。
　図６は、最適化した位置にマスクを合わせてキャパシタセルを製造した例を示す。図５に示す場合とは異なり、形成したアライメントマーク１２を用いて最適化した位置にマスクを合わせてキャパシタセルを製造した場合、短絡部６は修正したキャパシタセル形成位置１１内に存在しない。この例ではマスク位置最適化後にキャパシタチップ外周位置１０の内部に位置するキャパシタセル形成位置１１（キャパシタセル）内に短絡部６が存在しない場合を挙げて説明したが、短絡部が存在してしまう場合においても、キャパシタセル内の短絡部を減少（最小化）することができ、キャパシタの歩留を向上することができる。また、上述したキャパシタの製造方法において、マスクを最適化後の位置に合わせるためにアライメントマーク１２を形成することが有効である。
　上述したキャパシタの製造方法について、図７を用いて説明する。ＭＩＭを成膜すると、まずプロービングをするか否かを判断する（ステップＳ７０１）。プロービングをする場合（ステップＳ７０１／ＹＥＳ）は、下部電極３を露出させるために、ウエハ端部を加工する（ステップＳ７０２）。プロービングをしない場合（ステップＳ７０１／ＮＯ）及び上記ステップＳ７０２においてウエハ端部を加工した後は、キャパシタの欠陥検出を行い（ステップＳ７０３）、検出した欠陥部の位置データ等の欠陥部情報を保存する（ステップＳ７０４）。ここで、上記ステップＳ７０３におけるキャパシタの欠陥検出は、例えば、ＯＢＩＲＣＨ等のレーザスキャン下での抵抗変化測定を利用して行う。
　上記ステップＳ７０３における欠陥検出が終了すると、上記ステップＳ７０４で保存した欠陥部情報に基づいて、キャパシタセル内に欠陥部が存在しないように、ウエハ内のキャパシタセルの位置を最適化する（ステップＳ７０５）。そして、キャパシタセルの製造に移行する。
　本実施形態により、ウエハ上でＭＩＭ成膜後に欠陥部を特定し、キャパシタセルを形成する位置であるキャパシタセル位置を最適化することにより、不良のないキャパシタを形成することが可能となる。つまり、薄膜キャパシタ製造の歩留を向上させることが可能となる。
（実施形態３）
　図８は、本発明の実施形態３を示す。この図８は、上記実施形態２と同様にキャパシタセル位置を最適化し、マスク位置を最適化した後にも、キャパシタセル内に短絡部が存在する例を示す。図９は、図８の場合におけるキャパシタ製造方法を示す。図８及び図９を参照して、マスク位置を最適化した場合にもキャパシタセル形成位置内に欠陥部が存在する場合のキャパシタの製造方法例について説明する。
　ＭＩＭを成膜すると、まずプロービングをするか否かを判断する（ステップＳ９０１）。プロービングをする場合（ステップＳ９０１／ＹＥＳ）は、下部電極３を露出させるために、ウエハ端部を加工する（ステップＳ９０２）。プロービングをしない場合（ステップＳ９０１／ＮＯ）及び上記ステップＳ９０２においてウエハ端部を加工した後は、キャパシタの欠陥検出を行い（ステップＳ９０３）、検出した欠陥部の位置データ等の欠陥部情報を保存する（ステップＳ９０４）。ここで、上記ステップＳ９０３におけるキャパシタの欠陥検出は、例えば、ＯＢＩＲＣＨ等のレーザスキャン下での抵抗変化測定を利用して行う。
　上記ステップＳ９０３における欠陥検出が終了すると、上記ステップＳ９０４で保存した欠陥部情報に基づいて、キャパシタセル内に欠陥部ができるだけ存在しないように、すなわち欠陥部の数が最小となるように、ウエハ内のキャパシタセル位置を最適化する（ステップＳ９０５）。
　次に、キャパシタセル形成位置内に欠陥部が存在するか否かを判断する（ステップＳ９０６）。キャパシタセル内に欠陥があった場合（ステップＳ９０６／ＹＥＳ）は、エッチングにより欠陥部を局所的に除去する（ステップＳ９０７）。図８に、このようにしてエッチングにより除去された欠陥１３を示す。この後に、キャパシタセルの製造に移行する。他方、欠陥部が無い場合（ステップＳ９０６／ＮＯ）には、上記実施形態２と同様に、キャパシタセルの製造に移行する。このように、上記図１で示した短絡部の部分的除去をキャパシタセル内部に対応する部分にだけ行えば、不良となるキャパシタセルをなくすことができる。
　本実施形態により、ウエハ上でＭＩＭ成膜後に欠陥部を特定し、キャパシタセル位置を最適化し、さらにキャパシタセル位置最適化後にもキャパシタセル内に存在してしまう欠陥部のみを除去することにより、不良のないキャパシタを容易に形成することが可能となる。つまり、薄膜キャパシタ製造の歩留を向上させることが可能となる。
（実施形態４）
　次に、本発明の実施形態４に係るキャパシタ製造装置について説明する。図１０及び図１１は、本実施形態に係るキャパシタ製造装置の概略構成例を示す。図１０に示すように、本実施形態に係るキャパシタ製造装置２０は、欠陥部検出部２１、エッチング部２２、を備えている。欠陥部検出部２１は、短絡やパーティクル等の欠陥部を検出する。エッチング部２２は、欠陥部検出部２１が欠陥部を検出すると、その欠陥部を局所的にエッチングして除去する欠陥部除去部である。このように、本実施形態に係るキャパシタ製造装置２０は、欠陥検出部と欠陥部除去部とを組み込んだ装置である。
　他方、図１１に示すキャパシタ製造装置２０は、上記図１０に示すキャパシタ製造装置２０の構成に加え、欠陥部情報記憶部２３と情報処理部２４とを備えている。欠陥部情報記憶部２３は、欠陥部検出部２１が検出した欠陥部の位置データ等の情報を記憶する。情報処理部２４は、欠陥部情報記憶部２３に記憶された欠陥部の情報に基づいて、キャパシタ形成位置の最適化処理を行う。図１１に示すキャパシタ製造装置２０では、欠陥部検出部２１により検出した欠陥部の情報を欠陥部情報記憶部２３に一旦全て記憶し、記憶された情報に基づいて情報処理部２４によりキャパシタセル形成位置を最適化する。次に、キャパシタ製造装置２０は、キャパシタ形成位置を最適化し、マスク位置を最適化した場合であってもキャパシタセル形成位置内に欠陥部が存在する場合には、エッチング部２２により欠陥部を局所的にエッチング除去する。
　尚、上述した何れのキャパシタ製造装置２０においても欠陥検出部２１は限定されず、光学検査等も適用できるが、ＯＢＩＲＣＨ分析による抵抗変化測定による短絡等の欠陥箇所特定が好適である。また、エッチング部２２も限定されないが、レーザ加工が好適である。これらの装置を用いて、キャパシタセル形成後に欠陥部を検出及び除去することもできるが、ウエハ状態で欠陥部を修復する方が、工程時間を短くでき好適である。
　本実施形態により、短い製造時間で、欠陥部が存在しないキャパシタを製造することが可能となる。また、ウエハ状態でＭＩＭ成膜後の薄膜キャパシタの欠陥部を局所的に除去することが可能となり、大面積キャパシタであっても、歩留りを向上することが可能となる。
（実施形態５）
　図１２及び図１３は、本発明の実施形態５に係るキャパシタ製造装置の概略構成例を示す。図１２に示すように、本実施形態に係るキャパシタ製造装置２０は、欠陥部検出部２１、欠陥部情報記憶部２３、情報処理部２４、マーカ部２５、を備えている。マーカ部２５は、アライメントマークを形成する。このキャパシタ製造装置を使用することにより、ウエハ状態において予めキャパシタセルを形成した後に不良となる部分を特定し、形成するキャパシタセルの位置を最適化することにより、キャパシタの歩留を向上することができる。
　他方、図１３に示すキャパシタ製造装置２０は、上記図１２に示すキャパシタ製造装置２０の構成に加え、エッチング部２２を備えている。そのため、キャパシタセル位置最適化後にもキャパシタセル内に欠陥部がある場合には、その欠陥部を除去することができる。これにより、上記図１２に示したキャパシタ製造装置よりもさらにキャパシタセルの歩留向上することができる。
　尚、上述した何れのキャパシタ製造装置２０においても欠陥部検出部２１は限定されず、光学検査等も適用できるが、ＯＢＩＲＣＨ分析による抵抗変化測定による短絡等の欠陥箇所特定が好適である。マーカ部２５によるアライメントマーク形成についても限定されないが、レーザによる加工が好適に用いられる。また、エッチング部２２も限定されないが、レーザ加工が好適である。
　本実施形態により、ウエハ状態でＭＩＭ成膜後の薄膜キャパシタの欠陥部特定に基づいて、自動的にキャパシタセル位置の最適化を行い、アライメントマークを形成することにより、結果的に薄膜キャパシタの歩留を向上することが可能となる。さらに、ウエハ状態でＭＩＭ成膜後の薄膜キャパシタの欠陥部特定に基づいて、自動的にキャパシタセル位置の最適化、アライメントマーク形成及びキャパシタセル内欠陥部の局所的除去を行うことができ、薄膜キャパシタの不良をほぼ無くすことが可能となる。これにより、パーティクル部又は上部電極と下部電極間の電気的短絡部等の欠陥部を含むウエハでも大面積キャパシタの歩留りを向上することが可能となる。
　以下に、本発明の具体的な実施例について説明するが、本発明は以下の構成に限定されるものではない。
　基板４として表面２００ｎｍの厚みで熱酸化膜を形成した４インチシリコンウエハを用い、下部電極３はウエハ側からＴｉ、Ｒｕの順でＤＣマグネトロンスパッタにより室温で成膜することにより得た。Ｔｉ、Ｒｕの膜厚は、それぞれ５０ｎｍ、１００ｎｍとした。続けて薄膜誘電体２としてＭｎを５％添加したＳｒＴｉＯ３（ＳＴＯ）をＲＦスパッタにより、４００℃で１００ｎｍの厚みに成膜した。次に上部電極１として、ＲｕをＤＣマグネトロンスパッタにより室温で１００ｎｍの厚みで成膜した。ここで室温とは、装置などを駆動していない状態における室内の温度を示している。
　次に、ウエハ端部に１ｍｍ２のサイズで上部電極１と薄膜誘電体２をエッチングしてプロービング端子とした。さらに、ウエハ全面の下部電極３、上部電極１間をプロービングしてＯＢＩＲＣＨ分析を行い、下部電極３と上部電極１間で短絡している部分を特定し、特定した短絡部分をレーザにより局所的に除去した。短絡部にはパーティクルが存在していたと考えられるが、レーザ加工後は上部電極１及び薄膜誘電体２の除去と下部電極のダメージのみが観察された。レーザ加工した箇所は１８カ所に及んだ。レーザ加工後に再び下部電極と上部電極間の抵抗測定を行ったが、ウエハ全面での短絡が無くなったのを確認できた。
　レーザ加工後のキャパシタを用いて、１５ｍｍ２のキャパシタセルを１６個製造した。その結果、いずれも２．９μＦ～３．１μＦの高容量が得られた。
　図１４を参照すると、キャパシタ製造装置２０は、欠陥情報記憶部２３、情報処理部２４、赤外線走査部２６、電流計測部２７、加工レーザ部２８、レーザマーカ部２９、および制御部３０を備えている。キャパシタ製造装置２０は、上記図１３で説明したキャパシタ装置の欠陥部検出部２１としてＯＢＩＲＣＨを使用する。上記実施例と同様のＭＩＭを４インチウエハに成膜し、図１４に示す装置でアライメントの最適化と欠陥部の修復を行った。その結果、ＯＢＩＲＣＨで検出された短絡箇所は１５カ所、キャパシタセル位置最適化後修復のためレーザ加工した箇所は２カ所であり、キャパシタセル位置最適化後のレーザマーカによりアライメントマークを形成した。
　次にアライメントマークを使用して上記実施例と同様に１５ｍｍ２のキャパシタセルを１６個製造した。その結果、不良セルはなく、容量３．０μＦ～３．１μＦを達成できた。
　本実施例では、キャパシタ製造装置２０が、欠陥部検出部２１として赤外線走査部２６及び電流計測部２７、エッチング部２２として加工レーザ部２８、マーカ部２５としてレーザマーカ部２９を備えている。さらに、制御部３０が、欠陥部情報記憶部２３、情報処理部２４、赤外線走査部２６、電流計測部２７、加工レーザ部２８、およびレーザマーカ部２９を制御することによりキャパシタセルを製造する例を示したが、これに限定されるものではない。
　尚、各図のフローチャートに示す処理を、プログラムによりＣＰＵで実行させることもできる。また、このプログラムを記録するコンピュータ読み取り可能な記録媒体としては、半導体記憶部や光学的及び／又は磁気的な記憶部等を用いることができる。このようなプログラム及び記録媒体を、前述した各実施形態とは異なる構成のシステム等で用い、そこのＣＰＵで上記プログラムを実行させることにより、本発明と実質的に同じ効果を得ることができる。
　以上好適な実施の形態に基づき具体的に説明したが、本発明は上述したキャパシタの製造方法、キャパシタ製造装置、プログラム及び記録媒体に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であるということは言うまでもない。
　この出願は、２００９年２月２５日に出願された日本国出願特願２００９－４２２１０を基礎とする優先権を主張し、その開示のすべてをここに取り込む。
　本発明は、薄膜キャパシタを用いたキャパシタの製造に適用することができ、歩留まりよく薄膜キャパシタを製造することが可能となる。
　１　　上部電極
　２　　薄膜誘電体
　３　　下部電極
　４　　基板
　６　　短絡部
　７　　キャパシタチップ外周
　８　　キャパシタ形成予定位置
　９　　アライメントマーク形成予定位置
　１０　　キャパシタチップ外周
　１１　　キャパシタ形成位置
　１２　　アライメントマーク
　１３　　欠陥
　１４　　ＭＩＭ成膜ウエハ
　２０　　欠陥部検出装置
　２１　　欠陥部検出部
　２２　　エッチング部
　２３　　欠陥部情報記憶部
　２４　　情報処理部
　２５　　マーカ部
　２６　　赤外線走査部
　２７　　電流計測部
　２８　　加工レーザ部
　２９　　レーザマーカ部
　３０　　制御部
　１００　　基板
　１１０　　支持体
　１２０ａ、１２０ｂ　　スルーホール
　１４０　　下部電極
　１６０　　高誘電体膜
　１８０　　上部電極
　２００　　保護膜
　２２０　　保護膜
　２１０ａ、２１０ｂ　　電極パッド
　２４０ａ、２４０ｂ　　電極パッド
　２８０ａ、２８０ｂ　　バンプ電極

Claims (25)

  1. 　基板に下部電極と薄膜誘電体と上部電極とを成膜してキャパシタを形成する成膜工程と、
    　前記キャパシタをキャパシタセルに分割する前に、パーティクル部と前記下部電極及び前記上部電極間の電気的短絡部とを含む欠陥部を検出する欠陥部検出工程と、
    　前記欠陥部を除去する欠陥部除去工程と、
    を有するキャパシタの製造方法。
  2. 　前記欠陥検出工程により検出された欠陥部の情報を記憶する欠陥部情報記憶工程をさらに有する請求項１記載のキャパシタの製造方法。
  3. 　前記キャパシタセルを形成する位置であるキャパシタセル位置を調整するキャパシタセル位置調整工程をさらに有する請求項１又は２に記載のキャパシタの製造方法。
  4. 　前記キャパシタセル位置調整工程により調整されたキャパシタセル位置にキャパシタセルを形成するためのマークを形成するマーク形成工程をさらに有する請求項３記載のキャパシタの製造方法。
  5. 　前記マーク形成工程は、レーザ加工を用いてマークを形成する請求項４記載のキャパシタの製造方法。
  6. 　前記欠陥部除去工程は、前記キャパシタセル位置を調整した後のキャパシタセル内の前記欠陥部を除去する請求項３から５の何れか１項に記載のキャパシタの製造方法。
  7. 　前記キャパシタセル位置調整工程は、前記キャパシタセルに含まれる前記欠陥部が最小となるように、前記キャパシタセル位置を調整する請求項３から６の何れか１項に記載のキャパシタの製造方法。
  8. 　前記欠陥部除去工程は、レーザ加工を用いて前記欠陥部を除去する請求項１から７の何れか１項に記載のキャパシタの製造方法。
  9. 　前記欠陥部検出工程は、前記基板全面をレーザ走査し、前記下部電極及び前記上部電極間の抵抗変化測定により欠陥部を検出する請求項１から８の何れか１項に記載のキャパシタの製造方法。
  10. 　キャパシタセルへの分割前のキャパシタの欠陥部を検出する欠陥部検出部と、
    　前記欠陥部を除去する欠陥部除去部とを有し、
    　前記キャパシタは、基板上に積層された下部電極と薄膜誘電体と上部電極とによって形成され、
    　前記欠陥部は、パーティクル部と前記下部電極及び前記上部電極間の電気的短絡部とを含むキャパシタ製造装置。
  11. 　前記欠陥部検出部により検出された欠陥部の情報を記憶する欠陥部情報記憶部をさらに有し、
    　前記欠陥部除去部は、前記欠陥部情報記憶部に記憶された欠陥部の情報に基づいて欠陥部を除去する請求項１０記載のキャパシタ製造装置。
  12. 　前記キャパシタセルを形成する位置であるキャパシタセル位置を調整する情報処理部をさらに有する請求項１０又は１１に記載のキャパシタ製造装置。
  13. 　前記情報処理部により調整されたキャパシタセル位置にキャパシタセルを形成するためのマークを形成するマーカ部をさらに有する請求項１２記載のキャパシタ製造装置。
  14. 　前記マーカ部は、レーザ加工である請求項１３記載のキャパシタ製造装置。
  15. 　前記欠陥部除去部は、前記情報処理部によりキャパシタセル位置を調整した場合に、前記キャパシタセル内に存在する前記欠陥部を除去する請求項１２から１４の何れか１項に記載のキャパシタ製造装置。
  16. 　前記情報処理部は、前記キャパシタセルに含まれる前記欠陥部が最小となるように、前記キャパシタセル位置を調整する請求項１２から１５の何れか１項に記載のキャパシタ製造装置。
  17. 　前記欠陥部除去部は、レーザ加工である請求項１０から１６の何れか１項に記載のキャパシタ製造装置。
  18. 　前記欠陥部検出部は、前記基板全面をレーザ走査し、前記下部電極及び前記上部電極間の抵抗変化測定により欠陥部を検出する請求項１０から１７の何れか１項に記載のキャパシタ製造装置。
  19. 　基板に下部電極と薄膜誘電体と上部電極とを成膜してキャパシタを形成する処理と、
    　前記キャパシタをキャパシタセルに分割する前に、パーティクル部と前記下部電極及び前記上部電極間の電気的短絡部とを含む欠陥部を検出する処理と、
    　前記欠陥部を除去する処理と、
    をコンピュータに実行させるプログラム。
  20. 　検出された前記欠陥部の情報を記憶する処理をコンピュータに実行させる請求項１９記載のプログラム。
  21. 　前記キャパシタセルを形成する位置であるキャパシタセル位置を調整する処理をコンピュータに実行させる請求項１９又は２０に記載のプログラム。
  22. 　調整された前記キャパシタセル位置にキャパシタセルを形成するためのマークを形成する処理をコンピュータに実行させる請求項２１記載のプログラム。
  23. 　前記除去する処理は、前記キャパシタセル位置を調整した後のキャパシタセル内の前記欠陥部を除去するようにコンピュータに実行させる請求項２１又は２２に記載のプログラム。
  24. 　前記調整する処理は、前記キャパシタセルに含まれる前記欠陥部を最小とするように、前記キャパシタセル位置を調整することをコンピュータに実行させる請求項２１から２３の何れか１項に記載のプログラム。
  25. 　請求項１９から２４の何れか１項に記載のプログラムを記録したコンピュータ読み取り可能な記録媒体。
PCT/JP2010/000853 2009-02-25 2010-02-12 キャパシタの製造方法、キャパシタ製造装置、キャパシタ製造プログラム及び記録媒体 WO2010098026A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011501474A JP5348238B2 (ja) 2009-02-25 2010-02-12 キャパシタの製造方法、キャパシタ製造装置、キャパシタ製造プログラム及び記録媒体
CN201080008852.5A CN102326248B (zh) 2009-02-25 2010-02-12 电容器制造方法、电容器制造装置
US13/203,018 US8621730B2 (en) 2009-02-25 2010-02-12 Capacitor producing method for producing thin-film capacitors eliminating defects
EP10745913A EP2402987A1 (en) 2009-02-25 2010-02-12 Capacitor fabrication method, capacitor fabricating device, capacitor fabricating program, and recording medium
US14/081,163 US20140068905A1 (en) 2009-02-25 2013-11-15 Capacitor producing method, capacitor producing device, and capacitor producing program

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009042210 2009-02-25
JP2009-042210 2009-02-25

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US13/203,018 A-371-Of-International US8621730B2 (en) 2009-02-25 2010-02-12 Capacitor producing method for producing thin-film capacitors eliminating defects
US14/081,163 Division US20140068905A1 (en) 2009-02-25 2013-11-15 Capacitor producing method, capacitor producing device, and capacitor producing program

Publications (1)

Publication Number Publication Date
WO2010098026A1 true WO2010098026A1 (ja) 2010-09-02

Family

ID=42665243

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/000853 WO2010098026A1 (ja) 2009-02-25 2010-02-12 キャパシタの製造方法、キャパシタ製造装置、キャパシタ製造プログラム及び記録媒体

Country Status (5)

Country Link
US (2) US8621730B2 (ja)
EP (1) EP2402987A1 (ja)
JP (1) JP5348238B2 (ja)
CN (1) CN102326248B (ja)
WO (1) WO2010098026A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013004853A (ja) * 2011-06-20 2013-01-07 Mitsubishi Shindoh Co Ltd フィルムコンデンサ用金属蒸着フィルムの製造方法
JP2020088093A (ja) * 2018-11-21 2020-06-04 三菱電機株式会社 半導体チップの製造方法および半導体ウェハ
CN117066793A (zh) * 2023-09-18 2023-11-17 扬州日精电子有限公司 一种可翻转调节的薄膜电容器生产用焊接装置及其使用方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130046847A (ko) * 2011-10-28 2013-05-08 삼성디스플레이 주식회사 표시기판 및 표시기판의 수리 방법
JP6158468B2 (ja) * 2011-11-08 2017-07-05 富士電機株式会社 半導体装置の故障位置解析方法及び装置
CN105321836B (zh) * 2015-10-19 2018-06-26 上海华力微电子有限公司 Mim电容器的测试结构和测试方法
EP3217428B1 (de) * 2016-03-07 2022-09-07 Infineon Technologies AG Mehrfachsubstrat sowie verfahren zu dessen herstellung
KR20180079157A (ko) * 2016-12-29 2018-07-10 삼성전자주식회사 반도체 소자의 제조 방법
CN116030047B (zh) * 2023-03-24 2023-05-30 四川中星电子有限责任公司 一种电容器工艺过程中识别掩膜合格的方法

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10200071A (ja) * 1997-01-09 1998-07-31 Fujitsu Ltd 半導体装置及び欠陥検出方法
JPH11154734A (ja) * 1997-11-21 1999-06-08 Advantest Corp 薄膜コンデンサの形成方法
JP2001033886A (ja) 1999-05-17 2001-02-09 Noritsu Koki Co Ltd フィルム供給装置
JP2002008942A (ja) 2000-06-16 2002-01-11 Fujitsu Ltd コンデンサ装置、コンデンサ装置の製造方法及びコンデンサ装置が実装されたモジュール
JP2003060041A (ja) * 2001-08-08 2003-02-28 Murata Mfg Co Ltd Ｍｉｍキャパシタの製造方法
JP2003069185A (ja) 2001-08-29 2003-03-07 Hitachi Ltd キャパシタを内蔵した回路基板
JP3465464B2 (ja) 1996-02-06 2003-11-10 富士通株式会社 半導体チップキャリヤ
JP2005033195A (ja) 2003-06-20 2005-02-03 Ngk Spark Plug Co Ltd コンデンサ及びコンデンサの製造方法
JP2005123250A (ja) 2003-10-14 2005-05-12 Fujitsu Ltd インターポーザ及びその製造方法並びに電子装置
JP2006253631A (ja) 2005-02-14 2006-09-21 Fujitsu Ltd 半導体装置及びその製造方法、キャパシタ構造体及びその製造方法
JP2007206444A (ja) * 2006-02-02 2007-08-16 Sony Corp 欠陥修正手法の表示方法
JP2007281376A (ja) * 2006-04-11 2007-10-25 Sony Corp 配線基板の製造方法、ディスプレイ装置の製造方法、及び配線基板の製造装置
JP2008041757A (ja) 2006-08-02 2008-02-21 Nec Electronics Corp 半導体検査装置および半導体検査方法
JP2008164881A (ja) * 2006-12-28 2008-07-17 Hitachi Displays Ltd 表示装置およびその製造方法
JP2009042210A (ja) 2007-07-13 2009-02-26 Fujifilm Corp 表面プラズモン共鳴測定用チップ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3402448A (en) * 1966-05-04 1968-09-24 Bunker Ramo Thin film capacitor and method of adjusting the capacitance thereof
US3649488A (en) * 1969-11-07 1972-03-14 Bell Telephone Labor Inc Electrochemical etching technique for charting and curing defects in thin film capacitors
US4749454A (en) * 1986-11-17 1988-06-07 Solarex Corporation Method of removing electrical shorts and shunts from a thin-film semiconductor device
DE69133410T2 (de) * 1990-03-08 2005-09-08 Fujitsu Ltd., Kawasaki Schichtstruktur mit einem Kontaktloch für Flossenkondensatoren in Drams und Verfahren zur Herstellung derselben
US5817533A (en) * 1996-07-29 1998-10-06 Fujitsu Limited High-yield methods of fabricating large substrate capacitors
JP2001338836A (ja) 2000-03-24 2001-12-07 Sumitomo Metal Ind Ltd コンデンサ付き接続部材、その接続構造と製造方法
US6344964B1 (en) * 2000-07-14 2002-02-05 International Business Machines Corporation Capacitor having sidewall spacer protecting the dielectric layer
US9064785B2 (en) 2007-07-20 2015-06-23 Freesacle Semiconductor, Inc. Electronic device including a capacitor and a process of forming the same

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3465464B2 (ja) 1996-02-06 2003-11-10 富士通株式会社 半導体チップキャリヤ
JPH10200071A (ja) * 1997-01-09 1998-07-31 Fujitsu Ltd 半導体装置及び欠陥検出方法
JPH11154734A (ja) * 1997-11-21 1999-06-08 Advantest Corp 薄膜コンデンサの形成方法
JP2001033886A (ja) 1999-05-17 2001-02-09 Noritsu Koki Co Ltd フィルム供給装置
JP2002008942A (ja) 2000-06-16 2002-01-11 Fujitsu Ltd コンデンサ装置、コンデンサ装置の製造方法及びコンデンサ装置が実装されたモジュール
JP2003060041A (ja) * 2001-08-08 2003-02-28 Murata Mfg Co Ltd Ｍｉｍキャパシタの製造方法
JP2003069185A (ja) 2001-08-29 2003-03-07 Hitachi Ltd キャパシタを内蔵した回路基板
JP2005033195A (ja) 2003-06-20 2005-02-03 Ngk Spark Plug Co Ltd コンデンサ及びコンデンサの製造方法
JP2005123250A (ja) 2003-10-14 2005-05-12 Fujitsu Ltd インターポーザ及びその製造方法並びに電子装置
JP2006253631A (ja) 2005-02-14 2006-09-21 Fujitsu Ltd 半導体装置及びその製造方法、キャパシタ構造体及びその製造方法
JP2007206444A (ja) * 2006-02-02 2007-08-16 Sony Corp 欠陥修正手法の表示方法
JP2007281376A (ja) * 2006-04-11 2007-10-25 Sony Corp 配線基板の製造方法、ディスプレイ装置の製造方法、及び配線基板の製造装置
JP2008041757A (ja) 2006-08-02 2008-02-21 Nec Electronics Corp 半導体検査装置および半導体検査方法
JP2008164881A (ja) * 2006-12-28 2008-07-17 Hitachi Displays Ltd 表示装置およびその製造方法
JP2009042210A (ja) 2007-07-13 2009-02-26 Fujifilm Corp 表面プラズモン共鳴測定用チップ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013004853A (ja) * 2011-06-20 2013-01-07 Mitsubishi Shindoh Co Ltd フィルムコンデンサ用金属蒸着フィルムの製造方法
JP2020088093A (ja) * 2018-11-21 2020-06-04 三菱電機株式会社 半導体チップの製造方法および半導体ウェハ
JP7209513B2 (ja) 2018-11-21 2023-01-20 三菱電機株式会社 半導体チップの製造方法および半導体ウェハ
CN117066793A (zh) * 2023-09-18 2023-11-17 扬州日精电子有限公司 一种可翻转调节的薄膜电容器生产用焊接装置及其使用方法

Also Published As

Publication number Publication date
JP5348238B2 (ja) 2013-11-20
EP2402987A1 (en) 2012-01-04
CN102326248A (zh) 2012-01-18
US20140068905A1 (en) 2014-03-13
JPWO2010098026A1 (ja) 2012-08-30
US20110302753A1 (en) 2011-12-15
CN102326248B (zh) 2014-06-25
US8621730B2 (en) 2014-01-07

Similar Documents

Publication Publication Date Title
JP5348238B2 (ja) キャパシタの製造方法、キャパシタ製造装置、キャパシタ製造プログラム及び記録媒体
US7981761B2 (en) Method of manufacturing semiconductor device having MIM capacitor
US20060228855A1 (en) Capacitor with co-planar electrodes
CN105321953B (zh) 用于压电层布置的制造方法和相应的压电层布置
JP2007149730A (ja) 薄膜キャパシタ、実装基板、実装基板の製造方法、半導体装置、および半導体装置の製造方法
US9257497B2 (en) Metal-insulator-metal (MIM) capacitor techniques
JP2017204630A (ja) 薄膜キャパシター及びその製造方法
JP5263528B2 (ja) キャパシタ構造体及びその製造方法
US20140017872A1 (en) Method for fabricating a metal-insulator-metal capacitor
JP6446877B2 (ja) 薄膜キャパシタ
US20070293014A1 (en) Method for forming metal-insulator-metal capacitor of semiconductor device
JP2005086091A (ja) 半導体装置
CN107045917B (zh) 电子部件
US6693017B1 (en) MIMcap top plate pull-back
CN102110638A (zh) 解决半导体器件在制作过程中放电缺陷的方法及结构
JP2008085291A (ja) コンデンサ及び高周波部品
JP4973023B2 (ja) 薄膜キャパシタ及びその製造方法
JP5016210B2 (ja) 圧電薄膜積層トランス及びその製造方法
JP2008251889A (ja) キャパシタの製造方法
CN108122894B (zh) 改善mim电容器电弧放电缺陷的方法
US9590027B2 (en) Method for fabricating an integrated-passives device with a MIM capacitor and a high-accuracy resistor on top
US20210335992A1 (en) Capacitor with mim
US7105451B2 (en) Method for manufacturing semiconductor device
JP5686366B2 (ja) 誘電体構造体、及びその製造方法
Thomason et al. High capacitance density thin film integrated tantalum pentoxide decoupling capacitors

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080008852.5

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10745913

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011501474

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 13203018

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2010745913

Country of ref document: EP