WO2010035544A1 - フォトダイオードおよびその製造方法ならびにフォトダイオードを備えた表示装置 - Google Patents

フォトダイオードおよびその製造方法ならびにフォトダイオードを備えた表示装置 Download PDF

Info

Publication number
WO2010035544A1
WO2010035544A1 PCT/JP2009/058985 JP2009058985W WO2010035544A1 WO 2010035544 A1 WO2010035544 A1 WO 2010035544A1 JP 2009058985 W JP2009058985 W JP 2009058985W WO 2010035544 A1 WO2010035544 A1 WO 2010035544A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor region
region
photodiode
layer
conductivity type
Prior art date
Application number
PCT/JP2009/058985
Other languages
English (en)
French (fr)
Inventor
加藤浩巳
クリストファー ブラウン
木村知洋
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US13/120,427 priority Critical patent/US20110175086A1/en
Publication of WO2010035544A1 publication Critical patent/WO2010035544A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
    • H01L31/1055—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type the devices comprising amorphous materials of Group IV of the Periodic Table

Definitions

  • the present invention relates to a photodiode provided in a display device, a method of manufacturing the same, and a display device including the photodiode.
  • a display device with a photosensor that can detect the brightness of external light or capture an image of an object close to the display by providing a photodetection element such as a photodiode in the pixel.
  • a display device with an optical sensor is assumed to be used as a display device for bidirectional communication, a display device with a touch panel function, or a display device with a scanner function.
  • a well-known component such as a signal line, a scanning line, a TFT (Thin Film Transistor), and a pixel electrode is formed by a semiconductor process on the active matrix substrate, simultaneously on the active matrix substrate.
  • a photodiode or the like is built in (see, for example, Patent Document 1).
  • a lateral structure PIN diode is used as each photodiode. This PIN diode is formed by sequentially providing a p-layer, an i-layer, and an n-layer on a silicon film common to the TFT by using a TFT process.
  • the photodiodes are formed in a matrix on the active matrix substrate, so that the liquid crystal display panel functions as an area sensor.
  • the wavelength dependency of the photodiode becomes a problem. That is, the sensitivity of the photodiode depends on the wavelength of received light, and the sensitivity decreases as the wavelength increases. For this reason, for example, there arises a problem that red light cannot be detected with high sensitivity.
  • An object of the present invention is to provide a photodiode having a light detection sensitivity close to human specific visual sensitivity in the wavelength range of visible light, and a display device with an optical sensor using the photodiode. It is in.
  • a photodiode according to the present invention is a photodiode formed on a polycrystalline silicon layer or a continuous grain boundary crystalline silicon layer on a substrate of a display device, and is a semiconductor of a first conductivity type.
  • a region, an intrinsic semiconductor region, and a semiconductor region of a second conductivity type opposite to the first conductivity type are provided, and at least a part of the intrinsic semiconductor region is amorphous silicon.
  • a display device includes the photodiode described above.
  • the method for manufacturing a photodiode according to the present invention includes a step of forming a polycrystalline silicon layer or a continuous grain boundary crystal silicon layer on a substrate of a display device, and an intrinsic semiconductor region of the photodiode in the silicon layer.
  • the present invention it is possible to provide a photodiode having a light detection sensitivity close to human specific visual sensitivity in the visible light wavelength region, and a display device using the photodiode.
  • FIG. 1 is a cross-sectional view schematically showing an overall configuration of a liquid crystal display device according to an embodiment of the present invention.
  • FIG. 2 is an enlarged cross-sectional view showing a part of the active matrix substrate of the liquid crystal display device shown in FIG.
  • FIG. 3 is a graph showing the light absorption efficiency of the photodiode 7 according to the present embodiment and the conventional photodiode in which the entire i layer is formed of continuous grain boundary crystal silicon.
  • 4 (a) to 4 (d) show a series of main manufacturing steps in the initial stage of manufacturing an active matrix substrate.
  • FIGS. 5A to 5G are plan views showing examples of mask patterns used when at least part of the i layer is made amorphous by ion implantation.
  • FIGS. 7A to 7C show a series of manufacturing steps of the active matrix substrate performed after the step shown in FIG. 6C.
  • a photodiode according to an embodiment of the present invention is a photodiode formed on a polycrystalline silicon layer or a continuous grain boundary crystalline silicon layer on a substrate of a display device, and includes a first conductivity type semiconductor region and an intrinsic semiconductor.
  • a region having a second conductivity type opposite to the first conductivity type, and at least part of the intrinsic semiconductor region is amorphous silicon.
  • the absorption coefficient curve shows wavelength dependence similar to that of human relative visibility. That is, according to the configuration of the above-described embodiment, the sensitivity to the wavelength of incident light is higher than that of a conventional photodiode in which the entire photodiode is formed of polycrystalline silicon or continuous grain boundary crystalline silicon. Close photodiodes can be realized.
  • the photodiode according to the present embodiment includes (1) a configuration in which the entire intrinsic semiconductor region, and the first conductive type semiconductor region and the second conductive type semiconductor region are amorphous silicon. ) The whole of the intrinsic semiconductor region, the junction between the intrinsic semiconductor region and the first conductivity type semiconductor region, and the junction between the intrinsic semiconductor region and the second conductivity type semiconductor region are amorphous. (3) In the intrinsic semiconductor region, a region excluding at least one of a junction with the first conductivity type semiconductor region and a junction with the second conductivity type semiconductor region
  • the structure may be any one of amorphous silicon.
  • a display device including the photodiode according to the above configuration is also an embodiment of the present invention.
  • the substrate may be an active matrix substrate having a plurality of active elements arranged in a matrix, and a plurality of photodiodes may be formed on the active matrix substrate. .
  • a photodiode manufacturing method comprising: forming a polycrystalline silicon layer or a continuous grain boundary crystalline silicon layer on a substrate of a display device; and the intrinsicity of the photodiode in the silicon layer.
  • argon ions or silicon ions can be used.
  • the ion implantation step in the silicon layer, the entire region to be the intrinsic semiconductor region, the region to be the first conductivity type semiconductor region, and the second conductivity type semiconductor region are formed. Ion implantation may be performed on the power region.
  • Ion implantation in the silicon layer, an entire region to be the intrinsic semiconductor region, a region to be a junction between the intrinsic semiconductor region and the first conductivity type semiconductor region, Ion implantation may be performed on an intrinsic semiconductor region and a region to be a junction between the second conductivity type semiconductor region.
  • a region to be a junction with the first conductivity type semiconductor region among a region to be the intrinsic semiconductor region, and the second conductivity type semiconductor Ion implantation may be performed on a region excluding at least one of a region to be a junction with the region.
  • the display device according to the present invention is not limited to the liquid crystal display device, and is an active matrix.
  • the present invention can be applied to any display device using a substrate.
  • the display device according to the present invention includes a touch panel display device that performs an input operation by detecting an object close to the screen by using an optical sensor, and a display for bidirectional communication including a display function and an imaging function. Use as a device is assumed. Further, it is also assumed that the present invention is used as a display device that detects the brightness of ambient light with an optical sensor and controls display brightness according to the ambient brightness.
  • each drawing referred to below shows only the main members necessary for explaining the present invention in a simplified manner among the constituent members of the embodiment of the present invention for convenience of explanation. Therefore, the display device according to the present invention can include arbitrary constituent members that are not shown in the drawings referred to in this specification. Moreover, the dimension of the member in each figure does not represent the dimension of an actual structural member, the dimension ratio of each member, etc. faithfully.
  • FIG. 1 is a cross-sectional view schematically showing the overall configuration of the liquid crystal display device according to the present embodiment.
  • FIG. 2 is an enlarged cross-sectional view showing a part of the active matrix substrate of the liquid crystal display device shown in FIG.
  • the liquid crystal display device includes a liquid crystal display panel 1 and a backlight 13 that illuminates the liquid crystal display panel 1.
  • the liquid crystal display panel 1 includes an active matrix substrate 2, a liquid crystal layer 3, and a filter substrate 4, and the liquid crystal layer 3 is sandwiched between the active matrix substrate 2 and the filter substrate 4.
  • the active matrix substrate 2 includes a plurality of active elements 6 and pixel electrodes 9 arranged in a matrix on a glass substrate 5 serving as a base substrate.
  • One set of active element 6 and pixel electrode 9 constitutes one pixel.
  • the active element 6 is a thin film transistor (TFT: Thin Film Transistor). In the following description, the active element is described as TFT 6.
  • the filter substrate 4 is configured by providing a color filter and a counter electrode 12 on a glass substrate 10 serving as a base substrate.
  • the color filter includes a red colored layer 11a, a green colored layer 11b, and a blue colored layer 11c corresponding to one of the pixels.
  • the TFT 6 includes a silicon film 14 and a gate electrode 18.
  • the silicon film 14 is formed on the first interlayer insulating film 26 that covers the upper surface of the glass substrate 5.
  • the gate electrode 18 is formed on the second interlayer insulating film 27 that covers the silicon film 14, and the portion where the second interlayer insulating film 27 and the gate electrode 18 overlap functions as a gate insulating film.
  • the gate electrode 18 is covered with a third interlayer insulating film 28.
  • the silicon film 14 is formed of continuous grain boundary crystalline silicon (CGS) which is excellent in terms of charge transfer speed.
  • CGS continuous grain boundary crystalline silicon
  • an n-type diffusion layer that becomes the source region 15 and an n-type diffusion layer that becomes the drain region 17 are formed.
  • the source region 15 is connected to a source wiring 19 a penetrating the second interlayer insulating film 27 and the third interlayer insulating film 28, and the drain region 17 is connected to the second interlayer insulating film 27 and the third interlayer insulating film 28.
  • the drain wiring 19b penetrating through is connected.
  • a gate wiring 20 that penetrates through the third interlayer insulating film 28 is connected to the gate electrode 18.
  • an insulating protective film 43 is formed so as to cover the third interlayer insulating film, the source wiring 19a, the drain wiring 19b, and the gate wiring 20.
  • a pixel electrode 9 made of ITO or the like is formed on the protective film 43.
  • the pixel electrode 9 is electrically connected to the drain wiring 19 b by a conduction path that penetrates the protective film 43.
  • the active matrix substrate 2 of this embodiment includes a photodiode 7 and a light shielding film 8 that shields the photodiode 7 from illumination light 29 from the backlight 13. .
  • a plurality of photodiodes 7 and light shielding films 8 are provided in a matrix. Note that the photodiode 7 and the light shielding film 8 are provided for each pixel or a plurality of pixels, and an area sensor is configured by the plurality of photodiodes 7.
  • the photodiode 7 is formed of a silicon film provided on the first interlayer insulating film 26.
  • the photodiode 7 is a lateral structure PIN diode, and is arranged in order along a plane direction, a p-type semiconductor region (p layer) 21, an intrinsic semiconductor region (i layer) 22, and an n-type semiconductor region. (N layer) 23.
  • the i layer 22 may be a region that is electrically more neutral than the adjacent p layer 21 and n layer 23.
  • the i layer 22 is preferably a region containing no impurities or a region having the same conduction electron density and hole density.
  • reference numeral 24 denotes a wiring connected to the p layer 21
  • reference numeral 25 denotes a wiring connected to the n layer 22.
  • the wiring 24 and the wiring 25 are also covered with the protective film 43.
  • FIG. 3 is a graph showing the light absorption efficiency of the photodiode 7 according to the present embodiment and the conventional photodiode in which the entire i layer is formed of continuous grain boundary crystal silicon.
  • g1 is a characteristic curve of the photodiode 7 according to the present embodiment
  • g2 is a characteristic curve of the conventional photodiode.
  • the photodiode 7 according to the present embodiment has a higher absorption coefficient than the conventional photodiode over the entire wavelength range of visible light (about 400 to 700 nm).
  • the characteristic curve shown in FIG. 3 is merely an example.
  • the characteristics of the photodiode vary depending on process conditions such as the thickness of the silicon film. Therefore, FIG. 3 is not intended to limit the characteristics of the photodiode according to the embodiment of the present invention.
  • the wavelength of visible light is larger than that of a photodiode in which the entire i layer is formed of continuous grain boundary crystalline silicon.
  • the light absorption efficiency of the i layer 22 with respect to the region can be improved, and the effect of increasing the photocurrent can be obtained. Thereby, red light can be detected with high sensitivity, and an optical sensor with high sensitivity to visible light can be realized.
  • the change characteristic of the absorption coefficient with respect to the wavelength of the amorphous silicon almost coincides with the specific visibility curve. That is, the absorption coefficient of amorphous silicon has a peak at a wavelength (near 555 nm) that the human eye feels most strongly. Therefore, by forming at least a part of the i layer 22 with amorphous silicon in the photodiode 7, an optical sensor having sensitivity characteristics close to human eyes can be realized.
  • FIGS. 4 to 7 are cross-sectional views showing main manufacturing steps of the liquid crystal display device according to this embodiment.
  • 4 (a) to 4 (d) show a series of main manufacturing steps in the initial stage of manufacturing an active matrix substrate.
  • FIGS. 5A to 5G are plan views showing examples of mask patterns used when amorphizing at least a part of the i layer 22 by ion implantation.
  • 6 (a) to 6 (c) show a series of main manufacturing steps of the active matrix substrate performed after the step shown in FIG. 4 (d).
  • FIGS. 7A to 7C show a series of manufacturing steps of the active matrix substrate performed after the step shown in FIG. 6C.
  • FIG. 6, and FIG. 7 also show TFTs that constitute peripheral circuits in addition to TFTs and photodiodes that constitute pixels.
  • a CVD (Chemical Vapor Deposition) method, a sputtering method, or the like is formed on one surface of a glass substrate 5 serving as a base substrate of an active matrix substrate (see FIGS. 1 and 2).
  • a silicon film 30 to be the light shielding film 8 is formed.
  • the silicon film 30 is formed of amorphous silicon.
  • the film thickness may be, for example, 50 nm or more, and is set to 200 nm in the examples of FIGS. 4, 6, and 7.
  • a resist pattern 31 is formed by a photolithography method in a portion overlapping the formation region of the light shielding film 8 on the silicon film 30.
  • the amorphous silicon film 30 is etched using the resist pattern 31 as a mask, and the light shielding film 8 is obtained.
  • the first interlayer insulating film 26 is formed so as to cover the light shielding film 8.
  • the first interlayer insulating film 26 can be formed, for example, by forming a silicon oxide film or a silicon nitride film by a CVD method.
  • the first interlayer insulating film 26 may be a single layer or a multilayer. The thickness is set to 100 nm to 500 nm, for example.
  • a silicon film 32 to be a TFT and a photodiode is formed on the first interlayer insulating film 26 by a CVD method or the like.
  • the silicon film 32 is formed of continuous grain boundary crystal silicon. Specifically, the silicon film 32 is formed through the following steps.
  • a silicon oxide film and an amorphous silicon film are sequentially formed on the first interlayer insulating film 26.
  • nickel serving as a catalyst for promoting crystallization is added to the surface layer of the amorphous silicon film.
  • a silicon film 32 formed of continuous grain boundary crystalline silicon is obtained.
  • a resist pattern (not shown) is formed on a portion of the silicon film 32 that overlaps the formation region of the TFT (including both the pixel and peripheral circuit TFTs) and the formation region of the photodiode. Etching is performed as follows. As a result, as shown in FIG. 4D, the silicon film 14 constituting the pixel driving TFT 6 (see FIGS. 1 and 2), the silicon film 33 constituting the photodiode 7, and the peripheral circuit TFT are constituted. The silicon film 34 to be obtained is obtained.
  • resist patterning is performed so that a region that needs to be amorphized in the silicon film 33 that forms the photodiode 7 and a region that needs to be amorphized other than the photodiode 7 are opened.
  • ion implantation for amorphizing the silicon film is performed using this resist as a mask.
  • Ar ions may be implanted with an acceleration voltage (implantation energy) of about 40 [keV] and a dose amount of 1 ⁇ 10 15 [ion].
  • FIGS. 5A to 5G an example of a mask pattern when amorphizing at least a part of the silicon film 33 constituting the photodiode 7 by ion implantation will be described.
  • a rectangular area A indicated by a one-dot chain line represents an opening of the mask at the time of ion implantation.
  • all of FIGS. 5A to 5G schematically show the approximate position of the mask opening, and do not faithfully show the actual mask alignment.
  • the mask patterns shown in FIGS. 5A and 5B are patterns for making the entire i layer 22 amorphous.
  • the entire photodiode 7 including the channel region 21c of the p layer 21 and the channel region 23c of the n layer 23 is made amorphous.
  • the mask pattern shown in FIG. 5B includes the entire i layer 22, the junction (junction) between the p layer 21 and the i layer 22, and the junction between the i layer 22 and the p layer 23.
  • the region is made amorphous.
  • the channel region 21c of the p layer 21 and the channel region 23c of the n layer 23 are not amorphized.
  • the photomask for patterning the ion implantation mask can be shared with the photomask for the light shielding film 8.
  • the region not including the junction with the p layer 21 and the junction with the n layer 23 is amorphized.
  • the i layer 22 does not include the junction with the p layer 21, and the region including the junction with the n layer 23 is amorphized.
  • the region including the junction with the p layer 21 and not including the junction with the n layer 23 is amorphized.
  • the PN junction is not broken at the junction, so that the performance as an optical sensor is improved. There is an advantage that it is not damaged. Further, when the mask pattern shown in FIG. 5C is compared with the mask pattern shown in FIG. 5D or FIG. 5E, the mask shown in FIG. 5D or FIG. The pattern has an advantage that alignment is easier than the mask pattern shown in FIG.
  • the entire length direction (direction parallel to the junction) can be amorphized in the i layer 22, but the i layer 22 is not necessarily required.
  • the entire length direction may not be amorphized. That is, as shown in FIG. 5F, a structure in which only the central portion of the i layer 22 is amorphized may be used.
  • the opening A of the mask is one of two sides parallel to the direction perpendicular to the junction between the p layer and the i layer and the n layer and the i layer of the photodiode 7. Even if it is applied to one side, if at least a part of the i layer 22 can be made amorphous, a desired effect can be achieved.
  • the timing of ion implantation for amorphization may be any time as long as it is after the crystallization of the silicon films 14, 33 and 34 until the formation of the third interlayer insulating film 28.
  • ion implantation is performed after the formation of the second interlayer insulating film 27, it is effective to adjust the acceleration voltage for ion implantation to be higher or to increase the implantation dose.
  • the second interlayer insulating film 27 is formed so as to cover the silicon films 14, 33, and.
  • the second interlayer insulating film 27 also functions as a gate insulating film of the TFT.
  • the second interlayer insulating film 27 can be formed by forming a silicon oxide film or a silicon nitride film by a CVD method. Specifically, when a silicon oxide film is formed, plasma CVD may be performed using SiH 4 and N 2 O (or O 2 ) as source gases. Also, the second interlayer insulating film 27 may be a single layer or a multilayer, like the first interlayer insulating film 26. The thickness of the second interlayer insulating film 27 is set to, for example, 10 nm to 120 nm.
  • the gate electrode 18 of the pixel driving TFT 6 and the gate electrode 35 of the peripheral circuit TFT are formed.
  • a conductive layer is formed by performing a sputtering method, a vacuum deposition method, or the like using a metal material mainly composed of elements such as Ta, Ti, W, Mo, and Al.
  • a conductive layer of W / TaN alloy is formed.
  • a resist pattern is formed by photolithography on a portion of the conductive layer that overlaps with the formation region of the gate electrode. When etching is performed using the resist pattern as a mask, gate electrodes 18 and 35 are formed.
  • a p-type diffusion layer is formed in the photodiode 7 (see FIGS. 1 and 2) and the peripheral circuit TFT.
  • a resist pattern 36 is formed.
  • the resist pattern 36 has openings in a portion overlapping the formation region of the p layer 21 (see FIG. 2) of the photodiode 7 and a portion overlapping the source region 37 and the drain region 38 of the peripheral circuit TFT.
  • Reference numeral 40 denotes a channel region of a TFT for a peripheral circuit.
  • the implantation energy is 10 [KeV] to 80 [KeV]
  • the dose is 5 ⁇ 10 14 [ion] to 2 ⁇ .
  • Ion implantation is performed with 10 16 [ion] set.
  • the impurity concentration after implantation is preferably 1.5 ⁇ 10 20 to 3 ⁇ 10 21 [pieces / cm 3].
  • ion implantation for forming an n-type diffusion layer is performed.
  • an n-type diffusion layer is formed in the photodiode 7 and the pixel driving TFT 6.
  • a resist pattern 39 is formed.
  • the resist pattern 39 includes openings in a portion that overlaps the formation region of the n layer 23 (see FIG. 2) of the photodiode 7 and a portion that overlaps the source region 15 and the drain region 17 of the pixel driving TFT 6.
  • the implantation energy is 10 [KeV] to 100 [KeV]
  • the dose is 5 ⁇ 10 14 [ion] to 1 ⁇ .
  • Ion implantation is performed with 10 16 [ion] set.
  • the impurity concentration after implantation is preferably 1.5 ⁇ 10 20 to 3 ⁇ 10 21 [pieces / cm 3].
  • ion implantation can also be performed on the i layer 22 of the photodiode 7. This ion implantation is performed so that the i layer 22 is more electrically neutral than the p layer 21 and the n layer 23. Further, the ion implantation into the i layer 22 may be performed by utilizing any of the cases where the ion implantation shown in FIG. 6C or FIG. 7A is performed in a plurality of times. However, these may be performed by separate ion implantation.
  • heat treatment is performed to activate the impurities.
  • the heat treatment in this case can be performed by, for example, a furnace annealing method, a laser annealing method, a rapid thermal annealing method, or the like.
  • the heat treatment is performed in a nitrogen atmosphere at a temperature of 300 ° C. to 650 ° C., preferably 550 ° C., and a treatment time of about 4 hours. Is called.
  • the third interlayer insulating film 28 is formed so as to cover the second interlayer insulating film 27 and the gate electrodes 18 and 35.
  • the third interlayer insulating film 28 can be formed by forming a silicon oxide film or a silicon nitride film by a CVD method. Further, the third interlayer insulating film 28 may be a single layer or a multilayer as in the case of the first interlayer insulating film 26.
  • the thickness of the third interlayer insulating film 28 is set to, for example, 200 nm to 2000 nm, preferably 1 ⁇ m.
  • a contact hole that penetrates the second interlayer insulating film 27 and the third interlayer insulating film 28 (or only the third interlayer insulating film) is formed, and then a pixel driving pixel is formed.
  • a source wiring 19a, a drain wiring 19b, and a gate wiring 20 connected to the TFT 6 are formed.
  • the wiring 24 and wiring 25 connected to the photodiode 7 and the wiring 41 and wiring 42 connected to the peripheral circuit TFT are also formed.
  • Each wiring is formed by forming a conductive film on the third interlayer insulating film 28 after filling the contact hole with a conductive material, and further forming and etching a resist pattern.
  • a conductive film for wiring a Ti film (thickness: 200 nm), an aluminum film containing Ti (thickness: 600 nm), and a Ti film (thickness: 100 nm) are sequentially formed by a sputtering method. The laminated film obtained in this way is used.
  • the protective film 43 is formed so as to cover the source wiring 19a, the drain wiring 19b, the gate wiring 20, the wirings 24, 25, 41 and 42, and the third interlayer insulating film 28.
  • the protective film 43 can be formed by forming an organic film by a coating method or the like.
  • the protective film 43 may be either a single layer or a multilayer.
  • the thickness of the protective film is set to, for example, 1 ⁇ m to 5 ⁇ m, preferably 2 ⁇ m to 3 ⁇ m.
  • the pixel electrode 9 is formed by forming an ITO film by CVD, forming a resist pattern, and etching.
  • the pixel driving TFT 6, the peripheral circuit TFT, and the silicon film of the photodiode 7 are formed using continuous grain boundary crystalline silicon. It is not limited. Since polycrystalline silicon has characteristics similar to those of continuous grain boundary crystalline silicon, in this embodiment, the pixel driving TFT 6, the peripheral circuit TFT, and the photodiode 7 are made of polycrystalline silicon. It can also be formed.
  • a silicon film 32 of polycrystalline silicon is formed in the step shown in FIG.
  • the formation of the silicon film 32 with polycrystalline silicon can be performed, for example, as follows. First, an amorphous silicon silicon film is formed. Then, the amorphous silicon film is dehydrogenated by, for example, heating at 500 ° C. for 2 hours, and further annealed to crystallize it.
  • An example of the annealing method is a known laser annealing method. Specifically, a method of irradiating an amorphous silicon film with a laser beam using an excimer laser can be given.
  • the crystal grain size can be further expanded by using a crystal grain size that can be further expanded by using SLS (Sequential Lateral Solidification) method, CLC (CW-laser Lateral Crystallization) method, SELAX (Selective Laser Enlarging Laser X'tallization) method, etc. is there.
  • the SLS method is a method of extending crystal grains long in the laser scanning direction by reducing the pitch in the scanning direction when irradiating an excimer laser to form a polycrystalline silicon film.
  • the CLC method is a method in which crystal grains are elongated in the laser scanning direction using a continuous wave laser.
  • the SELAX method is a method in which, after crystallization using an excimer laser, crystal grains are elongated in the laser scanning direction using a continuous wave laser.
  • the present invention has industrial applicability as a photodiode for a display device and a display device including the photodiode.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

　表示装置のベース基板（５）上で、多結晶シリコン層または連続粒界結晶シリコン層に形成されたフォトダイオード（７）は、第１導電型の半導体領域（ｎ層（２１））、真性半導体領域（ｉ層（２２））、および、前記第１導電型と逆の第２導電型の半導体領域（ｐ層（２３））を備える。前記真性半導体領域（ｉ層（２２））の少なくとも一部が、非晶質シリコンである。

Description

フォトダイオードおよびその製造方法ならびにフォトダイオードを備えた表示装置
　本発明は、表示装置に設けられたフォトダイオードおよびその製造方法と、フォトダイオードを備えた表示装置とに関する。
　従来、例えばフォトダイオード等の光検出素子を画素内に備えたことにより、外光の明るさを検出したり、ディスプレイに近接した物体の画像を取り込んだりすることが可能な、光センサ付き表示装置が提案されている。このような光センサ付き表示装置は、双方向通信用表示装置や、タッチパネル機能付き表示装置、あるいはスキャナ機能付き表示装置としての利用が想定されている。
　従来の光センサ付き表示装置では、アクティブマトリクス基板において、信号線および走査線、ＴＦＴ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）、画素電極等の周知の構成要素を半導体プロセスによって形成する際に、同時に、アクティブマトリクス基板上にフォトダイオード等を作り込む（例えば特許文献１参照）。各フォトダイオードとしては、ラテラル構造のＰＩＮダイオードが用いられている。このＰＩＮダイオードは、ＴＦＴのプロセスを利用して、ＴＦＴと共通のシリコン膜に、ｐ層、ｉ層、ｎ層を順に設けて形成されている。
　上記特許文献１に開示された液晶表示装置では、アクティブマトリクス基板上にフォトダイオードがマトリクス状に形成されたことにより、液晶表示パネルがエリアセンサとして機能する。
特開２００６－３８５７号公報
　しかしながら、上述のように、フォトダイオードを光センサに利用する場合、フォトダイオードの波長依存性が問題となる。すなわち、フォトダイオードの感度は受光する光の波長に依存し、高波長域になるほど感度は低くなる。このため、例えば、赤色の光を感度良く検出することができない、といった問題を生じる。
　本発明の目的は、上記問題を解消し、可視光の波長域において人間の比視感度に近い光検出感度を有するフォトダイオードと、このフォトダイオードを用いた光センサ付き表示装置とを提供することにある。
　上記目的を達成するために、本発明にかかるフォトダイオードは、表示装置の基板上で、多結晶シリコン層または連続粒界結晶シリコン層に形成されたフォトダイオードであって、第１導電型の半導体領域、真性半導体領域、および、前記第１導電型と逆の第２導電型の半導体領域を備え、前記真性半導体領域の少なくとも一部が非晶質シリコンであることを特徴とする。
　本発明にかかる表示装置は、上記のフォトダイオードを備えたことを特徴とする。
　また、本発明にかかるフォトダイオードの製造方法は、表示装置の基板上に、多結晶シリコン層または連続粒界結晶シリコン層を形成する工程と、前記シリコン層において、フォトダイオードの真性半導体領域となるべき領域の少なくとも一部を、イオン注入によって非晶質化させる工程と、前記シリコン層において、フォトダイオードの第１導電型の半導体領域、および、前記第１導電型と逆の第２導電型の半導体領域を形成する工程とを含むことを特徴とする。
　本発明によれば、可視光の波長域において人間の比視感度に近い光検出感度を有するフォトダイオードと、これを用いた表示装置とを提供することが可能となる。
図１は、本発明の実施の形態における液晶表示装置の全体構成を概略的に示す断面図である。 図２は、図１に示した液晶表示装置のアクティブマトリクス基板の一部を拡大して示す断面図である。 図３は、本実施形態にかかるフォトダイオード７と、ｉ層の全体が連続粒界結晶シリコンで形成されている従来のフォトダイオードとの光吸収効率を対比させて示すグラフである。 図４（ａ）～図４（ｄ）は、アクティブマトリクス基板の製造の初期段階における一連の主な製造工程を示している。 図５（ａ）～図５（ｇ）は、イオン注入によってｉ層の少なくとも一部をアモルファス化する際に用いられるマスクパターンの例を示す平面図である。 図６（ａ）～図６（ｃ）は、図４（ｄ）に示した工程の後に実施されるアクティブマトリクス基板の一連の主な製造工程を示している。 図７（ａ）～図７（ｃ）は、図６（ｃ）に示した工程の後に実施されるアクティブマトリクス基板の一連の製造工程を示している。
　本発明の一実施形態にかかるフォトダイオードは、表示装置の基板上で、多結晶シリコン層または連続粒界結晶シリコン層に形成されたフォトダイオードであって、第１導電型の半導体領域、真性半導体領域、および、前記第１導電型と逆の第２導電型の半導体領域を備え、前記真性半導体領域の少なくとも一部が非晶質シリコンである構成を有する。
　フォトダイオードにおいて光を受ける部分となる真性半導体領域を非晶質シリコンで形成した場合、吸収係数曲線は、人間の比視感度曲線と似通った波長依存性を示す。すなわち、上記の本実施形態の構成によれば、フォトダイオードの全体を多結晶シリコンまたは連続粒界結晶シリコンで形成した従来のフォトダイオードと比較して、入射光の波長に対する感度が人間の目に近いフォトダイオードを実現することができる。
　本実施形態にかかるフォトダイオードは、（１）前記真性半導体領域の全体、ならびに、前記第１導電型の半導体領域および前記第２導電型の半導体領域が、非晶質シリコンである構成、（２）前記真性半導体領域の全体と、前記真性半導体領域と前記第１導電型の半導体領域との接合部と、前記真性半導体領域と前記第２導電型の半導体領域との接合部とが、非晶質シリコンである構成、（３）前記真性半導体領域において、前記第１導電型の半導体領域との接合部と、前記第２導電型の半導体領域との接合部との少なくともいずれか一方を除く領域が、非晶質シリコンである構成、のいずれであっても良い。
　また、上記の構成にかかるフォトダイオードを備えた表示装置も、本発明の一実施形態である。この表示装置は、前記基板が、マトリクス状に配置された複数のアクティブ素子を有するアクティブマトリクス基板であり、前記フォトダイオードが、前記アクティブマトリクス基板上に複数個形成されている構成とすることができる。
　また、本発明の一実施形態にかかるフォトダイオードの製造方法は、表示装置の基板上に、多結晶シリコン層または連続粒界結晶シリコン層を形成する工程と、前記シリコン層において、フォトダイオードの真性半導体領域となるべき領域の少なくとも一部を、イオン注入によって非晶質化させる工程と、前記シリコン層において、フォトダイオードの第１導電型の半導体領域、および、前記第１導電型と逆の第２導電型の半導体領域を形成する工程とを含む。
　前記イオン注入の工程においては、アルゴンイオンまたはシリコンイオンを用いることができる。
　また、前記イオン注入の工程において、前記シリコン層において、前記真性半導体領域となるべき領域の全体、ならびに、前記第１導電型の半導体領域となるべき領域および前記第２導電型の半導体領域となるべき領域に対してイオン注入を行っても良い。
　あるいは、前記イオン注入の工程において、前記シリコン層において、前記真性半導体領域となるべき領域の全体と、前記真性半導体領域と前記第１導電型の半導体領域との接合部となるべき領域と、前記真性半導体領域と前記第２導電型の半導体領域との接合部となるべき領域とに対して、イオン注入を行っても良い。
　さらに、前記イオン注入の工程において、前記シリコン層において、前記真性半導体領域となるべき領域のうち、前記第１導電型の半導体領域との接合部となるべき領域と、前記第２導電型の半導体領域との接合部となるべき領域との少なくともいずれか一方を除く領域に対して、イオン注入を行っても良い。
　以下、本発明のより具体的な実施形態について、図面を参照しながら説明する。なお、以下の実施形態は、本発明にかかる表示装置を液晶表示装置として実施する場合の構成例を示したものであるが、本発明にかかる表示装置は液晶表示装置に限定されず、アクティブマトリクス基板を用いる任意の表示装置に適用可能である。なお、本発明にかかる表示装置は、光センサを有することにより、画面に近接する物体を検知して入力操作を行うタッチパネル付き表示装置や、表示機能と撮像機能とを具備した双方向通信用表示装置としての利用が想定される。また、光センサによって周囲光の明るさを検出し、周囲の明るさに応じて表示の明るさの制御等を行う表示装置としての利用も想定される。
　また、以下で参照する各図は、説明の便宜上、本発明の実施形態の構成部材のうち、本発明を説明するために必要な主要部材のみを簡略化して示したものである。従って、本発明にかかる表示装置は、本明細書が参照する各図に示されていない任意の構成部材を備え得る。また、各図中の部材の寸法は、実際の構成部材の寸法および各部材の寸法比率等を忠実に表したものではない。
　図１は、本実施形態にかかる液晶表示装置の全体構成を概略的に示す断面図である。図２は、図１に示した液晶表示装置のアクティブマトリクス基板の一部を拡大して示す断面図である。
　図１に示すように、本実施形態にかかる液晶表示装置は、液晶表示パネル１と、液晶表示パネル１を照明するバックライト１３とを備えている。液晶表示パネル１は、アクティブマトリクス基板２と、液晶層３と、フィルタ基板４とを備え、アクティブマトリクス基板２とフィルタ基板４との間に液晶層３を挟み込んで構成されている。
　図１に示すように、アクティブマトリクス基板２は、ベース基板となるガラス基板５の上にマトリクス状に配置された、複数のアクティブ素子６および画素電極９を備えている。一組のアクティブ素子６と画素電極９とで、一つの画素が構成されている。本実施形態において、アクティブ素子６は薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）である。なお、以下の説明においては、アクティブ素子は、ＴＦＴ６と記載する。
　フィルタ基板４は、ベース基板となるガラス基板１０上に、カラーフィルタと対向電極１２とを設けて構成されている。カラーフィルタは、いずれかの画素に対応する、赤色の着色層１１ａと、緑色の着色層１１ｂと、青色の着色層１１ｃとで構成されている。
　図２に示すように、ＴＦＴ６は、シリコン膜１４とゲート電極１８とを備えている。シリコン膜１４は、ガラス基板５の上面を被覆する第１層間絶縁膜２６の上に形成されている。ゲート電極１８は、シリコン膜１４を被覆する第２層間絶縁膜２７の上に形成されており、第２層間絶縁膜２７とゲート電極１８とが重なる部分はゲート絶縁膜として機能している。また、ゲート電極１８は、第３層間絶縁膜２８によって被覆されている。本実施の形態において、シリコン膜１４は、電荷の移動速度の点で優れている連続粒界結晶シリコン（ＣＧＳ）によって形成されている。
　シリコン膜１４には、ソース領域１５となるｎ型の拡散層と、ドレイン領域１７となるｎ型の拡散層とが形成されている。シリコン膜１４のゲート電極１８の直下の領域、即ち、ソース領域１６とドレイン領域１７との間の領域は、チャネル領域１６となる。さらに、ソース領域１５には、第２層間絶縁膜２７および第３層間絶縁膜２８を貫通するソース配線１９ａが接続され、ドレイン領域１７には、第２層間絶縁膜２７および第３層間絶縁膜２８を貫通するドレイン配線１９ｂが接続される。ゲート電極１８には、第３層間絶縁膜２８を貫通するゲート配線２０が接続される。
　さらに、第３層間絶縁膜、ソース配線１９ａ、ドレイン配線１９ｂおよびゲート配線２０を被覆するようにして、絶縁性の保護膜４３が形成されている。また、保護膜４３の上層には、ＩＴＯ等で形成された画素電極９が形成されている。本実施形態では、画素電極９は、保護膜４３を貫通する導通路によって、ドレイン配線１９ｂに電気的に接続されている。
　さらに、図１および図２に示すように、本実施形態のアクティブマトリクス基板２は、フォトダイオード７と、フォトダイオード７をバックライト１３からの照明光２９から遮光する遮光膜８とを備えている。フォトダイオード７および遮光膜８は、マトリクス状に複数個設けられている。なお、フォトダイオード７および遮光膜８は、一つまたは複数個の画素毎に設けられており、複数のフォトダイオード７によってエリアセンサが構成されている。
　図２に示すように、フォトダイオード７は、第１層間絶縁膜２６の上に設けられたシリコン膜によって形成されている。フォトダイオード７は、ラテラル構造のＰＩＮダイオードであり、面方向に沿って順に配置された、ｐ型の半導体領域（ｐ層）２１と、真性半導体領域（ｉ層）２２と、ｎ型の半導体領域（ｎ層）２３とを備えている。
　なお、本実施形態において、ｉ層２２は、隣接するｐ層２１およびｎ層２３に比べて電気的に中性に近い領域であれば良い。ｉ層２２は、不純物を全く含まない領域や、伝導電子密度と正孔密度とが等しい領域であるのが好ましい。また、図２において、２４はｐ層２１に接続された配線を示し、２５はｎ層２２に接続された配線を示している。配線２４および配線２５も保護膜４３によって被覆されている。
　フォトダイオード７のｉ層２２は、その少なくとも一部が、非晶質シリコンで形成されている。これにより、フォトダイオード７は、可視光に対する感度が向上するという優れた利点を有する。図３は、本実施形態にかかるフォトダイオード７と、ｉ層の全体が連続粒界結晶シリコンで形成されている従来のフォトダイオードとの光吸収効率を対比させて示すグラフである。図３において、ｇ１が、本実施形態にかかるフォトダイオード７の特性曲線であり、ｇ２が、従来のフォトダイオードの特性曲線である。図３から分かるように、本実施形態にかかるフォトダイオード７は、可視光の波長域（約４００～７００ｎｍ）の全体にわたって、従来のフォトダイオードよりも高い吸収係数を持つ。なお、図３に示した特性曲線はあくまでも一例である。フォトダイオードの特性は、シリコン膜の厚さ等のプロセス条件によって変化する。したがって、図３は、本発明の実施形態にかかるフォトダイオードの特性をこれに限定する趣旨ではない。
　以上のとおり、ｉ層２２の少なくとも一部が非晶質シリコンで形成されていることにより、ｉ層の全体が連続粒界結晶シリコンで形成されているフォトダイオードに比較して、可視光の波長域に対するｉ層２２の光吸収効率を向上させることができ、光電流が増加するという効果が得られる。これにより、赤色の光を感度良く検出することができ、可視光に対する感度の高い光センサを実現することができる。
　さらに、非晶質シリコンの波長に対する吸収係数の変化特性は、比視感度曲線とほぼ一致する。すなわち、非晶質シリコンの吸収係数は、人間の目が最も強く感じる波長（５５５ｎｍ付近）にピークを持つ。したがって、フォトダイオード７においてｉ層２２の少なくとも一部を非晶質シリコンで形成することにより、人間の目に近い感度特性を持つ光センサを実現することができる。
　次に、本実施の形態における液晶表示装置の製造工程について、図４～図７を用いて説明する。図４～図７は、本実施形態における液晶表示装置の主な製造工程を示す断面図である。図４（ａ）～図４（ｄ）は、アクティブマトリクス基板の製造の初期段階における一連の主な製造工程を示している。図５（ａ）～図５（ｇ）は、イオン注入によってｉ層２２の少なくとも一部をアモルファス化する際に用いられるマスクパターンの例を示す平面図である。図６（ａ）～図６（ｃ）は、図４（ｄ）に示した工程の後に実施されるアクティブマトリクス基板の一連の主な製造工程を示している。図７（ａ）～図７（ｃ）は、図６（ｃ）に示した工程の後に実施されるアクティブマトリクス基板の一連の製造工程を示している。
　また、図４、図６、および図７においては、画素を構成するＴＦＴとフォトダイオードとに加えて、周辺回路を構成するＴＦＴについても示している。図４、図６、および図７において、絶縁材料についてはハッチングを省略している。
　図４（ａ）に示すように、先ず、アクティブマトリクス基板（図１および図２参照）のベース基板となるガラス基板５の一方の面上に、ＣＶＤ（Chemical Vapor Deposition）法やスパッタ法等によって、遮光膜８となるシリコン膜３０が成膜される。上述したように、シリコン膜３０は、非晶質シリコンによって形成されている。また、膜厚は、例えば、５０ｎｍ以上あれば良く、図４、図６、および図７の例では、２００ｎｍに設定される。続いて、図４（ａ）に示すように、シリコン膜３０上の遮光膜８の形成領域と重なる部分に、フォトリソグラフィ法によってレジストパターン３１が形成される。
　次に、図４（ｂ）に示すように、レジストパターン３１をマスクとして、非晶質シリコン膜３０にエッチングが施され、遮光膜８が得られる。続いて、図４（ｃ）に示すように、遮光膜８が被覆されるようにして、第１層間絶縁膜２６が成膜される。第１層間絶縁膜２６の成膜は、例えば、ＣＶＤ法によってシリコン酸化膜やシリコン窒化膜を形成することによって行うことができる。また、第１層間絶縁膜２６は、単層であっても良いし、多層であっても良い。厚みは、例えば１００ｎｍ～５００ｎｍに設定される。
　さらに、図４（ｃ）に示すように、第１層間絶縁膜２６の上に、ＣＶＤ法等によって、ＴＦＴおよびフォトダイオードとなるシリコン膜３２が成膜される。シリコン膜３２は、上述したように、連続粒界結晶シリコンによって形成されている。具体的には、シリコン膜３２は、以下の工程を経て形成されている。
　先ず、第１層間絶縁膜２６の上に酸化シリコン膜とアモルファスシリコン膜とを順に成膜する。次に、アモルファスシリコン膜の表層に、結晶化促進の触媒となるニッケルを添加する。次に、アニール処理によって、ニッケルとアモルファスシリコン膜とを反応させると、連続粒界結晶シリコンによって形成されたシリコン膜３２が得られる。
　次に、シリコン膜３２上の、ＴＦＴ（画素および周辺回路の両方のＴＦＴを含む）の形成領域およびフォトダイオードの形成領域と重なる部分に、レジストパターン（図示せず）が形成され、これをマスクとしてエッチングが実施される。これにより、図４（ｄ）に示すように、画素駆動用のＴＦＴ６（図１および図２参照）を構成するシリコン膜１４、フォトダイオード７を構成するシリコン膜３３、周辺回路用のＴＦＴを構成するシリコン膜３４が得られる。
　シリコン膜１４，３３，３４のパターニング後、フォトダイオード７を形成するシリコン膜３３においてアモルファス化が必要な領域や、フォトダイオード７以外でアモルファス化が必要な領域が開口するように、レジストのパターニングを行う。そして、このレジストをマスクとして、シリコン膜をアモルファス化させるためのイオン注入を行う。例えば、これはあくまでも一例であるが、Ａｒイオンを加速電圧（注入エネルギー）を約４０［ｋｅＶ］、ドーズ量を１×１０15［ｉｏｎ］として、注入を行えば良い。
　ここで、図５（ａ）～図５（ｇ）を参照し、フォトダイオード７を構成するシリコン膜３３の少なくとも一部をイオン注入によってアモルファス化する際のマスクパターンの例について説明する。なお、図５（ａ）～図５（ｇ）において、一点鎖線で示した矩形状の領域Ａが、イオン注入時のマスクの開口部を表す。ただし、図５（ａ）～図５（ｇ）は、いずれも、マスク開口部の大まかな位置を模式的に表したものであり、実際のマスクアライメントを忠実に示したものではない。
　図５（ａ）および図５（ｂ）に示すマスクパターンは、ｉ層２２の全体をアモルファス化するためのパターンである。なお、図５（ａ）に示したマスクパターンによれば、ｐ層２１のチャネル領域２１ｃおよびｎ層２３のチャネル領域２３ｃも含むフォトダイオード７の全体がアモルファス化される。図５（ｂ）に示したマスクパターンによれば、ｉ層２２の全体と、ｐ層２１とｉ層２２とのジャンクション（接合部）と、ｉ層２２とｐ層２３とのジャンクションとを含む領域がアモルファス化される。ただし、図５（ｂ）に示した構造では、ｐ層２１のチャネル領域２１ｃおよびｎ層２３のチャネル領域２３ｃはアモルファス化されない。なお、図５（ａ）に示すマスクパターンの場合、このイオン注入用マスクのパターニングを行うためのフォトマスクを、遮光膜８用のフォトマスクと共用できるという利点がある。
　また、図５（ｃ）に示すマスクパターンによれば、ｉ層２２において、ｐ層２１とのジャンクションおよびｎ層２３とのジャンクションを含まない領域がアモルファス化されることとなる。さらに、図５（ｄ）に示すマスクパターンによれば、ｉ層２２において、ｐ層２１とのジャンクションは含まず、ｎ層２３とのジャンクションを含む領域がアモルファス化される。図５（ｅ）に示すマスクパターンによれば、ｉ層２２において、ｐ層２１とのジャンクションを含み、ｎ層２３とのジャンクションを含まない領域がアモルファス化される。このように、ｐ層２１側およびｎ層２３側の少なくともいずれか一方のジャンクションが非晶質シリコン化されていない構造によれば、そのジャンクションにおいてＰＮ接合が破壊されないので、光センサとしての性能が損なわれないという利点がある。また、図５（ｃ）に示したマスクパターンと、図５（ｄ）または図５（ｅ）に示したマスクパターンとを比較すると、図５（ｄ）または図５（ｅ）に示したマスクパターンの方が、図５（ｃ）に示したマスクパターンよりもアライメントが容易であるという利点がある。
　なお、図５（ａ）～図５（ｅ）に示すマスクパターンによれば、ｉ層２２において長さ方向（ジャンクションに平行な方向）の全体をアモルファス化することができるが、必ずしもｉ層２２の長さ方向全体がアモルファス化されていなくても良い。すなわち、図５（ｆ）に示すように、ｉ層２２の中央部分のみがアモルファス化された構造であっても良い。また、例えば図５（ｇ）に示すように、マスクの開口部Ａが、フォトダイオード７のｐ層とｉ層およびｎ層とｉ層の接合部に垂直な方向に平行な二辺のいずれか一方にかかったとしても、ｉ層２２の少なくとも一部をアモルファス化することができれば、所要の効果を達成することができる。
　なお、ｉ層２２のアモルファス化を行う際、Ａｒイオンの代わりにＳｉイオンを用いても良い。また、アモルファス化のためのイオン注入のタイミングは、シリコン膜１４，３３，３４の結晶化後、第３層間絶縁膜２８の形成までの間であれば、いつでも良い。ただし、第２層間絶縁膜２７の形成後にイオン注入を行う場合は、イオン注入の加速電圧を高めに調整したり、注入ドーズ量を増やしたりすることが、有効である。
　次に、図６（ａ）に示すように、シリコン膜１４，３３，および３４が被覆されるようにして、第２層間絶縁膜２７が成膜される。第２層間絶縁膜２７は、ＴＦＴのゲート絶縁膜としても機能する。
　第２層間絶縁膜２７の成膜も、第１層間絶縁膜２６の場合と同様に、ＣＶＤ法によってシリコン酸化膜やシリコン窒化膜を形成することによって行うことができる。具体的には、シリコン酸化膜を形成するのであれば、原料ガスとして、ＳｉＨ4とＮ2Ｏ（またはＯ2）とを用いて、プラズマＣＶＤ法を実施すれば良い。また、第２層間絶縁膜２７も、第１層間絶縁膜２６と同様に、単層であっても良いし、多層であっても良い。第２層間絶縁膜２７の厚みは、例えば１０ｎｍ～１２０ｎｍに設定される。
　次いで、図６（ｂ）に示すように、画素駆動用のＴＦＴ６のゲート電極１８と、周辺回路用のＴＦＴのゲート電極３５とが形成される。具体的には、先ず、Ｔａ、Ｔｉ、Ｗ、Ｍｏ、Ａｌ等の元素を主成分とする金属材料を用いて、スパッタ法や真空蒸着法等を実施して、導電層が形成される。本実施の形態では、例えば、Ｗ／ＴａＮ合金の導電層が形成される。次に、導電層上のゲート電極の形成領域と重なる部分に、フォトリソグラフィを用いて、レジストパターンが形成され、これをマスクとしてエッチングが実施されると、ゲート電極１８および３５が形成される。
　次に、図６（ｃ）に示すように、ｐ型の拡散層を形成するためのイオン注入が行われる。本実施の形態では、フォトダイオード７（図１および図２参照）と、周辺回路用のＴＦＴとにｐ型の拡散層が形成される。具体的には、先ず、図６（ｃ）に示すように、レジストパターン３６が形成される。レジストパターン３６は、フォトダイオード７のｐ層２１（図２参照）の形成領域に重なる部分と、周辺回路用のＴＦＴのソース領域３７およびドレイン領域３８に重なる部分とに、開口を備えている。４０は、周辺回路用のＴＦＴのチャネル領域を示している。
　続いて、ボロン（Ｂ）やインジウム（Ｉｎ）等のｐ型の不純物を用いて、例えば、注入エネルギーを１０［ＫｅＶ］～８０［ＫｅＶ］、ドーズ量を５×１０14［ｉｏｎ］～２×１０16［ｉｏｎ］に設定してイオン注入が行われる。このとき、注入後の不純物濃度は、１.５×１０20～３×１０21［個／ｃｍ3］になるのが好ましい。イオン注入の終了後、レジストパターン３６の除去が行われる。
　次に、図７（ａ）に示すように、ｎ型の拡散層を形成するためのイオン注入が行われる。本実施の形態では、フォトダイオード７と、画素駆動用のＴＦＴ６とに、ｎ型の拡散層が形成される。具体的には、先ず、図７（ａ）に示すように、レジストパターン３９が形成される。レジストパターン３９は、フォトダイオード７のｎ層２３（図２参照）の形成領域に重なる部分と、画素駆動用のＴＦＴ６のソース領域１５およびドレイン領域１７に重なる部分とに、開口を備えている。
　続いて、リン（Ｐ）や砒素（Ａｓ）等のｎ型の不純物を用いて、例えば、注入エネルギーを１０［ＫｅＶ］～１００［ＫｅＶ］、ドーズ量を５×１０14［ｉｏｎ］～１×１０16［ｉｏｎ］に設定してイオン注入が行われる。このときも、注入後の不純物濃度は、１.５×１０20～３×１０21［個／ｃｍ3］になるのが好ましい。イオン注入の終了後、レジストパターン３９の除去が行われる。
　また、図示していないが、本実施の形態においては、フォトダイオード７のｉ層２２に対してもイオン注入を行うことができる。このイオン注入は、ｉ層２２が、ｐ層２１およびｎ層２３よりも電気的に中性に近づくように行われる。また、ｉ層２２へのイオン注入は、上述の図６（ｃ）または図７（ａ）に示したイオン注入が複数回に分けて行われる場合のいずれかを利用することによって行っても良いし、これらとは別途のイオン注入によって行っても良い。
　さらに、本実施の形態においては、イオン注入の終了後に、不純物を活性化させるため、熱処理を行う。この場合の熱処理は、例えば、ファーネスアニール法、レーザアニール法、ラピッドサーマルアニール法等によって行うことができる。具体的には、ファーネスアニール法によって熱処理を行う場合は、熱処理は、窒素雰囲気中で、温度を３００℃～６５０℃、好ましくは５５０℃に設定し、処理時間を４時間程度に設定して行われる。
　次に、図７（ｂ）に示すように、第２の層間絶縁膜２７、ゲート電極１８および３５が被覆されるようにして、第３層間絶縁膜２８が形成される。第３層間絶縁膜２８の成膜も、第１層間絶縁膜２６の場合と同様に、ＣＶＤ法によってシリコン酸化膜やシリコン窒化膜を形成することによって行うことができる。また、第３層間絶縁膜２８も、第１層間絶縁膜２６と同様に、単層であっても良いし、多層であっても良い。第３層間絶縁膜２８の厚みは、例えば２００ｎｍ～２０００ｎｍ、好ましくは１μｍに設定される。
　次いで、図７（ｃ）に示すように、第２の層間絶縁膜２７および第３層間絶縁膜２８（または第３の層間絶縁膜のみ）を貫通するコンタクトホールを形成した後、画素駆動用のＴＦＴ６に接続されるソース配線１９ａ、ドレイン配線１９ｂおよびゲート配線２０が形成される。同時に、フォトダイオード７に接続される配線２４および配線２５、周辺回路用のＴＦＴに接続される配線４１および配線４２も形成される。
　また、各配線は、コンタクトホール内への導電材料の充填の後、第３層間絶縁膜２８の上に、導電膜を形成し、さらに、レジストパターンの形成およびエッチングを行うことによって形成される。本実施の形態では、配線用の導電膜として、Ｔｉ膜（厚み：２００ｎｍ）と、Ｔｉを含むアルミニウム膜（厚み：６００ｎｍ）と、Ｔｉ膜（厚み：１００ｎｍ）とを順にスパッタ法によって成膜して得られた積層膜が用いられている。
　その後、ソース配線１９ａ、ドレイン配線１９ｂ、ゲート配線２０、配線２４、２５、４１および４２、さらに第３層間絶縁膜２８を覆うようにして、保護膜４３が形成される。保護膜４３の成膜は、塗布法等によって有機膜を形成することによって行うことができる。また、保護膜４３も、単層および多層のいずれであっても良い。保護膜の厚みは、例えば、１μｍ～５μｍ、好ましくは２μｍ～３μｍに設定される。
　そして、保護膜４３を貫通するコンタクトホールを形成した後、画素電極９が形成される。画素電極９の形成は、ＣＶＤ法によるＩＴＯ膜の成膜、レジストパターンの形成、エッチングによって行われる。
　また、上述したように、本実施の形態では、画素駆動用のＴＦＴ６、周辺回路用のＴＦＴ、およびフォトダイオード７のシリコン膜は、連続粒界結晶シリコンを用いて形成されているが、これに限定されるものではない。多結晶シリコンも、連続粒界結晶シリコンと同様の特性を備えていることから、本実施の形態では、画素駆動用のＴＦＴ６、周辺回路用のＴＦＴ、およびフォトダイオード７は、多結晶シリコンを用いて形成することもできる。
　多結晶シリコンを用いる場合は、図４（ｃ）に示す工程において、多結晶シリコンのシリコン膜３２が形成される。多結晶シリコンによるシリコン膜３２の形成は、例えば、次のようにして行うことができる。先ず、非晶質シリコンのシリコン膜を形成する。そして、この非晶質シリコンのシリコン膜に対して、例えば５００℃で２時間加熱する等して脱水素化を行い、さらに、アニールを実施して、これを結晶化させる。アニールの方法としては、公知のレーザアニール法が挙げられる。具体的には、非晶質シリコン膜にエキシマレーザによってレーザビームを照射する方法が挙げられる。
　また、ＳＬＳ（Ｓｅｑｕｅｎｔｉａｌ　Ｌａｔｅｒａｌ　Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ）法、ＣＬＣ（ＣＷ－ｌａｓｅｒ　Ｌａｔｅｒａｌ　Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）法、ＳＥＬＡＸ（Ｓｅｌｅｃｔｉｖｅｌｙ　Ｅｎｌａｒｇｉｎｇ　Ｌａｓｅｒ　Ｘ‘ｔａｌｌｉｚａｔｉｏｎ）法等によって、結晶粒径がさらに伸長された多結晶シリコンを用いることも可能である。ＳＬＳ法は、多結晶シリコン膜を形成するためにエキシマレーザを照射する際に、走査方向のピッチを小さくすることにより、結晶粒をレーザ走査方向に長く伸長する方法である。ＣＬＣ法は、連続発振レーザを用いて、結晶粒をレーザ走査方向に長く伸長する方法である。ＳＥＬＡＸ法は、エキシマレーザを用いて結晶化を行った後に、連続発振レーザを用いて、結晶粒をレーザ走査方向に長く伸長する方法である。
　本発明は、表示装置用のフォトダイオードおよびフォトダイオードを備えた表示装置として、産業上の利用可能性を有する。
　　１　液晶表示パネル
　　２　アクティブマトリクス基板
　　３　液晶層
　　４　フィルタ基板
　　５　ガラス基板（アクティブマトリクス基板のベース基板）
　　６　アクティブ素子（画素駆動用のＴＦＴ）
　　７　フォトダイオード
　　８　遮光膜
　　９　画素電極
　１０　ガラス基板（フィルター基板のベース基板）
　１１ａ、１１ｂ、１１ｃ　カラーフィルタ
　１２　対向電極
　１３　バックライト
　１４　アクティブ素子を構成するシリコン膜
　１５　ソース領域
　１６　チャネル領域
　１７　ドレイン領域
　１８　ゲート電極
　１９ａ　ソース配線
　１９ｂ　ゲート配線
　２０　ゲート配線
　２１　ｐ層
　２２　ｉ層
　２３　ｎ層
　２４、２５　フォトダイオードの配線
　２６　第１層間絶縁膜
　２７　第２層間絶縁膜
　２８　第３層間絶縁膜
　２９　照明光
　３０　遮光膜となるシリコン膜
　３１　レジストパターン
　３２　ＴＦＴおよびフォトダイオードとなるシリコン膜
　３３　フォトダイオードを構成するシリコン膜
　３４　周辺回路用のＴＦＴを構成するシリコン膜
　３５　周辺回路用のＴＦＴのゲート電極
　３６　レジストパターン
　３７　周辺回路用のＴＦＴのソース領域
　３８　周辺回路用のＴＦＴのドレイン領域
　３９　レジストパターン
　４０　周辺回路用のＴＦＴのチャネル領域
　４１、４２　周辺回路用のＴＦＴの配線
　４３　保護膜

Claims (11)

  1. 　表示装置の基板上で、多結晶シリコン層または連続粒界結晶シリコン層に形成されたフォトダイオードであって、
    　第１導電型の半導体領域、真性半導体領域、および、前記第１導電型と逆の第２導電型の半導体領域を備え、
    　前記真性半導体領域の少なくとも一部が非晶質シリコンであることを特徴とするフォトダイオード。
  2. 　前記真性半導体領域の全体、ならびに、前記第１導電型の半導体領域および前記第２導電型の半導体領域が、非晶質シリコンである、請求項１に記載のフォトダイオード。
  3. 　前記真性半導体領域の全体と、前記真性半導体領域と前記第１導電型の半導体領域との接合部と、前記真性半導体領域と前記第２導電型の半導体領域との接合部とが、非晶質シリコンである、請求項１に記載のフォトダイオード。
  4. 　前記真性半導体領域において、前記第１導電型の半導体領域との接合部と、前記第２導電型の半導体領域との接合部との少なくともいずれか一方を除く領域が、非晶質シリコンである、請求項１に記載のフォトダイオード。
  5. 　請求項１～４のいずれか一項に記載のフォトダイオードを備えた表示装置。
  6. 　前記基板が、マトリクス状に配置された複数のアクティブ素子を有するアクティブマトリクス基板であり、
    　前記フォトダイオードが、前記アクティブマトリクス基板上に複数個形成されている、請求項５に記載の表示装置。
  7. 　表示装置の基板上に、多結晶シリコン層または連続粒界結晶シリコン層を形成する工程と、
    　前記シリコン層において、フォトダイオードの真性半導体領域となるべき領域の少なくとも一部を、イオン注入によって非晶質化させる工程と、
    　前記シリコン層において、フォトダイオードの第１導電型の半導体領域、および、前記第１導電型と逆の第２導電型の半導体領域を形成する工程とを含むことを特徴とするフォトダイオードの製造方法。
  8. 　前記イオン注入の工程において、アルゴンイオンまたはシリコンイオンを用いる、請求項７に記載のフォトダイオードの製造方法。
  9. 　前記イオン注入の工程において、前記シリコン層において、前記真性半導体領域となるべき領域の全体、ならびに、前記第１導電型の半導体領域となるべき領域および前記第２導電型の半導体領域となるべき領域に対してイオン注入を行う、請求項７に記載のフォトダイオードの製造方法。
  10. 　前記イオン注入の工程において、前記シリコン層において、前記真性半導体領域となるべき領域の全体と、前記真性半導体領域と前記第１導電型の半導体領域との接合部となるべき領域と、前記真性半導体領域と前記第２導電型の半導体領域との接合部となるべき領域とに対して、イオン注入を行う、請求項７に記載のフォトダイオードの製造方法。
  11. 　前記イオン注入の工程において、前記シリコン層において、前記真性半導体領域となるべき領域のうち、前記第１導電型の半導体領域との接合部となるべき領域と、前記第２導電型の半導体領域との接合部となるべき領域との少なくともいずれか一方を除く領域に対して、イオン注入を行う、請求項７に記載のフォトダイオードの製造方法。
PCT/JP2009/058985 2008-09-29 2009-05-14 フォトダイオードおよびその製造方法ならびにフォトダイオードを備えた表示装置 WO2010035544A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/120,427 US20110175086A1 (en) 2008-09-29 2009-05-14 Photodiode, manufacturing method for the same, and display device including photodiode

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-251114 2008-09-29
JP2008251114 2008-09-29

Publications (1)

Publication Number Publication Date
WO2010035544A1 true WO2010035544A1 (ja) 2010-04-01

Family

ID=42059553

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/058985 WO2010035544A1 (ja) 2008-09-29 2009-05-14 フォトダイオードおよびその製造方法ならびにフォトダイオードを備えた表示装置

Country Status (2)

Country Link
US (1) US20110175086A1 (ja)
WO (1) WO2010035544A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120056179A1 (en) * 2010-09-06 2012-03-08 Won-Kyu Lee Photo sensor, method of manufacturing photo sensor, and display apparatus

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014174902A1 (ja) * 2013-04-25 2014-10-30 シャープ株式会社 半導体装置および半導体装置の製造方法
CN103474474B (zh) * 2013-09-16 2016-08-17 北京京东方光电科技有限公司 Tft及其制作方法、阵列基板及其制作方法、x射线探测器
CN104867964B (zh) * 2015-05-18 2019-02-22 京东方科技集团股份有限公司 阵列基板、其制造方法以及有机发光二极管显示装置
US10451911B2 (en) 2017-02-28 2019-10-22 Microsoft Technology Licensing, Llc Display device
US20210050385A1 (en) * 2019-08-13 2021-02-18 Apple Inc. Photodetectors Integrated into Thin-Film Transistor Backplanes
US20210313364A1 (en) * 2020-04-07 2021-10-07 Wuhan China Star Optoelectronics Technology Co., Ltd Array substrate and display panel
CN113299674B (zh) * 2021-05-08 2022-09-09 武汉华星光电技术有限公司 阵列基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001236877A (ja) * 2000-02-24 2001-08-31 Makoto Ishida 光検出装置
WO2004068582A1 (ja) * 2003-01-08 2004-08-12 Semiconductor Energy Laboratory Co., Ltd. 半導体装置及びその作製方法
JP2006186262A (ja) * 2004-12-28 2006-07-13 Matsushita Electric Ind Co Ltd 固体撮像装置及びその製造方法
JP2007318111A (ja) * 2006-04-27 2007-12-06 Semiconductor Energy Lab Co Ltd 半導体装置及びそれを用いた電子機器
WO2008044371A1 (fr) * 2006-10-13 2008-04-17 Sharp Kabushiki Kaisha Affichage à cristaux liquides

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4133704A (en) * 1977-01-17 1979-01-09 General Motors Corporation Method of forming diodes by amorphous implantations and concurrent annealing, monocrystalline reconversion and oxide passivation in <100> N-type silicon
JPS6237729A (ja) * 1985-08-10 1987-02-18 Fujitsu Ltd 表示一体形入力機能装置
KR100669270B1 (ko) * 2003-08-25 2007-01-16 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 표시 장치 및 광전 변환 소자
KR101315282B1 (ko) * 2006-04-27 2013-10-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 사용한 전자기기

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001236877A (ja) * 2000-02-24 2001-08-31 Makoto Ishida 光検出装置
WO2004068582A1 (ja) * 2003-01-08 2004-08-12 Semiconductor Energy Laboratory Co., Ltd. 半導体装置及びその作製方法
JP2006186262A (ja) * 2004-12-28 2006-07-13 Matsushita Electric Ind Co Ltd 固体撮像装置及びその製造方法
JP2007318111A (ja) * 2006-04-27 2007-12-06 Semiconductor Energy Lab Co Ltd 半導体装置及びそれを用いた電子機器
WO2008044371A1 (fr) * 2006-10-13 2008-04-17 Sharp Kabushiki Kaisha Affichage à cristaux liquides

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120056179A1 (en) * 2010-09-06 2012-03-08 Won-Kyu Lee Photo sensor, method of manufacturing photo sensor, and display apparatus
CN102386250A (zh) * 2010-09-06 2012-03-21 三星移动显示器株式会社 光传感器、光传感器制造方法及显示装置
US9159866B2 (en) 2010-09-06 2015-10-13 Samsung Display Co., Ltd. Photo sensor, method of manufacturing photo sensor, and display apparatus
KR101735587B1 (ko) * 2010-09-06 2017-05-25 삼성디스플레이 주식회사 포토 센서, 포토 센서 제조 방법 및 표시 장치

Also Published As

Publication number Publication date
US20110175086A1 (en) 2011-07-21

Similar Documents

Publication Publication Date Title
US8164719B2 (en) Liquid crystal display device
WO2010035544A1 (ja) フォトダイオードおよびその製造方法ならびにフォトダイオードを備えた表示装置
JP4737956B2 (ja) 表示装置および光電変換素子
KR101471221B1 (ko) 표시 장치 및 표시 장치의 제조 방법
JP5314040B2 (ja) 半導体装置の製造方法
US8766337B2 (en) Semiconductor device and method for manufacturing the same
WO2011065057A1 (ja) フォトダイオードおよびその製造方法、表示パネル用基板、表示装置
EP2141742A1 (en) Semiconductor device, and its manufacturing method
US8415678B2 (en) Semiconductor device and display device
WO2010084725A1 (ja) 半導体装置およびその製造方法ならびに表示装置
WO2010058532A1 (ja) 半導体装置およびその製造方法、ならびに半導体装置を用いた表示装置
WO2008044370A1 (fr) Affichage à cristaux liquides
WO2008044368A1 (fr) Affichage à cristaux liquides
WO2011021472A1 (ja) 光センサ、半導体装置、及び液晶パネル
JPH01241862A (ja) 表示装置の製造方法
US8460954B2 (en) Semiconductor device, method for manufacturing same, and display device
JP2009010125A (ja) 半導体装置およびその製造方法
JP2008300630A (ja) 半導体装置およびその製造方法
JP2004318067A (ja) 画像表示装置およびその製造方法
US20110175535A1 (en) Semiconductor device, method for manufacturing same and display device
US8681279B2 (en) Optical sensor, semiconductor device, and liquid crystal panel
WO2010038511A1 (ja) 表示パネル及びこれを用いた表示装置
WO2010119589A1 (ja) 液晶パネル
JP4251622B2 (ja) 液晶表示装置
JP2009027035A (ja) フォトダイオード、表示装置、及び表示装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09815962

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13120427

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: JP

122 Ep: pct application non-entry in european phase

Ref document number: 09815962

Country of ref document: EP

Kind code of ref document: A1