WO2009098861A1 - 電源停止型コンピュータシステム - Google Patents

電源停止型コンピュータシステム Download PDF

Info

Publication number
WO2009098861A1
WO2009098861A1 PCT/JP2009/000404 JP2009000404W WO2009098861A1 WO 2009098861 A1 WO2009098861 A1 WO 2009098861A1 JP 2009000404 W JP2009000404 W JP 2009000404W WO 2009098861 A1 WO2009098861 A1 WO 2009098861A1
Authority
WO
WIPO (PCT)
Prior art keywords
data
computer system
power
memory
mpu
Prior art date
Application number
PCT/JP2009/000404
Other languages
English (en)
French (fr)
Inventor
Yoshihisa Ishiguro
Hiroshi Minakuchi
Original Assignee
Koyama, Yuu
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koyama, Yuu filed Critical Koyama, Yuu
Publication of WO2009098861A1 publication Critical patent/WO2009098861A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3209—Monitoring remote activity, e.g. over telephone lines or network connections

Definitions

  • the present invention relates to a computer system that saves power by turning off the power and stopping the CPU until the next access when the power is turned on only when necessary and the idling state continues for a predetermined time.
  • a conventional general-purpose personal computer has a configuration in which a motherboard 102 on which a CPU 101 such as Pentium (registered trademark) is mounted, a nonvolatile memory 103 on which BIOS is stored, Windows (registered trademark), and the like.
  • the general-purpose computer When the general-purpose computer is turned on, it takes time to start up as a general-purpose Neumann computer having a man-machine interface. This is because the following processes usually do not work unless they are executed in order.
  • BIOS Basic Input Output System
  • the subsequent initialization process is displayed on the screen.
  • Screen display of logo mark and system check status After the display is enabled, the BIOS on the motherboard is started, and it is in the memory abnormality check and other devices (hard disk, DVD drive, flexible disk, display, keyboard, mouse, external interface card, etc.) The BIOS is activated.
  • the activation process After confirming that all BIOSes have been successfully activated, the activation process is terminated.
  • a predetermined OS (Operation System) and search for a startup drive in a preset order.
  • the BIOS reads an MBR (Master Boot Record) and activates the OS written in the hard disk.
  • MBR Master Boot Record
  • a predetermined OS is started according to the setting stored in the OS such as a boot program written in the hard disk or Windows (registered trademark).
  • the startup time when the startup time is measured on a computer in which Windows (registered trademark) XpProfessional is installed on a Pentium (registered trademark) 1.8 GHz CPU, 1 GB memory, and 120 GB hard disk, it is about 1 to (1) to (2). Seconds, 2 seconds from (3) to (6), several seconds before the initial screen from (7) (default is about 1 minute, depending on the number of programs registered in the startup program, etc.) (It may take several minutes.) It takes 1 minute or more for all operations to be completed and to be operated.
  • hybrid HDDs that combine flash disks with silicon disks and hard disks that consist only of flash memories have also been developed.
  • the contents of the flash memory are retained even when the power is turned off, so when you turn off the computer (shut down or shift to hibernation), the data required for resuming is stored in the flash memory. Is said to be faster to start.
  • the US product Seagate 5400PSD is a combination of a 256MB flash memory and a hard disk.
  • the recovery time from hibernation is up to 20% faster than the previous model.
  • the startup time of Windows registered trademark
  • the data inside the disk will be partially destroyed, and the next time the power is turned on, the data saved on the disk can be checked using a scan disk. It is necessary, and the booting operation of the OS does not start unless this confirmation is completed.
  • This problem is not limited to the magnetic recording type hard disk, but the same problem occurs even in the case of, for example, a hybrid HDD combining a hard disk and a flash memory that is a nonvolatile semiconductor memory, or a hard disk using a flash memory.
  • a cache memory control unit having a function unit for detecting and correcting a failure is interposed between the main memory or disk holding the data and the CPU, and access to data from the CPU is relayed through the cache memory control unit.
  • a rescue method for a data uncorrectable failure in a cache memory applied to a cache access control method for controlling access to data from a CPU, data having an access request is registered in the cache memory, and a predetermined cache If the number of hits is greater than the number of hits, if the specified entry is an empty entry, duplicate data of that data is created, and if the specified entry is not an empty entry and there is duplicate data, the duplicate data is deleted Create a duplicate of the data in the entry It is if there are no entries in the duplicate data not empty entry, rescue method uncorrectable failure of data in the cache memory not create a copy data of the data is known (references 2).
  • the computer checks whether it is possible to read a plurality of types of data associated with each other such as image data recorded on a recording medium and reduced image data generated based on the image data or data for home appliances.
  • the data check unit 25 for repairing a predetermined type of data using another type of data recorded on the recording medium when a predetermined type of data among a plurality of types of data cannot be read.
  • the means 26 functions as a backup means 27 that backs up the readable type data and the repaired predetermined type data to another recording medium, so that a plurality of types of data recorded on the recording medium can be reliably stored.
  • Data restoration program and data restoration method that can be backed up to other recording media are known ( Use Document 3).
  • the memory mapping time is shortened by subdividing the area of the non-volatile memory, the write area is saved before the actual data is written, and data that spans multiple areas is prepared in case of power failure.
  • Patent Document 4 A content that prevents data inconsistency by simultaneously backing up two or more areas when writing occurs is known (Patent Document 4).
  • the block is divided into a plurality of blocks that can be erased at once.
  • the logical address of the block is stored, and when the file spans a plurality of blocks, the concatenated address that is the logical address of the next block Is stored and the file ends with a block, a flag indicating that it is the last block is stored, and when it is detected that the logical address indicated by the concatenated address does not exist, the concatenated address of the block indicates
  • an external storage device in which a new block is assigned as a block, data up to a page that can be read correctly is copied to the new block, and a flag indicating the final block is stored in the new block (Patent Document 5). JP 2006-79522 A JP-A-2005-4290 JP2007-18273 JP2008-4011 JP 2000-163302 A
  • Patent Document 1 two sets of storage devices, a master storage device and a slave storage device, are provided so that data is not lost even when sudden power is cut off. Therefore, it does not serve as a power failure countermeasure for the entire system.
  • Patent Document 2 data is duplicated by sequentially writing data to the first storage means and the second storage means, and one storage means is always normal and reliable even when a power interruption occurs. Therefore, when the power is turned on next time, the recovery process can be normally performed using the data stored in the normal storage device, but the recovery process is performed only by the storage device. Since the device itself needs to be activated after resetting, it does not contribute to shortening the activation time.
  • Patent Document 3 the above-described plural types of image data and a plurality of types of data associated with each other such as reduced image data generated based on the image data and home appliance data are recorded. Check whether the data can be read, and when the predetermined type of data in the data cannot be read, repair the predetermined type of data using other types of data recorded on the recording medium, It is possible to control to record the readable type data and the repaired predetermined type data on another recording medium, and to reliably back up a plurality of types of data recorded on the recording medium to another recording medium. Yes, but the entire system needs to be restarted, which does not contribute to reducing startup time.
  • Patent Document 4 in the basic pattern of data writing in the nonvolatile memory device, when the working bit is kept standing by scanning the working bit, it is determined that the previous work was interrupted due to a power failure or the like, Return the data from the backup area to the area where the working bit remains set, drop the working bit, then save the data from the rewriting area to the backup area, and check whether the data end of the rewriting area spans between the areas. Judgment: If you are straddling, continue evacuation. If you are not straddling, evacuation is completed, then set the working bit in the rewrite area, rewrite the data, rewrite the parity, and drop the working bit.
  • the backup of power failure is only a non-volatile storage device, not the entire system.
  • the non-volatile memory is divided into a plurality of blocks that can be erased at once.
  • the logical address of the block is stored, and when the file covers a plurality of blocks, the logical address of the next block is stored. Is stored, and if the file ends with a block, a flag indicating that it is the last block is stored, and when it is detected that the logical address indicated by the link address does not exist, the block is connected
  • a new block is assigned as the block indicated by the address, the data up to the page that can be read correctly is copied to the new block, and a flag indicating that it is the last block is stored in the new block.
  • the entire system is backed up Tsu not-flops.
  • the problem to be solved by the present invention is to provide a computer system that can be restored in a short time after the power is restored even if a sudden abnormal power failure occurs.
  • the present invention provides a computer system that saves power by turning off the power and stopping the CPU until the next access when the power is turned on only when necessary and the idling state continues for a predetermined time.
  • a communication means for receiving data from the store terminal over the network, a memory means for storing the received data in a predetermined fixed block address, a data processing means for calculating the data received from the store terminal,
  • a computer system in which a plurality of units each composed of an externally controllable latch circuit that selectively controls a connection partner of the memory means is combined, and the memory means, the data processing means, and the latch circuit are powered even when the power is cut off. The state immediately before cutting was maintained. This enabled mapping with a plurality of MPUs.
  • the latch circuit is configured by a non-volatile memory and maintains a processing state even when the power supply is momentarily interrupted
  • the data processing unit is configured by an MPU and a non-volatile memory capable of storing a program
  • the communication unit A command to turn on the MPU from the communication means triggered by the reception of data from the store terminal, and sequentially starting the MPU in a bucket relay manner every predetermined multiple hours of the common clock
  • the communication means The data received from the store terminal is encrypted and decrypted by the communication means, and the plurality of MPUs share the data of the memory means having a unique address and are used for switching by the latch circuit. It can also be considered.
  • the power-stop type computer system uses an on-demand processing system that conventionally had to operate continuously for 24 hours by using a program based on batch processing in which a low-power MPU is assigned to each business and separated by commands. As a result, it will be possible to save a significant amount of power and extend the life of the equipment, which will contribute to the reduction of CO 2 emissions determined by the Kyoto Protocol.
  • FIG. 1 is a block diagram of a power supply stop type computer system according to the present invention.
  • the POS data once stored in the three POS terminals 7a to 7c in the first store is stored on the database server software operating on the local server 5. Thereafter, at night, the POS data encrypted by the local server 5 is transmitted from the local server 5 in stores throughout the country via the network 4, and the POS data decrypted by the encryption / decryption modem is turned off. The data is transmitted to the computer system 1, and after decryption and data processing, it is collected as sales data in the integrated database 3.
  • FIG. 2 is a unit configuration diagram of a power-stop type computer system according to the present invention.
  • the POS data is input from the network 4 to the encryption / decryption modem 2 by the left arrow and sent to the autonomous I / O interface 8.
  • the encryption / decryption modem 2 has a function of decrypting the POS data encrypted by the local servers 5 and 6 shown in FIG. 1.
  • the POS data generated by the POS terminals 7a to 7g is plainly converted into an autonomous type I. / O Send to interface 8.
  • the offline CPU 14 After the programmable toggle switch 10 after the autonomous I / O interface 8, if there is no data input after the task is finished, the power is turned off after a predetermined time, and the autonomous I / O interface 8 A signal input from the / O interface 8 is triggered to activate the offline CPU 14.
  • the programmable toggle switch 10 activated by signal input from the autonomous I / O interface 8 connects the main memory (RAM) 11, the MPU units 12a to 12e, and the main memory (RAM) 11 according to a predetermined protocol according to a predetermined protocol. Predetermined data processing is performed by switching.
  • the MPU units 12a to 12e are constituted by a microprocessor MPU that performs arithmetic processing and a nonvolatile memory that can store programs.
  • the MPU unit sets an end flag when it finishes the business processing divided according to the processing speed, and immediately enters the power saving mode when the self-supporting I / O interface 8 does not receive.
  • a general purpose Neumann having a conventional man-machine interface can be used by appropriately switching a common memory area set in the main memory (RAM). Data processing can be performed without frequent memory mapping as in a computer.
  • the programmable toggle switch 10 connects the switch c0 and the switch c1, returns the data at the predetermined address of the main memory (SRAM) 11 to the autonomous I / O interface 8, and The processed data is stored in the integrated database 3 through the O interface 9.
  • the data of the integrated database 3 is written from the autonomous I / O interface 9 to the main memory (SRAM) 11 and can be displayed on the DB access terminal 13 via the autonomous I / O interface 9.
  • SRAM main memory
  • the programmable toggle switch 10 and the SRAM 11 maintain the internal state, and when a signal is next sent from the autonomous I / O interface 8 to the programmable toggle switch 10, predetermined data processing is performed.
  • the layout is possible.
  • the programmable toggle switch 10 maintains the state just before the operation stop, and when the power is turned on next time, the MPU and the programmable toggle switch 10 The switch 10 itself can use the data in the main memory (RAM) 11 to continue the work immediately before the power failure.
  • a conventional system for example, a Microsoft SQL server or a relational database RDB such as ORACLE (registered trademark) of Oracle International Corporation can be used as the integrated database.
  • the DB access terminal 13 can also use a computer system that can be connected to an existing server or a commercially available database.
  • processing can be performed with five commands by providing five MPU units in parallel.
  • sales data consisting of six items, that is, store code (1), product code (2), sales date (3), number of sales (4), sales (5), and discount amount (6) at the cash register as original data. (URE) is received from the POS.
  • 0001000000720071205 85 59500
  • a department master including items of the product code (1), the product department code (2), and the department name (3) is searched from the integrated database 3.
  • 0000007001 vegetables 0000017001 vegetables 0000021002 fruits 0000025002 fruits 0000027001 vegetables 0000030001 vegetables 0000043001 vegetables
  • the Linux command “awk” is used to extract the result of December 1, 2007 from the sales data (URE).
  • joinl key 2bumon filel> file2 (file2) 00010000007001 Vegetables 200712011178335-145 00030000007001 Vegetables 2007120153038118-1018 00040000007001 Vegetables 2007120163045200-1100 00060000007001 Vegetables 20071201586410200 00070000007001 Vegetables 200712017955300 00090000007001 Vegetables 20071201552386400
  • the third MPU uses the “sort” command to rearrange by department code as preparation for counting by department code.
  • SOrt + 2-3 file2> file3 (file3) 00010000007001 Vegetables 200712011178335-145 00010000017001 Vegetables 200712013152700 00010000030001 Vegetables 200712015751725000 00010000043001 Vegetable 2007120148206400 00010000048001 Vegetable 200712014151992000 00010000053001 Vegetable 20071201406216270-1090
  • MPU was used for each command, but it is also possible to make the above five commands into a single program by branching in the program using a command interpreter.
  • FIG. 3 shows an example of the data flow in the unit of the power-off type computer system.
  • the top row represents the function block positions shown in FIG.
  • the POS data from the POS local servers 5 and 6 of each store is input to the encryption / decryption modem 2, and the POS data is decoded.
  • the received data is transferred to the autonomous I / O interface 8 and decoded, and then the POS data is decoded.
  • the data sent to the self-supporting I / O interface 8 is sent to the programmable toggle switch 10 by action a3, and POS data is written to the main memory (RAM) 11 by action a4.
  • the data stored in the main memory (RAM) 11 is sent to any one of the MPU units 12a to 12e designated by the action a5 for data processing.
  • the processed data is returned to the main memory (RAM) 11 by action a6.
  • the data is processed by passing data to one of the MPU units 12a to 12c according to the setting program of the programmable toggle switch 10.
  • the MPU-1 (12a) starts arithmetic processing
  • MPU-2 (12b) and MPU-3 (12c) are successively executed in sequence.
  • Data processing is performed a plurality of times depending on the program, and data goes back and forth between the MPU units 12a to 12c and the SRAM 11 each time.
  • the data for which the program processing has been completed is sent to the autonomous I / O interface 9 from the main memory (RAM) 11 at action a7 and stored in the integrated database 3 at action a8.
  • the data in the integrated database 3 is sent to the autonomous I / O interface 9 by action a9, and further transferred to the main memory (RAM) 11 in action a10.
  • the data is sent from the main memory (RAM) 11 to the autonomous I / O interface 9 in action a11, and further transferred from the autonomous I / O interface 9 to the DB access terminal 13 in action a12, and the data is displayed on the screen.
  • RAM main memory
  • the nonvolatile memory that can store the program is accessed and the instruction code and the like are sequentially executed to function as an arithmetic function block. For example, if a program that executes one command is stored in the non-volatile memory that can store the program, one MPU unit can have a function of executing one command.
  • the MPU unit can be configured as a multi-function MPU unit instead of a single function.
  • the POS data calculated by the MPU units 12a to 12c is sent to the SRAM 11 and stored by the action a8 when the series of processing ends, but the MPU units 12a to 12c are powered off during the calculation.
  • the internal transition state is maintained, and when the power is turned on again, it has a function to automatically recover from the state immediately before the power is turned off.
  • the memory is cleared and processing data is waited in the default state. At the same time, the processing flag is turned off.
  • a session can be opened in the integrated database 3 and data can be acquired (action a13).
  • the main memory 11 is allocated with memory blocks partitioned in a fixed size calculated in advance. This speeds up access from the MPU or the like.
  • memory access is possible with static memory, so even if the power is turned on again after the power is turned off, the state immediately before the power is turned off can be maintained and the operation can be continued.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

【課題】　必要な時だけ電源が投入され、既定時間アイドリング状態が続くとＣＰＵを停止させることによりシステムを省電力化するコンピュータシステムを提供する。 【解決手段】　ネットワークで店舗端末から暗号化されたデータを受信して暗号解読する通信手段と、受信したデータを既定のブロック化された固定アドレスに格納するメモリ手段と、前記店舗端末から受信したデータを計算処理するデータ処理手段と、前記メモリ手段の接続相手を選択制御する外部制御可能型ラッチ回路とで構成されるユニットを複数組み合わせたコンピュータシステムであって、前記ラッチ回路は電源が切断されても電源切断直前の状態を保持するようにした。

Description

電源停止型コンピュータシステム
　本発明は、必要な時だけ電源が投入され、既定時間アイドリング状態が続くと、次にアクセスがあるまで電源を切断してＣＰＵを停止させることによりシステムを省電力化するコンピュータシステムに関する。
　従来の汎用パーソナルコンピュータの構成は、図４に示されるように、ペンティアム（登録商標）などのＣＰＵ１０１を搭載したマザーボード１０２に、ＢＩＯＳを搭載したプログラム格納可能な不揮発性メモリ１０３、Ｗｉｎｄｏｗｓ（登録商標）などのＯＳをインストールしたハードディスク１０４、ＣＰＵ１０１の作業領域としてのメモリ１０５、更にヒューマンインターフェースとしてのキーボード１０６、マウス１０７が接続され、ＣＰＵ１０１の処理結果などを表示するディスプレイ１０８が備えられている。
　前記汎用のコンピュータに電源を入れるとマンマシンインターフェースを持つ汎用ノイマンコンピュータの常として、起動するまでに時間がかかる。これは、通常において下記のようなプロセスを順番に実行しないと機能しないからである。
（１）コンピュータの電源が入ると、ビデオカードのＢＩＯＳ（Ｂａｓｉｃ　Ｉｎｐｕｔ　Ｏｕｔｐｕｔ　Ｓｙｓｔｅｍ）が起動し、続く初期化のプロセスを画面に表示する。
（２）ロゴマークやシステムチェック状態の画面表示。
（３）表示が可能となった後、マザーボードにあるＢＩＯＳを起動し、メモリ異常チェックや、その他のデバイス（ハードディスク、ＤＶＤドライブや、フレキシブルディスク、ディスプレイ、キーボード、マウス、外部インターフェースカード等）にあるＢＩＯＳの起動を実行する。
（４）すべてのＢＩＯＳが無事に起動したことを確認して起動プロセスを終了する。
（５）所定のＯＳ（Ｏｐｅｒａｔｉｏｎ　Ｓｙｓｔｅｍ）を起動し、予め設定された順序で起動ドライブを検索する。
（６）ハードディスクが起動すると、前記ＢＩＯＳはＭＢＲ（Ｍａｓｔｅｒ　Ｂｏｏｔ　Ｒｅｃｏｒｄ）を読み込み、ハードディスクに書き込まれたＯＳを起動させる。
（７）ハードディスクから前記ＭＢＲが読み込まれると、ハードディスク上に書き込まれている起動プログラムやＷｉｎｄｏｗｓ（登録商標）などのＯＳに保存された設定に従って、所定のＯＳが起動する。
　例として、Ｐｅｎｔｉｕｍ（登録商標）１．８ＧＨｚのＣＰＵと１ＧＢのメモリと１２０ＧＢのハードディスクにＷｉｎｄｏｗｓ（登録商標）ＸｐＰｒｏｆｅｓｓｉｏｎａｌをインストールしたコンピュータで起動時間を測定すると、（１）～（２）までに約１秒、（３）から（６）までに２秒、（７）から初期画面が出るまでに数秒（デフォルトでスタートアッププログラムに登録されているプログラムの数等に依存して早くて１分前後、遅いと数分の場合もある）かかり全ての動作を完了して、操作が可能になるまでに１分以上かかっているのが現状である。
　上記の起動時間問題の要因のひとつはハードディスクの機械的な動作時間であり、必要なデータを読み出す際に、ディスクの回転やヘッドの移動など機械的な動作をともなうため、どうしても読み出しまでに時間がかかってしまう。
　この問題を改善する目的でフラッシュメモリだけで構成したシリコンディスクやハードディスクとフラッシュメモリを組み合わせたハイブリッドＨＤＤも開発されている。フラッシュメモリは電源を切っても内容が保持されるので、コンピュータの電源を切る（シャットダウンや休止状態への移行をする）際に、再開に必要なデータをフラッシュメモリに蓄えることで、次回のＯＳの起動が高速化されると言われている。
　例えば、米国シーゲート社の製品Ｍｏｍｅｔａｓ５４００ＰＳＤは、２５６ＭＢのフラッシュメモリとハードディスクを組み合わせたもので、フラッシュメモリを利用することで休止状態からの復帰時間が従来モデルに比べて最大２０％高速になり、ディスクの回転時間も短縮することにより、Ｗｉｎｄｏｗｓ（登録商標）の立ち上げ時間を約半分に短縮したと言われているが、それでもコンピュータの起動には１分以上はかかってしまうのが現状である。
　しかも、何かのプログラムを実行している最中に電源を切ってしまうとディスク内部のデータが部分的に破壊され、次に電源を入れるとスキャンディスクなどでディスクに保存されたデータの確認が必要となり、この確認が終わらないと前記ＯＳのブート作業が始まらない。
　この問題は、磁気記録方式のハードディスクだけの問題ではなく、例えばハードディスクと不揮発性の半導体メモリであるフラッシュメモリを組み合わせたハイブリッドＨＤＤや、フラッシュメモリによるハードディスクの場合でも同じ問題が発生する。
　上記のような突然の停電でも異常を起こさずにシステムを早期に復旧させるために、最初にマスタ記憶装置への書き込みを行い、マスタ記憶装置への書き込みが完了してから、スレーブ記憶装置への書き込みを行ってデータを順次書き込んで２重化を行いシステムの信頼性向上を目指したシステムであって、データの書き込み中のある瞬間に異常電源断が発生したとしても、その瞬間には一方の記憶装置に対して書き込みを行っているだけであり、他方の記憶装置に対しては書き込み中ではないので、書き込み中ではない他方の記憶装置には、信頼性の高いデータが保持されていることが保証され、次回の電源ＯＮ時には、他方の記憶装置に保持されているデータを用いて正常に復旧処理を行うことができるデータ２重化システムが知られている（特許文献１）。
　また、データを保持するメインメモリないしはディスクとＣＰＵとの間に、障害検出と訂正を行う機能部を具備するキャッシュメモリ制御部を介在させ、ＣＰＵからデータへのアクセスはキャッシュメモリ制御部を中継し、ＣＰＵからデータへのアクセスを制御するキャッシュアクセス制御方式に適用するキャッシュメモリにおけるデータの訂正不可能障害の救出方法において、アクセス要求のあるデータが、キャッシュメモリに登録されており、予め定めたキャッシュヒット回数よりも多くヒットした場合には、定められたエントリが空きエントリであればそこに当該データの複製データを作成し、定められたエントリが空きエントリでなく複製データがあれば複製データを消去したそのエントリに当該データの複製データを作成し、定められたエントリが空きエントリでなく複製データでもない場合は、当該データの複製データを作成しないキャッシュメモリにおけるデータの訂正不可能障害の救出方法が知られている（引用文献２）。
　更に、コンピュータを、記録媒体に記録された画像データと該画像データに基づいて生成された縮小画像データや家電機器用データなどの互いに関連付けられた複数種類のデータの読み取りが可能であるかをチェックする読み取りチェック手段２５、複数種類のデータの内の所定の種類のデータの読み取りができない場合に、該記録媒体に記録された他の種類のデータを用いて所定の種類のデータを修復するデータ修復手段２６、読み取り可能な種類のデータと修復された所定の種類のデータとを他の記録媒体にバックアップするバックアップ手段２７として機能させることにより、記録媒体に記録された複数種類のデータを確実に他の記録媒体にバックアップすることができるデータ修復プログラム及びデータ修復方法が知られている（引用文献３）。
　また読み書き可能な不揮発メモリデバイスにおいて、該不揮発メモリの領域を細分化することによりメモリマッピング時間を短縮し、実データ書き込み前に書き込み領域を退避して、電源断に備え、複数の領域にまたがるデータ書き込みが発生した場合に、２つ以上の領域を同時にバックアップすることによりデータ不整合を防止する内容が知られている（特許文献４）。
　更に、不揮発メモリにおいて、一括消去可能な複数のブロックに分割され、ブロックには、ブロックの論理アドレスが格納され、ファイルが複数のブロックに亘る場合には、次のブロックの論理アドレスである連結アドレスが格納され、ファイルがブロックで終了している場合には、最終ブロックであることを示すフラグが格納され、連結アドレスが指し示す論理アドレスが存在しないことが検出されたとき、ブロックの連結アドレスが指し示すブロックとして新規ブロックが割り当てられ、新規ブロックに正しく読めるページまでのデータがコピーされ、新規ブロックに最終ブロックであることを示すフラグを格納する外部記憶装置が知られている（特許文献５）。
特開２００６－７９５２２ 特開２００５－４２９０ 特開２００７－１８２７３ 特開２００８－４０１１ 特開２０００－１６３３０２
　特許文献１においては、マスタ記憶装置とスレーブ記憶装置の２組の記憶装置を備えることで突然の電源断でもデータが失われることのない様にしているが、システムの中の記憶装置だけの対策であり、システム全体の停電対策にはならない。
　特許文献２においては、データを第１の記憶手段、第２の記憶手段へ順次書き込むことで２重化を行う構成であり、電源断が発生した時にも必ず一方の記憶手段は正常で信頼性の高いデータが保持されているため、次回の電源起動時には、正常な記憶装置に保持されているデータを用いて正常に復旧処理を行うことができるが、復帰処理は記憶装置のみであり、システム自体はリセットしてから起動する必要があるので起動時間の短縮には寄与しない。
　特許文献３においては、画像データと該画像データに基づいて生成された縮小画像データや家電機器用データなどの互いに関連付けられた複数種類のデータが記録された記録媒体に対して、上記複数種類のデータの読み取りが可能であるかをチェックし、その中の所定の種類のデータが読み取れない場合に、該記録媒体に記録された他の種類のデータを用いて所定の種類のデータを修復し、読み取り可能な種類のデータと修復された所定の種類のデータとを他の記録媒体に記録する制御を行い、記録媒体に記録された複数種類のデータを確実に他の記録媒体にバックアップすることはできるが、システム全体は再起動する必要があり、起動時間の短縮には寄与していない。
　特許文献４においては、不揮発記憶装置のデータ書き込みの基本パターンにおいて、作業中ビットを走査して作業中ビットが立ったままだった場合は、電源断等によって前回作業が中断したと判断して、バックアップ領域から作業中ビットが立ったままの領域へデータを戻し、作業中ビットを落とし、次に書き換え領域からバックアップ領域へデータを退避し、書き換え領域のデータ終端が領域間を跨いでいるかどうかを判断し、跨いでいれば退避を継続、跨いでいなければ退避を完了し、次に書き換え領域の作業中ビットを立て、データを書き換え、パリティを計算書き換えし、作業中ビットを落としているが、停電のバックアップは不揮発記憶装置のみであり、システム全体のバックアップではない。
　特許文献５においては、不揮発性メモリは、一括消去可能な複数のブロックに分割され、ブロックには、ブロックの論理アドレスが格納され、ファイルが複数のブロックに亘る場合には次のブロックの論理アドレスである連結アドレスが格納され、ファイルがブロックで終了している場合には最終ブロックであることを示すフラグが格納され、連結アドレスが指し示す論理アドレスが存在しないことが検出されたとき、ブロックの連結アドレスが指し示すブロックとして新規ブロックが割り当てられ、新規ブロックに正しく読めるページまでのデータがコピーされ、新規ブロックに最終ブロックであることを示すフラグが格納されるが、この仕組みでは停電時において、不揮発メモリのデータが修復されるだけでありシステム全体はバックアップされない。
　上記の特許文献では解決されず、本発明によって解決しようとする問題点は、突然の異常電源断が発生しても電源復帰後に短時間で復旧できるコンピュータシステムを提供することである。
　本発明は、必要な時だけ電源が投入され、既定時間アイドリング状態が続くと、次にアクセスがあるまで電源を切断してＣＰＵを停止させることによりシステムを省電力化するコンピュータシステムを提供するために、ネットワークで店舗端末からデータを受信する通信手段と、受信したデータを既定のブロック化された固定アドレスに格納するメモリ手段と、前記店舗端末から受信したデータを計算処理するデータ処理手段と、前記メモリ手段の接続相手を選択制御する外部制御可能型ラッチ回路とで構成されるユニットを複数組み合わせたコンピュータシステムであって、前記メモリ手段とデータ処理手段とラッチ回路は電源が切断されても電源切断直前の状態を保持するようにした。これにより複数ＭＰＵでマッピングを可能とした。
　これにより、稼働時は大電力を消費するコンピュータシステムであっても非稼働時は待機電力のみを消費し、省エネルギーのみならずハードウェアの寿命を延命するのでコンピュータシステム全体の耐久性も向上する。
　また、前記ラッチ回路が、不揮発性メモリで構成され、電源が瞬断されても処理状態を維持すること、前記データ処理手段をＭＰＵとプログラム格納可能な不揮発性メモリで構成すること、前記通信手段が店舗端末からデータを受信したことをトリガーとして前記通信手段から前記ＭＰＵの電源投入指令を出し、共通クロックの既定倍数時間毎にバケツリレー方式で連鎖的にＭＰＵを順次起動させること、前記通信手段が店舗端末から受信するデータは暗号化されていて、前記通信手段によって復号化されること、複数の前記ＭＰＵが固有アドレスを持つ前記メモリ手段のデータを共有し、前記ラッチ回路による切替で使用されることなども考えられる。
　本発明の電源停止型コンピュータシステムは、業務毎に小電力ＭＰＵをあてコマンドで区切ったバッチ処理によるプログラムを使うことにより、従来は２４時間連続稼働しなくてはならなかったオンラインシステムがオンデマンド処理できるようになるので大幅な電力の節約と機器寿命の延命が可能となり、京都議定書において決議されたＣＯ２排出量低減に寄与する。
電源停止型コンピュータシステムの構成図 電源停止型コンピュータシステムのユニット構成図 電源停止型コンピュータシステムのデータフロー例 従来の汎用パーソナルコンピュータの構成
符号の説明
　１…電源停止型コンピュータシステム、　２…暗号・復号モデム、　３…統合データベース、　４…ネットワーク、　５…ローカルサーバー、　６…ローカルサーバー、　７ａ～ｇ…ＰＯＳ端末、　８…自律型Ｉ／Ｏインターフェース、　９…自律型Ｉ／Ｏインターフェース、１０…プログラマブル・トグルスイッチ、　１１…メインメモリ（ＲＡＭ）、１２ａ～ｃ…ＭＰＵユニット、　１３…ＤＢアクセス端末、　１４…オフラインＣＰＵ、１５…ディスプレイ、　１６…書き出し用ＭＰＵ、　１７…入出力ポート、　１８…チップイネーブル端子、　１０１…ＣＰＵ、　１０２…マザーボード、　１０３…プログラム格納可能な不揮発性メモリ，　１０４…ハードディスク、　１０５…メモリ、　１０６…キーボード、　１０７…マウス、　１０８…ディスプレイ
　以下、本発明を実施するための最良の形態を図面に基づいて詳細に説明する。なお、以下の説明において、同一機能を有するものは同一の符号とし、その繰り返しの説明は省略する。
　図１は、本発明における電源停止型コンピュータシステムの構成図である。第１の店舗にある３台のＰＯＳ端末７ａ～７ｃに一旦蓄積されたＰＯＳデータは、ローカルサーバー５上で動作するデータベースサーバーソフト上に蓄積される。その後、夜間になると、前記ローカルサーバー５で暗号化されたＰＯＳデータが全国の店舗にあるローカルサーバー５から、ネットワーク４を介して送信され、暗号・復号モデムで復号されたＰＯＳデータが電源停止型コンピュータシステム１に送信され、復号やデータ処理の後、統合データベース３に売上データとしてまとめられる。
　図２は本発明における電源停止型コンピュータシステムのユニット構成図である。暗号・復号モデム２には、左側の矢印で前記ネットワーク４からＰＯＳデータが入力され、自律型Ｉ／Ｏインターフェース８に送られる。
　暗号・復号モデム２は、図１のローカルサーバー５、６にて暗号化されたＰＯＳデータに対して復号する機能を持ち、ＰＯＳ端末７ａ～７ｇで生成したＰＯＳデータを平文化して自律型Ｉ／Ｏインターフェース８に送出する。
　自律型Ｉ／Ｏインターフェース８から先のプログラマブル・トグルスイッチ１０以降のオフラインＣＰＵ１４については、タスクが終了してデータ入力が無い場合は、所定の時間を経過すると電源が切断されていて、自律型Ｉ／Ｏインターフェース８からの信号入力がトリガーとなってオフラインＣＰＵ１４を起動させる仕組みになっている。
　自律型Ｉ／Ｏインターフェース８からの信号入力により起動したプログラマブル・トグルスイッチ１０は所定のプロトコルに従ってメインメモリ（ＲＡＭ）１１とＭＰＵユニット１２ａ～１２ｅとメインメモリ（ＲＡＭ）１１を既定のプロトコルに従って接続の切替を行うことにより所定のデータ処理を行う。
　上記において、ＭＰＵユニット１２ａ～１２ｅは演算処理をするマイクロプロセッサＭＰＵとプログラム格納可能な不揮発性メモリで構成されている。
　ＭＰＵユニットは、処理速度によって分けられた業務処理を終了したときは、それぞれ終了フラグを立て、加えて自立型Ｉ／Ｏインターフェース８が受信をしないときは、即座に節電モードに入る。
　また、上記複数のＭＰＵユニット１２ａ～１２ｅがデータを共有するために、メインメモリ（ＲＡＭ）内に領域設定された共通のメモリ領域を適宜切り替えながら使用することにより従来のマンマシンインターフェースを持つ汎用ノイマンコンピュータのように頻繁なメモリマッピングをすることなくデータ処理ができるようになる。
　前記所定のデータを受信すると、プログラマブル・トグルスイッチ１０はスイッチｃ０とスイッチｃ１を接続して、メインメモリ（ＳＲＡＭ）１１の所定アドレスのデータを自律型Ｉ／Ｏインターフェース８に戻し、自律型Ｉ／Ｏインターフェース９を介して統合データベース３に処理済みデータを格納する。
　また統合データベース３のデータは、自律型Ｉ／Ｏインターフェース９からメインメモリ（ＳＲＡＭ）１１に書き込まれ、自律型Ｉ／Ｏインターフェース９を介してＤＢアクセス端末１３で表示することが出来る。
　一連のデータ処理が終了し、所定の時間、例えば５分間何も自律型Ｉ／Ｏインターフェース８からプログラマブル・トグルスイッチ１０に信号が送られて来ない場合は、プログラマブル・トグルスイッチ１０以降のオフラインＣＰＵ１４は電源を切断して節電モードに入る。
　前記節電モードにおいて、プログラマブル・トグルスイッチ１０及びＳＲＡＭ１１は内部の状態を保持し、次に自律型Ｉ／Ｏインターフェース８からプログラマブル・トグルスイッチ１０に信号が送られて来た時にすぐ所定のデータ処理ができるレイアウトとなっている。
　また、何らかの外的な電源障害によってシステム全体の電源が切断された場合においても、プログラマブル・トグルスイッチ１０は動作停止寸前の状態を保持し、次に電源が投入された時に、ＭＰＵ並びにプログラマブル・トグルスイッチ１０自身、メインメモリ（ＲＡＭ）１１のデータを使って停電直前の作業を継続することができる。
　なお、統合データベース３については、従来のシステム、例えば統合データベースとしてマイクロソフト社のＳＱＬサーバーや、オラクル・インターナショナル・コーポレーション社のＯＲＡＣＬＥ（登録商標）などのリレーショナルデーターベースＲＤＢが使える。
　また、ＤＢアクセス端末１３も、既存のサーバーや市販データベースと接続可能なコンピュータシステムを使うことができる。
　上記において、例えばＰＯＳの販売データと商品ごとの部門マスタから販売実績を抽出し、部門ごとに集計を実行する場合は、ＭＰＵユニットを５個並列に設けることにより５つのコマンドで処理することが出来る。
　まず、元データとして販売店コード（１）、商品コード（２）、販売日（３）、売れ数（４）、売上げ（５）、レジでの値引き額（６）の６項目からなる販売データ（ＵＲＥ）をＰＯＳから受信する。
　　0001000000720071201117　8335　-145
　　0001000000720071203　221154700
　　0001000000720071205　85　59500
　　0001000000720071206　29320527-17
　　0001000000720071207　445311500
　　00020000007　2007120215011768-1268
　　00020000007　20071203　588411600
　　0002000000720071204444310800
　次に、統合データベース３から、商品コード（１）、商品の部門コード（２）、部門名（３）の項目からなる部門マスタ（ＢＵＭＯＮ）を検索する。
　0000007001野菜
　0000017001野菜
　0000021002果物
　0000025002果物
　0000027001野菜
　0000030001野菜
　0000043001野菜
　ここで第１番目のＭＰＵを使って、Ｌｉｎｕｘコマンド“ａｗｋ”を使って、前記販売データ（ＵＲＥ）から、２００７年１２月１日の実績を抽出する。
awk'$3==”20071201”ｕｒｅ＞ｆｉｌｅ１
　(ｆｉｌｅ１)
　　00010000007　20071201117　8335　-145
　　0003　0000007　2007120153038118-1018
　　00040000007　2007120163045200-1100
　　0006　0000007　20071201586410200
　　0007　00000072007120179　55300
　　0009　0000007　20071201552386400
　次に第２番目のＭＰＵで“join”コマンドで部門マスタとマッチングして各商品コードに部門コードと部門名を付ける。
　joinl key=2bumon filel〉ｆｉｌｅ２
　(ｆｉｌｅ２)
　00010000007001野菜200712011178335-145
　00030000007001野菜2007120153038118-1018
　00040000007001野菜2007120163045200-1100
　00060000007001野菜20071201586410200
　00070000007001野菜200712017955300
　00090000007001野菜20071201552386400
　更に、第３番目のＭＰＵで“ｓｏｒｔ”コマンドを使って、部門コードで集計する準備として、部門コードで並び替える。
　SOrt十2-3　file2〉　file3
　(file3)
　00010000007001野菜200712011178335-145
　00010000017001野菜200712013152700
　00010000030001野菜200712015751725000
　00010000043001野菜2007120148206400
　00010000048001野菜200712014151992000
　00010000053001野菜20071201406216270-1090
　次に、“ｓｍ２”コマンドを使って部門コードが同じ行の販売データを合計する。
　Sm2346　8file3　〉　file4
　(fiIe4)
　001野菜283429152686222-259292
　002果物226580127594914-190124
　003魚介類299646174203262-263102
　004肉類10223664339689-89249
　005調味料19819574318782-166282
　006乾物そのほか9776340032336-89066
　007米4502334668039-30189
　008和風冷蔵6312023714794-63064
　010飲料10837863973976-94756
　011酒類2037210088493-22153
　更に、“ｓｍ５”コマンドを使って全ての部門の販売合計を算出する。
　Sm51235　f=e4〉　file5
　(file5)
1:部門コード2:部門名　3:売れ数合計4:売上げ合計5:レジ値引き額合計)
　001野菜283429152686222-259292
　002果物226580127594914-190124
　003魚介類299646174203262-263102
　004肉類10223664339689-89249
　005調味料19819574318782-166282
　006乾物そのほか9776340032336-89066
　007米4502334668039-30189
　008和風冷蔵6312023714794-63064
　010飲料10837863973976-94756
　011酒類2037210088493-22153
　@@@@@@@1444742765620507-1267277
　上記においては、各コマンド別にＭＰＵを使ったが、コマンドのインタープリターを使ってプログラム上内で分岐させることにより上記５つのコマンドを単一プログラム化することも可能である。
　図３は、電源停止型コンピュータシステムのユニットにおけるデータフローの例である。最上段が図２にある機能ブロック位置を表し、その下に信号の入出力タイミングを矢印で記載した。
　アクションａ１により、各店舗のＰＯＳローカルサーバー５、６からのＰＯＳデータが暗号・復号モデム２に入力され、ＰＯＳデータはデコードされる。アクションａ２によって、受信データは自律型Ｉ／Ｏインターフェース８に転送されて復号化後に、ＰＯＳデータはデコードされる。
　自立型Ｉ／Ｏインターフェース８に送られたデータは、アクションａ３によってプログラマブル・トグルスイッチ１０に送られ、更にアクションａ４でメインメモリ（ＲＡＭ）１１にＰＯＳデータを書き込まれる。
　メインメモリ（ＲＡＭ）１１に格納されたデータはアクションａ５で指定されたＭＰＵユニット１２ａ～ｅのいずれかのＭＰＵユニットに送られてデータ処理される。
　データ処理されたデータはアクションａ６でメインメモリ（ＲＡＭ）１１に戻される。ここでの処理は、プログラマブル・トグルスイッチ１０の設定プログラムによってＭＰＵユニット１２ａ～１２ｃのいずれかにデータを渡してデータ処理させる。
　具体的には、アクションａ５で、ＭＰＵ－１（１２ａ）に演算処理を開始させ、更にＭＰＵ－２（１２ｂ）、そしてＭＰＵ－３（１２ｃ）と順次データ処理を連続して実行させる。データ処理はプログラムによっては複数回行われ、その都度ＭＰＵユニット１２ａ～１２ｃとＳＲＡＭ１１の間をデータが行き来する。
　プログラム処理が終わったデータはアクションａ７で、メインメモリ（ＲＡＭ）１１から自律型Ｉ／Ｏインターフェース９に送られ、アクションａ８で統合データベース３に格納される。
　統合データベース３のデータは、アクションａ９によって自律型Ｉ／Ｏインターフェース９に送られ、更にアクションａ１０においてメインメモリ（ＲＡＭ）１１にデータ転送される。
　更にデータはメインメモリ（ＲＡＭ）１１からアクションａ１１において自律型Ｉ／Ｏインターフェース９に送られ、更にアクションａ１２において自律型Ｉ／Ｏインターフェース９からＤＢアクセス端末１３に転送され、該データは画面表示される。
　上記において、ＭＰＵユニット１２ａ～１２ｃに電源が投入されると、デフォルト動作として前記プログラム格納可能な不揮発性メモリをアクセスして前記命令コードなどを逐次実行することにより演算機能ブロックとして働く。例えば、前記プログラム格納可能な不揮発性メモリにひとつのコマンドを実行するプログラムを格納しておけば、ひとつのＭＰＵユニットがひとつのコマンドを実行する機能を持たせることができる。
　前記プログラム格納可能な不揮発性メモリに格納するプログラム内にインタープリタプログラムを置くことにより、複数のコマンドがひとつのＭＰＵユニットに入力された場合に、入力コマンド別に実行プログラムを選択することができるのでひとつのＭＰＵユニットを単機能ではなく多機能ＭＰＵユニットとして構成することができるようになる。
　上記の通り、ＭＰＵユニット１２ａ～ｃによって演算処理されたＰＯＳデータは一連の処理が終了するとアクションａ８によってＳＲＡＭ１１に送られて保存されるが、ＭＰＵユニット１２ａ～ｃは、演算途中で電源が落ちた時にも、内部遷移状態を維持し、再び電源が投入された時には電源遮断直前の状態から自動復帰する機能を持ち、一連の処理が終了した状態ではメモリをクリアし、デフォルト状態で処理データを待つモードとなり、同時に処理フラグを降ろす。
　また、各店舗からデータの要求があったときは、統合データベース３にセッションを開き、データを取得することができる（アクションａ１３）。
　メインメモリ１１にはあらかじめ計算された固定サイズでパーティションされたメモリブロックが割り当てられている。これによりＭＰＵなどからのアクセスが高速化される。また従来の動的メモリアロケーション方式とは異なりスタティックメモリでメモリアクセスが出来るので、電源切断の後に電源が再投入された場合でも電源切断直前の状態を維持し、作業を継続できる。
　多店舗システム、特に全国展開するフランチャイズチェーンなどにおいては業界のサービス競争で生き残るため長時間営業が常態化し、各店舗に設置されたＰＯＳシステムからのデータ受信も２４時間体制をとらざるを得ない一方、受信データ量は一定しないので、常に最大の受信キャパシティーを維持する必要があったが、本発明の電源停止型コンピュータシステムにおいては、外部と通信する通信インターフェース以降のいわゆるメインフレームをオフライン化して外部からデータを受信した時だけ動作させるので大幅な省電力が可能となり、電力会社の発電量も減らすことができるので日本国としての京都議定書で設定したＣＯ２削減目標を達成する原動力ともなり得る。

Claims (6)

  1. ネットワークで店舗端末からデータを受信する通信手段と、受信したデータを既定のブロック化された固定アドレスに格納するメモリ手段と、前記店舗端末から受信したデータを計算処理するデータ処理手段と、前記メモリ手段の接続相手を選択制御する外部制御可能型ラッチ回路とで構成されるユニットを複数組み合わせたコンピュータシステムであって、
    前記メモリ手段とデータ処理手段とラッチ回路は電源が切断されても電源切断直前の状態を保持していることを特徴とする電源停止型コンピュータシステム。
  2. 請求項１に記載のコンピュータシステムにおいて、
    前記ラッチ回路は、不揮発性メモリで構成され、電源が瞬断されても処理状態を維持することを特徴とする電源停止型コンピュータシステム。
  3. 請求項１又は請求項２のいずれかに記載のコンピュータシステムにおいて、
    前記データ処理手段はＭＰＵとプログラム格納可能な不揮発性メモリで構成されていることを特徴とする電源停止型コンピュータシステム。
  4. 請求項３に記載のコンピュータシステムにおいて、
    前記通信手段が店舗端末からデータを受信したことをトリガーとして前記通信手段から前記ＭＰＵの電源投入指令を出し、共通クロックの既定倍数時間毎にバケツリレー方式で連鎖的にＭＰＵを順次起動させることを特徴とする電源停止型コンピュータシステム。
  5. 請求項１乃至請求項４のいずれかに記載のコンピュータシステムにおいて、
    前記通信手段が店舗端末から受信するデータは暗号化されていて、前記通信手段によって復号化されることを特徴とする電源停止型コンピュータシステム。
  6. 請求項１乃至請求項５のいずれかに記載のコンピュータシステムにおいて、
    複数の前記ＭＰＵが固有アドレスを持つ前記メモリ手段のデータを共有し、前記ラッチ回路によりＭＰＵを選択することにより共有メモリとの接続を切り替えて使用されることを特徴とする電源停止型コンピュータシステム。
PCT/JP2009/000404 2008-02-08 2009-02-03 電源停止型コンピュータシステム WO2009098861A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-028414 2008-02-08
JP2008028414A JP4166268B1 (ja) 2008-02-08 2008-02-08 電源停止型コンピュータシステム

Publications (1)

Publication Number Publication Date
WO2009098861A1 true WO2009098861A1 (ja) 2009-08-13

Family

ID=39916242

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/000404 WO2009098861A1 (ja) 2008-02-08 2009-02-03 電源停止型コンピュータシステム

Country Status (2)

Country Link
JP (1) JP4166268B1 (ja)
WO (1) WO2009098861A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008064428B4 (de) 2008-12-22 2016-02-25 Austriamicrosystems Ag Chipaufbau und Verfahren zur Herstellung eines Chipaufbaus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06149403A (ja) * 1992-11-04 1994-05-27 Sharp Corp 情報処理装置
JPH08195759A (ja) * 1995-01-18 1996-07-30 Hitachi Cable Ltd マルチポートブリッジ
JPH09138716A (ja) * 1995-11-14 1997-05-27 Toshiba Corp 電子計算機
JP2004110209A (ja) * 2002-09-13 2004-04-08 Fujitsu Ltd ゲートウェイカード、ゲートウェイ装置、ゲートウェイ制御方法およびゲートウェイ制御プログラム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06149403A (ja) * 1992-11-04 1994-05-27 Sharp Corp 情報処理装置
JPH08195759A (ja) * 1995-01-18 1996-07-30 Hitachi Cable Ltd マルチポートブリッジ
JPH09138716A (ja) * 1995-11-14 1997-05-27 Toshiba Corp 電子計算機
JP2004110209A (ja) * 2002-09-13 2004-04-08 Fujitsu Ltd ゲートウェイカード、ゲートウェイ装置、ゲートウェイ制御方法およびゲートウェイ制御プログラム

Also Published As

Publication number Publication date
JP2009187418A (ja) 2009-08-20
JP4166268B1 (ja) 2008-10-15

Similar Documents

Publication Publication Date Title
CN102834811B (zh) 多级联备份过程
US7480819B1 (en) Method for boot recovery
US9280433B2 (en) Hardware diagnostics and software recovery on headless server appliances
US20080147962A1 (en) Storage subsystem with multiple non-volatile memory arrays to protect against data losses
US7694169B2 (en) Restoring a client device
CN102779080B (zh) 生成快照的方法、利用快照进行数据恢复的方法及装置
JPH10177498A (ja) フォルトトレラント・コンピュータ・システムのメモリ・マネージメント
JP4888935B2 (ja) ストレージシステム
US20060161748A1 (en) Backup/recovery system and methods regarding the same
JP4662743B2 (ja) データ２重化システム
US20070220314A1 (en) Backup/recovery system and methods regarding the same
US6636984B1 (en) System and method for recovering data from mirror drives following system crash
US20070050577A1 (en) Information processing apparatus, information processing apparatus control program, and information processing apparatus control method
WO2005066759A2 (en) Method, system, and program for managing parity raid data updates
US20070143591A1 (en) Method for non-destructive restoration of a corrupted operating system
JP4166268B1 (ja) 電源停止型コンピュータシステム
JP2010257340A (ja) 情報処理装置、情報処理方法及びプログラム
JP3194900B2 (ja) ハードディスクドライブを有するコンピュータのメモリ管理方法
TW200947205A (en) Raid5 controller and accessing method with data stream distribution and aggregation operations based on the primitive data access block of storage devices
US20230113507A1 (en) Storage system and data restoration method
JP2004362221A (ja) ハードディスクバックアップリカバリーシステム、およびハードディスクバックアップリカバリー方法、および情報処理装置
TW200417859A (en) Storage system and method with snapshot backup function
KR20080107629A (ko) 시스템 복원 장치 및 방법
JP7093012B2 (ja) ディスクデバイス装置、情報処理システム、及び復元プログラム
JP2000353055A (ja) 無停止システムのバックアップ方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09708222

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09708222

Country of ref document: EP

Kind code of ref document: A1