WO2007114206A1 - 被試験信号解析装置 - Google Patents

被試験信号解析装置 Download PDF

Info

Publication number
WO2007114206A1
WO2007114206A1 PCT/JP2007/056769 JP2007056769W WO2007114206A1 WO 2007114206 A1 WO2007114206 A1 WO 2007114206A1 JP 2007056769 W JP2007056769 W JP 2007056769W WO 2007114206 A1 WO2007114206 A1 WO 2007114206A1
Authority
WO
WIPO (PCT)
Prior art keywords
analysis
section
test
analysis result
signal
Prior art date
Application number
PCT/JP2007/056769
Other languages
English (en)
French (fr)
Inventor
Takeshi Wada
Hajime Imazeki
Takashi Miyamoto
Original Assignee
Anritsu Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corporation filed Critical Anritsu Corporation
Priority to US12/295,179 priority Critical patent/US8074127B2/en
Priority to JP2008508582A priority patent/JP5031733B2/ja
Priority to DE112007000761T priority patent/DE112007000761T5/de
Priority to CN2007800189007A priority patent/CN101454681B/zh
Publication of WO2007114206A1 publication Critical patent/WO2007114206A1/ja

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31708—Analysis of signal quality
    • G01R31/3171—BER [Bit Error Rate] test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31708—Analysis of signal quality
    • G01R31/31709—Jitter measurements; Jitter generators

Definitions

  • the present invention relates to a signal under test analyzing apparatus, and particularly to a signal under test analyzing apparatus that analyzes a signal under test.
  • a synchronization signal is received from a test pattern generator that stores a test pattern for verifying a signal under test, an arbitrary area of the test pattern is detected, and this area is detected.
  • a pattern position detector that outputs a count enable signal and an error counter that receives the count enable signal and starts or stops the counting of the bit error detection signal of the collator power are provided.
  • there is one that measures a bit error rate in an arbitrary region of a test pattern see, for example, Patent Document 1).
  • Patent Document 1 Japanese Patent Application Laid-Open No. 07-225263
  • the present invention has been made to solve the conventional problems, and a test pattern having a high error rate can easily identify a test pattern that causes a bit error than the conventional one.
  • An object is to provide a test signal analyzing apparatus.
  • the signal under test analyzing apparatus analyzes the signal under test and sets the analysis section set for the signal under test before the signal under test analyzing apparatus for displaying the analysis result on the display device.
  • An analysis result statistics unit for statistically analyzing the analysis results for each divided section obtained by dividing the data, and displaying the statistical results by the analysis result statistics unit on the display device for each divided section
  • a display control section and when the divided section is designated as a new analysis section, the analysis result statistics section analyzes the signal under test for each new divided section obtained by dividing the new analysis section.
  • the result is statistically configured, and the display control unit is configured to display the statistical result of the analysis result statistical unit on the display device for each new divided section.
  • the signal under test analyzer of the present invention designates a new analysis section from the force of the divided section obtained by dividing the analysis section of the signal under test.
  • the test pattern that causes bit errors can be identified more easily than the conventional one.
  • the analysis result statistics unit is configured to perform the above-described process for each new divided section obtained by dividing the new analysis section.
  • the analysis result of the signal under test may be statistically analyzed, and the display control unit may display the statistical result of the analysis result statistical unit on the display device for each new divided section.
  • the signal under test analyzer of the present invention can specify analysis sections hierarchically, so that a test pattern with a high error rate and a test pattern that causes a bit error can be generated. Can be identified more easily than
  • the analysis result statistics section may statistically analyze bit errors of the signal under test.
  • the analysis result statistics unit specifies a plurality of error counters for statistically analyzing the analysis result, and which of the divided sections the analysis result belongs to, and the error corresponding to the specified divided section
  • a distribution determination unit that determines a counter as a distribution destination of the analysis result
  • a distribution unit that distributes the analysis result to the error counter determined by the distribution determination unit.
  • the device test system of the present invention analyzes a test signal generator that generates a test signal, a signal under test transmitted by a measurement object that has received the test signal, and displays the analysis result on a display device. And a signal analyzing device under test to be displayed.
  • the device test system of the present invention allows a new analysis section to be designated from among the divided sections obtained by dividing the analysis section of the signal under test. Test patterns that cause errors can be identified more easily than conventional ones.
  • the signal under test analysis method of the present invention includes a step of analyzing the signal under test for each divided section obtained by dividing the analysis section set for the received signal under test, A step of statistically analyzing a result of analyzing the signal under test for each of the divided sections; a step of selecting one or a plurality of continuous divided sections based on the display of the statistical results; The step of setting the one or a plurality of continuous divided sections as a new analysis section, and analyzing the newly received signal under test for each new divided section obtained by dividing the set new analysis section And a step of performing.
  • the present invention can provide a signal under test analyzing apparatus that can more easily identify a test pattern having a high error rate and a test pattern causing a bit error than conventional ones.
  • FIG. 1 is a block diagram of a device test system in one embodiment of the present invention.
  • FIG. 2 is a block diagram of an analysis result statistics unit that constitutes the signal under test analyzer according to the embodiment of the present invention.
  • FIG. 3 is a first timing diagram for explaining an analysis result statistical unit constituting the signal under test analyzer according to the embodiment of the present invention.
  • FIG. 4 is a second timing diagram for explaining an analysis result statistical unit constituting the signal under test analyzer according to the embodiment of the present invention.
  • FIG. 5 is a first image of an operation screen displayed on a display device that constitutes the signal under test analyzer according to the embodiment of the present invention.
  • FIG. 6 is a second image of the operation screen displayed on the display device constituting the signal under test analyzer according to the embodiment of the present invention. Explanation of symbols
  • FIG. 1 shows a device test system according to an embodiment of the present invention.
  • the device test system 1 analyzes a signal under test transmitted by a test signal generator 3 that generates a test signal for testing the measurement object 2 and the measurement object 2 that has received the test signal. And a signal under test analyzer 4.
  • the measurement object 2 is a device that transmits a received test signal as it is as a signal under test, such as a relay device or a transmission cable.
  • the test signal generation device 3 includes a pattern storage unit 10 that stores a pattern of a test signal, and a test signal generation unit 11 that generates a test signal having a pattern stored in the pattern storage unit 10. .
  • the pattern storage unit 10 is configured by a storage medium such as a RAM (Random Access Memory), and the test signal generation unit 11 is a programmed FPGA (Field Programmable Gate Array). It is comprised integrally.
  • a storage medium such as a RAM (Random Access Memory)
  • the test signal generation unit 11 is a programmed FPGA (Field Programmable Gate Array). It is comprised integrally.
  • test signal generation unit 11 generates a test signal including a frame synchronization signal based on a pattern stored in pattern storage unit 10.
  • each frame represents the same pattern stored in the pattern storage unit 10.
  • the signal-under-test analyzing apparatus 4 includes a CPU (Central Processing Unit) that executes a program for controlling the input device 20, the display device 21, and the device test system 1 configured by a keyboard, a pointing device, and the like. 22, a reference pattern storage unit 30 for storing a reference pattern corresponding to the pattern stored in the pattern storage unit 10, and SP conversion for serial / parallel conversion of the signal under test (hereinafter simply referred to as “SP”).
  • CPU Central Processing Unit
  • SP conversion for serial / parallel conversion of the signal under test
  • a synchronization pattern detection unit 32 that detects a signal-under-test signal synchronization pattern
  • a bit error analysis unit 33 that analyzes a bit error by comparing a pattern formed by the SP-converted signal under test with a reference pattern
  • an analysis result statistics unit 34 for statistically analyzing the bit errors analyzed by the bit error analysis unit 33.
  • reference pattern storage unit 30 is configured by a storage medium such as a RAM, and includes SP conversion unit 31, synchronization pattern detection unit 32, bit error analysis unit 33, and analysis result statistics unit 34. Consists of a programmed FPGA.
  • the CPU 22 includes a display control unit 23 that performs display control of the display device 21.
  • the input device 20, the display device 21, and the CPU 22 may be configured by a computer device attached to the device test system 1.
  • the SP converter 31 converts the signal under test into 64 parallel signals.
  • the number of parallel signals obtained by subjecting the signal under test to SP conversion by the SP conversion unit 31 is simply referred to as “parallel signal number”.
  • the synchronization pattern detection unit 32 generates a frame signal (denoted as “frame” in the drawing) representing the head position of each frame based on the position of the detected synchronization pattern.
  • the bit error analysis unit 33 acquires a reference pattern from the reference pattern storage unit 30 based on the frame signal generated by the synchronization pattern detection unit 32, and the acquired reference pattern and SP-converted signal under test are formed. An exclusive OR with the pattern is calculated.
  • the analysis result statistics unit 34 distributes each error analysis result of bit errors by a plurality of error counters 40 for counting the number of bit errors and the bit error analysis unit 33 to any error counter 40.
  • a distribution determining unit 41 that determines whether or not each bit error analysis result by the bit error analysis unit 33 is distributed to any one of the error counters 40 based on the determination result by the distribution determination unit 41. Have.
  • the number of error counters 40 constituting the force analysis result statistics unit 34 in which the number of error counters 40 is 64 is not limited.
  • the distribution determination unit 41 receives the frame signal generated by the synchronization pattern detection unit 32 and the signal indicating the statistical start position, statistical unit, and statistical number transmitted from the CPU 22. Yes.
  • the statistical start position (indicated as “offset” in the figure) is the length of time from the start position of the frame indicated by the frame signal to the start of bit error statistics. It is expressed in the number of bits.
  • the statistical unit (indicated as "unit” in the figure) represents how many bits from the statistical start position the analysis result is distributed to each error counter 40. For example, if the statistical unit is 1 bit, each analysis result is assigned to each error counter 40, and if the statistical unit is 64 bits, each analysis result is assigned to each error counter 40. This means that 64 bits are allocated to each.
  • the statistical number indicates the number of error power counters 40 that count the number of bit errors. Note that the number of statistics is limited by the CPU 22 to the number of error counters 40 constituting the analysis result statistics unit 34 or less. [0036]
  • the distribution determination unit 41 starts counting at the statistical start position, and counts for each statistical unit until the count value (hereinafter simply referred to as "distribution count value") reaches the statistical number. ing.
  • the distribution determination unit 41 sends a gate signal indicating a period during which the distribution count value is counted and a control signal indicating a value 0 to the distribution unit 42. It is designed to output.
  • the distribution determination unit 41 outputs a gate signal and a control signal representing the distribution count value to the distribution unit 42. Yes.
  • the distribution unit 42 distributes the analysis result represented by each parallel signal to each error counter 40 when the value of the control signal is represented in the period represented by the gate signal.
  • the allocating unit 42 corresponds to the analysis result represented by all the parallel signals to the value of the control signal. It will be distributed to the error counter 40.
  • FIG. 3 shows a timing chart when 1 bit is designated as a statistical unit.
  • the distribution unit 42 distributes each analysis result to each error counter 40 one bit at a time.
  • each error counter 40 counts the number of bit errors included in the 1-bit analysis result.
  • FIG. 4 shows a timing chart when 64 bits are designated as a statistical unit.
  • the distribution unit 42 distributes all the first analysis results to the first error counter 40, and distributes all the next analysis results to the second error counter 40.
  • each error counter 40 counts the number of bit errors included in the 64-bit analysis result.
  • the CPU 22 calculates each bit error rate from the count value of each error counter 40, and the display control unit 23 causes the display device 21 to display the calculated each bit error rate.
  • FIG. 5 and FIG. 6 show images of operation screens displayed on the display device 21 by the display control unit 23.
  • an analysis result area 50 representing the analysis result of the signal under test
  • a selection area 51 for selecting a divided section into which the analysis section of the signal under test is divided.
  • An analysis state area 52 representing the analysis state of the signal under test is arranged. In this embodiment, the number of divided sections in the analysis section is 64.
  • the bit error rate in each divided section is displayed.
  • the bit error rate in each divided section displayed in the analysis result area 50 is calculated by the CPU 22 from the count value of each error counter 40.
  • the divided section selected in the selection area 51 is different in color scheme from the other divided sections and displays the bit error rate.
  • the 19th divided section is selected in the analysis section.
  • the selection area 51 includes a field 61 for displaying the first bit position (statistical start position) in the selected divided section, and a field for displaying the ascending order in the analysis section of the selected divided section.
  • controller 65 and a controller 66 for designating the analysis section as one divided section are arranged.
  • a field 70 for displaying the pattern length of the reference pattern stored in the reference pattern storage unit 30, and the number of divided sections (statistics) in the analysis section are displayed.
  • the number of bit errors in each divided section Is counted by each error counter 40.
  • the bit error rate in each divided section is displayed in the analysis result area 50, and the bit error rate in the selected divided section is displayed in the field 63.
  • the controller 65 when the controller 65 is operated via the input device 20 and the selected divided section is designated as a new analysis section, as shown in FIG. 6, the selected divided section is replaced with a new one.
  • the operation screen set as the analysis section is displayed on the display device 21, and signals representing the new statistical start position, statistical unit, and statistical number are output from the CPU 22 to the analysis result statistics section 34.
  • each error counter 40 is reset, and the number of bit errors in each divided section divided from the new analysis section is counted by each error counter 40.
  • bit error rate in each divided section is displayed in the analysis result area 50, and the bit error rate in the selected divided section is displayed in the field 63.
  • the CPU 22 corresponds each bit of the reference pattern stored in the reference pattern storage unit 30 to each divided section as shown in FIG. It may be displayed in the analysis result area 50.
  • the controller 66 when the controller 66 is operated via the input device 20 on the operation screen shown in FIG. 6 and the analysis section is designated as one divided section, the analysis section is displayed as shown in FIG.
  • the operation screen for the new analysis section as one divided section is displayed on the display device 21.
  • the bit error rate in each divided section divided from the new analysis section is displayed in the analysis result area 50.
  • the bit error rate in the selected segment is displayed in the FINORERED 63.
  • each divided section is determined by the analysis section and the number of error counters 40 that count the number of bit errors.
  • the CPU 22 determines the analysis start position and the analysis section in the analysis section according to the operation via the input device 20. Try to shift the analysis end position.
  • the device test system 1 designates a new analysis section from the power of the divided section obtained by dividing the analysis section of the signal under test.
  • the device test system 1 performs statistical results for each divided section displayed every time an analysis section that does not need to predict a pattern with a high bit error rate or a pattern that causes bit error is set in advance. Based on (number of bit errors, bit error rate, etc.), change the analysis interval, zoom out, and display details of any part of the analysis interval (Zoom In) one or more times. By doing so, a pattern with a high bit error occurrence rate can easily identify a pattern that causes a bit error occurrence.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Automatic Analysis And Handling Materials Therefor (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

　本発明は、誤り率の高い試験パターンやビット誤りの要因となる試験パターンを従来のものより容易に特定することができる被試験信号解析装置を提供することを目的とする。 　本発明の試験信号発生装置は、被試験信号を解析し、解析結果を表示装置２１に表示させる被試験信号解析装置４において、被試験信号に対して設定した解析区間を分割してなる分割区間毎に解析結果を統計する解析結果統計部３４と、解析結果統計部３４による統計結果を分割区間毎に表示装置２１に表示させる表示制御部２３とを備え、分割区間が新たな解析区間として指定された場合には、解析結果統計部３４が、当該新たな解析区間を分割した新たな分割区間毎に被試験信号の解析結果を統計し、表示制御部２３が、新たな分割区間毎に解析結果統計部３４による統計結果を表示装置２１に表示させる。

Description

明 細 書
被試験信号解析装置
技術分野
[0001] 本発明は、被試験信号解析装置に関し、特に、被試験信号を解析する被試験信号 解析装置に関する。
背景技術
[0002] 従来の被試験信号解析装置としては、被試験信号の照合用の試験パターンを収 容した試験パターン発生器から同期信号を受けて、試験パターンの任意の領域を検 出して、この領域のカウント'ィネーブル信号を出力するパターン位置検出部と、この カウント'ィネーブル信号を受けて、照合器力 のビット誤り検出信号のカウントを開 始または停止するエラーカウンタとを設けることよって、被試験信号の中で、試験パタ ーンの任意の領域のビット誤り率を測定するものがある（例えば、特許文献 1参照）。 特許文献 1 :特開平 07— 225263号公報
発明の開示
発明が解決しょうとする課題
[0003] し力しながら、従来の被試験信号解析装置は、被試験信号の試験パターンの任意 の領域のビット誤り率を測定することができるものの、誤り率の高い試験パターンゃビ ット誤りの要因となる試験パターンを特定することが利用者にとって困難な作業となる といった問題があった。
[0004] 本発明は、従来の問題を解決するためになされたもので、誤り率の高い試験パター ンゃビット誤りの要因となる試験パターンを従来のものより容易に特定することができ る被試験信号解析装置を提供することを目的とする。
課題を解決するための手段
[0005] 本発明の被試験信号解析装置は、被試験信号を解析し、解析結果を表示装置に 表示させる被試験信号解析装置にぉレゝて、前記被試験信号に対して設定した解析 区間を分割してなる分割区間毎に前記解析結果を統計する解析結果統計部と、前 記解析結果統計部による統計結果を前記分割区間毎に前記表示装置に表示させる 表示制御部とを備え、前記分割区間が新たな解析区間として指定された場合には、 前記解析結果統計部が、該新たな解析区間を分割した新たな分割区間毎に前記被 試験信号の解析結果を統計し、前記表示制御部が、前記新たな分割区間毎に前記 解析結果統計部による統計結果を前記表示装置に表示させるように構成されている
[0006] この構成により、本発明の被試験信号解析装置は、被試験信号の解析区間を分割 した分割区間のな力から新たな解析区間を指定させるため、誤り率の高い試験バタ ーンゃビット誤りの要因となる試験パターンを従来のものより容易に特定することがで きる。
[0007] なお、複数の前記分割区間が前記新たな解析区間として指定された場合には、前 記解析結果統計部が、前記新たな解析区間を分割してなる新たな分割区間毎に前 記被試験信号の解析結果を統計し、前記表示制御部が、前記新たな分割区間毎に 前記解析結果統計部による統計結果を前記表示装置に表示させるようにしてもよい
[0008] この構成により、本発明の被試験信号解析装置は、解析区間を階層的に指定させ ることができるため、誤り率の高い試験パターンやビット誤りの要因となる試験パター ンを従来のものより容易に特定することができる。
[0009] また、前記解析結果統計部が、前記被試験信号のビット誤りを統計するようにしても よい。
[0010] また、前記解析結果統計部が、前記解析結果を統計する複数のエラーカウンタと、 前記解析結果が何れの前記分割区間のものかを特定し、特定した前記分割区間に 対応する前記エラーカウンタを前記解析結果の振分先として決定する振分決定部と 、前記振分決定部によって決定された前記エラーカウンタに前記解析結果を振り分 ける振分部とを有するようにしてもょレ、。
[0011] また、本発明のデバイス試験システムは、試験信号を発生する試験信号発生装置 と、前記試験信号を受信した測定対象物によって送信された被試験信号を解析し、 解析結果を表示装置に表示させる前記被試験信号解析装置とを備えた構成を有し ている。 [0012] この構成により、本発明のデバイス試験システムは、被試験信号の解析区間を分割 した分割区間のなかから新たな解析区間を指定させるため、誤り率の高レ、試験パタ ーンゃビット誤りの要因となる試験パターンを従来のものより容易に特定することがで きる。
[0013] また、本発明の被試験信号解析方法は、受信した被試験信号に対して設定された 解析区間を分割してなる分割区間毎に、前記被試験信号を解析するステップと、前 記被試験信号を解析した結果を、前記分割区間毎に統計するステップと、統計した 結果の表示に基づレ、て、 1つもしくは連続した複数の前記分割区間を選択するステツ プと、選択した前記 1つもしくは連続した複数の分割区間を、新たな解析区間に設定 するステップと、設定した前記新たな解析区間を分割してなる新たな分割区間毎に、 新たに受信した被試験信号を解析するステップとを有している。
発明の効果
[0014] 本発明は、誤り率の高い試験パターンやビット誤りの要因となる試験パターンを従 来のものより容易に特定することができる被試験信号解析装置を提供することができ る。
図面の簡単な説明
[0015] [図 1]図 1は、本発明の一実施の形態におけるデバイス試験システムのブロック図で ある。
[図 2]図 2は、本発明の一実施の形態における被試験信号解析装置を構成する解析 結果統計部のブロック図である。
[図 3]図 3は、本発明の一実施の形態における被試験信号解析装置を構成する解析 結果統計部を説明するための第 1のタイミング図である。
[図 4]図 4は、本発明の一実施の形態における被試験信号解析装置を構成する解析 結果統計部を説明するための第 2のタイミング図である。
[図 5]図 5は、本発明の一実施の形態における被試験信号解析装置を構成する表示 装置に表示される操作画面の第 1のイメージである。
[図 6]図 6は、本発明の一実施の形態における被試験信号解析装置を構成する表示 装置に表示される操作画面の第 2のイメージである。 符号の説明
[0016] 1 デバイス試験システム
2 測定対象物
3 試験信号発生装置
4 被試験信号解析装置
10 パターン格納部
11 試験信号発生部
20 入力装置
21 表示装置
22 CPU
23 表示制御部
30 参照パターン格納部
31 SP変換部
32 同期パターン検出部
33 ビット誤り解析部
34 解析結果統計部
40 エラーカウンタ
41 振分決定部
42 振分部
発明を実施するための最良の形態
[0017] 以下、本発明の実施の形態について、図面を参照して説明する。
[0018] 本発明の一実施の形態のデバイス試験システムを図 1に示す。
[0019] デバイス試験システム 1は、測定対象物 2を試験するための試験信号を発生する試 験信号発生装置 3と、試験信号を受信した測定対象物 2によって送信される被試験 信号を解析する被試験信号解析装置 4とを備えている。
[0020] なお、本実施の形態においては、測定対象物 2として中継装置や伝送ケーブル等 のように、受信した試験信号を被試験信号としてそのまま送信するものを適用した例 について説明する。 [0021] 試験信号発生装置 3は、試験信号のパターンを格納するパターン格納部 10と、パ ターン格納部 10に格納されたパターンを有する試験信号を発生する試験信号発生 部 11とを備えている。
[0022] なお、本実施の形態において、パターン格納部 10は、 RAM (Random Access Mem ory)等の記憶媒体によって構成され、試験信号発生部 11は、プログラミングされた F PGA (Field Programmable Gate Array)によって一体に構成される。
[0023] また、本実施の形態においては、試験信号発生部 11が、パターン格納部 10に格 納されたパターンに基づいて、フレーム同期信号を含む試験信号を発生する場合の 例について説明する。ここで、各フレームは、パターン格納部 10に格納された同一の パターンを表している。
[0024] 被試験信号解析装置 4は、キーボードやポインティングデバイス等によって構成さ れる入力装置 20と、表示装置 21と、デバイス試験システム 1を制御するためのプログ ラムを実行する CPU (Central Processing Unit) 22と、パターン格納部 10に格納され たパターンに対応する参照パターンを格納する参照パターン格納部 30と、被試験信 号をシリアル パラレル (以下、単に「SP」と記載する。）変換する SP変換部 31と、被 試験信号力 同期パターンを検出する同期パターン検出部 32と、 SP変換された被 試験信号がなすパターンと参照パターンとを比較してビット誤りを解析するビット誤り 解析部 33と、ビット誤り解析部 33によって解析されたビット誤りを統計する解析結果 統計部 34とを備えている。
[0025] なお、本実施の形態において、参照パターン格納部 30は、 RAM等の記憶媒体に よって構成され、 SP変換部 31、同期パターン検出部 32、ビット誤り解析部 33および 解析結果統計部 34は、プログラミングされた FPGAによって一体に構成される。また 、 CPU22は、表示装置 21の表示制御を行う表示制御部 23を備えている。
[0026] また、入力装置 20、表示装置 21および CPU22は、デバイス試験システム 1に外付 けされるコンピュータ装置によって構成してもよレ、。
[0027] 本実施の形態において、 SP変換部 31は、被試験信号を 64本のパラレル信号に変 換するようになっている。以下の説明では、被試験信号が SP変換部 31によって SP 変換されたパラレル信号の本数を単に「パラレル信号数」という。 [0028] 同期パターン検出部 32は、検出した同期パターンの位置に基づいて、各フレーム の先頭位置を表すフレーム信号（図中「frame」と記載した。 )を生成するようになって いる。
[0029] ビット誤り解析部 33は、同期パターン検出部 32によって生成されたフレーム信号に 基づいて参照パターン格納部 30から参照パターンを取得し、取得した参照パターン と SP変換された被試験信号がなすパターンとの排他的論理和を算出するようになつ ている。
[0030] 解析結果統計部 34は、図 2に示すように、ビット誤り数をカウントする複数のエラー カウンタ 40と、ビット誤り解析部 33によるビット誤りの各解析結果を何れのエラーカウ ンタ 40に振り分けるかを決定する振分決定部 41と、振分決定部 41による決定結果 に基づいて、ビット誤り解析部 33によるビット誤りの各解析結果を何れかのエラーカウ ンタ 40に振り分ける振分部 42とを有している。
[0031] なお、本実施の形態において、エラーカウンタ 40の数を 64とする力 解析結果統 計部 34を構成するエラーカウンタ 40の数を制限するものではない。
[0032] 振分決定部 41には、同期パターン検出部 32によって生成されたフレーム信号と、 CPU22から送信された統計開始位置、統計単位および統計数を表す信号とが入力 されるようになつている。
[0033] 図 3に示すように、統計開始位置（図中「offset」と記載した。）は、フレーム信号が示 すフレームの先頭位置からビット誤りの統計を開始するまでの長さを解析結果のビッ ト数単位で表している。
[0034] また、統計単位（図中「unit」と記載した。 )は、解析結果を統計開始位置から何ビッ トずつ各エラーカウンタ 40に振り分けるかを表している。例えば、統計単位が 1ビット である場合には、各解析結果を各エラーカウンタ 40に 1ビットずつ振り分けることを表 し、統計単位が 64ビットである場合には、各解析結果を各エラーカウンタ 40に 64ビッ トずつ振り分けることを表している。
[0035] また、統計数（図中「division」と記載した。 )は、ビット誤り数をカウントさせるエラー力 ゥンタ 40の数を示している。なお、統計数は、 CPU22によって、解析結果統計部 34 を構成するエラーカウンタ 40の数以下に制限される。 [0036] 振分決定部 41は、統計開始位置でカウントを開始し、カウント値 (以下、単に「振分 カウント値」という。）が統計数に達するまで、統計単位毎にカウントするようになって いる。
[0037] 振分決定部 41は、統計単位が 1ビットである場合には、振分カウント値をカウントし ている期間を表すゲート信号と、値 0を表す制御信号とを振分部 42に出力するように なっている。
[0038] 一方、振分決定部 41は、統計単位が 64ビットの倍数である場合には、ゲート信号と 、振分カウント値を表す制御信号とを振分部 42に出力するようになっている。
[0039] 振分部 42は、ゲート信号が表す期間に制御信号の値力 ¾を表す場合には、各パラ レル信号が表す解析結果を各エラーカウンタ 40に振り分けるようになつている。
[0040] 一方、振分部 42は、ゲート信号が表す期間に制御信号の値が 1乃至 64の何れか を表す場合には、全てのパラレル信号が表す解析結果を制御信号の値に対応する エラーカウンタ 40に振り分けるようになってレ、る。
[0041] 図 3は、統計単位として 1ビットが指定された場合のタイミング図を示している。この 場合には、振分部 42は、各解析結果を各エラーカウンタ 40に 1ビットずつ振り分ける 。この結果、各エラーカウンタ 40は、それぞれ 1ビットの解析結果に含まれるビット誤り の数をカウントすることになる。
[0042] 一方、図 4は、統計単位として 64ビットが指定された場合のタイミング図を示してい る。この場合には、振分部 42、最初の全ての解析結果を 1番目のエラーカウンタ 40 に振り分け、次の全ての解析結果を 2番目のエラーカウンタ 40に振り分ける。この結 果、各エラーカウンタ 40は、それぞれ 64ビットの解析結果に含まれるビット誤りの数を カウントすることになる。
[0043] CPU22は、各エラーカウンタ 40のカウント値から各ビット誤り率を算出し、表示制 御部 23は、算出された各ビット誤り率を表示装置 21に表示させるようになつている。
[0044] 図 5および図 6は、表示制御部 23によって表示装置 21に表示される操作画面のィ メージを示している。
[0045] 図 5において、操作画面上には、被試験信号の解析結果を表す解析結果エリア 50 と、被試験信号の解析区間が分割された分割区間を選択するための選択エリア 51と 、被試験信号の解析状態を表す解析状態エリア 52とが配置されている。なお、本実 施の形態において、解析区間における分割区間の数は、 64とする。
[0046] 解析結果エリア 50には、各分割区間におけるビット誤り率が表示される。ここで、解 析結果エリア 50に表示される各分割区間におけるビット誤り率は、各エラーカウンタ 4 0のカウント値から CPU22によって算出されたものである。
[0047] 解析結果エリア 50において、選択エリア 51で選択されている分割区間は、他の分 割区間と配色等が異なってビット誤り率が表示される。なお、図 5においては、解析区 間において、 19番目の分割区間が選択されている。
[0048] 選択エリア 51には、選択中の分割区間における先頭のビット位置 (統計開始位置） を表示するためのフィールド 61と、選択中の分割区間の解析区間における昇順を表 示するためのフィールド 62と、選択中の分割区間におけるビット誤り率を表示するた めのフィーノレド 63と、選択する分割区間を変更するためのコントローラ 64と、選択中 の分割区間を新たな解析区間に指定するためのコントローラ 65と、解析区間を 1つ の分割区間として指定するためのコントローラ 66とが配置されている。
[0049] 解析状態エリア 52には、参照パターン格納部 30に格納された参照パターンのパタ 一ン長を表示するためのフィールド 70と、解析区間における分割区間の数 (統計数） を表示するためのフィールド 71と、解析区間のビット長を表示するためのフィールド 7 2と、 1つの分割区間のビット長（統計単位）を表示するためのフィールド 73とが配置 されている。
[0050] このような操作画面上で、解析開始コントローラ 80が入力装置 20を介して操作され ると、試験信号発生装置 3によって試験信号が発生され、試験信号を受信した測定 対象物 2によって送信された被試験信号の解析が被試験信号解析装置 4のビット誤 り解析部 33によって開始される。
[0051] 被試験信号の解析が開始されると、解析区間において先頭の分割区間における先 頭のビット位置を SP変換部 31におけるパラレル信号数で除算した値を統計開始位 置とし、分割区間のビット長を統計単位とし、解析区間における分割区間の数を統計 数として表す信号が CPU22から解析結果統計部 34に出力される。
[0052] この信号が入力された解析結果統計部 34では、各分割区間におけるビット誤り数 が各エラーカウンタ 40によってカウントされる。この結果として、各分割区間における ビット誤り率が解析結果エリア 50に表示され、選択中の分割区間におけるビット誤り 率がフィールド 63に表示される。
[0053] ここで、コントローラ 65が入力装置 20を介して操作され、選択中の分割区間が新た な解析区間として指定されると、図 6に示すように、選択されていた分割区間を新たな 解析区間とした操作画面が表示装置 21に表示され、新たな統計開始位置、統計単 位および統計数を表す信号が CPU22から解析結果統計部 34に出力される。
[0054] この信号が入力された解析結果統計部 34では、各エラーカウンタ 40がリセットされ 、新たな解析区間から分割された各分割区間におけるビット誤り数が各エラーカウン タ 40によってカウントされる。
[0055] この結果として、各分割区間におけるビット誤り率が解析結果エリア 50に表示され、 選択中の分割区間におけるビット誤り率がフィールド 63に表示される。
[0056] なお、分割区間のビット長が 1ビット長の場合には、 CPU22は、図 6に示すように、 参照パターン格納部 30に格納された参照パターンの各ビットを各分割区間に対応さ せて、解析結果エリア 50に表示させるようにしてもよい。
[0057] また、図 6に示した操作画面上で、コントローラ 66が入力装置 20を介して操作され 、解析区間が 1つの分割区間として指定されると、図 5に示すように、解析区間を 1つ の分割区間とした新たな解析区間に対する操作画面が表示装置 21に表示され、こ の操作画面上では、新たな解析区間から分割された各分割区間におけるビット誤り 率が解析結果エリア 50に表示され、選択中の分割区間におけるビット誤り率がフィー ノレド 63に表示される。
[0058] なお、図 5および図 6において、各分割区間は、解析区間とビット誤り数をカウントす るエラーカウンタ 40の数とで決まる。試験信号が有するパターンのうちビット誤りの要 因となるパターンが 2つの分割区間にまたがる場合等に対応するため、 CPU22は、 入力装置 20を介した操作に応じて、解析区間における解析開始位置および解析終 了位置をシフトさせるようにしてもょレ、。
[0059] このように、本発明の一実施の形態のデバイス試験システム 1は、被試験信号の解 析区間を分割した分割区間のな力 ら新たな解析区間を指定させるため、誤り率の 高い試験パターンやビット誤りの要因となる試験パターンを従来のものより容易に特 定すること力 Sできる。
また、デバイス試験システム 1は、ビット誤り率の高いパターンやビット誤り発生の要 因となるパターンを事前に予測する必要はなぐ解析区間を設定する度に、一覧表 示される分割区間毎の統計結果 (ビット誤り数、ビット誤り率等）に基づいて、解析区 間の変更、拡大（Zoom Out)、解析区間の任意の一部分の詳細表示（Zoom In)とい つた操作を 1回または複数回繰り返して行うことにより、ビット誤り発生率の高いパター ンゃビット誤り発生の要因となるパターンを容易に特定することができる。

Claims

請求の範囲
[1] 被試験信号を解析し、解析結果を表示装置 (21)に表示させる被試験信号解析装 置において、
前記被試験信号に対して設定した解析区間を分割してなる分割区間毎に前記解 析結果を統計する解析結果統計部（34)と、
前記解析結果統計部による統計結果を前記分割区間毎に前記表示装置に表示さ せる表示制御部（23)とを備え、
前記分割区間が新たな解析区間として指定された場合には、前記解析結果統計 部が、該新たな解析区間を分割した新たな分割区間毎に前記被試験信号の解析結 果を統計し、
前記表示制御部が、前記新たな分割区間毎に前記解析結果統計部による統計結 果を前記表示装置に表示させることを特徴とする被試験信号解析装置。
[2] 複数の前記分割区間が前記新たな解析区間として指定された場合には、前記解 析結果統計部が、前記新たな解析区間を分割してなる新たな分割区間毎に前記被 試験信号の解析結果を統計し、
前記表示制御部が、前記新たな分割区間毎に前記解析結果統計部による統計結 果を前記表示装置に表示させることを特徴とする請求項 1に記載の被試験信号解析 装置。
[3] 前記解析結果統計部が、前記被試験信号のビット誤りを統計することを特徴とする 請求項 1に記載の被試験信号解析装置。
[4] 前記解析結果統計部が、
前記解析結果を統計する複数のエラーカウンタ (40)と、
前記解析結果が何れの前記分割区間のものかを特定し、特定した前記分割区間 に対応する前記エラーカウンタを前記解析結果の振分先として決定する振分決定部 (41)と、
前記振分決定部によって決定された前記エラーカウンタに前記解析結果を振り分 ける振分部 (42)とを有することを特徴とする請求項 1に記載の被試験信号解析装置
[5] 前記解析結果統計部が、前記被試験信号のビット誤りを統計することを特徴とする 請求項 2に記載の被試験信号解析装置。
[6] 前記解析結果統計部が、
前記解析結果を統計する複数のエラーカウンタ (40)と、
前記解析結果が何れの前記分割区間のものかを特定し、特定した前記分割区間 に対応する前記エラーカウンタを前記解析結果の振分先として決定する振分決定部 (41)と、
前記振分決定部によって決定された前記エラーカウンタに前記解析結果を振り分 ける振分部 (42)とを有することを特徴とする請求項 2に記載の被試験信号解析装置
[7] 試験信号を発生する試験信号発生装置 (3)と、
前記試験信号を受信した測定対象物（2)によって送信された被試験信号を解析し 、解析結果を表示装置 (21)に表示させる被試験信号解析装置 (4)とを備えたデバ イス試験システムにおレ、て、
前記被試験信号解析装置が、請求項 1に記載の被試験信号解析装置によりなるこ とを特徴とするデバイス試験システム。
[8] 受信した被試験信号に対して設定された解析区間を分割してなる分割区間毎に、 前記被試験信号を解析するステップと、
前記被試験信号を解析した結果を、前記分割区間毎に統計するステップと、 統計した結果の表示に基づいて、 1つもしくは連続した複数の前記分割区間を選 択するステップと、
選択した前記 1つもしくは連続した複数の分割区間を、新たな解析区間に設定する ステップと、
設定した前記新たな解析区間を分割してなる新たな分割区間毎に、新たに受信し た被試験信号を解析するステップと、
を備えたことを特徴とする被試験信号解析方法。
PCT/JP2007/056769 2006-03-31 2007-03-29 被試験信号解析装置 WO2007114206A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US12/295,179 US8074127B2 (en) 2006-03-31 2007-03-29 Signal analyzing apparatus
JP2008508582A JP5031733B2 (ja) 2006-03-31 2007-03-29 被試験信号解析装置
DE112007000761T DE112007000761T5 (de) 2006-03-31 2007-03-29 Signalanalysevorrichtung
CN2007800189007A CN101454681B (zh) 2006-03-31 2007-03-29 被测试信号分析装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006-098790 2006-03-31
JP2006098790 2006-03-31

Publications (1)

Publication Number Publication Date
WO2007114206A1 true WO2007114206A1 (ja) 2007-10-11

Family

ID=38563475

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/056769 WO2007114206A1 (ja) 2006-03-31 2007-03-29 被試験信号解析装置

Country Status (5)

Country Link
US (1) US8074127B2 (ja)
JP (1) JP5031733B2 (ja)
CN (1) CN101454681B (ja)
DE (1) DE112007000761T5 (ja)
WO (1) WO2007114206A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011137722A (ja) * 2009-12-28 2011-07-14 Anritsu Corp 誤り率測定装置及び方法
JP2016014629A (ja) * 2014-07-03 2016-01-28 アンリツ株式会社 測定装置及び測定方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120065840A (ko) 2010-12-13 2012-06-21 삼성전자주식회사 디스플레이 구동 회로, 그것의 동작 방법, 및 그것을 포함하는 사용자 장치
US8515416B2 (en) * 2011-04-29 2013-08-20 Silicon Laboratories Inc Performing testing in a radio device
US9329967B2 (en) * 2012-11-13 2016-05-03 Tektronix, Inc. Methods and systems for aiding the analysis of a signal
JP6095955B2 (ja) * 2012-11-16 2017-03-15 ルネサスエレクトロニクス株式会社 測定方法、測定装置及び測定プログラム
EP2775652B1 (en) * 2013-03-07 2018-08-22 Viavi Solutions Deutschland GmbH Bit error pattern analyzer and method
US10458678B2 (en) * 2016-07-06 2019-10-29 Rheem Manufacturing Company Apparatus and methods for heating water with refrigerant and phase change material
US10924132B2 (en) * 2016-09-09 2021-02-16 Intel Corporation Techniques for link partner error reporting

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07218603A (ja) * 1994-02-03 1995-08-18 Advantest Corp ビット誤り解析機能付きビット誤り測定器
JPH08279839A (ja) * 1995-04-04 1996-10-22 Advantest Corp 誤り検出器
JP2001111531A (ja) * 1999-10-06 2001-04-20 Advantest Corp ビット誤り測定器
JP2004128981A (ja) * 2002-10-03 2004-04-22 Anritsu Corp ビット誤り測定システム

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4949252A (en) * 1985-10-17 1990-08-14 Technology 80, Inc. Computer channel analyzer with monitoring and selective display of predetermining events and related data
JPH07225263A (ja) 1994-02-09 1995-08-22 Advantest Corp ビット誤り測定器
WO1996026451A1 (en) * 1995-02-24 1996-08-29 Advantest Corporation Bit error measuring instrument
US6009545A (en) * 1995-04-25 1999-12-28 Mitsubishi Denki Kabushiki Kaisha System for analyzing a failure in a semiconductor wafer by calculating correlation coefficient between collated data of defects per prescribed unit and failures per prescribed unit
US5815507A (en) * 1996-04-15 1998-09-29 Motorola, Inc. Error detector circuit for digital receiver using variable threshold based on signal quality
JP3065053B2 (ja) * 1998-01-06 2000-07-12 セイコーエプソン株式会社 機器監視システム、ローカル監視装置、統合監視装置、機器監視方法、及び、プログラムを格納したコンピュータ可読媒体
US6684350B1 (en) * 2000-12-22 2004-01-27 Cisco Technology, Inc. Repetitive pattern testing circuit for AC-coupled systems
CN100484165C (zh) * 2002-08-13 2009-04-29 孙雷 数字用户线单端频响集中式自动测试***
US7437624B2 (en) * 2002-09-30 2008-10-14 Lecroy Corporation Method and apparatus for analyzing serial data streams
US7434113B2 (en) * 2002-09-30 2008-10-07 Lecroy Corporation Method of analyzing serial data streams

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07218603A (ja) * 1994-02-03 1995-08-18 Advantest Corp ビット誤り解析機能付きビット誤り測定器
JPH08279839A (ja) * 1995-04-04 1996-10-22 Advantest Corp 誤り検出器
JP2001111531A (ja) * 1999-10-06 2001-04-20 Advantest Corp ビット誤り測定器
JP2004128981A (ja) * 2002-10-03 2004-04-22 Anritsu Corp ビット誤り測定システム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011137722A (ja) * 2009-12-28 2011-07-14 Anritsu Corp 誤り率測定装置及び方法
JP2016014629A (ja) * 2014-07-03 2016-01-28 アンリツ株式会社 測定装置及び測定方法

Also Published As

Publication number Publication date
US8074127B2 (en) 2011-12-06
JPWO2007114206A1 (ja) 2009-08-13
CN101454681B (zh) 2012-06-27
CN101454681A (zh) 2009-06-10
DE112007000761T5 (de) 2009-04-02
JP5031733B2 (ja) 2012-09-26
US20110050705A1 (en) 2011-03-03

Similar Documents

Publication Publication Date Title
JP5031733B2 (ja) 被試験信号解析装置
US8502822B2 (en) Method and apparatus for visualizing and interactively manipulating profile data
JP2017126363A (ja) 運用管理装置、運用管理方法、及びプログラム
US20110246134A1 (en) Real Time Statistical Triggers on Data Streams
EP3206131A1 (en) Real time and high resolution buffer occupancy monitoring and recording
JP6489235B2 (ja) システム分析方法、システム分析装置、および、プログラム
WO2018073960A1 (ja) 表示方法、表示装置、および、プログラム
WO2017150286A1 (ja) システム分析装置、システム分析方法、及び、コンピュータ読み取り可能な記録媒体
CN104679307A (zh) 一种检测触摸屏幕滑动灵敏度的方法及装置
US20220026888A1 (en) Production efficiency improvement assisting system
EP3220550B1 (en) Method and apparatus for analyzing a transmission signal
JP4061634B2 (ja) 波形測定器
JP4797070B2 (ja) ランダムエラー分布評価方法及びその評価装置
CN112954268A (zh) 队列分析方法与图像监控设备
JPWO2019049199A1 (ja) データ表示システム、表示装置およびデータ表示方法
JP6973445B2 (ja) 表示方法、表示装置、および、プログラム
JP2011146792A (ja) 誤り率測定装置及び方法
JP2020057289A (ja) 情報処理装置、算出方法および算出プログラム
JP2007274475A (ja) ビット誤り測定装置
JP4747861B2 (ja) 波形測定装置
TWI829908B (zh) 提高生產效率之支援系統、方法及電腦程式
JP7139476B1 (ja) 波形観測装置及びマスクマージンの計算方法
JP2011232216A (ja) データ信号品質評価装置
US20230072006A1 (en) Error rate measuring apparatus and uncorrectable codeword search method
JP2009253638A (ja) ランダムエラー評価方法及びその評価装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200780018900.7

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07740207

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2008508582

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 1120070007613

Country of ref document: DE

WWE Wipo information: entry into national phase

Ref document number: 12295179

Country of ref document: US

RET De translation (de og part 6b)

Ref document number: 112007000761

Country of ref document: DE

Date of ref document: 20090402

Kind code of ref document: P

122 Ep: pct application non-entry in european phase

Ref document number: 07740207

Country of ref document: EP

Kind code of ref document: A1