WO2007066681A1 - レギュレータ回路およびそれを搭載した自動車 - Google Patents

レギュレータ回路およびそれを搭載した自動車 Download PDF

Info

Publication number
WO2007066681A1
WO2007066681A1 PCT/JP2006/324335 JP2006324335W WO2007066681A1 WO 2007066681 A1 WO2007066681 A1 WO 2007066681A1 JP 2006324335 W JP2006324335 W JP 2006324335W WO 2007066681 A1 WO2007066681 A1 WO 2007066681A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
clamp
pressure
output
path
Prior art date
Application number
PCT/JP2006/324335
Other languages
English (en)
French (fr)
Inventor
Hiroki Inoue
Original Assignee
Rohm Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co., Ltd. filed Critical Rohm Co., Ltd.
Priority to EP06834090A priority Critical patent/EP1959328A1/en
Priority to US12/096,745 priority patent/US7863881B2/en
Publication of WO2007066681A1 publication Critical patent/WO2007066681A1/ja

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit

Definitions

  • the power supply required by the slave circuit is not necessarily provided for the device in which the electronic circuit is installed.
  • in-vehicle equipment such as 5 inn requires 5 as a power source, but the voltage supplied from an automobile is 2, which is unstable.
  • the guitar path is widened in order to easily generate the power supply voltage required by the electronic circuit.
  • 0808 has been made in view of these issues, and it provides a guitar path that can suppress the consumption power in the stable state and suppress the output pressure when the input / output flow fluctuates. It is in.
  • One aspect of 0000 is related to the output circuit that stabilizes the input pressure marked on the input element and outputs the output pressure from the output element.
  • This guitar a transistor provided between the input and the output, adjusts the voltage of the transistor of the transistor when the voltage corresponding to the output pressure approaches a predetermined pressure, and on the path from the input to the child. Is equipped with a clamp whose one end is fixed, a current path for supplying a current corresponding to the current flowing in the variable clutch to the child of the transistor, and a clamp clamp path for the pressure of the child of the transistor. .
  • the operation may be performed during the period when current flows through the carrier.
  • the gate path is not clamped during the period when the current is not flowing through the fluctuating carriage, that is, the circuit is in the steady state, so that the output pressure matches the reference pressure. Can be stable.
  • the 001 transistor is a P channel transistor and may be set II by the threshold of the clamp and transistor.
  • the clamp may include a diode placed on the path from the current path to the child of the transistor to have the transistor as the transistor and the node as the current.
  • the clamp path can be made active during the period when the current flows in the diode, that is, the period when the current flows in the fluctuation key, and the gate voltage of the transistor can be set to at least the diode. Can be clamped on.
  • the clamp path can be actuated during the period when the current flows through the resistor, that is, during the period when the current flows through the variable carrier, and the gate voltage of the transistor is generated at least in the resistor. It can be clamped below the voltage.
  • the clamp pressure may be set by setting a voltage that is large according to the output current flowing to the clamp and the transistor as a difference.
  • the frequency limit of the capacitor can be set according to the load current, and the output pressure can be suppressed more appropriately.
  • Clamp a current output circuit that generates a detection current according to the output current flowing in the transistor, a clamp path that generates a clamp pressure from the output by a voltage proportional to the detection current, and a clamp that is composed of a clamp path. Further, a predetermined amount of pressure may be set to the clamp pressure, and the pressure of the transistor of the transistor may be included in the clamp clamp path.
  • the sum of the voltage proportional to the output current flowing through the output transistor and a predetermined pressure can be set as
  • Clamp one end of which is connected to the output element and includes a resistor provided on the path of the detection flow formed by the current output circuit, may output the voltage appearing at as a clamp.
  • 002 Clamps, a child of a clamp path, and a child become an output transistor on the path from the child of a transistor. It may include a diode provided in.
  • It may also include a transistor, an anode connected to the source of the channel transistor, and a diode connected to the source of the transistor.
  • 002 guitar may be embodied on one conductor.
  • the term includes a case where all of the circuit elements are formed on the semiconductor or a case where the circuit elements are integrated, and even if some of the elements are provided in the semiconductor part for the purpose of saving the number of circuits.
  • Another aspect of Ming is automobiles. This vehicle is provided with the above-mentioned guitar path that stabilizes the pressure of the vehicle and supplies it to the load.
  • Underload can be suppressed and the load can be driven stably.
  • the guitar circuit of 002 it is possible to suppress the addition of the consumption power in the stable state and suppress the under due to the fluctuation of the input pressure.
  • 028 is a block diagram showing the formation of a guitar road according to the state of implementation.
  • 4 is a road map showing a guitar road according to the four conditions. It is a guitar road related to the state of 52.
  • FIG. 6 is a road map showing a guitar road according to the state of 62.
  • Fig. 7 is a more detailed circuit diagram of the 7 6 guitar paths.
  • FIG. 9 is a circuit diagram showing an output circuit and a clamp circuit of a 9-gita road.
  • FIG. 11 is a diagram showing the relationship between the output flow, the clamp pressure, and the clamp pressure in the 11 clamp paths.
  • the state in which parts are connected means that is physically connected directly or is connected indirectly through other parts that do not affect the electrical state. Including cases where
  • FIG. 4 is a block diagram showing the composition of the guitar according to the present embodiment. In the descending figure, the same element is given the same number to make it clear. As shown below, voltage, current It is assumed that a current or a resistance or a capacitance attached to a resistance or a capacitance is represented as necessary.
  • the implemented guitar stabilizes the input applied to input 2 and outputs 4 to o.
  • This guitar is equipped with a variable transistor, a current 2 and a clamp 3 in addition to a transistor 2, 2, 22 and reference 4.
  • the transistor 2, and 22 constitute a general guitar.
  • the MOS transistor 2 is placed between the input 2 and the output 4, and lowers the input so that the output Vo becomes desired.
  • transistor 2 is a P channel S, the source of which is connected to 2 of the guitar and the drain of which is connected to 4 of the guitar.
  • the force of is connected to the gate, which is the controller, and the gate is controlled by this.
  • the reference e f output from reference 4 is input to the inverting input terminal of 003.
  • the output o is applied to the inversion input of by 2 2 and is fed back as 2 (2) f. Adjusts the gate of Transistor 2 so that the pressure of the inverting and non-inverting input elements is reduced. As a result, the output o is stabilized such that o (2) ef holds regardless of the input value.
  • 003 is provided on the path from input 2 to G, and one end is grounded and the potential is fixed. 2 supplies the gate of transistor 2 with a current 2 according to the current flowing in the fluctuation carrier.
  • the capacitor and current 2 suppress the output o from turning on when the input to input 2 fluctuates rapidly.
  • 003 6 is that the current flows from the input 2 to the fluctuation When inserting, the gate of transistor Q2 is forced to rise.
  • 003 372 can be constructed using, for example, a control path.
  • the current 2 includes a transistor, 2 transistor 2 and gain 3.
  • Transistor and 3 are connected in series on the path from input 2 to the variable carrier.
  • the 2-transistor 2 is also a P channel OS with the source connected to the input 2 and the gate connected to the gate of the 3-transistor 3.
  • 2 Transistor 2 forms a transistor path with the transistor.
  • Transistor, 2 Transistor 2 supplies current 2 that is a constant multiple of the flow from input 2 to the variable carrier to the gate of transistor 2 and forcibly raises the gate.
  • 004 02 amplifies this and returns it as a current 2 to the gate which is a child of the transistor 2.
  • the range here includes the case where the gain is lower.
  • Current 2 ratio is transistor, 2 transistor 2 size And can be adjusted by 3. That is, in order to increase the current gain, the size ratio should be increased, or the gain 3 should be increased.
  • 004 Clamp 3 is the gate of gate transistor 2, namely the gate.
  • the clamp 3 clamps the gate of the transistor 2 to set the gate source s of the transistor 2 to the lower limit or the lower limit.
  • the input has a constant value, and the circuit is in a stable state and the output is o (2) 2X ef. Consider the case where the input rises sharply.
  • the circuit is in a stable state and the input rises at time.
  • the gate source s of the output transistor 2 is adjusted to an appropriate value even when the source input is changed, and the output o is stabilized as shown by the solid line. it can.
  • the transient current flowing during the period in which the human power fluctuates due to the current 2 is detected, the current is amplified and supplied to the gate of the transistor 2. As a result, the gate can be forcibly lifted and prevented.
  • the guitar according to the present embodiment can suppress the output V o while increasing the flow in the stable state.
  • the guitar related to the present embodiment is
  • the clamp 3 sets a certain lower limit of the gate source s of the transistor 2 or either of them. Underneath the Gates In case of setting, and in case of setting the upper limit, explanation will be made in order based on the conditions of and.
  • the current supplied by the current 2 to the gate of transistor 2 is proportional to that of the input. Therefore, if the input fluctuates at a very high speed, excessive current will be supplied to the gate of the output transistor 2. As a result, the gate voltage of the output transistor 2 may become too small, and the source ds may become too large, resulting in underflow. In the implementation state, the clamp 3 functions to suppress this under, as described below.
  • 00563 is the value of when the gate transistor s of the transistor 2 is set. First, in order to clarify the effect of Clamp 3, we will explain the operation when Clamp 3 is not provided. The gate and output o shown by the broken line in 3 indicate at this time.
  • the input has a constant value, and the circuit is in a stable state and the output is o (2) ef.
  • the input has a constant value
  • the circuit is in a stable state and the output is o (2) ef.
  • the clamp 3 is installed in the clear state and the gate source s (bottom, clamp c) of the transistor 2 is set.
  • the explanation is based on the voltage o.
  • FIG 4 is a road map showing the guitar a in this embodiment.
  • the clamp 3a of the guitar a according to the embodiment includes a diode.
  • the diode is placed so that the gate of the transistor 2 is on the gate side of the transistor 2, and the node of the diode is on the gate side of the transistor 2.
  • This diode may be formed by using a diode having a P-coupling, a polar transistor connecting between the skeletons, or an S-diode.
  • the clamp 3a of the guitar a according to the embodiment is such that the gate of the transistor 2 and the input 2 of the transistor 2, that is, the gate source s of the transistor 2 are above the diode (. 7). Can be clamped. More precisely, in the guitar a according to the present embodiment, the gate source s of the transistor 2 is clamped so that it is above the diode f and the source source ds of the two transistor 2. .
  • the clamp 3a may be constructed by replacing the diode with a resistor. In this case, this resistor is clamped under a voltage of current 2 multiplied by resistance c Can be set to. In this case, the clamp c can be adjusted by selecting the resistance.
  • the clamp 3a may also be constructed by connecting diodes in series.
  • Clamp 3a is configured to act as an act during the period when electricity and current flow to the fluctuation carrier. In other words, during the period when the current 1 does not flow to the fluctuation carrier, the transistor 2 and the transistor 2 become so that the current 2 does not flow and the clamp 3a can be ignored. Fluctuates and a current of 2 flows, a potential is generated between the anode and cathode of the diode, and clamp 3 clamps gate e of transistor 2.
  • the gate transistor es of the transistor 2 is not clamped, and therefore the on-state resistance of the transistor 2 is changed. It can be controlled freely without being restricted by the clamp 30a, and the output o can be stabilized at a desired pressure.
  • the gate voltage V of the transistor 2 also exists in the process, but is typically in the range of ⁇ 2.
  • the clamp a of the guitar a according to this embodiment is c.
  • the clamp 3 clamps the gate e of the transistor 2 so as to be on the clamp c.
  • 00695 is the guitar related to the state of 2).
  • the clamp 3 will be explained as a non-functional operation.
  • Gate e and output shown in dashed lines in 5 o indicates at this time.
  • the gate of the transistor 2 is clamped by the clamp 3 so as to be on the clamp c.
  • Setting the gate of s is equivalent to setting the upper limit of the gate source s of the transistor 2. When the upper limit is set on the gate source s, the transistor 2 does not turn on, so the output between O and
  • o is lower than the dashed o.
  • the gate amount of the transistor 2 is charged by the current 2, and the gate rises.
  • the gate source s of the transistor 2 is smaller than the gate source s when the clamp 3 does not function by the clamp c.
  • output transistor 2 does not turn on and keeps the source ds ds above a certain level. Will rise.
  • the output o can be prevented from rising following the input, and the output o can be suppressed.
  • 007 56 is a road map showing the guitar b related to the state of 2).
  • the clamp 3 b of this guitar b is
  • A is a voltage that increases according to the output of the transistor 2.
  • A may be set to a component A that increases in proportion to the output o flowing through the transistor 2 and a predetermined value 2.
  • 007 Clamp 3b is the current output circuit 32, clamp 34, clamp
  • the output circuit 32 generates a detection de corresponding to the output o flowing to the transistor 2.
  • the clamp 34 generates the clamp c ef by the voltage A proportional to the detection de, rather than the output o. c ef o holds.
  • the clamp 36 sets the pressure at the clamp c by a predetermined 2 more than the clamp c ef formed by the clamp 34, and clamps the gate of the transistor 2.
  • 00787 is a more detailed circuit diagram of the 6-digit b. In Fig. 7, the change carrier and current 2 are omitted.
  • the output circuit 32 includes transistors 345.
  • Transistor 3 is a P-channel OS in which both the transistor 2 gate and the source are connected in common. The size ratio of the transistor 2 and the transistor 3 is set, for example, in degrees.
  • Transistor 4 is a channel OS and is provided on the current o path. The transistor 5 and the transistor 4 form a controller circuit, and generate a detection de multiplied by the current o constant.
  • clamp 34 is configured to include resistor 4. This 4 has one end connected to output 4 and is connected by the current output circuit 32. It will be installed on the road of the detection de. The voltage A generated by multiplying the detection de by the resistance 4 is generated at this 4. That is, the voltage of resistor 4 is clamped from output o by voltage A proportional to detection de.
  • clamp 36 of 7 includes transistor 67, 2 diode 2.
  • Transistor 6 is a channel OS and is clamped to the gate.
  • Diode 2 has its node connected to the source of transistor 6 and its source connected to the gate of transistor 2. Also, the transistor 7 which is the P channel OS to which the transistor is connected is connected to the drain of the transistor 6. The source of the transistor is connected to output 4 and output o. It is recommended that the transistor be configured as a transistor 2 ang.
  • the 002 2 diode 2 is provided on the path from the clamp 34 child to the gate of the transistor 2 so that the son becomes the gate of the output transistor 2.
  • the clamp 36 thus configured sets the voltage to the clamp c by the voltage of 2 rather than the clamp c ef.
  • voltage 2 becomes the gate voltage of transistor 6 and f of 2 diode 2.
  • the transistor 7 is formed by the transistor 2 angulation, the gates of the transistors 2 are almost equal. Therefore, even if the gate of transistor 6 is scattered, voltage 2 is set to the sum of the gate of transistor 7 and f of 2 diode 2.
  • the clamp c can be reduced as the output o is reduced.
  • the clamp c can be set according to the input, and it is more suitable in the wide input range. Can be suppressed.
  • . 00858 shows the relationship between the output of the guitar b according to the present embodiment, the clan c, and the clamp cef. Therefore, the clamp c ef is set to a value only for A from the outputs o. Here, if A de X 4, the output increases, but the crump c ef decreases.
  • Clamp c is set to 2 more pressure than clamp c ef. Where 2 is 2 f. With the guitar b according to the implementation mode, the clamp c is set low as the output o flowing to the load increases.
  • the gate source s required to obtain the source source ds becomes larger.
  • the gate is set high (that is, the gate source s is low), and the gate is set low (that is, the gate source is set low). You can set the value of s s. As a result, the power consumption can be suppressed more appropriately according to the load condition.
  • 00889 is the output circuit 32 and the clamp of the guitar path according to the present embodiment.
  • the output circuit 32 of 9 includes transistors 3 to 55, transistors Q Q2 and CCS CCS2.
  • the transistor 032 and the source of the transistor 3 are commonly connected and form a transistor.
  • a resistor 5 is provided between the respective drains of the transistor 2 and the transistor 3.
  • the transistor and Q2 are PP type polar transistors with different sizes. For example, set the size ratio of transistors Q and Q2 to 32.
  • Transistor Q Q2 is connected in common and the transistor Q transistor is connected.
  • the transistor Q is connected to the drain of the transistor Q2, and the transistor Q2 is connected to the drain of the transistor 3.
  • CCS CCS2 is connected as a load to each of the transistors of transistor Q Q2.
  • CCS CCS2 produces the etc. It is desirable that this c is set to several tens to several always low. 090
  • the operation of the current output circuit 32 constructed in this way will be explained.
  • the output circuit 32 of 009329 According to the output circuit 32 of 009329, most of the current flowing in the transistor 3 is supplied to the load, and the current flowing to the ground through the CCS2 and the transistor 4 becomes very small. As a result, the detection de can be reduced and the flow of the circuit can be reduced.
  • 0093 is a road map showing another variation of the clamp 36.
  • the 36 is equipped with a clamp 36 of 7, plus an additional 8 g of transistor.
  • Transistor 8 g is the same as the P channel connected to the gate.
  • FIG. 2 is a schematic diagram of the car 3 with the guitar.
  • the moving car 3 is provided with 3, a guitar, and electrical equipment 32.
  • Step 3 is a 3rd step. Since this text is output via, it changes greatly with time.
  • the electrical equipment 32 is, for example, a cast car navigation system or an intenet, and is a load that requires a stable power supply voltage that does not fluctuate with time.
  • the guitar lowers the batte ba to a predetermined pressure and uses it as electrical equipment 32.
  • the guitar described in the embodiment can rapidly follow the fluctuation of the input output o and suppress the output o under and o. Therefore, it can be suitably used for the purpose of stabilizing the power supply due to large voltage fluctuations such as being mounted in a car.
  • the guitar described in the embodiment can be used not only for in-vehicle use but also for various applications in which the input pressure is stably supplied to the load. It is to be understood by those skilled in the art that these are examples of the treatment of 0099, and that various modifications can be made in each of the processing processes, and that they are within the scope of the present invention.
  • clamp 3 of may include clamp 3 a of 4 and clamp 3 b shown at 6 or 7.
  • the clamp 36 can use a circuit that clamps the target pressure with reference to a certain voltage.
  • the transistor illustrated as S in the embodiment 0102 may be formed by an bipolar transistor, and the transistor indicated by the bipolar transistor may be formed by S.
  • the circuit of P-channel, P-type and P-type devices, and the insertion of resistance, etc. accompanying the ups and downs are naturally included in the technical scope of this invention.
  • the use of different transistors should be decided according to the design required for the guitar circuit and the semiconductor process used.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Electrophonic Musical Instruments (AREA)

Abstract

 出力トランジスタ12は、入力端子102と出力端子104の間に設けられる。誤差増幅器10は、出力電圧Voutに応じた電圧が所定の基準電圧Vrefに近づくように、出力トランジスタ12のゲート電圧Vgを調節する。変動検出キャパシタC1は、入力端子102から接地端子GNDに至る経路上に設けられ、一端の電位が固定される。電流帰還回路20は、変動検出キャパシタC1に流れる電流Ix1に応じた電流Ix2を、出力トランジスタ12のゲートに供給する。クランプ回路30は、出力トランジスタ12のゲート電圧Vgをクランプする。クランプ回路30は、出力トランジスタ12のゲートと入力端子102の電圧差が、所定のクランプ電圧Vclmp以上となるように、出力トランジスタ12のゲート電圧Vgをクランプする。

Description

タ およびそれを した自動] 分野
0001 、出力 圧を安定 ギ タ 路に関する。
0002 子回路を安定に動作さ るために、その 圧を一定の値に安定 さ た 場合がある。また、 子回路が必要とする電源 、必ずしも電子回路が搭 される機器に用意されて るとは限らな 。 えば、車載機器の5 イ ンなどは、 電源 として5 を必要とするが、 自動車の ら供給される電圧は 2 であ り、 不安定である。この 場合に、電子回路が必要とする電源 圧を簡 易 定に生成するために、 ギ タ 路が広 られて る。
0003 ギ タ 一般的に、 と出カトランジスタ ィ ド ック 抗を備えて る。 、 ィ ド ック 抗に 帰還した出力 所望 の とを 較し、2 の 圧が近 に カトランジスタの 子の 圧を制御する。 て、入力 変動した場合には、その 動に応じて カトランジスタの 子の 圧を変 さ なければならな 。
0004 ここで、 カトランジスタとして のために、 OS ( e a O de
Se co d c o ed ffec a s s o )を使用する場合がある OS を使用した場合、電流 容量を大き とるためにトランジスタサイズを大き すると、 それに伴 てゲ ト 量が大き なり、 制御されるゲ ト 圧の 答が、入力 ある は負荷の 動に対して れることになる。この れは、出力 圧のオ アンダ を引き起こす。また、負荷 動すなわち 出力 流が変動する際にも、オ アンダ が発生する。 0005 問題を解決するために、 カトランジスタ ら負荷に流れる電流を タ 、その 流に応じて イアス 流を増やすことに ギ タの 度を速める手法が提案されて る。
0006 1 2 3435 明の
明が解決しよ とする課題
0007 献に記載の 術を用 た場合には、負荷に多 の 流が流れる場合には、 にも大きな イアス 流が流れ応答 度が高速 される。し しながら、 負荷に流れる電流が急激に減少した時には、それに伴 応答 度が遅 な てしま ため、出力 圧が変動するおそれがある。また、入力 圧の 動に起因する出力 圧の 動を抑制することが困難である。
0008 はこ した課題に みてなされたものであり、その 、安定 態におけ る消費 力の 加を抑え 、入力 出力 流が変動した時の出 圧の 動を抑制することができる ギ タ 路の 供にある。
題を解決するための
0009 明のある態様は、入力 子に印 された入力 圧を安定 、出力 子 ら 出力 圧を出 ギ タ 路に関する。この ギ タ 、入力 子 と出力 子の間に設けられた カトランジスタ 、出力 圧に応じた電圧が所定の 圧に近 に、 カトランジスタの 子の 圧を調節する 、入力 子 ら 子に至る経路上に設けられ、一端の 位が固定された キヤ 、変動 キヤ に流れる電流に応じた電流を、 カトランジスタ の 子に供給する電流 路と、 カトランジスタの 子の 圧をクラン プ クランプ 路と、を備える。
0010 圧が上昇すると、電圧 動量の 分に比例した電流が変動 キヤ に流れる。 キヤ に流れる電流に応じた電流を、 カトランジスタ の 子に供給することに 、 カトランジスタの 子の 圧を強制的に上 。 昇さ ることができ、オ が抑制される。この 様にお ては、クラン 路を設けて、 カトランジスタの 子をクランプ 、 カトランジスタのゲ トソ ス、ある は ス ッタ ( 下、ゲ トソ ス ス ッタ 圧を、ゲ トソ ス 総称する)の 、ある は下限 、もし はその 方を設定することに 、必要以上に、 カトランジスタの 子の 圧が変化 するのを抑制し、オ アンダ をさらに抑制することができる。 0011 クランプ 、 カトランジスタの 子と入力 子の 、所定のクラン プ 上となるよ に、 カトランジスタの 子の 圧をクランプしてもよ 。
カトランジスタの 子と入力 子の間の電 、すなわち、ゲ トソ ス 圧に下限 を設定することにより、 カトランジスタが完全に するのを防止する ことができる。この 様によれば、入力 圧が非常に速 度で変 しても、アンダ を抑制することができる。
0012 クランプ 、変動 キヤ に電流が流れる期間、動作してもよ 。この 合、変動 キヤ に電流が流れな 期間、すなわち、回路が定常 態にある 期間は、クランプ 路が動作しな ため、ゲ トソ ス 圧がクランプされず、出力 圧を基準 圧に一致するよ に安定 することができる。
0013 カトランジスタは、Pチヤンネ トランジスタであ て、クランプ 、 カトランジスタのしき よりⅡ 設定されてもよ 。
0014 クランプ 、電流 路 ら カトランジスタの 子 の 路 上に、 ソ ドが カトランジスタの 、アノ ドが電流 となる よ に配置されたダイオ ドを含んでもよ 。この 合、クランプ 路を、ダイオ ドに 電流が流れる期間、すなわち、変動 キヤ に電流が流れる期間、アクテ とすることができ、さらに、 カトランジスタのゲ トソ ス 圧を、少な とも、ダイ オ ドの 上にクランプすることができる。
0015 クランプ 、電流 路 ら カトランジスタの 子 の 路 上に設けられた 抗を含んでもよ 。この 合、クランプ 路を、抵抗に電流が流れ る期間、すなわち、変動 キヤ に電流が流れる期間、アクテ とすることが でき、さらに、 カトランジスタのゲ トソ ス 圧を、少な も、抵抗に発生する 電圧 下以上にクランプすることができる。
0016 、入力 子 ら変動 キヤ の に至る経路上に設けら れた ランジスタ 、 ランジスタ カ ント ラ 路を構成する 2トランジス タ 、を含み、 2トランジスタに流れる電流を、クランプ 路を介して カトランジスタ の 子に供給してもよ 。
0017 クランプ 、出力 より だけ 圧を、クランプ 圧に設定し、 カトランジスタの 子の 圧を、クランプ 上となるよ にクランプしてもよ 圧が変動し、出力 圧の 標値である基準 圧に近接し、ある はそれより 低 なると( 下、本明細書にお て、入力 態と 、 、 カトランジスタが オンするよ に、 カトランジスタの 子の 圧を低下さ て、ゲ トソ ス 圧を増大さ る。この 様では、 カトランジスタの 子の 圧に、下限 を設定することにより、 カトランジスタのゲ トソ ス 圧がある 電圧でクランプされるため、入力 態 ら、入力 圧が急激に上昇した場 合にお て、出力 圧がオ するのを抑制することができる。
0018 クランプ 、 カトランジスタに流れる出力 流に応じて大き なる電圧を差 として、クランプ 圧を設定してもよ 。
圧を、出力 流に応じて増大さ ることにより、 となるに従 て、 カ トランジスタの 子の 低 なる。その 果、負荷電流に応じて、 カト ジスタの の 度の 限を設定することができ、より好適に出力 圧のオ を抑制することができる。
0019 クランプ 、 カトランジスタに流れる出力 流に応じた検出 流を生成する 電流 出回路と、出力 より検出 流に比例した電圧だけ クランプ 圧 を生成するクランプ 路と、クランプ 路により 成され るクランプ よりも、さらに所定の だけ 圧を、クランプ 圧に設定し 、 カトランジスタの 子の 圧をクランプ クランプ 路と、を含んでも よ 。
この 合、出カトランジスタに流れる出力 流に比例した電圧 、所定の 圧の和 を、 として設定することができる。
0020 クランプ 、一端が出力 子に接続され、電流 出回路により 成される検出 流の 路上に設けられた 抗を含み、 の に現れる 電圧を、クランプ として出力してもよ 。
002 クランプ 、クランプ 路の 子 ら、 カトランジス タの 子に至る経路上に、 ソ ド 子が出カトランジスタの となる に設けられたダイオ ドを含んでもよ 。
0022 クランプ 、ゲ トにクランプ 圧が印 された チヤンネ
トランジスタ 、アノ ドが、 チヤンネ トランジスタのソ スに接続され、 ソ ドが カトランジスタの 子に接続されたダイオ ド 、を含んでもよ 。 0023 ギ タ 、ひと の 導体 上に 体 されてもよ 。
とは、回路の 素のす てが半導体 上に形成される場合や、回路の 素が一体 される場合が含まれ、回路 数の 節用に一部の などが半導体 の 部に設けられて てもよ 。
0024 明の別の態 、 自動車である。この 動車は、 ッ 、 ッ の 圧を 安定化して負荷に供給する上述の ギ タ 路と、を備える。
0025 この 様によると、 ッ の 圧が変動しても、負荷に供給される電圧のオ
アンダ を抑制することができ、負荷を安定に駆動することができ る。
0026 なお、以上の構 素の 意の 合 や、 明の 表現を、方法、装 置、 ステムなどの間で相互に置換したものもまた、 明の 様として有効である。
明の
0027 明に係る ギ タ 路によれば、安定 態における消費 力の 加を抑 え 、入力 圧の 動にともな アンダ を抑制することができる。
0028 施の 態に係る ギ タ 路の 成を示す ック図である。
2 圧が急激に上昇したときの、 の ギ タ 路の であ る。
3 の 施の 態に係る ギ タ 路の である。
4 の 施の 態に係る ギ タ 路の を示す 路図である。 5 2の 施の 態に係る ギ タ 路の である。
6 2の 施の 態に係る ギ タ 路の を示す 路図である。 7 6の ギ タ 路のより 細な回路図である。
8 実施の 態に係る ギ タ 路の、出力 流と、クランプ 圧ならびに ランプ 圧の 係を示す図である。
9 ギ タ 路の 出回路、クランプ 路の を示 す 路図である。
10クランプ 路の別の変 を示す 路図である。
11 のクランプ 路における、出力 流と、クランプ 圧ならびにクラン プ 圧の 係を示す図である。
\2 ギ タ 路を搭 した自動車の 統の ック図である。 号の
0029 ギ タ 路、 2 子、 4 子、 、
2 カトランジスタ、 4 、 抗、 2 2 抗、 3 抗、 キヤ 、 ダイオ ド、 2
路、 3 クランプ 路、 32 出回路、 34 クランプ
36 クランプ 路、 2 2ダイオ ド、 5 オ ト ランジスタ、 2 2トランジスタ。
明を実施するための 良の
0030 下、本 明を好適な実施の 態をもとに 面を参照しながら 明する。 面に 示される同一または同等の 、 、処理には、同一の 号を付するものとし 、 した説明は省略する。また、実施の 、発明を限定するものではな 示であ て、実施の 態に記述されるす ての やその み合わ は、必ずし も発明の 質的なものであるとは限らな 。
明細書にお て、 部 が接続された状態とは、 が物 理的に直接的に接続される場合や、 が、電気 な 態に影響を 及ぼさな 他の部 を介して間接的に接続される場合も含む。
0031 ( 明の 施の 態の )
はじめに、 明の 施の 態に係る ギ タ の および 作の 略を、 の 路図をもとに説明する。 は、本実施の 態に係る ギ タ の 成を示す ック図である。 降の図にお て、同一の 素には同 一の 号を付し、 明を する。 下の 明にお て、電圧 号、電流 ある は抵抗、容量などに付された 、必要に応じてそれぞれの 、電流 ある は抵抗 、容量 を表すものとして ることとする。
0032 実施の 態に る ギ タ は、入力 2に された入力 を安定 、出力 4 ら出力 o を する。この ギ タ は、 、 カトランジスタ 2、 、 2 2、基 準 4に加えて、変動 キヤ 、電流 2 、クランプ 3 を備える。
0033 、 カトランジスタ 2、 、 2 2は一般的な ア ギ タを構成する。 カトランジスタ 2は、入力 2 出力 4間に設 けられており、出力 Vo が所望の となるよ に入力 を電圧 下さ る。 実施の 態にお て カトランジスタ 2はPチヤンネ S であ て 、そのソ スが ギ タ の 2に接続され、ド インが ギ タ の 4に接続される。また、制御 子であるゲ トには、 の 力が接続され、この によ てゲ ト が制御され る。
0034 は、反転入力 子 に基準 4 ら出力される基準 e fが入力されて る。 の 転入力 には、出力 o が 、 2 2により され、 2 ( 2)f して帰還 力される 。 は、反転、非 転入力 子の 圧が し なるよ に カトランジス タ 2のゲ ト を調節する。その 果、出力 o は、入力 の値 に関わらず、 o ( 2) efが成り立 よ に安定 される。
0035 キヤ は、入力 2 ら G に至る経路上に設け られ、一端が接地されて電位が固定される。 2 は、変動 キヤ に流れる電流 に応じた電流 2を、 カトランジスタ 2のゲ トに供給する 。 キヤ および電流 2 は、入力 2に される入 力 が急激に変動した場合にお て、出力 o がオ す るのを抑制するものである。
0036 2 は、入力 2 ら変動 キヤ の に電流が流 込むとき、 カトランジスタ 2のゲ ト を強制的に上昇 しめる。
2 は、入力 2 ら変動 キヤ の に流れ込む に 応じた電流 2を、 カトランジスタ 2のゲ トに供給する。
0037 2 は、たとえばカ ント ラ 路を用 て構成することができる。
実施の 態にお て、電流 2 は、 ランジスタ 、 2トランジスタ 2 、利得 3を含む。 トランジスタ および 3は、入力 2 ら変動 キヤ の に至る経路上に直列に接続される。
ランジスタ 、Pチヤンネ OS であ て、ソ スが入力 2に接続さ れ、ド インが利得 3に接続される。 2トランジスタ 2も、Pチヤンネ OS であ て、ソ スが入力 2に接続され、ゲ トが 3トランジスタ 3 のゲ トに接続される。 2トランジスタ 2は、 ランジスタ とともにカ ント ラ 路を構成する。 トランジスタ 、 2トランジスタ 2は、入力 2 ら 変動 キヤ に流れ込む を定数倍した電流 2を、 カトランジス タ 2のゲ トに供給し、ゲ ト を強制的に上昇 しめる。
0038 路が安定 態にある場合には、 ランジスタ にはほとんど電流は流れず、 そのド インソ ス間の電 はほぼ となり、さらに、利得 3での 下もほぼ となる。したが て、変動 キヤ の 端には、入力 がほぼそのまま 力され、 が成り立 て る。また、 ランジスタ の ド インソ ス および 3での 下の 、 2トラン ジスタ 2のゲ トソ ス 圧に相当するが、上述のよ に ずれの 常に 小さ ため、 2トランジスタ 2はオ 態となる。
0039 2に されて る入力 が上昇する 、変動 キヤ C の の 圧が入力 に伴 て上昇する。この 果、変動 キヤ を充電するために、 ランジスタ および 3を介して、過 渡的に電流 が流れる。
0040 2 は、この を増幅して電流 2として カトランジスタ 2の 子であるゲ トに帰還する。ここでの 幅には、利得が より低 場合も含ま れる。 電流 2の比は、 ランジスタ 、 2トランジスタ 2のサイズ および 3によ て調節することができる。すなわち電流 得を大き するには、サイズ比を大き 、ある は利得 3を大き 設定すればよ 。 0041 クランプ 3 は、 カトランジスタ 2の 子の 、すなわちゲ ト
。 をクランプする。クランプ 3 は、 カトランジスタ 2のゲ ト をクラン することにより、 カトランジスタ 2のゲ トソ ス sの 、ある は下 限 、もし はその 方を設定する。
0042 次に、 の ギ タ のオ ト 能に て 2をもと に説明する。 2は、入力 が急激に上昇したときの ギ タ の である。 降の図にお て、 および 、見やすさおよび 解の 易化のために、 大、縮小されており、実際のスケ とは異な て されて る。
0043 実施の 態に る ギ タ のオ の 能をより 解するため、はじめに、変動 キヤ および電流 2 を使用しな 場合の 作に て説明する。 2に破線で示されるゲ ト および出力 o がこのときの を示して る。
0044 ~ にお ては、入力 は一定値をと ており、回路は安定 態で あ て、出力 o ( 2) 2X efとなるよ に ギ トされて る。 に、入力 が急激に上昇する場合を考える。
0045 ゲ ト 、ゲ ト 量によ て 成される 数回路によ て応答が遅れ 、ソ ス である入力 の 激な 昇に追従できな 。したが て、 カト ランジスタ 2のゲ トソ ス 一時的に大き なる。その 果、ド イン で ある出力 o 一時的に上昇し、オ が発生してしま 。
0046 次に、 明の 態に る ギ タ に て、オ
を防止するために変動 キヤ 、電流 2 を動作さ た場合の 作に て 2に、実線で示される電圧 o をもとに説明する。
0047 ~ にお て回路は安定 態にあり、時刻 に入力 が上昇する。
が上昇する 、入力 2 ら変動 キヤ に電流 が 流れることになる。 は、変動 キヤ の を用 て、 dで与えられる。 て、 2にお て、電流 は、入力 を時間 分した にほぼ 例し、入力 が変化したときに流れる。
0048 は、電流 2 によ て増幅され、電流 2が生成される。この
のよ に ランジスタ 、 2トランジスタ 2および 3に より決定される。 2 によ て増幅された電流 2は、 カトランジスタ 2のゲ トに供給され、 カトランジスタ 2のゲ ト C は、この 2によ て される。これはd d C の 係にお て、充電電流1が電流 2だけ増 加することによ てゲ ト の 率が大き なることを意味する。その 果、ゲ ト は、 2に実線で示すよ に破線で示した よりも素早 立ち上 がることになる。
0049 その 果、出カトランジスタ 2のゲ トソ ス sは、ソ ス である入力 が変動した場合でも適切な値に調節され、出力 o は実線で示すよ にオ が抑制されて、安定 することができる。
0050 このよ に、本実施 態に る ギ タ では、電流 2 によ て人力 が変動する期間に過渡的に流れる電流 を検出し、その 流を 増幅して カトランジスタ 2のゲ ト 子に供給することによりゲ ト を強制 的に上昇さ てオ を防止することができる。
0051 また、このオ ト 能によ て、通常、出力 4 接地
に設けられる ( ず)の を小さ することができる。
0052 さらに、電流 2は、上述のよ に入力 の 分に比例するため、 入力 が時間的に変動した期間にのみ流れる。 て、本実施 態に係る ギ タ は、安定 態にあるときの 流を増やすこ な 、出力 Vo のオ を抑制することができる。
0053 このよ に、本実施の 態に係る ギ タ は、変動 キヤ
および電流 2 によ て、入力 の 動時に、 カトランジスタ 2の ゲ ト を強制的に変 さ 、オ を抑制する。クランプ 3 は、上述のよ に、 カトランジスタ 2のゲ トソ ス sの 、ある 下限 、もし はその 方を設定するものである。 下、ゲ トソ ス sの を設定する場合、上限 を設定する場合それぞれに て、 、 2の 施 の 態にもと て、順に説明する。
0054 ( の 施の )
の 施の 態では、 のクランプ 3 によ て、 カトランジスタ 2のゲ トソ ス sの を設定する場合に て説明する。はじめにその 作 に て説明し、次 でその 体的な構成 に て説明する。
0055 のよ に、電流 2 により カトランジスタ 2のゲ トに供給される電 流は、入力 の に比例する。したが て、入力 がきわめて 速 度で変動すると、過剰な電流が出カトランジスタ 2のゲ トに供給されること になる。その 果、出カトランジスタ 2のゲ トソ ス 圧が小さ なり過ぎ、ひ ては、ド インソ ス dsが大き なり過ぎて、アンダ が発生する場 合があ た。 実施の 態にお て、 のクランプ 3 は、以下のよ に、この アンダ を抑制する機能を果たす。
0056 3は、 カトランジスタ 2のゲ トソ ス sの を設定した場合の、 の ギ タ の である。はじめに、クランプ 3 の 果 をより明確とするため、クランプ 3 を設けな 場合の 作に て説明する。 3に破線で示されるゲ ト および出力 o がこのときの を 示して る。
0057 ~ にお ては、入力 は一定値をと ており、回路は安定 態で あ て、出力 o ( 2) efとなるよ に ギ トされて る。 に、入力 が急激に上昇する場合を考える。このときの の 、 2の 合よりも速 ものとする。
0058 このとき、変動 キヤ には、入力 の d dに比 例した電流 が流れる。その 果、出カトランジスタ 2のゲ トに供給される電流1 2は、 2の 合に比 て非常に大き なる。 カトランジスタ 2のゲ ト 量に、 過剰な電流が供給されると、ゲ ト は、所望の 圧を与える安定す き を超えて上昇する。その 果、出カトランジスタ 2のゲ トソ ス sが非常に小さ なり、 カトランジスタ 2のド インソ ス dsが大き なるた 、出力 o 、破線で示すよ にアンダ する。
0059 次に、 明の 態に る ギ タ に て、クランプ 3 を設けて、 カトランジスタ 2のゲ トソ ス sの ( 下、クランプ c )を設定した場合の 作に て、 3に、実線で示される電圧 o をもとに説明する。
0060 に、入力 が急激に上昇し、その 率に比例した電流 2が 、 カトランジスタ 2のゲ トに供給され、ゲ ト が急速に上昇する。
に、ゲ トソ ス が、クランプ c まで小さ なると、クランプ 3 によ てゲ ト がクランプされる。このとき、 カトランジスタ 2は完全に ず、したが て、ド インソ ス dsが必要以上に大き なならな ため、出 力 o のアンダ を抑制することができる。
0061 次に、クランプ 3 の に て説明する。 4は、本実施の 態に係る ギ タ aの を示す 路図である。 実施の 態に係る ギ タ aのクランプ 3 aは、 ダイオ ド を含む。 ダイオ ド は、 電流 2 ら カトランジスタ 2のゲ ト の 路上に、 ソ ド が カトランジスタ 2のゲ ト側に、アノ ドが電流 2 となるよ に配置 される。この ダイオ ド は、P 合を有するダイオ ド 子、 ス クタ 間を接続した ポ ラトランジスタ、ある は S の イダイオ ドなどを 利用して 成してもよ 。
0062 実施の 態に係る ギ タ aのクランプ 3 aは、 カトランジス タ 2のゲ ト 、入力 2の 、すなわち、 カトランジスタ 2のゲ トソ ス sが、 ダイオ ド の ( ・ 7 ) 上となるよ にクラ ンプすることができる。より厳密には、本実施の 態に係る ギ タ aで は、 カトランジスタ 2のゲ トソ ス sは、ダイオ ドの fと、 2トランジスタ 2のド インソ ス dsの 上となるよ にクランプさ れる。
0063 なお、クランプ 3 aは、 ダイオ ド を 抗に置換して構成しても良 。こ の 合、この 抗には、電流 2に、抵抗 を乗じた電圧 下をクランプ c に設定することができる。この 合、抵抗 の 択によ て、クランプ c を 調節することができる。また、クランプ 3 aは、ダイオ ド 抗を直列に接続し て構成してもよ 。
0064 クランプ 3 aは、変動 キヤ に電、流 が流れる期間、アクテ とな て動作するよ に構成されて る。すなわち、変動 キヤ に電流1 が流れな 期間は、 トランジスタ 、 2トランジスタ 2は となるため、電 流 2も流れず、クランプ 3 aは無視できる。 が変動し、電流 、 2が流れると、 ダイオ ド のアノ ドカソ ド間に電位 が発生し、クランプ 3 は カトランジスタ 2のゲ ト eをクランプする。
0065 このよ に、クランプ 3 aを入力 の 動時のみ 作さ ることにより、定 常 態にお ては、 カトランジスタ 2のゲ トソ ス esはクランプされな ため、 カトランジスタ 2のオン 抗を、クランプ 30aによ て制約を受けるこ とな 自由に制御 、出力 o を所望の 圧に安定 することができる。
0066 さらに、 カトランジスタ 2のゲ トソ ス き V は、プ セスにも 存す るが、 型的には ~2 の 囲である。 方、本実施の 態に係る ギ タ aにお て、クランプ c ・ 7 である。このよ に、クランプ を、 カトランジスタ 2のしき より さ 設定することにより、変動 キヤ および電流 2 によるオ ト 能と、クラン プ 3 によるアンダ ト 能を ランス 現することができる。 0067 ( 2の 施の )
2の 施の 態では、クランプ 3 によ て、 カトランジスタ 2のゲ トソ ス sの を設定する場合に て説明する。はじめにその 作に て説明し、次 でその 体的な構成 に て説明する。
0068 実施の 態にお て、クランプ 3 は、 カトランジスタ 2のゲ ト eを 、クランプ c 上となるよ にクランプする。
0069 5は、 2の 施の 態に係る ギ タ の である。はじ めに、クランプ 3 の 果をより明確とするため、クランプ 3 を機能さ な 場合の 作に て説明する。 5に破線で示されるゲ ト eおよび出力 o がこのときの を示して る。
0070 ~ の 間、入力 が、出力 o の (たとえば5 )よ り低 (たとえば4・ 7 )まで低下して るものとする。このとき、 カトランジスタ 2は、 オンしており、出力 o は、入力 よりわず に低 圧に 安定 される。このときの カトランジスタ 2のゲ ト 、 カトランジスタ 2を オンするために、 近まで低下して る。
0071 この 態で、 に入力 が急激に上昇する。 の 動によ て、その に比例した電流 2が、 カトランジスタ 2のゲ トに供給さ れ、ゲ ト 上昇し始める。し しながら、ゲ ト 近まで低 下して るため、 カトランジスタ 2のド インソ ス dsが に近 オ ンした状態で入力 が上昇することになる。その 果、出力 o は、入 力 の 昇にともな 、 目標 圧を超える電圧まで上昇してしま 。 る状 況にお ては、クランプ 3 を機能さ な と、オ が発生する場合 があ た。
0072 次に、 明の 態に る ギ タ に て、クランプ 3 を機能さ た場合の 作に て、 5に、実線で示される電圧 o をも とに説明する。
0073 ~ の 態にお て、 カトランジスタ 2のゲ ト は 、クランプ 3 によ てクランプ c 上となるよ にクランプされる。ゲ ト の が設定されることは、 カトランジスタ 2のゲ トソ ス s に上限 が設定されることと等価である。ゲ トソ ス sに上限 が設定さ れると、 カトランジスタ 2は オンしな なるため、 O~ の間の出
o は、破線の o よりも低 なる。
0074 に、入力 が上昇すると、電流 2によ て カトランジスタ 2のゲ ト 量が充電され、ゲ ト が上昇する。このときの カトランジスタ 2のゲ トソ ス sは、クランプ 3 を機能さ な 場合のゲ トソ ス sに比 て、 クランプ c だけ小さ なる。その 果、出カトランジス タ 2は オン ず、ド インソ ス dsをある程度以上の値に保ち 、 が上昇ことになる。その 果、出力 o が、入力 に追従し て上昇するのを防止し、オ を抑制することができる。
0075 6は、 2の 施の 態に係る ギ タ bの を示す 路図で ある。この ギ タ bのクランプ 3 bは、出力 o より
A だけ 圧を、クランプ c に設定し、 カトランジスタ 2のゲ ト を、クランプ Vc 上となるよ にクランプする。 実施の 態にお て、 A は、 カトランジスタ 2に流れる出力 に応じて大き なる 電圧である。 A は、 カトランジスタ 2に流れる出力 o に比例し て大き なる成分A と、所定の 2の となるよ に設定してもよ 。 0076 クランプ 3 bは、電流 出回路32、クランプ 34、クランプ
36を含む。 出回路32は、 カトランジスタ 2に流れる出力 o に応じた検出 deを生成する。クランプ 34は、出力 o よりも、検出 de に比例した電圧A だけ クランプ c ef を生成する。 c ef o が成り立 。
0077 クランプ 36は、クランプ 34により 成されるクランプ c efよりも、さらに所定の 2だけ 圧を、クランプ c に設定し、 カトランジスタ 2のゲ ト をクランプする。
0078 7は、 6の ギ タ bのより 細な回路図である。 7にお て、変 動 キヤ および電流 2 は省略して る。
0079 出回路32は、トランジスタ 3 4 5を含む。トランジスタ 3は、 カト ランジスタ 2 ゲ ト、ソ スが共通に接続されたPチヤンネ OS である。 カトランジスタ 2およびトランジスタ 3のサイズ比は、たとえば 度に設定 する。トランジスタ 3には、 カトランジスタ 2に流れる出力 o に比例した電 流 o 流れる。トランジスタ 4は、 チヤンネ OS であ て、電流 o 路上に設けられる。トランジスタ 5は、トランジスタ 4とともにカ ント ラ 路を構成しており、電流 o 定数倍した検出 deを生成する。
0080 実施の 態にお て、クランプ 34は抵抗 4を含んで構成さ れる。この 4は、一端が出力 4に接続され、電流 出回路32により される検出 deの 路上に設けられる。この 4には、検出 deに、抵 抗 4を乗じた電圧 A が発生する。すなわち、抵抗 4の の 圧には、 出力 o より検出 de に比例した電圧A だけ クランプ
c ef( o o de X 4)が現れる。
0081 クランプ 36には、クランプ c efおよび出力 o が入 力される。 7のクランプ 36は、トランジスタ 6 7、 2ダイオ ド 2を 含む。トランジスタ 6は、 チヤンネ OS であ て、ゲ トにクランプ
c efが される。 2ダイオ ド 2は、アノ ドがトランジスタ 6のソ ス に接続され、 ソ ドが カトランジスタ 2のゲ トに接続される。また、トランジスタ 6のド インには、ド インソ スが接続されたPチヤンネ OS であるトラン ジスタ 7が接続される。トランジスタ のソ スは、出力 4 接続され、出力 o が される。トランジスタ は、 カトランジスタ 2 ア ングして構 成することが望まし 。
0082 2ダイオ ド 2は、クランプ 34の 子 ら、 カトランジ スタ 2のゲ トに至る経路上に、 ソ ド 子が出カトランジスタ 2のゲ ト となる よ に設けられる。
0083 このよ に構成したクランプ 36は、クランプ c efよりも、電 圧 2だけ 圧をクランプ c に設定する。ここで電圧 2は、トラン ジスタ 6のゲ トソ ス き と、 2ダイオ ド 2の fの となる。また、トランジスタ 7は、 カトランジスタ 2 ア ングして 成されるた め、2 のトランジスタのゲ トソ ス き はほぼ等し なる。したが て 、トランジスタ 6のゲ トソ ス き がばら た場合にお ても、電 圧 2は、トランジスタ 7のゲ トソ ス き と、 2ダイオ ド 2の fの和に設定される。
0084 上のよ に構成された ギ タ によれば、出力 o が低下す るに従 て、クランプ c を低下さ ることができる。その 果、入力 が出力 o の 標値を下回るよ な場合、入力 に応じてクランプ c を設定することができ、幅広 入力 の 囲にお て、より好適に を抑制することができる。
。 0085 8は、本実施の 態に係る ギ タ bの、出力 と、クラン c ならびにクランプ c efの 係を示す。 のよ にクラン プ c efは、出力 o ら、 A だけ 値に設定さ れる。ここで、 A de X 4である ら、出力 が増加するにしたが 、ク ランプ c efは低下する。
0086 クランプ c は、クランプ c efよりも、 2だけ 圧に設定される。ここで、 2は、 2 fである。 実施の 態に係る ギ タ bでは、負荷に流れる出力 o が大き なるに 従 て、クランプ c が低 設定される。
0087 ド インソ ス dsを得るために必要なゲ トソ ス sは、出力 o が大き ほど大き なる。 実施の 態に係る ギ タ によれ ば、 には、ゲ ト の を高 (すなわちゲ トソ ス s の を低 ) 定し、 となるに従 て、ゲ ト の を低 (すな わちゲ トソ ス sの を高 ) 定することができる。その 果、負荷 の 態に応じて、より好適にオ を抑制することができる。
0088 9は、本実施の 態に係る ギ タ 路の 出回路32、クランプ
34の である。 9の 出回路32は、トランジスタ 3~ 5 5、トランジスタQ Q2、 CCS CCS2、を含む。
0089 トランジスタ 3は、 カトランジスタ 2 ゲ トおよびソ スが共通に接続されてお り、カ ント ラ 路を構成する。 カトランジスタ 2およびトランジスタ 3のそれ ぞれのド イン間には、抵抗 5が設けられる。トラ ジスタ およびQ2は、サイズの なるP P型の ポ ラトランジスタである。たとえば、トランジスタQ とQ2のサイ ズ比を、 3 2に設定する。トランジスタQ Q2の 共通に接続され、トランジス タQ の クタは接続される。トランジスタQ の ッタは、 カトランジスタ 2のド インに接続され、トランジスタQ2の ッタは、トランジスタ 3のド インに 接続される。トランジスタQ Q2の クタには、それぞれ CCS CCS2 が負荷として 続される。 CCS CCS2は、等 を生成する。 この cは、数十 ら数 の 常に低 に設定することが望ま 0090 このよ に構成された電流 出回路32の 作に て説明する。はじめに、 カト ランジスタ 2に流れる出力 が流れな ある は非常に小さ 無負荷 態 に て説明する。トランジスタ と、 2には、等 1 が流れるが、そのサ イズ比が異な て るため、それぞれの ッタ 、すなわち 5の 端には電 位 が生ずる。 が流れな とき、トランジスタQ2には、 CCS2 により 成される 1 のみが流れる。その 果、トランジスタ 4には電流が流れ ず、検出 deはO となる。
0091 ギ タ b ら負荷に出力 o が流れ始めると、トランジスタ 3 にも、出力 o に比例した電流 o 流れる。この o 、その 部が 、抵抗 5を介して負荷に供給され、その りがトランジスタQ2に供給される。トランジ スタQ2の 路に流れる電流を とすると、トランジスタ 4には、電流(1 2 c)が 流れることになる。 のよ に 1 の値を非常に小さ 設定しておけば、トラン ジスタ 4に流れる電流は、出力 o にほぼ 例した電流とみなすことができる 。トランジスタ 4に流れる電流は、トランジスタ 5により複製され、抵抗 4によ て 電圧 換される。
0092 9の 出回路32によれば、 3トランジスタ 3に流れる電流の大部分は負 荷に供給され、 CCS2およびトランジスタ 4を介して 地に流れる電流は 、非常に小さ なる。その 果、検出 deを低減することができ、回路の 流を低減することができる。
0093 は、クランプ 36の別の変 を示す 路図である。 のクランプ
36は、 7のクランプ 36に加えて、さらにトランジスタ 8 gを 備える。トランジスタ 8 gは、 ずれも、ゲ トド インを接続したPチヤンネ
S であり、 2ダイオ ド 2のアノ ド 出力 4との間に、直列に接続さ れる。すなわち、トランジスタ 8のド インは、 2ダイオ ド 2のアノ ドに接続さ れ、そのソ スは、トランジスタ gのド インに接続される。トランジスタ gのソ ス は、出力 4 接続され、出力 o が される。 0094 、 のクランプ 36における、出力 o と、クランプ c の 係を示す図である。 8 同様に、クランプ c efは、出力 o の 加にともな 、低下して 。クランプ c は、クランプ c efよりも、 2 圧に設定されるため、出力 の 加にと もな 、一定の きで低下する。 o が、所定 ベ ( z)まで増加 すると、トランジスタ 8 gおよび 2ダイオ ド 2によ てゲ ト がクラン プされる。その 果、クラ プ c は、最低クラ プ c 下には ならな 。この クランプ c は、出力 o ら、トランジスタ 8 gのゲ トソ ス き および 2ダイオ ド 2の fだけ 下した電圧 o ( f)に設定される。
0095 このよ に、 のクランプ 36を用 ることにより、クランプ c に 、出力 o に応じた を設定することができる。
0096 後に、上述の ギ タ の用途に て説明する。 ギ タ は、たとえば、 自動車に搭 される。 2は、 ギ タ を した 自動車3 の 統の ック図である。 動車3 は、 ッ 3 、 ギ タ 、電装 32 を備える。 ッ 3 は、 3 度の テ ba を する。この テ baは、 を介して出力されるため、時間的に変 動が大き 。 方、電装 32 は、たとえば、カ ステ オ カ ナビゲ ョン ステム、インテ ア ネ の などであ て、時間的に変動しな 安定した 電源 圧を必要とする負荷である。 ギ タ は、 ッテ baを所 定の 圧に降圧して電装 32 に する。
0097 述したよ に、実施 態で説明した ギ タ は、入力 出 力 o の な変動に対して、高速に追従 、出力 o のアンダ ト、オ を小さ 抑えることができる。したが て、 自動車に搭 される などのよ に、電圧が大き 変動するよ 電源を安定 する用途に好適に用 ることができる。
0098 も とも、実施 態で説明した ギ タ は、車載 途に限らず、入力 圧を安定 して負荷に供給するさまざまな用途に用 ることができる。 0099 の 施の 例示であり、それらの 各処理プ セスの 合 に ろ ろな変形 が可能なこと、またそ した も本 明の 囲にあることは 当業者に理解されるところである。
0100 施の 態に係る ギ タ の 、単独で用 た場合に は、上述の および 果を有するが、任意に組み合わ てもよ 。この 合、より 好適にアンダ オ を好適に抑圧することができる。たとえば 、 のクランプ 3 が、 4のクランプ 3 aと、 6ある は 7に示されるク ランプ 3 bの 方を含む 成とな て てもよ 。
0101 施の 態にお て、クランプ 3 、さらには電流 出回路32、クランプ
34、クランプ 36の 成に て、好まし 形態に て例 示したが、 はこれらに限定されるものではな 。たとえば、クランプ 3 6に ては、ある電圧を基準として対象 圧をクランプする回路を用 ることができ る。
0102 施の 態にお て S として例示されたトランジスタは、 イポ ラトラン ジスタで構成してもよ 、また、 イポ ラトランジスタで 示されたトランジスタは、 S で構成してもよ 。また、天地 転にともな Pチヤンネ チヤンネ 、P P型と P 型の置 、抵抗の 入などによる回路の 、当然に本 明の 術的 囲に含まれる。 ずれのトランジスタを用 る は、 ギ タ 路に要 求される設計 様、使用する半導体 プ セスなどによ て決めればよ 。
0103 施の 態にお て、 ギ タ を構成する素子はす て一体
されて てもよ 、その 部がディスク ト 品で構成されて てもよ 。どの 分を 集積 する は、 スト 占有 積などによ て決めればよ 。
0104 施の 態にもと き、 明を説明したが、実施の 、 明の 理、応用 を示して るにすぎず、実施の 態には、請求の 囲に 定された 明の 想を 離脱しな 範囲にお て、多 の や配置の 更が可能である。
上の , 0105 明に係る ギ タ 路によれば、安定 態における消費 力の 加を抑 え 、入力 圧の 動にともな アンダ を抑制することができる。

Claims

求の
子に印 された入力 圧を安定 、出力 子 ら出力 圧を出 ギ タ 路であ て、
前記入力 子と前記 子の間に設けられた カトランジスタ 、
前記 圧に応じた電圧が所定の 圧に近 に、前記 カトランジス タの 子の 圧を調節する 、
前記入力 子 ら 子に至る経路上に設けられ、一端の 位が固定された キヤ 、
前記 キヤ に流れる電流に応じた電流を、前記 カトランジスタの 子に供給する電流 路と、
前記 カトランジスタの 子の 圧をクランプ クランプ 路と、
を備えることを特徴とする ギ タ 。
2 クランプ 、前記 カトランジスタの 子と前記入力 子の
、所定のクランプ 上となるよ に、前記 カトランジスタの 子の 圧をク ランプすることを特徴とする に記載の ギ タ 。
3 クランプ 、前記 キヤ に電流が流れる期間、動作すること を特徴とする 2に記載の ギ タ 。
4 カトランジスタは、Pチヤンネ トランジスタであ て、前記クラン 、前記 カトランジスタのしき より 設定されることを特徴とする 2または3に記載の ギ タ 。
5 クランプ 、前記 路 ら前記 カトランジスタの 子 の 路上に、 ソ ドが前記 カトランジスタの 、アノ ドが前 記 となるよ に配置されたダイオ ドを含むことを特徴とする
ら3の ずれ に記載の ギ タ 。
6 クランプ 、前記 路 ら前記 カトランジスタの 子 の 路上に設けられた 抗を含むことを特徴とする ら3の ずれ に記載の ギ タ 。
7 、前記入力 子 ら前記 キヤ の に至る 路上に設けられた ランジスタ 、
前記 ラ ジスタ カ ラ 路を構成する 2 ラ ジスタ 、
を含み、前記 2トランジスタに流れる電流を、前記クランプ 路を介して前記 カ トランジスタの 子に供給することを特徴とする 5に記載の ギ タ 。
8 、前記入力 子 ら前記 キヤ の に至る 経路上に設けられた ランジスタ 、
前記 ランジスタ カ ント ラ 路を構成する 2トランジスタ 、
を含み、前記 2トランジスタに流れる電流を、前記クランプ 路を介して前記 カ トランジスタの 子に供給することを特徴とする 6に記載の ギ タ 。
9 クラ プ 、前記 より だけ 圧を、クラ プ 圧に 設定し、前記 カトランジスタの 子の 圧を、前記クランプ 上となるよ にクランプすることを特徴とする に記載の ギ タ 。
0 クランプ 、前記 カトランジスタに流れる出力 流に応じて大き なる電 圧を前記 として、前記クランプ 圧を設定することを特徴とする 9に 記載の ギ タ 。
クランプ 、
前記 カトランジスタに流れる出力 流に応じた検出 流を生成する電流 出回 路と、
前記 より前記 流に比例した電圧だけ クランプ 圧を生成 するクラ プ 路と、
前記クランプ 路により 成されるクランプ よりも、さらに所 定の だけ 圧を、前記クランプ 圧に設定し、前記 カトランジスタの 子の 圧をクランプ クランプ 路と、
を含むことを特徴とする に記載の ギ タ 。
12 クランプ 、
一端が前記 子に接続され、前記 出回路により 成される検出 流の 路上に設けられた 抗を含み、 の に現れる電圧を、前記クランプ として することを特徴とする 記載の ギ タ 。
3 クランプ 、
前記クランプ 路の 子 ら、前記 カトランジスタの 子に至る経路上に、 ソ ド 子が前記 カトランジスタの となるよ に 設けられたダイオ ドを含むことを特徴とする 記載の ギ タ 。4 クランプ 、
ゲ トに前記クランプ 圧が印 された チヤンネ トランジスタ 、 アノ ドが、前記 チヤンネ トランジスタのソ スに接続され、 ソ ドが 前記 カトランジスタの 子に接続されたダイオ ド 、
を含むことを特徴とする 2に記載の ギ タ 。
5 ひと の 導体 上に一体 されたことを特徴とする ら3の ず れ に記載の ギ タ 。
6 、
前記 ッ の 圧を安定化して負荷に供給する ら3の ずれ に記載 の ギ タ 路と、
を備えることを特徴とする自動車。
PCT/JP2006/324335 2005-12-08 2006-12-06 レギュレータ回路およびそれを搭載した自動車 WO2007066681A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP06834090A EP1959328A1 (en) 2005-12-08 2006-12-06 Regulator circuit and car provided with the same
US12/096,745 US7863881B2 (en) 2005-12-08 2006-12-06 Regulator circuit and car provided with the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005355150A JP4833652B2 (ja) 2005-12-08 2005-12-08 レギュレータ回路およびそれを搭載した自動車
JP2005-355150 2005-12-08

Publications (1)

Publication Number Publication Date
WO2007066681A1 true WO2007066681A1 (ja) 2007-06-14

Family

ID=38122827

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/324335 WO2007066681A1 (ja) 2005-12-08 2006-12-06 レギュレータ回路およびそれを搭載した自動車

Country Status (5)

Country Link
US (1) US7863881B2 (ja)
EP (1) EP1959328A1 (ja)
JP (1) JP4833652B2 (ja)
CN (1) CN101176050A (ja)
WO (1) WO2007066681A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108896896A (zh) * 2018-05-10 2018-11-27 浙江八达电子仪表有限公司 一种基于国网四表合一的tvs管钳位电压测试工装

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8247992B2 (en) * 2010-03-23 2012-08-21 Green Mark Technology Inc. LED driver circuit
US8330394B2 (en) * 2010-04-09 2012-12-11 Young Lighting Technology Inc. Light source of LED and method for producing light source with varying color while dimming
JP5676340B2 (ja) * 2011-03-30 2015-02-25 セイコーインスツル株式会社 ボルテージレギュレータ
JP2013025696A (ja) * 2011-07-25 2013-02-04 Asahi Kasei Electronics Co Ltd 多入力電源回路
US8908396B2 (en) * 2011-09-13 2014-12-09 System General Corp. Control circuit for controlling the maximum output current of power converter and method thereof
JP6008678B2 (ja) * 2012-09-28 2016-10-19 エスアイアイ・セミコンダクタ株式会社 ボルテージレギュレータ
US8729951B1 (en) 2012-11-27 2014-05-20 Freescale Semiconductor, Inc. Voltage ramp-up protection
JP6079184B2 (ja) * 2012-12-06 2017-02-15 ミツミ電機株式会社 レギュレータ回路
JP2014143481A (ja) * 2013-01-22 2014-08-07 Toshiba Corp バイアス電流回路および半導体集積回路
JP6244194B2 (ja) 2013-12-13 2017-12-06 エスアイアイ・セミコンダクタ株式会社 ボルテージレギュレータ
JP6257323B2 (ja) * 2013-12-27 2018-01-10 エスアイアイ・セミコンダクタ株式会社 ボルテージレギュレータ
JP6461725B2 (ja) * 2015-06-22 2019-01-30 ラピスセミコンダクタ株式会社 半導体装置および内部回路の制御方法
DE102015216928B4 (de) * 2015-09-03 2021-11-04 Dialog Semiconductor (Uk) Limited Regler mit Überspannungsklemme und entsprechende Verfahren
US10175706B2 (en) * 2016-06-17 2019-01-08 Qualcomm Incorporated Compensated low dropout with high power supply rejection ratio and short circuit protection
US10312899B2 (en) * 2017-03-09 2019-06-04 Texas Instruments Incorporated Over-voltage clamp circuit
US10274986B2 (en) * 2017-03-31 2019-04-30 Qualcomm Incorporated Current-controlled voltage regulation
JP6850199B2 (ja) * 2017-05-30 2021-03-31 新日本無線株式会社 電源回路
CN109327211B (zh) * 2017-07-31 2023-12-12 恩智浦有限公司 负载开关及其开关方法
US11531361B2 (en) * 2020-04-02 2022-12-20 Texas Instruments Incorporated Current-mode feedforward ripple cancellation

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5367848A (en) * 1976-11-29 1978-06-16 Nec Corp Output voltage compensating circuit for dc power source
JPH08190437A (ja) * 1994-08-04 1996-07-23 Mitsubishi Electric Corp 半導体装置および電源電圧発生回路
JP2000022456A (ja) * 1998-06-26 2000-01-21 Nec Ic Microcomput Syst Ltd 半導体集積回路
JP2001337729A (ja) * 2000-05-29 2001-12-07 Fujitsu Ten Ltd シリーズレギュレータ
JP2002189522A (ja) * 2000-12-21 2002-07-05 Rohm Co Ltd レギュレータ
JP2002222929A (ja) * 2001-01-29 2002-08-09 Seiko Epson Corp 電圧安定化回路
JP2002343874A (ja) * 2001-05-17 2002-11-29 Nippon Telegr & Teleph Corp <Ntt> シリーズレギュレータ回路
JP2003044150A (ja) * 2001-07-30 2003-02-14 Sharp Corp シリーズレギュレータ
US20040263137A1 (en) * 2003-06-25 2004-12-30 Rohm Co., Ltd. Power supply circuit
JP2006065836A (ja) * 2004-07-27 2006-03-09 Rohm Co Ltd レギュレータ回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1061428B1 (en) * 1999-06-16 2005-08-31 STMicroelectronics S.r.l. BiCMOS/CMOS low drop voltage regulator
JP4322360B2 (ja) 1999-07-21 2009-08-26 エルピーダメモリ株式会社 電圧安定化回路およびそれを用いた半導体装置
DE10226031A1 (de) * 2002-06-12 2003-12-24 Bosch Gmbh Robert Schaltregler, insbesondere Abwärtswandler, und Schaltregelverfahren
US8183843B2 (en) * 2007-01-26 2012-05-22 Infineon Technologies Ag Voltage regulator and associated methods

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5367848A (en) * 1976-11-29 1978-06-16 Nec Corp Output voltage compensating circuit for dc power source
JPH08190437A (ja) * 1994-08-04 1996-07-23 Mitsubishi Electric Corp 半導体装置および電源電圧発生回路
JP2000022456A (ja) * 1998-06-26 2000-01-21 Nec Ic Microcomput Syst Ltd 半導体集積回路
JP2001337729A (ja) * 2000-05-29 2001-12-07 Fujitsu Ten Ltd シリーズレギュレータ
JP2002189522A (ja) * 2000-12-21 2002-07-05 Rohm Co Ltd レギュレータ
JP2002222929A (ja) * 2001-01-29 2002-08-09 Seiko Epson Corp 電圧安定化回路
JP2002343874A (ja) * 2001-05-17 2002-11-29 Nippon Telegr & Teleph Corp <Ntt> シリーズレギュレータ回路
JP2003044150A (ja) * 2001-07-30 2003-02-14 Sharp Corp シリーズレギュレータ
US20040263137A1 (en) * 2003-06-25 2004-12-30 Rohm Co., Ltd. Power supply circuit
JP2006065836A (ja) * 2004-07-27 2006-03-09 Rohm Co Ltd レギュレータ回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108896896A (zh) * 2018-05-10 2018-11-27 浙江八达电子仪表有限公司 一种基于国网四表合一的tvs管钳位电压测试工装

Also Published As

Publication number Publication date
US20090273331A1 (en) 2009-11-05
EP1959328A1 (en) 2008-08-20
JP2007157071A (ja) 2007-06-21
JP4833652B2 (ja) 2011-12-07
US7863881B2 (en) 2011-01-04
CN101176050A (zh) 2008-05-07

Similar Documents

Publication Publication Date Title
WO2007066681A1 (ja) レギュレータ回路およびそれを搭載した自動車
JP4744945B2 (ja) レギュレータ回路
CN106558987B (zh) 低静态电流线性调节器电路
JP4833651B2 (ja) レギュレータ回路およびそれを搭載した自動車
US20030128489A1 (en) Overcurrent limitation circuit
US7928708B2 (en) Constant-voltage power circuit
US9063558B2 (en) Current limiting circuit configured to limit output current of driver circuit
US7276887B2 (en) Power supply circuit
US9831757B2 (en) Voltage regulator
US7701183B2 (en) Power circuit and charge pumping circuit
TWI647557B (zh) 針對負載的切換控制器和方法
JP2009003660A (ja) ボルテージレギュレータ
KR20120036276A (ko) 정전압 전원 회로
CN111694393B (zh) 低静态快速线性调节器
TWI672572B (zh) 電壓調節器
US11334102B2 (en) Power supply circuitry
US20070222422A1 (en) Power supply device and electrical device equipped with the same
US9785163B2 (en) Regulator
JP5666694B2 (ja) 負荷電流検出回路
JP5849585B2 (ja) 過電流検出回路
JP2010097258A (ja) 電源回路
KR20070117501A (ko) 전압 조절기 및 그 형성 방법
JP2010244309A (ja) 定電圧回路およびそれを搭載する車載用電子機器
KR20150058932A (ko) 음 전압 전원을 사용하는 바이어스 회로
JP2010231499A (ja) 定電圧電源

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680016478.7

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2006834090

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 12096745

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE