WO2007052396A1 - 多層配線基板及び多層配線基板の製造方法 - Google Patents

多層配線基板及び多層配線基板の製造方法 Download PDF

Info

Publication number
WO2007052396A1
WO2007052396A1 PCT/JP2006/316025 JP2006316025W WO2007052396A1 WO 2007052396 A1 WO2007052396 A1 WO 2007052396A1 JP 2006316025 W JP2006316025 W JP 2006316025W WO 2007052396 A1 WO2007052396 A1 WO 2007052396A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring
region
layer wiring
contact hole
ink
Prior art date
Application number
PCT/JP2006/316025
Other languages
English (en)
French (fr)
Inventor
Tokuo Yoshida
Akiyosi Fujii
Tatuya Fujita
Original Assignee
Sharp Kabushiki Kaisha
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kabushiki Kaisha filed Critical Sharp Kabushiki Kaisha
Priority to US12/067,408 priority Critical patent/US8129628B2/en
Publication of WO2007052396A1 publication Critical patent/WO2007052396A1/ja

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727Varying width along a single conductor; Conductors or pads having different widths
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854Hole or via having special cross-section, e.g. elliptical
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013Inkjet printing, e.g. for printing insulating material or resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0568Resist used for applying paste, ink or powder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128Assembling formed circuit to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49162Manufacturing circuit on or in base by using wire as conductive path
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Definitions

  • Multilayer wiring board and method for manufacturing multilayer wiring board are Multilayer wiring board and method for manufacturing multilayer wiring board
  • the present invention relates to a multilayer wiring formation method and a multilayer wiring board, and more particularly to a multilayer wiring board and a manufacturing method of the multilayer wiring board using an inkjet technique.
  • a conventional multilayer wiring forming method includes a wiring forming process and a contact hole forming process. Then, for each of the wiring formation process and the contact hole formation process, a deposition process, a photolithography process, an etching process, and a peeling process are performed.
  • 17 (a) to 17 (j) are cross-sectional views showing various steps of a conventional multilayer wiring forming method.
  • a sputtered film 102 is formed on a glass substrate 101 by a sputtering method.
  • This sputtered film 102 becomes a lower layer wiring portion.
  • a photoresist 103 having a desired pattern is disposed so as to cover the sputtering film 102 (photograph). Lithographie).
  • the sputtered film 102 is etched based on the pattern of the photoresist 103 (etching process).
  • the photoresist 103 is removed (stripping process). In this way, a sputtered film 102 (lower wiring portion) having a desired shape is formed on the glass substrate 101.
  • a contact hole for connecting to the upper wiring portion is formed on the sputtered film 102 (lower wiring portion) formed on the glass substrate 101.
  • an insulating film 104 is formed so as to cover the sputtered film 102 in an insulating film deposition process.
  • a photoresist 105 having a desired pattern is disposed so as to cover the insulating film 104 ( Photolithographie).
  • the insulating film 104 is etched based on the desired pattern of the photoresist 105 to form the contact hole 106. (Etching process).
  • the photoresist 105 is removed (stripping process).
  • a wiring material is embedded in the contact hole 106 formed in the insulating film 104 by a sputtering method (embedded wiring wiring material deposition process).
  • the wiring force embedded in the contact hole 106 becomes a connecting portion 107 that connects the upper layer wiring portion and the lower layer wiring portion, which also has a material force.
  • the excess sputtered film formed on the insulating film 104 in the buried wiring wiring material deposition step is removed by etching to expose the connection portion 107 (Etchinock step). .
  • an upper wiring portion is formed on the insulating film 104. In this manner, a connection portion that connects the lower wiring portion and the upper wiring portion is formed.
  • a multilayer wiring formation method described in Patent Document 1 Japanese Patent Laid-Open No. 58-176949 (published on Oct. 17, 1983)
  • the first metal wiring film is mesa-etched so that only the through-hole portion remains convex.
  • the 2nd metal wiring film is formed.
  • a highly reliable through-hole connection can be formed in the connection portion (convex portion) between the first metal wiring film and the second metal wiring film without causing defects such as disconnection.
  • FIGS. 18 (a) to (c) a method of forming a connection portion by dropping a droplet made of a wiring material into a contact hole by an ink jet method and firing the droplet.
  • a method of forming a connection portion by dropping a droplet made of a wiring material into a contact hole by an ink jet method and firing the droplet has been proposed.
  • connection portion 107 is formed by embedding a wiring material in the contact hole 106 by sputtering.
  • This contact hole 106 is a very narrow area.
  • the formed connecting portion 107 may be broken due to the influence of the base such as the cross-sectional shape of the contact hole 106 (reverse taper shape, large aspect ratio). Therefore, in the multilayer wiring formation method shown in FIGS. 17 (a) to (; j), voids or disconnections occur in the connection 107 between the upper wiring portion and the lower wiring portion, and the upper wiring portion and the lower wiring portion are formed. There is a problem with the reliability of the connecting part 107 between the wiring part.
  • connection portion in a method of forming a connection portion by dropping a droplet having a wiring material force into a contact hole by an ink jet method and firing the droplet, a connection portion between the upper wiring portion and the lower wiring portion is also formed.
  • the conventional contact hole has a quadrangular shape when viewed from the upper wiring portion side.
  • the cross section of the connection portion formed by firing becomes a distorted shape as shown in FIG. 18 (b).
  • the contact with the upper wiring part becomes incomplete.
  • FIG. 18 (c) when the contact hole is formed deeper, the cross section of the connection portion formed by dropping the droplet and firing becomes a more distorted shape, and the contact with the upper wiring portion Contact will be incomplete.
  • the present invention has been made in view of the above-described problems, and an object of the present invention is to provide a multilayer wiring board capable of obtaining a highly reliable wiring connection between multilayer wirings and a method for manufacturing the multilayer wiring board. There is to do.
  • the multilayer wiring board of the present invention includes a lower layer wiring and an upper layer wiring formed on the lower layer wiring through an interlayer insulating layer, and the interlayer insulating layer includes A multi-layered wiring board in which contact holes connecting upper layer wiring and lower layer wiring are formed, and a line width region in which regions having different line widths are connected to each other and surrounded by an inner wall forming the contact hole. It is characterized by having come to have.
  • the line force region is formed by connecting regions having different line widths to the region force V surrounded by the inner wall forming the contact hole. .
  • the film thickness of the fired product of the droplets in the region having a relatively small line width is larger than the film thickness of the fired product of the droplets in a region having a relatively large line width. That is, the film thickness distribution of the fired product of the droplets is a film thickness distribution that rises in a region where the line width is relatively small.
  • the fired product of the droplets is higher in the upper wiring than the multilayer wiring board having the conventional contact hole shape (the contact hole shape shown in FIG. 18 (a)). Good contact with. Therefore, it is possible to obtain a highly reliable interconnection between the lower layer wiring and upper layer wiring (a fired product of droplets).
  • the multilayer wiring board of the present invention is a multilayer wiring board including a lower layer wiring and an upper layer wiring formed above the lower layer wiring.
  • the wiring is formed by dropping droplets containing wiring material, and the wiring pattern force of the lower layer wiring is composed of a line width region in which regions having different line widths are connected. A region having a relatively small line width is disposed in a region overlapping with the upper layer wiring of the lower layer wiring.
  • the lower layer wiring is formed by dropping a droplet containing a wiring material, and regions having different line widths are connected to the wiring pattern force of the lower layer wiring.
  • the line force is a region force, and the region force having a relatively small line width among the regions having different line widths is arranged in a region overlapping the upper layer wiring of the lower layer wiring.
  • the fired product of the droplets rising in the region where the line width is small comes into contact with the upper wiring. Therefore, according to said structure, the multilayer wiring board which can produce a lower layer wiring and the connection part electrically connected with this lower layer wiring simultaneously is realizable.
  • the method for manufacturing a multilayer wiring board according to the present invention includes a contact hole forming step of forming a contact hole that connects the upper layer wiring and the lower layer wiring in the interlayer insulating layer. And a connection part forming step of forming a connection part for conducting the upper layer wiring and the lower layer wiring by dropping a droplet containing a wiring material into the contact hole.
  • the contact hole forming step the regions surrounded by the inner walls forming the contact holes are mutually!
  • the contact hole is formed so as to have a line width region in which regions having different line widths are connected to each other.
  • the regions surrounded by the inner walls forming the contact holes are mutually! Since the contact hole is formed so that the regions having different line widths are connected to each other, the liquid droplets dropped in the connection portion forming step are out of the regions having different line widths.
  • the line width is relatively small and it rises in the area.
  • the film thickness of the connection portion in the region having a relatively small line width is larger than the film thickness of the connection portion in the region having a relatively large line width. That is, the film thickness distribution at the connection portion is a film thickness distribution that rises in a region where the line width is relatively small.
  • connection portion is in good contact with the upper layer wiring. Therefore, it is possible to obtain a highly reliable interconnection between multilayer wirings between the lower layer wiring and the upper layer wiring.
  • the method for manufacturing a multilayer wiring board according to the present invention forms a partition on the substrate, and the regions surrounded by the partition are connected to regions having different line widths.
  • the multilayer wiring forming method described in Patent Document 1 it is possible to obtain a connection between the upper wiring portion and the lower wiring portion without disconnection and high reliability.
  • the first metal is arranged using photolithography technology. A plurality of processes such as a process of forming a mask layer in the through hole portion of the wire film and a mesa etching process are required. For this reason, the multilayer wiring forming method described in Patent Document 1 causes a reduction in work efficiency and an increase in cost.
  • the partition in the partition formation step, the partition is formed on the substrate, and the region surrounded by the partition is a line width region in which regions having different line widths are connected. Since the partition wall is formed, when the droplet containing the wiring material is dropped in the wiring forming process, the droplet exhibits the above-described ink behavior characteristics. That is, the dropped liquid droplet rises in a region having a relatively small line width among regions having different line widths.
  • the upper layer wiring formation step in the upper layer wiring formation step, the upper layer wiring is arranged above the lower layer wiring so as to overlap the region having a relatively small line width among the regions having different line widths.
  • a fired product of droplets rising in a relatively small line width comes into contact with the upper layer wiring. Therefore, according to the above configuration, it is possible to simultaneously create a lower layer wiring and a connection portion that conducts with the lower layer wiring.
  • a region having a relatively small line width among regions having different line widths is formed as a connection portion, and a region having a relatively large line width among regions having different line widths. Is formed as a lower layer wiring.
  • the manufacturing process can be omitted by using the above-described ink behavior characteristics. For this reason, according to said structure, a manufacturing process can be shortened and it becomes possible to obtain the powerful wiring connection between multilayer wiring.
  • FIG. 1 (a) shows ink behavior characteristics when ink is dropped on a protruding pattern as a pattern in which regions having different line widths are connected. It is a top view which shows composition.
  • ⁇ 1 (b)] is a graph showing the film thickness distribution of an ink firing formed by dropping ink onto the protruding pattern shown in FIG. 1 (a).
  • FIG. 2 (a) is a plan view showing ink behavior characteristics when ink is dropped on a constricted pattern as a pattern in which regions having different line widths are connected, and shows the configuration of the constricted pattern.
  • ⁇ 2 (b)] is a graph showing the line width ratio dependency of the film thickness of an ink fired product formed by dropping ink on the constricted pattern shown in FIG. 2 (a).
  • ⁇ 3 (a)] is a top view showing the configuration of the multilayer wiring board according to the embodiment of the present invention.
  • FIG. 3 (b) is a cross-sectional view taken along the line ⁇ - ⁇ ′ in FIG. 3 (a).
  • FIG. 4 (a) is a top view showing the configuration of the multilayer wiring board when the contact hole region has four protruding regions.
  • FIG. 4 (b) is a cross-sectional view taken along the line ⁇ - ⁇ in FIG. 4 (a).
  • FIG. 5 (a) is a top view showing the configuration of the multilayer wiring board when the contact hole region has three protruding regions.
  • FIG. 5 (b) is a sectional view taken along line IV-IV ′ in FIG. 5 (a).
  • FIG. 6 (a) is a cross-sectional view showing a configuration of a multilayer wiring board in which a contact auxiliary material is provided in a contact hole when the contact hole region has two protruding regions.
  • FIG. 6 (b) is a cross-sectional view showing a configuration of a multilayer wiring board in which a contact auxiliary material is provided in the contact hole when the contact hole region has four protruding regions.
  • FIG. 6 (c) is a cross-sectional view showing a configuration of a multilayer wiring board in which a contact auxiliary material is provided in the contact hole when the contact hole region has three protruding regions.
  • FIG. 7 (a) is a top view showing the configuration of the multilayer wiring board when the contact hole region has a constricted pattern.
  • FIG. 7 (b) is a cross-sectional view taken along line V-V ′ in FIG. 7 (a).
  • FIG. 8 (a) is a top view showing another configuration of the multilayer wiring board when the contact hole region has a constricted pattern.
  • FIG. 8 (a) is a sectional view taken along line VI-VI ′ in FIG. 8 (a).
  • FIG. 9 (a) is a top view showing still another configuration of the multilayer wiring board when the contact hole region has a constricted pattern.
  • FIG. 9 (b) is a sectional view taken along line VII-VII ′ in FIG. 9 (a).
  • FIG. 10 (a) is a cross-sectional view showing the configuration of a multilayer wiring board in which a contact auxiliary material is provided in the contact hole in the case of the contact hole region shown in FIGS. 7 (a) and 7 (b). is there.
  • FIG. 10 (b) is a cross-sectional view showing the configuration of a multilayer wiring board in which a contact auxiliary material is provided in the contact hole in the case of the contact hole region shown in FIGS. 8 (a) and 8 (b). is there.
  • FIG. 10 (c) is a cross-sectional view showing the configuration of a multilayer wiring board in which a contact auxiliary material is provided in the contact hole in the case of the contact hole region shown in FIGS. 9 (a) and 9 (b). is there.
  • FIG. 11 (a)] is a cross-sectional view showing various steps of a multilayer wiring forming method according to another embodiment of the present invention.
  • FIG. 11 (b)] is a cross-sectional view showing various steps of the multilayer wiring forming method of another embodiment of the present invention.
  • FIG. 11C is a cross-sectional view showing various steps of a multilayer wiring forming method according to another embodiment of the present invention.
  • FIG. 11 is a cross-sectional view showing various steps of a multilayer wiring forming method according to another embodiment of the present invention.
  • FIG. 11 is a cross-sectional view showing various steps of a multilayer wiring forming method according to another embodiment of the present invention.
  • FIG. 11 (D) is a cross-sectional view showing various steps of a multilayer wiring forming method according to another embodiment of the present invention.
  • FIG. 11 is a cross-sectional view showing various steps of a multilayer wiring forming method according to another embodiment of the present invention.
  • [11 (h)] is a plan view showing a wiring guide formed on the substrate.
  • FIG. 12 shows a bank forming process in a multilayer wiring forming method according to another embodiment of the present invention.
  • An example of the shape of the formed line is shown.
  • (A) to (d) are plan views showing a line having a protruding pattern, and (e) to (h) are shown in (a) to (d).
  • FIG. 2 is a cross-sectional view taken along line A—A ′ of the multilayer wiring board manufactured when the shown line is formed, and (i) to (1) are plan views showing the line having a constricted pattern, and (m) to ( p) is a cross-sectional view taken along line BB ′ of the multilayer wiring board manufactured when the lines shown in (i) to (l) are formed.
  • FIG. 13 shows still another example of the shape of the line formed in the bank forming step in the multilayer wiring forming method according to another embodiment of the present invention.
  • (A) and (b) each have a protruding pattern.
  • (C) and (d) are cross-sectional views taken along line AA ′ of the multilayer wiring board manufactured when the lines shown in (a) and (b) are formed.
  • (E) and (f) are plan views showing a line having a constricted pattern, and (g) and (h) are manufactured when the line shown in (e) and (f) is formed.
  • FIG. 6 is a cross-sectional view of the multilayer wiring board taken along the line BB ′.
  • ⁇ 14 (a)] is an explanatory view schematically showing the ink dropping position on the line formed in the bank forming step when the line has a protruding pattern.
  • ⁇ 14 (b)] is an explanatory view schematically showing the ink dropping position on the line formed in the bank forming step when the line has a constricted pattern.
  • FIG. 15 is a plan view showing the arrangement of gate lines and source lines in a liquid crystal display device.
  • FIG. 16 (a) Distribution of film thicknesses of gate wiring and source wiring in the liquid crystal display device of FIG. 15 when gate wiring and source wiring are formed by the multilayer wiring forming method of another embodiment of the present invention. It is AA 'sectional drawing which shows this.
  • FIG. 16 (b) AA ′ cross-sectional view showing the film thickness distribution of the gate wiring and source wiring in the liquid crystal display device of FIG. 15 when the gate wiring and source wiring are formed by the conventional technique (sputtering method) It is.
  • FIG. 17 (a) is a cross-sectional view showing various steps of a conventional multilayer wiring forming method.
  • FIG. 17 (b) is a cross-sectional view showing various steps of a conventional multilayer wiring forming method.
  • FIG. 17 (c) is a cross-sectional view showing various steps of a conventional multilayer wiring forming method.
  • FIG. 17 (d) is a cross-sectional view showing various steps of a conventional multilayer wiring forming method.
  • FIG. 17 (e) is a cross-sectional view showing various steps of a conventional multilayer wiring forming method.
  • FIG. 17 ( ⁇ ) is a cross-sectional view showing various steps of a conventional multilayer wiring forming method.
  • FIG. 17 (g) is a cross-sectional view showing various steps of a conventional multilayer wiring forming method.
  • FIG. 17 (h) is a cross-sectional view showing various steps of a conventional multilayer wiring forming method.
  • FIG. 17 (0) is a cross-sectional view showing various steps of a conventional multilayer wiring forming method.
  • FIG. 17 (j) is a cross-sectional view showing various steps of a conventional multilayer wiring forming method.
  • FIG. 18 (a) is a top view showing a configuration of a conventional multilayer wiring board.
  • FIG. 18 (b) is a cross-sectional view taken along the line XX ′ in FIG. 18 (a).
  • FIG. 18 (c) is a cross-sectional view showing the configuration of the multilayer wiring board in which the depth of the contact hole is further increased.
  • the multilayer wiring forming method of the present embodiment relates to a method of forming a wiring by dropping a droplet made of a wiring material.
  • the inventor of the present application drops a droplet containing a wiring material (hereinafter simply referred to as ink) onto a line width region where regions having different line widths are connected to each other.
  • ink a wiring material
  • Figures 1 (a) and 1 (b) show the ink behavior characteristics when ink is dropped onto a protruding pattern (gate pattern) as a pattern in which regions having different line widths are connected.
  • a) is a plan view showing the configuration of the protruding pattern
  • FIG. 1 (b) is a graph showing the film thickness distribution in the I ⁇ cross section of the fired ink obtained by dropping the ink onto the protruding pattern.
  • the protruding pattern 1 has a thick line region 2 and a thin line region 3.
  • the thick line region 2 has a line width 2a
  • the thin line region 3 has a line width 3a.
  • Line width 2a is larger than line width 3a.
  • the thin line region 3 protrudes from the thick line region 2 by a length B.
  • “Pattern” as used herein refers to ink dripping • In addition to ink firing product patterns (wiring patterns) obtained by firing, ink is dropped. It also includes a line pattern for doing this.
  • the ink fired product When ink is dropped onto such a protruding pattern 1 and fired, the ink fired product has a difference in film thickness between the thick line region 2 and the thin line region 3. As shown in FIG. 1 (b), the thin film region 3 having the line width 3a is larger than the thick line region 2 having the line width 2a.
  • the film thickness distribution of the ink fired product in the ⁇ - ⁇ cross section is a distribution in which the ink fired product rises in the thin line region 3 having a relatively narrow line width.
  • the inventor of the present application has found an ink behavior characteristic that when ink is dropped onto the protruding pattern, the dropped ink burned product rises in the thin line region.
  • the inventor of the present application has found that the above-mentioned ink behavior characteristic occurs even when ink is dropped on a constricted pattern.
  • the ink behavior characteristics when ink is dripped onto the constricted pattern are described below based on Fig. 2 (a) and (b).
  • FIGS. 2 (a) and 2 (b) show the ink behavior characteristics when ink is dropped on a constriction pattern as a line width region in which regions having different line widths are connected.
  • a) is a plan view showing the configuration of the constricted pattern
  • FIG. 2 (b) is a graph showing the dependence of the burned product of the ink formed by dropping ink on the constricted pattern on the line width ratio (thick line region).
  • 6 is a graph showing the film thickness of each region when the line width 6a of the thin line region 6 is changed with the line width 5a of the region 5 and the line width 7a of the thick line region 7 being 40 m (—constant).
  • the constricted pattern 4 has a thick line region 5, a thin line region (constricted region) 6, and a thick line region 7.
  • the thick line region 5 and the thick line region 7 have a line width 5a and a line width 7a, respectively, and the thin line region 6 has a line width 6a.
  • Line width 5a and line width 7a are larger than line width 3a. That is, the constriction pattern 4 has a configuration in which the portion of the fine line region 6 is constricted.
  • the line width 5a is the same as the line width 7a.
  • the ink burned product When ink is dropped onto such a constricted pattern 4 and baked, the ink burned product has a thick line region 5 and a difference in film thickness between the thick line region 7 and the thin line region 6.
  • the film thickness distribution of the fired ink product has a distribution such that the fired ink product rises in the thin line region 6 having a relatively narrow line width.
  • the film thickness of the ink fired product in the fine line region 6 depends on the line width ratio depending on the line width ratio between the thick line region 5 and the fine line region 6. Indicates. That is, in the thin line region 6 The difference in film thickness between the ink burned product and the ink burned product in the thick line region 5 increases as the line width ratio between the thick line region 5 and the thin line region 6 (line width 5aZ line width 6a) increases. .
  • the line width 5a of the thick line region 5 and the line width 7a of the thick line region 7 are 40 ⁇ m (constant), and the line width 6a of the thin line region 6 is changed.
  • the thicknesses of the ink fired products in the thick line region 5 and the thick line region 7 are substantially constant even when the line width of the thin line region 6 is changed.
  • the film thickness of the ink fired product in the fine line region 6 increases as the line width 6a of the fine line region 6 decreases.
  • the direction defining "line width” is the longitudinal direction (extension direction) in each of the "region having a relatively small line width” and the "region having a relatively large line width”.
  • the vertical direction That is, when the line width region has a protruding pattern, the line width 3a of the fine line region (projection region) 3 is defined in a direction perpendicular to the longitudinal direction of the fine line region 3 as shown in FIG. Width.
  • the line width 2 a of the thick line region 2 is a width defined in a direction perpendicular to the longitudinal direction of the thick line region 2.
  • the line width 6a of the constricted region 6 is a width defined in a direction perpendicular to the longitudinal direction of the fine line region 6.
  • the line width 5a′7a of the thick line regions 5 ⁇ 7 is a width defined in a direction perpendicular to the longitudinal direction of the thick line regions 5 ⁇ 7.
  • the multilayer wiring board of the present embodiment utilizes the ink behavior characteristics described above. By utilizing this ink behavior characteristic, it is possible to obtain a multilayer wiring connection with high connection reliability.
  • the multilayer wiring board of the present embodiment will be described with reference to FIGS. 3 (a) ⁇ 0)) to FIG. 5 ( & ) • (b).
  • Figures 3 (a) and (b) show the configuration of the multilayer wiring board of this embodiment.
  • 3 (a) is a top view
  • FIG. 3 (b) is a cross-sectional view along II II ′ in 03 (a).
  • the multilayer wiring board of the present embodiment (hereinafter referred to as the present multilayer wiring board) includes a lower layer wiring 8 and an upper layer wiring 10. Yes.
  • an interlayer insulating layer 9 is provided between the lower layer wiring 8 and the upper layer wiring 10.
  • a contact hole 11 for connecting (connecting) the lower layer wiring 8 and the upper layer wiring 10 is formed in the interlayer insulating layer 9.
  • an ink fired product 12 is formed in the contact hole 11.
  • the ink fired product 12 is obtained by dropping and firing ink into the contact hole 11. Then, when the ink fired product 12 comes into contact with the lower layer wiring 8 and the upper layer wiring 10, the lower layer wiring 8 and the upper layer wiring 10 are electrically connected.
  • the contact hole region has the protruding pattern.
  • the “contact hole region” here refers to a region surrounded by the inner wall 13 that forms the contact hole 11.
  • the contact hole region includes a thick line region 13A, a protruding region 13B, and a protruding region 13C, and the thick line region 13A, the protruding region 13B, and the protruding region 13C are connected to each other.
  • the protruding region 13B and the protruding region 13C are configured such that the force of the thick line region 13A also protrudes.
  • the line width of the protruding area 13B ′ 13C is smaller than the line width of the thick line area 13A.
  • the contact hole region in the multilayer wiring board may be a line width region in which the line widths of the contact hole regions are different from each other.
  • This multilayer wiring board manufacturing method includes a contact hole forming step of forming a contact hole 11 connecting the upper layer wiring 10 and the lower layer wiring 8 in the interlayer insulating layer 9, and a wiring material in the contact hole 11
  • the contact hole forming step the region surrounded by the inner wall 13 forming the contact hole 11 (contact hole region) force The contact is formed so as to have a line width region in which regions having different line widths are connected. Form a hole.
  • the film thickness of the ink fired product 12 in the protruding region 13B and the protruding region 13C is larger than the film thickness of the ink fired product 12 in the thick line region 13A. That is, the film thickness distribution of the ink baked product 12 is a distribution in which the ink baked product 12 rises in the protruding region 13B and the protruding region 13C.
  • the fired ink 12 is in good contact with the upper wiring 10, compared to the multilayer wiring board having the contact hole shape shown in FIG. Therefore, it is possible to obtain a highly reliable wiring connection between the lower layer wiring 8 and the upper layer wiring 10 (ink baked product 12).
  • the contact hole region shown in FIG. 3 (a) has a configuration having two protruding regions.
  • the contact hole region in the multilayer wiring board is not particularly limited as long as it has at least one protruding region. If the contact hole region has at least one protruding region, the ink behavior characteristic in the above-described protruding pattern is shown, and it is possible to obtain a highly reliable connection between multilayer wirings.
  • FIG. 4 (a) is a top view
  • FIG. b) is a sectional view taken along line IV-IV ′ in FIG. 5 (a).
  • an interlayer insulating layer 9 ′ is provided between the lower layer wiring 8 and the upper layer wiring 10 ′. Further, a contact hole 11 for connecting the lower layer wiring 8 and the upper layer wiring 10 'is formed in the interlayer insulating layer 9'. An ink fired product 12 is formed in the contact hole 11 ′. Further, as shown in FIG. 4 (a), the upper layer wiring 10 ′ has a cross wiring pattern, and the contact holes 11, are provided at the intersection of the cross wiring pattern in the upper layer wiring 10 ′.
  • the contact hole region includes a thick line region 13′A and a protruding region 13
  • the thick line area 13'A and the protruding areas 13'B-13'E are connected to each other.
  • Each of the protruding regions 13 ′ to 13 ′ has a thick region 13 ′ repulsive force.
  • the line width of the protruding regions 13 ′ to 13 ′ is smaller than the line width of the thick line region 13 ′.
  • the film thickness of the ink fired product 12 in the protruding regions 13 ′ B to 13 and E is larger than the film thickness of the ink fired product 12 in the thick line regions 13 and A. ing. That is, the film thickness distribution of the ink fired product 12 is a distribution in which the ink fired product 12 rises in the protruding regions 13 and B to 13′E.
  • the ink fired product 12 comes into contact at four points of the upper layer wiring 10 ′. Therefore, in the multilayer wiring board shown in FIGS. 4 (a) and 4 (b), the fired ink 12 formed in the contact hole 11 ′ comes into contact with the upper layer wiring 10 ′. . Therefore, it is possible to obtain a more reliable multilayer interconnection between the lower layer wiring 8 and the upper layer wiring 10 ′.
  • the upper layer wiring 10 ' has a cross wiring pattern.
  • the wiring pattern of the upper layer wiring 10' is the cross wiring. It is not limited to patterns.
  • the contact hole region has a shape matching the upper layer wiring pattern. Therefore, it is possible to cope with the case where the upper layer wiring is a thin wire and it is possible to form a low resistance contact hole.
  • the contact hole region in the multilayer wiring board may have three protruding regions.
  • a contact hole 11 ′ ′ for connecting the lower layer wiring 8 and the upper layer wiring 10 ′ ′ is formed in the interlayer insulating layer 9 ′.
  • upper layer wiring 10 has a T-shaped wiring pattern
  • contact hole 11 '' has a T-shaped wiring pattern in upper layer wiring 10 '.
  • the contact hole region has the force of the thick line region 13′′A and the protruding region 13′′ ⁇ ⁇ 13′′D, and the thick line region 13 ′, ⁇ Protruding region 13 '' ⁇ ⁇ 13 '' D and each other It is connected.
  • the protruding regions 13 ′ ′ to 13 ′ ′ D are projected from the thick line regions 13 ′ and A, respectively. Then, the line width of the projecting regions 13 ′ ′ to 13′′D should be smaller than the line width of the thick line regions 13 ′ and ⁇ ! /.
  • the film thickness of the ink fired product 12 in the protruding regions 13 ′ B to 13, D is larger than the film thickness of the ink fired product 12 in the thick line regions 13, A. It's getting bigger. That is, the film thickness distribution of the ink baked product 12 is a distribution in which the ink baked product 12 rises in the protruding regions 13′′ ⁇ to 13′′D.
  • the ink fired product 12 comes into contact at three points of the upper layer wiring 10 ', and the lower layer wiring 8 and the upper layer wiring 10' ' It is possible to obtain a highly reliable multi-layer wiring connection.
  • the upper layer wiring 10 ' has a T-junction wiring pattern, but the wiring pattern of the upper layer wiring 10' ' Is not limited to T-junction wiring patterns.
  • the contact hole region has a shape that matches the upper-layer wiring pattern. Therefore, it is possible to cope with the case where the upper layer wiring is a thin wire and to form a contact hole with low resistance.
  • FIGS. 6 (a) to (c) a contact auxiliary material may be further provided in the contact hole.
  • 6A to 6C are cross-sectional views showing the configuration of the multilayer wiring board in which contact auxiliary materials are further provided in the contact holes.
  • FIG. 6A shows the contact hole region as a protruding region.
  • FIG. 6B shows a case where the contact hole region has four protruding regions, and
  • FIG. 6C shows a case where the contact hole region has three protruding regions.
  • a contact auxiliary material 14 is formed in the contact hole 11.
  • An ink fired product 12 or a sputtered film is further formed on the contact auxiliary material 14.
  • the contact auxiliary material 14 assists the contact between the ink fired product 12 and the upper wiring 10. If the contact hole 11 is formed to have a larger aspect ratio, the ink may not reach the upper layer wiring 10 in some cases.
  • the contact auxiliary material 14 is formed in the contact hole 11, the dropped ink rises up to the upper wiring 10. Then, the ink fired product 12 obtained by firing this ink comes into contact with the upper layer wiring 10.
  • the contact auxiliary material 14 is formed by dropping a droplet containing the material of the contact auxiliary material 14 into the contact hole 11.
  • Examples of the material of the contact auxiliary material 14 include metal nanoparticle-containing ink.
  • the multilayer wiring board shown in Figs. 4 (a) ⁇ (b) and Fig. 5 (a) ⁇ (b) has a configuration in which the contact hole region has a protruding pattern.
  • the contact hole area in the multilayer wiring board is not particularly limited as long as it has the above-described ink behavior characteristics.
  • the contact hole region may have a constricted pattern.
  • the contact hole region force may be a combination of protruding patterns and constricted patterns.
  • Fig. 7 shows the configuration of this multilayer wiring board when the contact hole region has a constricted pattern
  • Fig. 7 (a) is a top view
  • Fig. 7 (b) is a diagram in Fig. 7 (a). It is V-V 'sectional drawing.
  • an interlayer insulating layer 19 is provided between the lower layer wiring 18 and the upper layer wiring 110.
  • a contact hole 111 is formed in the interlayer insulating layer 19.
  • An ink fired product 12 is formed in the contact hole 111.
  • the contact hole region includes the constricted region 113A and the thick line regions 113 ⁇ and 113C, and the constricted region 113 ⁇ and the thick line regions 113B and 113C are connected to each other! Te! In other words, this contact hole region has a constricted pattern constricted by the constricted region 113. Further, the line width of the constricted region 113 ⁇ is smaller than the line width of the thick line region 113B ′ 113C. [0074] When ink is dropped into such a contact hole 111, the dropped ink rises in the constricted area 113A. As a result, as shown in FIG. 7 (b), the film thickness of the ink fired product 12 in the constricted region 113A is larger than the film thickness of the ink fired product 12 in the thick line regions 113B and 113C.
  • the fired ink 12 is in good contact with the upper wiring 110. Therefore, it is possible to obtain a highly reliable multilayer wiring connection between the lower layer wiring 18 and the upper layer wiring 110.
  • the contact hole region in the multilayer wiring board is not limited to the contact hole region shown in FIGS. 7 (a) and 7 (b).
  • it may be a contact hole region as shown in FIG. 8 (a) ⁇ (b) or FIG. 9 (a) ⁇ (b).
  • a contact hole 111 ′ for connecting the lower layer wiring 18 and the upper layer wiring 110 ′ is formed in the interlayer insulating layer 19 ′.
  • the upper layer wiring 110 ′ has a cross wiring pattern, and the contact hole 111 ′ is provided at the intersection of the cross wiring pattern in the upper layer wiring 110 ′.
  • the contact hole region includes a constricted region 113′A and thick line regions 113′B to 113′E, and the constricted region 113′A and thick line regions 113′B to 113 'E is connected to each other.
  • the constricted area 113'A is a crossroad pattern that follows the wiring pattern of the upper layer wiring 110 'so that the intersection of this crossroad and the intersection of the crossroad wiring pattern of the upper layer wiring 110' coincide. It has become.
  • thick line regions 113′B to 113′E are formed at the end portions of the pattern along the upper layer wiring 110 of the constricted region 113′A (end portions of the cross road pattern), respectively.
  • the line width of the constricted area 113'A is smaller than the line width of the thick line areas 113'B to 113, E !!
  • a contact hole 111 ′ ′ for connecting the lower layer wiring 18 and the upper layer wiring 110 ′ ′ is formed in the interlayer insulating layer 19 ′′.
  • the upper layer wiring 110 ' is a T-shaped wiring pattern
  • the contact hole 111' ' is a branch of the T-shaped wiring pattern in the upper layer wiring 110'.
  • the contact hole region is composed of the constricted region 113 ′ ′ A and the thick line regions 113, B to 113, D, and the constricted regions 113, A and The thick line regions 113, B to 113, D are connected to each other.
  • the constricted regions 113 ′ and A are T-shaped patterns along the wiring pattern of the upper layer wiring 110 ′ ′.
  • the T-junction pattern and the branching portion of the cross wiring pattern of the upper layer wiring 110 ′ ′ It is supposed to match.
  • thick line regions 113 ′ ′ to 113 ′ ′ D are formed at the end portions of the pattern (the end portions of the T-junction pattern) along the upper layer wiring 110 ′ of the constricted region 113 ′. Further, the line width of the constricted area 113′′ ⁇ is smaller than the line width of the thick line areas 113, B to 113, D.
  • Figures 10 (a) to 10 (c) are cross-sectional views showing the configuration of a multilayer wiring board in which contact auxiliary materials are further provided in the contact holes.
  • Figure 10 (a) is the same as Figure 7 (a) ⁇ (b 10 (b) shows the case of the contact hole region shown in FIGS. 8 (a) and (b), and
  • FIG. 10 (c) shows the case of FIG. (a) ⁇ Shows the case of the contact hole region shown in (b).
  • a contact auxiliary material 14 ′ is formed in the contact hole 111. Then, an ink fired product 12 or a sputtered film is further formed on the contact auxiliary material 14 ′.
  • the contact assisting material 14 assists the contact between the ink fired product 12 and the upper wiring 110. is there. If the contact hole 111 is formed to have a higher aspect ratio, the link may not reach the upper layer wiring 10! /. When the contact assisting material 14 ′ is formed in the contact hole 111, the dropped ink rises up to the upper layer wiring 110. Then, the ink fired product 12 obtained by firing this ink comes into contact with the upper layer wiring 110.
  • a fired product of ink dropped on “a region having a relatively large line width among regions having different line widths” in the contact hole region is referred to as a “lower layer wiring”. It may be a configuration. In such a configuration, for example, the ink fired product 12 dropped on the thick line region 13A in the contact hole region shown in FIG. 3 corresponds to the “lower wiring”.
  • the film thickness distribution of the ink baked product 12 has a distribution such that the ink baked product 12 rises in the protruding region 13B and the protruding region 13C. In other words, in the thick line region 13A, the distribution is such that the ink burned product does not rise.
  • the fired product of the ink dropped on the thick line region 13A can be used as the “lower layer wiring”.
  • the “lower layer wiring” for example, the fired product of ink dropped on the thick line region 13A in FIG. 3A
  • the connection portion for example, FIG. 3A
  • the multilayer wiring board of the first embodiment has a configuration in which regions having different line widths from contact hole region forces are connected.
  • the ink fired product that has been dropped and fired on the contact hole region exhibits the above-described ink behavior characteristics, thereby realizing a highly reliable wiring connection between multilayer wirings.
  • the application example of the ink behavior characteristic described above is not limited to this. In the present embodiment, another example using the above-described ink behavior characteristic will be described.
  • the above-described ink behavior characteristics are used in a multilayer wiring formation method (a manufacturing method of a multilayer wiring board) using an ink jet technique.
  • the multilayer wiring formation method of the present embodiment when forming the multilayer wiring by inkjet technology, the lower layer wiring and the lower layer wiring are formed. It is possible to simultaneously create contact hole wiring (connection part) to be connected to the wiring.
  • the multilayer wiring forming method of this embodiment will be described.
  • the method for manufacturing a multilayer wiring board according to the present embodiment includes a bank (partition) forming step 21, an oleophobic, as shown in FIGS. Ll (a) to (h). It consists of a water treatment process 22, a wiring material application process 23, a firing process 24, a peeling process 25, an interlayer insulating film application process 26, and an etchback process 27.
  • FIG. 11 (a) is a cross-sectional view showing a wiring guide formed on a glass substrate included in the multilayer wiring board.
  • FIG. 11 (h) is a plan view showing a wiring guide formed on a glass substrate included in the multilayer wiring board.
  • a resist material is used and a bank 32 is formed on the substrate 31 by photolithography.
  • the bank 32 is a wiring guide that regulates the flow of ink when ink is dropped in the wiring material application step 23 in the subsequent stage.
  • a region surrounded by the inner wall of the bank 32 formed on the substrate 31 becomes a line 33 forming a lower layer wiring. That is, the line 33 is a guide along the lower layer wiring pattern to be formed.
  • the wiring guide is formed so as to form a pattern in which regions having different line widths are connected during the bank forming step.
  • the ink exhibits the ink behavior characteristics described above. In other words, among the areas where the ink has different line widths, the line width is relatively small and the areas rise.
  • FIG. 11 (h) shows a configuration example when the line forming the lower layer wiring has a protruding pattern.
  • the line 33 has a wiring forming region 34 and a protruding region 35.
  • the protruding area 35 is projected from the wiring forming area 34. Yes.
  • the line width 35a of the protruding region 35 is smaller than the line width 34a of the wiring forming region 34.
  • the substrate 31 a glass substrate is generally used.
  • the substrate 31 is not particularly limited as long as it has necessary properties such as desired transparency and mechanical strength for the purpose of constituting the liquid crystal element.
  • the substrate 31 may be a plastic substrate.
  • the resin composition for forming the bank 32 a resist material is used, but a photosensitive acrylic resin may be used.
  • a photosensitive acrylic resin may be used.
  • the photosensitive acrylic resin since the photosensitive acrylic resin is transparent, the manufacturing process can be shortened without the need for a subsequent peeling process.
  • a photolithographic technique is preferably used as a patterning method for the line 33 formed by the bank 32. Further, in the bank forming step 21, the photosensitive acrylic resin is patterned with a space width of the order of several / zm. Further, the film thickness of the bank 32 formed by this patterning is several thousand A (several hundred nm) to several ⁇ m.
  • the hydrophilic / water-repellent treatment step 22 is a process for imparting hydrophilic / water-repellent properties to the bank 32 or the track 33. More specifically, it is a step of imparting a property (hydrophilicity) that easily wets the ink to the line 33 while imparting a property (water repellency) that is easy to play to the ink to the bank 32.
  • the wiring material application process 23 is shown in FIG. 11 (c).
  • a pattern forming device (not shown) is used to drop ink 36 that also has a wiring material force onto the line 33 on the substrate 31.
  • the ink 36 dropped on the track 33 is the ink described above. Due to the behavioral characteristics, it rises in the protruding area 35.
  • the water repellency is imparted to the bank 32 or the line 33 in the water repellency treatment step 22. For this reason, even when the dropping position (landing position) is deviated and the ink 36 is dropped onto the bank 32, the ink 36 is repelled by the water repellent film of the bank 32 and drawn into the line 33.
  • the ink 36 is a metal nanoparticle-containing ink containing metal nanoparticles.
  • the composition of the ink 36 is mostly S ink solvent, and the solid content (metal nanoparticles) is several vol% to 10 vol%.
  • As the metal nanoparticles contained in the ink 36 silver (Ag) -based, copper (Cu) -based and aluminum (A1) -based particles are suitable.
  • the ink solvent either a solvent made of a polar material or a solvent made of a nonpolar material may be used.
  • a solvent made of a polar material examples include methyl carbitol and butyl carbitol.
  • the nonpolar material includes, for example, tetradecane.
  • the lower layer wiring and the contact hole wiring (connection portion) are simultaneously formed by performing a baking process and removing the ink solvent component in the ink 36.
  • the fired product of the ink 36 dropped onto the wiring formation region 34 of the line 33 finally becomes the lower layer wiring 37.
  • the fired power of the ink 36 dripped onto the projecting region 35 of the line 33 is finally a contact hole wiring (connection portion) 38 that connects the upper layer wiring and the lower layer wiring.
  • the vacuum, air, N atmosphere, or N / O mixing ratio is set.
  • the bank 32 forming the line 33 is peeled and removed.
  • an interlayer insulating film 39 is applied to the substrate 31 on which the lower layer wiring and the contact hole wiring are formed.
  • the interlayer insulating film 37 for example, an SOG (Spin On Glass) film may be used.
  • the SOG film is a silicon oxide film formed by a coating method (SOD; Spin On Deposition), and is also called a coated silicon oxide film.
  • SOD Spin On Deposition
  • the interlayer insulating film can be formed by a simple method (coating method) by spin coating.
  • a method of forming the interlayer insulating film 39 a method of forming a silicon oxide film (SiO film) by a chemical vapor deposition (CVD) method or a sputtering method is used.
  • the interlayer insulating film 39 After forming the interlayer insulating film 39, the interlayer insulating film is formed by a technique called etch back.
  • the entire surface is etched to flatten the surface of the interlayer insulating film 39. This etching is performed until the contact hole wiring 38 is exposed.
  • an upper layer wiring is formed on the surface of the interlayer insulating film 39 where the contact hole wiring 38 is exposed.
  • the upper layer wiring may be formed by a conventional sputtering method or may be formed by an ink jet technique.
  • the line for forming the lower layer wiring is formed in the bank forming process so as to form a line width pattern in which regions having different line widths are connected. . Therefore, when the ink is dropped in the wiring material application process, the ink exhibits the ink behavior characteristics described above. That is, the ink rises in a region having a relatively small line width among the regions having different line widths, and the lower layer wiring and the contact hole wiring (connection portion) electrically connected to the lower layer wiring are simultaneously formed. It can be created.
  • a region force contact hole wiring having a relatively small line width among regions having different line widths is formed, and a relatively line is formed among regions having different line widths.
  • a conventional multilayer wiring forming method includes a wiring forming step and a contact hole forming step. Then, for each of the wiring forming process and the contact hole forming process, a deposition process, a photolithography process, an etching process, and a peeling process are performed. On the other hand, in this multilayer wiring formation method, if photolithography is performed once to form a bank in the bank formation process, a lower layer wiring and a contact hole wiring (connection portion) connected to the lower layer wiring are created simultaneously. can do.
  • this multilayer wiring formation method the deposition process, the photolithographic process, the etching process, and the peeling process for forming contact holes are omitted by using the ink behavior characteristics described above. Can do. For this reason, according to this multilayer wiring forming method, it is possible to shorten the manufacturing process and obtain a highly reliable wiring between the multilayer wirings.
  • this multilayer wiring forming method first, a lower layer wiring and a contact hole wiring (connection portion) connected to the lower layer wiring are formed at the same time (bank forming process to peeling process), and then an interlayer insulating film is formed. It is formed (interlayer insulating film coating process). For this reason, an interlayer insulating film with good step coverage can be obtained.
  • a wiring material is embedded in a contact hole region formed in the interlayer insulating film by a sputtering method.
  • the step coverage of the interlayer insulating film deteriorates due to the influence of the base such as the cross-sectional shape of the contact hole (reverse taper shape, large aspect ratio).
  • the base such as the cross-sectional shape of the contact hole (reverse taper shape, large aspect ratio).
  • an interlayer insulating film is applied to a wide area other than the contact hole area (area where the contact hole wiring is formed) in the interlayer insulating film coating process. Therefore, it is less susceptible to the influence of the substrate such as the cross-sectional shape of the contact hole (usually reverse tapered). As a result, an interlayer insulating film with good step coverage can be obtained.
  • the bank 32 is formed in the bank forming step 21 so that the line 33 has a protruding pattern.
  • the line formed in the bank forming process is not limited to the above protruding pattern. It has a line width region that shows the above ink behavior characteristics and is connected with regions having different line widths!
  • the line formed in the bank forming process may have a constricted pattern. Yes.
  • the lines formed in the bank formation process may have a configuration in which protruding patterns and constricted patterns are combined! /.
  • the line formed in the bank forming step is formed so that the line width force of the line width region is relatively large, and the overlapping portion of the region and the upper layer wiring is relatively large. Is preferred.
  • the contact area between the fired product (contact hole wiring) of the ink dropped onto the relatively small line width of the line width area and the upper layer wiring is increased.
  • the contact hole wiring that conducts the lower layer wiring and the upper layer wiring has a low resistance, and the current density is reduced, so that a multilayer wiring board that is less likely to be disconnected can be realized.
  • FIGS. (A) to (p) in FIG. 12 show an example of the shape of the line formed in the bank forming step in the multilayer wiring forming method
  • FIGS. (A) to (p) in FIG. 12 show an example of the shape of the line formed in the bank forming step in the multilayer wiring forming method
  • FIGS. (A) to (p) in FIG. 12 show an example of the shape of the line formed in the bank forming step in the multilayer wiring forming method
  • FIGS. (A) to (p) in FIG. 12 show an example of the shape of the line formed in the bank forming step in the multilayer wiring forming method
  • FIG. 12 show an example of the shape of the line formed in the bank forming step in the multilayer wiring forming method
  • FIG. 12 show an example of the shape of the line formed in the bank forming step in the multilayer wiring forming method
  • FIG. 12 show an example of the shape of the line formed in the bank forming step in the multilayer wiring forming method
  • FIG. 12 show an example of
  • FIG. 12 are plan views showing a line having a constricted pattern, and (m) to (p) in FIG.
  • FIG. 5 is a cross-sectional view taken along the line BB ′ of the multilayer wiring board manufactured when the lines shown in (i) to (l) are formed. Note that (a) to (d) in Fig. 12 and (i) to (l) in Fig. 12 clearly indicate the upper layer wiring in order to facilitate the distribution of the relationship between the upper layer wiring and the lower layer wiring. is doing.
  • the line 133 has a wiring formation region 134 and a protruding region 135.
  • the protruding area 135 is shaped so as to protrude in three paths perpendicular to the wiring forming area 134.
  • the upper layer wiring 140 is formed so as to overlap at least the protruding region 135. Note that “overlap” means that the orthogonal projections projected onto the substrate match.
  • the multilayer wiring board is manufactured by forming the upper layer wiring 140 so as to be connected to the contact hole wiring 138 through an interlayer insulating film coating process and an etch back process.
  • the contact hole wiring 138 formed simultaneously with the lower layer wiring 137 is connected to the upper layer wiring 140.
  • An interlayer insulating film 139 is provided between the lower layer wiring 137 and the upper layer wiring 140. This interlayer insulating film 139 is formed in the interlayer insulating film coating process.
  • a passivation film 141 is further formed on the upper wiring 140.
  • the passivation film 144 has a function of preventing moisture absorption.
  • the nossivation film 141 is formed on the upper wiring 140 by depositing, for example, a SiN film or the like by the CVD method.
  • the protruding region may have a "U" shape as shown in (b) of FIG. That is, the protruding region 135 ′ may have a shape that protrudes vertically in three paths with respect to the wiring formation region 134 ′, and is bent vertically so that the protruding three paths merge with each other. Even when the line 133 ′ ink having such a shape is dropped, the contact hole wiring 138 ′ formed at the same time as the lower layer wiring 137 ′ becomes the upper layer wiring 140 as shown in FIG. It is possible to have a configuration in contact with '.
  • the protruding region may have a shape as shown in (c) of FIG.
  • the protruding region 135 ′ ′ may have a shape extending zigzag perpendicularly to the wiring forming region 134 ′ ′.
  • the protruding region may have a shape as shown in (d) of FIG.
  • the protruding region 135 ′ ′ ′ may have a shape extending in a “S” shape with respect to the wiring forming region 134 ′ ′′.
  • the shape of the line includes the shapes shown in (i) to (l) in FIG.
  • the line 233 has a wiring formation region 234 and a constricted region 235, and is constricted by the constricted region 235.
  • the constricted area 235 is a wiring It has three passages having a line width smaller than the line width of the formation region 234 and extending parallel to the longitudinal direction of the wiring formation region 234.
  • the upper layer wiring 240 is formed so as to overlap at least the constricted region 235!
  • the multilayer wiring board is manufactured by forming the upper layer wiring 240 so as to be connected to the contact hole wiring 238 through an interlayer insulating film coating process and an etch back process.
  • the contact hole wiring 238 formed simultaneously with the lower layer wiring 237 is connected to the upper layer wiring 240.
  • An interlayer insulating film 239 is provided between the lower layer wiring 237 and the upper layer wiring 240. This interlayer insulating film 239 is formed in the interlayer insulating film coating process.
  • a passivation film 241 is further formed on the upper layer wiring 240.
  • the passivation film 241 has a function of preventing moisture absorption.
  • the nossivation film 241 is formed on the upper wiring 240 by depositing, for example, a SiN film or the like by the CVD method.
  • the constricted region may have a shape as shown in (j) of FIG. That is, the constricted region 235 ′ has a line width smaller than the line width of the wiring formation region 234 ′ and extends in parallel with the longitudinal direction of the wiring formation region 234 ′, in addition to the three passages. It has a passage that crosses vertically. Even when ink is dripped onto the line 234 ′ having such a shape, the contact hole wiring 238 ′ formed simultaneously with the lower layer wiring 237 ′ becomes the upper layer wiring 240 as shown in FIG. It is possible to have a configuration in contact with '.
  • the constricted region may have a shape as shown in (k) of FIG.
  • the constricted region 235 ′ ′ has a line width smaller than the line width of the wiring formation region 234 ′ ′ and extends zigzag in parallel with the longitudinal direction of the wiring formation region 234 ′. It has two passages.
  • the constricted region may have a shape as shown in (1) of FIG. Shown in the figure
  • the constricted region 235 ′ ′′ has a line width smaller than the line width of the wiring forming region 234 ′ ′′, and is formed in an “S” shape in parallel with the longitudinal direction of the wiring forming region 234 ′ ′′.
  • the shape of the force line explaining the shape of the line when the upper layer wiring and the lower layer wiring are arranged orthogonal to each other is limited to this. It is not done.
  • this multilayer wiring forming method can be applied even when the upper layer wiring and the lower layer wiring are not arranged orthogonal to each other as shown in (a) to (h) of FIG. .
  • (A) to (h) in FIG. 13 show still another example of the shape of the line formed in the bank forming step in the multilayer wiring forming method.
  • FIG. 14 is a plan view showing a line having a protruding pattern, and (c) and (d) in FIG.
  • FIG. 13 are multilayers manufactured when the line shown in (a) and (b) in FIG. 13 is formed.
  • FIG. 13 (e) and (f) are plan views showing a line having a constricted pattern, and (g) and (h) in FIG.
  • FIG. 14 is a BB ′ cross-sectional view of a multilayer wiring board manufactured when the lines shown in (e) and (f) in FIG. 13 are formed.
  • the upper layer wiring 340 is bent in a “ ⁇ ” shape, and the lower layer wiring 337 is arranged so as to overlap at the bent portion of the upper layer wiring 340. ing.
  • the protruding region 335 has a shape that follows the shape of the bent portion of the upper layer wiring 340, and the wiring forming region 334 It is formed protruding from.
  • the protruding region 335 ′ follows the shape of the crossroads of the upper layer wiring 340 ′.
  • the shape is formed so as to protrude from the wiring formation region 334 ′.
  • the wiring formation region 434 has the " ⁇ " shape of the upper layer wiring 440. It is formed so as to avoid the bent part.
  • the constricted region 435 has a line width smaller than that of the wiring forming region 434, and is formed with a bending force S in a direction opposite to the direction in which the upper layer wiring 440 is bent.
  • the present multilayer wiring forming method can be applied even when the upper wiring is arranged.
  • the upper layer wiring 440 ′ is branched, and the branched upper layer wiring 440 ′ is arranged so as to overlap with a part of the lower layer wiring 437 ′.
  • the wiring formation region 434 ′ is formed so as to be divided at a branched branch portion of the upper layer wiring 440 ′.
  • the constricted region 435 ′ has a line width smaller than that of the wiring forming region 434 ′, and is formed in a “U” shape. Further, the constricted region 435 ′ is formed so as to overlap with the branched portion of the upper layer wiring 440 ′.
  • the ink dripping method is not particularly limited in the wiring material application step of the present multilayer wiring forming method.
  • the ink behavior described above can be achieved even if the ink dripping position is only in a region having a relatively small line width or only in a region having a relatively large line width.
  • FIGS. 14 (a) and 14 (b) are explanatory diagrams schematically showing the ink dripping position on the line formed in the bank formation process, and FIG. 14 (a) shows the case where the line has a protruding pattern.
  • Figure 14 (b) shows the case where the track has a constricted pattern.
  • the region a or the region b can be cited as the ink dropping position.
  • a method of dripping ink (1) A method of dripping ink only in area a and extending ink to area b
  • FIG. 15 is a plan view showing the arrangement of gate lines and source lines in the liquid crystal display device.
  • the liquid crystal display device includes a display element in which pixels are arranged in a matrix, a source driver and a gate driver as drive circuits, a power supply circuit, and the like.
  • Each of the pixels is provided with a display element and a switching element.
  • the display element is provided with a plurality of gate lines and a plurality of source lines intersecting with the gate lines, and the pixel is provided for each combination of the gate lines and the source lines.
  • the liquid crystal display device has a configuration in which a gate line 20 and a source line 21 cross each other.
  • the intersection region 22 between the gate wiring 20 and the source wiring 21 has a configuration in which either the gate wiring 20 or the source wiring 21 is bundled in order to reduce the capacitance between the wirings. That is, in the intersection region 22, the gate wiring 20 and the source wiring 2 Any one of 1 has a constricted pattern. In FIG. 15, the source wiring 21 has a constricted pattern.
  • the gate wiring and the source wiring are formed by the multilayer wiring forming method of the present embodiment, it is possible to suppress an increase in the resistance value of the constricted portion of the source wiring 21.
  • a wiring guide for forming the source wiring 21 is formed on the substrate.
  • the wiring guide formed on the substrate has a constricted pattern, when ink that is a wiring material cover is dropped on the wiring guide in the wiring material application step, the dropped ink is Due to the ink behavior characteristics, it rises at the constricted part of the wiring guide.
  • a baking process is performed in the said baking process. As a result, as shown in FIG. 16A, the formed source wiring 21 becomes thicker in the intersecting region (constricted portion) 22.
  • the wiring resistance value of the constricted portion of the source wiring 21 can be increased without increasing the manufacturing process. Can be suppressed. Further, by controlling the film thickness of the constricted portion of the source wiring 21, the line width of the constricted portion can be made thinner than before, so that the capacitance between the gate and the source can be reduced.
  • the region surrounded by the inner wall forming the contact hole has a line width region in which regions having different line widths are connected to each other. ! /.
  • the regions surrounded by the inner wall surface forming the contact hole are connected to regions having different line widths.
  • a contact hole is formed so as to have a defined line width region. This is a configuration.
  • the fired droplets are in good contact with the upper layer wiring. Therefore, it is possible to obtain a highly reliable wiring connection between the lower layer wiring and the upper layer wiring (sintered droplet).
  • a contact auxiliary material for assisting contact with the upper wiring is formed in the contact hole.
  • the dropped droplet may not rise to the upper wiring.
  • the contact hole is dropped even when the contact hole is formed to have a larger aspect ratio.
  • the liquid droplets rise up to the upper layer wiring.
  • the fired product of the droplet comes into contact with the upper layer wiring.
  • the lower layer wiring is formed by dropping a droplet containing a wiring material, and the wiring pattern force of the lower layer wiring is V, A region having a different line width is connected to each other, and a region having a relatively small line width among the regions having different line widths is overlapped with an upper layer wiring of the lower layer wiring. It is arranged.
  • the method for manufacturing a multilayer wiring board of the present invention has a line width in which a partition is formed on the substrate, and regions surrounded by the partition are connected to regions having different line widths.
  • the above-mentioned ink behavior characteristic raised the area with a relatively small line width.
  • the fired product of the droplet comes into contact with the upper wiring. Therefore, it is possible to realize a multilayer wiring board capable of simultaneously creating a lower layer wiring and a connection portion that is electrically connected to the lower layer wiring. For this reason, it is possible to shorten the manufacturing process and to obtain a highly reliable interconnection between multilayer wirings.
  • the line width region may have a protruding pattern in which a region having a relatively small line width among regions having different line widths protrudes outward.
  • the line width region may have a constricted pattern in which the line width is relatively small among regions having different line widths and the regions are constricted. ,.
  • the method for manufacturing a multilayer wiring board of the present invention may further include an interlayer insulating film coating step of coating an interlayer insulating film on the substrate on which the lower layer wiring is formed after the wiring forming step. preferable.
  • the partition wall is formed, and the surface of the partition wall is subjected to hydrophilic treatment while the partition wall surface is subjected to water repellent treatment. It is preferable to include a water repellent treatment process.
  • the present invention as described above, it is possible to obtain a highly reliable interconnection between the multilayer wiring between the lower layer wiring and the upper layer wiring. Therefore, the present invention can be applied to wiring formation technology, color filter formation technology, or pixel electrode formation technology using an inkjet device.

Abstract

 本発明の多層配線基板は、下層配線(8)と、下層配線(8)上に層間絶縁層(9)を介して形成された上層配線(10)とを備え、層間絶縁層(9)に、上層配線(8)と下層配線(10)とを連絡するコンタクトホール(11)が形成されており、コンタクトホール(11)を形成する内壁(13)に囲まれた領域が、互いに異なる線幅を有する領域としての太線領域(13A)及び突出領域(13B・13C)が連結された線幅領域を有するようになっているので、コンタクトホール(11)にて形成されたインク焼成物(12)の膜厚分布は、突出領域(13B・13C)でせり上がるような分布になり、下層配線(8)と上層配線(10)との間で、信頼性の高い多層配線間結線を得ることが可能になる。

Description

明 細 書
多層配線基板及び多層配線基板の製造方法
技術分野
[0001] 本発明は、多層配線形成方法及び多層配線基板に関するものであり、より詳しくは インクジェット技術を用いた多層配線基板及び多層配線基板の製造方法に関する。 背景技術
[0002] 従来の多層配線形成方法は、配線形成工程、及びコンタクトホール形成工程を含 んでいる。そして、配線形成工程及びコンタクトホール形成工程のそれぞれについて 、デポジション工程、フォトリソグラフイエ程、エッチング工程、及び剥離工程が行われ る。
[0003] 以下、従来の多層配線形成方法について、図 17 (a)〜(j)に基づいて説明する。
図 17 (a)〜 (j)は、従来の多層配線形成方法の各種工程を示した断面図である。
[0004] 図 17 (a)に示すように、従来の多層配線形成方法では、スパッタ法によりガラス基 板 101上にスパッタ膜 102を形成する。このスパッタ膜 102が下層配線部になる。そ の後、図 17 (b)に示すように、スパッタ膜 102を所望の形状に加工するために、スパ ッタ膜 102を覆うように、所望のパターンを有するフォトレジスト 103を配置する(フォト リソグラフイエ程)。そして、図 17 (c)に示すように、フォトレジスト 103のパターンに基 づいて、スパッタ膜 102をエッチングする(エッチング工程)。さらに、図 17 (d)に示す ように、フォトレジスト 103を除去する(剥離工程)。このようにして、ガラス基板 101に、 所望の形状を有するスパッタ膜 102 (下層配線部)が形成される。
[0005] 次に、ガラス基板 101に形成されたスパッタ膜 102 (下層配線部)の上に、上層配 線部と接続するためのコンタクトホールを形成する。まず、図 17 (e)に示すように、絶 縁膜デポジション工程にて、スパッタ膜 102を覆うように絶縁膜 104を形成する。そし て、図 17 (f)に示すように、絶縁膜 104における所望の位置にコンタクトホールを形 成するために、絶縁膜 104を覆うように、所望のパターンを有するフォトレジスト 105を 配置する(フォトリソグラフイエ程)。そして、図 17 (g)に示すように、フォトレジスト 105 の所望のパターンに基づいて、絶縁膜 104をエッチングし、コンタクトホール 106を形 成する(エッチング工程)。さらに、図 17 (h)に示すように、フォトレジスト 105を除去す る (剥離工程)。
[0006] さらに、剥離工程後、図 17 (i)に示すように、スパッタ法により、絶縁膜 104に形成さ れたコンタクトホール 106に配線材料を埋め込む(埋め込み配線配線材料デポジショ ン工程)。このコンタクトホール 106内に埋め込まれた配線材料力もなる層力 上層配 線部と下層配線部とを接続する結線部 107となる。そして、図 17 (j)に示すように、埋 め込み配線配線材料デポジション工程において絶縁膜 104上に形成された余分な スパッタ膜をエッチングにより除去し、結線部 107を露出させる(エツチノック工程)。 さらに、エッチバック工程後、ここでは図示していないが、絶縁膜 104上に上層配線 部を形成する。このようにして、下層配線部と上層配線部とを接続する結線部が形成 される。
[0007] さらに、上記従来の多層配線形成方法の他には、例えば特許文献 1 (特開昭 58— 176949号公報(1983年 10月 17日公開))に記載の多層配線形成方法が挙げられ る。特許文献 1に記載の多層配線形成方法では、スルーホール部のみが凸状に残る ように、第 1金属配線膜をメサエッチングしている。そして、メサエッチングにより形成 された第 1金属配線膜の凸状部が露出するように有機膜を塗布した後、第 2金属配 線膜を形成している。これにより、第 1金属配線膜—第 2金属配線膜間の結線部(凸 状部)において、断切れなどの不良が発生することなぐ信頼性の高いスルーホール 結線が形成できる。
[0008] また、上層配線部と下層配線部とを接続する結線部を形成する方法としては、コン タクトホールに配線材料を埋め込む方法以外に、以下の方法が提案されて 、る。
[0009] すなわち、図 18 (a)〜(c)に示すように、インクジェット法により、コンタクトホールに 配線材料からなる液滴を滴下し、該液滴を焼成することにより結線部を形成する方法 が提案されている。
[0010] し力しながら、上述した従来の多層配線形成方法には、以下の問題が生じる。
[0011] まず、図 17 (a)〜①に示した多層配線形成方法では、スパッタ法により、コンタクト ホール 106に配線材料を埋め込むことにより、結線部 107を形成している。このコンタ タトホール 106は、非常に狭い領域である。このため、図 17 (i)に示すように、非常に 狭いコンタクトホールを配線材料で埋め込む場合、形成された結線部 107は、コンタ タトホール 106の断面形状 (逆テーパ形状になる、アスペクト比大)等の下地の影響 によりボイドゃ断線が生じるおそれがある。それゆえ、図 17 (a)〜(; j)に示した多層配 線形成方法では、上層配線部と下層配線部との間の結線部 107にボイドや断線など が生じ、上層配線部と下層配線部との間の結線部 107の信頼性に問題がある。
[0012] また、インクジェット法により、コンタクトホールに配線材料力もなる液滴を滴下し、該 液滴を焼成することにより結線部を形成する方法においても、上層配線部と下層配 線部との間の結線部の信頼性に問題がある。従来のコンタクトホールの形状は、図 1 8 (a)に示すように、上層配線部側から見て四角形の形状である。このような四角形の 形状を有するコンタクトホールに液滴を滴下し焼成した場合、焼成により形成された 結線部の断面は、図 18 (b)に示すように、歪な形状になってしまう。このため、この結 線部では、上層配線部との接触が不完全になってしまう。さらに、図 18 (c)に示すよう に、コンタクトホールがさらに深く形成された場合、液滴の滴下'焼成により形成され た結線部の断面は、さらに歪な形状になり、上層配線部との接触が不完全になって しまう。
発明の開示
[0013] 本発明は、上記の問題点に鑑みてなされたものであり、その目的は、信頼性の高い 多層配線間結線を得ることが可能な多層配線基板及び多層配線基板の製造方法を 提供することにある。
[0014] 本願発明者は、上記課題に鑑み鋭意検討した結果、互いに異なる線幅を有する領 域が連結した線幅領域に対し、配線材料を含む液滴を滴下すると、細線領域 (相対 的に線幅が小さい領域)と太線領域湘対的に線幅が大きい領域)とで、液滴の焼成 物に膜厚差が生じるというインク挙動特性を見出し、本発明を完成させるに至った。
[0015] すなわち、本発明の多層配線基板は、上記の課題を解決するために、下層配線と 、下層配線上に層間絶縁層を介して形成された上層配線とを備え、上記層間絶縁層 に、上層配線と下層配線とを連絡するコンタクトホールが形成された多層配線基板で あって、上記コンタクトホールを形成する内壁に囲まれた領域力 互いに異なる線幅 を有する領域が連結された線幅領域を有するようになって ヽることを特徴として ヽる。 [0016] 上記の構成によれば、上記コンタクトホールを形成する内壁に囲まれた領域力 互 V、に異なる線幅を有する領域が連結された線幅領域を有するようになって!/、る。この ようなコンタクトホールに配線材料を含む液滴を滴下すると、滴下された液滴は、上 記互いに異なる線幅を有する領域のうち相対的に線幅が小さい領域でせり上がるよ うになる。その結果、相対的に線幅が小さい領域における液滴の焼成物の膜厚は、 相対的に線幅が大きい領域における液滴の焼成物の膜厚よりも大きくなる。すなわち 、液滴の焼成物の膜厚分布は、相対的に線幅が小さい領域でせり上がったような膜 厚分布になる。
[0017] したがって、上記の構成によれば、従来のコンタクトホール形状(図 18 (a)に示され たコンタクトホール形状)を有する多層配線基板と比較して、液滴の焼成物が上層配 線と良好に接触する。それゆえ、下層配線と上層配線との間で、信頼性の高い多層 配線間結線 (液滴の焼成物)を得ることが可能になる。
[0018] また、本発明の多層配線基板は、上記の課題を解決するために、下層配線と、下 層配線の上方に形成された上層配線とを備えた多層配線基板であって、上記下層 配線は、配線材料を含む液滴を滴下することにより形成されているとともに、下層配 線の配線パターン力 互いに異なる線幅を有する領域が連結された線幅領域からな り、上記互いに異なる線幅を有する領域のうち相対的に線幅が小さい領域が、上記 下層配線の上層配線と重なる領域に配されて 、ることを特徴として 、る。
[0019] 上記の構成によれば、上記下層配線は、配線材料を含む液滴を滴下することにより 形成されているとともに、下層配線の配線パターン力 互いに異なる線幅を有する領 域が連結された線幅領域力 なり、上記互いに異なる線幅を有する領域のうち相対 的に線幅が小さい領域力 上記下層配線の上層配線と重なる領域に配されているの で、上述のインク挙動特性により相対的に線幅が小さい領域でせり上がった液滴の 焼成物が、上層配線と接触するようになる。したがって、上記の構成によれば、下層 配線と該下層配線と導通する結線部とを同時に作成することが可能な多層配線基板 を実現できる。
[0020] それゆえ、上記の構成によれば、製造工程を短縮でき、かつ信頼性の高い多層配 線間結線を得ることが可能になる。 [0021] また、本発明の多層配線基板の製造方法は、上記の課題を解決するために、層間 絶縁層に、上層配線と下層配線とを連絡するコンタクトホールを形成するコンタクトホ ール形成工程と、上記コンタクトホール内に配線材料を含む液滴を滴下することによ り、上層配線と下層配線とを導通する結線部を形成する結線部形成工程とを含む多 層配線基板の製造方法であって、上記コンタクトホール形成工程では、コンタクトホ ールを形成する内壁に囲まれた領域が、互!ヽに異なる線幅を有する領域が連結され た線幅領域を有するように、コンタクトホールを形成することを特徴として 、る。
[0022] 上記の構成によれば、上記コンタクトホール形成工程では、コンタクトホールを形成 する内壁に囲まれた領域が、互!ヽに異なる線幅を有する領域が連結された線幅領域 を有するように、コンタクトホールを形成するので、結線部形成工程にて滴下された 液滴は、上記互いに異なる線幅を有する領域のうち相対的に線幅が小さ 、領域でせ り上がるようになる。その結果、相対的に線幅が小さい領域における結線部の膜厚は 、相対的に線幅が大きい領域における結線部の膜厚よりも大きくなる。すなわち、結 線部の膜厚分布は、相対的に線幅が小さい領域でせり上がったような膜厚分布にな る。
[0023] したがって、上記の構成によれば、結線部が上層配線と良好に接触する。それゆえ 、下層配線と上層配線との間で、信頼性の高い多層配線間結線を得ることが可能に なる。
[0024] また、本発明の多層配線基板の製造方法は、上記の課題を解決するために、基板 上に隔壁を形成し、隔壁に囲まれた領域が、互いに異なる線幅を有する領域が連結 された線幅領域となるように隔壁をかたどる隔壁形成工程と、上記隔壁に囲まれた領 域に、配線材料を含む液滴を滴下し、下層配線を形成する配線形成工程と、さらに、 上記下層配線の上方に、上記互いに異なる線幅を有する領域のうち相対的に線幅 力 ヽさ ヽ領域と重なるように、上層配線を形成する上層配線形成工程とを含むことを 特徴としている。
[0025] 特許文献 1に記載された多層配線形成方法では、断線のな!ヽ信頼性の高!、上層 配線部と下層配線部との間の結線を得ることが可能である。しかしながら、この方法 では、スルーホール部のみを凸状に残すために、フォトリソ技術を用いて第 1金属配 線膜のスルーホール部にマスク層を形成する工程、及びメサエッチング工程と!/ヽつた 複数の工程が必要になる。このため、特許文献 1に記載された多層配線形成方法で は、作業効率の低下やコストの上昇を招くことになる。
[0026] し力しながら、上記の構成によれば、このような作業効率の低下やコストの上昇とい う問題を招来しない。
[0027] 上記の構成によれば、隔壁形成工程にて、基板上に隔壁を形成し、隔壁に囲まれ た領域が、互いに異なる線幅を有する領域が連結された線幅領域となるように隔壁を かたどるので、配線形成工程にて配線材料を含む液滴を滴下する際に、液滴が上述 のインク挙動特性を示すことになる。すなわち、滴下された液滴が、互いに異なる線 幅を有する領域のうち、相対的に線幅が小さい領域でせり上がるようになる。そして、 上記の構成によれば、上層配線形成工程にて、上記下層配線の上方に、上記互い に異なる線幅を有する領域のうち相対的に線幅が小さい領域と重なるように、上層配 線を形成するので、相対的に線幅が小さい領域でせり上がった液滴の焼成物が、上 層配線と接触するようになる。したがって、上記の構成によれば、下層配線と該下層 配線と導通する結線部とを同時に作成することが可能になる。なお、上記の構成では 、互いに異なる線幅を有する領域のうち相対的に線幅が小さい領域が、結線部とし て形成され、互いに異なる線幅を有する領域のうち相対的に線幅が大きい領域が、 下層配線として形成される。
[0028] また、上記の構成によれば、隔壁形成工程にて隔壁を形成するために 1回フォトリソ グラフィを行えば、下層配線と該下層配線に接続する結線部とを同時に作成すること ができる。すなわち、上述したインク挙動特性を利用することで、従来よりも製造工程 を省略することができる。このため、上記の構成によれば、製造工程を短縮でき、力 つ信頼性の高い多層配線間結線を得ることが可能になる。
[0029] 本発明のさらに他の目的、特徴、および優れた点は、以下に示す記載によって十 分わかるであろう。
図面の簡単な説明
[0030] [図 1(a)]互いに異なる線幅を有する領域が連結したパターンとしての突出パターンに 対しインクを滴下した場合におけるインク挙動特性を示しており、突出パターンの構 成を示す平面図である。
圆 1(b)]図 1 (a)に示す突出パターンにインクを滴下することにより形成されたインク焼 成物の膜厚分布を示すグラフである。
[図 2(a)]互いに異なる線幅を有する領域が連結したパターンとしての括れパターンに 対しインクを滴下した場合におけるインク挙動特性を示しており、括れパターンの構 成を示す平面図である。
圆 2(b)]図 2 (a)に示す括れパターンにインクを滴下することにより形成されたインク焼 成物の膜厚における線幅比依存性を示すグラフである。
圆 3(a)]本発明の実施の一形態の多層配線基板の構成を示す上面図である。
[図 3(b)]図 3 (a)における Π— Π'断面図である。
[図 4(a)]コンタクトホール領域が突出領域を 4つ有する場合における、本多層配線基 板の構成を示す上面図である。
[図 4(b)]図 4 (a)における ΠΙ— ΠΓ断面図である。
[図 5(a)]コンタクトホール領域が突出領域を 3つ有する場合における、本多層配線基 板の構成を示す上面図である。
[図 5(b)]図 5 (a)における IV— IV'断面図である。
[図 6(a)]コンタクトホール領域が突出領域を 2つ有する場合における、コンタクホール 内にコンタクト補助材が設けられた多層配線基板の構成を示す断面図である。
[図 6(b)]コンタクトホール領域が突出領域を 4つ有する場合における、コンタクホール 内にコンタクト補助材が設けられた多層配線基板の構成を示す断面図である。
[図 6(c)]コンタクトホール領域が突出領域を 3つ有する場合における、コンタクホール 内にコンタクト補助材が設けられた多層配線基板の構成を示す断面図である。
[図 7(a)]コンタクトホール領域が括れパターンを有した場合における本多層配線基板 の構成を示す上面図である。
[図 7(b)]図 7 (a)における V— V'断面図である。
[図 8(a)]コンタクトホール領域が括れパターンを有した場合における本多層配線基板 の別の構成を示す上面図である。
[図 8(b)]図 8 (a)における VI— VI'断面図である。 [図 9(a)]コンタクトホール領域が括れパターンを有した場合における本多層配線基板 のさらに別の構成を示す上面図である。
[図 9(b)]図 9 (a)における VII— VII'断面図である。
[図 10(a)]図 7 (a)及び図 7 (b)に示されるコンタクトホール領域である場合における、コ ンタクホール内にコンタクト補助材が設けられた多層配線基板の構成を示す断面図 である。
[図 10(b)]図 8 (a)及び図 8 (b)に示されるコンタクトホール領域である場合における、コ ンタクホール内にコンタクト補助材が設けられた多層配線基板の構成を示す断面図 である。
[図 10(c)]図 9 (a)及び図 9 (b)に示されるコンタクトホール領域である場合における、コ ンタクホール内にコンタクト補助材が設けられた多層配線基板の構成を示す断面図 である。
圆 11(a)]本発明の実施の他の形態の多層配線形成方法の各種工程を示した断面 図である。
圆 11(b)]本発明の実施の他の形態の多層配線形成方法の各種工程を示した断面 図である。
圆 11(c)]本発明の実施の他の形態の多層配線形成方法の各種工程を示した断面 図である。
圆 11(d)]本発明の実施の他の形態の多層配線形成方法の各種工程を示した断面 図である。
圆 11(e)]本発明の実施の他の形態の多層配線形成方法の各種工程を示した断面 図である。
圆 11(D]本発明の実施の他の形態の多層配線形成方法の各種工程を示した断面図 である。
圆 11(g)]本発明の実施の他の形態の多層配線形成方法の各種工程を示した断面 図である。
圆 11(h)]基板に形成された配線ガイドを示す平面図である。
[図 12]本発明の実施の他の形態の多層配線形成方法におけるバンク形成工程にて 形成される線路の形状の一例を示し、(a)〜(d)は、突出パターンを有する線路を示 す平面図であり、(e)〜(h)は、(a)〜(d)に示される線路を形成した場合に製造され る多層配線基板の A— A'断面図であり、 (i)〜 (1)は、括れパターンを有する線路を 示す平面図であり、(m)〜(p)は、(i)〜(l)に示される線路を形成した場合に製造さ れる多層配線基板の B— B'断面図である。
[図 13]本発明の実施の他の形態の多層配線形成方法におけるバンク形成工程にて 形成される線路の形状のさらに他の一例を示し、(a)及び (b)は、突出パターンを有 する線路を示す平面図であり、(c)及び (d)は、(a)及び (b)に示される線路を形成し た場合に製造される多層配線基板の A—A'断面図であり、(e)及び (f)は、括れバタ ーンを有する線路を示す平面図であり、(g)及び (h)は、(e)及び (f)に示される線路 を形成した場合に製造される多層配線基板の B— B'断面図である。
圆 14(a)]線路が突出パターンを有する場合に、バンク形成工程にて形成される線路 におけるインクの滴下位置を模式的に示す説明図である。
圆 14(b)]線路が括れパターンを有する場合に、バンク形成工程にて形成される線路 におけるインクの滴下位置を模式的に示す説明図である。
[図 15]液晶表示装置におけるゲート配線とソース配線との配置を示す平面図である。
[図 16(a)]本発明の実施の他の形態の多層配線形成方法により、ゲート配線及びソー ス配線を形成した場合の、図 15の液晶表示装置におけるゲート配線及びソース配線 の膜厚分布を示す A— A'断面図である。
[図 16(b)]従来技術 (スパッタ法)により、ゲート配線及びソース配線を形成した場合の 、図 15の液晶表示装置におけるゲート配線及びソース配線の膜厚分布を示す A— A'断面図である。
[図 17(a)]従来の多層配線形成方法の各種工程を示した断面図である。
[図 17(b)]従来の多層配線形成方法の各種工程を示した断面図である。
[図 17(c)]従来の多層配線形成方法の各種工程を示した断面図である。
[図 17(d)]従来の多層配線形成方法の各種工程を示した断面図である。
[図 17(e)]従来の多層配線形成方法の各種工程を示した断面図である。
[図 17(β]従来の多層配線形成方法の各種工程を示した断面図である。 [図 17(g)]従来の多層配線形成方法の各種工程を示した断面図である。
[図 17(h)]従来の多層配線形成方法の各種工程を示した断面図である。
[図 17(0]従来の多層配線形成方法の各種工程を示した断面図である。
[図 17(j)]従来の多層配線形成方法の各種工程を示した断面図である。
[図 18(a)]従来の多層配線基板の構成を示す上面図である。
[図 18(b)]図 18 (a)における X—X'断面図である。
[図 18(c)]コンタクホールの深さがさらに深くなつた多層配線基板の構成を示す断面 図である。
発明を実施するための最良の形態
[0031] 〔実施の形態 1〕
本発明の実施の一形態について説明すれば、以下の通りである。
[0032] 本実施形態の多層配線形成方法は、配線材料カゝらなる液滴を滴下することにより、 配線を形成する方法に関するものである。本願発明者は、互いに異なる線幅を有す る領域が連結した線幅領域に対し、配線材料を含む液滴(以下、単にインクと記す) を滴下すると、細線領域 (相対的に線幅が小さい領域)と太線領域 (相対的に線幅が 大きい領域)とで、インクの焼成物に膜厚差が生じるというインク挙動特性を見出した
[0033] 以下、上記インク挙動特性について、図 1 (a) · (b)及び図 2 (a) · (b)に基づいて説 明する。図 1 (a) · (b)は、互いに異なる線幅を有する領域が連結したパターンとして の突出パターン (ゲートパターン)に対しインクを滴下した場合におけるインク挙動特 性を示しており、図 1 (a)は、突出パターンの構成を示す平面図であり、図 1 (b)は、 上記突出パターンにインクを滴下し得られたインク焼成物の I Γ断面における膜厚 分布を示すグラフである。
[0034] 図 1 (a)に示すように、突出パターン 1は、太線領域 2と細線領域 3とを有している。
太線領域 2は線幅 2aを有しており、細線領域 3は線幅 3aを有している。線幅 2aは線 幅 3aよりも大きくなつている。また、突出パターン 1では、細線領域 3が太線領域 2から 長さ Bだけ突出した構成になっている。なお、ここでいう「パターン」とは、インクの滴下 •焼成により得られたインク焼成物のパターン (配線パターン)以外に、インクを滴下 するための線路のパターンも含む。
[0035] このような突出パターン 1に、インクを滴下し焼成すると、インク焼成物は太線領域 2 と細線領域 3とで膜厚差が生じる。図 1 (b)に示すように、 I Γ断面におけるインク焼 成物の膜厚は、線幅 2aを有する太線領域 2よりも線幅 3aを有する細線領域 3が大き くなつている。すなわち、 Ι—Γ断面におけるインク焼成物の膜厚分布は、相対的に線 幅が狭い細線領域 3でインク焼成物がせり上がったような分布になる。
[0036] 以上のように、本願発明者は、突出ノターンにインクを滴下すると、滴下されたイン ク焼成物が細線領域でせり上がるというインク挙動特性を見出した。
[0037] また、本願発明者は、上記インク挙動特性は括れパターンに対しインクを滴下した 場合にも生じることを見出した。括れパターンに対しインクを滴下した場合におけるィ ンク挙動特性について、図 2 (a) · (b)に基づいて以下に説明する。
[0038] 図 2 (a) · (b)は、互いに異なる線幅を有する領域が連結した線幅領域としての括れ ノターンに対しインクを滴下した場合におけるインク挙動特性を示しており、図 2 (a) は、括れパターンの構成を示す平面図であり、図 2 (b)は、上記括れパターンにインク を滴下することにより形成されたインク焼成物の膜厚における線幅比依存性 (太線領 域 5の線幅 5a及び太線領域 7の線幅 7aを 40 m (—定)として細線領域 6の線幅 6a を変化させた時の各領域の膜厚)を示すグラフである。
[0039] 図 2 (a)に示すように、括れパターン 4は、太線領域 5と細線領域 (括れ領域) 6と太 線領域 7とを有している。太線領域 5及び太線領域 7はそれぞれ、線幅 5a及び線幅 7 aを有しており、細線領域 6は線幅 6aを有している。線幅 5a及び線幅 7aは線幅 3aより も大きくなつている。すなわち、括れパターン 4は、細線領域 6の部分が括れた構成に なっている。また、図 2 (a)では、線幅 5aは、線幅 7aと同じになっている。
[0040] このような括れパターン 4に、インクを滴下し焼成すると、インク焼成物は太線領域 5 及び太線領域 7と細線領域 6とで膜厚差が生じる。すなわち、インク焼成物の膜厚分 布は、相対的に線幅が狭い細線領域 6でインク焼成物がせり上がったような分布にな る。
[0041] また、図 2 (b)に示すように、細線領域 6のインク焼成物の膜厚は、太線領域 5と細 線領域 6との間の線幅比に依存した線幅比依存性を示す。すなわち、細線領域 6の インク焼成物と太線領域 5のインク焼成物との間の膜厚差は、太線領域 5と細線領域 6との間の線幅比(線幅 5aZ線幅 6a)が大きくなるに従って大きくなつている。図 2 (b )では、太線領域 5の線幅 5a及び太線領域 7の線幅 7aを 40 μ m (—定)として細線領 域 6の線幅 6aを変化させている。このとき、太線領域 5及び太線領域 7のインク焼成 物の膜厚は、細線領域 6の線幅が変化しても、ほぼ一定になっている。これに対し、 細線領域 6におけるインク焼成物の膜厚は、細線領域 6の線幅 6aが小さくなるに従つ て大きくなつている。
[0042] また、このようなインク焼成物の膜厚の線幅比依存性は、図 1に示された突出パター ンにおいても見られる。すなわち、図 1 (a)において、細線領域 3のインク焼成物の膜 厚は、太線領域 2と細線領域 3との間の線幅比 (線幅 2aZ線幅 3a)が大きくなるに従 つて大きくなつている。
[0043] なお、「線幅」を規定する方向は、上記「相対的に線幅が小さい領域」及び「相対的 に線幅が大きい領域」それぞれにおいて、その長手方向(伸長方向)に対して垂直な 方向である。すなわち、線幅領域が突出パターンを有している場合、図 1に示すよう に、細線領域 (突出領域) 3の線幅 3aは、細線領域 3の長手方向に対し垂直な方向 で規定される幅である。一方、太線領域 2の線幅 2aは、太線領域 2の長手方向に対 し垂直な方向で規定される幅である。
[0044] また、線幅領域が括れパターンを有して 、る場合、図 2 (a)に示すように、細線領域
(括れ領域) 6の線幅 6aは、細線領域 6の長手方向に対し垂直な方向で規定される 幅である。一方、太線領域 5 · 7の線幅 5a ' 7aは、太線領域 5 · 7の長手方向に対し垂 直な方向で規定される幅である。
[0045] また、上記「相対的に線幅が小さ!/、領域」または「相対的に線幅が大き!/、領域」が、 正方形等といった長手方向を規定できないような対称形状である場合、上記「線幅」 は、対称形状の幅を規定する方向と平行な方向で規定される。
[0046] 本実施形態の多層配線基板は、上述したインク挙動特性を利用したものである。こ のインク挙動特性を利用することにより、接続信頼性の高い多層配線結線を得ること が可能になる。以下、本実施形態の多層配線基板について、図 3 (a) · 0))〜図5 (&) • (b)に基づ ヽて説明する。図 3 (a) · (b)は、本実施形態の多層配線基板の構成を示 しており、図 3 (a)は、上面図であり、図 3 (b)は、 03 (a)における II II'断面図であ る。
[0047] 図 3 (a)及び図 3 (b)に示すように、本実施形態の多層配線基板 (以下、本多層配 線基板と記す)は、下層配線 8と上層配線 10とを備えている。そして、本多層配線基 板では、下層配線 8と上層配線 10との間に、層間絶縁層 9が設けられている。また、 層間絶縁層 9には、下層配線 8と上層配線 10とを接続 (連結)するためのコンタクトホ ール 11が形成されている。
[0048] また、コンタクトホール 11内には、インク焼成物 12が形成されている。インク焼成物 12は、コンタクトホール 11にインクを滴下'焼成することにより得られるものである。そ して、インク焼成物 12が、下層配線 8と上層配線 10とに接触することにより、下層配 線 8と上層配線 10とが電気的に接続することになる。
[0049] 本多層配線基板では、コンタクトホール領域が上記突出パターンを有している。ここ でいう「コンタクトホール領域」とは、コンタクトホール 11を形成する内壁 13により囲ま れた領域のことをいう。図 3 (a)に示すように、コンタクトホール領域は、太線領域 13A と突出領域 13Bと突出領域 13Cとからなり、太線領域 13Aと突出領域 13Bと突出領 域 13Cとが互いに連結されている。突出領域 13B及び突出領域 13Cは、太線領域 1 3A力も突出したようになつている。そして、突出領域 13B' 13Cの線幅は、太線領域 13Aの線幅よりも小さくなつている。なお、本多層配線基板におけるコンタクトホール 領域は、該コンタクトホール領域の少なくとも一部分力 互いに線幅が異なる線幅領 域であればよい。
[0050] 本多層配線基板の製造方法は、層間絶縁層 9に、上層配線 10と下層配線 8とを連 絡するコンタクトホール 11を形成するコンタクトホール形成工程と、コンタクトホール 1 1内に配線材料を含む液滴 (インク)を滴下することにより、上層配線 10と下層配線 8 とを導通する結線部を形成する結線部形成工程とを含むものである。
[0051] そして、コンタクトホール形成工程では、コンタクトホール 11を形成する内壁 13に囲 まれた領域 (コンタクトホール領域)力 互いに異なる線幅を有する領域が連結された 線幅領域を有するように、コンタクトホールを形成して 、る。
[0052] このようなコンタクトホール 11にインクを滴下すると、滴下されたインクは、突出領域 13B及び突出領域 13Cでせり上がる。その結果、図 3 (b)に示すように、突出領域 13 B及び突出領域 13Cにおけるインク焼成物 12の膜厚は、太線領域 13Aにおけるイン ク焼成物 12の膜厚よりも大きくなつている。すなわち、インク焼成物 12の膜厚分布は 、突出領域 13B及び突出領域 13Cでインク焼成物 12がせり上がったような分布にな る。
[0053] したがって、本多層配線基板では、図 18 (a)に示されたコンタクトホール形状を有 する多層配線基板と比較して、インク焼成物 12が上層配線 10と良好に接触する。そ れゆえ、下層配線 8と上層配線 10との間で、信頼性の高い多層配線間結線 (インク 焼成物 12)を得ることが可能になる。
[0054] また、図 3 (a)に示されたコンタクトホール領域は、突出領域を 2つ有する構成であ つた。し力しながら、本多層配線基板におけるコンタクトホール領域は、突出領域を 少なくとも 1つ有する構成であれば、特に限定されるものではない。コンタクトホール 領域が突出領域を少なくとも 1つ有する構成であれば、上述の突出パターンにおける インク挙動特性を示し、信頼性の高 、多層配線間結線を得ることが可能になる。
[0055] 以下、コンタクトホール領域が突出領域を 4つあるいは 3つ有する場合における、本 多層配線基板の構成について、図 4 (a) · (b)及び図 5 (a) · (b)に基づいて説明する 。図 4 (a) · (b)は、コンタクトホール領域が突出領域を 4つ有する場合における、本多 層配線基板の構成を示し、図 4 (a)は、上面図であり、図 4 (b)は、図 4 (a)における III — III'断面図である。また、図 5 (a) · (b)は、コンタクトホール領域が突出領域を 3つ 有する場合における、本多層配線基板の構成を示し、図 5 (a)は、上面図であり、図 5 (b)は、図 5 (a)における IV— IV'断面図である。
[0056] 図 4 (a)及び図 4 (b)に示すように、本多層配線基板では、下層配線 8と上層配線 1 0'との間に、層間絶縁層 9'が設けられている。また、層間絶縁層 9'には、下層配線 8と上層配線 10'とを接続するためのコンタクトホール 11,が形成されて!、る。そして、 コンタクトホール 11 '内には、インク焼成物 12が形成されている。また、上層配線 10' は、図 4 (a)に示すように、十字路の配線パターンになっており、コンタクトホール 11, は、上層配線 10'における十字路配線パターンの交差部に設けられている。
[0057] また、図 4 (a)に示すように、コンタクトホール領域は、太線領域 13'Aと突出領域 13 ' Β〜13' Εとからなり、太線領域 13'Aと突出領域13' B〜13' Eとが互ぃに連結され ている。突出領域 13' Β〜13' Εはそれぞれ、太線領域 13'Α力も突出したようになつ ている。そして、突出領域 13' Β〜13' Εの線幅は、太線領域 13' Αの線幅よりも小さ くなつている。
[0058] このようなコンタクトホール 11,にインクを滴下すると、滴下されたインクは、突出領 域 13 ' B〜13' Eでせり上がる。その結果、図 4 (b)に示すように、突出領域 13' B〜1 3,Eにおけるインク焼成物 12の膜厚は、太線領域 13, Aにおけるインク焼成物 12の 膜厚よりも大きくなつている。すなわち、インク焼成物 12の膜厚分布は、突出領域 13 , B〜 13 ' Eでインク焼成物 12がせり上がったような分布になる。
[0059] したがって、本多層配線基板では、インク焼成物 12が上層配線 10'の 4点で接触 すること〖こなる。それゆえ、図 4 (a) · (b)に示された多層配線基板では、コンタクトホ ール 11 '内に形成されたインク焼成物 12が、より一層上層配線 10'と接触することに なる。このため、下層配線 8と上層配線 10'との間で、より信頼性の高い多層配線間 結線を得ることが可能になる。
[0060] また、図 4 (a) · (b)に示された多層配線基板では、上層配線 10'は十字路配線パタ ーンを有している力 上層配線 10'の配線パターンは、十字路配線パターンに限定 されるものではない。特に、上層配線 10'が十字路配線パターンを有している場合、 コンタクトホール領域は上層配線パターンに合わせた形状となっている。それゆえ、 上層配線が細線である場合にも対応でき、かつ、低抵抗なコンタクトホールの形成が 可會 になる。
[0061] さらに、本多層配線基板におけるコンタクトホール領域は、突出領域を 3つ有してい てもよい。図 5 (a)及び図 5 (b)に示すように、層間絶縁層 9'には、下層配線 8と上層 配線 10' 'とを接続するためのコンタクトホール 11 ' 'が形成されている。また、上層配 線 10,,は、図 5 (a)に示すように、 T字路の配線パターンになっており、コンタクトホー ル 11 ' 'は、上層配線 10',における T字路配線パターンの分岐部に設けられている
[0062] また、図 5 (a)に示すように、コンタクトホール領域は、太線領域 13' ' Aと突出領域 1 3' ' Β〜13' ' Dと力もなり、太線領域 13',Αと突出領域 13' ' Β〜13' ' Dとが互いに 連結されている。突出領域 13' ' Β〜13' ' Dはそれぞれ、太線領域 13',Aから突出 したようになっている。そして、突出領域 13' ' Β〜13' ' Dの線幅は、太線領域 13', Αの線幅よりも小さくなつて!/、る。
[0063] このようなコンタクトホール 11 ' 'にインクを滴下すると、滴下されたインクは、突出領 域 13 ' ' Β〜13' ' Dでせり上がる。その結果、図 5 (b)に示すように、突出領域 13' ' B 〜13,,Dにおけるインク焼成物 12の膜厚は、太線領域 13,, Aにおけるインク焼成 物 12の膜厚よりも大きくなつている。すなわち、インク焼成物 12の膜厚分布は、突出 領域 13 ' ' Β〜13' ' Dでインク焼成物 12がせり上がったような分布になる。
[0064] 図 5 (a) · (b)に示された多層配線基板では、インク焼成物 12が上層配線 10',の 3 点で接触することになり、下層配線 8と上層配線 10' 'との間で、信頼性の高い多層 配線間結線を得ることが可能になる。
[0065] また、図 5 (a) · (b)に示された多層配線基板では、上層配線 10',は T字路配線パ ターンを有しているが、上層配線 10' 'の配線パターンは、 T字路配線パターンに限 定されるものではない。特に、上層配線 10' 'が T字路配線パターンを有している場 合、コンタクトホール領域は上層配線パターンに合わせた形状となっている。それゆ え、上層配線が細線である場合にも対応でき、かつ、低抵抗なコンタクトホールの形 成が可能になる。
[0066] また、コンタクトホールがより微細なパターンで形成されている場合、あるいは、コン タクトホールがよりアスペクト比が大きくなるように形成されて!、る場合には、本多層配 線基板は、図 6 (a)〜(c)に示すように、コンタクトホール内に、さらにコンタクト補助材 が設けられていてもよい。なお、図 6 (a)〜(c)は、さらにコンタクホール内にコンタクト 補助材が設けられた多層配線基板の構成を示す断面図であり、図 6 (a)は、コンタク トホール領域が突出領域を 2つ有する場合を示し、図 6 (b)は、コンタクトホール領域 が突出領域を 4つ有する場合を示し、図 6 (c)は、コンタクトホール領域が突出領域を 3つ有する場合を示す。
[0067] 図 6 (a)〜図 6 (c)に示すように、本多層配線基板では、コンタクトホール 11内にコ ンタクト補助材 14が形成されている。そして、コンタクト補助材 14の上に、さらにインク 焼成物 12、またはスパッタ膜が形成されている。 [0068] コンタクト補助材 14は、インク焼成物 12と上層配線 10との接触を補助するものであ る。コンタクトホール 11がよりアスペクト比が大きくなるように形成されていると、インク は上層配線 10にまでせり上がらな 、場合がある。コンタクトホール 11内にコンタクト 補助材 14が形成されていると、滴下されたインクは上層配線 10までせり上がるように なる。そして、このインクを焼成したインク焼成物 12は、上層配線 10と接触するように なる。
[0069] なお、コンタクト補助材 14は、コンタクトホール 11にコンタクト補助材 14の材料を含 む液滴を滴下することにより、形成されるものである。コンタクト補助材 14の材料とし ては、例えば金属ナノ粒子含有インクが挙げられる。
[0070] 図 4 (a) · (b)及び図 5 (a) · (b)に示された多層配線基板は、コンタクトホール領域が 突出パターンを有している構成であった。し力しながら、本多層配線基板におけるコ ンタクトホール領域は、上述したインク挙動特性を有するような構成であれば、特に限 定されるものではない。例えば、コンタクトホール領域が括れパターンを有している構 成であってもよい。また、コンタクトホール領域力 突出パターンと括れパターンとを組 み合わせたような構成であってもよ 、。
[0071] 以下、コンタクトホール領域が括れパターンを有して 、る構成にっ 、て、図 7 (a) · ( 1))〜図9 (&) · (b)に基づいて説明する。図 7は、コンタクトホール領域が括れパター ンを有した場合における本多層配線基板の構成を示し、図 7 (a)は、上面図であり、 図 7 (b)は、図 7 (a)における V— V'断面図である。
[0072] 図 7 (a)及び図 7 (b)に示すように、本多層配線基板では、下層配線 18と上層配線 110との間に、層間絶縁層 19が設けられている。層間絶縁層 19には、コンタクトホー ル 111が形成されている。そして、コンタクトホール 111内には、インク焼成物 12が形 成されている。
[0073] 図 7 (a)に示すように、コンタクトホール領域は、括れ領域 113 Aと太線領域 113Β· 113Cと力らなり、括れ領域 113Αと太線領域 113B- 113Cとが互!、に連結されて!ヽ る。すなわち、このコンタクトホール領域は、括れ領域 113Αで括れた括れパターンと なっている。そして、括れ領域 113Αの線幅は、太線領域 113B' 113Cの線幅よりも 小さくなつている。 [0074] このようなコンタクトホール 111にインクを滴下すると、滴下されたインクは、括れ領 域 113Aでせり上がる。その結果、図 7 (b)に示すように、括れ領域 113Aにおけるィ ンク焼成物 12の膜厚は、太線領域 113B. 113Cにおけるインク焼成物 12の膜厚より ち大さくなる。
[0075] このため、本多層配線基板では、インク焼成物 12が上層配線 110と良好に接触す る。それゆえ、下層配線 18と上層配線 110との間で、信頼性の高い多層配線結線を 得ることが可能になる。
[0076] また、本多層配線基板におけるコンタクトホール領域は、図 7 (a) · (b)に示すコンタ タトホール領域に限定されるものではない。例えば、図 8 (a) · (b)または図 9 (a) · (b) に示されるようなコンタクトホール領域であってもよい。
[0077] 図 8 (a)に示すように、本多層配線基板では、層間絶縁層 19'に、下層配線 18と上 層配線 110'とを接続するためのコンタクトホール 111 'が形成されている。また、上層 配線 110'は、図 8 (a)に示すように、十字路の配線パターンになっており、コンタクト ホール 111 'は、上層配線 110'における十字路配線パターンの交差部に設けられ ている。
[0078] 図 8 (a)に示すように、コンタクトホール領域は、括れ領域 113 ' Aと太線領域 113' B〜113' Eとからなり、括れ領域 113'Aと太線領域113' B〜113' Eとが互ぃに連 結されている。括れ領域 113' Aは、上層配線 110'の配線パターンに沿った十字路 のパターンになっており、この十字路の交差部と上層配線 110'の十字路配線パター ンの交差部とがー致するようになっている。そして、括れ領域 113' Aの上層配線 110 ,に沿ったパターンの端部 (十字路パターンの端部)にそれぞれ、太線領域 113' B〜 113' Eが形成されている。また、括れ領域 113' Aの線幅は、太線領域 113' B〜11 3, Eの線幅よりも小さくなつて!/、る。
[0079] このようなコンタクトホール 111,にインクを滴下すると、滴下されたインクは、括れ領 域 113' Aでせり上がる。その結果、図 8 (b)に示すように、括れ領域 113' Aにおける インク焼成物 12の膜厚は、太線領域 113, B〜 113, Eにおけるインク焼成物 12の膜 厚よりも大きくなる。
[0080] また、上層配線が T字路の配線パターンを有して 、る場合、図 9 (a)に示すようなコ ンタクトホール領域であってもよ!/、。
[0081] 図 9 (a)に示すように、層間絶縁層 19"に、下層配線 18と上層配線 110' 'とを接 続するためのコンタクトホール 111 ' 'が形成されている。同図に示すように、本多層 配線基板では、上層配線 110',は、 T字路の配線パターンになっており、コンタクトホ ール 111 ' 'は、上層配線 110',における T字路配線パターンの分岐部に設けられて いる。
[0082] また、図 9 (a)に示すように、コンタクトホール領域は、括れ領域 113' ' Aと太線領域 113,,B〜113,,Dと力らなり、括れ領域 113,, Aと太線領域 113,,B〜113,,Dと が互いに連結されている。括れ領域 113',Aは、上層配線 110' 'の配線パターンに 沿った T字路のパターンになっており、この T字路の分岐部と上層配線 110' 'の十字 路配線パターンの分岐部とがー致するようになっている。そして、括れ領域 113' Ά の上層配線 110',に沿ったパターンの端部 (T字路パターンの端部)にそれぞれ、太 線領域 113' ' Β〜113 ' ' Dが形成されている。また、括れ領域 113' ' Αの線幅は、太 線領域 113,,B〜113,,Dの線幅よりも小さくなつている。
[0083] このようなコンタクトホール 111 ' 'にインクを滴下すると、滴下されたインクは、括れ 領域 113" Aでせり上がる。その結果、図 9 (b)に示すように、括れ領域 113" Aにお けるインク焼成物 12の膜厚は、太線領域 113,,B〜113,,Dにおけるインク焼成物 1 2の膜厚よりも大きくなる。
[0084] また、コンタクトホール領域力 上記のように、括れパターンを有している場合でも、 コンタクトホール内に、さらにコンタクト補助材が設けられていてもよい。図 10 (a)〜(c )は、さらにコンタクホール内にコンタクト補助材が設けられた多層配線基板の構成を 示す断面図であり、図 10 (a)は、図 7 (a) · (b)に示されるコンタクトホール領域である 場合を示し、図 10 (b)は、図 8 (a) · (b)に示されるコンタクトホール領域である場合を 示し、図 10 (c)は、図 9 (a) · (b)に示されるコンタクトホール領域である場合を示す。
[0085] 図 10 (a)〜図 10 (c)に示すように、本多層配線基板では、コンタクトホール 111内 にコンタクト補助材 14'が形成されている。そして、コンタクト補助材 14'の上に、さら にインク焼成物 12、またはスパッタ膜が形成されて 、る。
[0086] コンタクト補助材 14'は、インク焼成物 12と上層配線 110との接触を補助するもので ある。コンタクトホール 111がよりアスペクト比が大きくなるように形成されていると、ィ ンクは上層配線 10にまでせり上がらな!/、場合がある。コンタクトホール 111内にコンタ タト補助材 14'が形成されていると、滴下されたインクは上層配線 110までせり上がる ようになる。そして、このインクを焼成したインク焼成物 12は、上層配線 110と接触す るよつになる。
[0087] また、本多層配線基板は、上記コンタクトホール領域における「互いに線幅が異な る領域のうち相対的に線幅が大きい領域」に滴下されたインクの焼成物を「下層配線 」とした構成であってもよい。このような構成では、例えば図 3に示されるコンタクトホー ル領域のうち太線領域 13Aに滴下されたインク焼成物 12が、「下層配線」に該当す る。太線領域 13Aにインクを滴下すると、上述したように、インク焼成物 12の膜厚分 布は、突出領域 13B及び突出領域 13Cでインク焼成物 12がせり上がったような分布 になる。すなち、太線領域 13Aではインク焼成物がせり上がらないような分布になる。 本多層配線基板では、この太線領域 13Aに滴下されたインクの焼成物を「下層配線 」として利用することが可能である。
[0088] これにより、「下層配線」(例えば図 3 (a)における太線領域 13Aに滴下されたインク の焼成物)と下層配線と上層配線とを接続する結線部(例えば図 3 (a)における突出 領域 13Β· 13Cに滴下されたインクの焼成物)とを同時に形成することが可能になる。
[0089] 〔実施の形態 2〕
本発明の実施の他の形態について説明する。
[0090] 上記実施の形態 1の多層配線基板は、コンタクトホール領域力 互いに異なる線幅 を有する領域が連結したパターンを有する構成であった。そして、このコンタクトホー ル領域に滴下 '焼成されたインク焼成物が、上述のインク挙動特性を示すことにより、 信頼性の高い多層配線間結線を実現している。し力しながら、上述のインク挙動特性 の利用例は、これに限定されるものではない。本実施形態では、上述のインク挙動特 性を利用した別の例について説明する。
[0091] 本実施形態では、上述のインク挙動特性を、インクジェット技術を用いた多層配線 形成方法 (多層配線基板の製造方法)に利用している。本実施形態の多層配線形成 方法では、インクジェット技術により、多層配線を形成するに際し、下層配線と該下層 配線に接続するコンタクトホール配線 (結線部)とを同時に作成することが可能になる 。以下、本実施形態の多層配線形成方法について説明する。
[0092] 本実施形態の多層配線基板の製造方法 (以下、本多層配線形成方法と記す)は、 図 l l (a)〜(h)に示すように、バンク(隔壁)形成工程 21、親撥水処理工程 22、配線 材料塗布工程 23、焼成工程 24、剥離工程 25、層間絶縁膜塗布工程 26、及びエツ チバック工程 27からなる。
[0093] (バンク(隔壁)形成工程 21)
このバンク形成工程 21では、配線材料塗布工程 23のための配線ガイドを形成する 。後段の配線材料塗布工程 23では、インクジェット技術によりインクを滴下することに より配線が形成される。したがって、ここでは、配線形成領域にインクの吐出(滴下)に より適切にインクが塗布されるために配線ガイドを形成する。なお、図 11 (a)は、本多 層配線基板が備えるガラス基板に形成された配線ガイドを示す断面図である。図 11 (h)は、本多層配線基板が備えるガラス基板に形成された配線ガイドを示す平面図 である。
[0094] 図 11 (a)に示すように、バンク形成工程 21では、レジスト材料を用い、フォトリソダラ フィにより基板 31上にバンク 32を形成する。このバンク 32は、後段の配線材料塗布 工程 23にてインクを滴下する際に、その液流を規制する配線ガイドである。そして、 基板 31上に形成されたバンク 32の内壁に囲まれた領域が、下層配線を形成する線 路 33となる。すなわち、線路 33は、形成する下層配線パターンに沿ったガイドである
[0095] 本多層配線形成方法では、バンク形成工程にぉ 、て、互いに異なる線幅を有する 領域が連結したパターンになるように配線ガイドを形成している。これにより、後段の 配線材料塗布工程にてインクを滴下する際に、インクが上述のインク挙動特性を示 すことになる。すなわち、インクが、互いに異なる線幅を有する領域のうち、相対的に 線幅が小さ!/、領域がせり上がるようになる。
[0096] 図 11 (h)は、下層配線を形成する線路が突出パターンを有する場合における構成 例を示している。図 11 (h)に示すように、線路 33は、配線形成領域 34と突出領域 35 とを有している。そして、突出領域 35は、配線形成領域 34から突出したようになって いる。そして、突出領域 35の線幅 35aは、配線形成領域 34の線幅 34aよりも小さくな つている。後段の配線材料塗布工程 23にて、このような線路 33にインクを滴下すると 、滴下されたインクは、突出領域 35でせり上がる。そして、後段の焼成工程 24にて、 インクの焼成を行うことにより、下層配線とコンタクトホール配線 (結線部)とを同時に 形成することが可能になる。
[0097] なお、基板 31としては一般的にはガラス基板が用いられる。しかしながら、基板 31 は、液晶素子を構成する目的において、所望の透明性、機械的強度等の必要特性 を有するものであれば、特に限定されるものではない。例えば、基板 31は、プラスチ ック基板であってもよ ヽ。
[0098] また、バンク 32を形成するための榭脂組成物としては、レジスト材料を用いて 、るが 、感光性アクリル系榭脂を用いてもよい。感光性アクリル系榭脂を用いる場合、感光 性アクリル系榭脂は透明であるので、後段の剥離工程を行う必要がなぐ製造工程の 短縮を図ることができる。
[0099] また、バンク 32により形成された線路 33のパターユング方法としては、フォトリソダラ フィ技術が好適に用いられる。また、バンク形成工程 21では、感光性アクリル榭脂を 数/ z mオーダーのスペース幅でパター-ングを行っている。さらに、このパター-ング により形成されたバンク 32の膜厚は、数千 A (数百 nm)〜数 μ mとなって 、る。
[0100] (親撥水処理工程 22)
親撥水処理工程 22は、バンク 32あるいは線路 33に親撥水性を付与するためのェ 程である。より具体的には、線路 33にインクに対して濡れ易い性質 (親水性)を付与 する一方、バンク 32にインクに対し弾き易い性質 (撥水性)を付与する工程である。
[0101] この親撥水処理工程 22では、バンク 32あるいは線路 33に対して、 SF、または CF
6 等のフッ素系ガスを用いたプラズマ処理を行うことで、バンク 32あるいは線路 33に
4
親撥水性を付与している。
[0102] (配線材料塗布工程 23)
配線材料塗布工程 23を図 11 (c)に示す。配線材料塗布工程 23では、パターン形 成装置 (不図示)を使用し、基板 31上の線路 33に対して配線材料力もなるインク 36 を滴下する。本実施形態においては、線路 33に滴下されたインク 36は、上述のイン ク挙動特性により、突出領域 35でせり上がるようになる。
[0103] また、本多層配線形成方法では、上記親撥水処理工程 22にて、バンク 32あるいは 線路 33に親撥水性を付与している。このため、滴下位置 (着弾位置)がずれて、イン ク 36がバンク 32に滴下された場合でも、インク 36は、バンク 32の撥水膜で撥水し、 線路 33へ引き込まれることになる。
[0104] また、インク 36は、金属ナノ粒子を含有した金属ナノ粒子含有インクである。また、 インク 36の組成は、大半力 Sインク溶媒であり、固形分 (金属ナノ粒子)は数 vol%〜10 vol%である。インク 36に含まれる金属ナノ粒子として、銀 (Ag)系、銅(Cu)系及びァ ルミ-ゥム (A1)系粒子が好適である。
[0105] また、インク溶媒として、極性材料からなる溶媒、あるいは非極性材料からなる溶媒 の何れの溶媒を用いてもよ!ヽ。インク溶媒として極性材料からなる溶媒を用いる場合 、その極性材料としては、例えば、メチルカルビトール、またはブチルカルビトールが 挙げられる。また、インク溶媒として非極性材料力もなる溶媒を用いる場合、その非極 性材料としては、例えばテトラデカンが挙げられる。
[0106] (焼成工程 24)
配線材料塗布工程 23後、図 11 (d)に示すように、焼成処理を施し、インク 36中の インク溶媒成分を除去することにより下層配線及びコンタクトホール配線 (結線部)を 同時に形成する。なお、焼成工程 24において、線路 33の配線形成領域 34に滴下さ れたインク 36の焼成物が、最終的に下層配線 37になる。一方、線路 33の突出領域 35に滴下されたインク 36の焼成物力 最終的に上層配線と下層配線とを接続するコ ンタクトホール配線 (結線部) 38となる。
[0107] なお、焼成工程 24では、真空中、大気中、 N雰囲気中、または N /O混合比を
2 2 2 変えた雰囲気中で、インク溶媒の沸点以上の温度で焼成している。
[0108] (剥離工程 25)
剥離工程 25では、線路 33を形成するバンク 32を剥離 '除去する。
[0109] この工程により、基板 31に、配線形成領域 34に滴下されたインク 36の焼成物から なる下層配線 37、及び突出領域 35に滴下されたインク 36の焼成物力もなるコンタク トホール配線 38が露出された状態になる。 [0110] (層間絶縁膜塗布工程 26)
剥離工程 25後、下層配線及びコンタクトホール配線が形成された基板 31に層間 絶縁膜 39を塗布する。
[0111] 層間絶縁膜 37として、例えば SOG (Spin On Glass)膜を用いてもよい。 SOG膜は、 塗布法(SOD ;Spin On Deposition)により形成したシリコン酸化膜であり、塗布シリコ ン酸ィ匕膜とも呼ばれるものである。層間絶縁膜 39として SOG膜を用いた場合、スピン コーティングによる簡便な方法 (塗布法)で層間絶縁膜を形成することが可能になる。 また、層間絶縁膜 39を形成する方法としては、化学気相成長(CVD ; Chemical Vapo r Deposition )法、または、スパッタ法によりシリコン酸ィ匕膜 (SiO膜)を形成する方法
2
であってもよい。
[0112] (エッチバック工程 27)
層間絶縁膜 39を形成した後、いわゆるエッチバックと称する技術により層間絶縁膜
39全面にエッチングを施して、層間絶縁膜 39表面を平坦ィ匕する。なお、このエッチ ングは、コンタクトホール配線 38が露出するまで行われる。
[0113] さらに、エッチバック工程後、ここでは図示していないが、コンタクトホール配線 38が 露出された層間絶縁膜 39表面に上層配線を形成する。なお、この上層配線は、従 来のスパッタ法により形成されて 、てもよ 、し、インクジェット技術により形成されて!ヽ てもよい。
[0114] 以上のように、本多層配線形成方法において、バンク形成工程にて、互いに異なる 線幅を有する領域が連結した線幅パターンになるように、下層配線を形成する線路 を形成している。それゆえ、配線材料塗布工程にてインクを滴下する際に、インクが 上述のインク挙動特性を示すことになる。すなわち、インクが、互いに異なる線幅を有 する領域のうち、相対的に線幅が小さい領域でせり上がるようになり、下層配線と該 下層配線と導通するコンタクトホール配線 (結線部)とを同時に作成することが可能に なる。なお、本多層配線形成方法においては、互いに異なる線幅を有する領域のう ち相対的に線幅が小さい領域力 コンタクトホール配線として形成され、互いに異な る線幅を有する領域のうち相対的に線幅が大きい領域力 下層配線として形成され て!、ることは言うまでもな!/、。 [0115] 従来の多層配線形成方法は、配線形成工程、及びコンタクトホール形成工程を含 んでいる。そして、配線形成工程及びコンタクトホール形成工程のそれぞれについて 、デポジション工程、フォトリソグラフイエ程、エッチング工程、及び剥離工程が行われ る。これに対し、本多層配線形成方法は、バンク形成工程にてバンクを形成するため に 1回フォトリソグラフィを行えば、下層配線と該下層配線に接続するコンタクトホール 配線 (結線部)とを同時に作成することができる。
[0116] すなわち、本多層配線形成方法では、上述したインク挙動特性を利用することで、 コンタクトホールを形成するためのデポジション工程、フォトリソグラフイエ程、エツチン グ工程、及び剥離工程を省略することができる。このため、本多層配線形成方法によ れば、製造工程を短縮でき、かつ信頼性の高い多層配線間結線を得ることが可能に なる。
[0117] また、本多層配線形成方法では、先に、下層配線と該下層配線に接続するコンタク トホール配線 (結線部)とを同時に作成し (バンク形成工程〜剥離工程)、その後層間 絶縁膜を形成している (層間絶縁膜塗布工程)。このため、段差被覆性のよい層間絶 縁膜が得られる。従来の多層配線形成方法では、層間絶縁膜を形成した後、スパッ タ法により、層間絶縁膜に形成されたコンタクトホール領域に配線材料を埋め込んで いる。この場合、コンタクトホールの断面形状 (逆テーパ形状になる、アスペクト比大) 等の下地の影響により、層間絶縁膜の段差被覆性が悪くなる。その結果、従来の多 層配線基板の製造方法では、ボイドゃ断線が生じるおそれがある。これに対し、本多 層配線形成方法では、層間絶縁膜塗布工程にて、コンタクトホール領域 (コンタクトホ ール配線が形成された領域)以外の広 ヽ領域に、層間絶縁膜を塗布して ヽるので、 コンタクトホールの断面形状 (通常、逆テーパ形状になる)等の下地の影響を受けに くくなる。その結果、段差被覆性がよい層間絶縁膜が得られる。
[0118] なお、図 l l (a)〜(h)では、バンク形成工程 21にて、線路 33が突出パターンにな るようにバンク 32を形成していた。しカゝしながら、バンク形成工程にて形成される線路 は、上記の突出パターンに限定されるものではない。上記インク挙動特性を示し、か つ互いに異なる線幅を有する領域が連結した線幅領域を有して!/、ればよ!/、。例えば 、バンク形成工程にて形成される線路が括れパターンを有して ヽる構成であってもよ い。また、バンク形成工程にて形成される線路が、突出パターンと括れパターンとを 組み合わせたような構成であってもよ!/、。
[0119] また、バンク形成工程にて形成される線路は、上記線幅領域のうち相対的に線幅 力 、さ 、領域と上層配線との重なり部分が大きくなるように形成されて 、ることが好ま しい。これにより、線幅領域のうち相対的に線幅が小さい領域に滴下されたインクの 焼成物(コンタクトホール配線)と上層配線との接触面積が大きくなる。その結果、下 層配線と上層配線とを導通するコンタクトホール配線が低抵抗になり、かつ電流密度 が低下することにより、断線が起きにくい多層配線基板を実現できる。
[0120] 以下、バンク形成工程にて形成される線路が、線幅領域のうち相対的に線幅が小 さ ヽ領域と上層配線との重なり部分が大きくなるように形成された場合にっ 、て、図 1 2及び図 13に基づいてさらに詳細に説明する。図 12中の(a)〜(p)は、本多層配線 形成方法におけるバンク形成工程にて形成される線路の形状の一例を示し、図 12 中の(a)〜(d)は、突出パターンを有する線路を示す平面図であり、図 12中の(e)〜 (h)は、図 12中の(a)〜(d)に示される線路を形成した場合に製造される多層配線 基板の A—A'断面図であり、図 12中の (i)〜(l)は、括れパターンを有する線路を示 す平面図であり、図 12中の (m)〜(p)は、図 12中の (i)〜(l)に示される線路を形成 した場合に製造される多層配線基板の B— B'断面図である。なお、図 12中の(a)〜 (d)、及び図 12中の(i)〜(l)では、上層配線と下層配線との配置の関係を分力りや すくするため、上層配線を明記している。
[0121] 図 12中の(a)に示すように、線路 133は、配線形成領域 134と突出領域 135とを有 している。そして、突出領域 135は、配線形成領域 134に対し垂直に 3通路で突出し たような形状になっている。また、上層配線 140は、少なくとも突出領域 135と重なる ように形成されている。なお、「重なる」とは、基板上に投影した正射影が一致すること を指すものとする。
[0122] このような線路 133にインクを滴下すると、滴下されたインクは、突出領域 135でせ り上がる。そして、上記焼成工程にて、インクの焼成を行うことにより、下層配線 137と コンタクトホール配線 138とを同時に形成することが可能になる。なお、線路 133にお いて、配線形成領域 134に滴下されたインクの焼成物が下層配線 137になり、突出 領域 138に滴下されたインクの焼成物がコンタクトホール配線 138になる。その後、 層間絶縁膜塗布工程、エッチバック工程を経て、コンタクトホール配線 138と接続す るように上層配線 140を形成することで、本多層配線基板が製造される。
[0123] 図 12中の(a)に示すように、製造された多層配線基板では、下層配線 137と同時 に形成されたコンタクトホール配線 138が上層配線 140と接続している。そして、下層 配線 137と上層配線 140との間には、層間絶縁膜 139が設けられている。この層間 絶縁膜 139は、上記層間絶縁膜塗布工程にて形成されるものである。また、上層配 線 140には、さらにパッシベーシヨン膜 141が形成されている。パッシベーシヨン膜 1 41は、水分の吸湿を防ぐという機能を有する。また、ノッシベーシヨン膜 141は、例え ば SiN膜等を CVD法により堆積することにより、上層配線 140上に形成される。
[0124] また、突出領域は、図 12中の(b)に示すような「ョ」字形状であってもよい。すなわち 、突出領域 135'は、配線形成領域 134'に対し垂直に 3通路で突出し、突出した 3 通路が互いに合流するように垂直に折れ曲がった形状であってもよい。このような形 状を有する線路 133'〖こインクを滴下した場合においても、図 12中の(b)に示すよう に、下層配線 137'と同時に形成されたコンタクトホール配線 138'が上層配線 140' と接触した構成とすることが可能である。
[0125] また、突出領域は、図 12中の(c)に示すような形状であってもよい。すなわち、突出 領域 135' 'は、配線形成領域 134' 'に対し垂直にジグザグに伸長した形状であって もよい。また、突出領域は、図 12中の(d)に示すような形状であってよい。すなわち、 突出領域 135' ' 'は、配線形成領域 134' ' 'に対し「S」の字状に伸長した形状であ つてもよい。
[0126] 突出領域が図 12中の(c)または (d)に示すような形状であっても、図 12中の (g)ま たは (h)に示すように、上層配線と下層配線とを接続するコンタクトホール配線を形 成することが可能である。
[0127] また、バンク形成工程にて形成される線路が括れパターンを有する場合、線路の形 状としては、図 12中の (i)〜(l)に示すような形状が挙げられる。
[0128] 図 12中の(i)に示すように、線路 233は、配線形成領域 234と括れ領域 235とを有 しており、括れ領域 235で括れた構成になっている。そして、括れ領域 235は、配線 形成領域 234の線幅よりも小さい線幅を有し、かつ配線形成領域 234の長手方向と 平行に伸長した 3つの通路を有している。また、上層配線 240は、少なくとも括れ領 域 235と重なるように形成されて!ヽる。
[0129] このような線路 233にインクを滴下すると、滴下されたインクは、括れ領域 235でせ り上がる。そして、上記焼成工程にて、インクの焼成を行うことにより、下層配線 237と コンタクトホール配線 238とを同時に形成することが可能になる。なお、線路 233にお いて、配線形成領域 234に滴下されたインクの焼成物が下層配線 237になり、括れ 領域 235に滴下されたインクの焼成物がコンタクトホール配線 238になる。その後、 層間絶縁膜塗布工程、エッチバック工程を経て、コンタクトホール配線 238と接続す るように上層配線 240を形成することで、本多層配線基板が製造される。
[0130] 図 12中の (m)に示すように、製造された多層配線基板では、下層配線 237と同時 に形成されたコンタクトホール配線 238が上層配線 240と接続している。そして、下層 配線 237と上層配線 240との間には、層間絶縁膜 239が設けられている。この層間 絶縁膜 239は、上記層間絶縁膜塗布工程にて形成されるものである。また、上層配 線 240には、さらにパッシベーシヨン膜 241が形成されている。パッシベーシヨン膜 2 41は、水分の吸湿を防ぐという機能を有する。また、ノッシベーシヨン膜 241は、例え ば SiN膜等を CVD法により堆積することにより、上層配線 240上に形成される。
[0131] また、括れ領域は、図 12中の (j)に示すような形状であってもよい。すなわち、括れ 領域 235'は、配線形成領域 234'の線幅よりも小さい線幅を有し、かつ配線形成領 域 234'の長手方向と平行に伸長した 3つの通路に加え、該 3つの通路に対し垂直 に横切る通路を有している。このような形状を有する線路 234'にインクを滴下した場 合においても、図 12中の(n)に示すように、下層配線 237'と同時に形成されたコン タクトホール配線 238'が上層配線 240'と接触した構成とすることが可能である。
[0132] また、括れ領域は、図 12中の(k)に示すような形状であってもよい。同図に示すよう に、括れ領域 235' 'は、配線形成領域 234' 'の線幅よりも小さい線幅を有し、かつ 配線形成領域 234',の長手方向と平行にジグザグに伸長した 2つの通路を有してい る。
[0133] また、また、括れ領域は、図 12中の(1)に示すような形状であってよい。同図に示す ように、括れ領域 235 ' ' 'は、配線形成領域 234' "の線幅よりも小さい線幅を有し、 かつ配線形成領域 234' ' 'の長手方向と平行に「S」の字状に伸長した 1つの通路を 有している。
[0134] 括れ領域が図 12中の(k)または (1)に示すような形状であっても、図 12中の(o)ま たは (P)に示すように、上層配線と下層配線とを接続するコンタクトホール配線を形成 することが可能である。
[0135] また、図 12中の(a)〜(p)では、上層配線と下層配線とが互いに直交して配置され ている場合における線路の形状を説明した力 線路の形状は、これに限定されるもの ではない。例えば、図 13中の(a)〜(h)に示すような、上層配線と下層配線とが互い に直交して配置されていない場合にも、本多層配線形成方法を適用することができ る。図 13中の(a)〜 (h)は、本多層配線形成方法におけるバンク形成工程にて形成 される線路の形状のさらに他の一例を示し、図 13中の(a)及び (b)は、突出パターン を有する線路を示す平面図であり、図 13中の(c)及び (d)は、図 13中の(a)及び (b) に示される線路を形成した場合に製造される多層配線基板の A— A'断面図であり、 図 13中の(e)及び (f)は、括れパターンを有する線路を示す平面図であり、図 13中 の (g)及び (h)は、図 13中の(e)及び (f)に示される線路を形成した場合に製造され る多層配線基板の B— B'断面図である。
[0136] 図 13中の(a)に示すように、上層配線 340は「く」の字状に折れ曲がって形成され ており、下層配線 337は、上層配線 340の折れ曲がり部で重なるように配置されてい る。このように下層配線 337と上層配線 340とが配置されている場合、同図に示すよ うに、突出領域 335は、上層配線 340の折れ曲がり部の形状に沿うような形状で、配 線形成領域 334から突出して形成されている。
[0137] また、図 13中の(b)に示すように、上層配線 340'が十字路に形成されている場合 には、突出領域 335 'は、上層配線 340 'の十字路の形状に沿うような形状で、配線 形成領域 334'から突出して形成されている。
[0138] 突出領域が図 13中の(a)または (b)に示すような形状であっても、図 13中の(c)ま たは (d)に示すように、上層配線と下層配線とを接続するコンタクトホール配線を形成 することが可能である。 [0139] また、バンク形成工程にて形成される線路が括れパターンを有する場合、線路とし ては、図 13中の(e)及び (f)に示すような形状が挙げられる。
[0140] 図 13中の(e)に示すように、上層配線 440が「く」の字状に折れ曲がって形成される 場合、配線形成領域 434は、上層配線 440の「く」の字状に折れ曲がった折れ曲がり 部を避けるように形成されている。そして、括れ領域 435は、配線形成領域 434の線 幅よりも小さ 、線幅を有し、上層配線 440が折れ曲がった方向と反対方向に折れ曲 力 Sつて形成されている。
[0141] さらに、図 13中の(f)に示すように、上層配線が配置された場合においても、本多 層配線形成方法を適用することができる。図 13中の (f)では、上層配線 440 'が分岐 しており、分岐した上層配線 440'が、下層配線 437'の一部分と平行に重なるように 配置されている。このような場合、配線形成領域 434'は、上層配線 440 'の分岐した 分岐部で分断されるように形成されている。また、括れ領域 435 'は、配線形成領域 4 34 'の線幅よりも小さい線幅を有し、「コ」の字状に形成されている。また、括れ領域 4 35 'は、上層配線 440'の分岐した分岐部と重なるように形成されている。
[0142] 突出領域が図 13中の(e)または (f)に示すような形状であっても、図 13中の (g)ま たは (h)に示すように、上層配線と下層配線とを接続するコンタクトホール配線を形 成することが可能である。
[0143] また、本多層配線形成方法の配線材料塗布工程にお!ヽて、インクの滴下方法は、 特に限定されるものではない。バンク形成工程にて形成される線路において、インク の滴下位置を、相対的に線幅が小さい領域のみにしても、相対的に線幅が大きい領 域のみにしても、上述のインク挙動性を示す。以下、図 14 (a) · (b)に基づいて、イン クの滴下方法について、さらに詳細に説明する。図 14 (a) · (b)は、バンク形成工程 にて形成される線路におけるインクの滴下位置を模式的に示す説明図であり、図 14 (a)は、線路が突出パターンを有する場合を示し、図 14 (b)は、線路が括れパターン を有する場合を示す。
[0144] 図 14 (a)に示すように、バンク形成工程にて形成される線路が突出パターンである 場合、インクの滴下位置として領域 aまたは領域 bが挙げられる。そして、インクの滴下 方法としては、 (1)領域 aにのみインクを滴下し、領域 bへインクを伸ばす方法
(2)領域 aと領域 bとの両方にインクを滴下する方法
が挙げられる。上記(1)または(2)の何れの方法でインクを滴下しても、上述のインク 挙動性を示す。
[0145] また、図 14 (b)に示すように、バンク形成工程にて形成される線路が括れパターン である場合、インクの滴下位置として領域 (I)、領域 (11)、または領域 (III)が挙げられる 。そして、インクの滴下方法としては、
(3)領域 (I)、領域 (11)、及び領域 (III)にインクを滴下する方法
(4)領域 (I)のみにインクを滴下し、領域 (II)及び領域 (III)へインクを伸ばす方法
(5)領域 (II)のみにインクを滴下し、領域 (I)及び領域 (III)へインクを伸ばす方法
(6)領域 (III)のみにインクを滴下し、領域 (I)及び領域 (Π)へインクを伸ばす方法
(7)領域 (I) (III)にインクを滴下し、細線部の領域 (II)へインクを伸ばす方法 が挙げられる。上記(3)〜(7)の何れの方法でインクを滴下しても、上述のインク挙動 性を示す。
[0146] また、本実施形態の多層配線形成方法は、液晶表示装置におけるゲート配線及び ソース配線の形成に適用することができる。以下、本実施形態の多層配線形成方法 を液晶表示装置の製造方法に適用した例について、図 15及び図 16 (a) · (b)に基づ いて説明する。図 15は、液晶表示装置におけるゲート配線とソース配線との配置を 示す平面図である。
[0147] 液晶表示装置は、画素がマトリクス状に配された表示素子と、駆動回路としてのソ ースドライバおよびゲートドライバと、電源回路等とを備えている。上記各画素には、 表示素子およびスイッチング素子が設けられている。また、上記表示素子には、複数 のゲート配線と、各ゲート配線にそれぞれ交差する複数のソース配線とが設けられ、 これらゲート配線およびソース配線の組み合わせ毎に、上記画素が設けられて 、る。
[0148] 図 15に示すように、液晶表示装置は、ゲート配線 20とソース配線 21とが互いに交 差した構成となっている。通常、ゲート配線 20とソース配線 21との交差領域 22は、配 線間容量を低減させるために、ゲート配線 20、ソース配線 21の何れかの配線が括れ た構成になっている。すなわち、交差領域 22において、ゲート配線 20、ソース配線 2 1の何れかが括れパターンを有する構成になっている。なお、図 15では、ソース配線 21が括れパターンを有する構成になつている。
[0149] 従来技術 (スパッタ法)により、ゲート配線及びソース配線を形成した場合、図 16 (b )に示すように、ゲート配線 20及びソース配線 21は、交差領域 22において、膜厚が 一定になる。このため、ソース配線 21の括れ部の配線抵抗値が上昇してしまう。尚、 図 16 (a) · (b)は、図 15の A— A,の断面図を表す。
[0150] 一方、本実施形態の多層配線形成方法により、ゲート配線及びソース配線を形成 した場合、ソース配線 21の括れ部の抵抗値の上昇を抑えることが可能になる。上記 バンク形成工程にて、基板上にソース配線 21を形成するための配線ガイドを形成す る。この際、基板上に形成された配線ガイドは括れパターンを有しているので、配線 材料塗布工程にて配線材料カゝらなるインクを配線ガイドに滴下すると、滴下されたィ ンクは、上述のインク挙動特性により、配線ガイドの括れ部でせり上がるようになる。そ して、上記焼成工程にて焼成処理を施す。その結果、形成されたソース配線 21は、 図 16 (a)に示すように、交差領域 (括れ部) 22において膜厚が厚くなる。そして、ソー ス配線 21の括れ部の幅を制御し、交差領域 22におけるソース配線 21を所望の膜厚 にすることにより、製造工程を増やすことなぐソース配線 21の括れ部の配線抵抗値 の上昇を抑えることが可能になる。また、ソース配線 21の括れ部の膜厚を制御する事 で、従来よりも括れ部の線幅を細くする事もできるため、ゲート ソース間の容量をよ り低容量ィ匕することもできる。
[0151] 本発明は上述した各実施形態に限定されるものではなぐ請求の範囲に示した範 囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を 適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
[0152] 本発明の多層配線基板は、以上のように、上記コンタクトホールを形成する内壁に 囲まれた領域が、互いに異なる線幅を有する領域が連結された線幅領域を有するよ うになって!/、る構成である。
[0153] また、本発明の多層配線基板の製造方法は、以上のように、上記コンタクトホール 形成工程では、コンタクトホールを形成する内壁面に囲まれた領域力 互いに異なる 線幅を有する領域が連結された線幅領域を有するように、コンタクトホールを形成す る構成である。
[0154] それゆえ、従来のコンタクトホール形状(図 18 (a)に示されたコンタクトホール形状) を有する多層配線基板と比較して、液滴の焼成物が上層配線と良好に接触する。そ れゆえ、下層配線と上層配線との間で、信頼性の高い多層配線間結線 (液滴の焼成 物)を得ることが可能になる。
[0155] また、本発明の多層配線基板では、さらに、上記コンタクトホール内に、上層配線と の接触を補助するコンタクト補助材が形成されていることが好ましい。
[0156] コンタクトホールがよりアスペクト比が大きくなるように形成されていると、滴下された 液滴は上層配線にまでせり上がらない場合がある。上記の構成によれば、コンタクト ホール内に上層配線との接触を補助するコンタクト補助材が形成されているので、コ ンタクトホールがよりアスペクト比が大きくなるように形成されている場合でも、滴下さ れた液滴は上層配線までせり上がるようになる。そして、この液滴の焼成物は、上層 配線と接触するようになる。
[0157] それゆえ、上記の構成によれば、コンタクトホールがよりアスペクト比が大きくなるよう に形成されている場合においても、下層配線と上層配線との間で、信頼性の高い多 層配線間結線を得ることが可能になる。
[0158] また、本発明の多層配線基板は、以上のように、上記下層配線は、配線材料を含 む液滴を滴下することにより形成されているとともに、下層配線の配線パターン力 互 V、に異なる線幅を有する領域が連結された線幅領域からなり、上記互!、に異なる線 幅を有する領域のうち相対的に線幅が小さい領域が、上記下層配線の上層配線と 重なる領域に配されて 、る構成である。
[0159] また、本発明の多層配線基板の製造方法は、以上のように、基板上に隔壁を形成 し、隔壁に囲まれた領域が、互いに異なる線幅を有する領域が連結された線幅領域 となるように隔壁を力 どる隔壁形成工程と、上記隔壁に囲まれた領域に、配線材料 を含む液滴を滴下し、下層配線を形成する配線形成工程と、さらに、上記下層配線 の上方に、上記互いに異なる線幅を有する領域のうち相対的に線幅が小さい領域と 重なるように、上層配線を形成する上層配線形成工程とを含む構成である。
[0160] それゆえ、上述のインク挙動特性により相対的に線幅が小さい領域でせり上がった 液滴の焼成物が、上層配線と接触するようになる。したがって、下層配線と該下層配 線と導通する結線部とを同時に作成することが可能な多層配線基板を実現できる。こ のため、製造工程を短縮でき、かつ信頼性の高い多層配線間結線を得ることが可能 になる。
[0161] また、本発明の多層配線基板では、上記線幅領域は、互いに異なる線幅を有する 領域のうち相対的に線幅が小さい領域が外側へ突出した突出パターンを有していて ちょい。
[0162] また、本発明の多層配線基板では、上記線幅領域は、互いに異なる線幅を有する 領域のうち相対的に線幅が小さ 、領域で括れた括れパターンを有して 、てもよ 、。
[0163] また、本発明の多層配線基板の製造方法では、さら〖こ、上記配線形成工程後に、 下層配線が形成された基板に層間絶縁膜を塗布する層間絶縁膜塗布工程を含むこ とが好ましい。
[0164] 上記の構成によれば、先に、配線形成工程にて下層配線と該下層配線に接続する 結線部とを同時に作成し、その後、層間絶縁膜塗布工程にて、層間絶縁膜を形成し ている。このため、段差被覆性のよい層間絶縁膜が得られる。つまり、層間絶縁膜塗 布工程にて、結線部以外の広い領域に、層間絶縁膜を塗布しているので、コンタクト ホールの断面形状 (逆テーパ形状になる、アスペクト比大)等の下地の影響を受けに くくなる。その結果、従来の多層配線基板の製造方法と比較して、段差被覆性がよい 層間絶縁膜が得られる。
[0165] 本発明の多層配線基板の製造方法では、さらに、上記隔壁形成工程後に、隔壁が 形成されて ヽな ヽ基板上には親水処理を施す一方、隔壁表面には撥水処理を施す 親撥水処理工程を含むことが好ま ヽ。
[0166] これにより、配線形成工程にて配線材料を含む液滴を滴下する際に、滴下位置が ずれて、液滴が隔壁に滴下された場合でも、液滴は、隔壁表面で撥水し、隔壁に囲 まれた領域へ引き込まれることになる。このため、上記の構成によれば、配線形成ェ 程にて、より効率的に、隔壁に囲まれた領域へ配線材料を含む液滴を滴下すること が可能になる。
[0167] 尚、発明を実施するための最良の形態の項においてなした具体的な実施形態また は実施例は、あくまでも、本発明の技術内容を明らかにするものであって、そのような 具体例にのみ限定して狭義に解釈されるべきものではなぐ本発明の精神と次に記 載する特許請求の範囲内で、いろいろと変更して実施することができるものである。 産業上の利用の可能性
本発明においては、以上のように、下層配線と上層配線との間で、信頼性の高い多 層配線間結線を得ることが可能になる。それゆえ、本発明は、インクジェット装置を用 いた配線形成技術、カラーフィルタ形成技術、あるいは画素電極形成技術に適用す ることがでさる。

Claims

請求の範囲
[1] 下層配線と、下層配線上に層間絶縁層を介して形成された上層配線とを備え、 上記層間絶縁層に、上層配線と下層配線とを連絡するコンタクトホールが形成され た多層配線基板であって、
上記コンタクトホールを形成する内壁に囲まれた領域が、互 、に異なる線幅を有す る領域が連結された線幅領域を有するようになって!/ヽることを特徴とする多層配線基 板。
[2] さらに、上記コンタクトホール内に、上層配線との接触を補助するコンタクト補助材 が形成されて 、ることを特徴とする請求の範囲 1に記載の多層配線基板。
[3] 下層配線と、下層配線の上方に形成された上層配線とを備えた多層配線基板であ つて、
上記下層配線は、配線材料を含む液滴を滴下することにより形成されて ヽるととも に、下層配線の配線パターン力 互いに異なる線幅を有する領域が連結された線幅 領域からなり、
上記互いに異なる線幅を有する領域のうち相対的に線幅が小さい領域が、上記下 層配線の上層配線と重なる領域に配されていることを特徴とする多層配線基板。
[4] 上記線幅領域は、互いに異なる線幅を有する領域のうち相対的に線幅が小さ 、領 域が外側へ突出した突出パターンを有することを特徴とする請求の範囲 1〜3のいず れカ 1項に記載の多層配線基板。
[5] 上記線幅領域は、互いに異なる線幅を有する領域のうち相対的に線幅が小さ 、領 域で括れた括れパターンを有することを特徴とする請求の範囲 1〜4の何れ力 1項に 記載の多層配線基板。
[6] 層間絶縁層に、上層配線と下層配線とを連絡するコンタクトホールを形成するコン タクトホール形成工程と、
上記コンタクトホール内に配線材料を含む液滴を滴下することにより、上層配線と下 層配線とを導通する結線部を形成する結線部形成工程とを含む多層配線基板の製 造方法であって、
上記コンタクトホール形成工程では、コンタクトホールを形成する内壁に囲まれた領 域力 互いに異なる線幅を有する領域が連結された線幅領域を有するように、コンタ タトホールを形成することを特徴とする多層配線基板の製造方法。
[7] 基板上に隔壁を形成し、隔壁に囲まれた領域が、互いに異なる線幅を有する領域 が連結された線幅領域となるように隔壁をかたどる隔壁形成工程と、
上記隔壁に囲まれた領域に、配線材料を含む液滴を滴下し、下層配線を形成する 配線形成工程と、
さらに、上記下層配線の上方に、上記互いに異なる線幅を有する領域のうち相対 的に線幅が小さ 、領域と重なるように、上層配線を形成する上層配線形成工程とを 含むことを特徴とする多層配線基板の製造方法。
[8] さらに、上記配線形成工程後に、下層配線が形成された基板に層間絶縁膜を塗布 する層間絶縁膜塗布工程を含むことを特徴とする請求の範囲 7に記載の多層配線基 板の製造方法。
[9] さらに、上記隔壁形成工程後に、隔壁が形成されていない基板上には親水処理を 施す一方、隔壁表面には撥水処理を施す親撥水処理工程を含むことを特徴とする 請求の範囲 7または 8に記載の多層配線基板の製造方法。
PCT/JP2006/316025 2005-10-31 2006-08-14 多層配線基板及び多層配線基板の製造方法 WO2007052396A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US12/067,408 US8129628B2 (en) 2005-10-31 2006-08-14 Multilayer wiring board and method for manufacturing multilayer wiring board

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005317551 2005-10-31
JP2005-317551 2005-10-31

Publications (1)

Publication Number Publication Date
WO2007052396A1 true WO2007052396A1 (ja) 2007-05-10

Family

ID=38005556

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/316025 WO2007052396A1 (ja) 2005-10-31 2006-08-14 多層配線基板及び多層配線基板の製造方法

Country Status (2)

Country Link
US (1) US8129628B2 (ja)
WO (1) WO2007052396A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4297106B2 (ja) * 2005-02-23 2009-07-15 セイコーエプソン株式会社 膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
US20150179602A1 (en) * 2013-12-20 2015-06-25 Zigmund Ramirez Camacho Integrated circuit packaging system with conductive ink and method of manufacture thereof
US10729008B2 (en) * 2017-01-05 2020-07-28 Sumitomo Electric Printed Circuits, Inc. Flexible printed circuit board
CN108401363B (zh) * 2017-02-07 2021-04-06 扬智科技股份有限公司 电路板结构
KR102640196B1 (ko) * 2018-10-12 2024-02-22 엘지디스플레이 주식회사 유기발광 표시장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007530A (ja) * 1999-06-25 2001-01-12 Matsushita Electric Ind Co Ltd 回路基板
JP2001217356A (ja) * 1999-11-26 2001-08-10 Ibiden Co Ltd 多層回路基板および半導体装置
JP2002525854A (ja) * 1998-09-10 2002-08-13 ビアシステムズ グループ、インコーポレイテッド 非円形のマイクロ孔
JP2004304129A (ja) * 2003-04-01 2004-10-28 Seiko Epson Corp 液滴吐出法によるパターン形成方法、多層配線構造の形成方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58176949A (ja) 1982-04-09 1983-10-17 Oki Electric Ind Co Ltd 多層配線形成方法
CN100530758C (zh) * 1998-03-17 2009-08-19 精工爱普生株式会社 薄膜构图的衬底及其表面处理
US6713685B1 (en) 1998-09-10 2004-03-30 Viasystems Group, Inc. Non-circular micro-via
US20020130739A1 (en) 1998-09-10 2002-09-19 Cotton Martin A. Embedded waveguide and embedded electromagnetic shielding
TW512653B (en) 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
CA2395004C (en) * 1999-12-21 2014-01-28 Plastic Logic Limited Solution processing
US6589594B1 (en) * 2000-08-31 2003-07-08 Micron Technology, Inc. Method for filling a wafer through-via with a conductive material
JP4170049B2 (ja) * 2002-08-30 2008-10-22 シャープ株式会社 パターン形成基材およびパターン形成方法
JP3801158B2 (ja) * 2002-11-19 2006-07-26 セイコーエプソン株式会社 多層配線基板の製造方法、多層配線基板、電子デバイス及び電子機器
JP3788467B2 (ja) * 2003-05-28 2006-06-21 セイコーエプソン株式会社 パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法
JP2005203586A (ja) * 2004-01-16 2005-07-28 Shinko Electric Ind Co Ltd 多層配線基板の製造方法
JP4507978B2 (ja) * 2005-05-16 2010-07-21 セイコーエプソン株式会社 膜パターンの形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002525854A (ja) * 1998-09-10 2002-08-13 ビアシステムズ グループ、インコーポレイテッド 非円形のマイクロ孔
JP2001007530A (ja) * 1999-06-25 2001-01-12 Matsushita Electric Ind Co Ltd 回路基板
JP2001217356A (ja) * 1999-11-26 2001-08-10 Ibiden Co Ltd 多層回路基板および半導体装置
JP2004304129A (ja) * 2003-04-01 2004-10-28 Seiko Epson Corp 液滴吐出法によるパターン形成方法、多層配線構造の形成方法

Also Published As

Publication number Publication date
US20100071951A1 (en) 2010-03-25
US8129628B2 (en) 2012-03-06

Similar Documents

Publication Publication Date Title
JP4037410B2 (ja) 薄膜トランジスタの製造方法および液晶表示装置の製造方法
US8207473B2 (en) Method for manufacturing a stretchable electronic device
US7413973B2 (en) Method for manufacturing nano-gap electrode device
KR930011781A (ko) 배선판의 제조법
WO2007052396A1 (ja) 多層配線基板及び多層配線基板の製造方法
JPH09129733A (ja) 自己整合メタラジ
CN103210698B (zh) 显示面板的制造方法以及显示面板
JP4984416B2 (ja) 薄膜トランジスタの製造方法
CN105027283B (zh) 具有同级不同电阻器的集成电路
JP2006222295A (ja) 超微細配線基板の製造方法
JP4964406B2 (ja) 自己組織化単分子膜の縁部を用いた狭小形状の形成
JP2009513830A (ja) 構造の作製方法
KR20070067875A (ko) 박막 패턴 제조 방법
JP4068190B2 (ja) 半導体装置の多層配線形成方法
JP3504250B2 (ja) 半導体素子の製造方法
US6534399B1 (en) Dual damascene process using self-assembled monolayer
KR100289962B1 (ko) 반도체장치및그제조방법
CN106298461A (zh) 制作不连续直线图案的方法与不连续直线图案结构
JPH0226024A (ja) 半導体装置の製造方法
US20080038910A1 (en) Multiple lithography for reduced negative feature corner rounding
JPH0927491A (ja) 半導体装置
JP3841345B2 (ja) 半導体素子の微細パターンの形成方法
CN102781637B (zh) 使用流体射束开孔的方法
KR100736146B1 (ko) 플렉서블 회로기판의 제조방법
JP4786610B2 (ja) 薄膜トランジスタおよび液晶表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 12067408

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06796415

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP