WO2007032355A1 - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
WO2007032355A1
WO2007032355A1 PCT/JP2006/318075 JP2006318075W WO2007032355A1 WO 2007032355 A1 WO2007032355 A1 WO 2007032355A1 JP 2006318075 W JP2006318075 W JP 2006318075W WO 2007032355 A1 WO2007032355 A1 WO 2007032355A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
substrate
semiconductor light
light emitting
emitting device
Prior art date
Application number
PCT/JP2006/318075
Other languages
English (en)
French (fr)
Inventor
Yoshitaka Kinoshita
Hidenori Kamei
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2005267853A external-priority patent/JP2007081181A/ja
Priority claimed from JP2005267855A external-priority patent/JP2007081183A/ja
Priority claimed from JP2005267854A external-priority patent/JP2007081182A/ja
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to DE112006002450T priority Critical patent/DE112006002450T5/de
Priority to US12/066,465 priority patent/US7863623B2/en
Publication of WO2007032355A1 publication Critical patent/WO2007032355A1/ja
Priority to US12/956,437 priority patent/US20110089466A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Definitions

  • the present invention relates to a semiconductor light emitting device, and more particularly to a semiconductor light emitting device using a group III V nitride semiconductor.
  • Group nitride semiconductors are widely used as semiconductor materials for light-emitting devices that operate in the wavelength range of visible power and ultraviolet, and electronic devices that operate at high power and high temperatures.
  • a substrate used for a light-emitting element made of a group III nitride semiconductor a conductive substrate such as a GaN substrate has been used instead of an insulating substrate such as a sapphire substrate. Yes.
  • FIG. 6 shows an example of a conventional semiconductor light emitting device using this GaN substrate.
  • an n-type GaN layer 102, a GalnN active layer 106, and a p-type GaN layer 112 are sequentially stacked on a GaN substrate 111.
  • a p-side electrode 109 is formed on the p-type GaN layer 112, a part of the n-type GaN layer 102 is removed from the p-type GaN layer 112, and a part of the n-type GaN layer 102 is formed.
  • An n-side electrode 110 is formed on the exposed portion of the n-type GaN layer 102 that is exposed (see, for example, Patent Document 2).
  • the lattice mismatch rate between the GaN substrate and the group III nitride semiconductor layer formed thereon is a It is smaller than the lattice mismatch rate between the fire substrate and the group III nitride semiconductor layer formed thereon. Therefore, the group III nitride semiconductor layer formed on the GaN substrate does not need to suppress the propagation of crystal defects due to lattice mismatch with the substrate having few defects due to lattice mismatch.
  • the intermediate layer having a GalnN force grown at a low temperature is also a source of crystal defects that naturally occur during the growth, the intermediate layer made of GaInN is not formed without lattice matching with the GaN substrate.
  • Patent Document 2 Japanese Patent Laid-Open No. 2001-60719
  • a GaN substrate having an off-angle less than 0.3 ° from the (0001) plane has a large number of crystals having a hexagonal pyramid-like surface morphology, unlike a crystal grown by step flow. Occurs and the flatness of the substrate is significantly deteriorated. For this reason, the crystal structure of the semiconductor layer formed on the GaN substrate having an off angle of less than 0.3 ° is not stable. As a result, there is a problem that the photoluminescence intensity of the semiconductor light emitting device becomes extremely low.
  • the crystal growth surface is cooled at a low temperature by the gas flow of the MOCVD apparatus.
  • MOCVD metal organic chemical vapor deposition
  • the substrate is deformed into a concave shape by directing the crystal growth surface.
  • the sapphire substrate since the lattice mismatch rate between the substrate and the semiconductor layer is large, a force is exerted from the sapphire substrate toward the crystal growth surface to deform it into a convex shape. Therefore, the sapphire substrate was returned to a shape close to flat, and there was no problem with respect to the warp of the substrate that occurred during crystal growth.
  • the present invention solves the above-described conventional problems, suppresses variations between elements of a semiconductor light emitting element formed on a substrate made of a III-V nitride semiconductor substrate, and has stable characteristics. It aims to be able to realize.
  • a semiconductor light emitting device is configured to include an intermediate layer containing In.
  • a semiconductor light emitting device includes a substrate made of a group III V nitride semiconductor, and a plurality of first-conductivity-type m-V nitride semiconductor layers formed on the substrate.
  • the first conductivity type layer includes an intermediate layer having a Ga In N (0 ⁇ X> 1) force.
  • the semiconductor light-emitting device has an intermediate layer made of Ga ⁇ ⁇ (0 ⁇ ⁇ 1).
  • the influence of the hexagonal pyramid-shaped concavities and convexities generated on the surface of the substrate, which is a group III-V nitride semiconductor force, can be reduced. Accordingly, since it is possible to stably form a semiconductor layer on the substrate, it is possible to suppress a variation in light emission characteristics between the semiconductor light emitting elements and to realize a semiconductor light emitting element with stable characteristics.
  • a part of the first conductivity type layer, the active layer, and the second conductivity type layer form a mesa portion, and a portion that forms the mesa portion of the first conductivity type layer is It is preferable to include an intermediate layer.
  • a part of the first conductivity type layer, the active layer, and the second conductivity type layer form a mesa portion, and a portion that forms the mesa portion of the first conductivity type layer May be a portion excluding at least the intermediate layer.
  • the intermediate layer is preferably in contact with the substrate.
  • the intermediate layer preferably has a thickness of lOnm or more and 500 nm or less.
  • the main surface of the substrate is preferably a (0001) plane.
  • the main surface of the substrate has a (0001) surface force of 0.3 ° or more and Preferably, the surface has an off angle of 5 ° or less.
  • the main surface of the substrate is a surface having an off angle of (0001) surface force of less than 0.3 °
  • the intermediate layer has a thickness of 50 nm or more and 500 nm or less. I like it.
  • a semiconductor light-emitting device having stable characteristics can be realized by suppressing variations between the elements of the semiconductor light-emitting device formed on the substrate having the III-V nitride semiconductor power. it can.
  • FIG. 1 is a cross-sectional view showing a semiconductor light emitting device according to an embodiment of the present invention.
  • FIG. 2] (a) and (b) are graphs showing the correlation between the photoluminescence intensity in the semiconductor light emitting device and the formation position of the semiconductor light emitting device on the substrate, and (a) shows the formation of an intermediate layer of InGaN force. (B) shows the case where no intermediate layer is formed.
  • FIG. 3 is a graph showing the correlation between the photoluminescence intensity and the layer thickness of the intermediate layer in the semiconductor light emitting device according to one embodiment of the present invention.
  • FIG. 4 is a cross-sectional view showing a modification of the semiconductor light emitting device according to one embodiment of the present invention.
  • FIG. 5 is a cross-sectional view showing a modification of the semiconductor light emitting device according to one embodiment of the present invention.
  • FIG. 6 is a cross-sectional view showing a conventional semiconductor light emitting device.
  • FIG. 1 shows a cross-sectional configuration of a semiconductor light emitting device according to an embodiment.
  • an n-type layer 12, an active layer 13, and a p-type layer 14 are formed on a substrate 11 having GaN power.
  • the n-type layer 12 consists of a first n-type layer 22 made of Si-doped GaN, formed sequentially from the bottom, and an intermediate layer made of Si-doped Gal-xInxN (0 ⁇ x ⁇ 1).
  • the layer 23 includes a second n-type layer 24 made of Si-doped GaN and a cladding layer 25 made of undoped AlGaN.
  • the p-side electrode 15 is a gold-based reflective electrode having a thickness of 1 ⁇ m
  • the n-side electrode 16 is a gold-based contact electrode having a thickness of 1 ⁇ m.
  • the film thickness of the lower portion of the n-side electrode 16 in the second n-type layer 24 is 500 nm.
  • each plane dimension from the substrate is 300 m ⁇ 300 m. Cut out the semiconductor light emitting device.
  • the surface orientation of the main surface of the substrate may be any, but the surface orientation preferably has an off angle of (0001) surface force of 0.3 ° to 5 °. Since the main surface has an off-angle, the active ratio of the p-type impurity in the p-type layer 14 is increased, and the operating voltage can be reduced. When the off angle is 0.2 ° or more, the effect of reducing the operating voltage is produced, and when the off angle is 2 ° or more, the effect is almost saturated.
  • the off angle is less than 0.3 °, the morphology of the substrate may be deteriorated as described later. Further, since the yield when separating into chips tends to decrease as the off angle increases, the off angle is preferably 5 ° or less.
  • the direction in which the off-angle is formed may be any direction. Further, the peak of the emission wavelength of the semiconductor light emitting device is 460 nm. Note that the semiconductor light emitting device of this embodiment is a so-called light emitting diode (hereinafter referred to as “LED”).
  • FIG. 2 (b) As shown in FIG. 2 (b), it can be seen that when the intermediate layer is not provided, the photoluminescence intensity greatly varies depending on the formation position of the semiconductor light emitting element on the substrate. On the other hand, when the intermediate layer is provided as shown in FIG. 2 (a), it is obvious that the variation in the photoluminescence intensity between the semiconductor light emitting elements is small.
  • the luminance distribution standard deviation is a standard deviation when the distribution of variation in the photoluminescence intensity of each semiconductor light emitting element with respect to a certain predetermined luminance value is assumed to be a normal distribution. More specifically, for example, the value of the standard deviation of the luminance distribution is 25%, the output variation within 25% of the average value of the luminance is within the distribution of 1 ⁇ (68.3% of the total). That is. A He-Cd laser with a wavelength of 325 nm was used as the photoluminescence excitation light source. [0033] The luminance distribution standard deviation without the intermediate layer shown in Fig. 2 (b) was a very large value of 33.1%. On the other hand, the luminance distribution standard deviation when the intermediate layer shown in Fig. 2 (a) is provided is 5.1%, and the value of the luminance distribution standard deviation is improved to 1/6 or less.
  • FIG. 3 shows the correlation between the layer thickness of the intermediate layer 23 and the intensity of photoluminescence. As shown in FIG. 2, it has been clarified that when the layer pressure of the intermediate layer 23 is 50 nm or more, the intensity of photoluminescence of the semiconductor light emitting device becomes very large.
  • a GaN-powered substrate has a hexagonal pyramid-shaped unevenness particularly prominently when the off-angle of the main surface is less than 0.3 °, resulting in poor surface morphology. Yes.
  • the semiconductor layer can be stably formed by providing the intermediate layer 23 having a thickness of 50 nm or more. As a result, the intensity of the photoluminescence of the semiconductor light emitting elements can be increased and the variation in the intensity of the photoluminescence between the semiconductor light emitting elements can be reduced by / J.
  • the thickness of the intermediate layer 23 should be not less than lOnm and not more than 500 nm, and in particular if the substrate warpage is a problem, it is preferably not less than lOnm and not more than lOOnm. More preferably, it is not less than lOnm and not more than 50 nm. Further, when the off-angle of the substrate is less than 0.3 °, it is preferable that the substrate be 50 nm or more and 500 nm or less.
  • the Si doping concentration in the intermediate layer 23 is preferably in the range of 5 ⁇ 10 17 cm ⁇ 3 or more and 1 ⁇ 10 19 cm 3 or less. The reason is that the intermediate layer 23 becomes a high-resistance layer when the thickness is 5 X 10 17 cm 3 or less, leading to an increase in drive voltage, and the intermediate layer 23 is poorly crystalline when it is 1 X 10 19 cm 3 or more. This is because the characteristics of the semiconductor light emitting device are deteriorated.
  • the intermediate layer 23 is formed between the first n-type layer 22 and the second n-type layer 24.
  • the n-side electrode 16 may be formed on the first n-type layer 22 without providing the n-type layer 24.
  • Table 2 shows an example of the composition and layer pressure of each layer in this case.
  • the intermediate layer 23 may be formed between the substrate 11 and the first n-type layer 22.
  • Table 3 shows an example of the composition and thickness of each layer in this case.
  • GaN substrate 1 1 0 0 300 m-Intermediate layer 23 0 X 10 ⁇ 500nm Si 5 x 10 18
  • Cladding layer 25 0.05 0 20nm Amorphous "-Active layer Barrier layer 0 0 1 6nm Ant layer-4 well layers and 3 barrier layers 13 well layer 0 0.06 2nm Ant layer- Alternately formed one layer at a time
  • the GaN substrate 11 may be formed by, for example, forming a thick GaN layer on a sapphire substrate and then removing the sapphire substrate. Further, a commercially available Ga N substrate may be used. As a substrate used for forming a thick GaN layer, a substrate capable of crystal growth of a GaN layer such as SiC or MgAlO may be used in addition to the sapphire substrate.
  • the substrate 11 is not limited to GaN, and the same effect can be obtained by using another substrate of III-V nitride semiconductor power such as AlGaN or GalnN.
  • the same effect can be obtained for a semiconductor laser device using a group III V nitride semiconductor in addition to the force LED described for the LED.
  • the semiconductor light-emitting device according to the present invention can realize a semiconductor light-emitting device with stable characteristics by suppressing variations between semiconductor light-emitting devices formed on a substrate that also has III-V nitride semiconductor power. It is useful as a semiconductor light emitting device having III-V nitride semiconductor power.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

　半導体発光素子は、III－Ｖ族窒化物半導体からなる基板１１と、基板１１の上に形成され、複数の第１導電型のIII－Ｖ族窒化物半導体層からなる第１導電型層１２と、第１の半導体層１２の上に形成された活性層１３と、活性層１３の上に形成された第２導電型のIII－Ｖ族窒化物半導体層からなる第２導電型層１４とを備えている。第１導電型層１２は、Ｇａ1-xＩｎxＮ（０＜ｘ＜１）からなる中間層２３を有している。

Description

明 細 書
半導体発光素子
技術分野
[0001] 本発明は、半導体発光素子に関し、特に III V族窒化物半導体を用いた半導体 発光素子に関する。
背景技術
[0002] 近年、一般式が Al Ga In N (0≤x≤ 1、 0≤y≤ 1、 x+y≤ 1)で表される III—V
x Ι-χ-y y
族窒化物半導体は、可視力 紫外に亘る波長帯で動作する発光デバイスや高出力 及び高温で動作する電子デバイス用の半導体材料として多用されている。
[0003] III V族窒化物半導体力もなる半導体発光素子をサファイア基板の上に形成する 場合には、基板と m-v族窒化物半導体層との格子不整合による結晶欠陥が活性 層まで伝搬することを抑制するために、 GalnN力もなる中間層を基板と活性層との間 に形成することが一般的である（例えば、特許文献 1を参照。；)。
[0004] 一方、 III族窒化物半導体よりなる発光素子に用いられる基板として、サファイア基 板のような絶縁性の基板に代わって GaN基板のような導電性の基板が用いられるよ うになつてきている。
[0005] 導電性の基板を用いることにより、基板に電流を流すことができるので電流通路の 抵抗値を下げて消費電力や動作電圧を低減させることができる。また、静電耐圧を 高めることちでさる。
[0006] この GaN基板を用いた従来の半導体発光素子の例を図 6に示す。図 6において、 GaN基板 111の上に、 n型 GaN層 102と、 GalnN活性層 106と、 p型 GaN層 112力 S 順次積層されている。
[0007] p型 GaN層 112の上には p側電極 109が形成されており、 p型 GaN層 112から n型 GaN層 102の一部が除去されて、 n型 GaN層 102の一部が露出しており、 n型 GaN 層 102の露出した部分に、 n側電極 110が形成されている（例えば、特許文献 2を参 照。）。
[0008] GaN基板とその上に形成される III族窒化物半導体層との間の格子不整合率は、サ ファイア基板とその上に形成される III族窒化物半導体層との間の格子不整合率より も小さい。このため、 GaN基板の上に形成された III族窒化物半導体層は、格子不整 合に起因する欠陥が少なぐ基板との格子不整合による結晶欠陥の伝搬を抑制する 必要がない。また、低温成長の GalnN力もなる中間層は成長途中に自然発生する 結晶欠陥の発生源ともなるため、 GaN基板に対して格子整合しな 、GaInNからなる 中間層は、形成されていない。
特許文献 1：特開平 8— 70139号公報
特許文献 2：特開 2001— 60719号公報
発明の開示
発明が解決しょうとする課題
[0009] し力しながら、 GaN基板を用いた場合には、 GaN基板に特有なオフ角分布のばら つき及び表面カ卩ェばらつきに起因する素子間の特性ばらつきが発生するという問題 が新たに生じる。
[0010] また、主面が（0001)面から 0. 3° 未満のオフ角を有する GaN基板は、ステップフ ローにより結晶が成長する形態と異なり、六角錐状の表面モフォロジー形態を有する 結晶が多数発生し、基板の平坦性が著しく悪化する。このため、 0. 3° 未満のオフ 角を有する GaN基板の上に形成した半導体層は結晶構造が安定しない。その結果 、半導体発光素子のフォトルミネッセンス強度が極端に低くなるという問題がある。
[0011] 一方、有機金属気相堆積 (MOCVD)法等により、基板の上に半導体層を結晶成 長させる場合には、 MOCVD装置のガスの流れによって結晶成長面が低温ィ匕される ため、結晶成長面に向力つて基板が凹形状に変形するおそれがある。サファイア基 板の場合には、基板と半導体層との格子不整合率が大きいため、サファイア基板か ら結晶成長面に向力つて凸形状に変形する力が働く。従って、サファイア基板が平 坦に近 、形状に戻され、結晶成長中に発生する基板の反りに関する問題は発生し なかった。しかし、 GaN基板の場合には、基板と半導体層との格子不整合率が小さ いため、基板を凸形状に変形する力が働かず、基板が凹形状に反りやすい。その結 果、基板に形成された半導体発光素子間の特性が大きくばらつ ヽてしまう t ヽぅ問題 がある。 [0012] 本発明は、前記従来の問題を解決し、 III— V族窒化物半導体カゝらなる基板の上に 形成した半導体発光素子の素子間のばらつきを抑え、特性が安定した半導体発光 素子を実現できるようにすることを目的とする。
課題を解決するための手段
[0013] 前記の目的を達成するため、本発明は半導体発光素子を、 Inを含む中間層を備え た構成とする。
[0014] 具体的に、本発明に係る半導体発光素子は、 III V族窒化物半導体からなる基板 と、基板の上に形成され、複数の第 1導電型の m— V族窒化物半導体層を含む第 1 導電型層と、第 1の半導体積層体の上に形成された活性層と、活性層の上に形成さ れた第 2導電型の ΙΠ— V族窒化物半導体層からなる第 2導電型層とを備え、第 1導電 型層は、 Ga In N (0く Xく 1)力もなる中間層を有していることを特徴とする。
1
[0015] 本発明の半導体発光素子によれば、 Ga Ιη Ν (0<χ< 1)からなる中間層を有し
1
ているため、 III V族窒化物半導体力 なる基板の表面に発生する六角錐形状の凹 凸が、半導体層に及ぼす影響を小さくすることができる。従って、基板の上に安定し て半導体層を形成することが可能となるので、半導体発光素子同士の間で発光特性 がばらつくことを抑え、特性が安定した半導体発光素子が実現できる。
[0016] 本発明の半導体発光素子において、第 1導電型層の一部、活性層及び第 2導電型 層は、メサ部を形成し、第 1導電型層のメサ部を形成する部分は、中間層を含むこと が好ましい。
[0017] また、本発明の半導体発光素子において、第 1導電型層の一部、活性層及び第 2 導電型層は、メサ部を形成し、第 1導電型層のメサ部を形成する部分は、少なくとも 中間層を除く部分であってもよい。この場合において、中間層は、基板と接しているこ とが好ましい。
[0018] 本発明の半導体発光素子において、中間層の層厚は、 lOnm以上且つ 500nm以 下であることが好ましい。
[0019] 本発明の半導体発光素子において、基板の主面は (0001)面であることが好まし い。
[0020] 本発明の半導体発光素子において、基板の主面は（0001)面力 0. 3° 以上且 つ 5° 以下のオフ角を有する面であることが好ましい。
[0021] 本発明の半導体発光素において、基板の主面は（0001)面力 0. 3° 未満のオフ 角を有する面であり、中間層の層厚は 50nm以上且つ 500nm以下であることが好ま しい。
発明の効果
[0022] 本発明に係る半導体発光素子によれば、 III— V族窒化物半導体力もなる基板の上 に形成した半導体発光素子の素子間のばらつきを抑え、特性が安定した半導体発 光素子を実現できる。
図面の簡単な説明
[0023] [図 1]本発明の一実施形態に係る半導体発光素子を示す断面図である。
[図 2] (a)及び (b)は半導体発光素子におけるフォトルミネッセンス強度と半導体発光 素子の基板における形成位置との相関を示すグラフであり、 (a)は InGaN力 なる中 間層を形成した場合であり、 (b)は中間層を形成していない場合である。
[図 3]本発明の一実施形態に係る半導体発光素子におけるフォトルミネッセンス強度 と中間層の層厚との相関を示すグラフである。
[図 4]本発明の一実施形態に係る半導体発光素子の変形例を示す断面図である。
[図 5]本発明の一実施形態に係る半導体発光素子の変形例を示す断面図である。
[図 6]従来例に係る半導体発光素子を示す断面図である。
符号の説明
[0024] 11 基板
12 n型層
13 活性層
14 P型層
15 P側電極
16 n側電極
22 第 1の n型層
23 中間層
24 第 2の n型層 25 クラッド層
発明を実施するための最良の形態
[0025] 本発明の一実施形態について図面を参照して説明する。図 1は一実施形態に係る 半導体発光素子の断面構成を示して 、る。図 1に示すように GaN力 なる基板 11の 上に n型層 12と、活性層 13と、 p型層 14とが形成されている。 n型層 12は、下から順 次形成された、 Siがドープされた GaN力 なる第 1の n型層 22と、 Siがドープされた G al-xInxN (0<x< 1)からなる中間層 23、 Siドープの GaNよりなる第 2の n型層 24と 、アンドープの AlGaNからなるクラッド層 25とからなる。
[0026] 活性層 13は、アンドープの GaN力 なる障壁層とアンドープの InGaN力 なる井 戸層とが交互に積層された多重量子井戸構造を有している。 p型層 14は Mgがドー プされた AlGaN層からなる。 p型層 14、活性層 13及び n型層 12のうちのクラッド層 2 5と第 2の n型層 24の一部とが除去されてメサ部が形成されると共に、第 2の n型層 24 の一部が露出している。 p型層 14の上には p側電極 15が形成され、露出した第 2の n 型層 24の上に n側電極 16が形成されて 、る。各半導体層の組成及び膜厚等の具体 的な構成の一例を表 1に示す。
[0027] [表 1]
Figure imgf000006_0001
[0028] なお、 p側電極 15は厚さ 1 μ mの金ベースの反射電極であり、 n側電極 16は厚さ 1 μ mの金ベースのコンタクト電極である。第 2の n型層 24における n側電極 16の下側 部分の膜厚は層厚は 500nmである。
[0029] 本実施形態においては、直径が 2インチで、厚さが 300 μ mの GaN基板の上に複 数の半導体発光素子を形成した後、基板から平面寸法が 300 m X 300 mの各 半導体発光素子を切り出して ヽる。基板の主面の面方位はどのようなものであっても よいが、面方位が（0001)面力 0. 3° 〜5° のオフ角を有していることが好ましい。 主面がオフ角を有していることにより、 p型層 14における p型不純物の活性ィ匕率が高 くなり、動作電圧を低減することができる。オフ角が 0. 2° 以上で動作電圧を低減す る効果を生じるようになり、 2° 以上ではその効果がほぼ飽和する。しかし、オフ角が 0. 3° 未満の場合には、後述するように基板のモフォロジ一が悪ィ匕するおそれがあ る。また、オフ角が大きくなるとチップに分離する際の歩留まりが低下する傾向にある ので、オフ角は 5° 以下であることが好ましい。オフ角を形成する方向はどの方向で もよい。また、半導体発光素子の発光波長のピークは、 460nmである。なお、本実施 形態の半導体発光素子は、いわゆる発光ダイオード（Light Emitting Diode,以下 LE Dという）である。
[0030] 図 2 (a)及び (b)は、半導体発光素子のフォトルミネッセンス強度と半導体発光素子 の基板における形成位置との相関であり、（a)は Ga In Nからなる中間層を設け
0.98 0.02
た場合を示し、（b)は中間層を設けていない場合を示している。図 2において半導体 発光素子の基板における形成位置は、基板の中心を原点とし、 X軸はオリフラと平行 に配置し、 y軸はオリフラと垂直に配置して表示している。なお、中間層の厚さは 50η mとした。
[0031] 図 2 (b)に示すように中間層を設けていない場合には、半導体発光素子の基板に おける形成位置によりフォトルミネッセンス強度が大きくばらついていることがわかる。 一方、図 2 (a)に示すように中間層を設けた場合には、半導体発光素子間におけるフ オトルミネッセンス強度のばらつきが小さいことがわ力る。
[0032] 図 2に示したデータから、輝度分布標準偏差を求め、フォトルミネッセンス強度のば らっきを定量的に検討した。輝度分布標準偏差とは、ある所定の輝度値に対する半 導体発光素子それぞれのフォトルミネッセンス強度のばらつきの分布を正規分布と仮 定した場合の標準偏差のことをいう。より具体的に述べると、例えば輝度分布標準偏 差の値が 25%とは、輝度の平均値に対し 25%以内の出力ばらつきのものが 1 σの 分布（全体の 68. 3%)内にあるということである。なお、フォトルミネッセンスの励起光 源には、波長が 325nmの He— Cdレーザを用いた。 [0033] 図 2 (b)に示した中間層を設けていない場合の輝度分布標準偏差は 33. 1%と非 常に大きい値であった。一方、図 2 (a)に示した中間層を設けた場合の輝度分布標 準偏差は 5. 1%であり、輝度分布標準偏差の値は 6分の 1以下に向上している。
[0034] この結果は、 GaN基板に特有な、基板を結晶成長した後に認められる六角錐形状 の凹凸が、中間層により吸収され平坦性が向上することにより、半導体層が安定して 形成されたためであると考えられる。また、中間層を設けることにより、基板の結晶成 長面に向力つて凸形状に変形させようとする応力が加わるため、 MOCVD装置のガ ス流によって基板の結晶面が低温化されて基板の結晶成長面に向かって凹形状に 変形しょうとする応力が打ち消され、基板が平坦に保たれるためであると考えられる。
[0035] 今回の検討において、中間層 23の層厚を厚くすることによりフォトルミネッセンス強 度のばらつきが抑えられることがわかった。この強度のばらつきの抑制という結果から 、中間層 23の層厚を大きくすることによって半導体発光素子の特性がさらに安定ィ匕 できると期待される。
[0036] 図 3は中間層 23の層厚とフォトルミネッセンスの強度との相関を示している。図 2に 示すように中間層 23の層圧が 50nm以上とすることにより、半導体発光素子のフォト ルミネッセンスの強度が非常に大きくなることが明らかとなった。
[0037] GaN力 なる基板は、主面のオフ角が 0. 3° 未満の場合には、六角錐形状の凹凸 が特に顕著に発生し、表面モフォロジ一が悪ィ匕することが知られている。しかしこの 場合においても、厚さが 50nm以上の中間層 23を設けることにより、半導体層を安定 して形成することができる。その結果、半導体発光素子のフォトルミネッセンスの強度 を大きくし且つ半導体発光素子間におけるフォトルミネッセンスの強度のばらつきを /J、さくすることができる。
[0038] 以上のように、半導体発光素子のフォトルミネッセンスの強度を大きくするためには 、中間層 23の層厚が厚い方が好ましい。しかし、中間層 23の層厚が厚くなると、中間 層 23により発生する基板の結晶成長面を凸形状に変形しょうとする応力が大きくなり すぎ、基板が凸形状に変形してしまうおそれがある。また、基板の反りが半導体層の 成長後においても大きくなり、電極形成プロセスのマスクァライメント工程、研削工程 、研磨工程及びスクライブ工程におけるプロセス精度を低下させるため、半導体発光 素子の歩留まり低下を引き起こす原因ともなる。
[0039] 以上の点を勘案すると、中間層 23の層厚は lOnm以上且つ 500nm以下とすれば よぐ特に基板の反りが問題となる場合には lOnm以上且つ lOOnm以下とすることが 好ましぐ lOnm以上且つ 50nm以下とすることがさらに好ましい。また、基板のオフ 角が 0. 3° 未満の場合には、 50nm以上且つ 500nm以下とすることが好ましい。
[0040] なお、中間層 23における Siのドーピング濃度は、 5 X 1017cm— 3以上且つ 1 X 1019c m 3以下の範囲にあることが好ましい。理由は、 5 X 1017cm 3以下の場合には中間層 23が高抵抗層となり駆動電圧の上昇を招き、 1 X 1019cm 3以上の場合には中間層 2 3の結晶性が悪ィ匕して、半導体発光素子の特性が低下するためである。
[0041] なお、本実施形態においては、中間層 23を第 1の n型層 22と第 2の n型層 24との 間に形成する例を示したが、図 4に示すように第 2の n型層 24を設けず、第 1の n型層 22の上に n側電極 16を形成する構成としてもよい。この場合における、各層の組成 及び層圧の一例を表 2に示す。
[0042] [表 2]
Figure imgf000009_0001
[0043] また、図 5に示すように、中間層 23が基板 11と第 1の n型層 22との間に形成された 構成としてもよい。この場合における各層の組成及び層厚の一例を表 3に示す。
[0044] [表 3]
AI組成 In組成 厚さ ト'ーハ。ント不純物濃度
(cm—3) その他
GaN基板 1 1 0 0 300 m - 中間層 23 0 X 10~ 500nm Si 5 x 1018
第 1の n型層 22 0 0 500nm Si 5 X 1018
クラッド層 25 0.05 0 20nm アン ーフ" - 活性層 障壁層 0 0 1 6nm アント'一フ。 - 4層の井戸層と 3層の障壁層 13 井戸層 0 0.06 2nm アント'ーフ。 - とを各 1層ずつ交互に形成
P型層 14 0.05 0 100nm Mg 1 X 1 020 [0045] なお、 GaNからなる基板 11については、例えばサファイア基板の上に GaN層を厚 く形成した後、サファイア基板を除去して形成すればよい。また、市販されている Ga N基板を用いてもよい。 GaN層を厚く形成する場合に用いる基板としては、サフアイ ァ基板以外に SiC又は MgAlO等の GaN層を結晶成長しうる基板を用いてもよい。
2
[0046] また、基板 11については、 GaNに限らず、 AlGaN又は GalnN等の他の III—V族 窒化物半導体力 なる基板を用いても同様な効果が得られる。
[0047] また、各実施形態においては LEDについて説明した力 LED以外に III V族窒化 物半導体を用いた半導体レーザ素子についても同様な効果が得られる。
産業上の利用可能性
[0048] 本発明に係る半導体発光素子は、 III— V族窒化物半導体力もなる基板の上に形 成した半導体発光素子の素子間のばらつきを抑え、特性が安定した半導体発光素 子を実現でき、 III V族窒化物半導体力もなる半導体発光素子等として有用である。

Claims

請求の範囲
[1] III V族窒化物半導体からなる基板と、
前記基板の上に形成され、複数の第 1導電型の m— V族窒化物半導体層を含む 第 1導電型層と、
前記第 1の半導体積層体の上に形成された活性層と、
前記活性層の上に形成された第 2導電型の m—v族窒化物半導体層カゝらなる第 2 導電型層とを備え、
前記第 1導電型層は、 Ga Ιη Ν (0<χ< 1)力 なる中間層を有している半導体発
1
光素子。
[2] 前記第 1導電型層の一部、活性層及び第 2導電型層は、メサ部を形成し、
前記第 1導電型層の前記メサ部を形成する部分は、前記中間層を含む請求項 1〖こ 記載の半導体発光素子。
[3] 前記第 1導電型層の一部、活性層及び第 2導電型層は、メサ部を形成し、
前記第 1導電型層の前記メサ部を形成する部分は、少なくとも前記中間層を除く部 分である請求項 1又は 5に記載の半導体発光素子。
[4] 前記中間層は、前記基板と接している請求項 3に記載の半導体発光素子。
[5] 前記中間層の層厚は、 lOnm以上且つ 500nm以下である請求項 1から 4のいずれ 力 1項に記載の半導体発光素子。
[6] 前記基板の主面は（0001)面である請求項 1から 4のいずれ力 1項に記載の半導 体発光素子。
[7] 前記基板の主面は（0001)面から 0. 3° 以上且つ 5° 以下のオフ角を有する面で ある請求項 1から 4のいずれか 1項に記載の半導体発光素子。
[8] 前記基板の主面は（0001)面力 0. 3° 未満のオフ角を有する面であり、
前記中間層の層厚は 50nm以上且つ 500nm以下である請求項 1から 4のいずれ 力 1項に記載の半導体発光素子。
PCT/JP2006/318075 2005-09-15 2006-09-12 半導体発光素子 WO2007032355A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE112006002450T DE112006002450T5 (de) 2005-09-15 2006-09-12 Halbleiter-Lichtemitterbauelement
US12/066,465 US7863623B2 (en) 2005-09-15 2006-09-12 Semiconductor light emitting device
US12/956,437 US20110089466A1 (en) 2005-09-15 2010-11-30 Semiconductor light emitting device

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2005-267853 2005-09-15
JP2005267853A JP2007081181A (ja) 2005-09-15 2005-09-15 半導体発光素子
JP2005-267854 2005-09-15
JP2005267855A JP2007081183A (ja) 2005-09-15 2005-09-15 半導体発光素子
JP2005267854A JP2007081182A (ja) 2005-09-15 2005-09-15 半導体発光素子
JP2005-267855 2005-09-15

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/956,437 Division US20110089466A1 (en) 2005-09-15 2010-11-30 Semiconductor light emitting device

Publications (1)

Publication Number Publication Date
WO2007032355A1 true WO2007032355A1 (ja) 2007-03-22

Family

ID=37864946

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/318075 WO2007032355A1 (ja) 2005-09-15 2006-09-12 半導体発光素子

Country Status (3)

Country Link
US (2) US7863623B2 (ja)
DE (1) DE112006002450T5 (ja)
WO (1) WO2007032355A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2010079541A1 (ja) * 2009-01-06 2012-06-21 パナソニック株式会社 半導体レーザ装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8692261B2 (en) * 2010-05-19 2014-04-08 Koninklijke Philips N.V. Light emitting device grown on a relaxed layer
US9966501B2 (en) * 2015-09-07 2018-05-08 Seoul Viosys Co., Ltd. Light emitting device with high efficiency
CN108682720A (zh) * 2018-04-24 2018-10-19 河源市众拓光电科技有限公司 一种GaN基LED外延结构及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223743A (ja) * 1999-01-29 2000-08-11 Sanyo Electric Co Ltd 窒化物系半導体発光素子及び窒化物半導体層の成長方法
JP2001127382A (ja) * 1999-10-29 2001-05-11 Nichia Chem Ind Ltd 半導体レーザ装置、半導体レーザパッケージおよび半導体レーザ素子の製造方法
JP2002094189A (ja) * 2000-09-14 2002-03-29 Sharp Corp 窒化物半導体レーザ素子およびそれを用いた光学装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2956489B2 (ja) 1994-06-24 1999-10-04 日亜化学工業株式会社 窒化ガリウム系化合物半導体の結晶成長方法
JP3605906B2 (ja) 1994-10-28 2004-12-22 三菱化学株式会社 コンタクト抵抗低減層を有する半導体装置
US5804834A (en) * 1994-10-28 1998-09-08 Mitsubishi Chemical Corporation Semiconductor device having contact resistance reducing layer
US5858882A (en) * 1997-03-24 1999-01-12 Vanguard International Semiconductor Corporation In-situ low wafer temperature oxidized gas plasma surface treatment process
JP2000286448A (ja) * 1999-03-31 2000-10-13 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
JP4005275B2 (ja) 1999-08-19 2007-11-07 日亜化学工業株式会社 窒化物半導体素子
JP2002084041A (ja) 2000-09-08 2002-03-22 Sharp Corp 窒化物半導体発光素子とそれを含む光学装置
US6858882B2 (en) * 2000-09-08 2005-02-22 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting device and optical device including the same
JP3864735B2 (ja) * 2000-12-28 2007-01-10 ソニー株式会社 半導体発光素子およびその製造方法
US7462882B2 (en) * 2003-04-24 2008-12-09 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting device, method of fabricating it, and semiconductor optical apparatus
JP2005268581A (ja) 2004-03-19 2005-09-29 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体発光素子
JP2007081180A (ja) * 2005-09-15 2007-03-29 Matsushita Electric Ind Co Ltd 半導体発光素子

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223743A (ja) * 1999-01-29 2000-08-11 Sanyo Electric Co Ltd 窒化物系半導体発光素子及び窒化物半導体層の成長方法
JP2001127382A (ja) * 1999-10-29 2001-05-11 Nichia Chem Ind Ltd 半導体レーザ装置、半導体レーザパッケージおよび半導体レーザ素子の製造方法
JP2002094189A (ja) * 2000-09-14 2002-03-29 Sharp Corp 窒化物半導体レーザ素子およびそれを用いた光学装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2010079541A1 (ja) * 2009-01-06 2012-06-21 パナソニック株式会社 半導体レーザ装置
JP5604292B2 (ja) * 2009-01-06 2014-10-08 パナソニック株式会社 半導体レーザ装置

Also Published As

Publication number Publication date
US7863623B2 (en) 2011-01-04
US20110089466A1 (en) 2011-04-21
US20090267091A1 (en) 2009-10-29
DE112006002450T5 (de) 2008-07-03

Similar Documents

Publication Publication Date Title
JP5143171B2 (ja) 半導体発光素子及びその製造方法
TWI462287B (zh) Nitride semiconductor device and manufacturing method thereof
JP5996846B2 (ja) 窒化物半導体発光素子およびその製造方法
US9324908B2 (en) Nitride semiconductor light-emitting element
JP4924185B2 (ja) 窒化物半導体発光素子
EP2164115A1 (en) Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor
US20180269349A1 (en) Nitride semiconductor structure
WO2010027016A1 (ja) 窒化物半導体発光素子および半導体発光素子
WO2008041521A1 (en) Light-emitting device
JP2007266577A (ja) 窒化物半導体装置及びその製造方法
US8803274B2 (en) Nitride-based semiconductor light-emitting element
WO2014118843A1 (ja) Iii族窒化物半導体発光素子
WO2016002419A1 (ja) 窒化物半導体発光素子
WO2018062252A1 (ja) 発光素子
US8598605B2 (en) Semiconductor light-emitting device
WO2007032355A1 (ja) 半導体発光素子
JP5762901B2 (ja) 半導体発光素子、ウェーハ、半導体発光素子の製造方法及びウェーハの製造方法
JP2004104088A (ja) 窒化物半導体素子
JP2003086840A (ja) ＧａＮ系半導体発光ダイオード
JP2010080741A (ja) 半導体発光素子
US8174035B2 (en) Nitride-based semiconductor light emitting device
JP4007737B2 (ja) 半導体素子
JP5364818B2 (ja) 半導体発光素子及びその製造方法
JP2006190803A (ja) 半導体発光素子
JP5193966B2 (ja) 窒化物半導体素子及びその製造方法、並びに、半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 12066465

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1120060024507

Country of ref document: DE

RET De translation (de og part 6b)

Ref document number: 112006002450

Country of ref document: DE

Date of ref document: 20080703

Kind code of ref document: P

WWE Wipo information: entry into national phase

Ref document number: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06797867

Country of ref document: EP

Kind code of ref document: A1