WO2006120884A1

WO2006120884A1 - バッテリ充電およびランプ点灯制御回路

Info

Publication number: WO2006120884A1
Application number: PCT/JP2006/308589
Authority: WO
Inventors: Toyotaka Takashima; Seiji Niizeki
Original assignee: Shindengen Electric Manufacturing Co., Ltd.
Priority date: 2005-05-02
Filing date: 2006-04-24
Publication date: 2006-11-16
Also published as: JP4597194B2; JPWO2006120884A1

Abstract

　非充電時、サイリスタ７－１は半波成分Ｗｐが立ち上がってもＯＦＦを維持する。半波成分Ｗｐの電圧は無負荷時の正弦波に近い波形となる。電圧検出回路８０１は半波成分Ｗｐの電圧を検出する。電圧シフト回路８０３は検出した波形を充電電圧Ｖｃに相当するシフト電圧だけシフトダウンする。積分回路８０４は積分出力を遅延時間指示Ｖｔとして出力する。ゲート制御回路８０５は、負側の半波成分Ｗｎの立ち上がり時から遅延時間指示Ｖｔに従って遅延したタイミングでサイリスタ７－２をＯＮする。超過部分の面積に比例した遅延時間Ｔｄをもってランプ６側への出力電流が立ち上がる。充電時の出力電流を基準として非充電時の出力電流のピーク値を調整して均一にすることができる。

Description

明細書

ノッテリ充電およびランプ点灯制御回路

技術分野

[0001] 本発明は、交流発電出力を正側および負側で分離し、バッテリの充電用の電源およびランプへの電源を供給する制御回路に関し、特にランプへの電源の供給を安定化した制御回路に関する。

また、本発明は、交流発電機を用いてバッテリの充電を行うバッテリ充電装置に関し、特に、バッテリがオープン状態となった場合に接続負荷を保護する接続負荷保護回路に関する。

背景技術

[0002] 一般に、バイクなどのエンジンにより駆動される発電機の交流発電出力を用いて、ノッテリを充電するための電源と、ヘッドライト等のランプを点灯するための電源を供給する制御回路がある。

[0003] この種の制御回路には、発電機の駆動速度が高速となったときにランプの駆動電圧のピーク値が高くなつてランプが過電圧となることを防止するために、発電電圧が高くなるとランプを駆動する半波出力を間引くことにより実効電圧を抑えるものがある (図 2 (b)、図 19 (b)、図 19 (c)参照)。

[0004] このような制御回路では、ランプのちらつきなどの問題を生じるため従来、特許文献 1に記載される技術があった。この技術によれば、ランプ実効電圧が閾値を越えたときに遅延回路を作動させ、ランプ制御用のサイリスタが ONするタイミングを遅らせることによりランプの駆動電圧のピーク値を低減する。

[0005] し力しながら特開 2001— 93680号公報に記載される技術では、発電機の駆動速度がある程度の速度に達すると、ノッテリの充電電源が ONとなった直後以外の半波成分について一律にレベルシフトを行うだけの動作となり、レベルシフト後の半波成分のピーク値が過大な場合、半波波形を間引かなくては供給電力が過大となってしまうため、ランプのちらつきという第 1の問題が浮上する。

[0006] また、従来から、交流発電機を用いてバッテリの充電を行うバッテリ充電装置が知られている（例えば、特開 2001— 93680号公報参照)。この種のバッテリ充電装置においては、ノッテリがオープン状態となった場合に、交流発電機の出力電圧と同等の電圧がレギユレータに出力されるために、交流発電機の出力がパワーアップした場合や高回転時には、高い電圧がレギユレータに出力され、接続負荷が破損する恐れがある。

[0007] このようなことから、従来は、接続負荷を保護するために以下のような方法が取られていた。その一つの方法としては、図 9のような回路を用いて、交流発電機 1103の出力電圧を間引く処理を行い、接続負荷 1603にかかる実効値電圧を制御するものである。具体的には、このような回路は、例えば、図 9に示すような回路で構成されており、ノッテリがオープン状態となった場合に、交流発電機 1103の出力電圧を間引く制御を行う。

[0008] ここで、ツエナーダイオード Z23のツエナー電圧は、ノッテリ電圧 (規格値)よりも高く設定されており、ノッテリがオープン状態において、レギユレータ 1203の出力電圧が高いときに、ダイオード D21からツエナーダイオード Z23、抵抗を通って、コンデンサ C21に電荷を充電させる。そして、コンデンサ C21に電荷がチャージされると、この電圧により、トランジスタ Q21を ON状態に保持し、トランジスタ Q22、 Q23を OFFすることによりサイリスタ SCR22を OFFする。これによつて、接続負荷 1603に供給されていたレギユレータ 1203の出力を OFFすることができる。

[0009] なお、コンデンサ C21にチャージされた電荷が減少して電位が低下すると、トランジスタ Q21の ON状態を保持できなくなり、トランジスタ Q21が OFF状態となった場合には、サイリスタ SCR22が ON状態となってレギユレータ 1203が接続負荷 1603に対して出力電圧を供給することになるが、このとき、ノッテリがオープン状態であれば、先程と同様の経路をたどって、再び、コンデンサ C21を充電させる。したがって、こうした状態を継続することによって、レギユレータ 1203から接続負荷 1603へ供給される出力電圧が間引かれ、接続負荷 1603にかかる実効値電圧が制御される。

[0010] なお、バッテリ接続時およびバッテリオープン時のチャージ（図 9中の A点）—アース

(図 9中の E点）間電圧、バッテリ（図 9中の B点）一アース（図 9中の E点）間電圧、ランプ（図 9中の L点）アース（図 9中の E点）間電圧、コンデンサ C21のチャージ電圧、サイリスタ SCR21のゲート信号、サイリスタ SCR22のゲート信号は、図 10aおよび図 10bに示すようになつている。図 10aに示すように、ノッテリ接続状態においては、バッテリ（図 9中の B点）アース（図 9中の E点）間電圧が適切な値に制御されているが、バッテリオープン時には、図 10bに示すように、チャージ（図 9中の A点）一アース（図 9中の E点）間電圧が一部間引かれた状態でバッテリ（図 9中の B点）アース（図 9 中の E点）間電圧に現れているのがわ力る。

図 11は、間引き制御のもう一つの方式を示している。この場合も、ツエナーダイォード Z31のツエナー電圧は、バッテリ電圧 (規格値)よりも高く設定されており、バッテリがオープン状態において、レギユレータ 1204の出力電圧が高いときに、ダイオード D 31からツエナーダイオード Z31、抵抗を通って、コンデンサ C31に電荷を充電させる。そして、コンデンサ C31に電荷がチャージされると、この電圧により、トランジスタ Q3 1を ON状態に保持し、サイリスタ SCR32を OFFする。これによつて、接続負荷 1604 に供給されていたレギユレータ 1204の出力を OFFすることができる。

[0011] なお、ノッテリ接続時およびバッテリオープン時のチャージ（図 11中の A点）—了一ス（図 11中の E点）間電圧、バッテリ（図 11中の B点）—アース（図 11中の E点）間電圧、ランプ（図 11中の L点）—アース（図 11中の E点）間電圧、コンデンサ C31のチヤージ電圧、サイリスタ SCR31のゲート信号、サイリスタ SCR32のゲート信号は、図 12 aおよび図 12bに示すようになつている。図 12aに示すように、ノッテリ接続状態においては、バッテリ（図 11中の B点）—アース（図 11中の E点）間電圧が適切な値に制御されている力バッテリオープン時には、図 12bに示すように、チャージ（図 11中の A点）—アース（図 11中の E点）間電圧が一部間引かれた状態でバッテリ（図 11中の B点）—アース（図 11中の E点）間電圧に現れているのがわ力る。

[0012] 図 13は、従来の他の制御方式を示している。この方式は、バッテリがオープン状態のときに、サイリスタ SCR43を ONさせてレギユレータ 1106の出力電圧に対してピークカットの制御を行うものである。ここで、ツエナーダイオード Z43のツエナー電圧は、ノッテリ電圧 (規格値)よりも高く設定されており、ノッテリがオープン状態にぉヽて、レギユレータ 1106の出力電圧が高いときに、ダイオード D41からツエナーダイオード Z43、抵抗を通って、ゲート信号を与えることによりサイリスタ SCR43によって交流発電機 1105の出力を短絡するものである。したがって、この制御方式では、バッテリオープン時のレギユレータ 1106の出力電圧のピークは、ツエナーダイオード Z43のツエナー電圧に近い値となる。

[0013] なお、ノッテリ接続時およびバッテリオープン時のチャージ（図 13中の A点）—了一ス（図 13中の E点）間電圧、バッテリ（図 13中の B点）—アース（図 13中の E点）間電圧、ランプ（図 13中の L点）アース（図 13中の E点）間電圧、サイリスタ SCR41のゲート信号、サイリスタ SCR42のゲート信号、サイリスタ SCR43のゲート信号は、図 14 aおよび図 14bに示すようになつている。図 14aに示すように、ノッテリ接続状態においては、バッテリ（図 13中の B点）—アース（図 13中の E点）間電圧が適切な値に制御されている力バッテリオープン時には、図 14bに示すように、チャージ（図 13中の A点）—アース（図 13中の E点）間電圧が Z43のツエナー電圧に近い値となってバッテリ（図 13中の B点）一アース（図 13中の E点）間電圧に現れているのがわ力る。

[0014] 一般的に、ノッテリやランプの電圧を調整するレギユレータでは、バッテリに関してはオープン式の制御、すなわち、ノッテリ電圧が所定値よりも高くなると OFFする制御を行っている。従来は、このオープン式の制御をサイリスタを用いて行っていたために、ノッテリ電圧が所定値よりも高くなつた場合に、直ちに OFFすることができなかつた。そのため、この対策として、ノッテリが無い状態ゃバッテリがハイインピーダンスになる劣化状態では、上記の間引き制御方式やピークカット方式が用いられてきた。

[0015] ところが、現在のように、二輪車の出力負荷が大きくなり、これに伴って交流発電機の出力も大きくなつてくると、ノッテリのオープン時に間引き制御を行っても、実効値は低減できるもののピーク電圧が高くなるために、負荷に高電圧が力かってしまうという問題がある。こうした事態を防止するために間引き時間を長くすると CDI等の点火が失火してしまい、通常のようにバイクが走行できな力つたり、ランプ類が点滅をしてしまうという第 2の問題があった。

[0016] また、ピークカット方式の場合は、実効値電圧が低くなりすぎて負荷に出力される電圧が小さいために、ランプ類が暗くなつたり、負荷が動作しないという問題があった。さらに、出力の大き、交流発電機を短絡することからレギユレータの発熱量が大きくなるといつた別の第 2の問題もあった。発明の開示

課題を解決するための手段

[0017] この発明は、第 1の問題に鑑み、交流発電出力を正側および負側で分離し、バッテリの充電用の電源およびランプへの電源を供給する制御回路において、ランプへの電源の供給を安定ィ匕することを第 1の課題とする。

[0018] 上記の第 1の課題を解決するために第 1の発明は、交流発電出力を正側および負側の半波成分に分離し、一方をバッテリの充電端子への接続用の第 1の電源供給端子に出力すると共に、他方をランプへの接続用の第 2の電源供給端子に出力するバッテリ充電およびランプ点灯制御回路であって、次の手段を備えたものを提供する。

(1)第 1の電源供給端子に出力する半波成分の電圧を検出する検出手段。

(2)前記バッテリの充電電圧に相当する基準値を記憶する記憶手段。

(3)前記検出手段による検出信号を前記基準値だけ降下させる第 1の信号処理手段。

(4)該第 1の信号処理手段の出力信号の大きさに正相関する信号を生成して遅延時間指示とする第 2の信号処理手段。

(5)この遅延時間指示に従った遅延時間をもって、第 2の電源供給端子に出力する半波成分の出力開始時期を該半波成分の立ち上がり時期から遅延させる制御手段

[0019] また第 2の発明は、請求項 1記載のバッテリ充電およびランプ点灯制御回路において、前記第 2の信号処理手段は、前記第 1の信号処理手段の出力信号を積分して遅延時間指示を生成するものであることを特徴とするバッテリ充電およびランプ点灯制御回路を提供する。

[0020] この発明によれば、ノッテリの充電電圧に相当する基準値を予め設定しておき、検出信号を基準値だけ降下させた後の半波成分の波形の大きさを評価して過大さを示す指標とし、この指標に正相関する遅延時間指示を生成して、第 2の電源供給端子に出力する半波成分の出力開始時期を遅延する。このことにより半波成分の過大さを反映して第 2の電源供給端子に出力する半波成分の大きさを調整して均一性を向上させることができる利点がある。 [0021] しかもバッテリの充電電圧に相当する基準値とするので、バッテリの充電時の半波成分の大きさを基準として調整することができる。すなわち発電機が十分な速度で駆動している状態において、第 2の電源供給端子側の半波成分は、バッテリの充電時に最小の波形となるので、この最小の波形を基準に他の半波成分の大きさを揃えることにより、ちらつきを生じない範囲における最大限の電源供給が可能となる利点がある。

[0022] これらの利点をもって、前記のランプに対し、ばらつきのない安定した電源を供給することが可能となる。また半波成分の波形の大きさを評価して正相関する遅延時間指示を生成するにあたって、第 1の信号処理手段の出力信号を積分して遅延時間指示とする形態をとれば、簡素な回路構成により的確な評価が可能となる利点がある。

[0023] また、本発明は上記第 2の問題に鑑みてなされたものであり、位相制御を行ってサイリスタの点弧タイミングを遅らせることにより負荷に出力される電圧のピークを低く抑えると共に、間引きが少なぐかつレギユレータにおける発熱量を低減する接続負荷保護回路を提供することを目的とする。

[0024] 上記した課題を解決するために本発明は、以下の事項を提案してヽる。

第 3の発明は、交流発電機の出力を正側および負側の半波成分に分離し、サイリスタを介して、その一方をバッテリの陽極および接続負荷に供給するバッテリ充電制御装置において、前記バッテリがオープン状態である場合に前記接続負荷を保護する接続負荷保護回路であって、前記交流発電機の出力に正相関する第 1の遅延時間を生成する第 1の遅延時間生成手段と、該第 1の遅延時間生成手段において生成された第 1の遅延時間をもって、前記サイリスタの点弧タイミングを制御するサイリスタ制御手段と、を備えたことを特徴とする接続負荷保護回路を提案して!/ヽる。

[0025] この発明によれば、第 1の遅延時間生成手段が交流発電機の出力に正相関する第 1の遅延時間を生成し、生成された第 1の遅延時間をもって、サイリスタ制御手段がサイリスタの点弧タイミングを制御する。したがって、ノッテリがオープン状態にあって、高い電圧が交流発電機カゝら供給される場合であっても、接続負荷にカゝかる電圧値を低減することができる。

[0026] 第 4の発明は、第 3の発明である接続負荷保護回路について、前記第 1の遅延時間生成手段が、前記交流発電機の出力のうち、前記接続負荷側に供給する半波成分に対して半サイクル前の半波成分の電圧値に応じて第 1の遅延時間を生成することを特徴とする接続負荷保護回路を提案してヽる。

[0027] この発明によれば、第 1の遅延時間生成手段が、交流発電機の出力のうち、接続負荷側に供給する半波成分に対して半サイクル前の半波成分の電圧値に応じて第 1の遅延時間を生成する。したがって、交流発電機の出力電圧の上昇に迅速に対応することができる。

[0028] 第 5の発明は、第 4の発明である接続負荷保護回路について、前記第 1の遅延時間生成手段が、前記電圧値の積分値により第 1の遅延時間を生成することを特徴とする接続負荷保護回路を提案してヽる。

[0029] この発明によれば、第 1の遅延時間生成手段が、電圧値の積分値により第 1の遅延時間を生成する。したがって、抵抗とコンデンサ等の簡単な回路で交流発電機の出力電圧に正相関する遅延時間を容易に生成することができる。

[0030] 第 6の発明は、第 3から第 5の、ずれかの発明である接続負荷保護回路につ!、て、前記バッテリの端子電圧を検出するバッテリ電圧検出手段を備え、該バッテリ電圧検出手段が、バッテリ充電電圧の上限値よりも高ぐかつ、前記サイリスタの出力電圧よりも低い閾値を有し、前記バッテリの端子電圧が前記閾値の範囲内であるときに、前記第 1の遅延時間をもってサイリスタ制御手段を作動させることを特徴とする接続負荷保護回路を提案している。

[0031] この発明によれば、ノッテリ電圧検出手段が、ノッテリ充電電圧の上限値よりも高く、かつ、サイリスタの出力電圧よりも低い閾値を有し、ノッテリの端子電圧が閾値の範囲内であるときに、第 1の遅延時間をもってサイリスタ制御手段を作動させる。したがつて、ノッテリがオープン状態にあるときには、毎サイクルごとにコンデンサの充電を行い、サイリスタの制御を実行することができる。

[0032] 第 7の発明は、第 3から第 6の、ずれかの発明である接続負荷保護回路につ!、て、前記サイリスタの出力電圧を検出するサイリスタ電圧検出手段と、前記第 1の遅延時間よりも長い第 2の遅延時間を生成する第 2の遅延時間生成手段とを備え、前記サイリスタの出力電圧が所定値よりも高いときに、前記第 2の遅延時間をもってサイリスタ制御回路を作動させることを特徴とする接続負荷保護回路を提案している。

[0033] この発明によれば、サイリスタの出力電圧が所定値よりも高いときに、第 2の遅延時間をもってサイリスタ制御回路を作動させる。したがって、サイリスタの出力電圧が所定値よりも高いときには、実効値電圧を安定させるために、第 2の遅延時間をもってサイリスタ制御回路を作動させることにより間引き制御を実行する。

[0034] 本発明によれば、位相制御を行ってサイリスタの点弧タイミングを遅らせることにより負荷に出力される電圧のピークを低く抑えると共に安定した実効値電圧を接続負荷に供給できるという効果がある。これにより、接続負荷を高電圧から保護し、電源不足による動作不良を防止し、かつ、レギユレータの発熱を低減できるという効果がある。

[0035] また、上記の第 1の課題を解決するために本発明は、以下の手段を提案している。

第 8の発明は、交流発電出力を正側および負側の半波成分に分離し、一方をバッテリの充電端子に出力すると共に、他方をサイリスタを介してランプに出力するランプ点灯制御回路であって、前記交流発電機の出力電圧を積分して該交流発電機の出力電圧に正相関する遅延時間を生成する位相制御手段と、該生成された遅延時間をもって、前記サイリスタの点弧タイミングを制御するサイリスタ制御手段とを備え、前記位相制御手段が、前記交流発電機の出力のうち、前記ランプに供給する半波成分に対して半サイクル前の半波成分の電圧値に応じて前記遅延時間を生成することを特徴とするランプ点灯制御回路を提案して、る。

[0036] この発明によれば、位相制御手段が交流発電機の出力電圧を積分して該交流発電機の出力電圧に正相関する遅延時間を生成し、サイリスタ制御手段が生成された遅延時間をもって、サイリスタの点弧タイミングを制御する。力！]えて、位相制御手段が、交流発電機の出力のうち、ランプに供給する半波成分に対して半サイクル前の半波成分の電圧値に応じて遅延時間を生成する。したがって、交流発電機の出力電圧が変動した場合であっても、その変動分を吸収してランプに安定した電圧を供給することができる。

[0037] 第 9の発明は、第 8の発明であるランプ点灯制御回路において、前記ランプに供給する電圧を調整するランプ電圧調整手段を備え、該ランプ電圧調整手段が前記ランプに供給する電圧の実効値を平均化する実効値平均化手段を備えることを特徴とするランプ点灯制御回路を提案して、る。

[0038] この発明によれば、ランプ電圧調整手段がランプに供給する電圧の実効値を平均化する実効値平均化手段を備えることから、ランプに供給する電圧を安定化させることがでさる。

[0039] 第 10の発明は、第 9の発明であるランプ点灯制御回路において、前記実効値平均化手段が前記ランプに供給する電圧を積分する積分回路と、該積分回路の積分値を所定の閾値と比較し、該積分値が前記サイリスタ制御手段によるサイリスタの点弧タイミング時に該閾値を上回って、る場合に、前記位相制御手段が生成する遅延時間に、さらに遅延時間を付加して前記サイリスタの点弧タイミングを制御する点弧タイミング制御手段と、を備えることを特徴とするランプ点灯制御回路を提案している。

[0040] この発明によれば、実効値平均化手段がランプに供給する電圧を積分する積分回路と、積分回路の積分値を所定の閾値と比較し、積分値がサイリスタ制御手段によるサイリスタの点弧タイミング時に該閾値を上回って、る場合に、位相制御手段が生成する遅延時間に、さらに遅延時間を付加してサイリスタの点弧タイミングを制御する点弧タイミング制御手段とから構成される。したがって、簡単な回路構成で、ランプに供給する電圧を安定化させることができる。

[0041] 第 11の発明は、第 9または第 10の発明であるランプ点灯制御回路について、前記積分回路が少なくとも容量素子を備え、ランプ電圧調整手段が該容量素子の充電時間を早める充電時間短縮回路を備えることを特徴とするランプ点灯制御回路を提案している。

[0042] この発明によれば、ランプ電圧調整手段が容量素子の充電時間を早める充電時間短縮回路を備えることから、所望の傾きをもった積分波形を生成し、付加すべき遅延時間を的確に制御することができる。

[0043] 第 12の発明は、第 9から第 11のいずれかの発明であるランプ点灯制御回路について、前記ランプ電圧調整手段が前記ランプへの過電圧の印加を防止する過電圧防止回路を備えたことを特徴とするランプ点灯制御回路を提案している。

[0044] この発明によれば、ランプ電圧調整手段が前記ランプへの過電圧の印加を防止する過電圧防止回路を備えることから、例えば、複数のランプのうちのどれかのランプが開放状態等になって交流発電機側力過電圧が発生した場合においても、他のランプへの過電圧の印加を的確に防止することができる。

[0045] この発明によれば、半サイクル前の半波成分の大きさに応じて、ランプに出力する半波成分の大きさを調整し、電圧値の均一性を向上させることができ、ランプのチラツキ等を防止できる効果がある。また、簡単な回路構成で、ランプへの印加電圧の実効値を平準化できるという効果がある。

図面の簡単な説明

[0046] [図 1]この発明の第 1の実施形態に力かる制御回路の概略を示すブロック図である。

[図 2]制御回路 2の各部における波形を示すタイムチャートである。

[図 3]従来の制御回路の各部における波形を示すタイムチャートである。

圆 4]第 2の実施形態に係る接続負荷保護回路の概略を示す構成図である。

[図 5]第 2の実施形態に係る接続負荷保護回路の構成図である。

[図 6a]第 2の実施形態に係る接続負荷保護回路の回路各部の信号波形図である。

[図 6b]第 2の実施形態に係る接続負荷保護回路の回路各部の信号波形図である。

[図 7]第 2の実施形態の変形例の構成図である。

[図 8a]変形例の回路各部の信号波形図である。

[図 8b]変形例の回路各部の信号波形図である。

[図 9]従来例の構成図である。

[図 10a]従来例の回路各部の信号波形図である。

[図 10b]従来例の回路各部の信号波形図である。

[図 11]従来例の構成図である。

[図 12a]従来例の回路各部の信号波形図である。

[図 12b]従来例の回路各部の信号波形図である。

[図 13]従来例の構成図である。

[図 14a]従来例の回路各部の信号波形図である。

[図 14b]従来例の回路各部の信号波形図である。

[図 15]第 3の実施形態に力かるランプ点灯制御回路の概略を示すブロック図である。

[図 16]第 3の実施形態に力かるランプ点灯制御回路の回路図である。 [図 17]第 3の実施形態に力かるランプ点灯制御回路の各部における波形を示すタイムチャートである。

[図 18]第 3の実施形態に力かるランプ点灯制御回路の各部における波形を示すタイムチャートである。

[図 19]従来の制御回路の各部における波形を示すタイムチャートである。

発明を実施するための形態

[0047] [第 1の実施形態]

以下、図面を用いてこの発明の第 1の実施形態について説明する。

図 1は、この発明の第 1の実施形態に係るバッテリ充電およびランプ点灯制御回路 ( 以下「制御回路」という）の概略を示すブロック図である。同図に示すように、発電機 1 は例えばバイクのエンジンに直結駆動されるオルタネータである。制御回路 2は、発電機 1の出力端が接続される入力端子 3と、負荷が接続される第 1および第 2の電源供給端子 4—1、 4— 2とを有し、入力端子 3に入力される交流発電出力を正側および負側の半波成分に分離し、正側の半波成分を用いて第 1の電源供給端子 4 1に電源を供給すると共に、負側の半波成分を用いて第 2の電源供給端子 4 2に電源を供給するものである。ノッテリ 5は例えばバイクのノッテリであり、第 1の電源供給端子 4- 1に陽極 (充電端子）が接続される。ランプ 6は例えばヘッドライト等のランプであり、第 2の電源供給端子 4— 2とグランドとの間に接続される。

[0048] 上記の制御回路 2はサイリスタ 7—1、 7— 2を有する。サイリスタ 7—1は、アノード側が入力端子 3に接続されると共に、力ソード側が第 1の電源供給端子 4—1に接続され、交流発電出力の正側の半波成分を第 1の電源供給端子 4 1に出力するものである。サイリスタ 7— 2は、力ソード側が入力端子 3に接続されると共に、アノード側が第 2の電源供給端子 4 2に接続され、交流発電出力の負側の半波成分を第 2の電源供給端子 4— 2に出力するものである。

[0049] 第 1の電源制御回路 8—1は、サイリスタ 7—1のゲートへのトリガ電流のタイミングを制御して第 1の電源供給端子 4 1への電源の供給を制御するものである。同様に第 2の電源制御回路 8— 2は、サイリスタ 7— 2のゲートへのトリガ電流のタイミングを制御して第 2の電源供給端子 4— 2への電源の供給を制御するものである。 [0050] 第 2の電源制御回路 8— 2において、電圧検出回路 801は、入力端子 3における正側の半波成分の電圧を検出し、検出信号 Vdとして出力する回路である。シフト電圧記憶回路 802は、所定のシフト電圧 Vsを記憶保持する回路である。このシフト電圧 V sは、ノッテリ 5の充電電圧 Vcに相当する値に予め設定されている。電圧シフト回路 8 03は、検出信号 Vdとして入力される半波成分の波形をシフト電圧 Vsだけシフトダウンするものである。積分回路 804は、電圧シフト回路 803の出力信号を Vdlとすると、出力信号 Vdlとして入力されるシフトダウン後の波形を積分するものである。積分回路 804の積分出力は、遅延時間指示 Vtとしてゲート制御回路 805に出力される。ゲート制御回路 805は、サイリスタ 7— 2のゲートに対しトリガ電流を与える回路であり、遅延時間指示 Vtに従ってサイリスタ 7— 2が ONするタイミングを制御することにより、第 2の電源供給端子 7— 2から供給される電源を制御するものである。

[0051] 次にこの制御回路 2の動作について説明する。図 2は、制御回路 2の各部における波形を示すタイムチャートである。また図 3は、従来の制御回路の各部における波形を示し、 Δνはランプ 6側の出力電圧 V2のばらつき成分を示す。図 2、 3において、図（a)は入力端子 3における電圧 (発電機 1の出力電圧 Vg)、図 (b)は入力端子 3における電流 (発電機 1の出力電流 Ig)、図（c)は第 2の電源供給端子 7— 2における電圧 (ランプ 6側の出力電圧 V2)を示す。

[0052] 図 1〜3を参照して説明すると、発電機 1の出力電圧 Vgは無負荷時は図 2 (a)中、一点鎖線で示すように正弦波となる。第 1の電源制御回路 8—1は、バッテリ 5が過充電とならな、ように、所定のアルゴリズムにより正側の半波成分 Wpを適宜間引いて間欠的にサイリスタ 7— 1の ONを許容する。

[0053] サイリスタ 7— 1の ONが許容されている場合、半波成分 Wpの立ち上がりの時点でサイリスタ 7—1が ONし（図 2 : A)、バッテリ 5への充電電流として出力電流 Igが大きく正側に流れる（図 2 : B)。出力電流 Igが 0になるとサイリスタ 7—1が OFFとなる。なお、サイリスタ 7—1が ONの期間、出力電圧はバッテリ 5の充電電圧 Vcにバイアスされる。

[0054] サイリスタ 7—1が OFFとなって負側の半波成分 Wnが立ち上がると（図 2 : C)、後述するように遅延時間指示 Vtは 0であるから、ゲート制御回路 805は半波成分 Wnの立ち上がりと共にサイリスタ 7— 2を ONする。これによりランプ 6側への出力電流が流れる（図 2 : D)。

[0055] 一方、サイリスタ 7—1の ONが許容されていない場合、サイリスタ 7—1は半波成分 Wpが立ち上がっても OFFを維持し、半波成分 Wpの電圧は無負荷時の正弦波に近い波形となる（図 2 :E)。なお出力電流 Igは導通しない（図 2 :F)。このとき半波成分 W pの電圧は、電圧検出回路 801により検出され、検出信号 Vdとして電圧シフト回路 8 03〖こ出力される。この検出信号 Vdは、電圧シフト回路 803により充電電圧 Vcに相当するシフト電圧 Vsだけシフトダウンされ、これにより信号 Vdlが生成される。この信号 Vdlは、半波成分 Wpの充電電圧 Vcを上回る超過部分（図 2中ハッチングを施した部分）に相当する波形を示し、この信号 Vdlを積分回路 804により積分することにより、上記の超過部分の面積に比例する値が取得される。このようにして取得された値は、遅延時間指示 Vtとしてゲート制御回路 805に出力される。

[0056] ゲート制御回路 805は、負側の半波成分 Wnの立ち上がり時から、遅延時間指示 V tに従って遅延したタイミングでサイリスタ 7— 2を ONするので、超過部分の面積に比例した遅延時間 Tdをもってランプ 6側への出力電流 Igが立ち上がることになる（図 2 : G)。したがって充電時は、出力電圧が充電電圧 Vcにバイアスされているため遅延時間 Td=0、すなわち負側の半波成分の立ち上がりから遅延することなくランプ 6側への出力電流 Igが立ち上がる（図 2 : D)。一方、非充電時は、上記の超過部分の面積に比例した遅延時間 Tdをもってランプ 6側への出力電流 Igが立ち上がる。このことにより、充電時の出力電流 Ig (図 2： D)を基準として非充電時の出力電流 Ig (図 2： G)のピーク値を調整して均一にすることが可能となる。またランプ 6への出力電圧 V2は、図 2 (c)に示すようにランプ 6への出力電流 Igと同形になる。

[0057] 以上、この発明の実施形態を詳述してきたが、具体的な構成はこの実施形態に限られるものではなぐこの発明の要旨を逸脱しない範囲の設計変更等も含まれる。例えばバッテリ 5の充電電圧 Vcに相当するシフト電圧 Vsを、予め設定された固定値としてシフト電圧記憶回路 802に与える形態をとれば、回路構成の簡素化の点で有利となる。また、シフト電圧 Vsを実際の充電電圧 Vcに対応して変動値として与えられる形態をとつても良い。この場合、例えばサイリスタ 7—1が ONとなって出力電圧 Vgが充電電圧 Vcによりバイアスされたときの値を検出し、検出した値カゝらシフト電圧 Vsを生成してシフト電圧記憶回路 802に与える形態をとることもできる。このことによりバッテリ 5の実際の充電電圧 Vcを反映した制御が可能となり、ランプ 6側への出力を均一にする制御の精度をさらに向上できる点で有利となる。

[0058] [第 2の実施形態]

以下、図面を用いて、本発明の第 2の実施形態に係る接続負荷保護回路について、詳細に説明する。

[0059] 第 2の本実施形態に係る接続負荷保護回路は、図 4に示すように、交流発電機 10 01と、第 1の遅延時間生成部 (第 1の遅延時間生成手段に相当） 1002と、サイリスタ制御部 (サイリスタ制御手段に相当） 1003と、第 2の遅延時間生成部 (第 2の遅延時間生成手段に相当） 1004と、電圧検出部 (バッテリ電圧検出手段に相当） 1005と、ノッテリ 1006と、接続負荷 1007と、サイリスタ 1008とから構成されている。

[0060] 交流発電機 1001は、例えば、バイクのエンジンに直結駆動されるオルタネータであり、回転数に応じた交流電圧を各相から出力する。第 1の遅延時間生成部 1002は、後述する電圧検出部 1005からの信号に基づいて、バッテリ 1006の電圧が所定値よりも高ぐノッテリ 1006がオープン状態であるときに、交流発電機 1001からの交流出力を入力し、入力した交流電圧の大きさに応じた遅延時間を生成する。具体的には、接続負荷 1007に供給する半波成分に対して半サイクル前の半波成分の電圧値を積分して遅延時間を生成し、生成した遅延時間をサイリスタ制御部 1003に供給する。

[0061] サイリスタ制御部 1003は、バッテリ 1006や接続負荷 1007に直列に配置されたサイリスタ 1008の点弧を制御するものであり、第 1の遅延時間生成部 1002および後述する第 2の遅延時間生成部 1004から入力した遅延時間に基づいてサイリスタ 1008 の点弧タイミングを制御する。第 2の遅延時間生成部 1004は、電圧検出部 1005からの信号により接続負荷 1007に供給される電圧の実効値が所定値よりも高いときに、第 1の遅延時間よりも長い第 2の遅延時間を生成して、これをサイリスタ制御部 100 3に出力する。そして、これによつて、接続負荷 1007に供給される電圧の実効値を安定させるために間引き制御を行う。電圧検出部 1005は、バッテリ 1006の端子電圧を検出し、この端子電圧が予め定めた所定値よりも高いか否かを判断する。

[0062] 図 5は、第 2の実施形態に係る接続負荷保護回路の構成をさらに詳細に示したものである。

図 5に示すように、第 2の実施形態に係る接続負荷保護回路は、交流発電機 1101 と、レギユレータ 1201と、ノッテリ 1701と、接続負荷 1801と、ヘッドライト 3001と、テールライト 1011と力構成され、さらに、レギユレータ 1201は、バッテリ電圧調整回路 1301 (図 4の電圧検出部 1005に相当）と、間引き制御部 1401 (図 4の第 2の遅延時間生成部 1004に相当）と、位相制御回路 1501 (図 4の第 1の遅延時間生成部 10 02に相当）と、サイリスタ制御部 1601 (図 4のサイリスタ制御部 1003に相当）と、ランプ電圧制御回路 1901とから構成されて、る。

[0063] また、バッテリ電圧調整回路 1301は、バッテリ 1701の規格値に相当するツエナー電圧を有するツエナーダイオード Zl、 Z2と抵抗により構成され、間引き制御部 1401 は、ツエナーダイオード Z3と時定数回路を形成する抵抗 R6とコンデンサ C1およびダィオード D2とから構成されている。また、位相制御回路 1501は、ツエナーダイオード Z4と抵抗 R5、ダイオード R5、時定数回路を形成する抵抗 R2、コンデンサ C3と、ツエナーダイオード Z5、ダイオード D6、トランジスタ Q4、ダイオード D5、コンデンサ C2とから構成されている。

[0064] 次に、図 6aおよび図 6bを用いて、図 5の回路の動作を説明すると、まずバッテリ 17 01が接続されている場合には、図 6aのノッテリ（B)—アース）間電圧は、サイリスタ制御部 1601によりサイリスタ SCR2のゲート信号が制御されるため、その電圧値は、所定値内を推移し、ノッテリ 1701の端子電圧がッヱナ一ダイオード Z4のツエナー電圧を上回ることはない。したがって、位相制御回路 1501内のトランジスタ Q4のべ一スには電圧が供給されず、 OFF状態となっている。このとき、コンデンサ C3は、交流発電機 1101の負のサイクルでダイオード D6、ツエナーダイオード Z5、コンデンサ C3、抵抗 R2、ダイオード D5の経路で電荷が充電される力トランジスタ Q4が OFF であるため、 C3に充電された負の電圧による電荷が放電するループが存在せず、時定数回路は動作しない。一方、ヘッドライト 3001、テールライト 1011には、図 6aに示すように、交流発電機 1101の負のサイクルにおいて、ランプ電圧制御回路 1901がサイリスタ SCR1に対して、ゲート信号を供給することによりランプ (L)—アース）間電圧を発生させる。

[0065] 次に、ノッテリ 1701が無い状態あるいは劣化状態である場合には、バッテリ電圧調整回路 1301が作動することにより、トランジスタ Q1を OFFする。トランジスタ Q1が O FF状態であると、交流発電機 1101の出力は、ダイオード D4、抵抗 Rl、ダイオード D8、抵抗 R4を経由してサイリスタ制御部 1601のトランジスタ Q2を ONさせる。

[0066] トランジスタ Q2が ONすると、交流発電機 1101の出力は、ダイオード D4、トランジスタ Q3のェミッタ一ベース間を介して、抵抗 R3、ダイオード D7を経由して Q2に流れ、これによつて、トランジスタ Q3が ONする。トランジスタ Q3が ONすると、交流発電機 1101の出力は、ダイオード D4、トランジスタ Q3、抵抗、ダイオード D3を経由してサイリスタ SCR2にゲート信号を供給する。これによつて、交流発電機 1101の出力がバッテリ 1701および接続負荷 1801に供給される。

[0067] サイリスタ SCR2が ONすると、ノッテリ 1701および接続負荷 1801に所定値よりも高い電圧が供給される。すると、ツエナーダイオード Z4、抵抗 R5を介して、コンデンサ C2に電荷が充電される。なお、このとき、ツエナーダイオード Z4のツエナー電圧は、ノッテリ 1701の調整電圧の最大値よりも高く設定されている。

[0068] コンデンサ C2が充電されると、この充電電圧によりトランジスタ Q4が ONする。トランジスタ Q4が ONすると、コンデンサ C3に充電された負電圧が交流発電機 1101の正のサイクルでダイオード D9、トランジスタ Q4のコレクターェミッタ間、交流発電機 110 1のチャージ (A)—アース）間、ダイオード D4、抵抗 R1を経由する放電ループが形成されるため、時定数回路が作動し、この放電時間に相当する時間、ダイオード 4、抵抗 Rl、ダイオード D8、抵抗 R4を経由してトランジスタ Q2の ONタイミングを遅らせることにより、サイリスタ SCR2へのゲート信号の供給を遅延させて位相を制御する

[0069] なお、交流発電機 1101の回転数が早くなると、これに応じて交流発電機 1101からの出力電圧も大きくなるが、交流発電機 1101からの出力電圧も大きくなると、コンデンサ C3に充電される負の電圧も高くなり、その影響でサイリスタ SCR2へのゲート信号の供給も遅延するため、サイリスタからバッテリ 1701、接続負荷 1801に高い電圧が供給されることはない。

[0070] また、ツエナーダイオード Z4のツエナー電圧をバッテリ調整電圧の最大値よりも高く、かつサイリスタ SCR2の出力電圧よりも低く設定することにより、コンデンサ C2に対して、ノッテリ 1701がオープン時には、毎サイクルごと充電を行うことが可能となり、トランジスタ Q4の ON状態を維持できるため、位相制御を毎サイクルごとに実行することがでさる。

[0071] また、バッテリ 1701や接続負荷に供給する電圧の実効値電圧を制御するためには、サイリスタ SCR2へのゲート信号の供給遅延時間が短いときに間引き制御を併用すればよい。具体的には、ツエナーダイオード Z3、抵抗 R6を経由してコンデンサ C1を充電して、トランジスタ Q1の ONを維持してトランジスタ Q2を OFFすることにより間引き制御を行う。なお、第 2の実施形態においては、上述のように、位相制御を実施しているため、間引きの回数は少ない。そのため、間引き制御特有の問題を生ずることもない。

[0072] 図 7、図 8aおよび図 8bに示した接続負荷保護回路は、図 5に示した接続負荷保護回路の変形例であり、ヘッドライト 3002、テール 1012に電圧を供給するランプ電圧制御回路 1902の周辺の構成が異なっている。本実施形態の接続負荷保護回路は、図 7に示す回路においても用いることができる。

[0073] したがって、本実施形態によれば、位相制御を行ってサイリスタの点弧タイミングを遅らせることにより負荷に出力される電圧のピークを低く抑えると共に、間引きが少なぐかつレギユレータにおける発熱量を低減することができる。

[0074] [第 3の実施形態]

以下、図面を用いて、本発明の第 3の実施形態について説明する。

[0075] 図 15は、第 3の実施形態に係るランプ点灯制御回路の概略を示すブロック図である。第 3の実施形態に係るランプ点灯制御回路は、交流発電出力を正側および負側の半波成分に分離し、一方をバッテリの充電端子に出力すると共に、他方をサイリスタを介してランプに出力するものであり、同図に示すように、発電機 2001と、サイリスタ 2002と、ランプ 2003と、ゲート制御回路 (サイリスタ制御手段に相当） 2004と、位相制御回路 (位相制御手段に相当） 2005と、ランプ電圧調整回路 (ランプ電圧調整手段に相当） 2006と、バッテリ電圧制御回路 2007と、バッテリ 2008とから構成されている。

[0076] 発電機 2001は、例えば、バイクのエンジンに直結駆動されるオルタネータであり、エンジンの回転速度に応じた電圧を供給する。サイリスタ 2002は、力ソード側が発電機 2001に接続されると共に、アノード側がライトスィッチに接続され、交流発電出力の負側の半波成分をランプ 2003に出力するものである。ランプ 2003は、例えば、へッドライト等のランプであり、ライトスィッチを介して、サイリスタ 2002のアノードと接続されている。ゲート制御回路 2004は、サイリスタ 2002のゲートへのトリガ電流のタイミングを制御してランプ 2003への電源の供給を制御するものである。

[0077] 位相制御回路 2005は、交流発電出力を正側および負側の半波成分に分離し、負側の半波成分に対して、後述する所望の位相制御を行うものである。ランプ電圧調整回路 2006は、ランプ 2003に供給される電圧を調整して、供給する電圧の実効値を制御する。バッテリ電圧制御回路 2007は、バッテリ 2008の電圧を監視し、その電圧を制御する。ノッテリ 2008は、例えば、バイクのバッテリである。

[0078] 次に、図 16から図 18を用いて、回路各部の動作について詳細に説明する。ここで、図 16は、第 3の実施形態に係るランプ点灯制御回路の回路構成を示す図であり、図 17および図 18は、回路各部の波形を示している。

[0079] <位相制御回路の動作 >

図 16および図 17を用いて、位相制御回路の動作について説明する。なお、第 3の実施形態においては、交流発電機出力の下側の半波をランプ 2003に供給する場合を示す。位相制御回路は、図 16に示すように、コンデンサ C54と、ダイオード D54 と、ツエナーダイオード Z56と、抵抗 R54と力ら構成されている。

[0080] この回路は、発電機 2001が正側の半波を出力したときに、コンデンサ C54、ダイォード D54、ツエナーダイオード Z56、抵抗 R54を通って、 GNDに抜ける経路でコンデンサ C54に電荷を充電する。ツエナーダイオード Z56は、このツエナー電圧よりも発電機 2001の出力レベルが小さいときには、電流の通過を阻止し、そのままサイリスタ SCR51を点弧させる。なお、このとき、コンデンサ C54は、発電機 2001の出力端側をプラス、他端をマイナスとして充電される。 [0081] 次に、発電機 1001が負側の半波を出力したとき、トランジスタ Q53のェミッタ力もべース、ダイオード D56、抵抗 R55を通して発電機 2001に戻る経路を形成して、トランジスタ Q53を ONする。トランジスタ Q53が ON状態になると、発電機 2001、トランジスタ Q53のェミッタコレクタ間、抵抗 R63、ダイオード D55を通って、コンデンサ C5 4に戻る放電ループを形成して、コンデンサ C54に蓄えられた電荷を放電する。そして、コンデンサ C54の放電が終了すると、トランジスタ Q51が ONとなり、ダイオード D 51を介して、サイリスタ SCR51にゲート信号が供給される。

[0082] すなわち、発電機 2001の正側の出力がツエナーダイオード Z56のツエナー電圧（図 17の Vc)よりも大きいときには、コンデンサ C54に電荷が充電され、この電荷の放電時間分（図 17の ΔΤ)だけサイリスタ SCR51の点弧タイミングが遅延される。

[0083] 上記の動作を図 17を用いて説明する。図 17は、第 3の実施形態に係るランプ点灯制御回路の各部における波形を示すタイムチャートである。図 17において、（a)は発電機 2001の出力電圧 Vg、（b)は発電機 2001の出力電流 Ig、（c)はランプ電圧調整回路 2006側の出力電圧 V2を示す。また、図中、 Vcは、ツエナーダイオード Z56 のツエナー電圧を示す。

[0084] 図 17を参照して説明すると、発電機 2001の出力電圧 Vgは無負荷時は図 17 (a) 中、一点鎖線で示すように正弦波となる。ノッテリ 2008への充電が行われないとき、半波成分 Wpの電圧は無負荷時の正弦波に近い波形となる（図 17 :E)。なお、このとき出力電流 Igは導通しない（図 17 :F)。また、半波成分 Wpの電圧が、閾値 Vcを超えると（図 17中ハッチングを施した部分）、この信号により、上記の超過部分の面積に比例する電荷がコンデンサ C54に充電される。

[0085] 次に、発電機 2001の出力が負側の半波成分 Wnに遷移すると、上述した放電ループが形成され、コンデンサ C54に蓄えられた電荷に比例する遅延時間 ΔΤをもつて、サイリスタ SCR51が点弧される。第 3の実施形態においては、負側の半波成分 Wnの立ち上がり時から、遅延時間 ΔΤに従って遅延したタイミングでサイリスタ SCR 51を ONするので、超過部分の面積に比例した遅延時間 ΔΤをもってランプ 2003側への出力電流 Igが立ち上がることになる（図 17 : G)。したがって、バッテリ 2008の充電時は、発電機 2001の出力電圧が閾値 Vc以下となるため、遅延時間 ΔΤ=0、すなわち負側の半波成分の立ち上がりから遅延することなくランプ 2003側への出力電流 Igが立ち上がる（図 17 : D)。

[0086] 一方、バッテリ 2008の非充電時は、上記の超過部分の面積に比例した遅延時間

ΔΤをもってランプ 2003側への出力電流 Igが立ち上がる。このことにより、ノッテリ 20 08の充電時の出力電流 Ig (図 17： D)を基準として非充電時の出力電流 Ig (図 17： G )のピーク値を調整して均一にすることが可能となる。またランプ 2003への出力電圧 V2は、図 17 (c)に示すようにランプ 2003への出力電流 Igと同形になる。

[0087] <実効値の平均化動作 >

次に、図 16および図 18を用いて、ランプに供給する電圧の実効値 (RMS)を平均化する動作にっ、て説明する。

[0088] 発電機 2001の出力電圧が安定している場合には、上記の位相制御回路 2005を動作させることによって、ランプ 2003に供給される電圧を均一化できる。しかしながら、発電機 2001の出力電圧は、発電機 2001の回転数等の影響で変動する。したがつて、ランプ 2003の寿命を長くするためには、その実効値を制御することが好ましい。そこで、ランプ電圧調整回路 2006では、ランプ 2003に供給する電圧の実効値を制御する機能を有している。

[0089] 具体的には、発電機 2001の出力電圧が負側のとき、サイリスタ SCR2001が点弧されて、ランプ 2003に電圧が供給されるとランプ 2003とグランド間（図 16中、 Lと E 間）に供給された電圧と同等の電位差が生じる。すると、この電圧により、コンデンサ C57が充電される。そして、コンデンサ C57の電圧がツエナーダイオード Z58のツエナー電圧（図 18 (b)の閾値 (Z58) )を超えると、トランジスタ Q54が ONし、トランジスタ Q53が OFFすることにより、ランプ 53が消灯される。

[0090] なお、ランプ 53への電圧供給は、サイリスタ SCR51の点弧により行われているため、ランプ 53への電圧供給時に、トランジスタ Q54が ONしたとしても、サイリスタ SCR5 1のゲートが逆ノィァスされない限り、電圧の供給は継続される。

[0091] コンデンサ C57の放電は、コンデンサ C57と抵抗 R57とで決まる時定数による。したがって、コンデンサ C57の放電は、常に同じ傾きとなる。いま、図 18の Hに示すように、発電機 2001の出力電圧が高くなり、これにより、ランプ 2003に供給される電圧（図 18中、 J)が大きくなると、コンデンサ C57は、この電圧で充電されるため、コンデンサ C57の充電後の端子電圧は高くなる。

[0092] 一方、上記のように、コンデンサ C57の放電は、コンデンサ C57と抵抗 R57とで決まる時定数により、常に、同じ傾きとなることから、発電機 2001の出力電圧が負側となる次のサイクルで位相制御回路 5が動作するタイミングでも、トランジスタ Q54が ON 状態となっている。そのため、トランジスタ Q53が ONとなるタイミング、すなわち、サイリスタ SCR51が点弧されるタイミングが A tだけ遅くなる（図 18中、 1)。これにより、ランプ 2003に供給される電圧値が小さくなる（図 18中、 K)。このようにして、ランプ 2003 に平均よりも大きな電圧が印加された場合には、次のサイクルで、サイリスタ SCR51 の点弧タイミングをさらに遅延させ、ランプ 53に供給される電圧値を低く抑えることから、仮に、発電機 2001の出力電圧が変動した場合であっても、例えば、単位時間あたりにランプ 2003に供給される電圧の実効値を平均化することができる。

[0093] なお、図 16のランプ電圧調整回路において、ツエナーダイオード Ζ58とツエナーダィオード Ζ59のツエナー電圧は同じであり、抵抗 R55の抵抗値に比べて、抵抗 R61と抵抗 R60の直列抵抗値は、十分小さい値になっている。これは、上記の位相制御を発電機 2001の出力の半サイクルの間に行わなければならない関係上、まずは、抵抗 R61、抵抗 R60の経路でコンデンサ C57を急速に充電するためである。

[0094] また、ツエナーダイオード Z60と抵抗 R55および抵抗 R56からなる回路は、例えば、ランプ 53の開放等でランプ 2003への供給電圧が高くなつた場合の保護回路である。具体的には、ツエナーダイオード Z60のツエナー電圧が閾値になっており、ツエナ一ダイオード Z60のツエナー電圧を超える電圧が生じた場合には、抵抗 R55および抵抗 R56が並列接続となって、コンデンサ C57を充電し、これによつて、トランジスタ Q54を ONさせ、トランジスタ Q53を OFFさせることによって、ランプ 2003への印カロ電圧値を制御する。

[0095] したがって、第 3の実施形態によれば、半サイクル前の半波成分の大きさに応じて、ランプに出力する半波成分の大きさを調整し、電圧値の均一性を向上させることができ、ランプのチラツキ等を防止できる。また、簡単な回路構成で、ランプへの印加電圧を平準化できる。以上、この発明の実施形態を詳述してきたが、具体的な構成はこの実施形態に限られるものではなぐこの発明の要旨を逸脱しない範囲の設計変更等も含まれる。例えば、本実施形態においては、発電機出力の正側の半波成分でバッテリを充電し、負側の半波成分でランプへの供給電圧を生成する例について説明したが、これに限らず、バッテリの充電を負側の半波成分で行い、ランプへの供給電圧を正側の半波成分で生成してもよい。

Claims

請求の範囲

[1] 交流発電出力を正側および負側の半波成分に分離し、一方をバッテリの充電端子への接続用の第 1の電源供給端子に出力すると共に、他方をランプへの接続用の第 2の電源供給端子に出力するバッテリ充電およびランプ点灯制御回路であって、第 1の電源供給端子に出力する半波成分の電圧を検出する検出手段と、前記バッテリの充電電圧に相当する基準値を記憶する記憶手段と、

前記検出手段による検出信号を前記基準値だけ降下させる第 1の信号処理手段と該第 1の信号処理手段の出力信号の大きさに正相関する信号を生成して遅延時間指示とする第 2の信号処理手段と、

この遅延時間指示に従った遅延時間をもって、第 2の電源供給端子に出力する半波成分の出力開始時期を該半波成分の立ち上がり時期から遅延させる制御手段と、を備えたことを特徴とするバッテリ充電およびランプ点灯制御回路。

[2] 前記第 2の信号処理手段は、前記第 1の信号処理手段の出力信号を積分して遅延時間指示を生成するものであることを特徴とする請求項 1記載のバッテリ充電およびランプ点灯制御回路。

[3] 交流発電機の出力を正側および負側の半波成分に分離し、サイリスタを介して、その一方をバッテリの陽極および接続負荷に供給するバッテリ充電制御装置において、前記バッテリがオープン状態である場合に前記接続負荷を保護する接続負荷保護回路であって、

前記交流発電機の出力に正相関する第 1の遅延時間を生成する第 1の遅延時間生成手段と、

該第 1の遅延時間生成手段において生成された第 1の遅延時間をもって、前記サイリスタの点弧タイミングを制御するサイリスタ制御手段と、

を備えたことを特徴とする接続負荷保護回路。

[4] 前記第 1の遅延時間生成手段が、前記交流発電機の出力のうち、前記接続負荷側に供給する半波成分に対して半サイクル前の半波成分の電圧値に応じて第 1の遅延時間を生成することを特徴とする請求項 3に記載の接続負荷保護回路。

[5] 前記第 1の遅延時間生成手段が、前記電圧値の積分値により第 1の遅延時間を生成することを特徴とする請求項 4に記載の接続負荷保護回路。

[6] 前記バッテリの端子電圧を検出するバッテリ電圧検出手段を備え、

該バッテリ電圧検出手段が、バッテリ充電電圧の上限値よりも高ぐかつ、前記サイリスタの出力電圧よりも低い閾値を有し、前記バッテリの端子電圧が前記閾値の範囲内であるときに、前記第 1の遅延時間をもってサイリスタ制御手段を作動させることを特徴とする請求項 3に記載の接続負荷保護回路。

[7] 前記サイリスタの出力電圧を検出するサイリスタ電圧検出手段と、

前記第 1の遅延時間よりも長い第 2の遅延時間を生成する第 2の遅延時間生成手段とを備え、

前記サイリスタの出力電圧が所定値よりも高いときに、前記第 2の遅延時間をもってサイリスタ制御回路を作動させることを特徴とする請求項 3に記載の接続負荷保護回路。

[8] 交流発電機の交流発電出力を正側および負側の半波成分に分離し、一方をバッテリの充電端子に出力すると共に、他方をサイリスタを介してランプに出力するランプ点灯制御回路であって、

前記交流発電機の出力電圧を積分して該交流発電機の出力電圧に正相関する遅延時間を生成する位相制御手段と、該生成された遅延時間をもって、前記サイリスタの点弧タイミングを制御するサイリスタ制御手段とを備え、

前記位相制御手段が、前記交流発電機の出力のうち、前記ランプに供給する半波成分に対して半サイクル前の半波成分の電圧値に応じて前記遅延時間を生成することを特徴とするランプ点灯制御回路。

[9] 前記ランプに供給する電圧を調整するランプ電圧調整手段を備え、

該ランプ電圧調整手段が前記ランプに供給する電圧の実効値を平均化する実効値平均化手段を備えることを特徴とする請求項 8に記載のランプ点灯制御回路。

[10] 前記実効値平均化手段が前記ランプに供給する電圧を積分する積分回路と、該積分回路の積分値を所定の閾値と比較し、該積分値が前記サイリスタ制御手段によるサイリスタの点弧タイミング時に該閾値を上回って、る場合に、前記位相制御手段が生成する遅延時間に、さらに遅延時間を付加して前記サイリスタの点弧タイミングを制御する点弧タイミング制御手段と、

を備えることを特徴とする請求項 9に記載のランプ点灯制御回路。

[11] 前記積分回路が少なくとも容量素子を備え、ランプ電圧調整手段が該容量素子の充電時間を早める充電時間短縮回路を備えることを特徴とする請求項 10に記載のランプ点灯制御回路。

[12] 前記ランプ電圧調整手段が前記ランプへの過電圧の印加を防止する過電圧防止回路を備えたことを特徴とする請求項 9に記載のランプ点灯制御回路。