WO2006117387A1 - Chip mit einem mikroprozessor und bausteinen die automobilspezifische funktionen realisieren - Google Patents

Chip mit einem mikroprozessor und bausteinen die automobilspezifische funktionen realisieren Download PDF

Info

Publication number
WO2006117387A1
WO2006117387A1 PCT/EP2006/062021 EP2006062021W WO2006117387A1 WO 2006117387 A1 WO2006117387 A1 WO 2006117387A1 EP 2006062021 W EP2006062021 W EP 2006062021W WO 2006117387 A1 WO2006117387 A1 WO 2006117387A1
Authority
WO
WIPO (PCT)
Prior art keywords
chip
domain
microprocessor
designed
chip according
Prior art date
Application number
PCT/EP2006/062021
Other languages
English (en)
French (fr)
Inventor
Rainer Kienzler
Berthold Elbracht
Original Assignee
Robert Bosch Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch Gmbh filed Critical Robert Bosch Gmbh
Priority to EP06763084A priority Critical patent/EP1880311A1/de
Publication of WO2006117387A1 publication Critical patent/WO2006117387A1/de

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/7814—Specially adapted for real time processing, e.g. comprising hardware timers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
    • B60R16/00—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for
    • B60R16/02—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units

Definitions

  • the invention relates to a chip for a microprocessor in a vehicle and a corresponding chipset with a microprocessor according to the preamble of the independent claim.
  • a peripheral chip set with a microprocessor is shown in DE 103 34 014 A1. It shows a peripheral chip set for realizing hardware functions of a control unit which has at least two electronic units which allow partitioning to provide at least one basic functionality for a control unit. This first and / or second electronic unit can typically be designed as an application-specific electronic circuit.
  • the invention relates to a chip for a microprocessor in a vehicle, wherein the chip is provided an interface element for connection to the microprocessor and in addition to the interface element further components are contained in the chip, wherein advantageously the components are monolithically integrated in the chip and such are designed to realize these automotive-specific functions.
  • New essential features of the chip according to the invention or of the chip architecture are moreover that the electronic line output stages for actuators are transferred out of the chip or chipset and thus also out of the control unit and themselves
  • intelligent actuators are formed with a power output stage assigned to them, so that a complete domain control unit having at least two ICs can be implemented with, for example, a standard ⁇ C without automotive-specific modules in its periphery.
  • the chip is arranged around the microprocessor so that it surrounds the microprocessor completely, in particular annularly closed.
  • the microprocessor is used to control automobile functions, with the automobile functions being divided into different domains of the vehicle, such as the automobile.
  • B cockpit electronics, body electronics, security systems, powertrain, chassis systems and systems for vehicle guidance. In this case, it is particularly advantageous to form the components of the chip domain-specific so that the peculiarities or
  • the high degree of standardization of the O-chip also increases the probability and possibility of using one and the same chip architecture (same IC) in different domains with different functionalities.
  • chip is independent of special sensor and actuator requirements of different domains, since these are then not implemented in the O chip.
  • the O-chip communicates in this embodiment only with sensors and actuators via standardized digital interfaces,.
  • the chip is advantageously used to control automotive functions which are divided into different domains of the vehicle and the chip contains building blocks, which are designed that the chip can be used in different domains.
  • a security chip in the chip is included, which is designed to emergency operation functionalities in case of failure or malfunction of the
  • a power supply module is contained, through which a central voltage and power supply is ensured within a domain, so that by the power supply module for the whole domain the
  • Power distribution can be controlled.
  • a central wake-up or also a central watchdog and reset concept can be realized within the energy distribution function by the power supply module.
  • test module which is designed such that it provides access to the chip, for example via JTAG, by means of which a test and / or a verification, in particular of the entire domain z.
  • JTAG Joint Test Extensions
  • a first communication module is provided on the chip, which is designed such that a communication between two chips or chipsets of different domains can take place, so that therefore the interdomain communication is ensured.
  • a second communication module is expediently provided, which is designed such that communication with sensors and / or actuators can take place in such a way that a decentralization of sensor technology, in particular with signal conditioning or pre-processing in the O-chip to relieve the ⁇ C takes place and a decentralization in particular intelligent actuators is possible, whereby a decoupling high power and large currents can be achieved with high interference potential of sensor and reference signal with high accuracy requirements.
  • This is done in particular by the particularly advantageous outsourcing of power amplifiers, especially in an advantageous embodiment of all power amplifiers from the O-chip.
  • the output stages are removed from the chip and also from the control unit and brought to the actuator "on site.”
  • the power loss is also distributed from the central control unit to the respective actuators In this way, the current concentration of the power loss due to an increasing number of actuators in a central control unit or IC is mitigated ..
  • maximum interference immunity for the overall system, in particular for the system of a domain can be achieved. So the second communication module, can also outsource the current power amplifiers but also the actuators done, creating an optimal
  • a diagnostic module is further included in the chip, which is designed such that a domain-specific diagnosis is made possible.
  • the invention can thus provide a standardizable architecture within the chip, which unites the peripheral electronic functions around a central microprocessor in domain-oriented systems in an integrated circuit, ie the chip.
  • the computer is surrounded by a kind of O-chip annular. Due to the possible concentration of automotive-specific, in particular Domain-specific functions in the chips of the chip, the microprocessor can be greatly relieved in terms of computing power and computing time and the need for automotive peripheral modules. In particular, a second safety and redundancy computer within the microprocessor can advantageously be avoided. At the same time, the chip becomes a
  • FIG. 1 shows a domain model in the vehicle.
  • Figure 2 shows a erf ⁇ ndungshielen chip with a microprocessor.
  • FIG. 3 shows chipsets with a chip according to the invention and a microprocessor of different domains with corresponding actuator / sensor
  • FIG. 1 initially different functional environments or domains of a vehicle F are shown.
  • the domain cockpit electronics With 200 the domain cockpit electronics, with 300 the domain Body electronics, with 400 the security domain or occupant safety, with 500 the powertrain domain, with 600 the chassis domain and with 700 the Vehicle Guiding Domain with Vehicle Guidance & Surround Sensing.
  • cockpit electronics domain 200 these are z.
  • a block 201 in which the instrument display functions are summarized (instrument cluster) and block 202, in which the multimedia functionalities or applications are shown.
  • the domain body electronics 300 shows with block 301, for example, the functions of a body computer, so a central computer in this domain, the mirror functions 303, switch 304, windows (unfold, windows, etc.) 305, locks and locking systems, eg. B. immobilizer 306, seat functions 307, light control 308 and sunroof 309 example includes and controls.
  • block 301 for example, the functions of a body computer, so a central computer in this domain, the mirror functions 303, switch 304, windows (unfold, windows, etc.) 305, locks and locking systems, eg. B. immobilizer 306, seat functions 307, light control 308 and sunroof 309 example includes and controls.
  • the safety system 400 includes, by way of example, the airbag control unit 401, although other restraint systems and others may be provided.
  • the powertrain domain 500 contains, by way of example, the engine control 501,
  • Transmission control 502 control of the starter generator 503 and the battery and energy management 504. Coupled here again by way of example, the domain 700, so the vehicle with the ACC control 701. As in this example last domain, finally, the domain 600, chassis domain is shown including the brake control 601, steering control 602 and optionally a
  • Attenuation control 603, four-wheel drive 604, an electronic parking brake 606 and other optional components 605 includes. Accordingly, ABS, ASR and ESP as well as Hill Holder belong to this brake control system, ie the chassis domain, etc. In general, the domains shown here are only to be understood as examples and, of course, a different division of domains as well as other associated ones
  • Figure 2 shows a erf ⁇ ndungshielen chip 100 with a microprocessor or
  • the microprocessor 101 is completely surrounded annularly by the chip 100.
  • This chip 100 contains building blocks 102 to 108, which are preferably monolithically integrated.
  • the concentration of the automotive-specific functions in this chip can be done, whereby the chip so the use of powerful standard microprocessors 101 and the Minimization of the automotive-specific modules, so the blocks in the chip 100 allows.
  • B. A / D converter, timer, protocol controller. This relieves the load of the microcomputer or microprocessor in the computing power as well as a reduction of software scope for the microprocessor with increased functionality at the same time.
  • a safety module or safety controller is provided in the O-chip 100, which allows in close interaction with other modules of the chip increased security, diagnostics and redundancy functions, especially for the domain in case of failure or malfunction of the central microprocessor 101.
  • Controller 102 takes over from the domain emergency function in case of failure or malfunction of the central microprocessor. This is z. As a controlled shutdown of the system in a safe state or the storage of diagnostic data in a memory, in particular in the memory module 109. It is also the monitoring of sensor and actuator signals for plausibility, z. B. by means
  • Diagnostic interfaces and bus guardians summarized in block 107 and, if appropriate, the blocking or the control of actuators to achieve a safe state.
  • further functionality such as real-time monitoring, in particular with regard to the software (real time and background), can take place in the safety controller.
  • Block 108 provides a test module which is designed such that it provides access to the chip, by means of which testing and / or verification of the entire domain is possible.
  • This block 108 also referred to as a Domain Test Access Port, can thus enable a design for the test and the system verification of an entire domain at different levels or levels up to the end customer.
  • tests and verifications can be performed without the system microprocessor and / or without its software.
  • the specific functions in the block 108 of the chip such as.
  • the JT AG interface or functionality is outsourced or bundled.
  • Fig. 109 shows a central on-chip memory, e.g. B. can serve as an intermediate buffer for interface signals and thus relieves the microprocessor.
  • the safety module 102 can be programmed via this memory module 109.
  • Block 103 shows a central energy supply as a power supply module.
  • This central power supply ie in particular as voltage and / or power supply of a domain, in particular the sensors of the domain allows optimal coordination of all modules with regard to power loss, temperature management and control of the temperature distribution, current or voltage requirements and timing in
  • the power supply module thus supplies in particular the central microprocessor with energy.
  • this can also be the release of energy for other elements of the domain, in particular sensors and actuators done or other control units, so that a central sleep / wake-up module is made possible, creating a general wake-up concept for the Domain is centralized.
  • a centralization of the reset or watchdog concept is possible and so on the entire domain tunable, creating hidden incompatibilities and
  • Undefined states can be avoided. In particular, it is tunable with the central microprocessor 101.
  • the central reset and / or watchdog concept as well as the central sleep or wake-up concept may include a central wake-up module, in particular in block 103, a link to further on-chip signals, just like reset or Enable watchdog signals, resulting in an advanced
  • the chip can take over communication gateway functions of a domain in a digital standardized form in an integrated circuit, so that a consistent use of digital interfaces on all levels is possible. It is with block
  • 106 a digital on-board interface of the chip to the microprocessor 101, for example, designed as a micro-second bus ( ⁇ -S-bus) SPI (Serial Peripheral Interface) or provided as parallel interfaces.
  • digital interfaces are provided from domain to domain via communication module 104, for example as CAN or TTCAN bus or as FlexRay bus system, just as interdomain bus system IB.
  • a digital sensor / actuator connection via block 105 is provided. This can be outsourced electrical actuators, thus reducing the power dissipation of the chip and the number of pins of the chip. In this case, a distribution of the power loss is optimally ensured on several ICs. At the same time, a high immunity to known local disturbances such. B. Endlanenpolpolung,
  • Substrate currents, etc. can be achieved. By this then achieved moderate own power loss by outsourcing of the electrical actuators, in particular the power modules of the electrical actuators, an operation of the O-chip, so the chip at higher ambient temperatures is possible.
  • the decentralization of sensor technology and in particular intelligent actuators can be represented by the chip, whereby a decoupling high power and large currents with high interference potential of sensor and reference signals can be achieved with high accuracy requirements.
  • the concept according to the invention offers the advantages mentioned above, especially for intelligent actuators, in contrast to actuators without "on-site intelligence.”
  • the overall system thus achieves maximum interference immunity, and the outsourcing of the current ones
  • Levels allow optimal distribution of power dissipation across multiple ICs.
  • the centralized and consistent use of digital interfaces at all levels as well as the integration of supply and communication functions of a domain in the O-chip provide enhanced gateway functionality and performance.
  • the central monolithically integrated gateway function through the interface modules, so the communication modules 104 and 105, the interfaces can be optimally matched to each other, as well as by 106 on the microprocessor itself.
  • a relief in terms of communication of the microprocessor, for Others allow an implementation of domain-independent standard gateway software in the blocks.
  • FIG. 3 once again shows a respective chip 100a and 100b for different domains. Again, the chip 100a annularly encloses a microprocessor 101a and a processor 101b, not shown, which is enclosed by the chip 100b.
  • the domain-spanning communication takes place through the interdomain bus IB, where, as already mentioned, intelligent sensors and intelligent actuators are outsourced.
  • 800a and 801a in particular intelligent sensors are shown, which are connected to the chip 100a.
  • the particularly intelligent sensors 800b and 801b are coupled to the chip 100b.
  • the coupling takes place in particular via the digital sensor actuator element 105, ie the second communication module.
  • actuators 802a and 803a in particular designed as intelligent actuators, are connected to a chip 100a.
  • actuators 802b and 803b also designed in particular as intelligent actuators, which are connected to the chip 100b.
  • the connection is made in particular via a digital interface, just shown in block 105 in Figure 2.
  • the number of pins and the power loss in the central control unit and O-chip can be greatly reduced by this sensor and Aktorauslagerung, especially the electronic power amplifiers.
  • skillful module selection in particular according to FIG. 2, a realization of the O-chip in a tried-and-tested standard housing is thus possible.
  • a low number of pins for example ⁇ 80
  • low power loss for example ⁇ 3 watts, which also achieves a higher quality level.
  • the on-chip memory module 109 allows maximum flexibility
  • the on-chip memory can serve in particular as an intermediate buffer for interface signals, in particular also for sensors and actuators and thus relieve the microprocessor. Ie. Here is a buffering / buffering of digital sensor / Aktoreingangs- and control signals. Similarly, in this memory module 109, the storage of tracking parameters in sleep mode.
  • the safety controller ie the safety module 102, can be programmed or supported in diagnostic and emergency operation functions.
  • the system can be scaled up, in particular within a domain.
  • This results according to the invention a standardizable architecture by using the chip, which summarizes the peripheral electronic functions in particular domain-specific.
  • the architecture so the chip can be applied to domains of different functional areas, which is done by this standardization minimizing incompatibility risks and easy adaptation of peripheral modules.
  • the chip shows a highly integrated IC architecture to take over all the peripheral electronic functions of a central domain control unit with outsourced electronic actuators and sensors.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Microcomputers (AREA)
  • Regulating Braking Force (AREA)
  • Combined Controls Of Internal Combustion Engines (AREA)

Abstract

Chip (100) mit einem Mikroprozessor (101) in einem Fahrzeug, wobei bei dem Chip ein Schnittstellenelement (106) zur Anbindung an den Mikroprozessor vorgesehen ist, und neben dem Schnittstellenelement weitere Bausteine (102-108) im Chip enthalten sind, wobei die Bausteine im Chip monolithisch integriert sind und derart ausgebildet sind, dass diese automobilspezifische Funktion realisieren, wobei elektronische Leistungsendstufen für Aktuatoren aus dem Chip ausgelagert sind.

Description

CHIP MIT EINEM MIKROPROZESSOR UND BAUSTEINEN DIE AUTOMOBILSPEZIFISCHΞ
FUNKTIONEN REALISIEREN
Stand der Technik
Die Erfindung geht aus von einem Chip für einen Mikroprozessor in einem Fahrzeug sowie einem entsprechenden Chipsatz mit einem Mikroprozessor gemäß dem Oberbegriff des unabhängigen Anspruchs.
Kombinationen aus integrierten Schaltkreis verschiedener Integrationslevel stellen heute die elektronische Umgebung von automobilspezifischen Mikroprozessoren in Steuergeräten für Automobilanwendungen dar.
Ein Peripheriechipsatz mit einem Mikroprozessor ist in der DE 103 34 014 Al dargestellt. Darin ist ein Peripheriechipsatz zur Realisierung von Hardwarefunktionen eines Steuergerätes gezeigt, der wenigstens zwei elektronische Einheiten aufweist, welche eine Partitionierung zur Bereitstellung wenigstens einer Grundfunktionalität für ein Steuergerät gestatten. Diese erste und/oder zweite elektronische Einheit kann dabei typischerweise als applikationsspezifischer elektronischer Schaltkreis ausgebildet sein.
Dabei wird eine Grundfunktionalität dargestellt, die bei Bedarf in einfacher Weise erweiterbar sein soll und speziell bei Motorsteuergeräten eingesetzt werden soll. Dabei ist allerdings der gesamte Chipsatz, also auch inklusive Mikroprozessor bzw. Rechner automobilspezifisch ausgebildet. Dies erhöht Aufwand und Kosten insofern, als die gesamte Einheit, also inklusive Mikroprozessor für die automobilspezifische Funktionalität ausgelegt sein muss. Es ist daher Aufgabe der Erfindung, eine standardisierbare IC oder Chiparchitektur bzw. Chipsatzarchitektur darzustellen, bei denen die peripheren elektronischen Funktionen um einen zentralen Mikroprozessor so ausgelegt sind, dass nur diese angepasst werden müssen. Und selbst eine Anpassung deutlich vereinfacht und erleichtert wird.
Vorteile der Erfindung
Die Erfindung geht aus von einem Chip für einen Mikroprozessor in einem Fahrzeug, wobei bei dem Chip ein Schnittstellenelement zur Anbindung an den Mikroprozessor vorgesehen ist und neben dem Schnittstellenelement weitere Bausteine im Chip enthalten sind, wobei vorteilhafter Weise die Bausteine im Chip monolitisch integriert sind und derart ausgebildet sind, dass diese automobilspezifische Funktionen realisieren. Neue wesentliche Merkmale des erfindungsgemäßen Chips bzw. der Chip- Architektur sind darüber hinaus , dass die elektronischen Leitungsendstufen für Aktuatoren aus dem Chip bzw. Chipsatz und somit auch aus dem Steuergerät ausgelagert werden und sich
„vor Ort" am Aktuator befinden . Dadurch werden insbesondere intelligente Aktuatoren gebildet mit einer diesen zugeordneten Leistungsendstufe. Damit kann dann mit z.B. einem Standard μC ohne automobilspezifische Module in seiner Peripherie ein vollständiges Domänen-Steuergerät mit wenigstens zwei ICs realisiert werden.
Derzeitige hochintegrierte Systeme sind bzgl der elektronischen Leistungsendstufen für Aktoren zentralisiert. Im erfindungsgemäßen O-chip werden aus o.g. Gründen die elektonischen Leistungsendstufen dezentralisiert und „vor Ort an den Aktuator verlagert.
In einer besonders bevorzugten Ausführungsform ist der Chip um den Mikroprozessor so angeordnet, dass dieser den Mikroprozessor vollständig, insbesondere ringförmig geschlossen, umgibt. Dadurch ist es vorteilhafter Weise möglich, in diesem so entstandenen O-Chip die automobilspezifischen Funktionen zu konzentrieren, wodurch leistungsfähige Standardmikroprozessoren oder MikroController (μC) als zentrale Einheiten im O-Chip möglich sind also beliebige nicht automobilspezifische μC verwendet werden können. Durch die monolitische Integration der Bausteine in diesen O- Chip kann eine Minimierung automobilspezifischer Bausteine oder Module in der Peripherie des Mikroprozessor erfolgen. Der Mikroprozessor wird zur Steuerung von Automobilfunktionen verwendet, wobei die Automobilfunktionen in verschiedenen Domänen des Fahrzeugs eingeteilt sind wie z. B. Cockpitelektronik, Bodyelektronik, Sicherheitssysteme, Powertrain, Chassissysteme sowie Systeme zur Fahrzeugführung. Dabei ist es insbesondere vorteilhaft, die Bausteine des Chips domänenspezifisch auszubilden also dergestalt, dass die Eigenarten bzw.
Funktionsindividualitäten der einzelnen Domänen im Chip abgebildet werden.
Andererseits steigt durch den hohen Standardisierungsgrad des O-Chips jedoch auch die Wahrscheinlichkeit und Möglichkeit, ein und die selbe Chiparchitektur (gleiches IC) in unterschiedlichen Domänen mit anderen Funktionalitäten einsetzen zu können. Das O-
Chip ist dazu zunächst mal unabhängig von speziellen Sensor und Aktuator Anforderungen verschiedener Domänen, da diese dann nicht im O Chip umgesetzt sind. Der O-Chip kommuniziert in dieser Ausgestaltung lediglich mit Sensoren und Aktoren über standardisierte digitale Schnittstellen,.Dann wird der Chip vorteilhafter Weise zur Steuerung von Automobilfunktionen verwendet wobei diese in verschiedene Domänen des Fahrzeugs eingeteilt sind und der Chip Bausteine enthält, die so ausgebildet sind, dass der Chip in verschiedenen Domänen einsetzbar ist.
Zweckmäßiger Weise ist dabei ein Sicherheitsbaustein im Chip enthalten, der derart ausgebildet ist, um Notlauffunktionalitäten bei Ausfall oder Fehlfunktion des
Mikroprozessors auszuführen.
Ebenso vorteilhafter Weise ist ein Energieversorgungsbaustein enthalten, durch welchen innerhalb einer Domäne eine zentrale Spannungs- und Stromversorgung gewährleistet ist, so dass durch den Energieversorgungsbaustein für die ganze Domäne die
Energieverteilung gesteuert werden kann.
Vorteilhafter Weise kann dabei durch den Energieversorgungsbaustein ein zentrales Wake-up- oder auch ein zentrales Watchdog- und Reset-Konzept im Rahmen der Energieverteilungsfunktion realisiert werden.
Insbesondere vorteilhaft ist es, auf dem Chip einen Testbaustein vorzusehen, der derart ausgebildet ist, dass er einen Zugang zum Chip schafft, beispielsweise über JTAG, durch den ein Test und/oder eine Verifikation insbesondere der gesamten Domäne z. B. mittels Boundary Scan möglich ist. - A -
Zweckmäßiger Weise ist auf dem Chip ein erster Kommunikationsbaustein vorgesehen, der derart ausgebildet ist, dass eine Kommunikation zwischen zwei Chips bzw. Chipsätzen verschiedener Domänen erfolgen kann, so dass also die Interdomänenkommunikation sichergestellt ist.
Weiterhin ist zweckmäßiger Weise ein zweiter Kommunikationsbaustein vorgesehen, der derart ausgebildet ist, dass eine Kommunikation mit Sensoren und/oder Aktuatoren erfolgen kann, und zwar so, dass eine Dezentralisierung von Sensorik insbesondere mit Signalkonditionierung bzw.-vorverarbeitung im O-Chip zur Entlastung des μC erfolgt und eine Dezentralisierung insbesondere intelligenter Aktuatorik möglich ist, wodurch eine Entkopplung hoher Leistung und großen Ströme mit großem Störpotential von Sensor- und Referenzsignal mit hohen Genauigkeitsanforderungen erreicht werden kann. Dies geschieht insbesondere durch die besonders vorteilhafte Auslagerung von Leistungsendstufen, speziell in einer vorteilhaften Ausgestaltung aller Leistungsendstufen aus dem O-Chip. D.h. im Gegensatz zu heutigen Steuergeräten, ICs und darin enthaltenden Endstufen für Aktuatoren werden die Endstufen aus dem Chip und auch aus dem Steuergerät ausgelagert und „vor Ort" an den Aktuator gebracht. Damit wird die Verlustleistung auch aus dem zentralen Steuergerät an die jeweiligen Aktuatoren verteilt bzw. optimal verteilbar. Damit wird die heutige Konzentration der Verlustleistung aufgrund einer steigenden Anzahl der Aktuatoren in einem zentralen Steuergerät oder IC entschärft.. Dadurch kann außerdem eine maximale Störimmunität für das Gesamtsystem, insbesondere für das System einer Domäne erreicht werden. Durch diese zweite Schnittstelle, also den zweiten Kommunikationsbaustein, kann auch eine Auslagerung der aktuellen Endstufen aber auch der Aktuatoren erfolgen, wodurch eine optimale
Verteilung der Verlustleistung auf mehrere Schaltkreise (ICs) erfolgt.
Zweckmäßiger Weise ist im Chip weiterhin ein Diagnosebaustein enthalten, der derart ausgebildet ist, dass eine domänenspezifische Diagnose ermöglicht wird.
Durch die Erfindung kann somit eine standardisierbare Architektur im Rahmen des Chips bereitgestellt werden, die die peripheren elektronischen Funktionen um einen zentralen Mikroprozessor in domänenorientierten Systemen in einem integrierten Schaltkreis, also dem Chip vereinigt. Dabei wird der Rechner von einer Art O-Chip ringförmig umschlossen. Durch die mögliche Konzentration der automobilspezifischen, insbesondere domänenspezifϊschen Funktionen in den Bausteinen des Chips kann der Mikroprozessor bezüglich Rechenleistung und Rechenzeitbedarf sowie dem Bedarf an automobilspezifϊschen Peripheriemodulen stark entlastet werden. Insbesondere kann vorteilhafter Weise ein zweiter Sicherheits- und Redundanzrechner innerhalb des Mikroprozessors vermieden werden. Gleichzeitig wird durch den Chip eine
Funktionserweiterung und Applizierbarkeit auf verschiedene Funktionsumgebungen, also Domänen im Fahrzeug wie z. B. Motorsteuerung, also Powertrain oder auch ABS, Airbag usw. ermöglicht. Gleichzeitig erfolgt eine Dezentralisierung von Sensorik und Aktuatorik mit den bereits vorab beschriebenen Vorteilen.
Weitere Vorteile und vorteilhafte Ausgestaltungen ergeben sich aus der Beschreibung sowie den Merkmalen der Ansprüche.
Zeichnung
Die Erfindung wird im Weiteren anhand der in der Zeichnung dargestellten Figuren näher erläutert.
Dabei zeigt Figur 1 ein Domänenmodell im Fahrzeug.
Figur 2 zeigt einen erfϊndungsgemäßen Chip mit einem Mikroprozessor.
Figur 3 schließlich zeigt Chipsätze mit einem erfindungsgemäßen Chip und Mikroprozessor unterschiedlicher Domänen mit entsprechender Aktuator-/Sensor-
Anbindung.
Die Erfindung wird nun nachfolgend anhand der Ausführungsbeispiele näher erläutert.
Ausführungsbeispiele
In Figur 1 sind zunächst verschiedene Funktionsumgebungen bzw. Domänen eines Fahrzeugs F dargestellt. Dabei ist mit 200 die Domäne Cockpit Elektronik, mit 300 die Domäne Body Elektronik, mit 400 die Sicherheitsdomäne oder Occupant Safety, mit 500 die Powertrain-Domäne, mit 600 die Chassis-Domäne und mit 700 die Fahrzeugführungsdomäne mit Rundumsicht (Vehicle Guidance & Surround Sensing) dargestellt. Dabei sind beispielhaft einige Bestandteile der einzelnen Domänen näher dargestellt. In der Cockpitelektronik-Domäne 200 sind dies z. B. ein Block 201, in welchem die Instrumentenanzeigefunktionen zusammengefasst sind (Instrument Cluster) sowie Block 202, in welchem die Multimediafunktionalitäten bzw. Anwendungen dargestellt sind. Die Domäne Body Elektronik 300 zeigt mit Block 301 beispielsweise die Funktionen eines Body Computers, also eines Zentralcomputers in dieser Domäne, der die Spiegelfunktionen 303, Schalter 304, Fenster (Ausklappen, Fensterheber usw.) 305, Schlösser und Schließsysteme, z. B. auch Wegfahrsperre 306, Sitzfunktionen 307, Lichtsteuerung 308 sowie Schiebedach 309 beispielhaft umfasst und steuert. Mit Block
302 ist beispielhaft die Klima- und Lüftungssteuerung im Fahrzeug zusammengefasst. Das Sicherheitssystem 400 enthält beispielhaft die Airbagsteuereinheit 401, wobei auch andere Rückhaltesysteme und Sonstiges vorgesehen sein können.
Die Powertrain-Domäne 500 schließlich enthält beispielhaft die Motorsteuerung 501,
Getriebesteuerung 502, Steuerung des Startergenerators 503 sowie das Batterie- und Energiemanagement 504. Angekoppelt ist hier wiederum beispielhaft die Domäne 700, also die Fahrzeugführung mit der ACC-Steuerung 701. Als in diesem Beispiel letzte Domäne schließlich ist die Domäne 600, Chassis-Domäne dargestellt, die die Bremsensteuerung 601, Lenkungssteuerung 602 sowie optional eine
Dämpfungssteuerung 603, Allradsteuerung 604, eine elektronische Parkbremse 606 sowie weitere optionale Komponenten 605 umfasst. Zu dieser Bremsensteuerung, also der Chassis-Domäne, gehören demnach auch ABS, ASR und ESP sowie Hill Holder usw. Allgemein gilt, dass die hier dargestellten Domänen nur beispielhaft zu verstehen sind und selbstverständlich eine andere Domänenaufteilung sowie andere zugeordnete
Steuerungsfunktionen denkbar sind und diese spezielle Domänenaufteilung hier nicht erfindungswesentlich ist und demnach auch als nicht einschränkend im Hinblick auf die Erfindung ausgelegt werden kann.
Figur 2 zeigt einen erfϊndungsgemäßen Chip 100 mit einem Mikroprozessor oder
Controller 101. In dieser speziellen vorteilhaften Ausgestaltung wird der Mikroprozessor 101 ringförmig vollständig vom Chip 100 umgeben. Dieser Chip 100 enthält dabei Bausteine 102 bis 108, die vorzugsweise monolitisch integriert sind. Damit kann die Konzentration der automobilspezifischen Funktionen in diesem Chip erfolgen, wodurch der Chip so die Verwendung von leistungsfähigen Standardmikroprozessoren 101 und die Minimierung der automobilspezifischen Module, also der Bausteine im Chip 100 ermöglicht. Dies sind z. B. A/D- Wandler, Timer, Protokollcontroller. Dadurch erfolgt eine Entlastung des Mikrocomputers oder Mikroprozessors in der Rechenleistung ebenso wie eine Reduktion von Softwareumfang für den Mikroprozessor bei gleichzeitig erhöhter Funktionalität.
Mit 102 ist dabei ein Sicherheitsbaustein oder Safety-Controller im O-Chip 100 vorgesehen, welcher im engen Zusammenspiel mit weiteren Modulen des Chips erhöhte Sicherheits-, Diagnose und Redundanzfunktionen insbesondere für die Domain bei Ausfall oder Fehlfunktion des zentralen Mikroprozessors 101 erlaubt. Dieser Safety-
Controller 102 übernimmt dabei von der Domäne Notlauffunktion bei Ausfall oder Fehlfunktion des zentralen Mikroprozessors. Dies ist z. B. ein kontrolliertes Herunterfahren des Systems in einen sicheren Zustand oder die Abspeicherung von Diagnosedaten in einem Speicher, insbesondere im Speicherbaustein 109. Ebenso ist es die Überwachung von Sensor- und Aktorsignalen auf Plausibilität, z. B. mittels
Diagnoseschnittstellen und Bus-Guardians zusammengefasst im Block 107 und gegebenenfalls die Sperrung respektive die Steuerung von Aktoren zur Erreichung eines sicheren ZuStands. Ebenso können im Safety-Controller weitere Funktionalität wie Echtzeitüberwachung, insbesondere im Hinblick auf die Software (real time and background) erfolgen. Damit kann vorteilhafter Weise ein zweiter Sicherheits- und
Redundanzrechner vermieden werden. Mit Block 108 ist ein Testbaustein vorgesehen, der derart ausgebildet ist, dass er einen Zugang zum Chip schafft, durch den ein Test und/oder eine Verifikation der gesamten Domäne möglich ist. Dieser Block 108, auch als Domain Test Access Port bezeichnet, kann somit ein Design für den Test und die Systemverifikation einer gesamten Domäne auf verschiedenen Leveln oder Stufen bis hin zum Endkunden ermöglichen. Damit sind Tests und Verifikationen auch ohne den Systemmikroprozessor und/oder ohne dessen Software durchführbar. Dafür sind die spezifischen Funktionen in dem Block 108 des Chips, wie z. B. die JT AG-Schnittstelle bzw. -funktionalität ausgelagert bzw. gebündelt.
109 zeigt einen zentralen On-Chip-Speicher, der z. B. als Zwischenpuffer für Schnittstellensignale dienen kann und somit den Mikroprozessor entlastet. Gleichzeitig kann über dieses Speichermodul 109 der Sicherheitsbaustein 102 programmiert werden. Mit Block 103 ist eine zentrale Energieversorgung als Energieversorgungsbaustein dargestellt. Diese zentrale Energieversorgung, also insbesondere als Spannungs- und/oder Stromversorgung einer Domäne, insbesondere der Sensoren der Domäne erlaubt eine optimale Abstimmung aller Module bezüglich Verlustleistung, Temperaturmanagement und Steuerung der Temperaturverteilung, Strom- bzw. Spannungsbedarf und Timing im
Systemhochlauf sowie in der Systemabschaltung. Auch bei Notlaufund Diagnose ist so eine optimale Energiesteuerung möglich.
Der Energieversorgungsbaustein versorgt somit insbesondere den zentralen Mikroprozessor mit Energie. Allerdings kann darüber auch die Freigabe von Energie für andere Elemente der Domäne, insbesondere Sensoren und Aktuatoren erfolgen oder auch weitere Steuereinheiten, so dass auch ein zentrales Sleep-/Wake-up-Modul ermöglicht wird, wodurch ein allgemeines Wake-Up-Konzept für die Domäne zentralisierbar ist. Auch eine Zentralisierung des Reset bzw. Watchdog-Konzeptes ist möglich und so auf die gesamte Domäne abstimmbar, wodurch versteckte Inkompatibilitäten und
Undefinierte Zustände vermieden werden können. Insbesondere ist es mit dem Zentralmikroprozessor 101 abstimmbar. Durch das zentrale Reset und/oder Watchdog- Konzept sowie das zentrale Sleep- bzw. Wake-up-Konzept kann ein zentrales Wake-up- Modul insbesondere im Block 103 enthalten, eine Verknüpfung mit weiteren On-Chip- Signalen, eben wie Reset oder Watchdog-Signalen ermöglichen, wodurch eine erweiterte
Kontrolle aller Module möglich ist. Dabei ist insbesondere im Hinblick auf das Wakeup- Konzept ein Erreichen von minimalen Standby-Stromaufnahmen bei maximaler EMV- Verträglichkeit möglich. Damit ist auch zentral für die gesamte Domäne eine Nachlaufsteuerung für die Langzeitsystemüberwachung sowie zyklische Selbstwakeup- Prozeduren möglich.
Ebenso werden Kommunikationsfunktionalitäten im Chip zusammengefasst. Damit kann der Chip Kommunikationsgateway-funktionen einer Domäne in digitaler standardisierter Form in einem integrierten Schaltkreis übernehmen, so dass eine konsequente Verwendung digitaler Schnittstellen auf allen Ebenen möglich ist. Dabei ist mit Block
106 eine digitale On-Board-Schnittstelle des Chips zum Mikroprozessor 101, beispielsweise ausgebildet als Micro-Second-Bus (μ-S-Bus) SPI (Serial Peripheral Interface) oder auch als Parallelschnittstellen vorgesehen. Ebenso sind digitale Schnittstellen von Domain zu Domain über Kommunikationsbaustein 104 vorgesehen, beispielsweise als CAN- oder TTCAN-Bus oder als FlexRay-Bussystem, eben als interdomänen Bussystem IB. Ebenso ist eine digitale Sensor-/Aktuatoranbindung über Block 105 vorgesehen. Damit können elektrische Aktoren ausgelagert werden und reduzieren so die Verlustleistung des Chips sowie die Pinanzahl des Chips. Dabei ist eine Verteilung der Verlustleistung auf mehrere ICs optimal gewährleistet. Gleichzeitig kann eine hohe Immunität gegen bekannte lokale Störeinflüsse wie z. B. Endstufenverpolung,
Substratströme usw. erzielt werden. Durch diese dann erzielte moderate Eigenverlustleistung durch Auslagerung der elektrischen Aktoren, insbesondere der Leistungsbausteine der elektrischen Aktoren, ist ein Betreiben des O-Chips, also des Chips bei höheren Umgebungstemperaturen möglich. So kann durch den Chip eine Dezentralisierung von Sensorik und insbesondere intelligente Aktuatorik dargestellt werden, wodurch eine Entkopplung hoher Leistung und großer Ströme mit großem Störpotential von Sensor- und Referenzsignalen mit hohen Genauigkeitsanforderungen erzielbar ist. Gerade für intelligente Aktuatorik im Gegensatz zu Aktuatorik ohne „vor Ort Intelligenz" bietet das erfindungsgemäße Konzept die genannten Vorteile. Das Gesamtsystem erreicht so maximale Störimmunität, und die Auslagerung der aktuellen
Stufen erlaubt optimale Verteilung der Verlustleistung auf mehrere ICs. Gleichzeitig erfolgt durch die Zentralisierung und konsequente Verwendung digitaler Schnittstellen auf allen Ebenen sowie die Integration von Versorgungs- und Kommunikationsfunktionen einer Domain im O-Chip die erweiterte Gateway- Funktionalität und Leistungsfähigkeit. Insbesondere durch die zentrale monolitisch integrierte Gateway-Funktion durch die Schnittstellenmodule, also die Kommunikationsbausteine 104 bzw. 105 können die Schnittstellen optimal aufeinander abgestimmt werden, sowie durch 106 auch auf den Mikroprozessor selbst. Damit ist zum Einen eine Entlastung bezüglich der Kommunikation des Mikroprozessors, zum Anderen ist damit eine Implementierung von domänenunabhängiger Standardgateway-Software in den Bausteinen möglich. Durch die Zusammenfassung dieser Funktionalitäten auf dem Chip sind Steigerungen der Skalierbarkeit von externen Sensoren und Aktoren und eine Erhöhung des Standardisierungsgrades gegeben.
Diese Erhöhung des Standardisierungsgrades erfolgt eben auch durch die zentralisierten digitalen Schnittstellen, wodurch auch erweitert Diagnose- und Notlauffunktionen von insbesondere peripheren intelligenten Aktoren und Sensoren ermöglicht wird, wodurch gleichzeitig der Sicherheitsgrad erhöht wird. Standardisierte digitale Schnittstellen erlauben weiterhin eine höhere Flexibilität in der Ansteuerbarkeit und Skalierung bezüglich der Anzahl der Teilnehmer. Gleichzeitig reduzieren digitale Schnittstellen den Domain- Verdrahtungsaufwand und reduzieren die Pinanzahl insbesondere des Chips und der Steuereinheit. Gleichzeitig erhöht sich die übertragene Genauigkeit und die EMV- Verträglichkeit kann maximiert werden. In Figur 3 ist noch einmal jeweils ein Chip 100a und 100b für unterschiedliche Domänen dargestellt. Wieder umschließt der Chip 100a ringförmig einen Mikroprozessor 101a sowie einen nicht dargestellten Prozessor 101b, der von dem Chip 100b umschlossen wird. Die domänenübergreifende Kommunikation erfolgt durch den interdomänen Bus IB, wobei hier, wie bereits erwähnt, intelligente Sensoren und intelligente Aktoren ausgelagert sind. Mit 800a und 801a sind dazu insbesondere intelligente Sensoren dargestellt, die an den Chip 100a angebunden sind. Ebenso sind die insbesondere intelligenten Sensoren 800b und 801b an den Chip 100b angekoppelt. Die Ankopplung erfolgt dabei insbesondere über das digitale Sensor- Aktorelement 105, also den zweiten Kommunikationsbaustein. Ebenso sind Aktoren 802a und 803a, insbesondere als intelligente Aktoren ausgebildet, an einen Chip 100a angebunden. Gleiches gilt für Aktoren 802b und 803b, ebenfalls insbesondere als intelligente Aktoren ausgebildet, die mit dem Chip 100b verbunden sind. Auch hier erfolgt die Anbindung insbesondere über eine digitale Schnittstelle, eben in Block 105 in Figur 2 dargestellt. Durch diese Sensor- und Aktorauslagerung, insbesondere der elektronischen Endstufen, kann, wie bereits erwähnt, die Anzahl der Pins sowie die Verlustleistung im Zentralsteuergerat und O-Chip stark reduziert werden. Bei geschickter Modulauswahl, insbesondere gemäß Figur 2, ist damit eine Realisierung des O-Chips in erprobtem Standardgehäuse möglich. Bei geringer Pinanzahl, beispielsweise <80 sowie geringer Verlustleistung, beispielsweise <3Watt, womit auch ein höherer Qualitätslevel erreichbar ist.
Insbesondere das On-Chip-Speichermodul 109 erlaubt eine maximale Flexibilität durch
Programmierung. Dabei kann der On-Chip-Speicher insbesondere als Zwischenpuffer für Schnittstellensignale dienen, insbesondere auch für Sensoren und Aktuatoren und so den Mikroprozessor entlasten. D. h. hier erfolgt eine Zwischenspeicherung/Pufferung von digitalen Sensor-/Aktoreingangs- und Ansteuersignalen. Ebenso erfolgt in diesem Speichermodul 109 die Ablage von Nachlaufparametern im Sleep-Modus. Gleichzeitig kann damit der Safety-Controller, also der Sicherheitsbaustein 102 programmiert werden bzw. bei Diagnose- und Notlauffunktionen unterstützt werden.
Durch die digitale Anbindung über Block 105 der Sensoren und Aktoren an den Chip kann das System insbesondere innerhalb einer Domäne maximal skaliert werden. Damit ergibt sich erfindungsgemäß eine standardisierbare Architektur durch Verwendung des Chips, die die peripheren elektronischen Funktionen insbesondere domainspezifisch zusammenfasst. Damit ist die Architektur, also der Chip auf Domänen unterschiedlicher Funktionsbereiche applizierbar, wodurch durch diese Standardisierung eine Minimierung von Inkompatibilitätsrisiken sowie eine leichte Adaption von Peripheriemodulen erfolgt. D. h. der Chip zeigt eine hochintegrierte IC-Architektur zur Übernahme sämtlicher peripherer elektronischer Funktionen einer zentralen Domänensteuereinheit bei ausgelagerten elektronischen Aktoren und Sensoren.
Damit ist es möglich, leistungsfähige Standardmikroprozessoren in Automobilanwendungen einzusetzen, da der O-Chip, also der Chip ein Maximum an automobilspezifischen Peripheriefunktionen des Rechners, also des Mikroprozessors übernehmen kann. Damit können im Mikroprozessor selbst A/D- Wandler, TPUs (Time Processing Units), Kommunikationsprotokollcontroller sowie weitere automobilspezifische Peripherie entfallen.

Claims

Ansprüche
1. Chip (100) für einen Mikroprozessor (101) in einem Fahrzeug, wobei bei dem Chip ein Schnittstellenelement (106) zur Anbindung an den Mikroprozessor vorgesehen ist, und neben dem Schnittstellenelement weitere Bausteine (102-108) im Chipenthalten sind, dadurch gekennzeichnet, dass die Bausteine im Chip monolithisch integriert sind und derart ausgebildet sind, dass diese automobilspezifϊsche Funktionen realisieren, wobei elektronische Leistungsendstufen für Aktuatoren aus dem Chip ausgelagert sind.
2. Chip nach Anspruch 1 mit wenigstens einem Aktuator, dadurch gekennzeichnet, dass wenigstens eine Leistungsendstufe wenigstens einem Aktuator zugeordnet ist.
3. Chip nach Anspruch 2, mit wenigstens einem Aktuator dadurch gekennzeichnet, das die wenigstens eine Leistungsendstufe in räumlicher Nähe zu dem wenigstens einen Aktuator ausgelagert ist
4. Chip nach Anspruch 1, dadurch gekennzeichnet, dass der Chip den Mikroprozessor vollständig, insbesondere ringförmig-geschlossen, umgibt.
5. Chipsatz nach Anspruch 1, dadurch gekennzeichnet, dass der Chip zur Steuerung von Automobilfunktionen verwendet wird und die Automobilfunktionen in verschiedene
Domänen (200-700) des Fahrzeugs eingeteilt sind, wobei die Bausteine (102-108) des Chips domänenspezifisch ausgebildet sind.
6. Chip nach Anspruch 1, dadurch gekennzeichnet, dass der Chip zur Steuerung von
Automobilfunktionen verwendet wird und die Automobilfunktionen in verschiedene Domänen (200-700) des Fahrzeugs eingeteilt sind, wobei die Bausteine (102-108) des Chips derart ausgebildet sind, dass der Chip in verschiedenen Domänen einsetzbar ist.
7. Chip nach Anspruch 1, dadurch gekennzeichnet, dass ein Sicherheitsbaustein (102) enthalten ist, der derart ausgebildet ist, dass dieser Notlauffunktionen ausführt.
8. Chip nach Anspruch 5 oder 6, dadurch gekennzeichnet, dass ein
Energieversorgungsbaustein (103) enthalten ist, der derart ausgebildet ist, dass er für die ganze Domäne die Energieverteilung steuert.
9. Chip nach Anspruch 8, dadurch gekennzeichnet, dass der Energieversorgungsbaustein ein für die Domäne zentrales Wake-up Modul enthält.
10. Chip nach Anspruch 8, dadurch gekennzeichnet, dass der Energieversorgungsbaustein derart ausgebildet ist, dass dieser ein für die Domäne zentrales Watchdog und Reset Konzept realisiert.
11. Chip nach Anspruch 5 oder 6, dadurch gekennzeichnet, dass ein Testbaustein (108) enthalten ist, der derart ausgebildet ist, dass er einen Zugang zum Chip schafft, durch den ein Test und/oder Verifikation der gesamten Domäne möglich ist.
12. Chip nach Anspruch 5 oder 6, dadurch gekennzeichnet, dass ein erster
Kommunikationsbaustein (104) vorgesehen ist, der derart ausgebildet ist, dass eine Kommunikation zwischen zwei Peripheriechipsätzen verschiedener Domänen erfolgt.
13. Chip nach 5 oder 6, dadurch gekennzeichnet, dass ein zweiter Kommunikationsbaustein (105) vorgesehen ist, der derart ausgebildet ist, dass eine
Kommunikation mit Sensoren und/oder Aktoren erfolgt.
14. Chip nach Anspruch 5 oder 6, dadurch gekennzeichnet, dass ein Diagnosebaustein (107) enthalten ist, der derart ausgebildet ist, das eine domänenspezifische Diagnose ermöglicht wird.
15. Chip nach Anspruch 5 oder 6, dadurch gekennzeichnet, dass ein Speicherbaustein (109) vorgesehen ist, der als zentraler Speicher der Domäne ausgebildet ist.
16. Chipsatz mit einem Mikroprozessor und mit einem Chip nach einem der Ansprüche 1 bis 15.
17. Vorrichtung mit wenigstens zwei Chipsätzen nach Anspruch 16 mit je einem Chip nach Anspruch 5 oder 6, dadurch gekennzeichnet, dass jeder Chipsatz einer anderen Domäne zugeordnet ist und die Chips miteinander verbunden sind.
PCT/EP2006/062021 2005-05-04 2006-05-03 Chip mit einem mikroprozessor und bausteinen die automobilspezifische funktionen realisieren WO2006117387A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
EP06763084A EP1880311A1 (de) 2005-05-04 2006-05-03 Chip mit einem mikroprozessor und bausteinen die automobilspezifische funktionen realisieren

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102005021394A DE102005021394A1 (de) 2005-05-04 2005-05-04 Chip für einen Mikroprozessor
DE102005021394.4 2005-05-04

Publications (1)

Publication Number Publication Date
WO2006117387A1 true WO2006117387A1 (de) 2006-11-09

Family

ID=36678325

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2006/062021 WO2006117387A1 (de) 2005-05-04 2006-05-03 Chip mit einem mikroprozessor und bausteinen die automobilspezifische funktionen realisieren

Country Status (5)

Country Link
EP (1) EP1880311A1 (de)
KR (1) KR20080005532A (de)
CN (1) CN101171581A (de)
DE (1) DE102005021394A1 (de)
WO (1) WO2006117387A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6398837B2 (ja) * 2015-03-30 2018-10-03 株式会社デンソー 制御システム
DE102017102074A1 (de) 2017-02-02 2018-08-02 Knorr-Bremse Systeme für Nutzfahrzeuge GmbH Schnittstellenelement für ein Fahrzeug
DE102019200880A1 (de) 2019-01-24 2020-07-30 Audi Ag Rechensystem zum Betreiben einer Infotainmenteinrichtung eines Fahrzeugs sowie Verfahren zum Aktivieren eines Reduktionsmodus für ein Rechensystem und Kraftfahrzeug

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10334014A1 (de) * 2003-03-19 2004-09-30 Robert Bosch Gmbh Peripheriechipsatz

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10334014A1 (de) * 2003-03-19 2004-09-30 Robert Bosch Gmbh Peripheriechipsatz

Non-Patent Citations (8)

* Cited by examiner, † Cited by third party
Title
BANNATYNE R: "Semiconductor developments for automotive systems", VEHICULAR TECHNOLOGY CONFERENCE, 1999 IEEE 49TH HOUSTON, TX, USA 16-20 MAY 1999, PISCATAWAY, NJ, USA,IEEE, US, vol. 2, 16 May 1999 (1999-05-16), pages 1392 - 1396, XP010342090, ISBN: 0-7803-5565-2 *
BERTRAM T ET AL: "CARTRONIC - AN OPEN ARCHITECTURE FOR NETWORKING THE CONTROL SYSTEMS OF AN AUTOMOBILE", SAE TECHNICAL PAPER SERIES, SOCIETY OF AUTOMOTIVE ENGINEERS, WARRENDALE, PA, US, 1998, pages 1 - 9, XP000865548, ISSN: 0148-7191 *
ESTL H ET AL: "Smart IGBTs for advanced distribution ignition systems", POWER ELECTRONICS IN TRANSPORTATION, 2004 NOVI, MI, USA OCT. 21-22, 2004, PISCATAWAY, NJ, USA,IEEE, 21 October 2004 (2004-10-21), pages 49 - 52, XP010770515, ISBN: 0-7803-8538-1 *
GLEN W. DE VOS, DAVID E. HELTON: "Migration of Powertrain Electronics to On-Engine and On-Transmission", INET, 1999, XP002393344, Retrieved from the Internet <URL:http://scholar.***.de/url?sa=U&q=http://delphi.com/pdf/techpapers/1999-01-0159.PDF> [retrieved on 20060803] *
HOLZINGER O ET AL SOCIETY OF AUTOMOTIVE ENGINEERS INSTITUTE OF ELECTRICAL AND ELECTRONICS ENGINEERS: "AUTOMOTIVE ELECTRONICS - INTEGRATION AND PARTITIONING", VEHICLE ELECTRONICS MEETING SOCIETY'S NEEDS: ENERGY, ENVIRONMENT, SAFETY. EXACT DATE AND VENUE NOT SPECIFIED. PROCEEDINGS PUBLISHED OCT. 1992, INTERNATIONAL CONGRESS ON TRANSPORTATION ELECTRONICS, WARRENDALE, SAE, US, 19 October 1992 (1992-10-19), pages 247 - 252, XP000615707 *
IMTEK - LEHRSTUHL KONSTRUKTION VON MIKROSYSTEMEN: "Kapitel 2: Partitionierungs- und Integrationsstrategien", INET, 2002, XP002393345, Retrieved from the Internet <URL:http://www.imtek.de/mikroelektronik/content/upload/system_02.pdf> [retrieved on 20060803] *
LETOR R ET AL: "Mixed system integration simplifies the design and the architecture of automotive power actuators", CONFERENCE RECORD OF THE 2003 IEEE INDUSTRY APPLICATIONS CONFERENCE. 38TH. IAS ANNUAL MEETING . SALT LAKE CITY, UT, OCT. 12 - 16, 2003, CONFERENCE RECORD OF THE IEEE INDUSTRY APPLICATIONS CONFERENCE. IAS ANNUAL MEETING, NEW YORK, NY : IEEE, US, vol. VOL. 3 OF 3. CONF. 38, 12 October 2003 (2003-10-12), pages 1259 - 1263, XP010675998, ISBN: 0-7803-7883-0 *
TOSHIO TAKAHASHI: "Chipset Streamlines Motor Drive Power Management", PCIM POWER ELECTRONIC SYSTEMS APRIL 2001 INTERTEC PUBLISHING USA, vol. 27, no. 4, April 2001 (2001-04-01), pages 18 - 24, XP009070591, ISSN: 1523-4908 *

Also Published As

Publication number Publication date
CN101171581A (zh) 2008-04-30
KR20080005532A (ko) 2008-01-14
DE102005021394A1 (de) 2006-11-16
EP1880311A1 (de) 2008-01-23

Similar Documents

Publication Publication Date Title
DE19750662C2 (de) Prozessoreinheit für ein datenverarbeitungsgestütztes elektronisches Steuerungssystem in einem Kraftfahrzeug
EP0843853B1 (de) Microprozessorsystem für sicherheitskritische regelungen
DE10219439B4 (de) Steuerungssystem für Kraftfahrzeuge
EP1928703A1 (de) Steuergerät mit rechengerät und peripheriebaustein, die über einen seriellen mehrdrahtbus miteinander in verbindung stehen
EP3149710B1 (de) Fahrzeugdiagnosevorrichtung und datenübertragungsvorrichtung
DE10331873A1 (de) Verfahren zur Überwachung verteilter Software
DE10223773B4 (de) Schaltungsanordnung und Verfahren zur Überwachung eines Mikrocontrollers
DE102012205353A1 (de) Heiz-, Ventilier- und Luftkonditionierungsmodul für ein Fahrzeug
DE10357118A1 (de) Laden von Software-Modulen
WO2006117387A1 (de) Chip mit einem mikroprozessor und bausteinen die automobilspezifische funktionen realisieren
EP1785884B1 (de) Bussystem für integrierten Schaltkreis
EP1861783B1 (de) System und verfahren zum testen einer steuergeräteanordnung
DE102005057309A1 (de) Steuergerät zur Datenübertragung in Datenbussen und Verfahren zu dessen Betrieb
DE102011004360B4 (de) Kommunikationssystem mit einer durch eine Recheneinheit steuerbaren elektronischen Schaltung, insbesondere für ein Kraftfahrzeug
WO2004048156A1 (de) Vorrichtung zum wecken eines steuergerätes
EP2337707A1 (de) Integriertes limp home system
DE102019004530B4 (de) Effiziente Leitungstreibervorrichtung zur Datenflusskontrolle
EP3738837A1 (de) Bordnetz und kraftfahrzeug mit bordnetz
WO2006131446A1 (de) Steuergeräteverbund umfassend mehrere steuergeräte und speichermodul als bestandteil des steuergeräteverbunds
DE10302311A1 (de) Bordnetz eines Kraftfahrzeugs
DE102011105617A1 (de) Kraftfahrzeug mit einer Vielzahl von Betriebskomponenten
DE102019204646A1 (de) Integrierte Schaltungsanordnung und Steuergerät
DE102022131564A1 (de) Steuervorrichtung für ein Zonensteuergerät, Zonensteuergerät und Verfahren zum Betreiben eines Zonensteuergeräts
DE102015226600A1 (de) Steuergerät für ein Fahrzeug
DE102022100107A1 (de) Steuerungsanordnung für ein fahrzeug-bordnetz

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2006763084

Country of ref document: EP

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 4942/CHENP/2007

Country of ref document: IN

Ref document number: 1020077025506

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 200680015265.2

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: RU

WWW Wipo information: withdrawn in national office

Ref document number: RU

WWP Wipo information: published in national office

Ref document number: 2006763084

Country of ref document: EP