WO2006082756A1 - 半導体装置とその製造方法、及び製造装置 - Google Patents

半導体装置とその製造方法、及び製造装置 Download PDF

Info

Publication number
WO2006082756A1
WO2006082756A1 PCT/JP2006/301295 JP2006301295W WO2006082756A1 WO 2006082756 A1 WO2006082756 A1 WO 2006082756A1 JP 2006301295 W JP2006301295 W JP 2006301295W WO 2006082756 A1 WO2006082756 A1 WO 2006082756A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
manufacturing
conductive region
metal conductive
reduction treatment
Prior art date
Application number
PCT/JP2006/301295
Other languages
English (en)
French (fr)
Inventor
Kazuhiko Endo
Naoki Shirakawa
Eishi Gofuku
Shinichi Ikeda
Yoshiyuki Yoshida
Original Assignee
National Institute Of Advanced Industrial Science And Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute Of Advanced Industrial Science And Technology filed Critical National Institute Of Advanced Industrial Science And Technology
Priority to DE112006000307T priority Critical patent/DE112006000307B4/de
Priority to US11/815,151 priority patent/US20090014881A1/en
Publication of WO2006082756A1 publication Critical patent/WO2006082756A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material

Definitions

  • the present invention relates to a semiconductor device including a metal (including alloy) conductive region, such as metal wiring, a manufacturing method thereof, and a manufacturing apparatus, and more particularly to an oxide film on the surface of a metal conductive region that is oxidized during the manufacturing process.
  • the present invention relates to an improvement for effective removal.
  • the conductive material is not limited to the above-mentioned Cu, but the introduction of various metals such as Ni, Co, Ta, and Ti is also considered in the LSI transistor device in order to control its low resistance and work function. Has been.
  • the degree of reduction in the cross-sectional area of the conductor was so great.
  • a strong passive film is not formed on the surface, so when exposed to the atmosphere or exposed to oxygen, the acid starting from the surface force proceeds deeply toward the inside and is effective in other words.
  • the cross-sectional area that can be used as the conductor portion is greatly reduced, and as a result, there is a problem that the wiring resistance increases even though the corner Cu is used.
  • the contact resistance naturally increases. In severe cases, continuity cannot be secured.
  • Patent Document 1 and Patent Document 2 As a cleaning method for removing the oxide film formed on the surface of such a Cu wiring, it has been known in the past.
  • a method for removing Cu surface oxides by hydrogen gas or hydrogen plasma treatment has been proposed, or a sputtering treatment using argon ion bombardment (argon 'milling) is also used in combination with this to remove surface oxides. It was removed.
  • Patent Document 1 JP-A-11-191556
  • Patent Document 2 Japanese Patent Laid-Open No. 11-186237
  • the present invention has been made from such a viewpoint, not only Cu and its alloys, which are most likely to cause problems, but also Al, Co, Ni, Ti, Ta, etc., as wiring and functional areas. It is intended to provide a semiconductor device in which oxide films on the surface of various metal conductive layer materials used are removed without damage to peripheral structures such as a low dielectric constant thin film, and a manufacturing method and manufacturing apparatus therefor.
  • the present invention provides
  • a semiconductor device including a metal conductive region
  • At least a part of the surface of the metal conductive region is a surface from which the oxide film has been removed by reduction treatment by heating in an inert gas in which the oxygen partial pressure is kept below 1 X 10-13 atm.
  • a semiconductor device is proposed.
  • the metal conductive region may be Cu or an alloy thereof, which may be, for example, Si, A1, Au, W, Mg, Be, Zn, Pd, Cd, Au, Hg, Pt, Zr, Ti It may contain one or more metals selected from the group force consisting of Sn, Ni, and Fe forces.
  • the present invention can also be defined as a method for manufacturing a semiconductor device. That is, the present invention
  • Reducing the oxide film formed on the surface of the metal conductive region by heating the metal conductive region in an inert gas with an oxygen partial pressure of 1 X 10-13 atm or less;
  • a method of manufacturing a semiconductor device is proposed.
  • the metal conductive region may be Cu or an alloy thereof such as Si, AL, Au, W, Mg, Be, Zn, Pd, Cd, Au, Hg, Pt, etc.
  • Group force consisting of Zr, Ti, Sn, Ni and Fe forces. It may contain one or more selected metals.
  • the heating temperature (after all, the reduction temperature) is 450 ° C or lower.
  • the semiconductor device including the step of depositing a passivation film on the surface of the metal conductive region in a vacuum or a low oxygen atmosphere without exposure to the air after the reduction treatment
  • a manufacturing method is also proposed.
  • the material of the passivation film for example, any one selected from SiC, SiCN, and SiN may be used.
  • the step of depositing the other conductive region on the surface of the metal conductive region in a vacuum or in a low oxygen atmosphere without exposing to the atmosphere is performed.
  • a method for manufacturing a semiconductor device is also proposed.
  • the material of the other conductive region is selected from TaN, Ta, Ti, TiN, Cu, Ni, Mo, Co, and W, for example.
  • P or B is introduced into any one or alloy thereof, or any one or alloy selected from Ni, Mo, Co, and W.
  • the present invention can also be defined as a semiconductor device manufacturing apparatus,
  • a reduction treatment chamber for containing a sample having a metal conductive region formed on a substrate and forming a closed space filled with an inert gas
  • An oxygen pump that can reduce the oxygen partial pressure of the inert gas in the reduction chamber to 1 X 10-13 atmospheres or less;
  • the metal conductive area is heated and formed on its surface!
  • An apparatus for manufacturing a semiconductor device is provided.
  • the reduction processing chamber may be a dedicated chamber for reduction processing, and a film forming chamber for forming another film also serves as this. Also good.
  • the oxygen partial pressure in the inert gas surrounding the metal conductive region is kept below 1 X 10-13 , for example, in the case of Cu, it is at most 400 ° C, at most 450 ° C. If heating is performed, the oxide film formed on the surface is sufficiently reduced and removed. There is no thermal damage to the structure.
  • FIG. 1 is a schematic explanatory view of the principle of the present invention and the configuration of a basic manufacturing apparatus.
  • FIG. 2 is a schematic configuration diagram of an oxygen pump that can be used in the present invention.
  • FIG. 3 is a spectrum of copper and oxygen on the surface of the copper layer before the surface reduction treatment.
  • FIG. 4 is a spectrum of copper and oxygen on the surface of the copper layer after the reduction treatment according to the present invention.
  • FIG. 5 is an explanatory diagram of a semiconductor device manufacturing process example according to the present invention.
  • FIG. 6 is an explanatory diagram of a semiconductor device manufacturing process example according to the present invention continued from FIG. 5.
  • FIG. 6 is an explanatory diagram of a semiconductor device manufacturing process example according to the present invention continued from FIG. 5.
  • FIG. 7 is an explanatory diagram of a semiconductor device manufacturing process example according to the present invention continued from FIG. 6;
  • FIG. 8 is an explanatory diagram comparing the via resistance of a copper region and the relative dielectric constant of a peripheral insulating film when the present invention is used and when a conventional method is used.
  • Fig. 1 (A) shows the relationship between the equilibrium oxygen concentration of CuO, and the reduction temperature and oxygen partial pressure to be given to the sample are reduced below the equilibrium boundary curve Bo-r with the acid region Ro. By setting the area Rr, the CuO can be reduced.
  • the oxygen pump 30 has an internal hollow cylindrical sealed container 31 and its shaft.
  • a solid electrolyte 32 having oxide ion conductivity is disposed along the outer peripheral surface in the radial direction, and a breathable electrode made of platinum or the like along both the inner and outer peripheral surfaces of the solid electrolyte 32, for example, Net-shaped electrodes ⁇ + and E- are provided.
  • a material in which a part of is replaced with Ga. (Material example 3)
  • A Sr, Ca, Ba
  • Bl Mg, Al, In
  • B2 Co, Fe, Ni, Cu ⁇ Material indicated.
  • L Mg, Al, Ga, In, Mn, Cr, Cu, Zn material.
  • a semiconductor manufacturing apparatus having an oxide film removal function configured as described below.
  • a load lock chamber 23 and a transfer robot 24 each of which has a known and existing configuration, are provided so as to be able to cooperate with each other without breaking the vacuum.
  • the sample 10 manufactured as a semiconductor device having a required function is preferably moved between the film forming chamber and the reduction processing chamber according to the present invention without breaking the vacuum.
  • a plurality (two in the illustrated case) of film forming chambers 21-1 and 21-2 are provided so as to be connected without breaking the vacuum.
  • various thin films necessary to build a semiconductor device as a final product are formed.
  • this type of deposition chamber 21-1, 21-2 and the load lock chamber 23 a robot chamber can vacuum evacuated by conventional vacuum pumps to about 1 X 10- 8 atm, is maintained under vacuum.
  • these film formation chambers 21-1, 2 and 2 are connected without breaking the vacuum, but a reduction treatment chamber 22 is provided as an independent chamber, and an exhaust system Fv is provided here.
  • the internal oxygen can be evacuated, and the electrochemical oxygen pump 30 as already described with reference to FIG. 2 is linked to the inert gas filled in the interior (not shown).
  • the oxygen partial pressure of And summer so as to reduce to Kutomo about 1 X 10- "optionally from pressure 1 X 10- 31 atmospheres
  • the inert gas in the reduction treatment chamber 22 flows into the oxygen pump 30 from the inflow path Fi, and the inert gas whose oxygen partial pressure has been reduced here again flows from the outflow path Fo.
  • the inert gas source is provided in a separate location, and the extremely low oxygen partial pressure inert gas output from the oxygen pump 30 is reduced. After being supplied to the chamber 22 and playing a role, it may be exhausted from the exhaust system Fv.
  • the sample 10 is shown in this figure, for example, generally a silicon substrate, which may be a silicon substrate or the like.
  • the metal conductive region 12 that may be converted to / can be known per se and is heated by the heating means 25.
  • the heating means 25 is schematically shown only by a heater symbol.
  • any gas can be used as long as it does not cause an ionic reaction with the constituent metal of the metal conductive region 12 at the operating temperature.
  • Ar, N, He, Medium force such as Ne, Xe, Kr can be selected.
  • the metal conductive region 12 (substantially the entire sample 10) is placed in an atmosphere of an inert gas in which the oxygen partial pressure is controlled to 1 X 10-13 atm or less in the reduction treatment chamber 22.
  • the surface oxide layer is reduced by heating at a maximum temperature of 450 ° C or lower, preferably 400 ° C or lower.
  • the reduction of the surface oxide film is sufficient by reduction even at a reduction temperature of 400 ° C, which is not so high at an oxygen partial pressure of inert gas of 1 X 10-13 atmospheres. For example, even if a low dielectric constant thin film or the like is already formed in the periphery, there is no need to cause thermal or mechanical damage to it.
  • the indoor pressure during the reduction treatment may be under reduced pressure or normal pressure with the vacuum pump shut off. Circulation such as exhausting out of the system via the system Fv or returning to the oxygen pump 30 again via the inflow path Fi to the oxygen pump 30 and returning to the reduction treatment chamber 22 from the outflow path Fo as necessary. A closed loop may be formed. In the case of circulation, since the inert gas is more purified, it becomes possible to reach a predetermined oxygen partial pressure in a shorter time.
  • FIG. 1 (C) shows a case where the independent reduction treatment chamber 22 is not provided in the apparatus configuration described above, and one film formation chamber 21-2 also serves as this. The above description can be used as it is for the reduction treatment operation and reduction process in the above.
  • the sample 10 by heating the sample 10 in an inert gas atmosphere with an ultra-low oxygen concentration, the surface oxide of the metal conductive region 12 formed on the sample 10 is reduced, and the sample 10 is cleaned. A metal thin film can be formed, and the force does not damage the surrounding structure. Therefore, even if no special post-treatment is performed, the sample 10 is transferred by the transfer robot 24 in the ultrahigh vacuum or at least in a low oxygen atmosphere without being exposed to the atmosphere.
  • Cu or its alloy is deposited as another conductive region directly on the surface of the metal conductive region, or a barrier metal such as TaN, Ta, Ti, TiN or their alloys, Ni, Mo, Cap metal with P or B introduced into Co, W or its alloy, Ni, Mo, Co, W or its alloy can be deposited immediately.
  • a passivation insulating film such as a SiC, SiCN, or SiN thin film can be immediately deposited.
  • the surface of the metal conductive region 12 whose surface has been cleaned has no other metal conductive region, for example, an intra-layer wiring, in a vacuum or at least in a low oxygen atmosphere without being exposed to the atmosphere.
  • a step of depositing a conductive region such as Cu, Ta N, or Ta can be employed as an interlayer wiring in a via structure extending between upper and lower layers of a multilayer structure.
  • a Cu thin film as a metal conductive region 12 having a lOOnm thickness is formed on a silicon substrate 11 through a silicon nitride film having a lOOnm thickness by sputtering.
  • This sample 10 was transported into an independent reduction chamber 22, while argon gas was introduced into the oxygen pump 30 via a mass flow controller at 200 sccm, and the oxygen partial pressure was 1 ⁇ 10— After the pressure was reduced to 13 atmospheres, the gas was introduced into the reduction treatment chamber 22.
  • - reducing the processing chamber vacuum in itself was 1 X 10- 3 atm.
  • the silicon substrate 11 was heat-treated at 400 ° C for 1 minute to attempt reduction of copper oxide on the surface of the Cu thin film.
  • the sample 10 was transferred into a vacuum chamber equipped with an X-ray photoelectron spectrometer in vacuum, and a photoelectron spectrum was acquired.
  • the copper spectrum before reduction shown in FIG. 3 (B), the copper spectrum after reduction treatment shown in Fig. 4 (A) and the oxygen spectrum shown in Fig. 4 (B) are obtained. It was confirmed that the oxides on the Cu thin film previously seen were completely removed and clean copper appeared.
  • the reduction treatment was performed to a depth region where the Cu thin film surface force was 50 nm or more. This is a very favorable treatment result that has never been obtained before.
  • the inert Ar gas used in the reduction treatment was discharged out of the system by the vacuum pump here, as described above, the spent gas is returned to the oxygen pump again from the outlet of the vacuum pump. Even if a closed loop was formed, it was confirmed that the reduction treatment could be performed similarly. Furthermore, it was confirmed that the reduction treatment could be performed in the same way even if the reduction pump was shut off during the reduction treatment and the reduction treatment was performed after the treatment chamber was filled with Ar gas at atmospheric pressure. In this case, the same effect was obtained even if the spent gas was discharged out of the system as it was, or it was returned to the oxygen pump again to form a closed loop.
  • the heating temperature was increased to about 450 ° C, which can be considered as the maximum temperature allowed for the multilayer wiring process.
  • the oxygen partial pressure was changed in the state, the surface was reduced if it was kept below 1 X 10-13 atm, and beyond that, some copper oxide remained. This is also a thermodynamically valid result.
  • etching is performed on a layer structure 51 on a silicon substrate 11 in which elements such as transistors and element isolation regions (none of which are shown) are formed in advance.
  • 'A SiCN film 52 with a relative dielectric constant of 5 was deposited as a stopper.
  • a SiOC film having a relative dielectric constant of 3 was deposited to a thickness of 400 nm to form an interlayer insulating film 53.
  • a SiO film 54 was deposited to a thickness of about lOOnm as a hard mask 54 for the mask.
  • a trench 55 for forming an insulating film and wiring was formed by a known photolithography and dry etching technique.
  • a sputtering method under high vacuum is applied, and a Cu layer 56 that serves as a Cu diffusion prevention film and a seed layer for Cu plating is continuously formed in a wiring groove 55. It was deposited so as to cover the inner wall.
  • a Cu layer 57 was formed by a plating method so as to fill the wiring groove 55.
  • the excess Cu layer portion other than in the wiring trench 55 is the C described above.
  • the reduction chamber 22 shown in FIGS. 1 (B) and (C) is used.
  • a SiCN film 58 was deposited to a thickness of 50 by chemical vapor deposition using plasma excitation, and the sample was taken out into the atmosphere.
  • a SiC film or a SiN film can also be used.
  • the substrate 11 may be transported in a low oxygen atmosphere, not under vacuum, and as a cap metal covering the reduced Cu surface, Ni, Mo, Co, W or It is also possible to select an alloy such as CoW, NiMo, Ni, Mo, Co, W or an alloy obtained by introducing P or B, such as NiMoP or CoWP, and deposit them by an appropriate deposition method.
  • the present inventor further tried a process of constructing a further laminated structure instead of taking the sample into the atmosphere in the above-mentioned final process.
  • the barrier insulating film 58 formed in the process shown in FIG. 6 (B) is configured as an etching 'stopper layer 58, and as shown in FIG. 6 (C), A SiOC interlayer insulating film 59 having a relative dielectric constant of 3 was deposited to a thickness of 200 nm, and a SiO hard mask 60 was further deposited thereon to a thickness of lOOnmm.
  • a through hole 61 having a depth of 200 nm and a diameter of 100 nm is drilled in the interlayer insulating film 59, and the surface of the etching stopper layer 58 is exposed at the bottom thereof. Thereafter, the etching stopper layer 58 was etched away by etch back, and the upper surface of the lower Cu wiring 57c was exposed at the bottom of the through hole 61 as shown in FIG. 6 (D).
  • Ar gas was used as the inert gas, and the reduction treatment was performed at normal pressure.
  • the Ar gas exhausted from the reduction processing equipment was returned to the oxygen pump 30 shown in FIGS. 1 (B) and 1 (C) and circulated for use.
  • the reduction treatment chamber 22 shown in FIGS. 1 (B) and 1 (C) is evacuated again, and the robot 24 performs another operation under a vacuum or, as described above, under a low oxygen atmosphere.
  • the substrate 11 is transferred to the film formation chamber 21-1 or 21-2, and the same procedure as already described in the process related to FIG. 20 nm thick Ta or TaN, or Ti or TiN, or Cu is deposited on the inner peripheral surface and bottom of the hole 61 by sputtering, and then, as shown in FIG. After filling 61 with Cu layer 63, as shown in FIG. 7 (C), excess Cu layer 63 region was removed by CMP method to form Cu plug 63p to be a vertical wiring.
  • the hydrogen concentration at the junction between the upper and lower Cu layers and at the interface between the lower Cu layer 57c and the passivation film 58 is kept below the detection lower limit. And improved the adhesion at the interface between the two. Therefore, even in a semiconductor device that has already been manufactured, whether or not it is in accordance with the present invention depends on whether the residual hydrogen concentration around the metal conductive region where the oxide film does not remain and becomes a clean surface. Can be determined by measuring.
  • the via resistance was measured. As shown in FIG. 8 (A), the via resistance was about 2 ⁇ from 2.2 ⁇ when not processed. The resistance was reduced by about 10%. Further, as shown in FIG. 8 (B), according to the present invention, no increase in the relative dielectric constant of the SiCN interlayer insulating film due to the reduction treatment was observed, and in the case of the conventional hydrogen plasma treatment, this figure is also shown. As can be seen from the fact that a considerable deterioration (increase) in the dielectric constant is recognized at about 0.4, the effect of the present invention is considerably large.
  • an interlayer is further formed on the element structure shown in FIG.
  • An insulating film 65 and a hard mask 66 are formed, a through hole 67 is opened by the above-described method, a Cu wiring 68c is formed therein, and the surface is covered with a passivation film 69 to obtain a multilayer structure. Furthermore, by repeating such a process, a semiconductor device having a stacked structure of as many layers as possible can be constructed.
  • the force mainly described for the Cu wiring can be applied to many metals (including alloys) to which the present invention can be applied, as well as the wiring alone.
  • metals including alloys
  • the present invention can be applied to many metals (including alloys) to which the present invention can be applied, as well as the wiring alone.
  • A1 is 1150 ° C or more
  • Ti is 980 ° C or higher
  • the dielectric breakdown of the peripheral oxide film can be prevented, and the fluctuation of the threshold voltage due to charge-up follows the conventional method. Compared to the case, we were able to reduce it by about 10%.
  • the oxygen pump 30 in the sense of a functional device that controls and reduces the partial pressure of oxygen in an inert gas, the oxygen pump 30 having the structure shown in FIG.
  • the oxygen partial pressure of the inert gas supplied to the reduction treatment chamber should be at least 1 X 10-13. Any structure can be adopted as long as the oxygen pump can reduce the pressure to atmospheric pressure.
  • the basic method in the so-called damascene method that is, the power adopting the single damascene method, of course, the dual 'damascene described at the beginning.
  • the present invention can be applied effectively.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

　半導体装置において配線等として用いられる種々金属導電層材料の表面の酸化膜を、周辺構造物に損傷を起こすことなく除去するために、金属導電領域12を還元処理室22内に入れ、酸素ポンプ30により、少なくとも酸素分圧を1×10-13気圧以下に抑えた不活性ガスを還元処理室22内に導入し、金属導電領域12を加熱手段25により加熱することで、金属導電領域12の表面に形成されている酸化膜を還元処理する。

Description

明 細 書
半導体装置とその製造方法、及び製造装置
技術分野
[0001] 本発明は、金属配線等、金属 (合金を含む)導電領域を含む半導体装置とその製造 方法、及び製造装置に関し、特に製造工程中で酸化される金属導電領域表面の酸 化膜を効果的に除去するための改良に関するものである。
背景技術
[0002] 近年 LSI (大規模集積回路)の高速化、高集積化に伴い、デバイス 'ルールの縮小化 が進行しているが、そのような微細化に伴って増加する寄生抵抗や寄生容量を極力 低減させ、ひいてはより微細な構造を作成するために、様々な新材料が続々と導入 されている。多層配線構造等、幾何構造的な工夫にも多くの提案が認められる。しか し、微細化に伴う最も大きな問題、すなわち配線サイズと配線間隔の微細化に反比 例し、配線抵抗や配線間容量が増力 tlして来るという点に対する根本的な改善策は未 だ完全であるとは言えず、実際、そのような配線抵抗，配線間容量の増加に伴い、実 質的に回路の遅延時定数が大きくなり、デバイスの高速動作が阻害されている。
[0003] それでも、これまでの対策として、近年では、以前における主体的材料であった A1 ないしその合金に代え、より低抵抗の銅 (Cu)ないしその合金を配線用等の金属導電 領域材料として用いたり、半導体装置内の配線周りや各素子周辺の埋め込み層に 低誘電率の絶縁膜、例えば古典的な SiO膜 (比誘電率およそ 4.2)よりも低誘電率の Si
2
OF膜や SiOC膜等の有機含有絶縁膜、ある 、はまた SiN膜 (比誘電率 7)よりも誘電率 の低い SiC膜や SiCN膜を用いる等の工夫は認められる。導電材料に就いても、上記 の Cuに限らず、 LSIトランジスタ素子においてはその低抵抗ィ匕ゃ仕事関数制御のた めに、 Ni, Co, Ta, Tiといった様な種々の金属の導入も検討されている。
[0004] さらに、金属配線の形成手法に着目すると、ここに Cuを用いる場合には、既に「ダ マシン法 (Damascene Process)」と呼ばれる手法がある程度確立されている。これは端 的に言えば、メツキ法と化学的機械研磨法（CMP法： Chemical Mechanical Polishing) とを組み合せたもので、それまでの乾式製法を基本とする半導体装置の製造方法に 湿式製法の概念を持ち込み、半導体装置の一層の小型化に貢献した。また、この発 展系としてデュアル ·ダマシン法と!/、うのもあり、これは多層構造の下層部分の金属配 線に対して電気的導通を取るためのビア ·ホールを Cu材料で充填する工程を上層配 線の形成と同時になすものであって、より効率的である。
[0005] ところが、特に Cuを配線材料として用いる場合、また新たな問題が沸き起こつてきた 。それは、 Cuの酸化のされ易さと、表面にのみ留まらず、内部にまでどんどん酸ィ匕が 進んでしまうという問題である。 Cu配線を形成した後にも、それで半導体装置の製造 工程が全て終了することは決してなぐ以後も引き続き、種々の薄膜形成や構造物を 作り込んで行く過程で Cu表面は酸ィ匕雰囲気に晒されることが多い。そもそも、 CMP法 において使用される研磨時の薬液によっても、 Cu表面は酸ィ匕されてしまう。
[0006] これが例えば、従前の AL配線な 、しは A1合金配線であるならば、その表面が酸ィ匕 されるにしても、形成される A1 0等の酸ィ匕膜は比較的強固であって厚さも薄ぐ配線
2 3
導体の断面積減少の程度はそれほど、大きくな力つた。ところが Cu配線の場合には、 表面に強固な不動態皮膜を形成しないため、大気放置や酸素に暴露されると、表面 力 始まる酸ィ匕は内部に向けて深く進行し易ぐ換言すれば実効的に導電体部分と して利用できる断面積が大きく減少し、結果、折角 Cuを用いたのに配線抵抗が増し てしまう，という不具合があった。もちろん、ビア'ホール構造その他、 Cu配線の表面 部分にさらに他の導体を接触させて導電線路を伸ばす場合にも、表面に酸化膜が 形成されていると、当然のことながら接触抵抗が増すか、酷い場合には導通を確保 することができなくなってしまう。
[0007] そこで、従来からも、一応、このような Cu配線の表面に形成されてしまう酸ィ匕膜を除 去するクリーニング処理方法として、下記特許文献 1や特許文献 2に認められるように 、水素ガスもしくは水素プラズマ処理による Cu表面酸ィ匕物の除去手法が提案された り、あるいはまた、これにアルゴンイオン衝撃を用いたスパッタリング処理 (アルゴン'ミ リング)を併用し、表面の酸化物を除去していた。
特許文献 1 :特開平 11-191556号公報
特許文献 2：特開平 11-186237号公報
発明の開示 発明が解決しょうとする課題
[0008] もっとも、上記の特許文献 1、 2の各請求項 1中では、単に「Cu表面を還元する」、と いう記述だけに留まっており、あた力も全ての還元手法を包含しているようではある。 しかし、それらの公報全文を通じ、実際に開示されているのは、上記の通り、水素ガ ス雰囲気中又は水素プラズマ中での還元処理のみである。
[0009] ところが、このような水素を用いた還元処理においては、層間絶縁膜等の周辺構造 物が損傷を受けやすく、特に低誘電率の絶縁膜が用いられて!/、る場合にそれが損 傷を受けて比誘電率が上がってしまうという問題がある。それではわざわざ低誘電率 膜を用いた意味がないか、少なくとも効果が薄れてしまう。また、還元処理後、どうし ても水素が残存することが種々の問題にもなる力 さらに、水素プラズマを用いる場 合には、当該水素プラズマそのものによって直接的に製造工程中の素子にダメージ を与えることが多い。
[0010] これに加えて、アルゴンイオン衝撃をも与えるような場合には、低誘電率膜が大きな 損傷を受けるのみならず、露出している下地の配線が内部に掘り込まれ、平坦性が 損なわれるし、スパッタ除去した Cuがスル一 ·ホールの内壁に再付着して埋め込み不 良を発生させてしまこともあった。いずれにしても、半導体装置製造の将来を見据え ると、こうした水素を介在させる還元処理は排斥するに越したことはない。
[0011] 本発明はこのような観点に立ってなされたもので、最も問題の生じ易力つた Cu及び その合金はもとよりのこと、 Al, Co, Ni, Ti, Ta等々、配線や機能領域として用いられる 種々金属導電層材料の表面の酸化膜が、低誘電率薄膜等、周辺構造物の損傷なく 除去されている半導体装置、及びその製造方法と製造装置を提供せんとするもので ある。
課題を解決するための手段
[0012] 本発明は上記目的を達成するために、
金属導電領域を含む半導体装置であって；
金属導電領域の表面の少なくとも一部が、酸素分圧を 1 X 10— 13気圧以下に抑えた 不活性ガス中での加熱による還元処理によって酸ィ匕膜の除去された表面となってい を特徴とする半導体装置を提案する。
[0013] 上記の金属導電領域は Cu又はその合金であって良ぐ合金としては、例えば Si, A1 , Au, W, Mg, Be, Zn, Pd, Cd, Au, Hg, Pt, Zr, Ti, Sn, Ni及び Fe力ら成る群力ら選 択された一つ以上の金属を含有するものであって良 、。
[0014] また、上記において、金属導電領域の酸化膜の除去された表面には、絶縁膜もしく は他の金属導電領域が接触している構造を有する半導体装置も提案する。
[0015] 本発明は半導体装置の製造方法としても規定できる。すなわち本発明は、
金属導電領域を含む半導体装置の製造方法であって；
少なくとも酸素分圧を 1 X 10— 13気圧以下に抑えた不活性ガス中で金属導電領域を 加熱することにより、この金属導電領域の表面に形成されている酸化膜を還元処理 すること；
を特徴とする半導体装置の製造方法を提案する。
[0016] ここにおいても、上記の金属導電領域は Cu又はその合金であって良ぐ合金として は例えば Si, AL, Au, W, Mg, Be, Zn, Pd, Cd, Au, Hg, Pt, Zr, Ti, Sn, Ni及び Fe力 ら成る群力 選択された一つ以上の金属を含有するものであって良い。
[0017] さらに、金属導電領域が Cu又はその合金の場合、上記の加熱温度 (結局は還元温 度）は、 450°C以下とすることも提案する。
[0018] また、不活性ガスとしては、 Ar, N, He, Ne, Xe及び Krの中から選択されたいずれか のガスを用いることを提案する。
[0019] 本発明では、上記に加えて、還元処理の後に、大気暴露することなく真空下又は 低酸素雰囲気下で、当該金属導電領域表面上にパッシベーシヨン膜を堆積させるェ 程を含む半導体装置の製造方法も提案する。ここで、当該パッシベーシヨン膜の材 料としては、例えば、 SiC, SiCN, SiNの中力 選択されたいずれか一つとすることがで きる。
[0020] さらに本発明では、上記の還元処理の後に、大気暴露することなく真空下又は低 酸素雰囲気下で当該金属導電領域の表面上に他の導電領域を接触させるように堆 積させる工程を含む半導体装置の製造方法も提案する。ここで、当該他の導電領域 の材料としては、例えば TaN, Ta, Ti, TiN, Cu, Ni, Mo, Co, Wの中から選択された いずれか一つ又はその合金、あるいは Ni, Mo, Co, Wの中から選択されたいずれか 一つ又はその合金に P又は Bを導入した材料等がある。
[0021] 本発明は半導体装置の製造装置としても規定でき、
基板上に形成された金属導電領域を有する試料を収め、不活性ガスの充填された 閉空間を形成する還元処理室と；
還元処理室内の不活性ガスの酸素分圧を 1 X 10— 13気圧以下にまで低減させ得る酸 素ポンプと；
還元処理室内にお！ヽて金属導電領域を加熱し、その表面に形成されて！ヽる酸ィ匕 膜を還元処理して除去する加熱手段と；
を有することを特徴とする半導体装置の製造装置を提案する。
[0022] 上記の半導体装置の製造装置において、上記の還元処理室は還元処理専用の部 屋であっても良!、し、他の膜を成膜する成膜室がこれを兼ねて 、ても良 、。
発明の効果
[0023] 既掲の特許文献 1、 2に認められたような、従前の水素ないし水素プラズマを用いた 還元手法に比し、水素の手助けを必要としない本発明によると、遥かに優れた結果 が得られる。従前の手法では、還元対象の金属導電領域周辺の絶縁膜等に損傷を 来たしたり、低誘電率薄膜を用いた答なのに、損傷を受けてその比誘電率が上がつ たりしてしまう不具合があった力 本発明ではそのような問題を一切生じない。水素が 残存することによる派生的な問題も原理上、発生し得ない。
[0024] また、従来においてアルゴン 'ミリング等による酸ィ匕膜除去を併用する場合、金属導 電領域はその部分で削られてしまい、段差が出来て、この部分に他の金属導電領域 を接触形成させる際、種々機械的、電気的問題を産んだり、既述のようにスパッタ除 去した金属材料の再付着で埋め込み不良を発生することがあつたが、本発明に依れ ばそうした問題も原理的に生じる謂れがなぐ良好な表面平坦性を保つことができる
[0025] さらに、金属導電領域を囲繞する不活性ガス中の酸素分圧を 1 X 10— 13以下に留め てあるので、例えば Cuの場合、せいぜい、 400°C、高くても 450°Cにも加熱すれば、表 面に形成されていた酸ィ匕膜は十分に還元除去されるため、周辺の絶縁膜等、周辺 構造物に熱的損傷を与えることもない。
図面の簡単な説明
[0026] [図 1]本発明の原理と基本的製造装置構成の概略的な説明図である。
[図 2]本発明にお 、て用い得る酸素ポンプの概略構成図である。
[図 3]表面還元処理前の銅層表面における銅及び酸素のスペクトルである。
[図 4]本発明に従う還元処理後の銅層表面における銅及び酸素のスペクトルである。
[図 5]本発明に従う半導体装置製造工程例の説明図である。
[図 6]図 5に引き続ぐ本発明に従う半導体装置製造工程例の説明図である。
[図 7]図 6に引き続ぐ本発明に従う半導体装置製造工程例の説明図である。
[図 8]本発明に従った場合と従来法に依った場合の銅領域のビア抵抗及び周辺絶縁 膜の比誘電率を対比させる説明図である。
符号の説明
[0027] 10 試料
11 基板
12 金属導電領域
20 半導体装置製造装置
21-1, 21-2 成膜室
22 還元処理室
24 ロボット
30 酸素ポンプ
31 密閉容器
32 固体電解質
51, 53, 59 層間絶縁膜
57c, 68c 銅配線
63p 銅プラグ
発明を実施するための最良の形態
[0028] 以下、本発明の望ましい実施形態に就き詳記するが、それに先立ち、まずは本発 明の原理に就いて述べておく。 [0029] 熱力学の法則によれば、ある温度と酸素分圧下においては、金属の酸化反応とそ の逆反応 (還元反応）が平衡することが知られている。従って、ある酸素分圧下にお Vヽて金属導電領域 (実際にはそれを含む半導体基板上の構造物等の試料)を加熱 し、酸化速度よりも還元速度を増加させれば、水素の手助けを受けることなぐそれだ けでも金属酸ィ匕物を還元処理することが可能な答である。例えば図 1(A)に CuOの平 衡酸素濃度の関係を示しているが、試料に与えるべき還元温度と酸素分圧を、酸ィ匕 領域 Roとの平衡境界曲線 Bo-rより下の還元領域 Rrに設定することで、当該 CuOの還 元処理を行うことができる。
[0030] しかし、従来、同じく図 1(A)力 明らかなように、 450°C以下、望ましくは 400°C以下 と、それ程には高い還元温度にしなくても済む酸素分圧領域、例えば I X 10— 13気圧 以下の酸素分圧環境下で還元処理を行う等との提案は一切なされることがな力つた 。これは、そもそも、酸素分圧をそれ程までに低減させ得る装置系が存在せず、それ がために、還元温度を相当に高くしなければそうした還元処理は行な 、得な 、と判 断されていた力 であり、実際、これが一種の既成概念となっていた。
[0031] 例えば Cu導電領域の表面に形成されてしまった CuOを還元処理する場合、既に述 ベたように、昨今の高性能化を目指す半導体装置では周辺に低誘電率膜等が設け られていることが多いため、少なくとも還元温度を 450°C以下には留めないと、物理的 、物性的損傷が当該周辺領域に及び、目的とする高性能化が果たせなくなる。ところ 力 上述の既成概念により、従前においては到底、 450°C以下程度の相対的低温環 境下で還元を生起させ得るような酸素分圧環境は獲得し得な!ヽと判断され、その結 果、既掲の特許文献 1、 2に認められるような、欠点を伴う水素環境ないし水素プラズ マ援用での還元処理とされて 、たのである。
[0032] し力るに、こうした従来の技術事情下において、本件発明者中の一部の者が発明 者として含まれている特開 2002-326887号公報にもあるように、使用目的こそ異なるも のの、酸素分圧を最大で 1 X 10— 3°気圧にもまで低減し得る電気化学的な酸素ポンプ が開発されるに至った。これは昨今では、さらに I X 10— 31気圧にまでの酸素分圧低減 機能を持つ装置として提供されるに至っており、単に"酸素ポンプ〃というだけでも当 業者には周知の構造装置となっている。 [0033] 念のために、簡単にこの酸素ポンプの代表的構造例及び動作原理を図 2に即し説 明すると、当該酸素ポンプ 30には内部中空の円柱状密閉容器 31があり、その軸方向 一端には不活性ガスの流入経路 Fiの出口が開口し、他端には流出経路 Foの入口が 開口している。一方、半径方向外周面に沿っては酸ィ匕物イオン伝導性を有する固体 電解質 32が配置されており、この固体電解質 32の内外両周面に沿って白金等より成 る通気性電極、例えばネット状の電極 Ε+, E-が設けてある。
[0034] 固体電解質 32の具体的材料例としては、下記に材料例 1 7として列挙するような ものがあり、中でも材料例 1が最も一般的ではある。
[0035] (材料例 1)
一般式、 (ZrO ) (In 0 ) (Y 0 ) (0<x< 0.20, 0<y< 020, 0.08く x+yく 0.20)で表
2 1-x-y 2 3 x 2 3 y
されるジルコニァ系材料。
(材料例 2)
Ba及び Inを含む複合酸ィ匕物であって、 Baの一部を Laで固溶置換した材料、特に、 原子数比 {La/Ba+La)}を 0.3以上とした材料な 、し Inの一部を Gaで置換した材料。 (材料例 3)
一般式 {Ln Sr Ga Mg Co O、ただし、 Ln=La, Ndの 1種又は 2種、 x=0.05 0.3
1-χ χ 1 - (y+z y z 3
y=0 0.29 z=0.01 0.3 y+z=0.025 0.3}で示される材料。
(材料例 4)
一般式 {Ln A Ga Bl B2 O - d、ただし、 Ln=La, Ce, Pr, Nd, Smの 1種又は 2種
1- χ χ (1- y- ζ y z 3
以上、 A=Sr, Ca, Baの 1種又は 2種以上、 Bl=Mg, Al, Inの 1種又は 2種以上、 B2=Co , Fe, Ni, Cuの 1種又は 2種以上 }で示される材料。
(材料例 5)
一般式 {Ln M Ge L O、ただし、 Ln=La, Ce, Pr, Sm, Nd, Gd, Yd, Y, Sc M=Li,
2- χ x 1 y y 5
In, K, Rb, Ca, Sr, Baの 1種もしく ίま 2種以上、 L=Mg, Al, Ga, In, Mn, Cr, Cu, Znの 1種もしくは 2種以上 }で示される材料。
(材料例 6)
一般式 {La Sr Ga Mg Al 0、ただし、 0<x≤0.2 0<y≤0.2 0< z< 0.4}で示
(l-x) x (1-y-z) y 2 3
される材料。 (材料例 7)
一般式 {La A Ga Bl B2 0、ただし、 Ln=La, Ce, Pr, Sm, Ndの 1種もしくは 2 種以上、 A=Sr, Ca, Baの 1種もしくは 2種以上、 Bl=Mg, Al, Inの 1種もしくは 2種以上 、 B2=Co, Fe, Ni, Cuの 1種もしくは 2種以上、 x=0.05〜0.3、 y=0〜0.29、 z=0.01〜0.3 、 y+z=0.025〜0.3}で示される材料。
[0036] しかるに、直流電源 Bp〖こより、固体電解質 32を内外から挟む一対の電極 Ε+, E-間 に電圧を印加すると (電極 E+が正極)、密閉容器 31内に存在する酸素分子 (0 )が固 体電解質 32によって電気的に還元されてイオン (02— )化され、正極 E+に弓 Iかれながら 当該固体電解質 32内を通過し、再び酸素分子 (0 )として密閉容器 31の外部に放出 される。この外部放出された酸素分子を空気等の補助気体をキャリアガスとして排気 することで、密閉容器 31に供給された不活性ガス中の酸素分子を除去し、その酸素 分圧を制御することができる。実際、本件発明者等の改良もあり、最近では酸素分圧 は 1 X 10— 31気圧にまで低減させ得るようになった。
[0037] そこで、図 1に戻ると、同図 (B)、 (C)に示すように、本発明によれば以下に説明する ような構成の酸化膜除去機能を有する半導体製造装置を提案できる。まず、図 1(B) に示す製造装置では、これ自体は公知既存の構成で良いロードロック室 23、移送用 ロボット 24がそれぞれ真空を破ることなく連携可能に設けられ、ロボット 24は、最終的 に所要の機能を持つ半導体装置として製造される試料 10を望ましくは真空を破ること なく成膜室や本発明に従う還元処理室間で移動させる。
[0038] 図示の場合、複数（図示の場合、二つ）の成膜室 21-1、 21-2がやはり真空を破るこ となく連結する関係で設けられており、これら各成膜質 21-1、 21-2では最終製品とし ての半導体装置として構築するに必要な種々の薄膜等が形成される。通常、この種 の成膜室 21-1、 21-2やロードロック室 23、ロボット室は 1 X 10— 8気圧程度までは通常の 真空ポンプによって真空排気可能であり、真空下に保持されることが多い。この実施 形態では、これら成膜室 21-1、 2ト 2とは真空を破らずに連結されているが、独立した 部屋としての還元処理室 22が設けられており、ここには排気系 Fvが設けられていて 内部排気可能とされている他、既に図 2に即して説明したような電気化学的な酸素ポ ンプ 30が連携しており、内部に充填された不活性ガス（図示せず)の酸素分圧を少な くとも 1 X 10— "気圧から要すれば 1 X 10— 31気圧程度にまで低減し得るようになつている
[0039] 図示の場合、還元処理室 22内の不活性ガスは、流入経路 Fiから酸素ポンプ 30に流 入し、ここで酸素分圧を低減処理された不活性ガスは、流出経路 Foから再び還元処 理室 22に戻される構成となっているが、これと異なり、不活性ガス源は別途な箇所に 設けられ、酸素ポンプ 30から出力された極低酸素分圧の不活性ガスは還元処理室 2 2に供給され、役目を果たした後は排気系 Fvから排気されるようになっていても良い。
[0040] 簡単のため、試料 10は本図では例えば一般的にシリコン基板等であって良い基板 11上に形成された Cu等の金属導電領域 12をのみ示すものとなっている力 表面が酸 化されて!/、ることのある当該金属導電領域 12は、これ自体は公知既存のもので良!、 加熱手段 25により、加熱されるようになっている。図中ではこれも説明のため、加熱手 段 25は模式的にヒータ記号でのみ示してある。
[0041] 試料 10を取り囲む不活性ガスは、使用温度で金属導電領域 12の構成金属とィ匕学 反応を起こさないものであれば如何なるガスをも使用可能であり、例えば Ar, N, He, Ne, Xe, Kr等の中力 選択可能である。
[0042] このように、還元処理室 22内において酸素分圧が 1 X 10— 13気圧以下に制御された 不活性ガスの雰囲気下で、金属導電領域 12(実質的には試料 10全体)を最大でも 450 °C以下、望ましくは 400°C以下に留めて加熱して、表面酸化層の還元処理を行う。金 属導電領域が Cuもしくはその合金である場合、不活性ガスの酸素分圧 1 X 10— 13気圧 において相対的にはそう高くない還元温度 400°Cでも、還元により十分な表面酸化膜 除去が行え、周辺に例えば低誘電率薄膜等が既に形成されていても、それに熱的、 機械的損傷を与えることが全くなくて済む。
[0043] なお、この還元処理の際の室内圧力は、減圧下でも、あるいは真空ポンプを遮断し ての常圧であっても良ぐまた使用済みガスは、先にも述べたように、排気系 Fvを介し 装置外に排気しても、あるいは酸素ポンプ 30への流入経路 Fiを介して再び当該酸素 ポンプ 30に戻し、必要に応じて流出経路 Foから還元処理室 22内に戻すような循環閉 ループを形成しても良い。循環させる場合は、不活性ガスがより純ィ匕されるので、より 短時間で所定の酸素分圧に到達させることが可能となる。 [0044] 図 1(C)に示す実施形態は、上述した装置構成において独立の還元処理室 22を設 けず、一つの成膜室 21-2がこれを兼ねている場合を示しており、ここでの還元処理操 作及び還元過程に関しては上述の説明をそのままに援用できる。
[0045] 本発明では、超低酸素濃度の不活性ガス雰囲気中にて試料 10を加熱することによ り、当該試料 10上に形成した金属導電領域 12の表面酸化物を還元させ、清浄な金 属薄膜を形成することができ、し力も、周辺構造物に損傷を来たさないで済む。その ため、特殊な後処理をしなくても、その後、大気に暴露することなぐそのまま超高真 空下で、あるいは少なくとも低酸素雰囲気下で搬送ロボット 24により試料 10を移送し、 いずれかの成膜室で金属導電領域表面上に直接に他の導電領域として Cu又はそ の合金を堆積させたり、あるいは TaN, Ta, Ti, TiN又はそれらの合金等のバリア'メタ ルゃ、 Ni, Mo, Co, W又はその合金である力、 Ni, Mo, Co, W又はその合金に Pない し Bを導入したキャップ金属を直ちに堆積させることができる。導電領域ではなぐ化 学的に安定な被覆をなすために、例えば SiC, SiCN, SiN薄膜等のパッシベーシヨン 絶縁膜を直ちに堆積させることもできる。つまり、本発明によれば、表面酸化膜を十 分に還元、除去した後、再び表面が酸化されてしまうようなこともなぐ直ちに異種膜 で当該表面を覆うことが可能になる。従来のようにプラズマや活性なガスを用いること もなく、周辺構造物に損傷を与えな 、ことの効果は極めて大き 、。
[0046] また、表面を清浄にした金属導電領域 12の当該表面には、大気暴露することなく真 空下で、又は少なくとも低酸素雰囲気下で、他の金属導電領域、例えば層内配線な いしは多層構造の上下層間に渡るビア構造における層間配線として、例えば Cu, Ta N, Ta等の導電領域を堆積させる工程を採ることができる。
[0047] ここで、本発明の効果を実証するためにも、具体的な還元処理例を挙げてみる。ま ず、図 1(B)、 (C)中に示した試料 10としては、シリコン基板 11上に lOOnm厚のシリコン 窒化膜を介して lOOnm厚に金属導電領域 12としての Cu薄膜をスパッタにより作成した ものを用いた。この試料 10を独立した還元処理室 22内に搬送しておき、一方で酸素 ポンプ 30にマス ·フロ一'コントローラを介してアルゴン ·ガスを 200sccm導入し、その酸 素分圧を 1 X 10— 13気圧まで低下させた後に当該ガスを還元処理室 22に導入した。還 元処理室自体における真空度は 1 X 10— 3気圧とした。 [0048] この条件下でシリコン基板 11を 400°Cにて 1分間加熱処理して、 Cu薄膜表面の酸ィ匕 銅の還元を試みた。その結果を調べるため、真空下で X線光電子分光分析装置を備 えた真空槽内に試料 10を搬送し、光電子スペクトルを取得したところ、図 3(A)に示す 還元処理前の銅スペクトル及び図 3(B)に示す酸素スペクトルに対し、図 4(A)に示す 還元処理後の銅スペクトル及び図 4(B)に示す酸素スペクトルが得られ、両者を比較 すれば明らかなように、還元処理前に見られた Cu薄膜上の酸ィ匕物が完全に除去さ れ、清浄な銅が出現することが確認された。また、還元深さを調べた所、 Cu薄膜表面 力 50nm以上の深さ領域まで、還元処理がなされていることも確認できた。これは従 来、決して得られなかった、極めて好ましい処理結果である。
[0049] なお、ここでは還元処理の際に用いた不活性 Arガスは真空ポンプにより系外に排 出していたが、既述したように、真空ポンプ出口から再び酸素ポンプに使用済みガス を戻して閉ループを形成しても、同様に還元処理が行えることが確認できた。さらに、 還元処理の際に処理室の真空ポンプを遮断し、処理室を大気圧の Arガスで満たし た後に還元処理を行っても、同様に還元処理が行えることを確認した。この場合も、 使用済みガスをそのまま系外に放出しても、あるいは再び酸素ポンプに戻して閉ル ープを形成しても同等の効果が得られた。
[0050] 別な実験として、酸素分圧を 1 X 10— 3Q気圧にまで低下させ、 140°C以上に試料 10を 1 分加熱したところ、こうした低温であっても、表面の銅酸ィ匕物の還元処理が可能であ つた。ただ、 140°Cを下回るまでに還元温度を下げると一部銅酸ィ匕物が残存した。も つとも、これは熱力学計算結果からも妥当な温度であり、酸素分圧 1 X 10— 3°気圧下に おいては CuOが Cuと 0に還元されるのは当該 140°C以上であると求められる。
2
[0051] さらに、低誘電率絶縁膜の耐熱性や、銅配線の信頼性の観点から鑑みて、多層配 線プロセスに許される最大温度と考えて良い約 450°Cにまで加熱温度を上げた状態 で酸素分圧の方を可変した所、 1 X 10— 13気圧以下に保てば表面が還元され、それを 越えると一部酸化銅が残存した。これもまた、熱力学的に妥当な結果である。
[0052] 一方、金属導電領域 12の組成を可変しての実験も行なった。上述した実験では金 属導電領域として、 Cul00%組成のものを用いた力 Cu中に Si, Al, Ag, W, Mg, B, Be, Zn, P, Pd, Cd, Au, Hg, Pt, Zr, Ti, Sn, Ni, Feをそれぞれ 1〜10%添加した銅合 金を用意し、酸素分圧 1 X 10— 13気圧、還元温度 450°Cで還元処理したところ、いずれ の合金試料においても表面の銅酸化物が還元処理された。また Cuの代わりに、より 比抵抗の小さな Agを用いた場合にも、同様の低酸素分圧下で表面を還元処理する ことにより、酸化銀を還元処理することができた。
[0053] 以下においては、このように効果的な本発明手法に従い、多層配線を形成した場 合の実施形態に就き、製造工程を追って説明する。
[0054] まず、図 5(A)に示すように、シリコン基板 11上にあって予めトランジスタ等の素子や 素子分離領域 (いずれも図示せず)が形成されている層構造 51上に、エッチング 'スト ッパとして比誘電率 5の SiCN膜 52を堆積した。続!、て比誘電率 3の SiOC膜を 400nm厚 に堆積して層間絶縁膜 53とした。この層間絶縁膜 53上にカ卩ェのためのハードマスク 5 4として SiO膜 54を lOOnm程、堆積した。
2
[0055] 続いて図 5(B)に示すように、公知のフォトリソグラフィとドライエッチング技術により、 絶縁膜、配線を形成するための溝 55を形成した。
[0056] その後、 0アツシング技術とウエット剥離技術によりレジストパターンを除去した後
2
に、図 5(C)に示すように、高真空下でのスパッタリング法を適用し、 Cuの拡散防止膜 ともなり、 Cuメツキのためのシード層ともなる Cu層 56を連続的に配線溝 55の内壁を覆 うように堆積した。
[0057] この後、図 5(D)に示すように、配線溝 55を埋め込むように、メツキ法により Cu層 57を 形成した。
[0058] 次 、で、図 6(A)に示すように、配線溝 55内以外の余剰な Cu層部分は、既述した C
MP法により除去し、配線 57cを一応、形作った。
[0059] その後、こうした試料を大気中で放置した所、 Cu配線 57cの最表面には CuO及び C u 0が形成され、酸化されていることが光電子分光法により確認された。そこで、本発
2
明を適用し、 1 X 10— 3Q気圧の超低酸素分圧の Arガスが充填された環境下で基板 11ご と 400°Cに加熱する条件で還元処理を 3分行ったところ、表面の銅酸化物が還元され て銅が出現することが光電子分光法により確認された。
[0060] また、還元温度が上述のように 400°Cであるならば、 Arガスの酸素分圧は 1 X 10— 13気 圧までであれば Cuが還元されることが実証された。逆に酸素分圧を 1 X 10— 3Q気圧に 保った場合は、基板温度をもっと下げても、少なくとも 140°C以上であれば Cuの還元 が行われることが確認された。なお、こうした還元処理は常圧で行った力 還元反応 を減圧下で行っても良い。また、装置カゝら排気した Arガスは再び酸素ポンプに戻して 循環させたが、既に述べたように、常に排気するようにし、酸素ポンプには戻さないよ うにしても良い。
[0061] このようにして、配線 57cである Cu表面を還元処理した後、ここで述べて 、る製造例 の場合には、図 1(B)、 (C)に示した還元処理室 22を真空排気し、ロボット 24により真 空下で基板 11を別の成膜室 21-1又は 21-2に移送してから、図 6(B)に示すように、バ リア絶縁膜 (パッシベーシヨン膜) 58として、 SiCN膜 58をプラズマ励起による化学的気 相成長法により、 50應厚に堆積した後、試料を大気中に取り出した。バリア絶縁膜 58 としては、 SiC膜や SiN膜を用いることもできる。
[0062] なお、上記において基板 11の搬送をなすのは真空下ではなくとも低酸素雰囲気下 であれば良いし、還元処理された Cu表面を覆うキャップ金属として、 Ni, Mo, Co, W 又はその合金、例えば CoWとか NiMoや、 Ni, Mo, Co, W又はその合金に Pないし Bを 導入したもの、例えば NiMoPや CoWPを選び、それらを適当なる堆積法で堆積させる ことも可能である。
[0063] 本発明者はさらに、上述の最終工程において試料を大気中に取り出すのではなく 、さらなる積層構造の構築を図る工程も試みた。その一工程例に就き述べると、図 6( B)に示した工程において形成されたバリア絶縁膜 58をエッチング 'ストッパ層 58とし て構成し、その上に図 6(C)に示すように、比誘電率 3の SiOC層間絶縁膜 59を 200nm 厚に堆積し、さらにその上に SiOハードマスク 60を lOOnmm厚に堆積させた。
2
[0064] 次に、公知既存の微細加工技術により、当該層間絶縁膜 59に深さ 200nm、直径 100 nmのスル^ ~·ホール 61を穿ち、その底にエッチング 'ストッパ層 58の表面を露出させ てから、さらにエッチ'バックにより当該エッチング 'ストッパ層 58をエッチング除去し、 図 6(D)に示すように、スル一.ホール 61の底に下層の Cu配線 57cの上部表面を露出 させた。
[0065] こうして露出した Cu配線 57cの当該表面を清浄ィ匕し、形成されることある酸化膜を還 元するため、本発明に従い、試料を 1 X 10— 3Q気圧の超低酸素分圧下にて 400°Cにカロ 熱し、還元処理を 3分行った。不活性ガスとして Arガスを用い、還元処理は常圧で行 つた。また、還元処理装置力も排気した Arガスは図 1(B)、 (C)に示した酸素ポンプ 30 に再び戻して循環使用した。
[0066] 還元処理後、図 1(B)、（C)に示した還元処理室 22を再び排気し、ロボット 24により真 空下で、あるいは既述のように、低酸素雰囲気下で別の成膜室 21-1又は 21-2に基 板 11を移送し、次いで図 7(A)に示すように、既に図 5(C)に関する工程で説明したと 同様の手順で、スル^ ~·ホール 61の内周面と底に 20nm厚の Taか TaN,又は Tiか TiN、 あるいは Cuをスパッタリング法により堆積し、その後、図 7(B)に示すように、メツキ法 で当該スル一 ·ホール 61内を Cu層 63で充填してから、図 7(C)に示すように、余剰な C u層 63領域を CMP法で除去し、縦方向配線となる Cuプラグ 63pを形成した。
[0067] このような構造を構築する際、従前の方法ではアルゴン 'ミリング等により、下地 Cu 層 57cの表面が削られ、その分、スル^ ~·ホール内の Cu層 63が下地 Cu層 57cに食いこ んでいたが、本出願では、下地 Cu層 57cを全く削ることなぐ高品位の Cuプラグ 63pを 形成することができた。素子平坦性は、特に微細構造において重要な要素となること がある。
[0068] また、既に述べたように、水素プラズマも用いないので、上部と下部 Cu層同士の接 合部や、下部 Cu層 57cとパッシベーシヨン膜 58の界面における水素濃度を検出下限 値以下に保つことを可能とし、両者の界面における密着力を著しく向上させた。従つ て、既に製造の終わった半導体装置においても、それが本発明に従ったものである か否かは、酸化膜が残存せず、清浄な表面となった金属導電領域周辺の残存水素 濃度を測ることで判断することができる。
[0069] 本発明に従っての上記のような一連の処理工程を経た後、ビア抵抗を測定したとこ ろ、図 8(A)に示すように、ビア抵抗は未処理時の 2.2 Ωからおよそ 2 Ωに低減され、約 10%の抵抗低減効果を得た。また、図 8(B)に示すように、本発明によると還元処理 を行うことによる SiCN層間絶縁膜の比誘電率の上昇は認められず、従前の水素ブラ ズマ処理の場合、同図に併示するように、 0.4程度と、かなりな比誘電率劣化 (上昇） が認められていることを思うと、本発明の効果は相当に大きい。
[0070] もちろん、図 7(D)に示すように、図 7(C)に示されている素子構造上にさらに層間 絶縁膜 65、ハードマスク 66を形成し、既述の手法でスル一'ホール 67を開口させ、そ の中に Cu配線 68cを形成し、表面をパッシベーシヨン膜 69で覆う等して多層構造を得 ることができ、さらに、そうした工程を繰り返すことで、要すれば何層にも渡る積層構 造を持つ半導体装置を構築することができる。
[0071] 以上の実施形態においては、主として Cu配線に就き述べた力 本発明の適用可能 な金属 (合金を含む）は配線材料として用いられる多くの金属に適用可能である他、 配線だけではなぐ例えばトランジスタ作成時に使用する金属においても、本発明に 従い 1 X 10— 3Q気圧の酸素分圧下で、 A1は 1150°C以上、 Tiは 980°C以上、 Co及び及び Niは 400°C以上に加熱することで、同様に表面の酸化物が還元処理されたことを確 した 0
[0072] 実際、本発明を適用した半導体装置のトランジスタ能動素子部分では、周辺酸ィ匕 膜の絶縁破壊を防止できるためもあって、チャージ 'アップによる閾値電圧の変動は 従前の手法に従った場合に比し、およそ 10%、抑えることができた。
[0073] また、不活性ガス中の酸素分圧を制御、低減する機能装置という意味での酸素ポ ンプとして、上述の実施形態では図 2に示した構造の酸素ポンプ 30を用 、て 、たが、 もちろん、これに限らず、将来的に開発されるであろう物も含めて、本発明の趣旨に 従い、還元処理室に供給する不活性ガスの酸素分圧を少なくとも 1 X 10— 13気圧にま で低減し得る酸素ポンプであれば、どのような構造のものも採用可能である。
[0074] さらに、図 5〜7に即しての製造工程例においては、いわゆるダマシン法における基 本的な方法、言わばシングル ·ダマシン法を採用している力 もちろん、冒頭に述べ たデュアル 'ダマシン法での半導体装置製造も考えられ、その際にも本発明は効果 的に適用することができる。

Claims

請求の範囲
[1] 金属導電領域を含む半導体装置であって；
該金属導電領域の表面の少なくとも一部が、酸素分圧を 1 X 10— 13気圧以下に抑え た不活性ガス中での加熱による還元処理で酸ィ匕膜の除去された表面となっているこ と；
を特徴とする半導体装置。
[2] 請求項 1記載の半導体装置であって；
上記金属導電領域は Cuである力、又は Si, Al, Au, W, Mg, Be, Zn, Pd, Cd, Au, H g, Pt, Zr, Ti, Sn, Ni及び Feから成る群から選択された一つ以上の金属と Cuとの合金 であること；
を特徴とする半導体装置。
[3] 請求項 1記載の半導体装置であって；
上記金属導電領域の上記酸ィ匕膜の除去された表面には、絶縁膜もしくは他の金属 導電領域が接触して!/ヽること；
を特徴とする半導体装置。
[4] 金属導電領域を含む半導体装置の製造方法であって；
少なくとも酸素分圧を 1 X 10— 13気圧以下に抑えた不活性ガス中で該金属導電領域 を加熱することにより、該金属導電領域の表面に形成されている酸化膜を還元処理 すること；
を特徴とする半導体装置の製造方法。
[5] 請求項 4記載の半導体装置の製造方法であって；
上記金属導電領域は Cuである力、又は Si, Al, Au, W, Mg, Be, Zn, Pd, Cd, Au, H g, Pt, Zr, Ti, Sn, Ni及び Feから成る群から選択された一つ以上の金属と Cuとの合金 であること；
を特徴とする半導体装置の製造方法。
[6] 請求項 4記載の半導体装置の製造方法であって；
上記金属導電領域は Cu又はその合金であり；
上記加熱温度は、 450°C以下とすること； を特徴とする半導体装置の製造方法。
[7] 請求項 4記載の半導体装置の製造方法であって；
上記不活性ガスは、 Ar, N, He, Ne, Xe及び Krの中力 選択されたいずれかのガス であること；
を特徴とする半導体装置の製造方法。
[8] 請求項 4記載の半導体装置の製造方法であって；
上記還元処理の後に、大気暴露することなく真空下又は低酸素雰囲気下で該金属 導電領域の表面上にパッシベーシヨン膜を堆積させる工程を含むこと；
を特徴とする半導体装置の製造方法。
[9] 請求項 8記載の半導体装置の製造方法であって；
上記パッシベーシヨン膜の材料は、 SiC, SiCN, SiNの中力 選択されたいずれか一 つであること；
を特徴とする半導体装置の製造方法。
[10] 請求項 4記載の半導体装置の製造方法であって；
上記還元処理の後に、大気暴露することなく真空下又は低酸素雰囲気下で該金属 導電領域の表面上に他の導電領域を接触させるように堆積させる工程を含むこと； を特徴とする半導体装置の製造方法。
[11] 請求項 10記載の半導体装置の製造方法であって；
上記他の導電領域の材料は、 TaN, Ta, Ti, TiN, Cu, Ni, Mo, Co, Wの中から選択 されたいずれか一つ又はその合金である力、あるいは Ni, Mo, Co, Wの中力も選択さ れた 、ずれか一つ又はその合金に P又は Bを導入した材料であること；
を特徴とする半導体装置の製造方法。
[12] 基板上に形成された金属導電領域を有する試料を収め、不活性ガスの充填された 閉空間を形成する還元処理室と；
該還元処理室内の上記不活性ガスの酸素分圧を 1 X 10— 13気圧以下にまで低減さ せ得る酸素ポンプと；
該還元処理室内にお!、て上記金属導電領域を加熱し、その表面に形成されて 、 る酸化膜を還元処理する加熱手段と； を有することを特徴とする半導体装置の製造装置。
[13] 請求項 12記載の半導体装置の製造装置であって；
上記還元処理室は還元処理専用の部屋であること；
を特徴とする半導体装置の製造装置。
[14] 請求項 12記載の半導体装置の製造装置であって；
上記還元処理室は他の膜を成膜する成膜室がこれを兼ねて!/ヽること； を特徴とする半導体装置の製造装置。
PCT/JP2006/301295 2005-02-02 2006-01-27 半導体装置とその製造方法、及び製造装置 WO2006082756A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE112006000307T DE112006000307B4 (de) 2005-02-02 2006-01-27 Verfahren und vorrichtung zur herstellung einer halbleitereinrichtung
US11/815,151 US20090014881A1 (en) 2005-02-02 2006-01-27 Semiconductor device, and method and apparatus for manufacturing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005026400A JP4621888B2 (ja) 2005-02-02 2005-02-02 半導体装置の製造方法
JP2005-026400 2005-02-02

Publications (1)

Publication Number Publication Date
WO2006082756A1 true WO2006082756A1 (ja) 2006-08-10

Family

ID=36777143

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/301295 WO2006082756A1 (ja) 2005-02-02 2006-01-27 半導体装置とその製造方法、及び製造装置

Country Status (4)

Country Link
US (1) US20090014881A1 (ja)
JP (1) JP4621888B2 (ja)
DE (1) DE112006000307B4 (ja)
WO (1) WO2006082756A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2090545A1 (en) * 2006-12-05 2009-08-19 Canon Machinery Inc. Oxygen partial-pressure control unit and method of gas supply

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009147218A (ja) * 2007-12-17 2009-07-02 Toshiba Corp 半導体装置とその製造方法
JP2009260141A (ja) * 2008-04-18 2009-11-05 Panasonic Corp インダクタ素子を備えた半導体装置
JP5537016B2 (ja) * 2008-10-27 2014-07-02 株式会社東芝 半導体装置および半導体装置の製造方法
JP5066204B2 (ja) * 2010-03-03 2012-11-07 株式会社東芝 蛍光体、および発光装置
JP2015056557A (ja) * 2013-09-12 2015-03-23 株式会社東芝 半導体装置
US20170239730A1 (en) * 2014-08-13 2017-08-24 National Institute Of Advanced Industrial Science And Technology Processing device for metal materials
JP7465979B2 (ja) 2020-03-10 2024-04-11 アプライド マテリアルズ インコーポレイテッド 選択的な酸化および簡略化された前洗浄
US11380536B2 (en) 2020-05-05 2022-07-05 Applied Materials, Inc. Multi-step pre-clean for selective metal gap fill
CN115241322A (zh) * 2022-06-22 2022-10-25 通威太阳能（安徽）有限公司 电极的去氧化方法、电池的制备方法、电池和电子产品

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164531A (ja) * 1998-11-30 2000-06-16 Toshiba Corp 微粒子膜形成装置・形成方法、ならびに半導体装置およびその製造方法
JP2000332105A (ja) * 1999-05-18 2000-11-30 Hitachi Ltd 半導体装置の製造方法
JP2002326887A (ja) * 2001-04-27 2002-11-12 Nec Machinery Corp 酸素分圧制御による試料作成方法および試料作成装置
JP2003045960A (ja) * 2001-08-01 2003-02-14 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2003209113A (ja) * 2002-01-16 2003-07-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2005051185A (ja) * 2003-07-31 2005-02-24 Toshiba Corp 熱処理方法及び半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2340764A (en) * 1940-11-30 1944-02-01 Vadim S Makaroff Lifting device
US2922533A (en) * 1957-12-30 1960-01-26 Labarge Pipe And Steel Company Lift

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164531A (ja) * 1998-11-30 2000-06-16 Toshiba Corp 微粒子膜形成装置・形成方法、ならびに半導体装置およびその製造方法
JP2000332105A (ja) * 1999-05-18 2000-11-30 Hitachi Ltd 半導体装置の製造方法
JP2002326887A (ja) * 2001-04-27 2002-11-12 Nec Machinery Corp 酸素分圧制御による試料作成方法および試料作成装置
JP2003045960A (ja) * 2001-08-01 2003-02-14 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2003209113A (ja) * 2002-01-16 2003-07-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2005051185A (ja) * 2003-07-31 2005-02-24 Toshiba Corp 熱処理方法及び半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2090545A1 (en) * 2006-12-05 2009-08-19 Canon Machinery Inc. Oxygen partial-pressure control unit and method of gas supply
EP2090545A4 (en) * 2006-12-05 2012-03-21 Canon Machinery Inc UNIT FOR THE CONTROL OF OXYGEN PARTICULAR PRESSURE AND GAS SUPPLY METHOD

Also Published As

Publication number Publication date
DE112006000307B4 (de) 2012-06-21
DE112006000307T5 (de) 2008-04-17
JP2006216673A (ja) 2006-08-17
JP4621888B2 (ja) 2011-01-26
US20090014881A1 (en) 2009-01-15

Similar Documents

Publication Publication Date Title
WO2006082756A1 (ja) 半導体装置とその製造方法、及び製造装置
KR100475931B1 (ko) 반도체 소자의 다층 배선 형성방법
JP4350337B2 (ja) 半導体装置
KR100516337B1 (ko) 반도체 디바이스 및 그 제조 방법
TWI453822B (zh) 用以改善銅與阻隔層間之黏接的自組裝單層膜
JP5360209B2 (ja) 半導体装置及びその製造方法
US7189615B2 (en) Single mask MIM capacitor and resistor with in trench copper drift barrier
US6159857A (en) Robust post Cu-CMP IMD process
JP5617915B2 (ja) 抵抗変化素子とそれを含む半導体装置及びこれらの製造方法
JP2002353308A (ja) 半導体装置及びその製造方法
JP2010508167A (ja) マイクロマシンデバイスの製造方法
JP3350246B2 (ja) 半導体装置の製造方法
EP1894233B1 (en) Prevention of copper delamination in semiconductor device
JP2007165428A (ja) 半導体装置の製造方法
JP2005116801A (ja) 半導体装置の製造方法
US6554004B1 (en) Method for removing etch residue resulting from a process for forming a via
JP2001271192A (ja) 表面処理方法
US6812113B1 (en) Process for achieving intermetallic and/or intrametallic air isolation in an integrated circuit, and integrated circuit obtained
CN104134630B (zh) 一种减少超低介质常数薄膜侧壁损伤的方法
JP2009004633A (ja) 多層配線構造および製造方法
TWI539523B (zh) Semiconductor device manufacturing method and recording medium
JPH07230988A (ja) 高温金属層上に絶縁体層を形成する方法
JP2008010824A (ja) 半導体メモリ素子の製造方法
KR100871358B1 (ko) 반도체 소자의 금속배선 형성방법
KR20030003331A (ko) 반도체 소자의 구리 배선 형성 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1120060003070

Country of ref document: DE

WWE Wipo information: entry into national phase

Ref document number: 11815151

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 06712461

Country of ref document: EP

Kind code of ref document: A1

WWW Wipo information: withdrawn in national office

Ref document number: 6712461

Country of ref document: EP

RET De translation (de og part 6b)

Ref document number: 112006000307

Country of ref document: DE

Date of ref document: 20080417

Kind code of ref document: P

REG Reference to national code

Ref country code: DE

Ref legal event code: 8607