WO2006067013A1 - Halbleitermodul mit geringer thermischer belastung - Google Patents

Halbleitermodul mit geringer thermischer belastung Download PDF

Info

Publication number
WO2006067013A1
WO2006067013A1 PCT/EP2005/056097 EP2005056097W WO2006067013A1 WO 2006067013 A1 WO2006067013 A1 WO 2006067013A1 EP 2005056097 W EP2005056097 W EP 2005056097W WO 2006067013 A1 WO2006067013 A1 WO 2006067013A1
Authority
WO
WIPO (PCT)
Prior art keywords
semi
conductor
semiconductor
power semiconductor
contact surface
Prior art date
Application number
PCT/EP2005/056097
Other languages
English (en)
French (fr)
Inventor
Mark-Matthias Bakran
Andreas Fuchs
Matthias Hofstetter
Hans-Joachim Knaak
Andreas Nagel
Norbert Seliger
Original Assignee
Siemens Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Aktiengesellschaft filed Critical Siemens Aktiengesellschaft
Priority to US11/793,919 priority Critical patent/US20070296078A1/en
Publication of WO2006067013A1 publication Critical patent/WO2006067013A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Definitions

  • the invention relates to a semiconductor module having at least one carrier body and at least two semiconductor components arranged on a surface section of the carrier body.
  • the semiconductor module is, for example, a
  • the power semiconductor module has a plurality of electrically controllable power semiconductor components combined on one or more carrier bodies (circuit carriers, substrates) and interconnected with one another.
  • An electrically controllable power semiconductor component used in this case is, for example, a MOSFET (Metal Oxide Semiconductor Field Effect Transistor) or an IGBT (Insulated Gate Bipolar Transistor). These controllable power semiconductor components are characterized by the fact that high currents can be switched in the kA range. Bonding wires are usually used for electrically contacting the contacts of the power semiconductor components.
  • Power semiconductor module is known for example from WO 03/030247 A2.
  • the power semiconductor components are arranged on a substrate.
  • the substrate is, for example, a DCB (Direct Copper Bonding) substrate, which consists of a carrier layer of a ceramic material, on both sides of which electrically conductive layers of copper (copper foils) are applied.
  • the ceramic material is, for example, aluminum oxide (Al 2 O 3 ).
  • the electrical contacting of the contacts of the power semiconductor components is planar and large area.
  • the procedure for electrically contacting a contact of a power semiconductor component is as follows: A power semiconductor component is soldered to one of the electrically conductive layers of copper of the DCB substrate such that an electrical contact surface of the power semiconductor component pointing away from the substrate is present.
  • the power semiconductor component is, for example, a MOSFET.
  • the contact area of the MOSFET is a source, gate or drain chip area of the MOSFET.
  • a plastic film based on polyimide or epoxy is laminated to the power semiconductor component and to the substrate under vacuum, so that the plastic film is tightly connected to the power semiconductor component and the substrate. The plastic film covers the power semiconductor device and the substrate.
  • a window is produced in the plastic film.
  • the window is generated for example by laser ablation.
  • the corresponding contact surface of the power semiconductor device is exposed.
  • the electrical contacting of the contact surface takes place.
  • a mask is applied to the plastic film, which leaves the contact surface and regions of the plastic film for a connecting line to the contact surface.
  • the connecting line for making electrical contact with the contact surface of the power semiconductor component is formed.
  • the result is a power semiconductor module with a multilayer structure of electrically insulating and electrically conductive layers.
  • the power semiconductor components of the known power semiconductor modules are characterized by a considerable power loss. Therefore, in the operation of the power semiconductor modules, a strong heating of the power semiconductor components and thus also a strong heating of the substrate on which the
  • Power semiconductor components are arranged. This results in a strong thermal load of the semiconductor module. To prevent local overheating, the power semiconductor module must be cooled. It must be ensured for an efficient cooling device. This can only be done with additional effort.
  • the object of the present invention is to provide a semiconductor module which has a lower thermal load in operation compared to the prior art.
  • a semiconductor module is specified with at least one carrier body, one on one
  • Surface portion of the carrier body disposed semiconductor device having a contact surface facing away from the surface portion of the carrier body, at least one disposed on the surface portion of the carrier body further semiconductor device with a further contact surface facing away from the surface portion of the carrier body, wherein the semiconductor devices are arranged side by side on the surface portion, the contact surface of the semiconductor device and the further contact surface of the further semiconductor device are contacted planar and a distance between the semiconductor devices along the surface portion is greater than a lateral dimension of at least one of the semiconductor devices.
  • the lateral dimension corresponds to a dimension along a planar extent of the semiconductor component.
  • the Lateral dimension is, for example, a length or a width of the semiconductor device.
  • the distance is preferably below 0, 5 m. In a particular embodiment, the distance is selected from the range of 5 mm to 100 mm inclusive and more particularly 10 mm to 50 mm inclusive.
  • the semiconductor devices are spaced from each other. In this case, the distance between the semiconductor components can be chosen to be relatively large. This is possible through the planar contacting.
  • the distance between the semiconductor devices to be contacted should be as small as possible, since the bonding wires have significantly higher inductances than flat, planar connecting lines and the height of the inductances occurring increases with the length of the bonding wires.
  • short bonding wires mean a small distance between the semiconductor devices.
  • the small distance leads to a high thermal load of the semiconductor module.
  • the semiconductor components Due to the planar contacting, it is possible to contact the semiconductor components over greater distances without the inductances occurring increasing to the same extent as with bonding wires.
  • the semiconductor components can be arranged at a greater distance from each other. This results in the operation of the semiconductor module to a heat or. Temperature spread. Heat does not occur concentrated, but spreads out. The occurring temperature peaks are smaller. For example, not a single local temperature maximum, but several, but smaller local temperature maxima occur. The thermal load of the semiconductor module is significantly reduced compared to the prior art. Elaborate cooling devices for cooling the semiconductor module are no longer necessary.
  • at least one of the contact surfaces of the semiconductor components is contacted by means of an electrical connection line, which has a deposition of an electrically conductive material.
  • Deposition is to be understood as meaning a solid material which is produced by separation from a gas phase and / or from a liquid phase.
  • the gas phase or the liquid phase are formed by (reactive) mixtures. From these mixtures, the deposit is formed.
  • the deposition is, for example, a vapor phase deposition.
  • the vapor phase deposition is produced, for example, by a physical vapor deposition (PVD) process or by a chemical vapor deposition (CVD) process.
  • the deposition may also be a liquid phase deposition.
  • the liquid phase deposition is for example a galvanic deposition.
  • the electrodeposition consists, for example, of elemental copper which is deposited from a solution containing copper ions by electrolysis.
  • connection line for making electrical contact with the contact surface of one of the semiconductor components may be connected to an electrical load connection to the outside.
  • the contacting takes place in particular internally, ie within the semiconductor module.
  • the contact surface of the semiconductor device and the further contact surface of the further semiconductor device by means of the deposition of the electrically conductive material are electrically conductively connected to each other.
  • the connecting line Through the connecting line, the two semiconductor devices are electrically connected together. In this sense, it is possible, for example, a single semiconductor device by a plurality of smaller, juxtaposed
  • the carrier body has a cooling device.
  • the carrier body in the form of a substrate for example, DCB substrate
  • the heat sink is for example a
  • the carrier body itself acts as a heat sink for the semiconductor components of the semiconductor module.
  • the semiconductor components are applied in an electrically insulated manner to the copper block which acts as a heat sink.
  • an electrically insulating, but thermally conductive adhesive is used.
  • the heat sink not only has very good thermally conductive material.
  • the shape of the heat sink can be chosen so that heat is dissipated very well. In a particular embodiment, therefore, the heat sink has a curvature.
  • a surface of the heat sink is curved or. arched.
  • the heat sink has cooling fins. It is also conceivable that the heat sink is a bent or. folded copper sheet is.
  • the copper sheet acts as a carrier body. Along the surface portion of the copper sheet on which the semiconductor devices are arranged, the copper sheet has, for example between semiconductor devices one or more curvatures.
  • any semiconductor device is conceivable.
  • the semiconductor device an LED (Light Emitting Diode).
  • at least one of the semiconductor components is a power semiconductor component.
  • the power semiconductor component is selected from the group diode, IGBT, MOSFET, thyristor and / or bipolar
  • the power semiconductor components are combined to form a power semiconductor module.
  • a circuit breaker is realized, which is used for a power converter.
  • the invention provides the following essential advantages:
  • the invention makes it possible to obtain a semiconductor module which, due to the distance between the semiconductor components during operation, is exposed to a lower thermal load compared to a semiconductor module of the prior art.
  • the Halbleiermodul can be compared to a conventional semiconductor module at approximately the same thermal stress with a larger active area of the semiconductor devices and thus operated at a higher power. Due to the lower thermal load, a cooling device with a lower compared to the prior art cooling performance can be used.
  • FIG. 1 shows a semiconductor module in a lateral cross section.
  • FIG. 2 shows a section of the semiconductor module in a lateral cross section.
  • FIG. 3 shows a further semiconductor module in a lateral cross section.
  • the exemplary embodiments each relate to a semiconductor module in the form of a power semiconductor module 1.
  • the power semiconductor module 1 has a
  • the power semiconductor devices 12 and 13 are IGBTs. According to alternative embodiments, the power semiconductor devices 12 and 13 are MOSFETs.
  • the contact surfaces 121 and 131 of the power semiconductor components 12 and 13 are contacted over a large area.
  • the power semiconductor components 12 and 13 are applied to a surface portion 111 of a carrier body 11.
  • the carrier body 11 is a DCB substrate.
  • the DCB substrate has a carrier layer 112 of aluminum oxide and electrically conductive layers 113 and 114 of copper applied to both sides (see FIG.
  • the power semiconductor device 12 and the power semiconductor device 12, respectively, are. soldered the other power semiconductor device. This results in each case a solder layer 116.
  • Power semiconductor components 12 and 13 along the surface portion 111 of the carrier body 11 is greater than a lateral dimension 123 of the
  • the DCB substrate 11 soldered onto a heat sink 17 (see Figure 1).
  • the heat sink 17 is made of copper.
  • the DCB substrate 11 is soldered onto the heat sink 17 via the further line layer 114.
  • the result is a solder layer 171 between the DCB substrate 11 and the heat sink 17.
  • each of the power semiconductor components 12 and 13 is applied to a respective DCB substrate (see FIG.
  • the DCB substrates are soldered onto a folded copper sheet 172.
  • the folded copper sheet 172 has at least one curvature 173 between the power semiconductor components 12 and 13. The result is a heat sink 17 with a relatively large surface. By passing a cooling fluid past the folded copper sheet 172, efficient heat and temperature spreading can be provided.
  • a cover film 174 is above the power semiconductor components 12 and 13 or. their electrical connection lines laminated.
  • the power semiconductor components 12 and 13 are so on the DCB substrate 11 and. soldered onto the DCB substrates 11, in that the contact surface 121 of the power semiconductor component
  • an insulating film (plastic film) 14 is laminated under vacuum.
  • the insulating film 14 is laminated onto the DCB substrate 11 and the power semiconductor components 12 and 13 in such a way that a surface contour 122 of the power semiconductor component 12, a further surface contour 132 of the further power semiconductor component 13 and a surface contour 115 of the DCB substrate 11 in a surface contour 141 of FIG Insulation film 14 is shown, which is the DCB substrate 11 and the power semiconductor device 12 and 13 turned away.
  • the topography, which results from the power semiconductor component 12, the further power semiconductor component 13 and the DCB substrate 11, is formed by the insulation film 14.
  • the procedure is as follows: First, an arrangement of the power semiconductor components 12 and 33 on the substrate 11 or. provided on the substrates 11. Subsequently, a plastic film 14 is laminated under vacuum. By opening the window 142 and the further window 143 in the plastic film 14, the contact surface 121 of the power semiconductor device 12 and the other
  • the contact surfaces 121 and 131 are electrically connected to each other. It will be one electrical connection line 16 between the contact surfaces 121 and 131 generates. For this purpose, a deposit 161 is produced on the contact surfaces 121 and 131 and on the plastic film 14. It is deposited electrically conductive material.
  • the deposition 161 has a multilayer structure, not shown. It consists of several Partmetallabborgungen, each take on different functions. A first partial deposit of titanium acts as a primer layer, a second
  • each of the contact surfaces 121 and 131 of the power semiconductor components 12 and 13 is electrically conductively connected via an electrical connection line to an external load connection in each case.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Die Erfindung betrifft ein Halbleitermodul (1) mit mindestens einem Trägerkörper (11), einem auf einem Oberflächenabschnitt (111) des Trägerkörpers angeordneten Halbleiterbauelement (12) mit einer Kontaktfläche (121), die dem Oberflächenabschnitt des Trägerkörpers abgewandt ist, mindestens einem auf dem Oberflächenabschnitt des Trägerkörpers angeordneten weiteren Halbleiterbauelement (13) mit einer weiteren Kontaktfläche (131), die dem Oberflächenabschnitt des Trägerkörpers abgewandt ist, wobei die Halbleiterbauelemente nebeneinander auf dem Oberflächenabschnitt angeordnet sind, die Kontaktfläche des Halbleiterbauelements und die weitere Kontaktfläche des weiteren Halbleiterbauelements planar kontaktiert sind und ein Abstand (15) zwischen den Halbleiterbauelementen entlang des Oberflächenabschnitts größer ist als eine laterale Abmessung (123, 133) zumindest eines der Halbleiterbauelemente. Durch die planare Kontaktierung resultiert beispielsweise eine flache Verbindungsleitung zwischen den Kontaktflächen der Halbleiterbauelemente. Eine flache Verbindungsleitung zeichnet sich im Gegensatz zu einer vergleichbaren Verbindungsleitung in Form eines Bonddrahtes durch eine geringere Induktivität aus. Zudem weist die flache Verbindungsleitung eine im Vergleich zum Bonddraht geringere Abstandsabhängigkeit der Induktivität auf. Der Abstand zwischen den Halbleiterbauelementen kann relativ groß gewählt werden. Durch den relativ großen Abstand der Halbleiterbauelemente resultiert im Betrieb eine Wärme- bzw. Temperaturspreizung. Dies führt zu einer im Vergleich zum Stand der Technik geringeren thermischen Belastung des Halbleitermoduls. Das Halbleitermodul ist insbesondere ein Leistungshalbleitermodul mit Leistungshalbleiterbauelementen.

Description

Beschreibung
Halbleitermodul mit geringer thermischer Belastung
Die Erfindung betrifft ein Halbleitermodul mit mindestens einem Trägerkörper und mindestens zwei auf einem Oberflächenabschnitt des Trägerkörpers angeordneten Halbleiterbauelementen .
Das Halbleitermodul ist beispielsweise ein
Leistungshalbleitermodul . Das Leistungshalbleitermodul weist beispielsweise mehrere, auf einem oder mehreren Trägerkörpern (Schaltungsträger, Substrate) zusammengefasste und miteinander verschaltete, elektrisch steuerbare Leistungshalbleiterbauelemente auf . Ein dabei verwendetes elektrisch steuerbares Leistungshalbleiterbauelement ist beispielsweise ein MOSFET (Metal Oxide Semiconductor Field Effect Transistor) oder ein IGBT ( Insulated Gate Bipolar Transistor) . Diese steuerbaren Leistungshalbleiterbauelemente zeichnen sich dadurch aus , dass hohe Ströme im kA-Bereich geschaltet werden können . Zum elektrischen Kontaktieren der Kontakte der Leistungshalbleiterbauelemente werden üblicherweise Bonddrähte verwendet .
Ein Alternative zum Kontaktieren der Kontakte der Leistungshalbleiterbauelemente eines
Leistungshalbleitermoduls ist beispielsweise aus der WO 03/030247 A2 bekannt . Die Leistungshalbleiterbauelemente sind auf einem Substrat angeordnet . Das Substrat ist beispielsweise ein DCB (Direct Copper Bonding) -Substrat , das aus einer Trägerschicht aus einem keramischen Werkstoff besteht , an der beidseitig elektrisch leitende Schichten aus Kupfer (Kupferfolien) aufgebracht sind . Der keramische Werkstoff ist beispielsweise Aluminiumoxid (Al2O3) .
Die elektrische Kontaktierung der Kontakte der Leistungshalbleiterbauelemente erfolgt planar und großflächig . Zur elektrischen Kontaktierung eines Kontakts eines Leistungshalbleiterbauelements wird wie folgt vorgegangen : Auf eine der elektrisch leitenden Schichten aus Kupfer des DCB-Substrats wird ein Leistungshalbleiterbauelement derart aufgelötet , dass eine vom Substrat wegweisende elektrische Kontaktfläche des Leistungshalbleiterbauelements vorhanden ist . Das Leistungshalbleiterbauelement ist beispielsweise ein MOSFET . Die Kontaktfläche des MOSFET ist eine Source-, Gate- oder Drain-Chipfläche des MOSFETS . Zur elektrischen Kontaktierung der Kontaktfläche des Leistungshalbleiterbauelements wird auf das Leistungshalbleiterbauelement und auf das Substrat eine Kunststofffolie auf Polyimid- oder Epoxidbasis unter Vakuum auflaminiert , so dass die Kunststofffolie mit dem Leistungshalbleiterbauelement und dem Substrat eng anliegend verbunden ist . Die Kunststofffolie bedeckt das Leistungshalbleiterbauelement und das Substrat . Nachfolgend wird dort , wo sich die elektrische Kontaktfläche des Leistungshalbleiterbauelements befindet , ein Fenster in der Kunststofffolie erzeugt . Das Erzeugen des Fensters erfolgt beispielsweise durch Laserablation . Durch das Erzeugen des Fensters wird die entsprechende Kontaktfläche des Leistungshalbleiterbauelements freigelegt . Im Weiteren erfolgt die elektrische Kontaktierung der Kontaktfläche . Dazu wird beispielsweise auf der Kunststofffolie eine Maske aufgebracht , die die Kontaktfläche und Bereiche der Kunststofffolie für eine Verbindungsleitung zur Kontaktfläche hin freilässt . Nachfolgend wird auf der Kontaktfläche und auf den freien Bereichen der Kunststofffolie eine zusammenhängende Schicht aus einem elektrisch leitenden
Material durch mehrere Abscheidungen erzeugt . Es wird die Verbindungsleitung zur elektrischen Kontaktierung der Kontaktfläche des Leistungshalbleiterbauelements gebildet . Es resultiert ein Leistungshalbleitermodul mit einem Mehrschichtaufbau aus elektrisch isolierenden und elektrisch leitenden Schichten . Die Leistungshalbleiterbauelemente der bekannten Leistungshalbleitermodule zeichnen sich durch eine erhebliche Verlustleistung aus . Daher kommt es im Betrieb der Leistungshalbleitermodule zu einer starken Erwärmung der Leistungshalbleiterbauelemente und damit auch zu einer starken Erwärmung des Substrats , auf dem die
Leistungshalbleiterbauelemente angeordnet sind . Es resultiert eine starke thermische Belastung des Halbleitermoduls . Um eine lokale Überhitzung zu verhindern, muss das Leistungshalbleitermodul gekühlt werden . Es muss für eine effiziente Kühlvorrichtung gesorgt werden . Dies ist nur unter zusätzlichem Aufwand zu bewerkstelligen .
Aufgabe der vorliegenden Erfindung ist es , ein Halbleitermodul anzugeben, das im Betrieb eine im Vergleich zum Stand der Technik geringere thermische Belastung aufweist .
Zur Lösung der Aufgabe wird ein Halbleitermodul angegeben mit mindestens einem Trägerkörper, einem auf einem
Oberflächenabschnitt des Trägerkörpers angeordneten Halbleiterbauelement mit einer Kontaktfläche, die dem Oberflächenabschnitt des Trägerkörpers abgewandt ist , mindestens einem auf dem Oberflächenabschnitt des Trägerkörpers angeordneten weiteren Halbleiterbauelement mit einer weiteren Kontaktfläche, die dem Oberflächenabschnitt des Trägerkörpers abgewandt ist , wobei die Halbleiterbauelemente nebeneinander auf dem Oberflächenabschnitt angeordnet sind, die Kontaktfläche des Halbleiterbauelements und die weitere Kontaktfläche des weiteren Halbleiterbauelements planar kontaktiert sind und ein Abstand zwischen den Halbleiterbauelementen entlang des Oberflächenabschnitts größer ist als eine laterale Abmessung zumindest eines der Halbleiterbauelemente .
Die laterale Abmessung entspricht einer Abmessung entlang einer flächigen Ausdehnung des Halbleiterbauelements . Die laterale Abmessung ist beispielsweise eine Länge oder eine Breite des Halbleiterbauelements . Der Abstand ist vorzugsweise unter 0 , 5 m. In einer besonderen Ausgestaltung ist der Abstand aus dem Bereich von einschließlich 5 mm bis einschließlich 100 mm und insbesondere aus dem Bereich von einschließlich 10 mm bis einschließlich 50 mm ausgewählt . Die Halbleiterbauelemente werden voneinander beabstandet angeordnet . Dabei kann der Abstand zwischen den Halbleiterbauelementen relativ groß gewählt werden . Dies ist durch die planare Kontaktierung möglich . Die planare
Kontaktierung ist gegenüber der Kontaktierung mit Bonddrähten robuster . Darüber hinaus müsste bei der Kontaktierung mittels Bonddrähten der Abstand zwischen zu kontaktierenden Halbleiterbauelemente möglichst klein gewählt werden, da die Bonddrähte wesentlich höhere Induktivitäten aufweisen als flache, planare Verbindungsleitungen und die Höhe der auftretenden Induktivitäten mit der Länge der Bonddrähte zunimmt . Kurze Bonddrähte bedeuten aber einen kleinen Abstand zwischen den Halbleiterbauelementen . Der kleine Abstand führt aber zu einer hohen thermischen Belastung des Halbleitermoduls .
Durch die planare Kontaktierung ist es möglich, die Halbleiterbauelemente über größere Entfernungen zu kontaktieren, ohne dass die auftretenden Induktivitäten im gleichen Maße zunehmen würden, wie bei Bonddrähten . Die Halbleiterbauelemente können in einem größeren Abstand zueinander angeordnet werden . Dadurch kommt es im Betrieb des Halbleitermoduls zu einer Wärme- bzw . Temperaturspreizung . Wärme tritt nicht konzentriert , sondern verteilt auf . Die auftretenden Temperaturspitzen fallen geringer aus . Beispielsweise treten nicht ein einziges , lokales Temperaturmaximum, sondern mehrere, dafür aber kleinere lokale Temperaturmaxima auf . Die thermische Belastung des Halbleitermoduls ist gegenüber dem Stand der Technik deutlich reduziert . Aufwändige Kühlvorrichtungen zum Kühlen des Halbleitermoduls sind nicht mehr notwendig . Gemäß einer besonderen Ausgestaltung ist zumindest eine der Kontaktflächen der Halbleiterbauelemente mit Hilfe einer elektrischen Verbindungsleitung kontaktiert , die eine Abscheidung eines elektrisch leitenden Materials aufweist . Unter Abscheidung ist ein fester Werkstoff zu verstehen, der durch Abtrennen aus einer Gasphase und/oder aus einer flüssigen Phase entsteht . Die Gasphase bzw . die flüssige Phase werden von (reaktiven) Gemischen gebildet . Aus diesen Gemischen wird die Abscheidung gebildet . Die Abscheidung ist beispielsweise eine Dampfphasenabscheidung . Die Dampfphasenabscheidung wird beispielsweise durch ein physikalisches Abscheideverfahren (Physical Vapour Deposition, PVD) oder durch ein chemisches Abscheideverfahren (Chemical Vapour Deposition, CVD) erzeugt . Die Abscheidung kann auch eine Flüssigphasenabscheidung sein . Die Flüssigphasenabscheidung ist beispielsweise eine galvanische Abscheidung . Die galvanische Abscheidung besteht beispielsweise aus elementarem Kupfer, das aus einer Kupfer- Ionen enthaltenden Lösung durch eine Elektrolyse abgeschieden wird .
Die Verbindungsleitung zur elektrischen Kontaktierung der Kontaktfläche eines der Halbleiterbauelemente kann mit einem elektrischen Lastanschluss nach außen hin verbunden sein . Die Kontaktierung erfolgt insbesondere intern, also innerhalb des Halbleitermoduls . In einer besonderen Ausgestaltung sind daher die Kontaktfläche des Halbleiterbauelements und die weitere Kontaktfläche des weiteren Halbleiterbauelements mit Hilfe der Abscheidung des elektrisch leitenden Materials elektrisch leitend miteinander verbunden . Durch die Verbindungsleitung sind die beiden Halbleiterbauelemente elektrisch miteinander verbunden . In diesem Sinne ist es beispielsweise möglich, ein einziges Halbleiterbauelements durch mehrere, kleinerer, nebeneinander angeordnete
Halbleiterbauelemente zu ersetzen, wobei eine Summe der aktiven Flächen der kleineren Halbleiterbauelemente einer aktiven Fläche des einzigen Halbleiterbauelements entspricht . Durch die Verwendung der kleineren Halbleiterbauelemente wird bei gleicher aktiver Fläche eine Wärme- bzw . Temperaturspreizung erzielt .
Durch die Erfindung ist eine effiziente Temperaturspreizung möglich . Für ein bestimmtes Halbleitermodul, beispielsweise ein Leistungshalbleitermodul, das bei erhöhten Temperaturen betrieben wird, kann es trotzdem vorteilhaft sein, im Betrieb für eine Kühlung zu sorgen . In einer besonderen Ausgestaltung weist daher der Trägerkörper eine Kühlvorrichtung auf . Beispielsweise ist der Trägerkörper in Form eines Substrats (beispielsweise DCB-Substrat ) auf einen Kühlkörper aufgelötet oder mit Hilfe eines thermischen Leitklebstoffs auf den Kühlkörper geklebt . Der Kühlkörper ist beispielsweise ein
Kupferblock . Denkbar ist auch, dass der Trägerkörper selbst als Kühlkörper für die Halbleiterbauelemente des Halbleitermoduls fungiert . Beispielsweise sind die Halbleiterbauelemente sind elektrisch isoliert auf den als Kühlkörper fungierenden Kupferblock aufgebracht . Dazu wird beispielsweise ein elektrisch isolierender, aber thermisch leitfähiger Klebstoff verwendet .
Durch die Ausgestaltung des Kühlkörpers kann für eine zusätzliche Wärme- bzw . Temperaturspreizung gesorgt werden .
Dazu verfügt der Kühlkörper nicht nur über thermisch sehr gut leitfähiges Material . Auch die Form des Kühlkörpers kann so gewählt werden, dass Wärme sehr gut abgeleitet wird . In einer besonderen Ausgestaltung weist daher der Kühlkörper eine Krümmung auf . Eine Oberfläche des Kühlkörpers ist gekrümmt bzw . gewölbt . Beispielsweise verfügt der Kühlkörper über Kühlrippen . Denkbar ist auch, dass der Kühlkörper ein gebogenes bzw . gefaltetes Kupferblech ist . Das Kupferblech fungiert als Trägerkörper . Entlang des Oberflächenabschnitts des Kupferblechs , auf dem die Halbleiterbauelemente angeordnet sind, weist das Kupferblech beispielsweise zwischen Halbleiterbauelementen eine oder mehrere Krümmungen auf .
Als Halbleiterbauelement ist jedes beliebige Halbleiterbauelement denkbar . Beispielsweise ist das
Halbleiterbauelement eine LED (Light Emitting Diode) . In einer besonderen Ausgestaltung ist zumindest eines der Halbleiterbauelemente ein Leistungshalbleiterbauelement . Vorzugsweise ist das Leistungshalbleiterbauelement aus der Gruppe Diode, IGBT, MOSFET, Tyristor und/oder Bipolar-
Transistor ausgewählt . Die Leistungshalbleiterbauelemente sind zu einem Leistungshalbleitermodul zusammengefasst . Mit Hilfe des Leistungshalbleitermoduls ist beispielsweise ein Leistungsschalter realisiert , der für einen Stromrichter eingesetzt wird .
Zusammenfassend ergeben sich mit der Erfindung folgende wesentlichen Vorteile :
- Mit der Erfindung ist ein Halbleitermodul zugänglich, das aufgrund des Abstands zwischen den Halbleiterbauelementen während des Betriebs einer im Vergleich zu einem Halbleitermodul des Standes der Technik geringeren thermischen Belastung ausgesetzt ist .
Der relativ große Abstand ist aufgrund der planaren Verbindungstechnik möglich, die zu einer im Vergleich zu Bonddrähten höheren EMV-Verträglichkeit bzw . im Betrieb zu einer Reduktion von Überspannungsspitzen führt .
Das Halbleiermodul kann im Vergleich zu einem herkömmlichen Halbleitermodul bei annähernd gleicher thermischer Belastung mit einer größeren aktiven Fläche der Halbleiterbauelemente und damit mit einer höheren Leistung betrieben werden . Aufgrund der geringeren thermischen Belastung kann eine Kühlvorrichtung mit einer im Vergleich zum bekannten Stand der Technik geringeren Kühlleistung verwendet werden .
Anhand mehrer Ausführungsbeispiele und der dazugehörigen Figuren wird die Erfindung im Folgenden näher beschrieben . Die Figuren sind schematisch und stellen keine maßstabsgetreuen Abbildungen dar .
Figur 1 zeigt ein Halbleitermodul in einem seitlichen Querschnitt .
Figur 2 zeigt einen Ausschnitt des Halbleitermoduls in einem seitlichen Querschnitt .
Figur 3 zeigt ein weiteres Halbleitermodul in einem seitlichen Querschnitt .
Die Ausführungsbeispiele beziehen sich jeweils auf ein Halbleitermodul in Form eines Leistungshalbleitermoduls 1. Das Leistungshalbleitermodul 1 weist ein
Leistungshalbleiterbauelement 12 mit einer Kontaktfläche 121 und mindestens ein weiteres Leistungshalbleiterbauelement 13 mit einer weiteren Kontaktfläche 131 auf . Die Leistungshalbleiterbauelemente 12 und 13 sind IGBTs . Gemäß alternativen Ausführungsformen sind die Leistungshalbleiterbauelemente 12 und 13 MOSFETs . Die Kontaktflächen 121 und 131 der Leistungshalbleiterbauelemente 12 und 13 sind großflächig kontaktiert .
Die Leistungshalbleiterbauelemente 12 und 13 sind auf einem Oberflächenabschnitt 111 eines Trägerkörpers 11 aufgebracht . Der Trägerkörper 11 ist ein DCB-Substrat . Das DCB-Substrat weist eine Trägerschicht 112 aus Aluminiumoxid und beidseitig aufgebrachte elektrische Leitungsschicht 113 und 114 aus Kupfer auf (vgl . Figur 2 ) . Auf dem Oberflächenabschnitt 111 des DCB-Substrats 11 , der durch die Leitungsschicht 113 gegeben ist , sind das Leistungshalbleiterbauelements 12 bzw . das weitere Leistungshalbleiterbauelement aufgelötet . Es resultiert jeweils eine Lotschicht 116. Der Abstand 15 der
Leistungshalbleiterbauelemente 12 und 13 entlang des Oberflächenabschnitts 111 des Trägerkörpers 11 ist dabei größer als eine laterale Abmessung 123 des
Leistungshalbleiterbauelements 12 und eine weitere laterale Abmessung 133 des weiteren Leistungshalbleiterbauelements 13. Dadurch wird eine effiziente Wärme- bzw . Temperaturspreizung erzielt .
Zur Verbesserung des Wärme- bzw . Energiespreizung ist gemäß einer ersten Ausführungsform das DCB-Substrat 11 auf einem Kühlkörper 17 aufgelötet (vgl . Figur 1 ) . Der Kühlkörper 17 ist aus Kupfer . Das DCB-Substrat 11 ist über die weitere Leitungsschicht 114 auf den Kühlkörper 17 aufgelötet . Es resultiert eine Lotschicht 171 zwischen dem DCB-Substrat 11 und dem Kühlkörper 17.
Gemäß einer weiteren Ausführungsform ist jedes der Leistungshalbleiterbauelemente 12 und 13 auf jeweils einem DCB-Substrat aufgebracht (vgl . Figur 3 ) . Die DCB-Substrate sind auf einem gefalteten Kupferblech 172 aufgelötet . Das gefaltete Kupferblech 172 weist zwischen den Leistungshalbleiterbauelementen 12 und 13 zumindest eine Krümmung 173 auf . Es resultiert ein Kühlkörper 17 mit einer relativ großen Oberfläche . Durch Vorbeileiten eines Kühlfluids an dem gefalteten Kupferblech 172 kann für eine effiziente Wärme- und Temperaturspreizung gesorgt werden . Zur elektrischen Isolierung ist eine Abdeckfolie 174 über den Leistungshalbleiterbauelementen 12 und 13 bzw . deren elektrischen Verbindungsleitungen auflaminiert .
Die Leistungshalbleiterbauelemente 12 und 13 sind derart auf das DCB-Substrat 11 bzw . auf die DCB-Substrate 11 aufgelötet , dass die Kontaktfläche 121 des Leistungshalbleiterbauelements
12 und die weitere Kontaktfläche 131 des weiteren Leistungshalbleiterbauelements 131 vom DCB-Substrat 11 weg weisen .
Zur großflächigen, planaren elektrischen Kontaktierung der Kontaktflächen 121 und 131 ist eine Isolationsfolie (Kunststofffolie) 14 unter Vakuum auflaminert . Die Isolationsfolie 14 ist dabei derart auf das DCB-Substrat 11 und die Leistungshalbleiterbauelemente 12 und 13 auflaminiert , dass eine Oberflächenkontur 122 des Leistungshalbleiterbauelements 12 , eine weitere Oberflächenkontur 132 des weiteren Leistungshalbleiterbauelements 13 und eine Oberflächenkontur 115 des DCB-Substrats 11 in einer Oberflächenkontur 141 der Isolationsfolie 14 abgebildet ist , die dem DCB-Substrat 11 und den Leistungshalbleiterbauelement 12 und 13 abgekehrt ist . Die Topographie, die sich aus dem Leistungshalbleiterbauelement 12 , dem weiteren Leistungshalbleiterbauelement 13 und dem DCB-Substrat 11 ergibt , ist durch die Isolationsfolie 14 abgeformt .
Zum Herstellen des Leistungshalbleitermoduls 1 wird wie folgt vorgegangen : Zunächst wird eine Anordnung aus den Leistungshalbleiterbauelementen 12 und 33 auf dem Substrat 11 bzw . auf den Substraten 11 bereitgestellt . Nachfolgend wird eine Kunststofffolie 14 unter Vakuum auflaminiert . Durch Öffnen des Fensters 142 und des weiteren Fensters 143 in der Kunststofffolie 14 werden die Kontaktfläche 121 des Leistungshalbleiterbauelements 12 und die weitere
Kontaktfläche 131 des weiteren Leistungshalbleiterbauelements
13 frei gelegt . Das Öffnen der Fenster 142 und 143 erfolgt durch Laserablation . Im Weiteren erfolgt eine planare elektrische Kontaktierung der Kontaktfläche 121 und der weiteren Kontaktfläche 131. Gemäß einer ersten
Ausführungsform werden die Kontaktflächen 121 und 131 elektrisch leitend miteinander verbunden . Es wird eine elektrische Verbindungsleitung 16 zwischen den Kontaktflächen 121 und 131 erzeugt . Dazu wird eine Abscheidung 161 auf den Kontaktflächen 121 und 131 und auf der Kunststofffolie 14 erzeugt . Es wird elektrisch leitende Material abgeschieden .
Die Abscheidung 161 weist einen nicht dargestellten Mehrschichtaufbau auf . Sie besteht aus mehreren Teilmetallabscheidungen, die jede für sich unterschiedliche Funktionen übernehmen . Eine erste Teilabscheidung aus Titan fungiert als Haftvermittlungsschicht , eine zweite
Teilabscheidung aus einer Titan-Wolfram-Legierung als Diffusionsbarriere und eine dritte Teilabscheidung aus Kupfer als Keimschicht ( Seed-Layer) . Diese drei Teilabscheidungen werden über jeweils ein Dampfabscheideverfahren abgeschieden . Die Schichtdicken der Teilabscheidungen betragen wenige nm bis wenige μm. Abschließend wird Kupfer auf der Keimschicht elektrolytisch abgeschieden .
Gemäß einer nicht dargestellten Ausführungsform ist jede der Kontaktflächen 121 und 131 der Leistungshalbleiterbauelemente 12 und 13 über jeweils eine elektrische Verbindungsleitung mit jeweils einem externen Lastanschluss elektrisch leitend verbunden .

Claims

Patentansprüche
1. Halbleitermodul ( 1 ) mit mindestens einem Trägerkörper ( 11 ) , - einem auf einem Oberflächenabschnitt ( 111 ) des
Trägerkörpers ( 11 ) angeordneten Halbleiterbauelement ( 12 , 13 ) mit einer Kontaktfläche ( 121 , 131 ) , die dem Oberflächenabschnitt ( 111 ) des Trägerkörpers ( 11 ) abgewandt ist , - mindestens einem auf dem Oberflächenabschnitt ( 111 ) des Trägerkörpers ( 11 ) angeordneten weiteren Halbleiterbauelement ( 13 , 12 ) mit einer weiteren Kontaktfläche ( 131 , 121 ) , die dem Oberflächenabschnitt ( 111 ) des Trägerkörpers ( 11 ) abgewandt ist , wobei - die Halbleiterbauelemente ( 12 , 13 ) nebeneinander auf dem Oberflächenabschnitt ( 111 ) angeordnet sind, die Kontaktfläche ( 121 , 131 ) des Halbleiterbauelements ( 12 , 13 ) und die weitere Kontaktfläche ( 131 , 121 ) des weiteren Halbleiterbauelements ( 13 , 12 ) planar kontaktiert sind und ein Abstand ( 15 ) zwischen den Halbleiterbauelementen ( 12 , 13 ) entlang des Oberflächenabschnitts ( 111 ) größer ist als eine laterale Abmessung ( 123 , 133 ) zumindest eines der Halbleiterbauelemente ( 12 , 13 ) .
2. Halbleitermodul nach Anspruch 1 , wobei der Abstand ( 15 ) aus dem Bereich von einschließlich 5 mm bis einschließlich 100 mm und insbesondere aus dem Bereich von einschließlich 10 mm bis einschließlich 50 mm ausgewählt ist .
3. Halbleitermodul nach Anspruch 1 oder 2 , wobei zumindest eine der Kontaktflächen ( 121 , 131 ) der Halbleiterbauelemente ( 12 , 13 ) mit Hilfe einer elektrischen Verbindungsleitung ( 16 ) kontaktiert ist , die eine Abscheidung ( 161 ) eines elektrisch leitenden Materials aufweist .
4. Halbleitermodul nach Anspruch 3 , wobei die Kontaktfläche
( 121 , 131 ) und die weitere Kontaktfläche ( 131 , 121 ) mit Hilfe der Abscheidung ( 161 ) des elektrisch leitenden Materials elektrisch leitend miteinander verbunden sind .
5. Halbleitermodul nach einem der Ansprüche 1 bis 4 , wobei der Trägerkörper ( 11 ) eine Kühlvorrichtung ( 17 ) aufweist .
6. Halbleitermodul nach Anspruch 5 , wobei die Kühlvorrichtung ( 17 ) einen Kühlkörper ( 171 ) aufweist .
7. Halbleitermodul nach einem Anspruch 6 , wobei der Kühlkörper ( 12 , 13 ) zumindest eine Krümmung ( 173 ) aufweist .
8. Halbleitermodul nach einem der Ansprüche 1 bis 7 , wobei zumindest eines der Halbleiterbauelemente ( 12 , 13 ) ein Leistungshalbleiterbauelement ist .
9. Halbleitermodul nach Anspruch 8 , wobei das Leistungshalbleiterbauelement aus der Gruppe Diode, IGBT, MOSFET, Tyristor und/oder Bipolar-Transistor ausgewählt ist .
PCT/EP2005/056097 2004-12-22 2005-11-21 Halbleitermodul mit geringer thermischer belastung WO2006067013A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/793,919 US20070296078A1 (en) 2004-12-22 2005-11-21 Semiconductor Module Having Low Thermal Load

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004061907.7 2004-12-22
DE102004061907A DE102004061907A1 (de) 2004-12-22 2004-12-22 Halbleitermodul mit geringer thermischer Belastung

Publications (1)

Publication Number Publication Date
WO2006067013A1 true WO2006067013A1 (de) 2006-06-29

Family

ID=35788674

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2005/056097 WO2006067013A1 (de) 2004-12-22 2005-11-21 Halbleitermodul mit geringer thermischer belastung

Country Status (4)

Country Link
US (1) US20070296078A1 (de)
KR (1) KR20070093433A (de)
DE (1) DE102004061907A1 (de)
WO (1) WO2006067013A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007046969B3 (de) * 2007-09-28 2009-04-02 Siemens Ag Elektronische Schaltung aus Teilschaltungen und Verfahren zu deren Herstellung und demgemäßer Umrichter oder Schalter
US9406646B2 (en) 2011-10-27 2016-08-02 Infineon Technologies Ag Electronic device and method for fabricating an electronic device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3903590A (en) * 1973-03-10 1975-09-09 Tokyo Shibaura Electric Co Multiple chip integrated circuits and method of manufacturing the same
US6219253B1 (en) * 1997-12-31 2001-04-17 Elpac (Usa), Inc. Molded electronic package, method of preparation using build up technology and method of shielding
WO2003030247A2 (de) * 2001-09-28 2003-04-10 Siemens Aktiengesellschaft Verfahren zum kontaktieren elektrischer kontaktflächen eines substrats und vorrichtung aus einem substrat mit elektrischen kontaktflächen

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08288438A (ja) * 1995-04-14 1996-11-01 Hitachi Ltd 電子機器の冷却装置
US6201701B1 (en) * 1998-03-11 2001-03-13 Kimball International, Inc. Integrated substrate with enhanced thermal characteristics
DE10129006B4 (de) * 2001-06-15 2009-07-30 Conti Temic Microelectronic Gmbh Elektronische Baugruppe
DE10225431A1 (de) * 2002-06-07 2004-01-08 Siemens Dematic Ag Verfahren zur Anschlußkontaktierung von elektronischen Bauelementen auf einem isolierenden Substrat und nach dem Verfahren hergestelltes Bauelement-Modul
DE10320877A1 (de) * 2003-05-09 2004-12-09 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3903590A (en) * 1973-03-10 1975-09-09 Tokyo Shibaura Electric Co Multiple chip integrated circuits and method of manufacturing the same
US6219253B1 (en) * 1997-12-31 2001-04-17 Elpac (Usa), Inc. Molded electronic package, method of preparation using build up technology and method of shielding
WO2003030247A2 (de) * 2001-09-28 2003-04-10 Siemens Aktiengesellschaft Verfahren zum kontaktieren elektrischer kontaktflächen eines substrats und vorrichtung aus einem substrat mit elektrischen kontaktflächen

Also Published As

Publication number Publication date
KR20070093433A (ko) 2007-09-18
DE102004061907A1 (de) 2006-07-13
US20070296078A1 (en) 2007-12-27

Similar Documents

Publication Publication Date Title
DE10237561C1 (de) Induktivitätsarme Schaltungsanordnung bzw. Schaltungsaufbau für Leistungshalbleitermodule
AT514085B1 (de) Leistungsmodul
DE102006037118B3 (de) Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben
DE102004018469B3 (de) Leistungshalbleiterschaltung
DE102010002627B4 (de) Niederinduktive Leistungshalbleiterbaugruppen
DE102006008632B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
EP1829107B1 (de) Anordnung eines Halbleitermoduls und einer elektrischen Verschienung
EP2203937B1 (de) Verfahren zur herstellung einer elektronischen schaltung aus teilschaltungen
EP1178595B1 (de) Induktivitätsarme Schaltungsanordnung
DE102019112935B4 (de) Halbleitermodul
DE10314172B4 (de) Verfahren zum Betreiben einer Anordnung aus einem elektrischen Bauelement auf einem Substrat und Verfahren zum Herstellen der Anordnung
DE102013113464A1 (de) Chipmodul, Isoliermaterial und Verfahren zur Herstellung eines Chipmoduls
DE102006012007B4 (de) Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben und dessen Verwendung
EP3281218A1 (de) Verfahren zur elektrischen kontaktierung eines bauteils mittels galvanischer anbindung eines offenporigen kontaktstücks und entsprechendes bauteilmodul
DE102022109792B4 (de) Leistungshalbleitermodul
WO2006067013A1 (de) Halbleitermodul mit geringer thermischer belastung
EP2704194B1 (de) Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
WO2000038306A1 (de) Matrixumrichter
DE102004019568B4 (de) Leistungshalbleitermodul mit einem Substrat
WO2017093116A1 (de) Elektronisches leistungsmodul
WO2006058860A2 (de) Wärmeaustauschvorrichtung für ein halbleiterbauelement und verfahren zu ihrer herstellung
DE102022201215B3 (de) Halbbrückenmodul mit in Sperrrichtung gepolten Dioden
DE102004061908B4 (de) Verfahren zum Herstellen einer Schaltungsanordnung auf einem Substrat
DE102020121033A1 (de) Leistungselektronische Schalteinrichtung, Leistungshalbleitermodul damit und Verfahren zur Herstellung
WO2023247104A1 (de) Schaltungsanordnung mit zwei schaltungsträgern und einem halbleiterbauelement

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KN KP KR KZ LC LK LR LS LT LU LV LY MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
WWE Wipo information: entry into national phase

Ref document number: 11793919

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 1020077016720

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 11793919

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 05804632

Country of ref document: EP

Kind code of ref document: A1