WO2005091265A1 - 有機ｅｌパネルの駆動回路、有機ｅｌ表示装置および有機ｅｌパネル駆動回路の検査装置 - Google Patents

有機ｅｌパネルの駆動回路、有機ｅｌ表示装置および有機ｅｌパネル駆動回路の検査装置 Download PDF

Info

Publication number
WO2005091265A1
WO2005091265A1 PCT/JP2005/005123 JP2005005123W WO2005091265A1 WO 2005091265 A1 WO2005091265 A1 WO 2005091265A1 JP 2005005123 W JP2005005123 W JP 2005005123W WO 2005091265 A1 WO2005091265 A1 WO 2005091265A1
Authority
WO
WIPO (PCT)
Prior art keywords
organic
panel
circuit
output
driving circuit
Prior art date
Application number
PCT/JP2005/005123
Other languages
English (en)
French (fr)
Inventor
Jun Maede
Shinichi Abe
Akio Fujikawa
Masanori Fujisawa
Original Assignee
Rohm Co., Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co., Ltd filed Critical Rohm Co., Ltd
Priority to US10/593,781 priority Critical patent/US7446737B2/en
Priority to JP2006511272A priority patent/JP4972402B2/ja
Publication of WO2005091265A1 publication Critical patent/WO2005091265A1/ja

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3216—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using a passive matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements

Definitions

  • OLED panel drive circuit OLED display device, and OLED panel drive circuit inspection device
  • the present invention relates to a drive circuit for an organic EL panel, an organic EL display device, and an inspection device for an organic EL panel drive circuit. More specifically, the present invention relates to a method for determining whether a current value output to each output terminal of a current drive circuit is appropriate. The present invention relates to an organic EL panel drive circuit that can reduce the test time when performing such a test.
  • the current drive circuit of such an organic EL display panel is provided with a current drive circuit having an output stage current source such as a current mirror circuit corresponding to the terminal pin, whether it is an active matrix type or a passive matrix type. .
  • the organic EL device (hereinafter referred to as ⁇ EL device) is directly driven by a current source.
  • ⁇ EL device the organic EL device
  • the active matrix type pixel circuits composed of capacitors, current drive transistors, and OEL elements are provided in a matrix corresponding to display cells (pixels).
  • the OEL element is driven by a drive transistor according to the voltage value stored in the capacitor, by supplying a current corresponding to the drive current from the output stage current source to the capacitor of each pixel circuit, and charging the capacitor.
  • Patent Document 1 JP 2003-234655 A
  • the output current of each output terminal connected to each column pin of the current drive circuit is output to each output terminal.
  • a test is performed to determine whether the output current value output is appropriate.
  • the driving circuit of the organic EL panel drives the output stage current source using D / A of about 4 bits to 16 bits, and thereby drives the ⁇ EL element, the D / A current conversion accuracy is poor.
  • the drive current corresponding to the column pin is likely to vary. This variation appears as a variation in brightness of each display device product and uneven brightness of the display device.
  • the test is performed at each gradation according to the multiple gradations of the display data, so the length of the inspection time per gradation has a large effect on the entire inspection time. give.
  • An object of the present invention is to solve such a problem of the prior art, and it is determined whether or not the current value output from each output terminal of a drive circuit (driver IC) of an organic EL panel to each column pin is appropriate. It is an object of the present invention to provide an organic EL panel drive circuit and an organic EL display device that can reduce the test time when performing the test.
  • the configuration of the organic EL panel drive circuit and the organic EL display device according to the present invention comprises a plurality of column lines or a plurality of data lines of the organic EL panel via respective output terminals.
  • an organic EL panel drive circuit that has multiple current sources that output drive currents to
  • a plurality of switch circuits each having one end connected to each output terminal and the other end commonly connected;
  • a plurality of resistors each having one end connected to a predetermined potential line
  • a switch running circuit for sequentially selecting one of a plurality of switch circuits at a predetermined timing and turning it on
  • a switch circuit, a selector, and a switch running circuit are built into the IC, and the output current is converted into a voltage value by one of a plurality of resistors selected by the selector to detect the output current of each output terminal, and the switch is The converted voltage values sequentially generated according to the running of the running circuit are output from the IC.
  • the detection device of the organic EL panel drive circuit of the present invention receives the above-mentioned converted voltage value or a signal corresponding to the converted voltage value and outputs a signal corresponding to each output terminal of the drive circuit (driver IC) of the organic EL panel. It is to detect whether or not the value of the drive current is appropriate.
  • a plurality of switch circuits are sequentially scanned by the switch scanning circuit, so that each output terminal of the driving circuit (driver IC) of the organic EL panel is connected to each column pin or each data line.
  • the output current to be output is sequentially selected, and the resistor selected by the selector Converts the output current to a voltage value, and outputs a converted voltage value generated sequentially according to the scanning of the switch scanning circuit from the IC to the outside.
  • the present invention eliminates the need to bring the probe of the measuring device into contact with each output terminal of the driver IC, and compares the output voltage value with a comparator or the like outside the IC, thereby providing the output current of each output terminal. Can be sequentially determined at the running timing. In particular, if one of the resistors can be switched to the other by a selector,
  • the present invention it is easy to determine whether or not the output current value of each output terminal is within the specification range, and the measurement time of the output current of each output terminal can be reduced.
  • the present invention can directly output a determination result relating to whether or not the output current value of each output terminal is appropriate as a logical value.
  • the reset switch of the OEL element in the passive matrix type organic EL panel provided for each output terminal, it is possible to use the capacitor of the active matrix type pixel circuit that stores the drive current as a voltage value. If a similar reset switch is used, the present invention eliminates the need to provide a special switch circuit having one end connected to each output terminal.Therefore, a test circuit for the output current value should be provided as a simple circuit. Can be. As a result, an increase in the circuit scale of the IC can be suppressed.
  • the present invention performs a test at a predetermined timing for each output terminal of an organic EL panel drive circuit (driver IC) to determine whether or not the current value output to each column pin (each output terminal) is appropriate. Test time can be reduced.
  • FIG. 1 is a block diagram of one embodiment to which a drive circuit for an organic EL panel of the present invention is applied.
  • reference numeral 10 denotes a column IC driver (hereinafter referred to as a column driver) as an organic EL drive circuit in an organic EL panel.
  • the column driver 10 has a D / A 4 and an output stage current source 5 provided corresponding to the output terminals XI, X2,.
  • the output stage current source 5 is composed of a current mirror circuit of transistors Ql and Q2, and is driven by the D / A4.
  • the drive current is output to the OEL element 19 connected to each output terminal X (the output terminals XI, X2, to Xn are described below as output terminals X).
  • the D / A 4 receives the display data DAT and the reference drive current Ir corresponding to the column pins, DZA converts the display data DAT according to the reference drive current, generates a drive current corresponding to the column pins, and drives the output stage current source 5 .
  • the display data DAT is obtained by distributing the data set in the register 6 by the MPU 11 to each DZA 4.
  • Each output terminal X is provided with a reset switch SW.
  • the reset switch SW is composed of a P-channel MOS transistor Tp, the source of each transistor ⁇ is connected to the output terminal X, and the drain of each transistor Tp is connected to a connection line 13 in common. Connected to input of selector 2 and input of comparator 9 via line 13. The output of the comparator 9 is connected via a connection line 14 to an output terminal 14a.
  • Reference numeral 1 denotes a test circuit, which includes a selector 2, a shift register 3, a frequency divider 7, a NAND gate 8, and a comparator 9.
  • the selector 2 selects one of the terminals of the resistor Ra, the resistor Rb and the Zener diode DZR, and the other terminal of the resistor Ra, the resistor Rb and the Zener diode DZR is connected to the ground GND. ing.
  • the resistance values of the resistors Ra and Rb are Ra and Rb, then Ra> Rb, and the resistance values of Ra and Rb are obtained when the current value output to each of the output terminals X flows through one of these resistors.
  • the upper limit voltage and the lower limit voltage of the range where the current value is appropriate are selected so that these resistors generate, respectively.
  • the resistance Ra generates the voltage of the upper limit value
  • the resistance Rb generates the voltage of the lower limit value.
  • the shift register 3 receives the frequency-divided clock signal CK (hereinafter, clock CK) from the frequency divider circuit 7 and shifts the input 1-bit data ("1") to respond to the frequency-divided clock CK.
  • clock CK the frequency-divided clock signal
  • a switch running circuit that sequentially selects the reset switch SW and turns on the selected switch, thereby sequentially selecting one of the output terminals X.
  • the frequency divider 7 divides the clock CLK signal (hereinafter, clock CLK) output from the control circuit 12 to generate a frequency-divided clock CK, and connects the shift register Supply clock CK divided by 3. Further, it outputs a clock CK that has been frequency-divided to the outside via the connection line 16 and the output terminal 16a.
  • This clock CK is lower than the normal operation clock CLK, and the control circuit 12 generates this clock CK for the number of times that each output terminal X (reset switch SW) runs.
  • the NAND gate 8 is provided corresponding to each stage of the shift register 3, and
  • each stage of No. 3 is output via the NAND gate 8 to the gate of the corresponding transistor among the transistors Tp. Further, a reset control pulse RS is applied from the control circuit 12 to the other input of each NAND gate 8 corresponding to each stage via the input terminal 17a and the connection line 17.
  • the reset control pulse RS has a display period corresponding to one horizontal scanning period and a reset period (vertical scanning switching period) corresponding to a blanking period. This signal is the same as the timing control signal that separates the horizontal scanning period from the blanking period in the column driving.
  • the comparator 9 has a variable voltage generating circuit 9a, receives a reference voltage Vref3 ⁇ 4r (1) input generated by the variable voltage generating circuit 9a, and has a (+) input connected to a common connection line 13.
  • the variable voltage generation circuit 9a is a programmable voltage generation circuit that receives the data from the MPU 11 and generates a comparison reference voltage Vref3 ⁇ 4r. It is set to a voltage between the lower limit voltages. It is usually a voltage of (upper limit voltage + lower limit voltage) / 2. Therefore, the comparator 9 generates “H” when the input voltage is equal to or higher than the comparison voltage Vre, and generates “L” when the input voltage is low. Note that the variable voltage generation circuit 9a receives the setting data from the MPU 11 and generates the comparison voltage Vref3 ⁇ 4r.
  • each NAND gate 8 receives a reset control pulse RS at one input from the control circuit 12 via the input terminal 17a and the connection line 17. The other input receives the output of each stage of the shift register 3, and sends each output to the transistor Tp. Therefore When the reset control pulse RS is at the HIGIH level ("H", “H” significant) and the output power S of each stage of the shift register 3 is "H”, "L” is generated at each NAND gate 8 and this The output is output to the gate of each transistor Tp, and each transistor Tp is turned on. Otherwise, each transistor Tp is OFF.
  • the shift register 3 receives the clock CK from the frequency divider 7 and sets the all-bit “1” from the MPU 11 and sets “1” in each stage. Therefore, the output power S of each stage of the shift register 3 becomes “H”, and during the reset period of the reset control pulse RS power H ′, the “L” signal from each NAND gate 8 is applied to the gate of each transistor Tp. As a result, the voltage of the Zener diode DZR is simultaneously applied to each output terminal X via each transistor Tp, connection line 13 and selector 2 that are turned on during the reset period, and the OEL element 19 is reset (precharged) to a constant voltage. You. At this time, the cathode side of the OEL element 19 is connected to the ground GND at a predetermined timing by the low-side scan.
  • the selector 2 receives the selection signal SEL from the MPU 11 via the input terminal 18 a and the connection line 18 when the MPU 11 is set in the test mode.
  • One of the resistors Ra and Rb is selected according to the selection signal SEL.
  • the selection signal SEL is, for example, a 2-bit signal “10” or “01”, and the selector 2 selects the resistors Ra and Rb in this order in accordance with these signals.
  • this signal is "00".
  • the selector 2 selects the Zener diode DZR as described above.
  • the MPU 11 is set to the test mode when a test is performed to determine whether or not the output current value output to each output terminal X is appropriate by the pass / fail determination device 20, and the MPU 11 is externally connected to the interrupt terminal.
  • the test mode is entered upon receiving a predetermined interrupt signal.
  • the MPU 11 sets "1" to the first stage of the shift register 3. Further, it generates a selection signal SEL for selecting either the resistor Ra or the resistor Rb to the selector 2 in response to an external interrupt signal.
  • This selection signal SEL is also applied to the frequency divider 7 to enable the frequency divider 7.
  • the frequency divider 7 receives a signal “1” obtained by ORing the two bits of the selection signal SEL as an enable signal.
  • the column driver 10 is activated, predetermined display data is set to the D / A4, and each output stage current is set.
  • the drive current is output from the source 5 to each output terminal X.
  • one of the resistor Ra and the resistor Rb is selected according to the value of the selection signal SEL, and the voltage obtained by converting the output current value according to the resistance value of the selected resistor is output from the comparator 9 ( +) Added to the input.
  • the comparator 9 sends a comparison result of the voltage value corresponding to the output current of each output terminal X sequentially selected according to the clock CK from the output terminal 14a to the pass / fail determination device 20. At this time, the clock CK is also transmitted from the output terminal 16a to the pass / fail determination device 20.
  • the pass / fail determination device 20 includes an LED lighting circuit 21, a red LED 22, and a green LED 23.
  • the LED lighting circuit 21 is composed of a shift register, a NAND gate that receives the output of each digit, an gate, etc., receives the selection signal SEL from the MPU 11, further receives the divided clock CK from the output terminal 16a, Synchronously, the output of the comparator 9 is received by the shift register and shifted according to the divided clock CK, and the "H" and "L” judgment results of the comparator 21 are stored according to the divided clock CK. I will do it. Further, the stored judgment result is read out, and the red LED 22 is turned on through the OR gate, and the green LED 23 is turned on through the NAND gate.
  • the pass / fail determination device 20 determines whether at least one “H” is received while receiving the clock CK. If there is, the OR gate becomes “H”, thereby turning on the red LED 22. When the pass / fail judgment device 20 receives the clock CK, the NAND gate becomes “H” when all are “L”, thereby turning on the green LED 23. When the value of the selection signal SEL is "01" and the lower limit resistor Rb is selected, the respective gate outputs are output via the inverter, and the pass / fail judgment device 20 performs the reverse operation. Make lighting operation. That is, when all are "H", the green LED 23 is turned on via the NAND gate and the inverter, and when there is only "L” power, the red LED 22 is turned on via the OR gate and the inverter.
  • the MPU 11 when the MPU 11 is in the test mode, the MPU 11 generates the value “10” of the selection signal SEL in response to an interrupt signal from the operator, causes the selector 2 to select the resistor Ra, and By operating the shift register 3, the control circuit 12 is driven, and the reset switch SW (each output terminal X) is driven according to the clock CLK. If the red LED 22 does not light up and the green LED 23 lights up at this time, the MPU 11 generates the selection signal SEL value “01” in response to the next interrupt signal from the operator, and makes the selector 2 register. Select the anti-Rb and operate the frequency divider 7 and shift register 3 to scan the reset switch SW (each output terminal X).
  • the display data set to D / A4 for example, display data corresponding to the maximum luminance, display data corresponding to the intermediate luminance, and the like can be selected.
  • the resistance values of the resistors Ra and Rb may be selected accordingly.
  • the comparator 9 is composed of an operational amplifier or the like and has a low input impedance. When the impedance of the comparator 9 is high, a dummy current is allowed to flow, and the input capacitance of the comparator 9 is charged with the output current. This can be achieved, for example, by performing the detection twice in a row with the first detection as a dummy detection.
  • the comparator 9 may be provided on the side of the pass / fail determination device 20 that is not inside the IC. In this case, the comparator 9 inside the IC can be replaced with an A / D conversion circuit. With this A / D conversion circuit, the converted voltage value corresponding to the output current of each output terminal X can be output to the outside of the IC as a digital value. In this case, a digital comparator or the like is provided on the pass / fail determination device 20 side.
  • the pass / fail judgment device 20 will change the digital comparator judgment value accordingly. Good. This makes it possible to set the resistance values of the resistors Ra and Rb to fixed values.
  • the pass / fail judgment device 20 is configured by a memory and an MPU in place of the LED lighting circuit 21, the red LED 22, and the green LED 23, and temporarily stores the output value of the comparator 9 or the output of the digital value of the AZD conversion circuit.
  • the data may be stored in the storage device, and the pass / fail judgment of the device (driver IC) may be performed by comparing and judging by data processing. In this case, since high-speed processing is possible, it is not necessary to divide the clock CLK by the frequency dividing circuit 7.
  • the reset switch is used as each switch for switching the output current.
  • a switch circuit may be separately provided at each output terminal for testing the output current value.
  • a reset switch SW for resetting the terminal voltage of the passive matrix type OEL element 19 is used to scan this, and the output current output to each output terminal X is sequentially selected.
  • a capacitor for storing the current value of each pixel circuit of the active matrix type may be selected.
  • the reset switch is a reset switch SW for resetting the terminal voltage of the capacitor of the pixel circuit.
  • the reset voltage of the capacitor of the pixel circuit in the active matrix organic EL display panel may be the power supply voltage + Vcc.
  • the reset voltage of a passive matrix organic EL display panel may be a ground potential.
  • each output terminal X for outputting a current to each of the R, G, and B column lines or data lines. It is possible to adopt a configuration in which the shift register 3 sequentially selects the data via the switch circuit.
  • the reset control pulse RS is generated for each of R, G, and B, three shift registers are required for R, G, and B. These three shift registers are connected to one. One shift register, which can be controlled.
  • FIG. 1 is a block diagram of one embodiment to which a drive circuit for an organic EL panel of the present invention is applied.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Electroluminescent Light Sources (AREA)

Description

明 細 書
有機 ELパネルの駆動回路、有機 EL表示装置および有機 ELパネル駆動 回路の検査装置
技術分野
[0001] この発明は、有機 ELパネルの駆動回路、有機 EL表示装置および有機 ELパネル 駆動回路の検査装置に関し、詳しくは、電流駆動回路の各出力端子に出力される電 流値が適正か否かのテストを行う場合のテスト時間を短縮をすることができるような有 機 ELパネルの駆動回路に関する。
背景技術
[0002] 携帯電話機， PHS、 DVDプレーヤ、 PDA (携帯端末装置)等に搭載される有機 E L表示装置の有機 EL表示パネルでは、カラムラインの数が 396個（132 X 3)の端子 ピン、ローラインが 162個の端子ピンを持つものが提案され、カラムライン、ローライン の端子ピンはこれ以上に増加する傾向にある。
このような有機 EL表示パネルの電流駆動回路は、ァクディブマトリックス型でもパッ シブマトリックス型のものでも端子ピン対応にカレントミラー回路等の出力段電流源を 備えた電流駆動回路が設けられている。
パッシブマトリックス型では、直接、電流源により有機 EL素子（以下〇EL素子）が電 流駆動される。ァクディブマトリックス型では、表示セル (画素）に対応してコンデンサ と電流駆動トランジスタと OEL素子とからなるピクセル回路がマトリックス状に設けられ ている。 OEL素子は、各ピクセル回路のコンデンサに出力段電流源から駆動電流に 対応する電流がコンデンサに流されてコンデンサが充電され、コンデンサに記憶され た電圧値に応じて駆動トランジスタにより電流駆動される。
[0003] この種の有機 EL表示パネルの電流駆動回路の一例として、カラムピン対応に D/ A変換回路（以下 D/A)を設けたこの出願人の特開 2003-234655号の出願が公 知である（特許文献 1)。これは、カラムピン対応の D/Aが表示データと基準駆動電 流とを受けて、基準駆動電流に従って表示データを D/A変換してカラムピン対応に カラム方向の駆動電流あるいはこの駆動電流の元となる電流を生成し、生成した電 流によりカレントミラー回路の出力段電流源を駆動する。
特許文献 1 :特開 2003 - 234655号公報
発明の開示
発明が解決しょうとする課題
前記のような電流駆動回路を搭載した IC (デバイス）は、有機 ELパネルのカラムピ ンに接続される前に、電流駆動回路の各カラムピンに接続される各出力端子の出力 電流について各出力端子に出力される出力電流値が適正か否かのテスト（検査）が 行われる。
有機 ELパネルの駆動回路が 4ビット一 6ビット程度の D/Aを使用して出力段電流 源を駆動し、それにより〇EL素子を駆動すると、 D/Aの電流変換精度が悪いため に、カラムピン対応の駆動電流にばらつきを生じ易レ、。このばらつきは、表示装置の 製品毎の輝度ばらつきや表示装置の輝度むらとなった現れてくる。
そのため有機 ELパネルの駆動回路 (ドライバ IC)の各出力端子の出力電流が所定 の仕様範囲に入っているか否かの検査が必要になる。この検查は、今のところ、各出 力端子に測定装置を接続して電流計で直接出力電流を測ることで行われている。 しかし、測定装置のプローブを各出力端子にそれぞれ接触させた時点で、プロ一 ブの持つ容量により測定値が安定するまでのセットリングタイムが 10msec程度はか かってしまう。そのため、カラムピン数が増加するとそれに対応して各出力端子も増加 し、測定回数が多くなつてディバイス 1個の測定に時間力 Sかかる問題がある。
また、出力電流のテストは、表示データの多階調に合わせてそれぞれの階調で検 查をすることになるため、 1階調当たりの検査時間の長さが検査時間全体に大きな影 響を与える。
測定時間を短縮するために各出力端子に対応する数のプローブを設けた測定装 置を開発して使用することも考えられるが、高価な測定装置となる。各出力端子 (ある いはカラムピン）の間隔が 0. 2mm以下と狭い上に、各出力端子間隔にもばらつきが あるので適正な測定装置を安価な装置としては造りにくい。しかも、今後、カラムピン 数は、増加し、カラムピン間隔は減少する傾向にある。これに応じて有機 ELパネルの 駆動回路（ドライバ IC)の出力端子数も増加する傾向にある。 この発明の目的は、このような従来技術の問題点を解決するものであって、有機 EL パネルの駆動回路（ドライバ IC)の各出力端子から各カラムピンに出力される電流値 が適正か否かのテストを行う場合のテスト時間を短縮をすることができる有機 ELパネ ルの駆動回路および有機 EL表示装置を提供することにある。
課題を解決するための手段
[0005] このような目的を達成するためのこの発明の有機 ELパネルの駆動回路および有機 EL表示装置の構成は、それぞれの出力端子を介して有機 ELパネルの複数のカラ ムラインあるいは複数のデータ線へそれぞれ駆動電流を出力する複数の電流源を有 する IC化された有機 ELパネルの駆動回路において、
それぞれの出力端子に一端がそれぞれ接続されかつ他端が共通に接続された複 数のスィッチ回路と、
所定の電位ラインに一端が接続された複数の抵抗と、
複数のスィッチ回路の共通に接続された他端を複数の抵抗のそれぞれの他端の 1 つに選択的に接続するセレクタと、
複数のスィッチ回路の 1つを順次所定のタイミングで選択して ONにするスィッチ走 查回路とを備えていて、
スィッチ回路とセレクタとスィッチ走查回路とが ICに内蔵され、各出力端子の出力 電流を検查するためにセレクタにより選択された複数の抵抗の 1つにより出力電流が 電圧値に変換され、スィッチ走查回路の走查に応じて順次発生する前記の変換され た電圧値が ICから出力されるものである。
さらに、この発明の有機 ELパネル駆動回路の検查装置は、前記の変換された電圧 値あるいはこれに対応する信号を受けて有機 ELパネルの駆動回路（ドライバ IC)の それぞれの各出力端子についての前記駆動電流の値が適正か否かの検查をするも のである。
発明の効果
[0006] このように、この発明は、スィッチ走査回路により複数のスィッチ回路を順次走査す ることで有機 ELパネルの駆動回路（ドライバ IC)の各出力端子から各カラムピンある いは各データ線へ出力される出力電流を順次選択し、セレクタにより選択された抵抗 により出力電流を電圧値に変換して ICから外部へスィッチ走査回路の走査に応じて 順次発生する変換された電圧値を出力する。
これにより、この発明は、測定装置のプローブをドライバ ICの各出力端子に接触さ せる必要はなくなり、 IC外部において、出力された電圧値をコンパレータ等で比較す ることで各出力端子の出力電流の合否を走查タイミングで順次判定することが可能に なる。特に、セレクタにより複数の抵抗の 1つを他の 1つに切換えられるようにすれば
、この発明は、各出力端子の出力電流値が仕様範囲にあるか否かの判定が容易に でき、各出力端子の出力電流の測定時間を短縮することができる。
また、コンパレータを ICに内蔵するようにすれば、この発明は、各出力端子の出力 電流値が適正か否かに関係する判定結果をそのまま論理値で出力することができる さらに、複数のスィッチ回路として各出力端子対応に設けられているパッシブマトリ ックス型の有機 ELパネルにおける OEL素子のリセットスィッチを利用すれば、あるい は駆動電流を電圧値で記憶するァクディブマトリックス型のピクセル回路のコンデン サの同様なリセットスィッチを利用すれば、この発明は、それぞれの出力端子に一端 が接続されたスィッチ回路を特別に設ける必要はなくなるので、簡単な回路として出 力電流値のテスト回路を設けることができる。これにより ICとしての回路規模の増加を 抑えることができる。
その結果、この発明は、有機 ELパネルの駆動回路 (ドライバ IC)の各出力端子に ついて、各カラムピン (各出力端子）に出力される電流値が適正か否かのテストを所 定のタイミングで行うことができ、テスト時間を短縮をすることができる。
発明を実施するための最良の形態
図 1は、この発明の有機 ELパネルの駆動回路を適用した一実施例のブロック図で ある。
図 1において、 10は、有機 ELパネルにおける有機 EL駆動回路としてのカラム ICド ライバ（以下カラムドライノく）である。このカラムドライバ 10は、出力端子 XI, X2, · ' ·Χη に対応して設けられた D/A4と出力段電流源 5とを有している。出力段電流源 5は、 トランジスタ Ql, Q2のカレントミラー回路で構成され、 D/A4により電流駆動されて 各出力端子 X (出力端子 XI, X2，〜Xnを代表して以下出力端子 Xで説明）に接続さ れた OEL素子 19に駆動電流を出力する。
D/A4は、カラムピン対応に表示データ DATと基準駆動電流 Irとを受けて、基準 駆動電流に従って表示データ DATを DZA変換してカラムピン対応に駆動電流を 生成して出力段電流源 5を駆動する。なお、表示データ DATは、 MPU11によりレジ スタ 6にセットされたデータがそれぞれの DZA4に分配されたものである。
[0008] 各出力端子 Xには、それぞれリセットスィッチ SWが設けられている。このリセットスィ ツチ SWは、 Pチャネル MOSトランジスタ Tpで構成され、各トランジスタ Τρのソースは 、それぞれ出力端子 Xに接続され、各トランジスタ Tpのドレインは、接続ライン 13に共 通に接続され、この接続ライン 13を介してセレクタ 2の入力とコンパレータ 9の入力に 接続されている。コンパレータ 9の出力は、接続ライン 14を介して出力端子 14aに接 続されている。
1は、テスト回路であって、セレクタ 2と、シフトレジスタ 3、分周回路 7、ナンドゲート 8 、そしてコンパレータ 9とからなる。
[0009] セレクタ 2は、抵抗 Ra,抵抗 Rbとツエナーダイオード DZRのいずれかの一方の端子 を選択するものであって、抵抗 Ra,抵抗 Rbとツエナーダイオード DZRの他方の端子 はグランド GNDに接続されている。
抵抗 Ra,抵抗 Rbの抵抗値を Ra, Rbとすると、 Ra>Rbであり、 Raと Rbの抵抗値は、 各前記出力端子 Xに出力される電流値がこれら抵抗の 1つに流れたときに、電流値 が適正である範囲の上限値の電圧と下限値の電圧をこれら抵抗がそれぞれ発生す るように選択されてレ、る。ここでは、抵抗 Raが上限値の電圧を、抵抗 Rbが下限値の 電圧を発生する。
シフトレジスタ 3は、分周回路 7から分周されたクロック信号 CK (以下クロック CK)を 受けて入力された 1ビットデータ（"1")をシフトすることで、分周されたクロック CKに応 じてリセットスィッチ SWを順次選択して選択されたスィッチを ONにするスィッチ走查 回路であり、それにより各出力端子 Xのうちの 1つを順次選択する。
分周回路 7は、コントロール回路 12から出力されるクロック CLK信号 (以下クロック C LK)を分周して分周されたクロック CKを発生し、接続ライン 15を介してシフトレジスタ 3に分周されたクロック CKを供給する。さらに、接続ライン 16、出力端子 16aを介して 外咅に分周されたクロック CKを出力する。このクロック CKは、通常の動作クロック CL Kよりも低いものであり、コントロール回路 12は、このクロック CKを各出力端子 X (リセ ットスィッチ SW)を走查する数分だけ発生させる。
[0010] ナンドゲート 8は、シフトレジスタ 3の各段に対応して設けられていて、シフトレジスタ
3の各段の出力がナンドゲート 8を介して各トランジスタ Tpのうち対応するトランジスタ のゲートにそれぞれ出力される。さらに、各段に対応するそれぞれのナンドゲート 8の 他方の入力には、コントロール回路 12から入力端子 17a,接続ライン 17を介してリセ ットコントロールパルス RSが加えられる。
なお、リセットコントロールパルス RSは、パッシブマトリックス型の有機 ELパネルの 駆動では、水平 1ラインの走査期間に相当する表示期間と帰線期間に相当するリセ ット期間（垂直方向の走査切換期間）とを切り分ける信号となり、カラム側の駆動にお いては、水平 1ラインの走査期間と帰線期間を切り分けるタイミングコントロール信号 と同じ信号である。
コンパレータ 9は、可変電圧発生回路 9aを有し、これが発生する基準電圧 Vref¾r ( 一)入力に受け、（+ )入力が共通の接続ライン 13に接続されている。可変電圧発生 回路 9aは、 MPU11からデータを受けて比較基準電圧 Vref¾r発生するプログラマブ ル電圧発生回路であり、これにより発生する比較電圧 Vrefは、電流値が適正である 範囲の上限値の電圧と下限値の電圧の間の電圧に設定される。それは、通常は、（ 上限値の電圧 +下限値の電圧） /2の電圧である。そこで、コンパレータ 9は、入力 電圧がこの比較電圧 Vreはり等しいか、高いときに" H"を発生し、低いときに" L"を発 生する。なお、可変電圧発生回路 9aは、 MPU11から設定データを受けて比較電圧 Vref¾r発生する。
[0011] MPU11力、ら選択信号 SELを受けていないとき、すなわち、選択信号 SELが" 00" のときに、セレクタ 2は、ッヱナ一ダイオード DZRを選択（図示）している。各ナンドゲー ト 8は、一方の入力にリセットコントロールパルス RSをコントロール回路 12から入力端 子 17a、接続ライン 17を介して受ける。他方の入力にはシフトレジスタ 3の各段の出 力をそれぞれが受けて、その各出力をそれぞれにトランジスタ Tpに送出する。そこで 、リセットコントロールパルス RSが HIGIHレベル（"H", "H"有意）で、シフトレジスタ 3の各段の出力力 S"H"のときに各ナンドゲート 8に" L"が発生してこれが各トランジス タ Tpのゲートにそれぞれ出力されてそれぞれのトランジスタ Tpが ONになる。それ以 外のときには各トランジスタ Tpは OFFである。
シフトレジスタ 3は、電源投入時の初期状態では、分周回路 7からのクロック CKを受 けて MPU11からオールビッド '1"がセットされ、各段に" が設定される。そこで、シ フトレジスタ 3の各段の出力力 S"H"となり、リセットコントロールパルス RS力 H'，のリセ ット期間に各ナンドゲート 8から" L"の信号が各トランジスタ Tpのゲートにそれぞれカロ えられて、各出力端子 Xがリセット期間に ONした各トランジスタ Tp，接続ライン 13、セ レクタ 2を介して同時にツエナーダイオード DZRの電圧になって、 OEL素子 19が定 電圧リセット（プリチャージ）される。なお、このときには OEL素子 19の陰極側は、ロー 側走查により所定のタイミングでグランド GNDに接続される。
[0012] セレクタ 2は、 MPU11がテストモードに設定されたときに、 MPU11から入力端子 1 8a,接続ライン 18を介して選択信号 SELを受ける。この選択信号 SELに応じて抵抗 Ra,抵抗 Rbのうちの 1つが選択される。なお、選択信号 SELは、例えば、 2ビットの信 号、 "10", "01 "であり、これらに応じてセレクタ 2は、抵抗 Ra,抵抗 Rbの順で選択す る。選択信号 SELが発生しないときには、この信号は" 00"である。このときには前記 したようにセレクタ 2は、ツエナーダイオード DZRを選択している。
MPU11がテストモードに設定されるのは、各出力端子 Xに出力される出力電流値 が適正か否かのテストが合否判定装置 20により行われるときであり、 MPU11は、外 部から割込み端子に所定の割込み信号を受けてテストモードに入る。
このとき、 MPU11は、シフトレジスタ 3の初段に" 1 "をセットする。さらに、外部から の割込み信号に応じてセレクタ 2に対して抵抗 Ra，抵抗 Rbのいずれかを選択する選 択信号 SELを発生する。この選択信号 SELは、分周回路 7にも加えられて、分周回 路 7をイネ一ブルにする。このとき分周回路 7は、選択信号 SELの 2ビットをオアした 信号 "1"をィネーブル信号として受ける。
[0013] その結果、所定の割込み信号を受けて MPU11がテストモードに入ると、カラムドラ ィバ 10が動作状態にされ、 D/A4に所定の表示データが設定され、各出力段電流 源 5から各出力端子 Xに駆動電流が出力される。さらに、このときに、抵抗 Ra,抵抗 R bのうちの 1つが選択信号 SELの値に応じて選択され、選択された抵抗の抵抗値に 応じて出力電流値を変換した電圧がコンパレータ 9の（+ )入力に加えられる。
コンパレータ 9は、クロック CKに応じて順次選択される各出力端子 Xの出力電流に 対応する電圧値の比較結果を出力端子 14aから合否判定装置 20へと送出する。こ のとき、クロック CKも出力端子 16aから合否判定装置 20へ送出される。
合否判定装置 20は、 LED点灯回路 21、赤色 LED22、そして緑色 LED23とから なる。 LED点灯回路 21は、シフトレジスタと各桁の出力を受けるナンドゲート，オアゲ ート等からなり、 MPU11から選択信号 SELを受け、さらに分周されたクロック CKを 出力端子 16aから受けて、クロック CKに同期して、コンパレータ 9の出力をシフトレジ スタに受けて分周されたクロック CKに応じてシフトし、コンパレータ 21の" H"、 "L"の 判定結果を分周されたクロック CKに応じて記憶していく。さらに記憶された判定結果 を読出してオアゲートを介して赤色 LED22を点灯し、ナンドゲートを介して緑色 LE D23を点灯する。すなわち、合否判定装置 20は、選択信号 SELの値が" 10"であり 、セレクタ 2が上限値の抵抗 Raを選択しているときには、クロック CKを受けているとき に" H"が 1つでもあればオアゲートが" H"となり、これにより赤色 LED22を点灯する。 合否判定装置 20は、クロック CKを受けているときにすべて" L"のときにはナンドゲー トが" H"となり、これにより緑色 LED23を点灯する。選択信号 SELの値が逆に" 01" であり、下限値の抵抗 Rbを選択しているときには、それぞれのゲート出力をインバー タを介して出力ことで、合否判定装置 20は、前記と逆の点灯動作をさせる。すなわち 、すべて" H"のときにはナンドゲート，インバータを経て緑色 LED23を点灯し、 "L" 力 つでもあればオアゲート，インバータを経て赤色 LED22を点灯する。
そこで、 MPU11がテストモードになっているときに、 MPU11は、オペレータによる 割込み信号に応じて選択信号 SELの値" 10"を発生させてセレクタ 2に抵抗 Raを選 択させて分周回路 7とシフトレジスタ 3とを動作させ、コントロール回路 12を駆動してそ のクロック CLKに応じてリセットスィッチ SW (各出力端子 X)を走查する。このときに赤 色 LED22が点灯せずに緑色 LED23が点灯したときには、オペレータによる次の割 込み信号に応じて MPU11は、選択信号 SELの値" 01 "を発生させてセレクタ 2に抵 抗 Rbを選択させて分周回路 7とシフトレジスタ 3とを動作させてリセットスィッチ SW (各 出力端子 X)を走査する。このときに赤色 LED22が点灯せずに緑色 LED23が点灯 したときには、各出力端子 Xへ出力される出力電流は、設計仕様に適合してカラムド ライバ 10は合格 (G)となる。一方、リセットスィッチ SW (各出力端子 X)を走査したとき に赤色 LED22が点灯したときにはカラムドライバ 10は、不合格 (NG)となる。
なお、このテストにおいて、 D/A4に設定される表示データは、例えば、最大輝度 に対応する表示データ、中間的な輝度に対応する表示データ等を選択することがで きる。それに応じて抵抗 Ra,抵抗 Rbの抵抗値を選択するようにしてもよい。
[0015] ところで、前記のコンパレータ 9は、オペアンプ等で構成し、低入力インピーダンス のものとする。コンパレータ 9のインピーダンスが高いときには、ダミーの電流を流して おいてコンパレータ 9の入力容量を出力電流で充電しておき、検査に入るとよレ、。こ れは、例えば、 1回目の検查をダミー検查として、検查を連続して 2回行えば可能に なる。なお、コンパレータ 9は、 IC内部ではなぐ合否判定装置 20側に設けられてい てもよレ、。この場合、 IC内部のコンパレータ 9は、 A/D変換回路に換えることができ る。この A/D変換回路により各出力端子 Xの出力電流に対応する変換電圧値をデ ジタル値として IC外部に出力することができる。この場合には、合否判定装置 20側 にデジタルコンパレータ等を設けるとよレ、。
このように変換電圧値をデジタル値で出力する場合には、 D/A4に設定される表 示データ値が変更されても合否判定装置 20側にデジタルコンパレータの判定値が それに応じて変更さればよい。これにより抵抗 Ra,抵抗 Rbの抵抗値は固定値にする こと力 Sできる。
さらに、合否判定装置 20は、 LED点灯回路 21、赤色 LED22、緑色 LED23に換 えて、メモリと MPUとで構成して、コンパレータ 9の出力値あるいは前記の AZD変換 回路のデジタル値の出力を一旦メモリに記憶しておき、データ処理により比較判定し てデバイス（ドライバ IC)の合否判定をするものであってもよい。この場合には、高速 処理が可能であるので、クロック CLKを分周回路 7で分周する必要はない。
産業上の利用可能性
[0016] 以上説明してきたが、実施例では、出力電流を切換える各スィッチとしてリセットスィ ツチ swを利用している力 この発明は、出力電流値のテストのために別途、各出力 端子にスィッチ回路をそれぞれ設けてもよい。
また、実施例では、パッシブマトリックス型の OEL素子 19の端子電圧をリセットする リセットスィッチ SWを利用してこれを走査し、各出力端子 Xに出力される出力電流を 順次選択してしている力 この OEL素子 19に換えてァクディブマトリックス型の各ピク セル回路の電流値を記憶するコンデンサが選択されてもよい。この場合には、前記の リセットスィッチは、ピクセル回路のコンデンサの端子電圧をリセットするリセットスイツ チ SWになる。
なお、ァクディブマトリックス型有機 EL表示パネルにおけるピクセル回路のコンデン サのリセット電圧は、電源電圧 + Vccなる場合もある。また、パッシブマトリックス型有 機 EL表示パネルにおけるリセット電圧は、グランド電位の場合もある。
実施例では、 R, G, Bの区別をして説明していなが、この発明は、 R， G， Bのそれ ぞれの各カラムラインあるいはデータ線へ電流を出力する各出力端子 Xがシフトレジ スタ 3により順次スィッチ回路を介して選択されるような構成を採ることができる。 R, G , Bそれぞれにリセットコントロールパルス RSを発生させるときには、シフトレジスタ 3 は、 R, G, Bに対応して 3個必要になる力 これら 3個のシフトレジスタは、 1つに接続 された 1個のシフトレジスタとされ、制御されてもよレ、。
図面の簡単な説明
[0017] [図 1]図 1は、この発明の有機 ELパネルの駆動回路を適用した一実施例のブロック 図である。
符号の説明
[0018] 1…テスト回路、 2…セレクタ、
3…シフトレジスタ、 変換回路（D/A)、
5…出力段電流源、 6…レジスタ、 7…分周回路、
8…ナンドゲート、 9…コンパレータ、
11 " 'MPU、 12…コントロール回路、
13— 18…接続ライン、 19〜有機£し素子（〇£し素子）、 …合否判定装置、 21—LED点灯回路、 …赤色: LED、 23…緑色 LED。

Claims

請求の範囲
[1] それぞれの出力端子を介して有機 ELパネルの複数のカラムラインあるいは複数の データ線へそれぞれ駆動電流を出力する複数の電流源を有する IC化された有機 E Lパネルの駆動回路にぉレ、て、
複数の抵抗と複数のスィッチ回路とセレクタとスィッチ走查回路とを備え、 前記複数のスィッチ回路は、それぞれの前記出力端子に一端がそれぞれ接続され かつ他端が共通に接続され、
前記複数の抵抗は所定の電位ラインに一端が接続され、
前記セレクタは、前記複数のスィッチ回路の前記共通に接続された他端を前記複 数の抵抗のそれぞれの他端の 1つに選択的に接続し、
前記スィッチ走査回路は、前記複数のスィッチ回路の 1つを順次所定のタイミング で選択して ONにし、
前記スィッチ回路と前記セレクタと前記スィッチ走査回路とが前記 ICに内蔵され、 各前記出力端子の出力電流を検査するために前記セレクタにより選択された前記複 数の抵抗の 1つにより前記出力電流が電圧値に変換され、前記スィッチ走査回路の 走查に応じて順次発生する前記変換された電圧値が前記 ICから出力される有機 EL パネルの駆動回路。
[2] 前記スィッチ走查回路は、前記 ICの外部からクロック信号を受けてこのクロック信号 に応じて前記複数のスィッチ回路の 1つを順次〇Nにする走查を行う請求項 1記載の 有機 ELパネルの駆動回路。
[3] さらに分周回路を有し、前記クロック信号は前記分周回路で分周され、前記スイツ チ走查回路は、前記走査を前記分周されたクロック信号に応じて行い、前記分周さ れたクロック信号とともに前記変換された電圧値が前記 ICから出力される請求項 2記 載の有機 ELパネルの駆動回路。
[4] さらに、前記 ICに内蔵され前記変換された電圧値を受けてこれを所定の電圧と比 較するコンパレータを有し、前記コンパレータの比較結果が前記電圧値に換えて前 記分周されたクロック信号とともに前記 ICから出力され、前記セレクタにより前記複数 の抵抗の 1つ力 他の 1つに選択が切換えられて前記コンパレータの比較結果が前 記分周されたクロック信号とともに前記 ICから出力される請求項 3記載の有機 ELパ ネルの駆動回路。
[5] さらに、前記 ICに内蔵され前記変換された電圧値をデジタル値に変換する A/D 変換回路を有し、前記 A/D変換回路の変換デジタル値が前記電圧値に換えて前 記クロック信号とともに前記 ICから出力され、前記セレクタにより前記複数の抵抗の 1 つから他の 1つに選択が切換えられて前記変換デジタル値が前記クロック信号ととも に前記 ICから出力される請求項 2記載の有機 ELパネルの駆動回路。
[6] 前記セレクタは、前記 ICの外部から選択信号を受けてこの選択信号に応じて前記 複数の抵抗の 1つを選択する請求項 4または 5記載の有機 ELパネルの駆動回路。
[7] さらに、前記複数の抵抗は、各前記出力端子に出力される電流値が適正か否かを 判定するためにそれぞれ所定値に選択され、前記スィッチ走查回路はシフトレジスタ を有する請求項 2乃至 6のうちのいずれ力、 1項記載の有機 ELパネルの駆動回路。
[8] それぞれの前記抵抗の前記所定値は、各前記出力端子に出力される電流値が適 正である範囲の上限値と下限値にそれぞれ対応している請求項 7記載の有機 ELパ ネルの駆動回路。
[9] さらに、前記セレクタと前記所定の電圧ラインとの間に設けられた定電圧発生回路 を有し、前記所定の電位ラインはグランドラインであり、前記セレクタは、通常状態で は、前記定電圧回路を選択して前記複数のスィッチ回路の共通に接続された前記他 端を前記定電圧回路に接続し、前記選択信号を受けて前記複数の抵抗の 1つを選 択する請求項 6項記載の有機 ELパネルの駆動回路。
[10] 前記有機 ELパネルは、パッシブマトリックス型有機 ELパネルであり、前記複数のス イッチ回路は、前記有機 ELパネルの有機 EL素子の端子電圧をリセットするリセットス イッチである請求項 9項記載の有機 ELパネルの駆動回路。
[11] 前記有機 ELパネルは、ァクディブマトリックス型有機 ELパネルであり、前記複数の スィッチ回路は、前記ァクディブマトリックス型有機 ELパネルのピクセル回路のコンデ ンサの端子電圧をリセットするリセットスィッチである請求項 9項記載の有機 ELパネル の駆動回路。
[12] 請求項 1一 11のいずれかの項記載の有機 ELパネルの駆動回路と前記有機 ELパ ネルとを有する有機 EL表示装置。
[13] 請求項 1一 11のいずれかの項記載の有機 ELパネルの駆動回路の前記 ICから出 力される前記変換された電圧値あるいはこれに対応する信号を受けて前記有機 EL パネルの駆動回路のそれぞれの前記出力端子についての前記駆動電流の値が適 正か否かの検查をする有機 ELパネル駆動回路の検查装置。
[14] 請求項 4項記載の有機 ELパネルの駆動回路の前記コンパレータが前記 ICの外部 に設けられた請求項 13項記載の有機 ELパネル駆動回路の検査装置。
[15] 請求項 5項記載の有機 ELパネルの駆動回路の前記 DZA変換回路が前記 ICの 外部に設けられた請求項 13項記載の有機 ELパネル駆動回路の検査装置。
PCT/JP2005/005123 2004-03-24 2005-03-22 有機ｅｌパネルの駆動回路、有機ｅｌ表示装置および有機ｅｌパネル駆動回路の検査装置 WO2005091265A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/593,781 US7446737B2 (en) 2004-03-24 2005-03-22 Organic EL panel driving circuit, organic EL display device and organic EL panel driving circuit inspecting device
JP2006511272A JP4972402B2 (ja) 2004-03-24 2005-03-22 有機ｅｌパネルの駆動回路、有機ｅｌ表示装置および有機ｅｌパネル駆動回路の検査装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004087013 2004-03-24
JP2004-087013 2004-03-24

Publications (1)

Publication Number Publication Date
WO2005091265A1 true WO2005091265A1 (ja) 2005-09-29

Family

ID=34993933

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/005123 WO2005091265A1 (ja) 2004-03-24 2005-03-22 有機ｅｌパネルの駆動回路、有機ｅｌ表示装置および有機ｅｌパネル駆動回路の検査装置

Country Status (6)

Country Link
US (1) US7446737B2 (ja)
JP (1) JP4972402B2 (ja)
KR (1) KR100803843B1 (ja)
CN (1) CN1934610A (ja)
TW (1) TW200540773A (ja)
WO (1) WO2005091265A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI221268B (en) * 2001-09-07 2004-09-21 Semiconductor Energy Lab Light emitting device and method of driving the same
JP4941906B2 (ja) * 2004-05-12 2012-05-30 ローム株式会社 有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置
JP4600147B2 (ja) * 2005-05-20 2010-12-15 エプソンイメージングデバイス株式会社 検査回路、電気光学装置および電子機器
KR100833755B1 (ko) * 2007-01-15 2008-05-29 삼성에스디아이 주식회사 원장검사 장치 및 방법
US9288861B2 (en) * 2011-12-08 2016-03-15 Advanced Analogic Technologies Incorporated Serial lighting interface with embedded feedback
CN112349338A (zh) * 2020-11-24 2021-02-09 普冉半导体(上海)股份有限公司 存储器存储单元特性分析电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000275610A (ja) * 1999-03-26 2000-10-06 Casio Comput Co Ltd 液晶表示装置及びその検査方法
JP2004177514A (ja) * 2002-11-25 2004-06-24 Oki Electric Ind Co Ltd 表示駆動回路
JP2004295081A (ja) * 2003-03-07 2004-10-21 Canon Inc 駆動回路及びそれを用いた表示装置、及び駆動回路の評価方法
JP2005062836A (ja) * 2003-07-28 2005-03-10 Rohm Co Ltd 有機ｅｌ駆動回路およびこの駆動回路の駆動電流の適否検査方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05165433A (ja) * 1991-12-16 1993-07-02 Fujitsu Ltd 液晶表示装置の駆動回路
US5444390A (en) * 1994-02-02 1995-08-22 Texas Digital Systems, Inc. Means and method for sequentially testing electrical components
JPH11338561A (ja) * 1998-05-28 1999-12-10 Tdk Corp 定電流駆動装置
US6762735B2 (en) * 2000-05-12 2004-07-13 Semiconductor Energy Laboratory Co., Ltd. Electro luminescence display device and method of testing the same
JP3437152B2 (ja) * 2000-07-28 2003-08-18 ウインテスト株式会社 有機ｅｌディスプレイの評価装置および評価方法
JP3649658B2 (ja) * 2000-09-14 2005-05-18 シャープ株式会社 Ｌｅｄ表示装置及びその検査方法
JP2003150107A (ja) * 2001-11-09 2003-05-23 Sharp Corp 表示装置およびその駆動方法
JP3868836B2 (ja) 2002-03-27 2007-01-17 ローム株式会社 有機ｅｌ駆動回路および有機ｅｌ表示装置
TWI277027B (en) * 2003-07-28 2007-03-21 Rohm Co Ltd Organic EL panel drive circuit and propriety test method for drive current of the same organic EL element drive circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000275610A (ja) * 1999-03-26 2000-10-06 Casio Comput Co Ltd 液晶表示装置及びその検査方法
JP2004177514A (ja) * 2002-11-25 2004-06-24 Oki Electric Ind Co Ltd 表示駆動回路
JP2004295081A (ja) * 2003-03-07 2004-10-21 Canon Inc 駆動回路及びそれを用いた表示装置、及び駆動回路の評価方法
JP2005062836A (ja) * 2003-07-28 2005-03-10 Rohm Co Ltd 有機ｅｌ駆動回路およびこの駆動回路の駆動電流の適否検査方法

Also Published As

Publication number Publication date
JPWO2005091265A1 (ja) 2008-02-07
KR100803843B1 (ko) 2008-02-14
KR20060135862A (ko) 2006-12-29
JP4972402B2 (ja) 2012-07-11
CN1934610A (zh) 2007-03-21
TW200540773A (en) 2005-12-16
US7446737B2 (en) 2008-11-04
US20070152935A1 (en) 2007-07-05

Similar Documents

Publication Publication Date Title
US7859268B2 (en) Method of testing driving circuit and driving circuit for display device
US6815975B2 (en) Inspection method and inspection device for active matrix substrate, inspection program used therefor, and information storage medium
US6972755B2 (en) Driver circuit for a display device
US11508274B2 (en) Display panel driving device
US8026889B2 (en) Drive circuit of display device and method of testing the same
KR100485739B1 (ko) 반도체 집적회로의 검사방법 및 그 검사장치
JP4972402B2 (ja) 有機ｅｌパネルの駆動回路、有機ｅｌ表示装置および有機ｅｌパネル駆動回路の検査装置
KR20180014308A (ko) 유기발광표시패널, 유기발광표시장치, 구동 회로, 컨트롤러 및 구동방법
US20100321367A1 (en) Display driver and threshold voltage measurement method
KR20020014985A (ko) 어레이 기판의 검사 방법
KR100682001B1 (ko) 반도체 장치 및 그 시험 방법
JP3951560B2 (ja) 信号供給装置及びその検査方法、並びにそれを用いた半導体装置及びデータ線駆動ｉｃ
US20100091009A1 (en) Display driving circuit and test method
US20080238905A1 (en) Driver circuit of display unit separating amplifier and output terminal in response to test signal and method of controlling the same
KR100824158B1 (ko) 반도체 장치 및 반도체 장치의 시험 방법
WO2006120853A1 (ja) 試験装置、試験方法、および半導体デバイス
CN116110329A (zh) Vf检测补偿电路、驱动芯片及显示设备
JP3553509B2 (ja) 半導体集積回路及びその検査方法
JP2000162281A (ja) 半導体集積回路装置
JP2000165244A (ja) 半導体集積回路装置
JP3806333B2 (ja) 半導体集積回路、半導体集積回路の試験装置、及び半導体集積回路の試験方法
US20220366823A1 (en) Pixel sensing circuit and integrated circuit
JP2011075334A (ja) 半導体集積回路及びそのテスト方法
JP2005265612A (ja) テスト回路
KR20090023941A (ko) 테스트 비용을 절감할 수 있는 디스플레이 장치용 구동집적회로 및 그 테스트 방법

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 200580009150.8

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2006511272

Country of ref document: JP

Ref document number: 10593781

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

WWE Wipo information: entry into national phase

Ref document number: 1020067020593

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 1020067020593

Country of ref document: KR

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 10593781

Country of ref document: US