WO2005076144B1 - Dispositif electronique et procedes d'interruption d'un processeur contenu dans ledit dispositif - Google Patents

Dispositif electronique et procedes d'interruption d'un processeur contenu dans ledit dispositif

Info

Publication number
WO2005076144B1
WO2005076144B1 PCT/EP2005/050594 EP2005050594W WO2005076144B1 WO 2005076144 B1 WO2005076144 B1 WO 2005076144B1 EP 2005050594 W EP2005050594 W EP 2005050594W WO 2005076144 B1 WO2005076144 B1 WO 2005076144B1
Authority
WO
WIPO (PCT)
Prior art keywords
pin
interrupt
peripheral device
signal processor
data
Prior art date
Application number
PCT/EP2005/050594
Other languages
English (en)
Other versions
WO2005076144A2 (fr
WO2005076144A3 (fr
Filing date
Publication date
Priority claimed from GB0402879A external-priority patent/GB2411013B/en
Application filed filed Critical
Publication of WO2005076144A2 publication Critical patent/WO2005076144A2/fr
Publication of WO2005076144A3 publication Critical patent/WO2005076144A3/fr
Publication of WO2005076144B1 publication Critical patent/WO2005076144B1/fr

Links

Abstract

L'invention concerne un procédé de lecture de données à partir d'une unité périphérique (126) via une interface à un fil (128) au moyen d'une broche GPIO (202) connectée à une broche d'interruption (204) sur un processeur de signaux (108) qui consiste à initialiser la broche GPIO (202) comme une entrée et à mettre en oeuvre un temporisateur d'interruption en réponse à l'identification d'un événement d'interruption. Le procédé consiste, en outre, à réguler le temporisateur afin d'identifier une heure de bit de départ (404); et à lire des données (402) à partir de l'interface à un fil (128) une fois l'heure de bit de départ (404) atteinte. L'invention concerne également un procédé d'écriture de données sur une telle interface à un fil et un dispositif électronique comprenant une interface à un fil. Ainsi, à condition que la broche GPIO soit couplée à une broche d'interruption (une broche d'interruption de panne d'électricité FIQ), une interface à un fil peut être utilisée à la fois dans le mode de fonctionnement de lecture et d'écriture par liaison du temporisateur au mécanisme d'interruption et commande des niveaux de polarité sur l'interface à un fil.
PCT/EP2005/050594 2004-02-10 2005-02-10 Dispositif electronique et procedes d'interruption d'un processeur contenu dans ledit dispositif WO2005076144A2 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB0402879A GB2411013B (en) 2004-02-10 2004-02-10 Electronic device and methods of interrupting a processor therein
GB0402879.1 2004-02-10

Publications (3)

Publication Number Publication Date
WO2005076144A2 WO2005076144A2 (fr) 2005-08-18
WO2005076144A3 WO2005076144A3 (fr) 2005-11-24
WO2005076144B1 true WO2005076144B1 (fr) 2006-01-26

Family

ID=32011614

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2005/050594 WO2005076144A2 (fr) 2004-02-10 2005-02-10 Dispositif electronique et procedes d'interruption d'un processeur contenu dans ledit dispositif

Country Status (2)

Country Link
GB (1) GB2411013B (fr)
WO (1) WO2005076144A2 (fr)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI398755B (zh) * 2006-12-22 2013-06-11 Hon Hai Prec Ind Co Ltd 嵌入式系統恢復方法
CN101923525B (zh) * 2010-08-11 2012-02-29 清华大学 一种带事件捕获功能的通用目的输入输出电路
US8954628B2 (en) * 2012-06-05 2015-02-10 Htc Corporation Portable device and peripheral extension dock
US8930586B2 (en) 2013-04-03 2015-01-06 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Identification of electronic devices operating within a computing system
CN104460406B (zh) * 2014-10-13 2017-04-26 深圳市江波龙电子有限公司 单线通信的方法及基于单线通信的单片机固件升级方法
CN111858426B (zh) * 2020-06-05 2022-03-15 深圳市共济科技股份有限公司 一种电子标签读写***及方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5978927A (en) * 1996-03-05 1999-11-02 Dallas Semiconductor Corporation Method and system for measuring a maximum and minimum response time of a plurality of devices on a data bus and adapting the timing of read and write time slots
US5862354A (en) * 1996-03-05 1999-01-19 Dallas Semiconductor Corporation Universal asynchronous receiver/transmitter (UART) slave device containing an identifier for communication on a one-wire bus
SE520126C2 (sv) * 1997-12-11 2003-05-27 Axis Ab I/U-Processor och metod för styrning av periferienheter
US6608571B1 (en) * 2001-05-16 2003-08-19 Globespanvirata, Inc. System and method for communicating over a one-wire bus

Similar Documents

Publication Publication Date Title
US8686757B2 (en) Apparatus and method for selectively enabling and disabling a squelch circuit across AHCI and SATA power states
JP4773742B2 (ja) ２線チップ間インターフェース
WO2005076144B1 (fr) Dispositif electronique et procedes d'interruption d'un processeur contenu dans ledit dispositif
EP1811395A1 (fr) Contrôleur hôte
US20100088454A1 (en) Bridging device with power-saving function
JP3795725B2 (ja) 電子機器
US11829626B2 (en) Storage device and operating method of storage device
RU2416819C2 (ru) Способ, компьютерный программный продукт и устройство для соединения с картой памяти
US9418033B2 (en) Using USB signaling to trigger a device to enter a mode of operation
EP2207101A1 (fr) Procédé et dispositif pour une interface parallèle
US9182920B2 (en) Channel activating method and peripheral device performing the same
US7607579B2 (en) Information processing apparatus
JP2002297275A (ja) データ転送装置、コンピュータ装置、デバイス、ドッキングステーション
WO2005076144A3 (fr) Dispositif electronique et procedes d'interruption d'un processeur contenu dans ledit dispositif
US20060143319A1 (en) Method of establishing communication between a usb device and a host
US20090037630A1 (en) Information processing apparatus and smi processing method thereof
US9824046B2 (en) Using USB signaling to trigger a device to enter a mode of operation
CN107608927B (zh) 一种支持全功能的lpc总线主机端口的设计方法
US7571266B2 (en) Peripheral device in a computerized system and method
KR101109600B1 (ko) 직접 메모리 접근 제어를 이용한 데이터 전송 방법 및 그장치
US6530048B1 (en) I2C test single chip
US7509439B2 (en) Method for maintaining register integrity and receive packet protection during ULPI PHY to LINK bus transactions
EP3433751A1 (fr) Informations de dispositifs connectés
CN111984577A (zh) 烧录控制***以及烧录控制方法
CN100592258C (zh) 支持自启动的存储卡