WO2005039002A1 - 平均パワー検出回路、レーザーダイオード駆動回路及び光送信モジュール - Google Patents
平均パワー検出回路、レーザーダイオード駆動回路及び光送信モジュール Download PDFInfo
- Publication number
- WO2005039002A1 WO2005039002A1 PCT/JP2004/015647 JP2004015647W WO2005039002A1 WO 2005039002 A1 WO2005039002 A1 WO 2005039002A1 JP 2004015647 W JP2004015647 W JP 2004015647W WO 2005039002 A1 WO2005039002 A1 WO 2005039002A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- signal
- circuit
- average power
- power detection
- detection circuit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
- H01S5/068—Stabilisation of laser output parameters
- H01S5/0683—Stabilisation of laser output parameters by monitoring the optical output parameters
Definitions
- the present invention relates to a circuit for driving a laser diode for transmitting an optical signal to an optical fiber in optical communication, and in particular, to an average power used for controlling a laser output light power, an extinction ratio, and the like in a laser diode driving circuit.
- the present invention relates to a detection circuit, a laser diode driving circuit and a light transmission module using the same. Background art
- a laser diode (hereinafter referred to as LD) is usually driven by a laser diode (LD) based on a laser diode signal received by a photodiode disposed near the LD.
- Current feedback control is performed. If the optical signal emitted by the LD is a burst (data generated intermittently for a short period of time), a circuit that calculates the average value of the feedback signal only during the burst period is required in this control process. .
- the method of detecting the average value is roughly classified into two.
- One is to detect the maximum and minimum values of the input signal (in this case, the feedback signal from the photodiode) and calculate the average of these values (ie, 1 Z 2 of the sum).
- the mark ratio of the burst (the ratio of 1 to the sum of 0 and 1 of the data composing the burst) is 1 Z 2.
- Patent Document 1 Japanese Patent Application Laid-Open No. 6-85363 (paragraphs 017 to 018, Fig. 2)
- Patent Document 2 Japanese Unexamined Patent Application Publication No. 2000-9042 (Paragraph 002, Figures 2, 3)
- Patent Document 3 Japanese Patent No. 2932100 (Paragraph 0, 42, FIGS. 2, 3) Disclosure of the Invention
- the conventional average power detection method has the following problems.
- FIG. 7A is a diagram showing waveform examples of an input signal (feedback burst signal) and an output signal (Pave) of the integrator when the time constant of the integrator is reduced by / J.
- FIG. 7B is a diagram in which the feedback burst signal is removed from FIG. 7A for easy viewing.
- the output (Pave) of the integrator approaches the theoretical average value at an early stage, but then rises and falls depending on the signal pattern.
- FIG. 8A shows an example of the waveforms of the integrator input signal (feedback burst signal) and output signal when a large time constant is selected to avoid this problem.
- FIG. 8B is a diagram in which the feedback burst signal has been removed from FIG. 8A for clarity.
- the output of the integrator (Pave) is smooth, but it takes too long to reach the theoretical average, and the IE is not sufficient for short burst signals. Can not get a good average power.
- the invention according to claim 1 is an average power detection circuit that includes an integration circuit and outputs an average value of a burst signal intermittently supplied to an input terminal of the integration circuit.
- An opening / closing switch circuit connected in series or in parallel with the resistance element, wherein the opening / closing switch circuit changes at the first time point at which a predetermined time has elapsed from the start of the burst signal, Is configured to change from ON to OFF.
- the invention according to claim 2 is the average power detection circuit according to claim 1, wherein the average power detection circuit is connected to an output terminal of the integration circuit, and at a second time when a second predetermined time has elapsed from the time.
- the apparatus further includes a sample and hold circuit that samples an output signal of the integration circuit according to the changing sample control signal and that holds the sampled value as the average value.
- the invention according to claim 3 is the average power detection circuit according to claim 1, further comprising an opening / closing control unit that detects the start of the burst signal and outputs the opening / closing control signal. .
- an open / close control unit that detects a start of the burst signal and outputs the open / close control signal, and outputs the sample control signal.
- the invention according to claim 5 is the average power detection circuit according to claim 4, wherein the sample control unit includes a unit that outputs a pulse signal starting at the second time point as the sample control signal.
- the opening / closing control means includes means for changing the opening / closing control signal so that the opening / closing state # 1 of the opening / closing switch circuit returns to a state before the first time point when the pulse signal ends. It is a thing.
- the invention according to claim 6 is the average power detection circuit according to claim 1, wherein the integration circuit further includes an active element.
- the invention according to claim 7 is the average power detection circuit according to claim 6, wherein the active element is an operational amplifier, and a path connecting an output terminal and an inverting input terminal of the operational amplifier is It includes a parallel connection of a resistance means and the capacitance means.
- the invention according to claim 8 is the average power detection circuit according to claim 6, wherein the active element is an operational amplifier, and the capacitance means is provided between an output terminal and an inverting input terminal of the operational amplifier. And one end of the resistance means is connected to an inverting input terminal of the operational amplifier, and the other end of the resistance means is used as an input terminal of the integration circuit.
- the specific resistance element and the second and third resistance elements are all connected in a straight line, and the open / close switch circuit is provided.
- a second switching circuit is connected in parallel with the second resistance element, and the switching circuit and the second switching circuit are connected to the burst signal. Both are off before the start, and after the start of the burst signal, they are sequentially turned on with a delay in time to realize a desired integration characteristic.
- the invention according to claim 10 is the average power detection circuit according to claim 1, wherein a current flowing through a monitoring photodiode disposed near a laser diode or a voltage corresponding to the current is input.
- a bias control unit for outputting a bias control signal for controlling a bias current component of a drive current flowing through the laser diode based on a comparison between the average value output from the power detection circuit and a reference voltage; and Modulation control means for outputting a modulation control signal for controlling a modulation current component of the driving current, and driving the laser diode based on the bias control signal, the modulation control signal, and a transmission burst signal provided from outside.
- a laser diode driving circuit comprising:
- An invention according to claim 11 is an optical transmission module in which the laser diode drive circuit according to claim 10, the laser diode, and the monitoring photodiode are integrated.
- the circuit can be composed of parts for low-speed signals.
- FIG. 1A is a schematic block diagram showing an outline of an optical transmission module according to an embodiment of the present invention
- FIG. 1B is a block diagram illustrating a configuration of an average power detection circuit according to an embodiment of the present invention.
- FIG. 2A is a circuit diagram showing a specific example of the resistor circuit of FIG. 1B
- FIG. 2B is a circuit diagram showing a specific example of the resistor circuit of FIG. 1B
- FIG. 2C is a circuit diagram showing a specific example of the resistor circuit of FIG. 1B
- FIG. 3A is a diagram showing the waveforms of the input signal (feedback burst signal) and the output signal of the integration circuit of FIG. 1B,
- FIG. 3B is a diagram showing the output signal of the integration circuit and the signal waveforms of the timing signals C sw and C sh of the timing signal generation circuit.
- FIG. 4A is a diagram showing an example of an integration circuit using an operational amplifier according to another embodiment of the present invention.
- FIG. 4B is a diagram showing an example of an integration circuit using an operational amplifier according to still another embodiment of the present invention.
- FIG. 5 is a schematic block diagram showing a modification of the average power detection circuit of FIG. 1B
- FIG. 6 is a schematic block diagram showing another modification of the average power detection circuit of FIG. 1B
- Figure 7A shows a waveform example of the input signal (feedback burst signal) and output signal of the integrator when the time constant of the conventional integrator is reduced.
- Figure 7B shows Figure 7A with the feedback burst signal removed for clarity.
- Figure 8A shows a waveform example of the input signal (feedback burst signal) and output signal of the integrator when the time constant of the conventional integrator is increased.
- FIG. 8B is a diagram in which the feedback burst signal is removed from FIG. 8A for easy viewing. '' Best mode for carrying out the invention
- FIG. 1A is a schematic block diagram showing an outline of an optical transmission module according to an embodiment of the present invention.
- an optical transmission module 100 contains a laser diode (LD) and a monitoring photodiode (PD): LD It consists of a module 2 and a laser diode driver 1 that drives the LD and controls the LD drive current using the current (feedback burst current) that flows to the PD with the output light of LD '.
- LD laser diode
- PD monitoring photodiode
- the laser diode driving device 1 is a resistor element that is inserted between the anode of the PD, whose cathode is connected to the power supply, and the ground, and converts the feedback burst current flowing through the PD into a voltage (feedback burst voltage or signal).
- a drive current controller 4 for controlling the value Ib of the bias component of the current flowing through the LD based on the feedback burst signal and the amplitude Im of the modulation (or pulse) component, and an external (using an optical transmitter / receiver module). It comprises an LD current source 6 that supplies a drive current determined by the control outputs Ib and Im of the drive current control unit 4 to the LD according to a transmission burst signal provided from the host system.
- the drive current control unit 4 includes an average power detection circuit 10 that outputs an average value Pave of the feedback burst signal, and outputs a control value of a current component based on a comparison between the average value Pave and a reference voltage.
- the present invention controls the LD drive current using the feedback burst current flowing through the PD due to the output light of the LD through which the transmission burst signal flows or the average value of the voltage corresponding to this current.
- the present invention can be applied to any laser diode drive device that performs the above.
- the present invention can be applied to an average power detection circuit that outputs a feedback burst current or an average value of a voltage corresponding to this current in such a laser diode driving device.
- the transmission burst signal S i (where i is the bit number in the burst) is a binary signal representing a logical 0 or 1. Further, as is well known to those skilled in the art, the laser diode driving device 1 is also supplied with a signal (for example, Bias on) for indicating whether or not a burst signal is transmitted on the transmission burst signal Si line. It is.
- the Bias_on signal is, for example, logic “0” when no burst signal is transmitted to the Si signal line, and is logic “1” when a burst signal is transmitted to the Si signal line.
- the output of the LD current source 6, ie, the laser diode current becomes zero.
- the LD current source 6 applies a modulation current component and a bias whose amplitude changes by Im according to the value of S i (0 or 1).
- a current equal to the sum of the current component Ib and the current Im + Si + Ib flows through the LD.
- a feedback burst current corresponding to the optical power of the LD is generated in the P D, and this current is converted by the resistance element 3 into a feedback burst voltage.
- the average power detection circuit 10 of the drive current control section 4 gives an average value Pave of the feedback burst signal every time the feedback burst signal is generated.
- FIG. 1B is a block diagram showing a configuration of the average power detection circuit 10 according to one embodiment of the present invention.
- the average power detection circuit 10 includes a timing signal generation circuit 20 and a timing signal generation circuit 20 that generate control timing signals Csw and Csh (described later) from the Bias-on signal.
- the integration circuit 30 that integrates the feedback burst signal while changing the time constant according to the timing signal Csw of the timing signal Csw, and the output signal of the integration circuit 30 is synchronized with the timing signal Csh from the timing signal generation circuit 20.
- a sample hold circuit 40 that samples the average value Pave and holds it until the next signal Csh. Note that, as described later, a transmission burst signal Si or a feedback burst signal may be used instead of the Bias_on signal as an input signal to the timing signal generation circuit 20.
- the integrating circuit 30 is configured such that the resistor circuit 50 is connected to the other end of the capacitor 60 having one end grounded. Is an output terminal, and the open side terminal of the resistor circuit 50 is an input terminal.
- the resistance circuit 50 is a circuit configured such that the resistance value can be changed according to the level of the timing signal Csw, and some specific rows are shown in FIGS. 2A, 2B, and 2C.
- the resistor circuit 50a in FIG. 2A includes a resistor 53, a switch circuit 51 connected in parallel with the resistor 53, and a resistor 52 connected in series with the resistor 53 and the switch circuit 51.
- the resistance value of the resistance element 55 is expressed as R 55
- the resistance value of the resistance circuit 50 a is determined when the signal C sw is a logical 0 (or LOW level) and the switch 51 is closed.
- R52 and when the signal Csw becomes logic 1 (or HIGH level) and the switch 51 opens, it becomes R52 + R53 and increases. In this way, the time constant of the integration circuit 30 can be adjusted in two stages by opening and closing the switch 51.
- FIG. 3A is a diagram showing an example of the waveforms of the input signal and the output signal of the integration circuit 30 in the average power detection circuit 10 of the laser diode drive device 1 of the present invention
- FIG. FIG. 3 is a diagram showing an output of a signal 30 and waveforms of timing signals C sw and C sh.
- FIGS. 3A is a diagram showing an example of the waveforms of the input signal and the output signal of the integration circuit 30 in the average power detection circuit 10 of the laser diode drive device 1 of the present invention
- FIG. FIG. 3 is a diagram showing an output of a signal 30 and waveforms of timing signals C sw and C sh.
- the capacitance of 0 is 10 pF and the time constant of the integrating circuit 30 (that is, the resistance value of the resistive circuit 50a) is switched 250 ns after the burst signal starting force. .
- the timing signal generation circuit 20 maintains both the timing signals C sw and C sh at
- the timing signal generation circuit 20 detects the start of the burst signal from the Bias_on signal and After a lapse of a predetermined time T1 from the time point, the signal Csw is set to HIGH, and after a lapse of the predetermined time T2, for example, a positive pulse of a predetermined duration is output as the signal Csh. Then, when the predetermined duration has elapsed and the pulse signal Csh ends, the timing signal generation circuit 20 returns the signal Csw to LOW at the falling edge of the pulse, and ends the processing for the current burst signal. Then, it enters the mode to detect the next burst signal.
- the timing signal generating circuit 20 By the operation of the timing signal generating circuit 20 as described above, the timing signals Csw and Csh shown in the lower part of FIG. 3B are generated.
- the switch circuit 51 shown in FIG. 2A is configured such that the switch S is ON when the signal S sw is LOW and is OFF when the signal C sw is HIGB [.
- the feedback burst signal initially has a time constant R 52 ⁇ C 60 (in this example, the resistance R 52 of the resistor 52 and the capacitance C 60 of the capacitor 60 (hereinafter similarly expressed)). , 0.02 2), the output of the integrator circuit 30 rises quickly but contains high-frequency components.
- T1 250 ns in the example of FIGS.
- the time constant becomes (R52 + R53) 'C60 (0.1 in this example). 2 2), the integration circuit 30 outputs a stable average value after the lapse of T 1. Further, at the time when the period T2 has elapsed (in the examples of FIGS. 3A and 3B, 400 ns after the start of the burst signal), the sample-and-hold circuit 40 outputs the stable output of the integrating circuit 30. Is sampled and stored at the output terminal as the average value Pave. Therefore, even if a low-speed AD converter with a window time of 100 ns is used to convert the average value Pave to a digital value, it operates without any problem if the burst signal is about 500 ns or more. You can see that
- the resistor circuit 50b is composed of a resistor 54, a resistor A switch circuit 51 is connected in series to 54, and a resistor 55 is connected in parallel to a series circuit of the resistor 54 and the switch circuit 51.
- the resistance value of the resistor circuit 50a is (R54 + R55) / (R54'R55) because the resistor 54 and the resistor 55 are connected in parallel.
- the switch 51 opens, the resistance becomes R55, and the resistance value also increases.
- the time constant was switched to two stages, but it is possible to switch to more stages.
- FIG. 2C A specific example in that case is shown in FIG. 2C.
- the resistor circuit 50c is connected in parallel to the resistors 52, 53 and 57 connected in series, the switch circuit 51 connected in parallel to the resistor 53, and the resistor 57.
- Switch circuit 56 The switch circuits 51 and 56 have the same structure. When the switches 51 and 56 are turned off one by one from the ON state, the resistance value of the resistance circuit 50c is sequentially added to R52, R53, and R57. Thus, by using the resistance circuit 50c, it is possible to make the characteristics of the integration circuit 30 closer to the characteristics desired by the designer.
- the integrating circuit 30 is a passive circuit including only a resistance element and a capacitance element.
- the present invention can be applied to a case where the integrating circuit 30 includes an active element.
- 4A and 4B are diagrams showing two examples in which the present invention is applied to an integrating circuit including an operational amplifier as an active element.
- 4A and 4B are examples in which the current of the PD is directly increased without converting the voltage.
- the integrator circuit 30a in Fig. 4A has an inverting input terminal connected to the anode of the PD and an operational amplifier 70 whose non-inverting input terminal is grounded, and is connected in parallel to the output terminal and the inverting input terminal of the operational amplifier 70.
- a resistor circuit 50 and a capacitor 60 are examples of the present invention is applied to an integrating circuit including an operational amplifier as an active element.
- the integrating circuit 30b in FIG. 4B has a resistance circuit 50 having one end connected to the anode of the PD, and an inverting input terminal connected to the other end of the resistance circuit 50. It comprises an operational amplifier 70 whose non-inverting input terminal is grounded, an output signal of the operational amplifier 70 and a capacitor 60 connected in parallel to the inverting input terminal. Any of the configurations shown in FIGS. 2A, 2B, and 2C may be used for the resistance circuit 50 of the integration circuits 30a and 30b.
- the integrating circuit is composed of a capacitor, a plurality of resistors, and a switch circuit.
- the switch circuit is connected in parallel with one of the resistors connected in series.
- a switch circuit is inserted in series with one of the resistors connected in parallel. ”R Normally, the switch circuit is kept ON and a predetermined time T from the start of the burst signal Control can be performed so that the switch circuit is turned off when 1 has elapsed.
- the switch circuit 51 is ON when the timing signal C sw is LOW and OFF when the timing signal C sw is HIGH.
- the switch circuit 51 may have an opposite characteristic.
- the timing signal generating circuit 20 may output a waveform obtained by inverting the waveform of C sw shown in FIG. 3B.
- the switch circuit 51 changes the open / closed state in accordance with the level of the signal Csw given as the control signal. It may be of the type that uses the pulse that it has. That is, the switch circuit 51 may reverse the open / close state every time a pulse is received. In this case, the timing signal generation circuit 20 detects the rising edge of the C sw waveform shown in FIG. 3B. It is only necessary to output one pulse from the Csw terminal at the falling edge of the signal and one at the falling edge of the signal Csh.
- the timing signal generation circuit 20 uses the bias S-on signal indicating the generation period of the burst signal S, and as shown in FIG. 5, the transmission burst signal or the feedback burst signal.
- the signals C sw and C sh may be generated by detecting the occurrence of the burst signal using the signal.
- a timing signal generation circuit in a circuit (not shown) for generating transmission data has a function of the timing signal generation circuit 20a. That is, as shown in FIG. 6, the apparent power detection circuit 10b does not have the timing signal generation circuit 20 and the timing signal generation circuit (not shown) of the circuit (not shown) that generates transmission data It is also possible to output the timing signals C sw and C sh from a not shown).
- the present invention by changing the resistance value for determining the time constant of the integration circuit by the switch circuit, the average power detection circuit that can accurately detect the average light power even when the burst signal is fast and short is changed to the low-speed signal. Therefore, the present invention can be used for an optical communication system and the like.
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Optical Communication System (AREA)
- Semiconductor Lasers (AREA)
Abstract
低速信号用の部品で構成でき、バースト信号が高速で短くても正確な平均光パワー検出ができる平均パワー検出回路を与える技術が開示され、その技術によれば積分回路30をキャパシタ60と複数の抵抗50、52~55、57とスイッチ回路51、56で構成する。抵抗を直列接続する場合は、直列接続される抵抗の1つと並列にスイッチ回路を接続し、抵抗を並列接続する場合は、並列接続される抵抗の1つと直列にスイッチ回路を接続する。バースト信号の開始から所定の時間が経過した時点でスイッチ回路をONからOFFに切り換えて、時定数を小から大へと切り換えるので、素早く平均値に達する上、安定した平均値を出力できる。
Description
明 細 書 平均パワー検出回路、 レーザーダイォード駆動回路及び光送信モジユー ノレ
技術分野
本発明は、 光通信において光ファイバに光信号を送出するレーザーダ ィオードを駆動する回路に関し、 特に、 レーザーダイオード駆動回路に おいてレーザ一出力光パヮ一や消光比などの制御に用いられる平均パヮ 一検出回路並びに、 これを用いたレーザ一ダイオード駆動回路及び光送 信モジユー こ関する。 背景技術
レーザーダイォード駆動回路では、通常、 レーザーダイォード(以下、 L Dと記す) の出力光を L Dの近傍に配置されたフォトダイオードで受 信して得たリ帚還信号を基に、 L Dの駆動電流のフィードバック制御が行 われる。 ここで L Dが発する光信号がバース ト (間欠的に短時間だけ発 生するデータ) である場合、 この制御の過程で、 バース ト期間のみでの 帰還信号の平均値を求める回路が必要となる。
平均値の検出方法は 2つに大別される。 1つは、入力信号(この場合、 フォ トダイ才ードからの帰還信号) の最大値と最小値を検出し、 これら の値の平均値(すなわち、和の 1 Z 2 ) を計算する方法である (例えば、 下記の特許文献 1参照)。ただし、この方法では、バーストのマーク率(そ のバーストを構成するデータの 0と 1との合計に対する 1の割合) が 1 Z 2であると仮定している。 もう 1つは、 入力信号 (=帰還信号) をバ 一ス トごとに積分器を用いて積分して得た値を平均値とする方法である
(例えば、 下記の特許文献 2、 3参照)。
特許文献 1 :特開平 6— 8 5 3 6 3号公報 (段落 0 0 1 7〜 0 0 1 8、 図 2 )
特許文献 2 :特開 2 0 0 1— 9 4 2 0 2号公報 (段落 0 0 4 2、 図 2、 3 )
特許文献 3 :特許第 2 9 3 2 1 0 0号公報 (段落 0 0 4 2、 図 2、 3 ) 発明の開示
しかしながら、従来の平均パワー検出方法には次のような問題がある。 まず、 第 1の方法では、 送信データの速度が高速になると最大値検出 及び最小値検出を行う回路も同様の速度で動作しなければならないので、 高速動作に耐える高価な部品が必要になり、 高速信号を扱うための制限 の多い実装が必要になる。
また、 第 2の方法では、 バース ト信号が存在する短い時間に平均値を 得ようとして小さい時定数を選択するとパースト信号のパターンに依存 して積分器の出力が安定しなくなる。 図 7 Aは、 積分器の時定数を/ J、さ く したときの積分器の入力信号 (帰還バース ト信号) 及び出力信号 (Pave) の波形例を示す図である。 図 7 Bは、 見やすくするために図 7 Aから帰還バース ト信号を除いた図である。 積分器の出力 (Pave) は早 い時点で理論上の平均値に近づくが、 その後も信号パターンによって上 下してしまう。
この問題を回避するために大きい時定数を選択した場合の積分器の入 力信号 (帰還バース ト信号) 及び出力信号の波形の例を図 8 Aに示す。 図 8 Bは、 見やすくするために図 8 Aから帰還バースト信号を除いた図 である。 この場合、 積分器の出力 (Pave) は滑らかであるが理論上の平 均値に達するまで時間がかかりすぎて、 短いバースト信号に対して IEし
い平均パワーを得ることができない。
したがって、 持続期間が短くかつ高速なバース ト信号に対しても平均 パワーを正確に検出でき、 低速信号用の部品で実現できる平均パワー検 出回路が必要である。
請求項 1に記載の発明は、 積分回路を含み、 前記積分回路の入力端子 に間欠的に与えられるパース ト信号の平均値を出力する平均パワー検出 回路であり、 前記積分回路が、 その積分時定数の決定に関与する所定の 電気抵抗を与える抵抗手段と、 所定の静電容量を与える容量手段とを含 み、 前記抵抗手段が、 複数の抵抗素子と、 前記複数の抵抗素子中の特定 の抵抗素子と直列又は並列に接続された開閉スィッチ回路を備え、 前記 バース ト信号の開始から所定の時間経過した第 1の時点で変化する開閉 制御信号に応じて、 前記開閉スィツチ回路が、 前記時点で ONから OFF へと変化するように構成される。 この構成により、 バース ト信号が高速 で短くても正確な平均光パワー検出ができる平均パワー検出回路を低速 信号用の部品で実現することができる。
請求項 2に記載の発明は、 請求項 1に記載の平均パワー検出回路にお いて、 前記積分回路の出力端子に接続され、 前記時点から第 2の所定の 時間が経過した第 2の時点で変化するサンプル制御信号に応じて、 前記 積分回路の出力信号を標本化し、 標本化した値を前記平均値として保持 するサンプルホールド回路を更に備えた。
請求項 3に記載の発明は、 請求項 1に記載の平均パワー検出回路にお いて、 前記バース ト信号の開始を検出して前記開閉制御信号を出力する 開閉制御手段を更に備えたものである。
請求項 4に記載の発明は、 請求項 2に記載の平均パワー検出回路にお いて、 前記バースト信号の開始を検出して前記開閉制御信号を出力する 開閉制御手段と、 前記サンプル制御信号を出力するサンプル制御手段と
の少なく とも一方を更に備えたものである。
請求項 5に記載の発明は、 請求項 4に記載の平均パワー検出回路にお いて、 前記サンプル制御手段が、 前記サンプル制御信号として、 前記第 2の時点で始まるパルス信号を出力する手段からなり、 前記開閉制御手 段が、 前記パルス信号の終了時に、 前記開閉スィッチ回路の開閉状 #1が 前記第 1の時点の前の状態に戻るように、 前記開閉制御信号を変化させ る手段を含むものである。
請求項 6に記載の発明は、 請求項 1に記載の平均パワー検出回路にお いて、 前記積分回路が更に能動素子を含むものである。
請求項 7に記載の発明は、 請求項 6に記載の平均パワー検出回路にお いて、 前記能動素子が、 演算増幅器であり、 前記演算増幅器の出力端子 と反転入力端子を接続する経路が、 前記抵抗手段と前記容量手段の並列 接続を含むものである。
請求項 8に記載の発明は、 請求項 6に記載の平均パワー検出回路にお いて、 前記能動素子が、 演算増幅器であり、 前記演算増幅器の出力端子 と反転入力端子との間に前記容量手段が挿入され、 前記抵抗手段の一端 が前記演算増幅器の反転入力端子に接続され、 前記抵抗手段の他端が前 記積分回路の入力端子として使用される。
請求項 9に記載の発明は、 請求項 1に記載の平均パワー検出回路にお いて、 前記特定の抵抗素子と、 第 2及び第 3の抵抗素子がすべて直歹 に 接続され、 前記開閉スィツチ回路が前記特定の抵抗素子と並列に接続さ れ、 前記第 2の抵抗素子に第 2の開閉スィツチ回路が並列に接続され、 前記開閉スィツチ回路及び第 2の開閉スィツチ回路が、 前記バースト信 号の開始前は共に OFF であり、 前記バース ト信号の開始後、 時間をず らして順に ONとなることにより、 所望の積分特性を実現するようにし たものである。
請求項 1 0の発明は、 レーザーダイオー ドの近傍に配置されたモニタ 用フォトダイォードに流れる電流又は前記電流に相当する電圧を入力と する請求項 1に記載の平均パワー検出回路と、 前記平均パワー検出回路 から出力される前記平均値と基準電圧との比較に基づいて前記レーザー ダイォードに流す駆動電流のバイアス電流成分を制御するバイアス制御 信号を出力するバイアス制御手段と、 前記電流又は電圧を用いて前記駆 動電流の変調電流成分を制御する変調制御信号を出力する変調制御手段 と、 前記バイアス制御信号、 前記変調制御信号及び外部から与えられる 送信バース ト信号に基づいて前記レーザーダイォードを駆動する手段と を備えたレーザーダイォード駆動回路である。
請求項 1 1に記載の発明は、 請求項 1 0に記載のレーザーダイォード 駆動回路と、 前記レーザーダイオードと、 前記モニタ用フォトダイォー ドとを一体化した光送信モジュールである。
本発明によれば、 積分回路の時定数を決定する抵抗手段の抵抗値を開 閉スィッチ回路により変化させることにより、 バースト信号が高速で短 くても正確な平均光パワー検出ができる平均パワー検出回路を低速信号 用の部品で構成することができる。 図面の簡単な説明
図 1 Aは、 本発明の一実施の形態による光送信モジュールの概要を示 す略プロック図、
図 1 Bは、 本発明の一実施の形態による平均パワー検出回路の構成を 示すブロック図、
図 2 Aは、 図 1 Bの抵抗回路の具体例を示す回路図、
図 2 Bは、 図 1 Bの抵抗回路の具体例を示す回路図、
図 2 Cは、 図 1 Bの抵抗回路の具体例を示す回路図、
図 3 Aは、 図 1 Bの積分回路の入力信号 (帰還バース ト信号) 及び出 力信号の波形を示す図、
図 3 Bは、 積分回路の出力信号と、 タイミング信号発生回路のタイミ ング信号 C s w及び C s hの信号波形を示す図、
図 4 Aは、 本発明の他の実施の形態により演算増幅器を用いた積分回 路の一例を示す図、
図 4 Bは、 本発明の更に他の実施の形態により演算増幅器を用いた積 分回路の一例を示す図、
図 5は、 図 1 Bの平均パワー検出回路の変形例を示す略プロック図、 図 6は、 図 1 Bの平均パワー検出回路の別の変形例を示す略ブロ ック 図、
図 7 Aは、 従来の積分器の時定数を小さく したときの積分器の入力信 号 (帰還バースト信号) 及び出力信号の波形例を示す図、
図 7 Bは、 見やすくするために、 図 7 Aから帰還バースト信号を除い た図、
• 図 8 Aは、 従来の積分器の時定数を大きく したときの積分器の入力信 号 (帰還バースト信号) 及び出力信号の波形例を示す図、
図 8 Bは、 見やすくするために、 図 8 Aから帰還バースト信号を除い た図である。 ' 発明を実施するための最良の形態
以下、 本発明の実施の形態を添付図面により詳細に説明する。 なお、 複数の図面に同じ要素を示す場合には同一の参照符号を付ける。 図 1 A は本発明の一実施の形態による光送信モジュールの概要を示す略ブ口ッ ク図である。 図 1 Aにおいて、 光送信モジュール 1 0 0は、 レーザーダ ィオード (L D ) とモニタ用フォ トダイオード (P D ) を収容した: L D
モジュール 2、 及び L Dを駆動するとともに、 L D'の出力光により P D に流れる電流 (帰還バース ト電流) を用いて L Dの駆動電流の制御を行 うレーザーダイオード駆動装置 1から構成される。
レーザーダイォード駆動装置 1は、 カソードが電源に接続された P D のアノードと接地との間に挿入され、 P Dに流れる帰還バース ト電流を 電圧 (帰還バース ト電圧又は信号) に変換する抵抗素子 3と、 帰還バー スト信号に基づいて L Dに流す電流のバイアス成分の値 I bと変調 (又 はパルス) 成分の振幅 I mを制御する駆動電流制御部 4と、 外部 (光送 受信モジュールを用いる上位のシステム) から与えられる送信バースト 信号に応じて駆動電流制御部 4の制御出力 I b及ぴ I mにより決定され る駆動電流を L Dに供給する L D電流源 6から成る。 駆動電流制御部 4 は、 帰還バースト信号の平均値 Pave を出力する平均パワー検出回路 1 0を含み、 平均値 Pave と基準電圧との比較に基づいて電流成分の制御 値を出力する。
以上の説明から明らかなように、 本発明は、 送信バース ト信号が流れ る L Dの出力光により P Dに流れる帰還バースト電流又はこの電流に相 当する電圧の平均値を用いて L D駆動電流の制御を行うレーザーダイォ ード駆動装置であれば、 何にでも適用することができる。 換言すれば、 本発明は、 このようなレーザーダイォード駆動装置において帰還バース ト電流又はこの電流に相当する電圧の平均値を出力する平均パヮー検出 回路に適用することができる。
次に、 レーザーダイオード駆動装置 1の動作を説明する。 送信バース ト信号 S i ( iは、 バース トにおけるビット番号である) は、 論理 0又 は 1を表す 2値信号である。 また、 当業者には周知のように、 レーザー ダイォード駆動装置 1には、 送信バースト信号 S i線にバースト信号が 送出されているか否かを示すための信号 (例えば、 Bias on) も供給さ
れる。 Bias_on信号は、 例えば、 S i信号線にバース ト信号が送出され ていない時は論理 「0」 であり、 S i信号線にバース ト信号が送出され ている時は論理 「 1」 である。
したがって、 バース ト信号がなく Bias— on信号が論理 「0」 の時は、 L D電流源 6の出力、 すなわち、 レーザーダイオード電流は、 ゼロとな る。 Bias_on信号が論理 「 1」 となり、 送信バースト信号 S iが発生す ると、 L D電流源 6は、 S i の値 (0又は 1 ) に応じて振幅が I mだけ 変化する変調電流成分とバイアス電流成分 I bとの和 I m · S i + I b に等しい電流を L Dに流す。 P Dには、 L Dの光パワーに応じた帰還バ 一ス ト電流が発生し、 この電流は抵抗素子 3によって帰還バース ト電圧 に変換される。
駆動電流制御部 4の平均パワー検出回路 1 0は、 帰還バース ト信号が 発生する度に、 その帰還バース ト信号の平均値 Paveを与える。
図 1 Bは、 本発明の一実施の形態による平均パワー検出回路 1 0の構 成を示すブロック図である。 図 1 Bにおいて、 平均パワー検出回路 1 0 は、 Bias— on信号から制御用のタイミング信号 C s w、 C s h (後述す る) を生成するタイミング信号発生回路 2 0、 タイミング信号発生回路 2 0からのタイミング信号 C s wに応じて時定数を変化させながら帰還 パースト信号を積分する積分回路 3 0、 及び積分回路 3 0の出力信号を タイミング信号発生回路 2 0からのタイミング信号 C s hに同期して、 平均値 Pave として標本化したのち、 次の信号 C s hまで保持するサン プルホールド回路 4 0から成る。 なお、 タイミング信号発生回路 2 0に 対する入力信号としては、 後述のように、 Bias_on信号の代わりに、 送 信バース ト信号 S i又は帰還バース ト信号を用いてもよい。
さらに、 積分回路 3 0は、 例えば、 抵抗回路 5 0と一端が接地された キャパシタ 6 0の他端とが接続され、 抵抗回路 5 0とキャパシタ 6 0と
のノードを出力端子とし、 抵抗回路 5 0の開放側の端子を入力端子とす る回路である。 抵抗回路 5 0は、 タイミング信号 C s wのレベルに応じ て抵抗値が変えられるように構成された回路であり、 いくつかの具体ィ列 を図 2 A、 2 B、 2 Cに示す。
例えば、 図 2 Aの抵抗回路 5 0 aは、 抵抗 5 3、 抵抗 5 3に並列に接 続されたスィツチ回路 5 1、 及び抵抗 5 3 とスィツチ回路 5 1に直列に 接続された抵抗 5 2から成る。 以降、 抵抗素子 5 5の抵抗値を R 5 5 と 表すことにすると、抵抗回路 5 0 aの抵抗値は、信号 C s wが論理 0 (叉 は LOW レベル) でスィッチ 5 1が閉じている場合、 R 5 2であるが、 信号 C s wが論理 1 (又は HIGH レベル) になりスィッチ 5 1が開く と R 5 2 + R 5 3となり、 増大する。 このように、 スィ ッチ 5 1の開閉に より積分回路 3 0の時定数を 2段階に調節することができる。
図 3 Aは、 本発明のレーザーダイォード駆動装置 1の平均パワー検出 回路 1 0中の積分回路 3 0の入力信号と出力信号の波形の一例を示す図 であり、 図 3 Bは、 積分回路 3 0の出力と、 タイミング信号 C s w及び C s hの波形を示す図である。 図 3 A、 3 Bの例は、 バース ト信号のビ ット速度が 1 . 2 5 Gbit / sであり、 R 5 2 = 2 . 2 k Ω、 R 5 3 = 1 0 k Ω , キャパシタ 6 0の容量が 1 0 p Fであり、 かつ積分回路 3 0の 時定数 (すなわち、 抵抗回路 5 0 aの抵抗値) をバースト信号の開始力 ら 2 5 0 n s後に切り換えた場合の一例である。
ここで、 図 1 B、 2 A及び 3 Bを参照しながら、 平均パワー検出回路 1 0の動作を説明する。 タイミング信号発生回路 2 0は、 バースト信号 を受信していない期間は、 タイミング信号 C s w及び C s hを共に、 |j えば LOW レベルに維持し、 Bias_on信号のレベルによりバース ト信号 が発生したかどうかを検出するように構成される。 タイミング信号発生 回路 2 0は、 Bias_on信号からバース ト信号の開始を検出して、 開始の
時点から所定の時間 T 1経過すると、 信号 C s wを HIGHにし、 さらに 所定の時間 T 2が経過すると、 例えば、 所定の持続期間の正のパルスを 信号 C s hとして出力する。 そして、 タイミング信号発生回路 2 0は、 その所定の持続期間が経過しパルス信号 C s hが終了するときパルスの 立ち下がりエッジで信号 C s wを LOWに戻して、 現在のバース ト信号 に対する処理を終了し、 次のパース ト信号を検出するモードに入る。 以上のようなタイミング信号発生回路 2 0の動作により、 図 3 Bの下 部に示すようなタイミング信号 C s w及び C s hが生成される。ここで、 図 2 Aに示したスィツチ回路 5 1力 S、 信号 C s wが LOWのとき ONと なり、 信号 C s wが HIGB [のとき OFF となるように構成されているも のとする。 この場合、 帰還バース ト信号は、 最初は、 抵抗 5 2の抵抗値 R 5 2とキャパシタ 6 0のキャパシタンス C 6 0 (以下同様に表す) の 時定数 R 5 2 · C 6 0 (この例では、 0 . 0 2 2である) で積分される ので、 積分回路 3 0出力の立ち上がりは速いが高周波成分が含まれる。 バース ト信号の開始から T 1 (図 3 A、 3 Bの例では 2 5 0 n s ) 経過 すると、 時定数が (R 5 2 + R 5 3 ) ' C 6 0 (この例では、 0 . 1 2 2 ) に切り換えられるので、 T 1経過後は積分回路 3 0は安定した平均値を 出力する。 さらに、 期間 T 2経過した時点 (図 3 A、 3 Bの例では、 バ 一ス ト信号の開始後 4 0 0 n s ) で、 サンプルホールド回路 4 0が、 安 定した積分回路 3 0の出力を標本化し平均値 Pave として出力端子に保 持する。 したがって、 平均値 Pave をデジタル値に変換するために窓時 間が 1 0 0 n sあるような低速の AD変換器を用いたとしても約 5 0 0 n s以上のバース ト信号であれば問題なく動作することがわかる。
<抵抗回路 5 0の変形 >
なお、 抵抗回路 5 0の具体例は図 2 Aのものだけでなく、 図 2 Bの構 成も考えられる。 図 2 Bにおいて、 抵抗回路 5 0 bは、 抵抗 5 4、 抵抗
54に直列に接続されたスィツチ回路 5 1、 及び抵抗 54とスィツチ回 路 5 1との直列回路に並列に接続された抵抗 5 5から成る。 抵抗回路 5 0 aの抵抗値は、 スィッチ 5 1が閉じている場合、 抵抗 54と抵抗 5 5 は並列に接続されるので、 (R 54 +R 5 5) / (R 54 ' R 5 5) とな るが、 スィッチ 5 1が開くと R 5 5となり、 やはり抵抗値は増大する。 以上の例では時定数を 2段階に切り換えたが、 より多くの段階に切り 換えることも考えられる。 その場合の具体例を図 2 Cに示す。 図 2 Cに おいて、抵抗回路 5 0 cは、直列に接続された抵抗 52、 5 3及び 5 7、 抵抗 5 3に並列接続されたスィッチ回路 5 1、 並びに抵抗 5 7に並列接 続されたスィッチ回路 5 6から成る。 スィッチ回路 5 1と 5 6は同じ構 造のものである。 抵抗回路 50 cの抵抗値は、 両スィッチ 5 1、 5 6が ONの状態から順に 1つずつ OFFになると、 R 5 2に R 5 3、更に R 5 7と順に加算されていく。 このように、 抵抗回路 50 cを用いるこ とに より、 積分回路 3 0の特性を設計者が望む特性に一層近づけることが可 能となる。
<積分回路 3 0の変形 >
なお、 上述の実施の形態では、 積分回路 30は、 抵抗要素と容量要素 のみから成る受動回路であるが、 本発明は、 積分回路 3 0が能動要素を 含むものでも適用することができる。 図 4A、 4 Bは、 能動要素と して 演算増幅器を含む積分回路に本発明を適用した例を 2つ示す図である。 図 4A、 4 Bは、 P Dの電流を電圧の変換をせずに直に增幅する例であ る。 図 4 Aの積分回路 3 0 aは、 PDのアノードに反転入力端子が接続 され、 非反転入力端子が接地された演算増幅器 7 0、 演算増幅器 7 0の 出力端子と反転入力端子に並列接続された抵抗回路 50及びキャパシタ 6 0から成る。 図 4 Bの積分回路 3 0 bは、 PDのアノードに一端が接 続された抵抗回路 5 0、抵抗回路 5 0の他端に反転入力端子が接続され、
非反転入力端子が接地された演算増幅器 7 0、 演算増幅器 7 0の出力女 子と反転入力端子に並列接続されたキャパシタ 6 0から成る。 積分回路 3 0 a、 3 0 bの抵抗回路 5 0には、 図 2 A、 2 B、 2 Cのいずれの構 成を用いてもよい。
以上から、 本発明の一実施の形態では、 積分回路をキャパシタと複数 の抵抗とスィッチ回路で構成するが、 抵抗を直列接続する場合は、 直歹 U 接続される抵抗の 1つと並列にスィツチ回路を接続し、 抵抗を並列接繞 する場合は、 並列接続される抵抗の 1つと直列にスィツチ回路を挿入" r る。 通常はスィッチ回路を ONに保ち、 バース ト信号の開始から所定の 時間 T 1が経過した時点でスィッチ回路を OFF に切り換えるように制 御すればよい。
<その他の変形 >
以上は、 本発明の説明のために実施の形態の例を挙げたに過ぎない。 したがって、 種々の変更、 修正または追加を行うことは、 当業者には容 易である。
例えば、 上述の実施の形態では、 スィッチ回路 5 1は、 タイミング信 号 C s wが LOWのとき ONで、 C s wが HIGHのとき OFFであると 仮定したが、 逆の特性を有するものでもよい。 後者の場合、 タイミング 信号発生回路 2 0は、 図 3 Bに示した C s wの波形を反転させた波形を 出力すればよい。
また、 以上の説明では、 スィッチ回路 5 1は、 制御信号として与えら れる信号 C s wのレベルに応じて開閉状態を変化させるものであると仮 定したが、 制御信号として所定範囲の持続期間を有するパルスを使用す るタイプのものでもよレ、。 すなわち、 スィッチ回路 5 1は、 パルスを受 信するたびに開閉状態を反転させるものでもよい。 この場合、 タイミン グ信号発生回路 2 0は、 図 3 Bに示した C s wの波形の立ち上がりエツ
ジと、 信号 C s hの立ち下がりエッジでそれぞれ 1つずつパルスを C s w端子から出力すればよい。
なお、 上述の実施の形態では、 タイミング信号発生回路 2 0は、 バー スト信号の発生期間を示す Bias— on信号を用いた力 S、図 5に示すように、 送信バース ト信号又は帰還バース ト信号を用いてバース ト信号の発生を 検出することにより、 信号 C s w及び C s hを生成してもよい。
さらに、 送信データを生成する回路 (図示せず) におけるタイミング 信号生成回路がタイミング信号発生回路 2 0 aの機能を併せ持つよう に することも考えられる。 すなわち、 図 6に示すように、 見かけ上は平 匀 パワー検出回路 1 0 bがタイミング信号発生回路 2 0を持たず、 送信デ ータを生成する回路 (図示せず) のタイミング信号発生回路 (図示せず) からタイミング信号 C s w及び C s hを出力させるという方法も可能で ある。 産業上の利用可能性
本発明によれば、 積分回路の時定数を決定する抵抗値をスィツチ回路 により変化させることにより、 バース ト信号が高速で短くても正確な平 均光パワー検出ができる平均パワー検出回路を低速信号用の部品で構成 することができるので、本発明は光通信システムなどに利用可能である。
Claims
1 . 積分回路を含み、 前記積分回路の入力端子に間欠的に与えら れるバース ト信号の平均値を出力する平均パワー検出回路であり、 前記積分回路が、 その積分時定数の決定に関与する所定の電気抵抗を 与える抵抗手段と、 所定の静電容量を与える容量手段とを含み、
前記抵抗手段が、 複数の抵抗素子と、 前記複数の抵抗素子中の特定の 抵抗素子と直列又は並列に接続された開閉スィ ッチ回路を備え、
前記バースト信号の開始から所定の時間経過した第 1の時点で変化す る開閉制御信号に応じて、 前記開閉スィ ッチ回路が、 前記時点で ONか ら OFFへと変化するように構成された平均パワー検出回路。
2 . 前記積分回路の出力端子に接続され、 前記時点から第 2の所 定の時間が経過した第 2の時点で変化するサンプル制御信号に応じて、 前記積分回路の出力信号を標本化し、 標本化した値を前記平均値として 保持するサンプルホールド回路を更に備えた請求項 1に記載の平均パヮ 一検出回路。
3 . 前記バース ト信号の開始を検出して前記開閉制御信号を出力 する開閉制御手段を更に備えた請求項 1に記載の平均パワー検出回路。
4 . 前記バース ト信号の開始を検出して前記開閉制御信号を出力 する開閉制御手段と、
前記サンプル制御信号を出力するサンプル制御手段との少なく とも一 方を更に備えた請求項 2に記載の平均パワー検出回路。
5 . 前記サンプル制御手段が、 前記サンプル制御信号と して、 前 記第 2の時点で始まるパルス信号を出力する手段からなり、
前記開閉制御手段が、 前記パルス信号の終了時に、 前記開閉スィ ッチ 回路の開閉状態が前記第 1の時点の前の状態に戻るように、 前記開閉制 御信号を変化させる手段を含む請求項 4に記載の平均パワー検出回路。
6 . 前記積分回路が更に能動素子を含む請求項 1に記载の平均パ ヮー検出回路。
7 . 前記能動素子が、 演算増幅器であり、
前記演算増幅器の出力端子と反転入力端子を接続する経路力≤、 前記抵 抗手段と前記容量手段の並列接続を含む請求項 6に記載の平均パヮー検 出回路。
8 . 前記能動素子が、 演算増幅器であり、
前記演算増幅器の出力端子と反転入力端子との間に前記容量手段が揷 入され、
前記抵抗手段の一端が前記演算増幅器の反転入力端子に接病され、 前記抵抗手段の他端が前記積分回路の入力端子として使用ざれる請求 項 6に記載の平均パワー検出回路。
9 . 前記特定の抵抗素子と、 第 2及び第 3の抵抗素子力 すべて直 列に接続され、
前記開閉スィツチ回路が前記特定の抵抗素子と並列に接続され、 前記 第 2の抵抗素子に第 2の開閉スィツチ回路が並列に接続され、
前記開閉スィッチ回路及び第 2の開閉スィッチ回路が、 前言己バース ト
信号の開始前は共に OFF であり、 前記バースト信号の開始後、 時間を ずらして順に ONとなることにより、 所望の積分特ゃ生を実現するように した請求項 1に記載の平均パワー検出回路。
1 0 . レーザーダイオードの近傍に配置されたモニタ用フォ トダイ ォードに流れる電流又は前記電流に相当する電圧を入力とする請求項 1 に記載の平均パワー検出回路と、
前記平均パヮー検出回路から出力される前記平均値と基準電圧との比 較に基づレ、て前記レーザーダイォードに流す駆動電、流のバイアス電流成 分を制御するバイアス制御信号を出力するバイァス制御手段と、 前記電流又は電圧を用いて前記駆動電流の変調電流成分を制御する変 調制御信号を出力する変調制御手段と、
前記バイアス制御信号、 前記変調制御信号及び外咅 [5から与えられる送 信バースト信号に基づいて前記レーザーダイォードを駆動する手段とを 備えたレーザーダイオード駆動回路。
1 1 . 請求項 1 0に記載のレーザーダイォード廢区動回路と、
前記レーザーダイォードと、
前記モニタ用フォトダイォードとを一体化した光送信モジュール。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003-355760 | 2003-10-16 | ||
JP2003355760A JP2005123350A (ja) | 2003-10-16 | 2003-10-16 | 平均パワー検出回路、レーザーダイオード駆動回路及び光送信モジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2005039002A1 true WO2005039002A1 (ja) | 2005-04-28 |
Family
ID=34463176
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2004/015647 WO2005039002A1 (ja) | 2003-10-16 | 2004-10-15 | 平均パワー検出回路、レーザーダイオード駆動回路及び光送信モジュール |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2005123350A (ja) |
WO (1) | WO2005039002A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110034487A (zh) * | 2018-01-12 | 2019-07-19 | 高亮半导体有限公司 | 激光功率控制器 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5101131B2 (ja) | 2007-02-23 | 2012-12-19 | 住友電工デバイス・イノベーション株式会社 | 電子回路 |
WO2014038239A1 (ja) | 2012-09-06 | 2014-03-13 | 住友電気工業株式会社 | 光通信モジュール、宅側装置および発光素子の制御方法 |
US10749605B2 (en) * | 2016-07-08 | 2020-08-18 | Hilight Semiconductor Limited | Laser power controller |
GB2541291B (en) * | 2016-07-08 | 2018-06-20 | Hilight Semiconductor Ltd | Laser power controller |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60115278A (ja) * | 1983-11-28 | 1985-06-21 | Hitachi Ltd | 半導体レ−ザの駆動方式 |
JPH02148426A (ja) * | 1988-11-29 | 1990-06-07 | Sharp Corp | 半導体レーザ駆動回路 |
JPH0348536A (ja) * | 1989-07-15 | 1991-03-01 | Fujitsu Ltd | 自動出力制御回路 |
JPH06275896A (ja) * | 1993-03-19 | 1994-09-30 | Fujitsu Ltd | 半導体レーザ制御方法および半導体レーザ制御装置 |
JP2001196687A (ja) * | 1999-10-28 | 2001-07-19 | Matsushita Electric Ind Co Ltd | 半導体レーザ制御回路およびレーザ光源 |
-
2003
- 2003-10-16 JP JP2003355760A patent/JP2005123350A/ja active Pending
-
2004
- 2004-10-15 WO PCT/JP2004/015647 patent/WO2005039002A1/ja active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60115278A (ja) * | 1983-11-28 | 1985-06-21 | Hitachi Ltd | 半導体レ−ザの駆動方式 |
JPH02148426A (ja) * | 1988-11-29 | 1990-06-07 | Sharp Corp | 半導体レーザ駆動回路 |
JPH0348536A (ja) * | 1989-07-15 | 1991-03-01 | Fujitsu Ltd | 自動出力制御回路 |
JPH06275896A (ja) * | 1993-03-19 | 1994-09-30 | Fujitsu Ltd | 半導体レーザ制御方法および半導体レーザ制御装置 |
JP2001196687A (ja) * | 1999-10-28 | 2001-07-19 | Matsushita Electric Ind Co Ltd | 半導体レーザ制御回路およびレーザ光源 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110034487A (zh) * | 2018-01-12 | 2019-07-19 | 高亮半导体有限公司 | 激光功率控制器 |
CN110034487B (zh) * | 2018-01-12 | 2023-10-27 | 高亮半导体有限公司 | 激光功率控制器 |
Also Published As
Publication number | Publication date |
---|---|
JP2005123350A (ja) | 2005-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7876797B2 (en) | Apparatus and method for measurement of dynamic laser signals | |
EP0840467B1 (en) | Light emitting device drive circuit | |
JPH08172236A (ja) | Apc回路 | |
JP4833124B2 (ja) | トランスインピーダンスアンプ及びトランスインピーダンスアンプの制御方法 | |
US6694105B2 (en) | Burst mode receiving apparatus having an offset compensating function and a data recovery method thereof | |
WO2006013841A1 (ja) | 受信方法及び受信回路 | |
WO2005039002A1 (ja) | 平均パワー検出回路、レーザーダイオード駆動回路及び光送信モジュール | |
US20040145419A1 (en) | Circuit and method for switching gains of preamplifier | |
JP4569369B2 (ja) | 光受信器 | |
JP3476711B2 (ja) | パワー制御装置 | |
JP2962218B2 (ja) | ディジタル光受信回路 | |
JP4159862B2 (ja) | パルス発生回路、及びサンプリング回路 | |
US6738173B2 (en) | Limiting amplifier modulator driver | |
JP2007221793A (ja) | 光ネットワークユニット及びその制御方法 | |
WO2005013480A1 (ja) | 前置増幅器の利得切り替え回路 | |
US20020093999A1 (en) | Laser diode drive circuit and optical transmission system | |
JP2002350791A (ja) | 光パワー等化装置 | |
JPH07154016A (ja) | 高速apc回路 | |
JP3596837B2 (ja) | 半導体レーザ駆動装置 | |
JP2004260396A (ja) | 前置増幅回路およびそれを用いた光受信装置 | |
JP4028919B2 (ja) | 発光素子駆動回路 | |
JP3647966B2 (ja) | 光強度制御装置 | |
SE523137C2 (sv) | Styrning av lasermodulation | |
JP2000299498A (ja) | 光送信器及び光通信システム | |
JP2001352126A (ja) | バースト伝送用光送信器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AK | Designated states |
Kind code of ref document: A1 Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW |
|
AL | Designated countries for regional patents |
Kind code of ref document: A1 Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG |
|
121 | Ep: the epo has been informed by wipo that ep was designated in this application | ||
122 | Ep: pct application non-entry in european phase |