Beschreibung
Spannungsregler mit Stromspiegel zum Auskoppeln eines Teil- Stroms
Technisches Gebiet
Die Erfindung betrifft einen Spannungsregler mit einem Strom- spiegel zum Auskoppeln eines Teilstroms. Der ausgekoppelte Teilstrom kann dann beispielsweise mit einem Referenzstrom verglichen werden, um festzustellen, ob der vom Spannungsregler gelieferte Laststrom noch innerhalb des zulässigen Bereichs liegt. Der Teilstrom kann somit beitragen einen Strom- begrenzer im Spannungsregler zu realisieren.
Stand der Technik
Heute sind in der Regel die chipinternen Betriebsspannungen kleiner als die von außen an den Chip angelegte Spannung. Zur Reduzierung der externen Spannung sind deshalb auf dem Chip integrierte Spannungsregler erforderlich. Diese können beispielsweise auf einer N-Kanal-MOS-Technologie beruhen. Um die Spannung am Gate des als NMOS-Transistor ausgeführten Ausgangstransistors des Spannungsreglers ausreichend erhöhen zu können, weisen derartige Längsregler zudem eine Ladungspumpe auf. Gegenüber einem PMOS-Transistor bietet ein NMOS- Transistor als Ausgangstransistor vorteilhafterweise eine bessere Unterdrückung der Eingangsspannung und eine geringere
Empfindlichkeit bei LastSchwankungen. Diese Spannungsregler können beispielsweise als Drei-Punktregier ausgebildet sein, wobei die Spannung am Ausgang des Spannungsreglers allerdings eine gewisse Welligkeit aufweist. Mit Hilfe eines kontinuier- liehen Reglers kann diese Welligkeit jedoch reduziert und damit die Spannungsregelung verbessert werden. Grundsätzlich sind solche Schaltungen, die auch unter der Bezeichnung low-
drop-Spannungsregler bekannt sind, für einen besonders geringen Spannungsabfall zwischen Eingang und Ausgang ausgelegt.
Aus verschiedenen Gründen und unter anderem auch deswegen, weil das Ausspiegeln oder Auskoppeln eines Teilstroms bei einem Spannungsregler mit einem NMOS-Längstransistor mit erheblichen Schwierigkeiten behaftet ist, werden bisher ausschließlich Spannungsregler mit PMOS-Ausgangstransistor verwendet. Bei einem Spannungsregler mit PMOS-Ausgangstransistor ist durch ein einfaches Hinzuschalten eines Stromspiegeltransistors ein Teilstrom des gesamten VersorgungsStroms auskoppelbar.
Grundsätzlich ist für einen Stromspiegel Voraussetzung, dass beide Transistoren, bei dem in Figur 1 gezeigten Ausführungsbeispiel, also die Transistoren Pl und P2, die gleiche Steuerspannung zwischen Gate und Source sehen. Das heißt, dass der Spannungsabfall UGS zwischen Gate und Source bei beiden Transistoren Pl und P2 gleich groß sein muss. Wenn nun die beiden Gate-Anschlüsse der beiden Transistoren Pl und P2 miteinander verbunden werden, entsteht ein Stromspiegel, wobei sich die Größe des ausgespiegelten Stroms 12 aus dem Verhältnis von Kanalweite des ersten Transistors Pl zu Kanalweite des zweiten Transistors P2 bestimmt.
In Figur 1 ist ein entsprechender Stromspiegel mit PMOS- Transistoren, wie er bei dem erwähnten Spannungsregler mit PMOS-Ausgangstransistor zum Einsatz kommen kann, gezeigt. Der Stromspiegel besteht aus einem ersten PMOS-Transistor Pl, welcher auch gleichzeitig der Längstransistor des Spannungsreglers ist, und einem zweiten PMOS-Transistor P2. Die beiden Source-Anschlüsse des ersten und zweiten PMOS-Transistors Pl und P2 sind miteinander verbunden. An ihnen liegt eine externe VersorgungsSpannung VDDEXT an. Die Gate-Anschlüsse der beiden PMOS-Transistoren Pl und P2 sind ebenfalls miteinander verbunden. Über das dadurch gebildete gemeinsame Gate werden die beiden Transistoren Pl und P2 gesteuert. Da das Verhält-
nis der Kanalweiten der beiden PMOS-Transistoren Pl und P2 1:1000 ist, beträgt der über den zweiten PMOS-Transistor P2 ausgespiegelte Teilstrom 12 1/1000 des über den ersten PMOS- Transistor Pl fließenden Laststroms II. Somit gilt in erster Nährung 12 = II : 1000.
Darstellung der Erfindung
Eine Aufgabe der Erfindung ist es, einen Spannungsregler mit Stromspiegel zum Auskoppeln eines Teilstroms anzugeben, bei dem der Spannungsregler als Längstransistor einen NMOS- Transistor aufweist.
Die Aufgabe wird durch einen Spannungsregler mit Stromspiegel zum Auskoppeln eines Teilstroms mit den Merkmalen gemäß Patentanspruch 1 gelöst .
Der erfindungsgemäße Spannungsregler mit Stromspiegel zum Auskoppeln eines Teilstroms umfasst als Längstransistor einen ersten NMOS-Transistor. Zudem weist der Spannungsregler einen zweiten NMOS-Transistor auf, der mit dem ersten NMOS- Transistor einen Stromspiegel bildet. Des weiteren ist bei dem Spannungsregler der erste NMOS-Transistor mit einem ers- ten PMOS-Transistor und einen dritten Transistor in Reihe geschaltet. Der zweite NMOS-Transistor ist mit einem zweiten PMOS-Transistor und einem vierten Transistor ebenfalls in Reihe geschaltet, wobei die Steuereingänge des ersten und des zweiten PMOS-Transistors miteinander verbunden sind und wobei die Steuereingänge des dritten und des vierten Transistors mit einem Steueranschluss zum Einstellen der Größe des auszukoppelnden Teilstroms verbunden sind. Der Teilstrom ist an einem Ausgang des Stromspiegels abgreifbar.
Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den in den abhängigen Patentansprüchen angegebenen Merkmalen.
Bei einer Ausfuhrungsform des erfindungsgemäßen Spannungsreglers ist zusätzlich ein Kondensator vorgesehen, der zwischen die Steuerausgänge des ersten und des zweiten PMOS- Transistors geschaltet ist. Dies hat den Vorteil, dass da- durch auch schnelle transiente Spannungsänderungen, welche beispielsweise durch einen Lastwechsel am Ausgang des Spannungsreglers bedingt sind, ebenfalls berücksichtigt werden können.
Bei einer zusätzlichen Ausfuhrungsform des erfindungsgemäßen Spannungsreglers bildet der erste PMOS-Transistor eine Diode. Zudem können vorteilhafterweise der erste und der zweite PMOS-Transistor gleich groß dimensioniert sein.
Vorteilhafterweise bildet der vierte Transistor des erfindungsgemäßen Spannungsreglers eine Diode. Zudem können der dritte und vierte Transistor gleich groß dimensioniert sein.
Darüber hinaus können bei dem erfindungsgemäßen Spannungsreg- 1er der dritte und der vierte Transistor als NMOS- Transistoren ausgebildet sein.
Zur Lösung der Aufgabe wird ferner vorgeschlagen, dass der erfindungsgemäße Spannungsregler einen Vergleichssignalaus- gang aufweist, welcher mit dem Steuerausgang des zweiten
PMOS-Transistors verbunden ist, um ein Signal zur Verfügung zu stellen, welches das Ergebnis eines Vergleichs zwischen einem am Steueranschluss anlegbaren Referenzstrom und dem Teilstrom darstellt. Das so gebildete Vergleichssignal kann als Steuersignal für einen Strombegrenzer verwendet werden.
Alternativ dazu kann bei dem erfindungsgemäßen Spannungsregler der erste NMOS-Transistor mit einem dritten PMOS- Transistor und einem fünften Transistor in Reihe geschaltet sein. Der Spannungsregler weist zudem einen Vergleichssignal- ausgang auf, welcher mit dem Steuerausgang des dritten PMOS- Transistors verbunden ist, um ein Signal zur Verfügung zu
stellen, welches das Ergebnis eines Vergleichs zwischen einem am Steueranschluss anlegbaren Referenzstrom und dem Teilstrom bildet . Das so gebildete Vergleichssignal kann als Steuersignal für einen Strombegrenzer verwendet werden.
Bei einer Weiterbildung des erfindungsgemäßen Spannungsreglers sind die Drainanschlüsse des ersten und des zweiten NMOS-Transistors miteinander verbunden.
Nach einem weiteren Merkmal der Erfindung kann der Spannungsregler als Längsregler ausgebildet sein und eine Ladungspumpe umfassen, die mit den Steuereingängen des ersten und des zweiten NMOS-Transistors verbunden ist.
Schließlich kann der erfindungsgemäße Spannungsregler als low-drop-Spannungsregler ausgebildet sein. Dies hat den Vorteil, dass der Spannungsabfall zwischen dem Eingang und dem Ausgang des Spannungsreglers äußerst gering ist .
Kurze Beschreibung der Zeichnungen
Im Folgenden wird die Erfindung mit mehreren Ausführungsbei- spielen anhand von vier Figuren weiter erläutert .
Figur 1 zeigt den Aufbau eines Stromspiegels mit zwei PMOS- Transistoren .
Figur 2 zeigt das Grundprinzip eines mit zwei NMOS- Transistoren aufgebauten Stromspiegels.
Figur 3 zeigt eine Schaltung, bei der ein Stromspiegel mit NMOS-Transistoren zum Einsatz kommt.
Figur 4 zeigt den prinzipiellen Aufbau eines Spannungsreglers mit einem NMOS-Transistor als Längstransistor, wobei der NMOS-Transistor zudem Teil des Stromspiegels ist.
Wege zur Ausführung der Erfindung
Auf den in Figur 1 gezeigten Stromspiegel mit zwei PMOS-
Transistoren wird im Folgenden nicht weiter eingegangen, sondern vielmehr auf die Beschreibungseinleitung verwiesen.
In Figur 2 ist das Grundprinzip eines zwei NMOS-Transistoren Nl und N2 aufweisenden Stromspiegels gezeigt. Die Drainanschlüsse der NMOS-Transistoren Nl und N2 sind miteinander verbunden und liegen an der externen Spannung VDDEXT. Damit die in Figur 2 gezeigte Schaltung als Stromspiegel arbeitet, müssen die Source-Anschlüsse und die Gate-Anschlüsse der bei- den Transistoren Nl und N2 verbunden oder auf den jeweils gleichen Potentialen liegen. Falls die beiden Source- Anschlüsse der Transistoren Nl und N2 miteinander verbunden sind, kann der gewünschte Teilstrom nur am Drain des Transistors N2 abgegriffen werden und müsste, um ihn mit einem Refe- renzstrom vergleichen zu können, nochmals mit PMOS-
Transistoren nach unten gespiegelt werden. Dazu wäre allerdings eine höhere Spannung als die externe Betriebsspannung VDDEXT erforderlich. Die zweite Möglichkeit, nämlich die beiden Source-Anschlüsse der Transistoren Nl und N2 auf das gleiche Potential zu bringen, kommt bei der in Figur 3 beschriebenen Schaltung zur Anwendung.
Die in Figur 3 gezeigte Schaltung weist einen Stromspiegel mit den beiden NMOS-Transistoren Nl und N2 sowie eine Ver- gleichseinheit zum Vergleichen des ausgespiegelten Teilstroms
12 mit einem Referenzstrom IREF auf. Die beschriebene Schaltung hat dabei den Vorteil, dass trotz eines sehr geringen Spannungsunterschieds zwischen dem Eingang und dem Ausgang des Spannungsreglers der gewünschte Teilstrom 12 ausgespie- gelt werden kann. Mit Hilfe eines zusätzlich in den Versorgungspfad geschalteten PMOS-Stromspiegels kann dies nicht erreicht werden. Wie bereits weiter oben erwähnt, entsteht ein
Stromspiegel dann, wenn die Gate-Source-Spannungen UGS zweier NMOS-Transistoren gleich groß sind. Am einfachsten wird dies dadurch erreicht, dass die Gate- und die Source-Anschlüsse beider Transistoren miteinander verbunden werden. Dabei be- finden sich dann der Eingang und der Ausgang des Stromspiegels auf der Drain-Seite der Transistoren. Im Fall eines Spannungsreglers mit NMOS-Transistoren muss aber der Ausgang des Teilstroms auf der Source-Seite der NMOS-Transistoren liegen, so dass die beiden Source-Anschlüsse nicht einfach miteinander verbunden werden können. Anderenfalls könnte zwischen Eingang und Ausgang nicht mehr unterschieden werden.
Bei der Erfindung wird das Problem dadurch gelöst, dass dafür gesorgt wird, dass an den Source-Anschlüssen der beiden NMOS- Transistoren Nl und N2 das gleiche Potential anliegt, ohne dass die Source-Anschlüsse fest miteinander verbunden werden. Dazu wird mit Hilfe einer PMOS-Kaskodenschaltung dafür gesorgt, dass die Source des NMOS-Transistors N2, der den gewünschten Teilstrom 12 auskoppelt, auf dem gleichen Potential liegt wie die Source des NMOS-Transistors Nl, der den Haupttransistor bildet. Mit Hilfe einer nachgeschalteten Auswerteeinheit kann ein Vergleich zwischen dem ausgekoppelten oder ausgespiegelten Teilstrom 12 und einem Referenzstrom IREF erfolgen.
Bei der in Figur 3 gezeigten Schaltung weist der Stromspiegel, wie erwähnt, die beiden NMOS-Transistoren Nl und N2 auf, die drainseitig miteinander verbunden sind und an der externen Betriebsspannung VDDEXT anliegen. Die beiden Gate- Anschlüsse der NMOS-Transistoren Nl und N2 sind ebenfalls miteinander verbunden und führen auf einen Steuereingang IN, über den der Stromspiegel steuerbar ist. Im gezeigten Ausführungsbeispiel beträgt das Kanalweitenverhältnis der beiden Transistoren N2 und Nl 1:1000. Dadurch lässt sich ein Teil- ström 12 ausspiegeln und am Ausgang 1 des Stormspiegels abgreifen, der 1/I000stel des durch den ersten NMOS-Transistor Nl fließenden Stroms II ist. Der Strom II entspricht dabei
dem von einem Spannungsregler an seinem Ausgang OUT zur Verfügung gestellten Laststrom. Der erste NMOS-Transistor Nl bildet mit einem ersten PMOS-Transistor Pl und einem weiteren NMOS-Transistor N3 eine Reihenschaltung. Eine weitere Reihen- schaltung wird durch den Transistor N2, einen zweiten PMOS- Transistor P2 und einem vierten NMOS-Transistor N4 gebildet. Der als Diode arbeitende erste PMOS-Transistor Pl ist gate- seitig mit dem Gate des vorzugsweise gleich dimensionierten zweiten PMOS-Transistors P2 verbunden. Zwischen die Source- Anschlüsse des ersten und des zweiten PMOS-Transistors Pl und P2 ist zusätzlich ein Kondensator C geschaltet.
Bei einer vereinfachten Ausfuhrungsform der Schaltung, welche durch die gestrichelten Linien gekennzeichnet ist, ist der Eingang 2, an dem ein Referenzstrom IREF anlegbar ist, mit den Gate-Anschlüssen des dritten und des vierten NMOS- Transistors N3 und N4 verbunden. Mit Hilfe dieses Teils der Schaltung, nämlich den Transistoren Pl, N3 , P2 und N4, wird zum einen erreicht, dass die Source-Anschlüsse der beiden NMOS-Transistoren N2 und Nl auf dem gleichen Potential liegen. Zum anderen kann an einem Ausgang 3', welcher in Figur 3 ebenfalls gestrichelt gekennzeichnet ist, ein Vergleichssignal abgegriffen werden, das angibt, ob der ausgespiegelte Teilstrom 12 größer oder kleiner als der Referenzstrom IREF ist. Für den Fall, dass der ausgespiegelte Teilstrom 12. größer als der Referenzstrom IREF ist, liegt am Ausgang 3', der auch als Vergleichssignalausgang bezeichnet wird, das Signal mit einem positiven Pegel an, was dem logischen Zustand high entspricht. Falls der ausgespiegelte Teilstrom 12 jedoch kleiner als der Referenzstrom IREF ist, liegt am Ausgang 3' ein Signal mit einer Spannung an, die in etwa dem Betriebspotential VSS und damit dem logischen Pegel low entspricht .
Bei der zweiten möglichen Ausfuhrungsform der Schaltung, die ebenfalls in Figur 3 gezeigt ist, wird anstelle des Ausgangs 3' der Ausgang 3 verwendet, um das Ergebnis des Vergleichs zwischen dem ausgespiegelten Teilstrom 12 und dem Referenz-
Strom IREF in Form eines VergleichsSignals ICOMP abzugreifen. Die Schaltung weist dazu zwei weitere PMOS-Transistoren P3 und P4 sowie zwei weitere NMOS-Transistoren N5 und N6 auf, wobei der dritte PMOS-Transistor P3 mit dem fünften NMOS- Transistor N5 eine erste Reihenschaltung und der vierte PMOS- Transistor P4 mit dem sechsten NMOS-Transistor N6 eine zweite Reihenschaltung bilden. Zudem ist das Gate des als Diode arbeitenden dritten PMOS-Transistors P3 mit dem Gate des vierten PMOS-Transistors P4 verbunden. Bei diesem Ausführungsbei- spiel ist der Anschluss 2 der Schaltung nicht mit dem Gate des vierten NMOS-Transistors N4 , sondern dem Gate des sechsten NMOS-Transistors N6 verbunden.
Die Funktionsweise der Schaltung wird im Folgenden näher be- schrieben. Das gemeinsame Gate der beiden NMOS-Transistoren Nl und N2 wird von einem Spannungsregler, der beispielsweise wie in Figur 4 gezeigt ausgebildet sein kann, so angesteuert, dass am Ausgang OUT die gewünschte geregelte Spannung VDD abgreifbar ist. Am Gate der beiden PMOS-Transistoren Pl und P2 liegt die Spannung VDD - Vthp an, wobei die Spannung Vthp der Diodenspannung des ersten PMOS-Transistors Pl entspricht. Der zweite PMOS-Transistor P2 arbeitet als Source-Folger oder Kaskodentransistor und sorgt dafür, dass am Knoten VIRTU das gleiche Potential wie am Ausgang OUT anliegt, sofern die Ströme durch die beiden PMOS-Transistoren Pl und P2 gleich groß sind. Im Bereich des Schaltpunkts des durch die beiden Transistoren P4 und Nβ gebildeten Stromkomparators ist dies auch der Fall. Die Kapazität C sorgt dafür, dass auch schnelle transiente Spannungsänderungen, welche durch einen Last- Wechsel am Ausgang OUT bedingt sind, möglichst gut auf den
Knoten VIRTU übertragen werden. Über den als Diode arbeitenden NMOS-Transistor NO wird auf die beiden Transistoren N3 und N6 der Strom IREF eingespiegelt. Der Strom IREF stellt dabei den Sollwert dar, bei dem die Strombegrenzung des Span- nungsreglers unter Berücksichtigung des Spiegelverhältnisses der Transistoren Nl und N2 ansprechen soll . Solange der am Transistor N2 ausgekoppelte Teilstrom 12 kleiner als der Re-
ferenzstrom IREF ist, fließt auch über die Transistoren N4 , N5, P3 und P4 ein kleinerer Strom als über den Transistor N6. Das Vergleichssignal ICOMP am Ausgang 3 liegt dann auf dem Bezugspotential VSS. Wird der ausgekoppelte Teilstrom 12 grö- ßer als der Referenzstrom IREF, zieht der Transistor P4 gegen den Transistor N6 die Spannung in Richtung der externen Betriebsspannung VDDEXT, so dass der Pegel des Vergleichssignals ICOMP im Bereich der AusgangsSpannung VDD liegt. Dadurch wird angezeigt, dass der vorgegebene Strom IREF überschritten wurde .
Die Schaltung gemäß Figur 3 kann Teil des Spannungsreglers, der in Figur 4 gezeigt ist, sein. Dabei bildet der erste NMOS-Transistor Nl sowohl den Längstransistor des Spannungs- reglers als auch den Haupttransistor des Stromspiegels. Der in Figur 4 gezeigte Spannungsregler ist als Längsregler ausgebildet . Dabei wird über einen Regeloperationsverstärker OPV eine Sollspannung mit einer durch einen Spannungsteiler, bestehend aus den Widerständen Rl und R2 , gebildeten Teilspan- nung verglichen und das Vergleichsergebnis auf eine Ladungspumpe LP geführt. Diese wiederum steuert den ersten NMOS- Transistor Nl entsprechend an.
Die vorhergehende Beschreibung der Ausführungsbeispiele gemäß der vorliegenden Erfindung dient nur zu illustrativen Zwecken und nicht zum Zwecke der Beschränkung der Erfindung. Im Rahmen der Erfindung sind verschiedene Änderungen und Modifikationen möglich, ohne den Umfang der Erfindung sowie ihre Ä- quivalente zu verlassen.
Bezugszeichenliste
1 Stromspiegelausgang 2 Referenzstromeingang
3 Vergleichssignalausgang
3' alternativer Vergleichssignalausgang
Nl - N6 NMOS Transistoren
Pl - P3 PMOS Transistoren IN Steuereingang/Stromspiegeleingang
UGS Gate-Source-Spannung
VSS Bezugspotential
VDDEXT externe Versorgungsspannung
VDD geregelte Spannung OUT Spannungsreglerausgang
ICOMP VergleichsSignal
C Kondensator
LP Ladungspumpe
OPV Regeloperationsverstärker Rl erster Widerstand
R2 zweiter Widerstand