WO2004010575A1

WO2004010575A1 - パワーアンプ装置

Info

Publication number: WO2004010575A1
Application number: PCT/JP2003/007224
Authority: WO
Inventors: Masao Goto
Original assignee: Sony Corporation
Priority date: 2002-07-18
Filing date: 2003-06-06
Publication date: 2004-01-29
Also published as: MY137107A; JP4765316B2; KR20050019761A; KR100956098B1; JPWO2004010575A1; US7205834B2; US20050231276A1

Abstract

　本発明は、パルス幅変調信号（ＰＷＭ（Pulse WidthModulation）信号）によりドライブされるパワーアンプ装置であり、入力信号の量子化レベルをパルス幅に対応させた第１のパルス幅変調信号から、互いに逆レベルの一対の第１のドライブパルスを形成し、第１のプッシュプル回路に供給する。入力信号を、その量子化レベルの２の補数をパルス幅に対応させた第２のパルス幅変調信号から、互いに逆レベルの一対の第１のドライブパルスを形成し、第２のプッシュプル回路（１６）に供給する。第１及び第２のプッシュプル回路（１５）（１６）の出力端の間にスピーカ（１９）を接続する。第１のプッシュプル回路（１５）の出力端の電位と、第２のプッシュプル回路（１６）の出力端の電位とのずれを検出し、ずれがあったときには、プッシュプル回路の動作を実質的に停止させる。

Description

明細書パワーアンプ装匿技術分野本発明は、パルス幅変調信号（以下、 PWM (Pulse Width Modulation) 信号という）によりドライブされるパワーアンプ装置に関する。

本出願は、日本国において 2 00 2年 7月 1 8日に出願された日本特許出願番号 2002— 209 5 57を基礎として優先権を主張するものであり、この出願は参照することにより、本出願に援用される。景技術従来、オーディオ用のパワーアンプ装置として、いわゆる D級アンプと呼ばれるデジタルアンプがある。この D級アンプは、スイッチングにより電力増幅を行うものであり、例えば図 1に示すように構成されている。

図 1に示すパワーアンプ装置は、デジ夕ルオーディオ信号 P i nが、入力端子 T i nを通じて PWM変調回路 1 1に供給されると共に、クロック生成部 1 2から所定の周波数のクロック信号が PWM変調回路 1 1に供給される。 PWM変調回路 1 1に供給されたデジタルオーディオ信号 P i nは、一対の PWM信号 PA、 P Bに変換される。

この場合、図 2 A、図 2 Bに示すように、 PWM信号 PA、 PBのパルス幅 (各 PWM信号波形において、状態 "H" である時間幅）は、デジタルオーディォ信号 P i nが示す量子化レベル（信号 P i nを D/A変換したときの瞬時レべルに対応。以下同様）に対応して変化するものであるが、一方の PWM信号 PA のパルス幅は、デジタルオーディォ信号 P i nそのものが示す量子化レベルの大きさに対応するものとされ、他方の PWM信号 PBのパルス幅は、デジタルォ一ディォ信号 P i nが示す量子化レベルの 2の補数の大きさに対応するものとされる。

なお、図 2 A及び図 2 Bに示した例の PWM信号 PA及び P Bは、その立ち上がり時点が、 PWM信号 PA、 PBの 1サイクル期間（基準周期） T Cの開始時点に固定され、その立ち下がり時点がデジタルオーディォ信号 P i nの示すレべルに対応して変化する、いわゆる片側変調方式の P W M信号である。

PWM信号 P A及び P Bとしては、図 2 C及び図 2 Dにすように、立ち上がり時点及び立ち下がり時点の両方が同時に変化する、いわゆる両側変調方式の P WM信号とすることもできる。

PWM信号 PA、 P Bのキャリア周波数 f c (= 1 /T C) は、デジタルォ一ディォ信号 P i nのサンプリング周波数 f sの例えば 1 6倍とされ、 f s = 4 8 kH zとすれば、

f c = 1 6 f s = 1 6 x 48 kH z = 7 68 kH z

とされる。

この PWM変調回路 1 1からの一-方の PWM信号 P Aがドライブ回路 1 3に供給されて、図 3 Aに示すように、 PWM信号 P Aと非反転及び反転された一対のドライブ用のパルス電圧（ドライブパルス） +PA、一PAが形成される。

ドライブ回路 1 3からのパルス電圧 + PA、 —PAは、一対のスイッチング素子、例えば nチャンネルの MO S— F E T (Metal Oxide Semiconductor Type F ield Effect Transistor) 1 5 1、 1 52のゲートにそれそれ供給される。

この場合、 FE T (Field Effect Transistor) 1 5 1、 1 52は、ブッシュプル回路 1 5を構成するものであり、 FE T 1 5 1のドレインが電源端子 20に接続され、 F E T 1 5 1のソースが F E T 1 52のドレインに接続され、 FE T 1 5 2のソースが接地に接続される。電源端子 20には、安定した直流電圧 + VD Dが電源電圧として供給される。なお、電圧 + VDDは、例えば 2 0 V〜50 V とされている。

そして、 FE T 1 5 1のソース及び FE T 1 52のドレインが、コィル及びコンデンサを有する口一パスフィルタ 1 7を通じて、スピーカ 1 9の一端が接続されるスピーカ端子 S P十に接続される。

PWM変調回路 1 1からの他方の P WM信号 P Bに対しても、 PWM信号 PA に対してと同様に構成される。すなわち、 PWM信号 P Bがドライブ回路 1 4に供給されて、図 3 Bに示すように、信号 P Bと非反転及び反転された一対のドライブ用のパルス電圧（ドライブパルス） +PB、一 PBが形成される。

ドライブ回路 14からのパルス電圧 + P B、一 PBが、プッシュプル回路 1 6 を構成する一対の nチヤンネルの MO S— FE T 1 6 1、 1 62のゲートにそれそれ供給される。

そして、 FE T 1 6 1のソース及び FE T 1 62のドレインが、コィル及びコンデンサを有するローパスフィルタ 1 8を通じてスピーカ 1 9の他端が接続されるスピーカ端子 S P—に接続される。

したがって、パルス電圧 + PA= "H" のときには、パルス電圧一PA = "L" であり、 FE T 1 5 1がオンになるとともに、 FE T 1 5 2がオフになるので、 F E T 1 5 1、 1 52の接続点の電圧 V Aは、図 3 Cに示すように、電圧 + VDDとなる。逆に、パルス電圧 + PA = "L" のときには、パルス電圧一 P A = " H，，であり、 F E T 1 5 1がオフになると共に、 F E T 1 52がオンになるので、電圧 VA= 0となる。

同様に、パルス電圧 + PB= "H" のときには、パルス電圧一 PB二 "L" であり、 FE T 1 6 1がオンになるとともに、 F E T 1 62がオフになるので、 F E T 1 6 1、 1 62の接続点の電圧 VBは、図 3 Dに示すように、電圧 + VDD となる。逆に、パルス電圧 + PB二 "L" のときには、パルス電圧一PB = "H" であり、 F E T 1 6 1がオフになるとともに、 FE T 1 6 2がオンになるので、電圧 VB = 0となる。

そして、電圧 VA = + VDD、かつ、電圧 VB二 0の期間には、図 1及び図 3 Eに示すように、 F E T 1 5 1、 1 52の接続点から、口一パスフィル夕 1 7からスビ一力 1 9、さらにローパスフィル夕 1 8に至るラインを通じて、 FE T 1 6 1、 1 62の接続点へと、電流 iが流れる。

また、電圧 VA = 0、かつ、電圧 VB二 +VDDの期間には、 F E T 1 6 1、 1 62の接続点から、口一パスフィルタ 1 8からスピーカ 1 9、さらに口一パスフィルタ 1 7に至るラインを通じて、 FE T 1 5 1、 1 52の接続点へと、逆向きに電流 iが流れる。さらに、 VA = VB = + VD Dの期間、及び VA = VB = 0の期間には、電流 iは流れない。つまり、プッシュプル回路 1 5、 1 6が B T L (Bridge Tied Load) 回路を構成しているためである。

電流 iの流れる期間は、元の PWM信号 PA、 PBが立ち上がつている期間に対応して変化するとともに、電流 iがスビーカ 1 9を流れるとき、電流 iは口一パスフィル夕 1 7、 1 8により積分されるので、結果として、スピ一力 1 9を流れる電流 iは、デジタルオーディォ信号 P i nの示すレベルに対応したアナログ電流であって、電力増幅された電流となる。つまり、電力増幅された出力がスピ一力 1 9に供給されることになる。

こうして、図 1に示す回路は、パワーアンプとして動作するが、このとき、 F E T 1 5 1、 1 52、 1 6 1、 1 62は、入力されたデジタルオーディオ信号 P i nに対応して電源電圧 + VDDをスイッチングして、電力増幅をするので、効率が良く、大出力を得ることができる。

ところで、図 1の構成のみでは、パワーアンプ装置に電源が投入されている状態において、例えばスピーカ 1 9とスピーカ端子 S P十、 SP—とを結線する際などにおいて、スピーカ端子 S P +又はスビ一力端子 SP—の一方に、一端侧が接続されているスピーカコードの他端が、シャーシや金属に触れるなどした場合、図 1の出力段のプッシュプル回路の一方には大電流が流れ、当該ブッシュプル回路の FE T 1 5 1、 1 52又は 1 6 1、 1 62が破壊されるおそれがある。

また、一端側のリ一ド線がスビーカ端子 S P +あるいはスピ一力端子 S P—に接続されているスピーカの他端側のリード線が金属部分に接触した場合にも、回路に大電流が流れて、出力段の F E T 1 5 1、 1 52、 1 6 1、 1 6 2が破壊されるおそれがあると共に、このときにはスピーカが破壊（焼損）してしまうおそれがある。

このような事態の発生を防止するため、従来から、上述のようなパワーアンプ装置には、過電流保護回路が設けられている。図 4は、その過電流保護回路が付加された従来のパワーアンプ装置を示す回路図である。

図 4に示すパワーアンプ装置には、過電流検出回路 2 1が、出力段のプッシュプル回路 1 5、 1 6と、電源端子 20との間に設けられる。

すなわち、過電流検出回路 2 1においては、電源端子 20がコンデンサ 2 1 1 を介して接地されると共に、抵抗器 2 1 2及びコンデンサ 2 1 3の直列回路を介して接地される。電源端子 20は、過電流検出用のトランジスタ 2 1 4のェミツ夕に接続される。抵抗器 2 1 2とコンデンサ 2 1 3との接続点が、 F E T 1 5 1 及び 1 6 1のドレインに接続され、プッシュプル回路 1 5及び 1 6には、 ΐ 源電圧 + VDDが抵抗器 2 1 2を通じて供給される。

抵抗器 2 1 2とコンデンサ 2 1 3との接続点は、過電流検出用のトランジスタ 2 1 4のベースに接続される。このトランジスタ 2 1 4のコレクタは、トランジス夕 2 1 5のベースに接続される。このトランジスタ 2 1 5のエミッタは接地される。このトランジスタ 2 1 5のコレクタ出力が、過電流検出出力として、マイクロコンピュ一夕 22に供給される。

マイクロコンピュータ 2 2は、トランジスタ 2 1 5のコレクタ出力により、過電流が検出されたと判断したときには、この例では、ドライブ回路 1 3及び 1 4 からのドライブ信号 + Ρ Α、 — PA及び + ΡΒ、一ΡΒの出力を停止して、 F E Τ 1 5 1、 1 52、 1 6 1、 1 6 2を常にオフとするように制御する。

この過電流検出回路 2 1は、次のように動作する。すなわち、図 4の構成においては、電源端子 20からの電源電圧 + VD Dは、抵抗器 2 1 2を通じてプッシュプル回路 1 5及び 1 6に供給される。

通常動作時には、 F Ε Τ 1 5 1、 1 52、 1 6 1、 1 6 2を通じて流れる電流 iは、所定の値よりは小さく、このため抵抗器 2 1 2による電圧降下は小さいため、過電流検出用トランジスタ 2 1 4はオフである。

一方、前述のような理由により、 FE T 1 5 1、 1 52、 1 6 1、 1 62を通じて大電流が流れるようになると、抵抗器 2 1 2における電圧降下は大きくなるため、過電流検出用トランジスタ 2 1 4はオンとなる。このため、トランジスタ 2 1 5もオンとなり、そのコレクタの過電流検出出力がハイレベルからローレべルとなる。

すると、マイクロコンピュータ 2 2は、この過電流検出出力が口一レベルになつたことから、ドライブ回路 1 3、 1 4に、その出力を停止させる制御信号を供給する。ドライブ回路 1 3及び 1 4では、この制御信号を受けて、ドライブ信号 + PA、 — PA及び +PB、一 PBの、 FET 1 5 1、 1 5 2、 1 6 1、 1 6 2 への供給を停止する。これにより、 F E T 1 5 1、 1 5 2、 1 6 1、 1 62は全てオフとされ、過電流は流れなくなり、 FET 1 5 1、 1 52、 1 6 1、 1 6 2 ゃスピー力 1 9が保護される。

ところで、スピーカ端子 SP+及び SP—にスピーカ 1 9が接続されて、このスピーカ 1 9が PWM駆動されるときのパワーアンプの出力は、数 W〜 1 00 W を超えるものとなる。

上述した従来の検出回路の場合には、電源電圧 + VDDが、過電流検出用の抵抗器 2 1 2を介してプッシュプル回路 1 5、 1 6に供給される構成であるため、通常動作時においては、スピーカ 1 9に流れる音信号電流 iに応じた電流が抵抗器 2 1 2を流れることにより、プッシュプル回路 1 5、 1 6の電源電圧（FE T 1 5 1、 1 6 1のドレイン電圧）が変動することになる。

このため、図 4の構成では、パワーアンプの最小出力のときと、最大出力のときとで、所期の比率の出力が得られない問題がある。発明の開示本発明は、上述したような従来のパワーアンプ装置が有する問題点を解消することができる新規なパワーアンプ装置を提供することにある。

上述したような目的を達成するために提案される本究明に係るパワーアンプ装置は、入力信号を非反転して増幅し、出力端が負荷の一端に接続される第 1の増幅回路と、入力信号を反転して增幅し、出力端が負荷の他端に接続される第 2の増幅回路と、第 1の増幅回路の出力端の電位と、第 2の増幅回路の出力端の電位とのずれを検出する検出手段と、検出手段の検出出力に基づき、第 1及び第 2の増幅回路の動作を停止させる動作停止手段とを備える。

本発明に係るパワーアンプ装置においては、通常動作時は、負荷の一端が接続される第 1の増幅回路の出力端と、負荷の他端が接続される第 2の増幅回路の出力端とは、共に電源電圧の中点電位となる。

一方、パワーアンプ装置に電源が投入されている状態において、例えばスピ一力 1 9とスピーカ端子 SP十、 S P—とを結線する際などにおいて、スピーカ端子 S P +又はスピ一力端子 S P—の一方に、一端側が接続されているスピーカコ一ドの他端が、シャーシや金属に触れるなどした場合に、当該スピーカコードが接続されている方のスピーカ端子を出力端とする增幅回路の增幅素子には大電流が流れ、また、この増幅回路の出力端の電位が下がる。

このため、他の增幅回路の出力端の中点電位に対するずれが生じ、そのずれが検出手段により検出される。そして、動作停止手段は、その検出出力により、 ¾ Iffti回路の動作を実質的に停止させる。これにより、増幅回路の増幅素子や負荷が保護される。

これらの增幅回路として、パルス幅変調信号によるスィツチングアンプとすることができる。この場合には、第 1の増幅回路は、入力信号を、その量子化レべルをパルス幅に対応させた第 1のパルス幅変調信号に変換して出力する第 1のパルス幅変調手段と、第 1のパルス幅変調手段から出力される第 1 のパルス幅変調信号を互いに逆レベルの一対の第 1のドライブパルスに変換して出力する第 1のドライブ手段と、第 1の一対のスィツチング素子がプッシュプル接続されて構成され、第 1のドライブ手段からの一対の第 1のドライブパルスが、第 1の一対のスィツチング素子に供給され、出力端が負荷の一端に接続される第 1のプッシュプル回路とを備える。また、第 2の増幅回路は、入力信号を、その量子化レベルの 2の補数をパルス幅に対応させた第 2のパルス幅変調信号に変換して出力する第 2のパルス幅変調手段と、第 2のパルス幅変調手段から出力される第 2のパルス幅変調信号を互いに逆レベルの一対の第 2のドライブパルスに変換して出力する第 2のドライブ手段と、第 2の一対のスィツチング素子がプッシュプル接続されて構成され、第 2のドライブ手段からの第 2の一対のドライブパルスが、第 2 の一対のスィツチング素子に供給され、出力端が負荷の他端に接続される第 2のプッシュプル回路とを備える。そして、検出手段は、第 1のプッシュプル回路の出力端の電位と、第 2のプッシュプル回路の出力端の電位とのずれを検出する。この場合にも、パワーアンプ装置に電源が投入されている状態において、例えばスピ一力端子 S P +又はスピーカ端子 S P—の一方が、シャーシや金属に触れるなどした場合に、接地されたスピーカ端子を出力端とするプッシュプル回路のスイッチング素子には大電流が流れ、また、このプッシュプル回路の出力端の電位が下がる。

このため、他のプッシュプル回路の出力端の中点電位に対するずれが生じ、そのずれが検出手段により検出される。そして、勋作停止手段は、その検出出力により、プッシュプル回路の動作を実質的に停止させる。これにより、プッシュプル回路のスィツチング素子や負荷が保護される。

また、本究明に係るパワーアンプ装匿は、入力信号を非反転して堦幅し、出力端が負荷の一端に接続される第 1の増幅回路と、入力信号を反転して増幅し、出力端が負荷の他端に接続される第 2の増幅回路と、第 1の増幅回路の出力端の電位と、第 2の増幅回路の出力端の電位とのずれを検出する検出手段と、検出手段の検出出力に基づき、出力端に対して負荷を切り離すようにする手段と備える。このパワーアンプ装置においても、第 1及び第 2の増幅回路の出力端の中点電位に対するずれが検出手段により検出される。そして、動作停止手段は、その検出出力に応じて、第 1及び第 2の増幅回路の出力端に接続される負荷を切り離すこれにより、増幅回路の増幅素子や負荷が保護される。

本発明の更に他の目的、本究明によって得られる具体的な利点は、以下において図面を参照して説明される実施の形態の説明から一層明らかにされるであろう。図面の簡単な説明図 1は、 P W M駆動のパワーアンプ装置の構成例を示す回路図である。

図 2 A乃至図 2 Dは、図 1に示すパワーアンプ装置の動作の説明に供する図である。

図 3 A乃至図 3 Fは、図 1に示すパワーアンプ装置の動作の説明に供する図である。

図 4は、従来の過電流保護回路を備えるパワーアンプ装置を示す回路図である。図 5は、本究明に係るパワーアンプ装置を示す回路図である。

図 6は、本発明に係るパワーアンプ装置の他の例を示す回路図である。

図 7は、本発明に適用される過電流検出回路の他の例を示す回路図である。図 8は、本発明に係るパワーアンプ装置の他の例を示すプロック図である。発明を実施するための最良の形態以下、木発明に係るパワーアンプ装置を、前述したデジタルオーディオ信号の電力増幅装置に適用した例を挙げて説明する。

図 5は、本発明に係るパワーアンプ装置の構成を示す [nl路図であり、過電流検出回路部分を除く PWM駆動回路部分は、前述した図 1に示したものと全く同様である。

本発明においては、電源端子 2 0からの電源電圧 + VD Dは、前述した図 4に示す従来例の場合と異なり、抵抗器を介さずに直接にプッシュプル回路 1 5及び 1 6に供給される。

本発明に係るパワーアンプ装置の過電流検出回路 30においては、プッシュブル回路 1 5の出力端である F E T 1 5 1のソースと FE T 1 52のドレインとの接続点 Τ Ρ 1 5と、プヅシュプル回路 1 6の出力端である F Ε Τ 1 6 1のソースと F Ε Τ 1 6 2のドレインとの接続点 Τ Ρ 1 6との間に、抵抗器 3 1、 32、 3 3の直列回路が接続される。中央の抵抗器 32に並列にコンデンサ 34が接続される。このコンデンサ 34は、この過電流検出回路 30が低周波成分についてのみ動作するようにするために設けられる。

抵抗器 3 1と 32の接続点が、 Ρ Ν Ρ型トランジスタ 3 5のェミッタに接続されると共に、 ΡΝΡ型トランジスタ 3 6のベースに接続される。抵抗器 32と 3 3の接続点が、 ΡΝΡ型トランジスタ 3 5のベースに接続されると共に、 ΡΝΡ 型トランジス夕 36のエミッ夕に接続される。そして、 ΡΝΡ型トランジスタ 3 5及び Ρ ΝΡ型トランジスタ 3 6のコレクタ同士が接続され、その接続点がトランジス夕 37のベースに接続される。このトランジスタ 3 7のェミッ夕は接地され、そのコレクタに得られる過電流検出出力は、マイクロコンピュー夕 22に供給される。

以上の構成においては、通常動作時には、接続点 TP 1 5及び TP 1 6は、共に中点電位、つまり、 +VDD/2となり、 PWM駆動回路部分は、図 4の場合と全く同様にして動作する。このとき、接続点 TP 1 5及び TP 1 6は、前述したように、共に中点電位であるため、過電流検出回路 3 0には電流は、流れず、トランジスタ 3 5、 36は共にオフ、したがって、トランジスタ 37もオフの状態となる。

この場合に、図 4に示す従来例とは異なり、プッシュプル 1 5及び 1 6には、電源端子 2 0からの電源電圧 + VDDが直接に供給されるので、図 4に示す従来例のようなレベル変動がスピーカ 1 9での再生音声に生じることはなく、音声品質の劣化は生じない。

次に、図 5に示すパワーアンプ装置に電源が投入されている状態において、スピ一力端子 SP—側が、前述したような理由で接地されるなどすると、プッシュプル回路 1 6の出力端、つまり接絞点 TP 1 6の電位が中点電位よりも下がる。すると、接続点 TP 1 5から接続点 TP 1 6側に向かって電流が流れ、抵抗器 3 2における電圧降下分により、トランジスタ 3 5がオンとなる。このため、トランジス夕 37がオンとなって、過電流状態が検出され、その過電流状態の検出出力がマイクロコンビュー夕 2 2に供給される。

マイクロコンピュー夕 2 2は、受け取った過電流検出出力に基づいて、ドライブ回路 1 3及び 1 4を非動作状態に制御して、プッシュプル回路 1 5及び 1 6の FE T 1 5 1、 1 52、 1 6 1、 1 6 2の全てをオフする。これにより、ブヅシュプル回路 1 6には過電流が流れなくなり、 FE T 1 6 1、 1 6 2が保護されると共に、負荷としてのスピーカ 1 9が接続されている場合には、スピーカ 1 9も保護される。

図 5に示すパワーアンプ装置に電源が投入されている状態において、スピー力端子 SP+側が、前述したような理由で接地されるなどすると、ブッシュプル回路 1 5の出力端、つまり接続点 TP 1 5の電位が中点電位よりも下がる。

すると、接続点 TP 1 6から接続点 TP 1 5側に向かって電流が流れ、抵抗器 3 2における電圧降下分により、トランジスタ 3 6がオンとなる。このため、トランジスタ 37がオンとなって、過電流状態が検出され、その過電流状態の検出出力がマイクロコンビュー夕 2 2に供給される。

マイクロコンピュータ 2 2は、受け取った過電流検出出力に基づいて、ドライブ回路 1 3及び 14を非動作状態に制御して、プッシュプル回路 1 5及び 1 6の FE T 1 5 1、 1 5 2、 1 6 1、 1 62の全てをオフする。これにより、プッシュプル回路 1 5には過電流が流れなくなり、 FE T 1 5 1、 1 5 2が保護されると共に、負荷としてのスピーカ 1 9が接続されている場合には、スピーカ 1 9も保護される。

以上のようにして、本発明に係るパワーアンプ装置の検出回路 30によれば、プッシュプル回路を構成するスィツチング素子としての F E T 1 5 1、 1 5 2、 1 6 1、 1 62や、負荷としてのスピーカが、過電流に対して保護されると共に、パワーアンプの最小出力のときと、最大出力のときとで、所期の比率の出力が得られる。

なお、上述の例では、マイクロコンビユー夕 2 2は、過電流検出出力によりドライブ回路 1 3及び 1 4の動作を制御するようにしたが、マイクロコンピュー夕 2 2は、過電流検出出力により PWM変調回路 1 1の出力 PA、 PBを停止するように制御してもよい。

また、マイクロコンピュータ 22は、過電流検出出力により、 PWM変調回路 1 1やドライブ回路 1 3、 14の動作を実質上不能にするために、それら PWM 変調回路 1 1やドライブ回路 1 3、 1 4、プッシュプル回路 1 5、 1 6への電源供給を遮断するようにしてもよい。

また、図 6に示すように、スビーカ端子 S P +とフィルタ 1 7との間及びスピ —力端子 SP—とフィル夕 1 8との間に、通常はオンとされる出力遮断用のスィツチ回路 4 1、 42を設け、マイクロコンピュータ 2 2が、過電流検出出力に基づいて、過電流検出時には、これらのスイッチ回路 4 1、 42をオフするようにしてもよい。スィッチ回路 4 1、 42をオフすることにより、負荷側が出力端から切断され、不具合を生じる電流のルートが断たれるからである。

上述した本発明に係るパワーアンプ装置の検出回路 30では、プッシュプル回路 1 5及び 1 6の出力端（接続点 TP 1 5及び TP 1 6) の間に直列接続された 3本の抵抗器を使用して過電流状態を検出したが、両出力端の間の電位変化が検出されればよいので、例えば抵抗器は 1本でも構成できることはもちろんである。あるいは、両出力端の電位のずれを検出する回路であってもよい。

なお、上述した検出回路 30では、接続点 TP 1 5及び TP 1 6のいずれかの電位が中点電位からずれた場合に、プッシュブル回路 1 5及び 1 6の FE T 1 5 1、 1 52、 1 6 1、 1 62の全てをオフするようにしたが、図 7に示すように、接統点 TP 1 5及び TP 1 6の電位のずれをそれそれ検出して、どちらのプッシュプル回路が過電流状態となったか判断し、過電流状態となったと判断されたプッシュプル回路の FE Tのみをオフとするように制御してもよい。すなわち、接続点 T P 1 6の電位が中点電位よりも下がった埸合は、接続点 T P 1 5から接絞点 TP 1 6側に向かって電流が流れる抵抗器 3 2における電圧降下分により、トランジスタ 35がオンとなり、このため、トランジスタ 39がオンとなって、接絞点 TP 1 6側の過電流状態が検出され、その過電流状態の検出出力がマイクロコンピュータ 2 2に供給される。マイクロコンピュータ 2 2は、受け取った過電流検出出力に基づいて、プヅシュプル回路 1 6の FE T 1 6 1、 1 6 2をオフするように制御する。逆に、接続点 TP 1 5の電位が中点電位よりも下がった場合は、接続点 TP 1 6から接続点 TP 1 5側に向かって電流が流れる抵抗器 3 2における電圧降下分により、トランジスタ 36がオンとなり、このため、トランジス夕 3 8がオンとなって、接続点 TP 1 5側の過電流状態が検出され、その過電流状態の検出出力がマイクロコンピュータ 2 2に供給される。マイクロコンビュ —夕 2 2は、受け取った過電流検出出力に基づいて、プッシュプル回路 1 5の F ET 1 5 1、 1 5 2をオフするように制御する。もちろん、この例においても、マイクロコンピュー夕 22がいずれの過電流検出出力を受け取った場合にプッシュプル回路 1 5及び 1 6の F E T 1 5 1、 1 52、 1 6 1、 1 62の全てをオフするようにしてもよい。

また、上述した例では、検出回路 3 0はプッシュプル回路 1 5及び 1 6の出力端の間に接続されるが、口一パスフィル夕 1 7及び 1 8の出力端の間、つまりスピ一力端子 SP +とスピーカ端子 SP—との間に接続されるようにしてもよい。この場合、口一パスフィルタ 1 7及び 1 8の出力端ではアナログ信号とされた出力が得られるので、検出回路 30の過電流検出用の抵抗器 32及び並列コンデンサ 34による時定数を大きくする必要がある。

なお、上述の例では、入力信号 P i nがデジタルオーディオ信号の場合である場合を例に挙げて説明したが、アナログオーディオ信号であってもよい。また、 PWM変調回路 1 1及びドライブ回路 1 3、 1 4を一体化した構成とすることもできる。さらに、 PWM変調回路 1 1及びドライブ回路 1 3、 1 4はハ一ドゥエァ構成とすることはもちろん、 D SP (Digital Signal Processor) やマイクロコンビュ一夕で実行されるソフトウェァ処理により各 P WM信号を得るようにしてもよい。

上述の例では、パワーアンプ部としてプッシュプル回路 1 5及び 1 6により説明したが、それそれスィツチング素子 1個によるシングルェンド構成とすることもできる。この場合、 FE T 1 52、 1 62の代わりに例えば抵抗器に^き換えればよく、ドライブ回路 1 3、 1 4は不要となる。

さらに、パワーアンプ部がアナログ回路である場合にも本発明の技術が適用できる。例えば、図 8のパワーアンプ装置は、所謂 B T Lタイプの構成を示している。アナログオーディオ信号 S inが、入力端子 Tinより供給され、非反転パワーアンプ回路 5 1で電力増幅され、スィツチ回路 4 1を介して、スピーカ 1 9の一- 端が接続されるスピーカ端子 S P +に出力される。一方、アナログオーディオ信号 Sinがィンバ一夕 53を介して非反転パワーアンプ回路 52に供給される。ヮ一アンプ回路 52で電力増幅され、スィッチ回路 42を介して、スピーカ 1 9 の他端が接続されるスピーカ端子 SP—に出力される。ィンバ一タ 53及び非反転パワーアンプ回路 52は、反転パワーアンプを構成している。ここで、パワーアンプ回路 5 1、 52は、例えば正極の直流電圧 + VD Dのみが電源電圧として電源端子 20に供給される、いわゆる片電源方式とされ、その出力端における電位は共に中点電位、つまり、 +VDD/2となっているものとする。そして、この例においても、それそれの出力端、つまり接続点 T P 5 1及び T P 5 2の間に過電流検出回路 30が接続され、スピ一力端子 S P +あるいは S P—が接地されると、上述の実施態様と同様に、過電流状態が検出され、マイクロコンピュータ 2 2がパワーアンプ回路 5 1、 52を保護するように制御する。図 8では、マイクロコンピュータ 22がスィッチ回路 4 1、 42をオフするように制御する。また、上述の例は、本発明をオーディオ用のアンプに適用した例を挙げて説明したが、モ一夕などの電力機器を駆動するためのアンプとして使用することもできる。また、スピーカ 1 9に代えて任意の負荷を接続すれば、その負荷に動作電圧を供給することができると共に、入力信号 P i nを変更することにより、負荷に供給される電圧の大きさを変更することができる。

なお、上記の例では、過電流検出回路の過電流検出出力を、マイクロコンピュ一夕に供給し、マイクロコンピュータが負荷を切り離したり、ドライブ回路や P W M変調回路を制御したり、各回路への電源の遮断をコントロールしたりするようにしたが、本究明は、マイクロコンピュータではなく、専用の制御回路を別個に設けて制御を行うようにしてもよい。

なお、本発明は、添付の請求の範囲及びその主旨を逸脱することなく、様々な変更、置換又はその同等のものを行うことができることは当業者にとって明らかである。産業上の利用可能性上述したように、本発明によれば、パワーアンプの最小出力のときと、最大出力のときとで、所期の比率の出力が得られないという従来の技術が有している問题点を解決しつつ、過電流時のプッシュプル回路のスイッチング素子や、負荷の保護を図ることができる。

Claims

請求の範囲

1 . 入力信号を非反転して増幅し、出力端が負荷の一端に接続される第 1の増幅回路と、

前記入力信号を反転して増幅し、出力端が前記負荷の他端に接続される第 2の増幅回路と、

前記第 1の増幅回路の出力端の電位と、前記第 2の増幅回路の出力端の電位とのずれを検出する検出手段と、

前記検出手段の検出出力に基づき、前記第 1及び第 2の増幅回路の動作を停止させる動作停止手段と

を備えることを特徴とするパワーアンプ装置。

2 . 前記第 1の増幅回路は、前記入力信号を、その量子化レベルをパルス幅に対応させた第 1のパルス幅変調信号に変換して出力する第 1のパルス幅変調手段と、前記第 1のパルス幅変調手段からのドライブパルスに応じて、スィツチング動作をし、出力端が前記負荷の一端に接続される第 1のスィツチング回路とを備え、前記第 2の増幅回路は、前記入力信号を、その量子化レベルの 2の補数をパルス幅に対応させた第 2のパルス幅変調信号に変換して出力する第 2のパルス幅変調手段と、前記第 2のパルス幅変調手段からのドライブパルスに応じて、スイツチング動作をし、出力端が前記負荷の他端に接続される第 2のスィツチング回路とを備える

ことを特徴とする請求の範囲第 1項記載のパワーアンプ装置。

3 . 前記動作停止手段は、前記検出手段の検出出力に基づいて、前記第 1及び第 2のパルス幅変調手段、前記第 1及び第 2のスィツチング回路の少なくともいずれかへの電源電圧の供給を停止することを特徴とする請求の範囲第 2項記載のパヮ一アンプ装置。

4 . 前記動作停止手段は、前記検出手段の検出出力に基づいて、前記第 1及び又は第 2のパルス幅変調手段からのパルス幅変調信号の出力を停止することを特徴とする請求の範囲第 2項記載のパワーアンプ装置。

5 . 前記第 1の増幅回路は、前記入力信号を、その量子化レベルをパルス幅に対応させた第 1のパルス幅変調信号に変換して出力する第 1のパルス幅変調手段と、前記第 1のパルス幅変調手段から出力される前記第 1のパルス幅変調信号を互いに逆レベルの一対の第 1のドライブパルスに変換して出力する第 1のドライブ手段と、第 1の一対のスィッチング素子がプッシュプル接続されて構成され、前記第 1のドライブ手段からの前記一対の第 1のドライブパルスが、前記第 1の一対のスィツチング素子に供給され、出力端が負の一端に接続される第 1のプヅシュプル回路とを備え、

前記第 2の増幅回路は、前記入力信号を、その量子化レベルの 2の補数をパルス幅に対応させた第 2のパルス幅変調信号に変換して出力する第 2のパルス幅変調手段と、前記第 2のパルス幅変調手段から出力される前記第 2のパルス幅変調信号を互いに逆レベルの一対の馆 2のドライブパルスに変換して出力する第 2のドライブ手段と、第 2の一対のスィツチング素子がプッシュプル接続されて構成され、前記第 2のドライブ手段からの前記第 2の一対のドライブパルスが、前記第 2の一対のスィツチング素子に供給され、出力端が前記負荷の他端に接続される第 2のプッシュプル回路とを備える

ことを特徴とする請求の範 EH第 1項記載のパワーアンプ装置。

6 . 前記動作停止手段は、前記検出手段の検出出力に基づいて、前記第 1及び/ 又は第 2の増幅回路への電源電圧の供給を停止することを特徴とする請求の範囲第 5項記載のパワーアンプ装置。

7 . 前記動作停止手段は、前記検出手段の検出出力に基づいて、前記第 1及び/ 又は第 2のパルス幅変調手段からのパルス幅変調信号の出力を停止することを特徴とする請求の範 Η第 5項記載のパワーアンプ装置。

8 . 前記動作停止手段は、前記検出手段の検出出力に基づいて、前記第 1及び/ 又は第 2のドライブ手段からの一対のドライブパルスの出力を停止することを特徴とする請求の範囲第 5項記載のパワーアンプ装置。

9 . 前記動作停止手段は、前記検出手段の検出出力に基づいて、前記第 1及び/ 又は第 2の増幅回路への電源電圧の供給を停止することを特徴とする請求の範囲第 1項記載のパワーアンプ装置。

1 0 . 入力信号を非反転して増幅し、出力端が負荷の一端に接続される第 1の増幅回路と、

前記検出手段の検出出力に基づき、前出力端に対して前記負荷を切り離すようにする手段と

を備えることを特徴とするパワーアンプ装置。

1 1 . 前記第 1の増幅回路は、前記入力信号を、その量子化レベルをパルス幅に対応させた第 1のパルス幅変調信号に変換して出力する第 1のパルス幅変調手段と、前記第 1のパルス幅変調手段からのドライブパルスに応じて、スイッチング動作をし、出力端が前記負荷の一端に接続される第 1のスィツチング回路とを備え、

前記第 2の増幅回路は、前記入力信号を、その量子化レベルの 2の補数をパルス幅に対応させた第 2のパルス幅変調信号に変換して出力する第 2のパルス幅変調手段と、前記第 2のパルス幅変調手段からのドライブパルスに応じて、スイツチング動作をし、出力端が前記負荷の他端に接続される第 2のスィツチング回路とを備える

ことを特徴とする請求の範囲第 1 0項記載のパワーアンプ装置。

1 2 . 前記第 1の増幅回路は、前記入力信号を、その量子化レベルをパルス幅に対応させた第 1のパルス幅変調信号に変換して出力する第 1のパルス幅変調手段と、前記第 1のパルス幅変調手段から出力される前記第 1のパルス幅変調信号を互いに逆レベルの一対の第 1のドライブパルスに変換して出力する第 1のドライブ手段と、第 1の一対のスィツチング素子がブッシュブル接続されて構成され、前記第 1のドライブ手段からの前記一対の第 1のドライブパルスが、前記第 1の一対のスィツチング素子に供給され、出力端が負荷の一端に接続される第 1のブッシュプル回路とを備え、

前記第 2の増幅回路は、前記入力信号を、その量子化レベルの 2の補数をパルス幅に対応させた第 2のパルス幅変調信号に変換して出力する第 2のパルス幅変調手段と、前記第 2のパルス幅変調手段から出力される前記第 2のパルス幅変調信号を互いに逆レベルの一対の第 2のドライブパルスに変換して出力する第 2のドライブ手段と、第 2の一対のスィツチング素子がプッシュプル接続されて構成され、前記第 2のドライブ手段からの前記第 2の一対のドライブパルスが、前記第 2の一対のスィツチング素子に供給され、出力端が前記負荷の他端に接続される第 2のプッシュプル回路とを備える

ことを特徴とする請求の範囲第 1 0 ¾記載のパワーアンプ装置。