WO2003094507A1 - Dispositif et procede de traitement de signaux video, support d'enregistrement et programme - Google Patents

Dispositif et procede de traitement de signaux video, support d'enregistrement et programme Download PDF

Info

Publication number
WO2003094507A1
WO2003094507A1 PCT/JP2003/005488 JP0305488W WO03094507A1 WO 2003094507 A1 WO2003094507 A1 WO 2003094507A1 JP 0305488 W JP0305488 W JP 0305488W WO 03094507 A1 WO03094507 A1 WO 03094507A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
video signal
counting
count value
processing
Prior art date
Application number
PCT/JP2003/005488
Other languages
English (en)
French (fr)
Inventor
Yukinori Gengintani
Hisafumi Motoe
Original Assignee
Sony Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corporation filed Critical Sony Corporation
Priority to EP03720986A priority Critical patent/EP1501287A4/en
Priority to US10/482,675 priority patent/US7092034B2/en
Priority to KR10-2003-7017222A priority patent/KR20050013052A/ko
Publication of WO2003094507A1 publication Critical patent/WO2003094507A1/ja

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/08Separation of synchronising signals from picture signals
    • H04N5/10Separation of line synchronising signal from frame synchronising signal or vice versa
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • H04N5/21Circuitry for suppressing or minimising disturbance, e.g. moiré or halo

Definitions

  • the present invention relates to a video signal processing device.
  • input video signal For example, input video signal
  • Typical conventional cyclic noise reduction circuits are represented by NTSC, PA] L, etc.
  • Video signals are processed.
  • VCR Video Cassette Recorder
  • the normal 1x speed In addition to playback, irregular playback such as fast forward, rewind, and picture search is possible.
  • the noise component is normally reduced from the input standard signal by the general cyclic noise reduction circuit mounted.
  • the current field is an even field or an odd field. It will not be possible to determine exactly if there is. If the noise reduction operation including the interpolation processing by the interpolation filter 2 and the interpolation filter 5 is executed in such a state, it may not be possible to effectively reduce the noise.
  • An example of such an inappropriate noise reduction operation is that the noise to be reduced appears to move upward or downward on the image. In this manner, the movement of the noise to be reduced by performing the noise reduction operation is more conspicuous than the case where the noise remains unchanged without performing the noise reduction operation. This has been shown to result in more unsightly images.
  • a circuit for determining whether the input signal is a standard signal or a non-standard signal is added to a general recursive noise reduction device, and the input signal It is conceivable to execute the noise reduction operation only when is a standard signal.
  • a first video signal processing device comprises: a field ID signal generating means for generating a field ID signal in accordance with a phase difference between a vertical synchronization signal of a video signal and a horizontal synchronization signal of the video signal; A first counting means for counting up a count value circulating in a predetermined range in response to a signal edge; and a count value circulating in a predetermined range in response to both edges of a field ID signal, respectively.
  • a second counting means for counting up, and when the count value of the first counting means is the first value, a count value of the second counting means is obtained corresponding to an edge of the vertical synchronization signal.
  • a determination unit that determines whether the video signal is a standard signal or a non-standard signal based on the count value of the acquisition unit and the second count unit acquired by the acquisition unit. Characterized in that it comprises a stage.
  • the determining means determines that the video signal is a standard signal, and determines that the video signal is a standard signal. If the force value of the second force means is the second value, it is determined that the video signal is a non-standard signal, and the count value of the second count means acquired by the acquisition means is equal to the first value and the second value. If it is not one of the values of 2, the previous judgment result can be retained.
  • the standard signal may be an interlaced video signal in which even fields and odd fields are alternately arranged.
  • a first video signal processing method comprises: a field ID signal generating step of generating a field ID signal in accordance with a phase difference between a vertical sync signal of a video signal and a horizontal sync signal of the video signal; A first counting step that counts up a count value circulating in a predetermined range in response to a signal edge, and a count circulating in a predetermined range in response to both edges of the field ID signal, respectively. Processing of the second counting step for counting up the value and the first counting step. Obtaining the count value by the processing of the second counting step corresponding to the edge of the vertical synchronization signal when the count value obtained by the logical processing is the first value; and obtaining the count value obtained by the processing of the obtaining step. A judging step of judging whether the video signal is a standard signal or a non-standard signal based on the count value obtained by the process of the counting step (2).
  • the program of the first recording medium of the present invention comprises: a field ID signal generating step of generating a field ID signal corresponding to a phase difference between a vertical synchronizing signal of a video signal and a horizontal synchronizing signal of a video signal; A first counting step for counting up a count value circulating in a predetermined range in response to the edge of the synchronization signal; and a circulating in a predetermined range in response to both edges of the field ID signal, respectively.
  • Signal characterized in that it comprises a determining step you determine whether a is or nonstandard signal standard signal.
  • a field ID signal generating step of generating a field ID signal corresponding to a phase difference between a vertical synchronizing signal of a video signal and a horizontal synchronizing signal of the video signal Correspondingly, a first counting step for counting up the count value circulating in a predetermined range, and a second counting step for counting up the count value circulating in a predetermined range in response to both edges of the field ID signal.
  • the count value obtained by the processing of the second count step and the first count step is the first value
  • the count value obtained by the processing of the second count step is obtained in accordance with the edge of the vertical synchronization signal.
  • the video signal is standardized on the basis of the acquisition step and the count value obtained by the processing of the second count step acquired by the processing of the acquisition step.
  • the method is characterized by causing a computer to execute a process including a determination step of determining whether the signal is a signal or a non-standard signal.
  • the second video signal processing device of the present invention comprises: a field ID signal generating means for generating a field ID signal in accordance with a phase difference between a vertical synchronizing signal of the video signal and a horizontal synchronizing signal of the video signal; A first counting means for counting up a count value circulating in a predetermined range in response to a signal edge; and a count value circulating in a predetermined range in response to both edges of a field ID signal, respectively.
  • a second counting means for counting up, and when the count value of the first counting means is the first value, a count value of the second counting means is obtained corresponding to an edge of the vertical synchronization signal.
  • Determining means for determining whether the video signal is a standard signal or a non-standard signal based on the count value of the second counting means obtained by the obtaining means and the obtaining means; If, with respect to the video signal, characterized in that it comprises a noisyzu removing means for removing noisyzu from the video signal by images processing vary depending on the determination result of the determining means.
  • the standard signal may be an interlaced video signal in which even fields and odd fields are alternately arranged.
  • a second video signal processing method comprises: a field ID signal generating step of generating a field ID signal in accordance with a phase difference between a vertical sync signal of a video signal and a horizontal sync signal of the video signal; A first counting step that counts up a count value circulating in a predetermined range in response to a signal edge, and a count circulating in a predetermined range in response to both edges of the field ID signal, respectively. A second count step for counting up the value, and when the count value obtained by the processing of the first count step is the first value, the second count step is performed in response to the edge of the vertical synchronization signal.
  • the program of the second recording medium of the present invention comprises: a field ID signal generating step of generating a field ID signal in accordance with a phase difference between a vertical synchronizing signal of a video signal and a horizontal synchronizing signal of a video signal; A first counting step that counts up a count value circulating in a predetermined range in response to an edge of the synchronization signal; and a cycling in a predetermined range in response to both edges of the field ID signal, respectively.
  • a decision step for judging whether the signal is a standard signal or a non-standard signal, and removing noise from the video signal by performing different image processing on the video signal according to the decision result in the processing of the decision step It is characterized by including a noise removal step.
  • a field ID signal generating step of generating a field ID signal corresponding to a phase difference between a vertical synchronizing signal of a video signal and a horizontal synchronizing signal of the video signal Correspondingly, a first counting step for counting up the count value circulating in a predetermined range, and a second counting step for counting up the count value circulating in a predetermined range in response to both edges of the field ID signal.
  • the count value obtained by the processing of the second count step and the first count step is the first value
  • the count value obtained by the processing of the second count step is obtained in accordance with the edge of the vertical synchronization signal.
  • the video signal is sampled.
  • a determination step for determining whether the signal is a quasi-signal or a non-standard signal, and noise for removing noise from the video signal by performing different image processing on the video signal according to the determination result in the processing of the determination step A process including a removing step is performed by a computer.
  • the first count value that generates a field ID signal corresponding to the phase difference between the vertical sync signal of the video signal and the horizontal sync signal of the video signal and circulates in a predetermined range corresponding to the edge of the vertical sync signal Is counted up. Further, the second count value circulated in a predetermined range is counted up corresponding to both edges of the field ID signal. Further, when the first count value is the first value, a second count value is acquired corresponding to the edge of the vertical synchronization signal, and the video signal is obtained based on the acquired second count value. It is determined whether the signal is a standard signal or a non-standard signal.
  • a field ID signal is generated corresponding to a phase difference between a vertical synchronization signal of the video signal and a horizontal synchronization signal of the video signal,
  • a first count value circulated in a predetermined range is counted up in response to the edge.
  • the second count value circulated in a predetermined range is counted up corresponding to both edges of the field ID signal.
  • the first count value is the first value
  • a second count value is acquired corresponding to the edge of the vertical synchronization signal, and the video signal is obtained based on the acquired second count value. It is determined whether the signal is a standard signal or a non-standard signal. Further, noise is removed from the video signal by performing different image processing on the video signal according to the determination result.
  • FIG. 1 is a block diagram showing a configuration example of a cyclic noise reduction device according to an embodiment of the present invention.
  • FIG. 2 is a diagram for explaining the interpolation processing by the interpolation filter of FIG.
  • FIG. 3 is a diagram for explaining the interpolation processing by the interpolation filter of FIG.
  • FIG. 4 is a block diagram showing a configuration example of the non-standard signal detection circuit of FIG.
  • FIG. 5 is a flowchart for explaining the non-standard signal detection processing by the non-standard signal detection circuit of FIG.
  • FIG. 6 is a timing chart showing the operation of the non-standard signal detection circuit of FIG.
  • FIG. 7 is a timing chart showing the operation of the non-standard signal detection circuit of FIG. BEST MODE FOR CARRYING OUT THE INVENTION
  • the recursive noise reduction device is a device that performs video signal processing, such as a VCR that records and reproduces video signals, a video tuner that supports terrestrial and satellite broadcasting, and a television receiver, such as the NTSC system and the PAL system. It is mounted on a device that processes video signals in the interlaced format.
  • the recursive noise reduction device operates in synchronization with a line lock clock locked to a horizontal synchronization signal included in a video signal, and detects that a standard signal or a non-standard signal is input as an input video signal. It is assumed. Here, the standard signal and the non-standard signal will be described.
  • a standard signal refers to a normal interlaced video signal. That is, the standard signal is an interlaced video signal in which odd fields and even fields are alternately present. If one horizontal scanning period is 1 H, vertical synchronization is performed between consecutive odd fields and even fields. The horizontal sync pulse positions (phases) are shifted by 0.5 H from each other with reference to the pulse. As a result, a spatial positional relationship between the horizontal lines of the pixels is obtained in an odd field and an even field. In the interlaced video signal, one frame image is formed by interlaced scanning of odd and even fields.
  • a non-standard signal is a video signal that is output when, for example, a VC pauses, fast-forwards, rewinds, or performs irregular playback such as a picture search, and the horizontal synchronization is based on a vertical synchronization pulse.
  • This is a video signal in which the positions of the pulses are in the same phase in the odd field and the even field.
  • FIG. 1 shows a configuration example of a cyclic noise reduction apparatus according to an embodiment of the present invention.
  • a digital video signal is input to an input terminal 1.
  • This video signal is an interlaced video signal composed of an even field image and an odd field image, as represented by the NTSC system, the PAL system, and the like.
  • the input video signal D in input to the input terminal 1 is supplied to the interpolation filter 2 and the subtracter 9.
  • the subtractor 9 subtracts a noise component signal input from a non-linear processing circuit 8 described later from the input video signal D in and outputs the result to the output terminal 13 and the field memory 4. As a result, a video signal with reduced noise is output from the output terminal 13.
  • the field memory 4 delays the noise-reduced video signal from the subtractor 9 by one field period, and outputs the delayed signal to the interpolation filter 5 as the previous field video signal Dpr.
  • the interpolation filter 2 receives the video signal D in of the current field.
  • the interpolation filter 2 and the interpolation filter 5 each perform vertical pixel interpolation by setting a predetermined coefficient for each vertical pixel of the input video signal. Note that the coefficient setting in each of the interpolating filter 2 and the interpolating filter 5 is switched alternately at the timing of each field cycle according to the phase relationship between the current field image and the field image one field before this. It has been done.
  • the interpolated video signals D p 1 and D p output from the interpolated filters 2 and 5 are obtained.
  • the spatial phase relationship of the pixels in the vertical direction is made uniform between the two.
  • the interpolation video signal D p 1 at the current field timing from the interpolation filter 2 is written to the work memory 3.
  • the interpolated video signal D p 2 delayed by one field from the current field from the interpolation filter 5 is written to the work memory 6.
  • interpolation filter 2 basic interpolation processing by interpolation filter 2 and interpolation filter 5 is described. This will be described with reference to FIGS.
  • the input video signal D in input to the interpolation filter 2 is a video signal of an odd field f1, as shown in FIG.
  • the previous field video signal D pre inputted to the interpolation filter 5 is a video signal of even field ⁇ 2.
  • the pixels P 11 and P 12 of the previous field video signal D re that is the even field ⁇ 2 are: They are positioned so that they are spatially displaced alternately in the vertical (vertical) direction.
  • the distance from each of the vertically adjacent pixels in one field is equal to the distance of L / 2. This means that the other field pixel is located at the intermediate position.
  • the pixels P 1 1 and P 1 2 of the even field f 2 are located at positions below the pixels P 1 and P 2 which are vertically adjacent to the odd field f 1 by a distance of LZ 2 respectively. Is located. Further, the pixel P2 is located at an equal distance LZ2 from the pixels P11 and P12 adjacent to each other in the vertical direction of the even field f2.
  • the interpolation filter 2 generates a pixel D ⁇ 1 of the interpolation video signal by using a pixel of the input video signal D in which is an odd field f1.
  • the interpolation filter 5 generates pixels of the interpolated video signal Dp2 using the pixel data of the previous field video signal Dpre that is the even field f2.
  • the pixel P3 of the interpolated video signal Dp1 is located at a distance of 3: 1 with respect to the interval L between the pixel P1 and the pixel P2 of the input video signal Din (f1) before interpolation. That is, pixel P3 is at a distance of 3 LZ4 from pixel P1 and at a distance of LZ4 from pixel P2. Therefore, the coefficient for interpolation in the interpolation filter 2 in this case is set to 1: 3 accordingly. That is, pixels P 1 and The values of pixel P3 are calculated by weighting and averaging the values of pixels P1 and P2, taking the coefficients corresponding to the values of P1 and P2 as 1/4 and 3/4, respectively.
  • the pixel P13 of the interpolated video signal Dp2 is at a distance of 1: 3 with respect to the interval L between the pixel P11 and the pixel P12 of the previous field video signal Dpre (f2) before interpolation. That is, pixel P 13 is at a distance of L / 4 from pixel P 11 and at a distance of 3 LZ 4 from pixel P 12.
  • the coefficients for the interpolation in the interpolating filter 5 are set to 3 Z, so that the coefficients corresponding to the values of the pixels P 11 and P 12 are respectively 3
  • the value of pixel P 13 is calculated by weighting and averaging the values of pixels P 11 and P 12 with these coefficients.
  • each pixel of 2 has the same vertical position.
  • Fig. 3 shows the reverse case of Fig. 2, i.e., the input video signal D in input to the interpolation filter 2 is a video signal of an even field f2, and the previous field video input to the interpolation filter 5 This shows a case where the signal D pre is a video signal of the odd field f1.
  • the pixels P 1 and P 2 of the input video signal D in that is the even field f 2 the pixels P 1 1 and P 2 of the previous field video signal D pre that is the odd field f 1
  • the vertical relationship is different from that in FIG.
  • the pixels P 11 and P 12 of the odd field f 1 are located at positions above the pixels P l and P 2 which are vertically adjacent in the even field f 2 by a distance of L / 2, respectively.
  • the pixel P1 is located at a distance equal to the pixels P11 and P12 vertically adjacent to the odd field f1.
  • the coefficient for interpolation in the interpolation filter 2 in this case is set to 3: 1 accordingly. That is, the value of the pixel P 3 is calculated by weighting and averaging the values of the pixels P 1 and P 2 with the coefficients corresponding to the values of the pixels P 1 and P 2 being / and 1/4, respectively. .
  • the pixel P 13 of the interpolated video signal D p 2 is at a distance of 3: 1 with respect to the interval L between the pixel P 11 and the pixel P 12 of the previous field video signal D pre (f 2) before interpolation. That is, pixel P13 is at a distance of 3L_4 from pixel P11 and at a distance of LZ4 from pixel P12.
  • the coefficients corresponding to the values of the pixels P 11 and P 12 are respectively set so that the coefficients for the capture in the capture filter 5 are 1: 3 accordingly.
  • the value of the pixel P 13 is calculated by weighting and averaging the values of the pixels P 11 and P 12 using these coefficients.
  • the pixel of the interpolated video signal D 1 that captures the input video signal D in of the even field f 2 and the interpolated video signal D p 2 that is obtained by interpolating the previous field video signal D pre of the odd field f 1 As shown in the figure, the pixels in the vertical direction are aligned in the vertical direction.
  • the interpolation filter 2 uses the coefficient set for the interpolating filter 5 in FIG. 2, and the interpolating filter 5 is set for the interpolating filter 2 in FIG. The calculated coefficients are used.
  • Work memories 3 and 6 store delay lines such as delay lines. It is composed of roads.
  • the work memories 3 and 6 supply the interpolated video signals D pl and D p 2 to the motion vector detection circuit 10 respectively. Further, the work memories 3 and 6 are configured to supply the intercepted video signals D p 1 and D p 2 to the subtracter 7 for motion compensation processing based on the control from the memory controller 12.
  • the motion vector detection circuit 10 applies a block matching method or the like to the interpolated video signals D p 1 and D p 2 having a time difference of one field input from each of the work memories 3 and 6 To detect the motion vector.
  • the vector validity Z invalidity determination circuit 11 determines the validity of the motion vector detected by the motion vector detection circuit 10. That is, it is determined whether or not the motion vector detected by the motion vector detection circuit 10 is applied to motion compensation.
  • the memory controller 12 controls the reading of the work memories 3 and 6 based on the determination result in the vector valid Z invalid determination circuit 11. That is, when the motion vector is determined to be valid by the vector validity Z invalidity determination circuit 11, the memory controller 12 performs a motion compensation process corresponding to the motion vector on the interpolated video signal. Then, a motion compensation control signal is output to work memories 3 and 6.
  • the video signal read from each of the work memories 3 and 6 based on the control from the memory controller 12 is supplied to the subtracter 7.
  • the subtracter 7 calculates a difference signal obtained by subtracting the video signal from the work memory 6 from the video signal from the work memory 3 and outputs the difference signal to the nonlinear processing circuit 8 as a motion-compensated signal.
  • the nonlinear processing circuit 8 performs an attenuation process on the difference signal from the subtracter 7 using a predetermined characteristic curve. That is, by extracting a signal component having a small amplitude from the difference signal from the subtractor 7, a noise component signal composed of a noise component is extracted as a result. The extracted noise component signal is output to the subtractor 9.
  • the subtracter 9 subtracts the noise component signal from the input video signal Din. In this way, the signal subjected to subtraction in the subtractor 9 is This is output from the output terminal 13 as a video signal with reduced noise. Also, by being written to the field memory 4, it is used for noise reduction processing at the next field timing.
  • the field ID generation circuit 21 receives the horizontal synchronization signal and the vertical synchronization signal xVD corresponding to the current video signal input to the recursive noise reduction apparatus, and converts the standard signal (interlaced video signal) into a signal.
  • a field ID that detects that the phase of the vertical sync signal is 0.5 H shifted from the horizontal sync signal in each vertical sync section, and alternately takes H (High) level or L (Low) level for each field
  • the signal AFD is generated and output to the non-standard signal detection circuit 22.
  • the field ID signal output from the field ID signal generation circuit 21 continuously takes H level or L level. Further, the field ID generating circuit 2 1, the preceding vertical synchronizing signal X A VD obtained by delaying the vertical synchronizing signal XVD corresponding to the current video signal by 1 H, and outputs a non-standard signal detection circuit 2 2.
  • the non-standard signal detection circuit 22 includes a vertical synchronization signal xVD corresponding to the current video signal input to the recursive noise reduction apparatus, a preceding vertical synchronization signal xAVD from the field ID generation circuit 21 and a field synchronization signal. Using the field ID signal AFD from the ID generation circuit 21 as input, determine whether the video signal input to the cyclic noise reduction device is a standard signal or a non-standard signal, and a non-standard signal indicating the determination result The detection signal is output to the interpolation filters 2 and 5, and the nonlinear processing circuit 8.
  • the preceding vertical synchronizing signal XAVD and the vertical synchronizing signal XVD are signals that take the L level only for one clock in one vertical cycle, as shown in A and B of FIG. It is assumed that the field ID signal AFD changes in synchronization with the rising edge of the preceding vertical synchronization signal xAVD as shown in FIG.
  • the interpolation in which the non-standard signal detection signal is input is performed.
  • the filter 2, the intercepting filter 5, and the nonlinear processing circuit 8 operate as described above, but the non-standard signal detection signal indicates that the video signal input to the recursive noise reduction device is a non-standard signal.
  • the same coefficient is used for the interpolation by the interpolation filter 2 and the interpolation by the interpolation filter 5, and the interpolating process by the interpolation filter 2 and the interpolating filter 5 is not executed.
  • One of three types of processing is performed, namely, processing that sets the output (noise component signal) of the non-linear processing circuit 8 to 0 so that noise removal is not substantially performed.
  • the control circuit 23 reads a control program stored in the recording medium 24, and controls each circuit constituting the cyclic noise reduction device based on the read control program.
  • FIG. 4 shows a configuration example of the non-standard signal detection circuit 22.
  • the leading vertical sync signal XAVD is input to the free-running vertical sync edge counter 31, and the field ID signal AFD is input to the free-running field ID edge counter 32, and the vertical sync signal x VD is input to the comparison circuit 33.
  • the free-running vertical sync edge counter 31 increments the count value circulating from 0 to 7 by 1 in synchronization with the edge of the preceding vertical sync signal XAVD, and increments the count value by the free-running field ID edge counter 32 and the comparison circuit. 3 Output to 3.
  • the free-running field ID edge counter 32 increments the count value by one in synchronization with the rising edge and the falling edge of the field ID signal AFD.
  • the self-running field ID edge counter 32 when the count value of the self-running vertical synchronization edge counter 31 (hereinafter referred to as V count value) is 7, as well as at the start of operation, Resets its own count value (hereinafter referred to as the FD edge count value) to 0 in synchronization with the rising edge.
  • the comparison circuit 33 has a non-standard signal detection signal (indicating a non-standard signal) corresponding to the FD edge count value at the timing when the V count value is 7 and the vertical synchronization signal XVD indicates the L level. In this case, take the H level and use a standard signal. If it indicates, take L level) and output to the subsequent stage.
  • the non-standard signal detection process is started when a video signal is input to the cyclic noise reduction device.
  • step S1 the self-running vertical synchronizing edge counter 31 and the self-running field ID edge counter 32 each reset their force value to 0, and then start counting in synchronization with a predetermined signal.
  • step S2 the comparison circuit 33 determines whether or not the V count value is 7 and the timing at which the vertical synchronization signal XVD indicates the L level, and if the V count value is 7 and the vertical It waits until it is determined that the timing of the synchronization signal x VD indicates the L level. If the V count value is 7 and it is determined that the timing at which the vertical synchronization signal XVD indicates the L level, the process proceeds to step S3.
  • step S3 the comparison circuit 33 determines whether or not the FD edge count value is 7. If it is determined that the FD edge count value is 7, the process proceeds to step S4. In step S4, the comparison circuit 33 outputs the non-standard signal detection signal as an L level to the subsequent stage so as to indicate that the currently input video signal is a standard signal. The process returns to step S2, and the subsequent processes are repeated.
  • step S3 If it is determined in step S3 that the FD edge count value is not 7, the processing proceeds to step S5.
  • the comparison circuit 33 determines whether or not the FD edge count value is 0. If it is determined that the FD edge count value is 0, the process proceeds to step S6.
  • step S6 the comparison circuit 33 outputs the non-standard signal detection signal as an H level to the subsequent stage so as to indicate that the currently input video signal is a non-standard signal. The process returns to step S2, and the subsequent processes are repeated.
  • step S5 If it is determined in step S5 that the FD edge count value is not 0, that is, if the FD edge count value is 1 to 6, the process proceeds to step S7. move on.
  • step S7 the comparison circuit 33 maintains the level of the non-standard signal detection signal currently being output.
  • the soft decision that maintains the previous decision result is employed, so that the standard / non-standard decision does not frequently change. A stable determination will be made. The process returns to step S2, and the subsequent processes are repeated.
  • FIGS. 6 and 7 show timing charts showing the operation of the non-standard signal detection circuit 22.
  • A is the vertical sync signal XVp
  • B is the preceding vertical sync signal XAVD
  • C is the V count value
  • D is the preceding field ID signal AFD
  • E is the preceding Field ID signal Both edges of AFD
  • F indicates FD edge count value
  • G indicates non-standard signal detection signal.
  • FIG. 6 shows an example in which, after it is determined that a video signal has changed from a standard signal to a non-standard signal, the determination as a non-standard signal is held by soft decision.
  • FIG. 7 shows an example in which the video signal is determined to have changed from a standard signal to a non-standard signal, and then returned to the standard signal.
  • the above-described series of processes can be executed by hardware, but can also be executed by software.
  • the programs that make up the software must execute various functions by installing a computer built into dedicated hardware or by installing various programs.
  • a recording medium 24 is provided separately from the computer to be distributed to provide the program to the user. Only Memory), DVD (including Digital Versatile Disc), Magneto-Optical Disk (including MD (Mini Disc)), or packaged media consisting of semiconductor memory, etc., as well as pre-installed in the computer
  • the program, which is provided to the user in the, is recorded: It is composed of ROM, hard disk, etc. 'In this specification, the steps for describing a program recorded on a recording medium are not limited to processing performed in chronological order according to the described order, but are not necessarily performed in chronological order. It also includes processes that are executed individually. Industrial applicability
  • a circuit having a simple circuit configuration and capable of stably determining whether an input video signal is a standard signal or a non-standard signal is realized. It becomes possible.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)
  • Picture Signal Circuits (AREA)
  • Television Signal Processing For Recording (AREA)

Description

映像信号処理装置および方法、
技術分野
5 本発明は、映像信号処理装
例えば、 入力される映像信号
を判別する場合に用いて好適
:関する。
10 背景技術
ディジタル信号のノイズを
用した、 いわゆる巡回型のも
Figure imgf000003_0001
てノイズ低減を行う場合に広く適用されている。
一般的な従来の巡回型ノイズ低減回路は、 NTSC方式、 PA]L方式等に代表され
15 る偶数フィールド画像と奇数フィールド画像から構成されるインタレース方式の
映像信号を処理対象としている。
例えばアナ口グ VCR(Video Cassette Recorder)などでは、通常の 1倍速による
Figure imgf000003_0002
再生を行うほか、 例えば早送り、 巻き戻し、 ピクチャサーチなどの変則再生が可 能とされている。
非標準信号に含まれる場合がある。
ここで、 一般的な巡回型ノイズ低減回路を、 標準信号だけではなく、 上述した アナログ VCH等によって出力される非標準信号も入力されるテレビジョン受像 機等に搭載した場合について考えてみる。
このような場合、 入力された標準信号からは、 搭載された一般的な巡回型ノィ ズ低減回路によってノィズ成分が正常に低減されることになる。
しかしながら、 入力された非標準信号は、 偶数フィールドと奇数フィールドの 映像信号の水平同期パルスが同位相となるために、 巡回型ノイズ低減回路におい ては、 現フィールドが偶数フィールドであるか奇数フィールドであるかを正確に 判定することができないことになる。 そして、 このような状態のもとで、 補間フ ィルタ 2およぴ補間フィルタ 5による補間処理を含むノィズ低減動作が実行され てしまうと、 ノイズを有効に低減することができなくなることがある。
このような不適切なノイズ低減動作の一例として、 低減されるべきノイズが、 画像上において、 上方若しくは下方に移動していくようにして見えることが挙げ られる。 このように、 ノイズ低減動作を実行することによって低減されるべきノ ィズが移動することは、 ノィズ低減動作を実行しないことによってノィズが移動 せずに残っている場合よりも、 ノイズが目立ってしまい、 より見苦しい映像とな つてしまうことが分かっている。
このような不具合への対策としては、 入力された入力信号が標準信号であるか 非標準信号であるかを判別する回路を、一般的な巡回型ノイズ低減装置に追加し、 入力された入力信号が標準信号である場合だけ、 ノイズ低減動作を実行するよう にすることなどが考えられる。
しかしながら、 従来、 簡単な回路構成であって、 かつ、 入力された入力信号が 標準信号であるか非標準信号であるかを安定して判別する回路は存在していない 課題があった。 発明の開示 本発明はこのような状況に鑑みてなされたものであり、 簡単な回路構成であつ て、 かつ、 入力映像信号が標準信号であるか非標準信号であるかを安定して判別 することができる回路を実現することを目的とする。
本発明の第 1の映像信号処理装置は、 映像信号の水平同期信号に対する映像信 号の垂直同期信号の位相差に対応して、 フィールド I D信号を生成するフィール ド I D信号生成手段と、 垂直同期信号のエッジに対応して、 所定の範囲で循環さ れるカウント値をカウントアップする第 1のカウント手段と、 フィールド I D信 号の両エッジにそれぞれ対応して、 所定の範囲で循環されるカウント値をカウン トアップする第 2のカウント手段と、 第 1のカウント手段のカウント値が第 1の 値であるとき、 垂直同期信号のエッジに対応して、 第 2のカウント手段のカウン ト値を取得する取得手段と、 取得手段によって取得された第 2のカウント手段の カウント値に基づき、 映像信号が標準信号であるか、 または非標準信号であるか を判定する判定手段とを含むことを特徴とする。
前記判定手段は、 取得手段によって取得された第 2のカウント手段のカウント 値も第 1の値である場合、 映像信号が標準信号であると判定し、 取得手段によつ て取得された第 ¾の力ゥント手段の力ゥント値が第 2の値である場合、 映像信号 が非標準信号であると判定し、 取得手段によって取得された第 2のカウント手段 のカウント値が第 1の値および第 2の値のいずれでもない場合、 前回の判定結果 を保持するようにすることができる。
前記標準信号は、 偶数フィールドと奇数フィールドが交互に配置されたインタ レース方式の映像信号とすることができる。
本発明の第 1の映像信号処理方法は、 映像信号の水平同期信号に対する映像信 号の垂直同期信号の位相差に対応して、 フィールド I D信号を生成するフィール ド I D信号生成ステップと、 垂直同期信号のエッジに対応して、 所定の範囲で循 環されるカウント値をカウントアップする第 1のカウントステップと、 フィール ド I D信号の両エッジにそれぞれ対応して、 所定の範囲で循環されるカウント値 をカウントアップする第 2のカウントステップと、 第 1のカウントステップの処 理によるカウント値が第 1の値であるとき、 垂直同期信号のエッジに対応して、 第 2のカウントステップの処理によるカウント値を取得する取得ステップと、 取 得ステップの処理で取得された第 2のカウントステップの処理によるカウント値 に基づき、 映像信号が標準信号であるか、 または非標準信号であるかを判定する 判定ステップとを含むことを特徴とする。
本発明の第 1の記録媒体のプログラムは、 映像信号の水平同期信号に対する映 像信号の垂直同期信号の位相差に対応して、 フィールド I D信号を生成するフィ 一ルド I D信号生成ステップと、 垂直同期信号のエッジに対応して、 所定の範囲 で循環されるカウント値をカウントアップする第 1のカウントステップと、 フィ 一ルド I D信号の両エッジにそれぞれ対応して、 所定の範囲で循環されるカウン ト値をカウントアップする第 2のカウントステップと、 第 1のカウントステップ の処理によるカウント値が第 1の値であるとき、 垂直同期信号のエッジに対応し て、第 2のカウントステップの処理によるカウント値を取得する取得ステップと、 取得ステップの処理で取得された第 2のカウントステップの処理によるカウント 値に基づき、 映像信号が標準信号であるか、 または非標準信号であるかを判定す る判定ステップとを含むことを特徴とする。
本発明の第 1のプログラムは、 映像信号の水平同期信号に対する映像信号の垂 直同期信号の位相差に対応して、 フィールド I D信号を生成するフィールド I D 信号生成ステップと、 垂直同期信号のエッジに対応して、 所定の範囲で循環され るカウント値をカウントアップする第 1のカウントステップと、 フィールド I D 信号の両エッジにそれぞれ対応して、 所定の範囲で循環されるカウント値をカウ ントアップする第 2のカウントステップと、 第 1のカウントステップの処理によ るカウント値が第 1の値であるとき、 垂直同期信号のエッジに対応して、 第 2の カウントステップの処理によるカウント値を取得する取得ステップと、 取得ステ ップの処理で取得された第 2のカウントステップの処理によるカウント値に基づ き、 映像信号が標準信号であるか、 または非標準信号であるかを判定する判定ス テツプとを含む処理をコンピュータに実行させることを特徴とする。 本発明の第 2の映像信号処理装置は、 映像信号の水平同期信号に対する映像信 号の垂直同期信号の位相差に対応して、 フィールド I D信号を生成するフィール ド I D信号生成手段と、 垂直同期信号のエッジに対応して、 所定の範囲で循環さ れるカウント値をカウントアップする第 1のカウント手段と、 フィールド I D信 号の両エッジにそれぞれ対応して、 所定の範囲で循環されるカウント値をカウン トアップする第 2のカウント手段と、 第 1のカウント手段のカウント値が第 1の 値であるとき、 垂直同期信号のエッジに対応して、 第 2のカウント手段のカウン ト値を取得する取得手段と、 取得手段によつて取得された第 2のカウント手段の カウント値に基づき、 映像信号が標準信号であるか、 または非標準信号であるか を判定する判定手段と、 映像信号に対し、 判定手段の判定結果に応じて異なる画 像処理により映像信号からノィズを除去するノィズ除去手段とを含むことを特徴 とする。
前記標準信号は、 偶数フィールドと奇数フィールドが交互に配置されたィンタ レース方式の映像信号とすることができる。
本発明の第 2の映像信号処理方法は、 映像信号の水平同期信号に対する映像信 号の垂直同期信号の位相差に対応して、 フィールド I D信号を生成するフィール ド I D信号生成ステップと、 垂直同期信号のエッジに対応して、 所定の範囲で循 環されるカウント値をカウントアップする第 1のカウントステップと、 フィール ド I D信号の両エッジにそれぞれ対応して、 所定の範囲で循環されるカウント値 をカウントアップする第 2のカウントステップと、 第 1のカウントステップの処 理によるカウント値が第 1の値であるとき、 垂直同期信号のエッジに対応して、 第 2のカウントステップの処理によるカウント値を取得する取得ステップと、 取 得ステップの処理で取得された第 2のカウントステップの処理によるカウント値 に基づき、 映像信号が標準信号であるか、 または非標準信号であるかを判定する 判定ステップと、 映像信号に対し、 判定ステップの処理での判定結果に応じて異 なる画像処理により映像信号からノィズを除去するノィズ除去ステップとを含む ことを特徴とする。 本発明の第 2の記録媒体のプログラムは、 映像信号の水平同期信号に対する映 像信号の垂直同期信号の位相差に対応して、 フィールド I D信号を生成するフィ 一ルド I D信号生成ステップと、 垂直同期信号のエッジに対応して、 所定の範囲 で循環されるカウント値をカウントアップする第 1のカウントステップと、 フィ 一ルド I D信号の両エッジにそれぞれ対応して、 所定の範囲で循環されるカウン ト値をカウントアップする第 2のカウントステップと、 第 1のカウントステップ の処理によるカウント値が第 1の値であるとき、 垂直同期信号のエッジに対応し て、第 2のカウントステップの処理によるカウント値を取得する取得ステップと、 取得ステップの処理で取得された第 2のカウントステップの処理によるカウント 値に基づき、 映像信号が標準信号であるか、 または非標準信号であるかを判定す る判定ステップと、 映像信号に対し、 判定ステップの処理での判定結果に応じて 異なる画像処理により映像信号からノイズを除去するノィズ除去ステツプとを含 むことを特徴とする。
本発明の第 2のプログラムは、 映像信号の水平同期信号に対する映像信号の垂 直同期信号の位相差に対応して、 フィールド I D信号を生成するフィールド I D 信号生成ステップと、 垂直同期信号のエッジに対応して、 所定の範囲で循環され るカウント値をカウントアップする第 1のカウントステップと、 フィールド I D 信号の両エッジにそれぞれ対応して、 所定の範囲で循環されるカウント値をカウ ントアップする第 2のカウントステップと、 第 1のカウントステップの処理によ るカウント値が第 1の値であるとき、 垂直同期信号のエッジに対応して、 第 2の カウントステップの処理によるカウント値を取得する取得ステップと、 取得ステ ップの処理で取得された第 2のカウントステップの処理によるカウント値に基づ き、 映像信号が標準信号であるか、 または非標準信号であるかを判定する判定ス テツプと、 映像信号に対し、 判定ステップの処理での判定結果に応じて異なる画 像処理により映像信号からノイズを除去するノイズ除去ステップとを含む処理を コンピュータに実行させることを特徴とする。
本発明の第 1の映像信号処理装置おょぴ方法、 並びにプログラムにおいては、 映像信号の水平同期信号に対する映像信号の垂直同期信号の位相差に対応して、 フィールド I D信号が生成され、 垂直同期信号のエッジに対応して、 所定の範囲 で循環される第 1のカウント値がカウントアップされる。 また、 フィールド I D 信号の両エッジにそれぞれ対応して、 所定の範囲で循環される第 2のカウント値 がカウントアップされる。 さらに、 第 1のカウント値が第 1の値であるとき、 垂 直同期信号のエッジに対応して、 第 2のカウント値が取得され、 取得された第 2 のカウント値に基づき、 映像信号が標準信号であるか、 または非標準信号である かが判定される。
本発明の第 2の映像信号処理装置および方法、 並びにプログラムにおいては、 映像信号の水平同期信号に対する映像信号の垂直同期信号の位相差に対応して、 フィールド I D信号が生成され、 垂直同期信号のエッジに対応して、 所定の範囲 で循環される第 1のカウント値がカウントアップされる。 また、 フィールド I D 信号の両エッジにそれぞれ対応して、 所定の範囲で循環される第 2のカウント値 がカウントアップされる。 さらに、 第 1のカウント値が第 1の値であるとき、 垂 直同期信号のエッジに対応して、 第 2のカウント値が取得され、 取得された第 2 のカウント値に基づき、 映像信号が標準信号であるか、 または非標準信号である かが判定される。 さらに、 映像信号に対し、 その判定結果に応じて異なる画像処 理により映像信号からノィズが除去される。 図面の簡単な説明
図 1は、 本発明の一実施の形態である巡回型ノィズ低減装置の構成例を示すブ 口ック図である。
図 2は、 図 1の補間フィルタによる補間処理を説明するための図である。
図 3は、 図 1の補間フィルタによる補間処理を説明するための図である。
図 4は、 図 3の非標準信号検出回路の構成例を示すブロック図である。
図 5は、 図 3の非標準信号検出回路による非標準信号検出処理を説明するフ口 一チヤ一トである。 図 6は、 図 3の非標準信号検出回路の動作を示すタイミングチヤ一トである。 図 7は、 図 3の非標準信号検出回路の動作を示すタイミングチヤ一トである。 発明を実施するための最良の形態
以下、 本発明の一実施の形態である巡回型ノイズ低減装置について説明する。 当該巡回型ノイズ低減装置は、例えば映像信号を記録再生する VCR、地上波や 衛星放送に対応するビデオチューナー、 テレビジョン受像機などの映像信号処理 を行う装置であって、 NTSC方式、 PAL方式などのインタレース方式による映像 信号を処理する装置に搭載されるものである。
当該巡回型ノイズ低減装置は、 映像信号に含まれる水平同期信号にロックした ラインロックのクロックに同期して動作するものであり、 入力映像信号として、 標準信号または非標準信号が入力されることを前提としている。 ここで、 標準信 号と非標準信号について説明する。
本明細書において標準信号とは、 正常なインタレース方式の映像信号を指す。 すなわち、 標準信号は、 奇数フィールドと偶数フィールドが交互に存在するイン タレース方式の映像信号であって、 1水平走査期間を 1 Hとすれば、 連続する奇 数フィールドと偶数フィールドとでは、 垂直同期パルスを基準として、 水平同期 パルスの位置 (位相) が互いに 0 . 5 Hシフ トしたものとなっている。 これによ り、 画素の水平ラインは、 奇数フィールドと偶数フィールドでは交互となる空間 位置関係が得られる。 インタレース方式の映像信号は、 奇数フィールドと偶数フ ィールドがインタレ^ "ス走査されることにより、 1枚のフレーム画像が形成され るようになされている。
本明細書において非標準信号とは、 例えば VC が一時停止、 早送り、 巻き戻 し、 ピクチャサーチなどの変則再生を行ったときに出力する映像信号であり、 垂 直同期パルスを基準とする水平同期パルスの位置が、 奇数フィールドと偶数フィ 一ルドとで同位相となっている映像信号である。
図 1は、 本発明の一実施の形態である巡回型ノイズ低減装置の構成例を示して いる。 この巡回型ノイズ低減処理装置においては、 入力端子 1に対してディジタ ル映像信号が入力される。 なお、 この映像信号は、 NTSC方式、 PAL方式等に代 表される、 偶数フィールド画像と奇数フィールド画像から構成されるインタレー ス方式の映像信号である。 入力端子 1に入力された入力映像信号 D i nは、 補間 フィルタ 2および減算器 9に供給される。
減算器 9は、 入力映像信号 D i nから、 後述する非線形処理回路 8から入力さ れるノィズ成分信号を減算して出力端子 1 3およびフィールドメモリ 4に出力す る。 この結果、 出力端子 1 3からは、 ノイズが低減された映像信号が出力される ことになる。
フィールドメモリ 4は、 減算器 9からのノイズが低減された映像信号を 1フィ 一ルド周期だけ遅延し、 前フィールド映像信号 D p r eとして補間フィルタ 5に 出力する。 一方、 補間フィルタ 2には、 現フィールドの映像信号 D i nが入力さ れることになる。
補間フィルタ 2および補間フィルタ 5は、 それぞれ、 入力された映像信号につ いて、 それぞれ垂直方向の画素について所定の係数を設定することで垂直方向の 画素の補間を行う。 なお、 捕間フィルタ 2および補間フィルタ 5のそれぞれにお ける係数設定は、 現フィールド画像に対する、 これより 1フィールド前のフィー ルド画像の位相関係に応じて、 フィールド周期ごとのタイミングで交互に切り換 わるようになされている。
そして、 このようにして補間.フィルタ 2および補間フィルタ 5のそれぞれにお いて捕間処理が行われることにより、 捕間フィルタ 2および補間フィルタ 5から 出力される捕間映像信号 D p 1, D p 2との間で、 垂直方向における画素の空間 的位相関係が揃えられるようになされている。 補間フィルタ 2からの現フィール ドタイミングの補間映像信号 D p 1はワークメモリ 3に書き込まれる。 一方、 補 間フィルタ 5からの現フィ ルドに対して 1フィールド遅延された補間映像信号 D p 2はワークメモリ 6に書き込まれる。
ここで、 補間フィルタ 2および補間フィルタ 5による基本的な補間処理につい て、 図 2および図 3を参照して説明する。
いま、補間フィルタ 2に入力される入力映像信号 D i n力、図 2に示すように、 奇数フィールド f 1の映像信号であるとする。 また、 補間フィルタ 5に入力され る前フィールド映像信号 D p r eが、 偶数フィールド ί 2の映像信号であるとす る。
この場合、 奇数フィールド f 1である入力映像信号 D i ηの画素 Ρ 1, Ρ 2に 対しては、 偶数フィールド ί 2である前フィールド映像信号 D r eの画素 P 1 1 , P 1 2は、 空間的に上下 (垂直) 方向に関して交互にずれるようにして位置 している。
すなわち、 奇数フィールド f 1と偶数フィールド ί 2それぞれにおける垂直方 向の画素の間隔 (ライン間隔) を Lとすると、 一方のフィールドにおいて垂直方 向に隣接する画素からそれぞれ等しい L / 2の距離だけ離れた中間位置に他方の フィールド画素が位置していることになる。
図 2の場合には、 奇数フィールド f 1の上下方向に隣接する画素 P 1および P 2からそれぞれ LZ 2の距離だけ下側となる位置に、 偶数フィールド f 2の画素 P 1 1および P 1 2が位置している。 また、 偶数フィールド f 2の上下方向に隣 接する画素 P 1 1および P 1 2から互いに等しい LZ 2の距離に画素 P 2が位置 している。
補間フィルタ 2は、 奇数フィールド f 1である入力映像信号 D i nの画素を利 用して補間映像信号の画素 D ρ 1を生成する。 補間フィルタ 5は、 偶数フィール ド f 2である前フィールド映像信号 D p r eの画素データを利用して補間映像信 号 D p 2の画素を生成する。
具体的に説明する。 補間映像信号 D p 1の画素 P 3は、 補間前の入力映像信号 D i n ( f 1 )の画素 P 1と画素 P 2の間隔 Lに対して 3: 1の距離に位置する。 すなわち、 画素 P 3は、 画素 P 1から 3 LZ 4の距離にあり、 また画素 P 2か ら LZ 4の距離にある。 したがって、 この場合の補間フィルタ 2における補間の ための係数は、 これに応じて 1 : 3になるようにする。 すなわち、 画素 P 1およ び P 2の各値に対応する係数をそれぞれ 1ノ 4、 3 / 4として、 画素 P 1および P 2の値を重み付け平均することによって画素 P 3の値を算出する。
補間映像信号 D p 2の画素 P 1 3は、 補間前の前フィールド映像信号 D p r e ( f 2 ) の画素 P 1 1と画素 P 1 2の間隔 Lに対して 1 : 3の距離にある。 すな わち、 画素 P 1 3は、 画素 P 1 1から L / 4の距離にあり、 また画素 P 1 2から 3 LZ 4の距離にある。
したがって、 この場合の捕間フィルタ 5における補間のための係数は、 これに 応じて 3 : 1の比となるように、 画素 P 1 1および P 1 2の各値に対応する係数 をそれぞれ 3 Z 4、 1 / 4とし、 この係数により画素 P 1 1および P 1 2の値を 重み付け平均することによって画素 P 1 3の値を算出する。
このような補間演算により、 奇数フィールド f 1の入力映像信号 D i nを補間 した補間映像信号 D p 1の画素と、 偶数フィールド ί 2の前フィールド映像信号 D p r eを補間した捕間映像信号 D p 2の各画素は、 図示するように、 垂直方向 の位置が揃うことになる。
図 3は、 図 2の場合とは逆の場合、 すなわち、 補間フィルタ 2に入力される入 力映像信号 D i nが、 偶数フィールド f 2の映像信号で、 補間フィルタ 5に入力 される前フィールド映像信号 D p r eが、 奇数フィールド f 1の映像信号である 場合を示している。
図 3に示す場合においても、 偶数フィールド f 2である入力映像信号 D i nの 画素 P 1および P 2に対しては、 奇数フィールド f 1である前フィールド映像信 号 D p r eの画素 P 1 1および P 1 2が、 空間的位置の上下 (垂直) 方向に関し て交互にずれるようにして位置することになるが、 その上下の位置関係が図 2の 場合とは異なっている。 つまり、 偶数フィールド f 2において上下方向に隣接す る画素 P l, P 2からそれぞれ L / 2の距離だけ上側となる位置に、 奇数フィー ルド f 1の画素 P 1 1および P 1 2が位置している。 また、 奇数フィールド f l 側からみた場合には、 奇数フィールド f 1の上下方向に隣接する画素 P 1 1およ び P 1 2から互いに等しい の距離に画素 P 1が位置していることになる。 すなわち、 画素 P 3は、 画素 P 1から L 4の距離にあり、 また画素 P 2から 3 L / 4の距離にある。 したがって、 この場合の補間フィルタ 2における補間の ための係数は、 これに応じて 3 : 1になるようにする。 すなわち、 画素 P 1およ ぴ P 2の各値に対応する係数をそれぞれ 3 / 4、 1ノ4として、 画素 P 1および P 2の値を重み付け平均することによって画素 P 3の値を算出する。
補間映像信号 D p 2の画素 P 1 3は、 補間前の前フィールド映像信号 D p r e ( f 2 ) の画素 P 1 1と画素 P 1 2の間隔 Lに対して 3 : 1の距離にある。 すな わち、 画素 P 1 3は、 画素 P 1 1から 3 L _ 4の距離にあり、 また画素 P 1 2力 ら L Z4の距離にある。
したがって、 この場合の捕間フィルタ 5における捕間のための係数は、 これに 応じて 1 : 3となるように、 画素 P 1 1および P 1 2の各値に対応する係数をそ れぞれ 1ノ4、 3 / 4とし、 この係数により画素 P 1 1および P 1 2の値を重み 付け平均することによって画素 P 1 3の値を算出する。
このような補間演算により、 偶数フィールド f 2の入力映像信号 D i nを捕間 した補間映像信号 D 1の画素と、 奇数フィールド f 1の前フィールド映像信号 D p r eを補間した補間映像信号 D p 2の各画素は、 図示するように、 垂直方向 の位置が揃うことになる。
つまり、 図 3の場合、 補間フィルタ 2は、 先の図 2にて捕間フィルタ 5に対し て設定した係数を用い、 補間フィルタ 5は、 先の図 2にて捕間フィルタ 2に対し て設定した係数を用いるようになされている。
このように、 補間フィルタ 2およぴ捕間フィルタ 5においては、 入力映像信号 D i nが奇数フィールド f 1で、 前フィールド映像信号 D r eが偶数フィール ド f 2である場合、 図 2を参照して説明した係数を用いるようになされている。 反対に、 入力映像信号 D i nが偶数フィールド ί 2で、 前フィールド映像信号 D p r eが奇数フィールド ί 1である場合、 図 3を参照して説明した係数を用いる ようになされている。
図 1の説明に戻る。 ワークメモリ 3および 6は、 ディレイラインなどの遅延回 路で構成される。 ワークメモリ 3および 6は、 ぞれぞれ、 動きベク トル検出回路 1 0に対して補間映像信号 D p l , D p 2を供給するようになされている。また、 ワークメモリ 3および 6は、 メモリコントローラ 1 2からの制御に基づき、 動き 補償処理のために捕間映像信号 D p 1 , D p 2を減算器 7に供給するようになさ れている。
動きべク トル検出回路 1 0は、 ワークメモリ 3および 6のそれぞれから入力さ れた 1フィールド分の時間差を有している補間映像信号 D p 1, D p 2にブロッ クマッチング法などを適用して動きべクトルを検出する。 ベタ トル有効 Z無効判 定回路 1 1では、 動きべク トル検出回路 1 0によって検出された動きべクトルの 有効性を判定する。 つまり、 動きベクトル検出回路 1 0によって検出された動き ベタトルを動き補償に適用するか否か判定する。
メモリコントローラ 1 2は、 ベク トル有効 Z無効判定回路 1 1における判定結 果に基づき、 ワークメモリ 3および 6の読み出しを制御する。 すなわち、 メモリ コントローラ 1 2は、 ベタ トル有効 Z無効判定回路 1 1によって動きべク トルが 有効であると判定された場合、 その動きベクトルに対応した動き補償処理が補間 映像信号に施されるように、 ワークメモリ 3および 6に動き補償制御信号を出力 する。
メモリコントローラ 1 2からの制御に基づいてワークメモリ 3および 6のそれ ぞれから読み出された映像信号は減算器 7に供給される。 減算器 7は、 ワークメ モリ 3からの映像信号に対してワークメモリ 6からの映像信号を減算した差分信 号を算出して、 動き補償が施された信号として非線形処理回路 8に出力する。 非線形処理回路 8は、 減算器 7からの差分信号に対し、 所定の特性曲線を利用 した減衰処理を行うものである。 すなわち、 減算器 7からの差分信号から小振幅 の信号成分を抽出することで、 結果的にノィズ成分から成るノィズ成分信号を抽 出する。 抽出されたノイズ成分信号は、 減算器 9に出力される。
減算器 9においては、 上述したように、 入力映像信号 Dinからノイズ成分信号 が減算される。 このようにして、 減算器 9において減算が行われた信号は、 ノィ ズが低減された映像信号として出力端子 1 3から出力されることになる。 また、 フィールドメモリ 4に書き込まれることで、 次のフィールドタイミングによるノ ィズ低減処理に利用されることになる。
フィールド I D発生回路 2 1は、 当該巡回型ノイズ低減装置に入力された現在 の映像信号に対応する水平同期信号および垂直同期信号 x V Dを入力として、 標 準信号 (インタレース方式の映像信号) の垂直同期信号の位相が垂直同期区間毎 に水平同期信号に対して 0 . 5 Hずれていることを検出して、 フィールド毎に H (High)レベルまたは L (Low)レベルを交互にとるフィールド I D信号 A F Dを生 成して非標準信号検出回路 2 2に出力する。
したがって、 非標準信号が入力された場合、 フィールド I D信号発生回路 2 1 から出力されるフィールド I D信号は、 Hレベルまたは Lレベルを連続的にとる ことになる。 また、 フィールド I D発生回路 2 1は、 現在の映像信号に対応する 垂直同期信号 X V Dを 1 Hだけ遅延した先行垂直同期信号 X A VDを、 非標準信 号検出回路 2 2に出力する。
非標準信号検出回路 2 2は、 当該巡回型ノイズ低減装置に入力された現在の映 像信号に対応する垂直同期信号 x V D、 フィールド I D発生回路 2 1からの先行 垂直同期信号 x A V D、 およびフィールド I D発生回路 2 1からのフィールド I D信号 A F Dを入力として、 当該巡回型ノィズ低減装置に入力された映像信号が 標準信号であるか非標準信号であるかを判定し、 判定結果を示す非標準信号検出 信号を補間フィルタ 2および補間フィルタ 5、 並びに非線形処理回路 8に出力す る。
なお、 先行垂直同期信号 X A V Dおよび垂直同期信号 X V Dは、 図 6の A, B に示すように、 1垂直周期において 1クロック間だけ Lレベルをとる信号である。 フィールド I D信号 A F Dは、 図 6の Dに示すように、 先行垂直同期信号 x AV Dの立ち上がりエッジに同期して変化するものとする。
非標準信号検出信号が、 当該巡回型ノィズ低減装置に入力された映像信号が標 準信号であることを示している場合には、 非標準信号検出信号が入力される補間 フィルタ 2および捕間フィルタ 5、 並びに非線形処理回路 8では、 上述したよう に動作するが、 非標準信号検出信号が、 当該巡回型ノイズ低減装置に入力された 映像信号が非標準信号であることを示している場合には、 補間フィルタ 2による 補間と補間フィルタ 5による補間とに同一の係数を用いるようにする処理、 補間 フィルタ 2およぴ捕間フィルタ 5による捕間処理を実行しないようにする処理、 または非線形処理回路 8の出力 (ノイズ成分信号) を 0とすることにより実質的 にノイズ除去を実行しないようにする処理の、 3種類の処理のいずれかを実行す るようにする。
制御回路 2 3は、記録媒体 2 4に記憶されている制御用プログラムを読み出し、 読み出した制御用プログラムに基づいて、 当該巡回型ノイズ低減装置を構成する 各回路を制御する。
図 4は、 非標準信号検出回路 2 2の構成例を示している。 非標準信号検出回路 2 2において、 先行垂直同期信号 X A V Dは、 自走垂直同期エッジカウンタ 3 1 に入力され、 フィールド I D信号 A F Dは、 自走フィールド I Dエッジカウンタ 3 2に入力され、 垂直同期信号 x V Dは、 比較回路 3 3に入力される。
自走垂直同期エッジカウンタ 3 1は、 先行垂直同期信号 X A V Dのエッジに同 期して、 0乃至 7を循環するカウント値を 1ずつインクリメントし、 カウント値 を自走フィールド I Dエッジカウンタ 3 2および比較回路 3 3に出力する。
自走フィールド I Dエッジカウンタ 3 2は、 フィールド I D信号 A F Dの立ち 上がりエッジおよび立ち下がりエッジに同期して、 カウント値を 1ずつインクリ メントする。なお、自走フィールド I Dエッジカウンタ 3 2は、動作開始時の他、 自走垂直同期エッジカウンタ 3 1のカウント値(以下、 Vカウント値と記述する) が 7である場合、 フィールド I D信号 A F Dの立ち上がりエッジに同期して自己 のカウント値 (以下、 F Dエッジカウント値と記述する) を 0にリセットする。 比較回路 3 3は、 Vカウント値が 7であって、 垂直同期信号 X V Dが Lレベル を示すタイミングにおける、 F Dエッジカウント値に対応して、 非標準信号検出 信号 (非標準信号であることを示す場合には Hレベルをとり、 標準信号であるこ とを示す場合には Lレベルをとる) を生成し、 後段に出力する。
次に、 非標準信号検出回路 2 2による非標準信号検出処理について、 図 5のフ ローチャートを参照して説明する。 この非標準信号検出処理は、 当該巡回型ノィ ズ低減装置に映像信号が入力されたときに開始される。
ステップ S 1において、 自走垂直同期エッジカウンタ 3 1およぴ自走フィール ド I Dエッジカウンタ 3 2は、 それぞれ力ゥント値を 0にリセットした後、 所定 の信号に同期してカウントを開始する。
ステップ S 2において、 比較回路 3 3は、 Vカウント値が 7であって、 垂直同 期信号 X V Dが Lレベルを示すタイミングであるか否かを判定し、 Vカウント値 が 7であって、 垂直同期信号 x V Dが Lレベルを示すタイミングであると判定す るまで待機する。 Vカウント値が 7であって、 垂直同期信号 X V Dが Lレベルを 示すタイミングであると判定された場合、 処理はステップ S 3に進む。
ステップ S 3において、 比較回路 3 3は、 F Dエッジカウント値が 7であるか 否かを判定する。 F Dエッジカウント値が 7であると判定された場合、 処理はス テツプ S 4に進む。 ステップ S 4において、 比較回路 3 3は、 現在入力されてい る映像信号が標準信号であることを示すように、 非標準信号検出信号を Lレベル として後段に出力する。 処理はステップ S 2に戻り、 それ以降の処理が繰り返さ れる。
ステップ S 3において、 F Dエッジカウント値が 7ではないと判定された場合、 処理はステップ S 5に進む。 ステップ S 5において、 比較回路 3 3は、 F Dエツ ジカウント値が 0であるか否かを判定する。 F Dエッジカウント値が 0であると 判定された場合、 処理はステップ S 6に進む。 ステップ S 6において、 比較回路 3 3は、 現在入力されている映像信号が非標準信号であることを示すように、 非 標準信号検出信号を Hレベルとして後段に出力する。処理はステップ S 2に戻り、 それ以降の処理が操り返される。
ステップ S 5において、 F Dエッジカウント値が 0ではないと判定された場合、 すなわち、 F Dエッジカウント値が 1乃至 6である場合、 処理はステップ S 7に 進む。 ステップ S 7において、 比較回路 3 3は、 現在出力中の非標準信号検出信 号のレベルを維持する。
このように、 F Dエッジカウント値が 1乃至 6である場合には、 前回の判定結 果が維持されるような軟判定を採用したので、 標準/非標準の判定が頻繁に変化 しない、 すなわち、 安定した判定が行われることになる。 処理はステップ S 2に 戻り、 それ以降の処理が繰り返される。
その後、当該巡回型ノイズ低減装置に対する映像信号の入力が終了されるまで、 非標準信号検出処理は継続される。
なお、 ステップ S 2における判定基準の値 (Vカウント値 = 7 ) や、 ステップ S 5における判定基準の値 (Vカウント値 = 0 ) は、 他の値であってもかなわな い。 また、 Vカウント値の範囲は、 0乃至 7でなくてもよい。
以上、 非標準信号検出回路 2 2による非標準信号検出処理の説明を終了する。 次に、 図 6および図 7は、 非標準信号検出回路 2 2の動作を示すタイミングチ ヤートを示している。 図 6およぴ図 7のそれぞれにおいて、 Aは垂直同期信号 X V pを、 Bは先行垂直同期信号 X A V Dを、 Cは Vカウント値を、 Dは先行フィ 一ルド I D信号 A F Dを、 Eは先行フィールド I D信号 A F Dの両エッジを、 F は F Dエッジカウント値を、 Gは非標準信号検出信号を示している。
図 6は、 映像信号が標準信号から非標準信号に変わったと判定された後、 軟判 定によって非標準信号との判定が保持されている例である。
図 7は、 映像信号が標準信号から非標準信号に変わったと判定された後、 標準 信号に戻った例である。
ところで、 上述した一連の処理は、 ハードウェアにより実行させることもでき るが、 ソフトウェアにより実行させることもできる。 一連の処理をソフトウェア により実行させる場合には、 そのソフトウェアを構成するプログラムが、 専用の ハードウェアに組み込まれているコンピュータ、 または、 各種のプログラムをィ ンストールすることで、 各種の機能を実行することが可能な、 例えば汎用のパー ソナルコンピュータなどに、例えば図 1の記録媒体 2 4からィンストールされる。 この記録媒体 2 4は、 コンピュータとは別に、 ユーザにプログラムを提供する ために配布される、 プログラムが記録されている磁気ディスク (フレキシブルデ イスクを含む)、 光ディスク (CD-ROM(Compact Disc-Read Only Memory), DVD (Digital Versatile Disc)を含む)、光磁気デイスク(MD (Mini Disc)を含む)、 もしくは半導体メモリなどよりなるパッケージメディアにより構成されるだけで なく、 コンピュータに予め組み込まれた状態でユーザに提供される、 プログラム が記録されている: ROMやハードディスクなどで構成される。 ' なお、 本明細書において、 記録媒体に記録されるプログラムを記述するステツ プは、 記載された順序に従って時系列的に行われる処理はもちろん、 必ずしも時 系列的に処理されなくとも、 並列的あるいは個別に実行される処理をも含むもの である。 産業上の利用可能性
以上のように、 本発明によれば、 簡単な回路構成であって、 かつ、 入力映像信 号が標準信号であるか非標準信号であるかを安定して判別することができる回路 を実現することが可能となる。

Claims

請求の範囲
1 . 入力される映像信号が標準的な信号であるか否かを判定する映像信号処理 装置において、
前記映像信号の水平同期信号に対する前記映像信号の垂直同期信号の位相差に 対応して、 フィールド I D信号を生成するフィールド I D信号生成手段と、 前記垂直同期信号のエッジに対応して、 所定の範囲で循環されるカウント値を カウントアップする第 1のカウント手段と、
前記フィールド I D信号の両エッジにそれぞれ対応して、 所定の範囲で循環さ れるカウント値をカウントアップする第 2のカウント手段と、
前記第 1のカウント手段のカウント値が第 1の値であるとき、 前記垂直同期信 号のエッジに対応して、 前記第 2のカウント手段のカウント値を取得する取得手 段と、
前記取得手段によって取得された前記第 2のカウント手段のカウント値に基づ き、 前記映像信号が標準信号であるか、 または非標準信号であるかを判定する判 定手段と
を含むことを特徴とする映像信号処理装置。
2 . 前記判定手段は、 前記取得手段によって取得された前記第 2のカウント手 段のカウント値も前記第 1の値である場合、 前記映像信号が前記標準信号である と判定し、 前記取得手段によって取得された前記第 2のカウント手段のカウント 値が第 2の値である場合、 前記映像信号が前記非標準信号であると判定し、 前記 取得手段によって取得された前記第 2のカウント手段のカウント値が前記第 1の 値および前記第 2の値のいずれでもない場合、 前回の判定結果を保持する
ことを特徴とする請求の範囲第 1項に記載の映像信号処理装置。
3 . 前記標準信号は、 偶数フィールドと奇数フィールドが交互に配置されたィ ンタレース方式の映像信号である
ことを特徴とする請求の範囲第 1項に記載の映像信号処理装置。
4 . 入力される映像信号が標準的な信号であるか否かを判定する映像信号処理 方法において、
前記映像信号の水平同期信号に対する前記映像信号の垂直同期信号の位相差に 対応して、 フィールド I D信号を生成するフィールド I D信号生成ステップと、 前記垂直同期信号のェッジに対応して、 所定の範囲で循環されるカウント値を カウントアップする第 1のカウントステップと、
前記フィールド I D信号の両エッジにそれぞれ対応して、 所定の範囲で循環さ れるカウント値をカウントアップする第 2のカウントステップと、
前記第 1のカウントステツプの処理によるカウント値が第 1の値であるとき、 前記垂直同期信号のエッジに対応して、 前記第 2のカウントステップの処理によ るカウント値を取得する取得ステップと、
前記取得ステップの処理で取得された前記第 2のカウントステップの処理によ るカウント値に基づき、 前記映像信号が標準信号であるか、 または非標準信号で あるかを判定する判定ステツプと
を含むことを特徴とする映像信号処理方法。
5 . 入力される映像信号が標準的な信号であるか否かを判定するためのプログ ラムであって、
前記映像信号の水平同期信号に対する前記映像信号の垂直同期信号の位相差に 対応して、 フィールド I D信号を生成するフィールド I D信号生成ステップと、 前記垂直同期信号のエッジに対応して、 所定の範囲で循環されるカウント値を カウントアップする第 1のカウントステップと、
前記フィールド I D信号の両エッジにそれぞれ対応して、 所定の範囲で循環さ れるカウント値をカウントアップする第 2のカウントステップと、
前記第 1のカウントステツプの処理によるカウント値が第 1の値であるとき、 前記垂直同期信号のエッジに対応して、 前記第 2のカウントステップの処理によ るカウント値を取得する取得ステップと、
前記取得ステップの処理で取得された前記第 2のカウントステップの処理によ るカウント値に基づき、 前記映像信号が標準信号であるか、 または非標準信号で あるかを判定する判定ステップと
を含むことを特徴とするコンピュータが読み取り可能なプログラムが記録され ている記録媒体。
6 . 入力される映像信号が標準的な信号であるか否かを判定するためのコンビ ユータであって、
前記映像信号の水平同期信号に対する前記映像信号の垂直同期信号の位相差に 対応して、 フィールド I D信号を生成するフィールド I D信号生成ステップと、 前記垂直同期信号のエッジに対応して、 所定の範囲で循環されるカウント値を カウントアップする第 1のカウントステップと、
前記フィールド I D信号の両エッジにそれぞれ対応して、 所定の範囲で循環さ れるカウント値をカウントアップする第 2のカウントステップと、
前記第 1のカウントステップの処理によるカウント値が第 1の値であるとき、 前記垂直同期信号のエッジに対応して、 前記第 2のカウントステップの処理によ るカウント値を取得する取得ステップと、
前記取得ステップの処理で取得された前記第 2のカウントステップの処理によ るカウント値に基づき、 前記映像信号が標準信号であるか、 または非標準信号で あるかを判定する判定ステップと
を含む処理をコンピュータに実行させることを特徴とするプログラム。
7 . 入力される映像信号が標準的な信号であるか否かを判定する映像信号処理 装置において、
前記映像信号の水平同期信号に対する前記映像信号の垂直同期信号の位相差に 対応して、 フィールド I D信号を生成するフィールド I D信号生成手段と、 前記垂直同期信号のエッジに対応して、 所定の範囲で循環されるカウント値を カウントアップする第 1のカウント手段と、
前記フィールド I D信号の両エッジにそれぞれ対応して、 所定の範囲で循環さ れるカウント値をカウントアップする第 2のカウント手段と、
前記第 1のカウント手段のカウント値が第 1の値であるとき、 前記垂直同期信 号のエッジに対応して、 前記第 2のカウント手段のカウント値を取得する取得手 段と、
前記取得手段によって取得された前記第 2のカウント手段のカウント値に基づ き、 前記映像信号が標準信号であるか、 または非標準信号であるかを判定する判 定手段と、
前記映像信号に対し、 前記判定手段の判定結果に応じて異なる画像処理により 前記映像信号からノィズを除去するノィズ除去手段と
を含むことを特徴とする映像信号処理装置。
8 . 前記標準信号は、 偶数フィールドと奇数フィールドが交互に配置されたィ ンタレース方式の映像信号である
ことを特徴とする請求の範囲第 7項に記載の映像信号処理装置。
9 . 入力される映像信号が標準的な信号であるか否かを判定する映像信号処理 方法において、
前記映像信号の水平同期信号に対する前記映像信号の垂直同期信号の位相差に 対応して、 フィールド I D信号を生成するフィールド I D信号生成ステップと、 前記垂直同期信号のェッジに対応して、 所定の範囲で循環されるカウント値を カウントアップする第 1のカウントステップと、
前記フィールド I D信号の両エッジにそれぞれ対応して、 所定の範囲で循環さ れるカウント値をカウントアップする第 2のカウントステップと、
前記第 1のカウントステツプの処理によるカウント値が第 1の値であるとき、 前記垂直同期信号のエッジに対応して、 前記第 2のカウントステップの処理によ るカウント値を取得する取得ステップと、
前記取得ステップの処理で取得された前記第 2のカウントステツプの処理によ るカウント値に基づき、 前記映像信号が標準信号であるか、 または非標準信号で あるかを判定する判定ステップと、
前記映像信号に対し、 前記判定ステップの処理での判定結果に応じて異なる画 像処理により前記映像信号からノィズを除去するノィズ除去ステップと を含むことを特徴とする映像信号処理方法。
1 0 . 入力される映像信号が標準的な信号であるか否かを判定するためのプロ グラムであって、
前記映像信号の水平同期信号に対する前記映像信号の垂直同期信号の位相差に 対応して、 フィールド I D信号を生成するフィールド I D信号生成ステップと、 前記垂直同期信号のェッジに対応して、 所定の範囲で循環されるカウント値を カウントアップする第 1のカウントステップと、
前記フィールド I D信号の両エッジにそれぞれ対応して、 所定の範囲で循環さ れるカウント値をカウントアップする第 2のカウントステップと、
前記第 1のカウントステップの処理によるカウント値が第 1の値であるとき、 前記垂直同期信号のエッジに対応して、 前記第 2のカウントステップの処理によ るカウント値を取得する取得ステップと、
前記取得ステップの処理で取得された前記第 2のカウントステップの処理によ るカウント値に基づき、 前記映像信号が標準信号であるか、 または非標準信号で あるかを判定する判定ステップと、
前記映像信号に対し、 前記判定ステップの処理での判定結果に応じて異なる画 像処理により前記映像信号からノィズを除去するノィズ除去ステツプと
を含むことを特徴とするコンピュータが読み取り可能なプログラムが記録され ている記録媒体。
1 1 . 入力される映像信号が標準的な信号であるか否かを判定するためのプロ グラムであって、
前記映像信号の水平同期信号に対する前記映像信号の垂直同期信号の位相差に 対応して、 フィールド I D信号を生成するフィールド I D信号生成ステップと、 前記垂直同期信号のェッジに対応して、 所定の範囲で循環されるカウント値を カウントアップする第 1のカウントステップと、
前記フィールド I D信号の両エッジにそれぞれ対応して、 所定の範囲で循環さ れるカウント値をカウントアップする第 2のカウントステップと、 前記第 1のカウントステップの処理によるカウント値が第 1の値であるとき、 前記垂直同期信号のエッジに対応して、 前記第 2のカウントステップの処理によ るカウント値を取得する取得ステップと、
前記取得ステップの処理で取得された前記第 2のカウントステップの処理によ るカウント値に基づき、 前記映像信号が標準信号であるか、 または非標準信号で あるかを判定する判定ステップと、
前記映像信号に対し、 前記判定ステップの処理での判定結果に応じて異なる画 像処理により前記映像信号からノィズを除去するノィズ除去ステップと
を含む処理をコンピュータに実行させることを特徴とするプログラム。
PCT/JP2003/005488 2002-05-02 2003-04-28 Dispositif et procede de traitement de signaux video, support d'enregistrement et programme WO2003094507A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP03720986A EP1501287A4 (en) 2002-05-02 2003-04-28 DEVICE AND METHOD FOR PROCESSING VIDEO SIGNALS, RECORDING MEDIUM, AND PROGRAM
US10/482,675 US7092034B2 (en) 2002-05-02 2003-04-28 Video signal processing device and method, recording medium, and program
KR10-2003-7017222A KR20050013052A (ko) 2002-05-02 2003-04-28 영상 신호 처리 장치 및 방법, 기록 매체, 및 프로그램

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002130583A JP3796751B2 (ja) 2002-05-02 2002-05-02 映像信号処理装置および方法、記録媒体、並びにプログラム
JP2002-130583 2002-05-02

Publications (1)

Publication Number Publication Date
WO2003094507A1 true WO2003094507A1 (fr) 2003-11-13

Family

ID=29397330

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/005488 WO2003094507A1 (fr) 2002-05-02 2003-04-28 Dispositif et procede de traitement de signaux video, support d'enregistrement et programme

Country Status (6)

Country Link
US (1) US7092034B2 (ja)
EP (1) EP1501287A4 (ja)
JP (1) JP3796751B2 (ja)
KR (1) KR20050013052A (ja)
CN (1) CN1272958C (ja)
WO (1) WO2003094507A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3693104B2 (ja) * 2001-09-14 2005-09-07 ソニー株式会社 映像信号処理装置、及び映像信号処理方法
KR20060084849A (ko) * 2003-09-04 2006-07-25 코닌클리케 필립스 일렉트로닉스 엔.브이. 비디오 신호들의 견고한 디인터레이싱
JP2006019950A (ja) * 2004-06-30 2006-01-19 Toshiba Corp 映像信号処理装置及び映像信号処理方法
JP4973031B2 (ja) * 2006-07-03 2012-07-11 ソニー株式会社 ノイズ抑圧方法、ノイズ抑圧方法のプログラム、ノイズ抑圧方法のプログラムを記録した記録媒体及びノイズ抑圧装置
KR20100111467A (ko) * 2009-04-07 2010-10-15 삼성전자주식회사 영상 데이터의 타입을 판정하는 영상기기 및 이에 적용되는 영상처리방법
CN113965662A (zh) * 2021-10-26 2022-01-21 歌尔科技有限公司 音视频输出设备及其音视频延时校准方法及相关组件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10271361A (ja) * 1997-03-19 1998-10-09 Fujitsu General Ltd フィールド判別回路
JP2001054070A (ja) * 1999-08-05 2001-02-23 Matsushita Electric Ind Co Ltd 磁気記録再生装置
JP2001285808A (ja) * 2000-03-28 2001-10-12 Fuji Photo Film Co Ltd 画像処理装置および画像処理方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065476B2 (ja) * 1986-10-02 1994-01-19 富士写真フイルム株式会社 Crtデイスプレイ装置の制御装置
JPH0771257B2 (ja) * 1987-11-19 1995-07-31 三洋電機株式会社 垂直同期回路
JPH0795444A (ja) * 1993-09-21 1995-04-07 Sharp Corp 垂直同期回路
JP2947400B2 (ja) 1994-05-31 1999-09-13 日本ビクター株式会社 フレーム周波数変換装置
US5489945A (en) * 1994-09-13 1996-02-06 Eastman Kodak Company Timing logic system and method for selectably controlling a high resolution charge coupled device image sensor of the type having two line pixel registers to provide a high resolution mode and alternatively a television resolution mode of picture imaging
US5999222A (en) * 1997-09-04 1999-12-07 Hughes-Jvc Technology Corporation Digital vertical sync separator
US6366327B1 (en) 1997-12-22 2002-04-02 Texas Instruments Incorporated Vertical sync detection and output for video decoder
US6154257A (en) * 1998-03-06 2000-11-28 Pioneer Electronic Corporation Method for identifying input video signal and processing the video signal
EP1047272A3 (en) * 1999-04-21 2008-07-30 Matsushita Electric Industrial Co., Ltd. Apparatus for identifying standard and non-standard video signals
JP2000338925A (ja) * 1999-05-28 2000-12-08 Alps Electric Co Ltd 映像表示装置
JP2001103341A (ja) * 1999-07-29 2001-04-13 Sony Corp 信号処理装置及び方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10271361A (ja) * 1997-03-19 1998-10-09 Fujitsu General Ltd フィールド判別回路
JP2001054070A (ja) * 1999-08-05 2001-02-23 Matsushita Electric Ind Co Ltd 磁気記録再生装置
JP2001285808A (ja) * 2000-03-28 2001-10-12 Fuji Photo Film Co Ltd 画像処理装置および画像処理方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1501287A4 *

Also Published As

Publication number Publication date
JP2003324630A (ja) 2003-11-14
US7092034B2 (en) 2006-08-15
EP1501287A4 (en) 2005-11-23
JP3796751B2 (ja) 2006-07-12
CN1547846A (zh) 2004-11-17
US20040196407A1 (en) 2004-10-07
EP1501287A1 (en) 2005-01-26
KR20050013052A (ko) 2005-02-02
CN1272958C (zh) 2006-08-30

Similar Documents

Publication Publication Date Title
JP4280614B2 (ja) ノイズ低減回路及び方法
JP2001320679A (ja) 映像インターレース−順次走査変換器における補間アーティファクトを隠すための装置および方法
JP2001204045A (ja) 動き検出装置
JP2612438B2 (ja) ビデオ信号処理装置
JPH0366285A (ja) ドット妨害除去装置及び色副搬送波垂直相関検出装置
JP2004007247A (ja) Yc分離回路
JP3796751B2 (ja) 映像信号処理装置および方法、記録媒体、並びにプログラム
US5497203A (en) Motion detection circuit for high definition television based on muse
KR100786926B1 (ko) 영상 기록 재생 장치 및 방법
JP3693104B2 (ja) 映像信号処理装置、及び映像信号処理方法
US4984070A (en) Picture quality improving apparatus capable of reducing deterioration of interpolated signal
JP4368036B2 (ja) 映像信号処理回路
JP4099917B2 (ja) 映像信号再生装置
JP2004534482A (ja) ライン同期情報アイテムをビデオ信号から獲得する方法、およびこの方法を実施するための装置
JP3130429B2 (ja) 動き検出回路
JPH0888783A (ja) 波形等化器の制御方法
JP2992385B2 (ja) 動き検出回路および映像記録再生装置
JPH05336497A (ja) 動き検出回路
JP2669019B2 (ja) 非標準検出回路
JP3125270B2 (ja) Pal信号のyc分離回路における動き検出回路、およびメモリ制御回路
JP4186769B2 (ja) Gop周期検出装置
KR0138100B1 (ko) 텔리비젼 영상신호의 수직 해상도 개선장법 및 장치
JPH06195055A (ja) 画像処理方法および画像処理装置
JPH0442685A (ja) 波形等化回路を有する記録再生装置
JPH04322569A (ja) 波形等化回路

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR

WWE Wipo information: entry into national phase

Ref document number: 2003720986

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020037017222

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 10482675

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 20038007479

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 2003720986

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 2003720986

Country of ref document: EP