WO2003069966A1 - Verfahren zum herstellen eines halbzeuges für eine leiterplatte, halbzeug und leiterplatte - Google Patents

Verfahren zum herstellen eines halbzeuges für eine leiterplatte, halbzeug und leiterplatte Download PDF

Info

Publication number
WO2003069966A1
WO2003069966A1 PCT/EP2003/000410 EP0300410W WO03069966A1 WO 2003069966 A1 WO2003069966 A1 WO 2003069966A1 EP 0300410 W EP0300410 W EP 0300410W WO 03069966 A1 WO03069966 A1 WO 03069966A1
Authority
WO
WIPO (PCT)
Prior art keywords
metal layer
conductor tracks
layer thickness
thickness
insulating substrate
Prior art date
Application number
PCT/EP2003/000410
Other languages
English (en)
French (fr)
Inventor
Udo Bechtloff
Johannes Schauer
Original Assignee
Ksg Leiterplatten Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ksg Leiterplatten Gmbh filed Critical Ksg Leiterplatten Gmbh
Priority to AU2003205619A priority Critical patent/AU2003205619A1/en
Publication of WO2003069966A1 publication Critical patent/WO2003069966A1/de

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material

Definitions

  • the invention is in the field of printed circuit boards.
  • the object of the invention is to provide an improved method for producing a semi-finished product for printed circuit boards and a printed circuit board, which (which) enables the formation of a planar assembly surface.
  • the object is achieved according to the invention by a method for producing a semifinished product for printed circuit boards with conductor tracks of different thicknesses, the method comprising the following steps: providing a substrate with a metal layer; Thinning out the metal layer in the area of a surface on a front side of the metal layer to form a partial area for conductor tracks with a first metal layer thickness and another partial area for conductor tracks with a second metal layer thickness, the first metal layer thickness being smaller than the second metal layer thickness; and forming a substantially flat outer surface on the front side of the substrate with the aid of the application of an insulating substrate layer on the metal layer, which at least partially covers the partial region for conductor tracks with the first metal layer thickness and the other partial region for conductor tracks with the second metal layer thickness.
  • the semi-finished product thus created is used to produce a printed circuit board.
  • a printed circuit board with a plurality of conductor tracks of different thickness is created, with a height of the plurality of conductor tracks of different thickness, in which the plurality of conductor tracks extend above an outer surface formed by an insulating substrate layer, for all of the plurality of conductor tracks in the is essentially the same.
  • An essential advantage which results from the invention compared to the prior art is that a semi-finished product is produced which, on the one hand, has regions for printed conductors of different thicknesses, but on the other hand has an outer surface which, when the semi-finished product is used for producing a printed circuit board despite the creation of conductor tracks with different thickness when structuring allows the formation of a planar assembly surface.
  • This is achieved in that the substrate layer is applied to the thinned and therefore uneven surface on the front of the substrate used.
  • the surface of the metal layer of the semi-finished product opposite the thinned surface is flat and is available for structuring the conductor tracks.
  • the areas created here for conductor balm structures have the same height above the substrate layer of the semifinished product, but extend at different depths into the substrate layer of the semifinished product, so that areas for conductor track structures with different thicknesses are created.
  • An expedient development of the invention provides that portions of the surface on the front side of the metal layer which are covered by the insulating substrate layer are surface-treated before the application of the insulating substrate layer in order to improve the adhesion of the insulating substrate layer. This improves the properties of the semi-finished product, in particular sufficient strength, for further processing.
  • a preferred embodiment of the invention can provide that the portions of the surface on the front side of the metal layer are subjected to a treatment for roughening the surface. In this way, the adhesion of the insulating substrate layer is effectively improved.
  • a semi-finished product preferred for producing printed circuit boards is formed by using a metal foil as the substrate with the metal layer.
  • the metal foil is a copper foil.
  • the insulating substrate layer comprises a mouldable material, and that in order to form the essentially flat outer surface on the front side of the substrate, the insulating substrate layer comprising the mouldable material is pressed with the substrate, so that part of the malleable material is pressed into a space above the other portion with the second metal layer thickness.
  • the mouldable material penetrates into the spaces above the partial areas with the smaller metal layer and essentially fills them up completely, so that the semi-finished product fulfills the requirements with regard to the mechanical and electrical properties for a printed circuit board.
  • the creation of the essentially flat outer surface on the front of the substrate is made possible in a simple manner and by means of known technologies in that an adhesive film based on a glass fabric impregnated with uncured epoxy resin is used as the insulating substrate layer.
  • a pressing means is expediently used on a side of the insulating substrate layer facing away from the substrate, so that the insulating substrate layer can be adequately adhered to.
  • a preferred embodiment of the invention can provide that the metal layer for thinning is etched in the area of the surface on the front. This makes it possible to use the usual etching technique in connection with the method for producing the semi-finished product.
  • the semifinished product is expediently pressed with at least one further substrate layer, the essentially flat outer surface on the front of the substrate facing the at least one further substrate layer during the pressing. In this way, the back of the substrate, which is planar, is available for structuring conductor tracks.
  • Figure 1A is a schematic representation of a substrate with a metal layer from the side;
  • Figure IB shows the substrate of Figure 1A with a thinned metal layer;
  • Figure IC is a schematic representation of a substrate layer from the side
  • Figure 1D is a schematic representation of a semi-finished product with the substrate of Figure
  • Figure 1E is a schematic representation of a circuit board based on the semi-finished product of Figure 1D from the side;
  • FIG. 2 shows a schematic illustration of a multilayer printed circuit board after pressing using the semi-finished product according to FIG. 1D;
  • FIG. 3 shows the multilayer printed circuit board according to FIG. 2 after the structuring of conductor tracks.
  • FIGS. 1A and IB show a schematic illustration of a substrate 1 with a metal layer 2 in an initial state and after the metal layer 2 has been thinned out in a side view.
  • the substrate 1 is, for example, a copper foil.
  • the metal layer 2 is processed in the area of a surface 3 on a front side 4 by means of etching, so that partial areas 5 with a first metal layer thickness and partial areas 6 with a second metal layer thickness are created, the first metal layer thickness being less than the second metal layer thickness.
  • the substrate 1 with the thinned-out metal layer 2 is then connected according to FIG. 1D to an insulating substrate layer 7, which is shown in an initial state in FIG.
  • the insulating substrate layer 7 is pressed onto the surface 2 on the front side 4 of the metal layer 2.
  • the insulating substrate layer 7, which has an adhesive film, for example
  • the base of glass fabric impregnated with uncured epoxy resin (“prepregs”) is deformed when pressed on, so that spaces 8 in the area of partial areas 5 are filled with the first layer thickness , 10, which are placed on a front side 11 and a back side 12.
  • the pressing plates 9, 10 are removed again after pressing in.
  • the arrangement of insulating substrate layer 7 and metal layer 2 shown in FIG. 1D between the pressing plate 9, 10 forms a semifinished product 13 for the production of printed circuit boards with regions 14 for conductor tracks with a first conductor path thickness and regions 15 for conductor tracks with a second conductor path thickness which is different from the first conductor path thickness.
  • the semifinished product 13 is processed for the production of a printed circuit board 16 according to FIG. 1E.
  • the metal layer 2 is structured to form conductor tracks 17, 18 of different thicknesses, for example by means of etching.
  • the height at which the conductor tracks 17, 18 rise above an outer surface 19 of the printed circuit board 16 formed by the insulating substrate layer 7 is, however, essentially the same for the conductor tracks 17, 18.
  • FIG. 2 shows a schematic representation of a circuit board 20 using the semi-finished product 13 from the side.
  • the printed circuit board 20 is a multilayer printed circuit board which, in addition to the metal layer 2 of the semifinished product 13, has further conductor track layers 21, 22 and 23 and further substrate layers 24, 25.
  • the arrangement of the conductor track layer 23 and the further substrate layer 25 is formed in the same way as the semifinished product 13.
  • Known technologies can be used to produce the printed circuit board 20, for example the tendon technology or the metal resist strip technology.
  • the use of the semi-finished product 30 shown in FIG. 2 for a multilayer printed circuit board is exemplary.
  • the semifinished product 13 can be used for printed circuit boards of any kind which comprise one or more conductor track layers of different thickness.
  • the printed circuit board 20 is structured in order to form conductor tracks in the metal layer 2, for example by means of etching, so that printed conductor structures are formed, as is shown schematically in FIG. 3.
  • conductor tracks 26, 27 with different thicknesses are created.
  • the height at which the conductor tracks 26, 27 rise above an outer surface 28 of the printed circuit board 20 formed by the insulating substrate layer 7 is essentially the same for the conductor tracks 26, 27.
  • the conductor tracks 26, 27 are shown enlarged in FIGS. 2 and 3 to explain the principles of the invention, and have thicknesses of approximately 18 ⁇ m to 35 ⁇ m and approximately 400 ⁇ m, for example, in conventional circuit boards.
  • the described method enables the formation of very fine conductor track structures with a conductor path width of, for example, 120 ⁇ m.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

Verfahren zum Herstellen eines Halbzeugs (30) für eine Leiterplatte mit Leiterbahnen unterschiedlicher Dicke. Das Verfahren umfasst die folgenden Schritte: Vorsehen eines Substrats (1) mit einer Metallschicht (2); Ausdünnen der Metallschicht (2) im Bereich einer Oberfläche (3) auf einer Vorderseite (4) der Metallschicht (2) zum Ausbilden eines Teilbereichs (5) für Leiterbahnen mit einer ersten Metallschichtdicke und eins anderen Teilbereichs (6) für Leiterbahnen mit einer zweiten Metallschichtdicke, wobei die erste Metallschichtdicke sich von der zweiten Metallschichtdicke unterscheidet; und Ausbilden einer im wesentlichen ebenen äuβeren Oberfläche auf der Vorderseite (4) des Substrats (1) mit Hilfe des Aufbringens einer Isoliersubstratschicht (7) auf der Metallschich (2), welche den Teilbereich (5) für Leiterbahnen mit der ersten Metallschichtdicke und den anderen Teilbereich (6) für Leiterbahnen mit der zweiten Metallschichtdicke jeweils zumindest teilweise bedeckt.

Description

Verfahren zum Herstellen eines Halbzeuges für eine Leiterplatte, Halbzeug und Leiterplatte
Die Erfindung liegt auf dem Gebiet von Leiterplatten.
Die zunehmende Vielfalt elektronischer Baugruppen, die mit Hilfe von Leiterplatten geschaf- fen werden, stellt hohe Anforderungen an die Komplexität und Variabilität der verwendeten Leiterplatten. Es besteht zunehmend Bedarf für Leiterplatten, die Leiterbahnen mit unterschiedlichen Leiterbahnendicken aufweisen. Leiterbahnen mit sich unterscheidenden Leiterbahnendicken erweitern die Bestückungsmöglichkeiten der Leiterplatten.
Bei bekannten Verfahren wird zum Herstellen der unterschiedlichen Leiterbahndicken zu- sätzliches Leiterbahnmaterial auf einen Teil vorhandener Leiterbahnen, die ursprünglich eine einheitliche Dicke aufweisen, galvanisch aufgebracht. Bei dem Leiterbahnmaterial handelt es sich üblicherweise um Kupfer. Infolge des galvanischen Aufbringens des zusätzlichen Leiterbahnmaterials entstehen auf der zu bestückenden Oberfläche der Leiterplatte Unebenheiten, so daß die für die Bestückung gewünschte Planarität der Leiterplattenoberfläche verloren geht.
Aufgabe der Erfindung ist es, ein verbessertes Verfahren zum Herstellen eines Halbzeugs für Leiterplatten und einer Leiterplatte zu schaffen, welches (welche) das Ausbilden einer plana- ren Bestückungsoberfläche ermöglicht.
Die Aufgabe wird erfindungsgemäß durch ein Verfahren zum Herstellen eines Halbzeugs für Leiterplatten mit Leiterbahnen unterschiedlicher Dicke gelöst, wobei das Verfahren die folgenden Schritte aufweist: Vorsehen eines Substrats mit einer Metallschicht; Ausdünnen der Metallschicht im Bereich einer Oberfläche auf einer Vorderseite der Metallschicht zum Ausbilden eines Teilbereichs für Leiterbahnen mit einer ersten Metallschichtdicke und eines anderen Teilbereichs für Leiterbahnen mit einer zweiten Metallschichtdicke, wobei die erste Me- tallschichtdicke kleiner als die zweite Metallschichtdicke ist; und Ausbilden einer im wesentlichen ebenen äußeren Oberfläche auf der Vorderseite des Substrats mit Hilfe des Aufbringens einer Isoliersubstratschicht auf der Metallschicht, welche den Teilbereich für Leiterbahnen mit der ersten Metallschichtdicke und den anderen Teilbereich für Leiterbahnen mit der zweiten Metallschichtdicke jeweils zumindest teilweise bedeckt. Nach einem weiteren Aspekt der Erfindung wird das so geschaffene Halbzeug zum Herstellen einer Leiterplatte verwendet.
Nach einem anderen Aspekt der Erfindung ist eine Leiterplatte mit mehreren Leiterbahnen unterschiedlicher Dicke geschaffen, wobei eine Höhe der mehreren Leiterbahnen unter- schiedlicher Dicke, in welcher sich die mehreren Leiterbahnen oberhalb einer von einer Isoliersubstratschicht gebildeten, äußeren Oberfläche erstrecken, für alle der mehreren Leiterbahnen im wesentlichen gleich ist.
Ein wesentlicher Vorteil, welcher sich mit der Erfindung gegenüber dem Stand der Technik ergibt, besteht darin, daß ein Halbzeug hergestellt wird, daß einerseits Bereiche für Leiterbah- nen mit unterschiedlicher Dicke aufweist, andererseits jedoch über eine äußere Oberfläche verfügt, die beim Verwenden des Halbzeugs zum Herstellen einer Leiterplatte trotz der Schaffung von Leiterbahnen mit unterschiedlicher Dicke beim Strukturieren das Ausbilden einer planaren Bestückungsfläche ermöglicht. Dieses wird dadurch erreicht, daß auf die ausgedünnte und deshalb unebene Oberfläche auf der Vorderseite des verwendeten Substrats die Substratschicht aufgebracht wird. Die zur ausgedünnten Oberfläche entgegengesetzte Oberfläche der Metallschicht des Halbzeugs ist eben und steht für das Strukturieren der Leiterbahnen zur Verfügung. Die hierbei geschaffenen Bereiche für Leiterbalmstrukturen weisen oberhalb der Substratschicht des Halbzeugs eine gleiche Höhe auf, erstrecken sich jedoch mit unterschiedlichen Tiefen in die Substratschicht des Halbzeugs hinein, so daß Bereiche für Lei- terbahnstrukturen mit verschiedenen Dicken entstehen.
Eine zweckmäßige Weiterbildung der Erfindung sieht vor, daß Abschnitte der Oberfläche auf der Vorderseite der Metallschicht, welche durch die Isoliersubstratschicht bedeckt werden, vor dem Aufbringen der Isoliersubstratschicht zum Verbessern der Haftung der Isoliersubstratschicht oberflächenbehandelt werden. Hierdurch werden die Eigenschaften des Halb- zeugs, insbesondere eine ausreichende Festigkeit, für die weitere Verarbeitung verbessert.
Eine bevorzugte Ausgestaltung der Erfindung kann vorsehen, daß die Abschnitte der Oberfläche auf der Vorderseite der Metallschicht einer Behandlung zum Aufrauhen der Oberfläche ausgesetzt werden. Auf diese Weise wird die Haftung der Isoliersubstratschicht wirksam verbessert. Ein zum Erzeugen von Leiterplatten bevorzugtes Halbzeug wird gemäß einer Ausführungsform der Erfindung dadurch gebildet, daß als Substrat mit der Metallschicht eine Metallfolie verwendet wird.
Um ein Halbzeug für eine Leiterplatte auf Kupferbasis herstellen zu können, kann bei einer zweckmäßigen Ausgestaltung der Erfindung vorgesehen sein, daß die Metallfolie eine Kupfer-Folie ist.
Eine bevorzugte Weiterbildung der Erfindung kann vorsehen, daß die Isoliersubstratschicht ein formbares Material umfaßt, und das zum Ausbilden der im wesentlichen ebenen äußeren Oberfläche auf der Vorderseite des Substrats die das formbare Material umfassende Isolier- substratschicht mit dem Substrat verpreßt wird, so daß ein Teil des formbaren Materials in einen Raum oberhalb des anderen Teilbereichs mit der zweiten Metallschichtdicke gepreßt wird. Hierdurch ist es möglich, auch bei Halbzeugen, die eine Vielzahl von Teilbereichen mit verschiedenen Metallschichtdicken aufweisen, Oberflächen zu schaffen, die eine Verwendung des Halbzeugs zum Herstellen von Leiterplatten ermöglichen. Das formbare Material dringt hierbei in die Räume oberhalb der Teilbereiche mit der geringeren Metallschicht ein und füllt diese im wesentlichen vollständig aus, so daß das Halbzeug die Anforderungen hinsichtlich der mechanischen und elektrischen Eigenschaften für eine Leiterplatte erfüllt.
Bei einer bevorzugten Fortbildung der Erfindung ist die Schaffung der im wesentlichen ebenen äußeren Oberfläche auf der Vorderseite des Substrats auf einfache Weise und mittels be- kannter Technologien dadurch ermöglicht, daß als Isoliersubstratschicht eine Klebefolie auf Basis eines mit unausgehärtetem Epoxidharz getränkten Glasgewebes verwendet wird.
Zum Verpressen der Isoliersubstratschicht mit dem Substrat wird zweckmäßig ein Preßmittel auf einer von dem Substrat abgewandten Seite der Isoliersubstratschicht angewendet, so daß die zum Ausbilden einer ausreichenden Haftung der Isoliersubstratschicht ausgeübt werden kann.
Eine bevorzugte Ausführungsform der Erfindung kann vorsehen, daß die Metallschicht zum Ausdünnen im Bereich der Oberfläche auf der Vorderseite geätzt wird. Hierdurch ist es möglich, die übliche Ätztechnik in Verbindung mit dem Verfahren zur Herstellung des Halbzeugs zu nutzen. Beim Herstellen einer Leiterplatte unter Verwendung des Halbzeugs wird das Halbzeug zweckmäßig mit wenigstens einer weiteren Substratschicht verpreßt, wobei die im wesentlichen ebene äußere Oberfläche auf der Vorderseite des Substrats der wenigstens einen weiteren Substratschicht beim Verpressen zugewandt ist. Auf diese Weise steht die Rückseite des Substrats, welche planar ist, zum Strukturieren von Leiterbahnen zur Verfügung.
Die Erfindung wird im folgenden anhand eines Ausführungsbeispiels unter Bezugnahme auf eine Zeichnung näher erläutert. Hierbei zeigen:
Figur 1A eine schematische Darstellung eines Substrats mit einer Metallschicht von der Seite; Figur IB das Substrat nach Figur 1 A mit ausgedünnter Metallschicht;
Figur IC eine schematische Darstellung einer Substratschicht von der Seite;
Figur 1D eine schematische Darstellung eines Halbzeugs mit dem Substrat nach Figur
IB und aufgebrachter Substratschicht nach Figur IC von der Seite;
Figur 1E eine schematische Darstellung einer Leiterplatte auf Basis des Halbzeugs nach Figur 1D von der Seite;
Figur 2 eine schematische Darstellung einer Mehrlagenleiterplatte nach dem Verpressen unter Verwendung des Halbzeugs nach Figur 1D; und
Figur 3 die Mehrlagenleiterplatte nach Figur 2 nach dem Strukturieren von Leiterbahnen.
Die Figuren 1A und IB zeigen eine schematische Darstellung eines Substrats 1 mit einer Metallschicht 2 in einem Ausgangszustand und nach einem Ausdünnen der Metallschicht 2 in einer Seitenansicht. Bei dem Substrat 1 handelt es sich beispielsweise um eine Kupfer-Folie. Zum Ausdünnen wird die Metallschicht 2 im Bereich einer Oberfläche 3 auf einer Vorderseite 4 mittels Ätzens bearbeitet, so daß Teilbereiche 5 mit einer ersten Metallschichtdicke und Teilbereiche 6 mit einer zweiten Metallschichtdicke geschaffen werden, wobei die erste Metallschichtdicke geringer als die zweite Metallschichtdicke ist.
Das Substrat 1 mit der ausgedünnten Metallschicht 2 wird anschließend gemäß Figur 1D mit einer Isoliersubstratschicht 7 verbunden, die in Figur IC in einem Ausgangszustand gezeigt ist. Die Isoliersubstratschicht 7 wird auf die Oberfläche 2 auf der Vorderseite 4 der Metall- schicht 2 aufgepreßt. Die Isoliersubstratschicht 7, welche beispielsweise eine Klebefolie auf Basis von mit unausgehärtetem Epoxidharz getränktem Glasgewebe („Prepregs") ist, wird beim Aufpressen verformt, so daß Räume 8 im Bereich der Teilbereiche 5 mit der ersten Schichtdicke ausgefüllt werden. Beim Verpressen werden das Substrat 1 und die Isoliersubstratschicht 7 mit Hilfe von Preßblechen 9, 10 zusammengedrückt, die auf einer Vorderseite 11 und einer Rückseite 12 aufgesetzt werden. Die Preßbleche 9, 10 werden nach dem Verpressen wieder entfernt. Die in Figur 1D zwischen den Preßblechen 9, 10 dargestellte Anordnung aus Isoliersubstratschicht 7 und Metallschicht 2 bildet ein Halbzeug 13 für die Leiterplattenherstellung mit Bereichen 14 für Leiterbahnen mit einer ersten Leiterbahndicke und Bereichen 15 für Leiterbahnen mit einer zweiten Leiterbahndicke, die von der ersten Leiter- bahndicke verschieden ist.
Das Halbzeug 13 wird für die Herstellung einer Leiterplatte 16 gemäß Figur 1E bearbeitet. Hierbei wird zum Ausbilden von Leiterbahnen 17, 18 unterschiedlicher Dicke die Metallschicht 2 strukturiert, beispielsweise mittels Ätzens. Die Höhe, mit der sich die Leiterbahnen 17, 18 über eine äußere, von der Isoliersubstratschicht 7 gebildete Oberfläche 19 der Leiter- platte 16 erheben, ist jedoch für die Leiterbahnen 17, 18 im wesentlichen gleich.
Figur 2 zeigt eine schematische Darstellung einer Leiterplatte 20 unter Verwendung des Halbzeugs 13 von der Seite. Die Leiterplatte 20 ist eine Mehrlagenleiterplatte, welche neben der Metallschicht 2 des Halbzeugs 13 weitere Leiterbahnschichten 21, 22 und 23 und weitere Substratschichten 24, 25 aufweist. Die Anordnung aus der Leiterbahnschicht 23 und der wei- teren Substratschicht 25 ist in gleicher Weise wie das Halbzeug 13 gebildet. Zum Herstellen der Leiterplatte 20 können bekannte Technologien genutzt werden, beispielsweise die Ten- ding-Technologie oder die Metall-Resist-Strip-Technik. Die in Figur 2 gezeigte Verwendung des Halbzeugs 30 für eine Mehrlagenleiterplatte ist beispielhaft. Das Halbzeug 13 kann für Leiterplatten beliebiger Art genutzt werden, die ein oder mehrere Leiterbahnschichten unter- schiedlicher Dicke umfassen.
Die Leiterplatte 20 wird zum Ausbilden von Leiterbahnen in der Metallschicht 2 strukturiert, beispielsweise mittels Ätzens, so daß Leiterbahiistrukturen gebildet werden wie dies in Figur 3 schematisch dargestellt ist. Es entstehen auf diese Weise Leiterbahnen 26, 27 mit unterschiedlicher Dicke. Die Höhe, mit der sich die Leiterbahnen 26, 27 über eine äußere, von der Isoliersubstratschicht 7 gebildete Oberfläche 28 der Leiterplatte 20 erheben, ist jedoch für die Leiterbahnen 26, 27 im wesentlichen gleich.- Auf diese Weise ist eine für die Bestückung der Leiterplatte 20 mit elektronischen Bauelementen geeignete planare Oberfläche 29 geschaffen. Die Leiterbahnen 26, 27 sind in den Figuren 2 und 3 zur Erläuterung der Prinzipien der Erfindung vergrößert dargestellt, weisen bei üblichen Leiterplatten beispielsweise Dicken von etwa 18 μm bis 35 μm bzw. etwa 400 μm auf. Das beschriebene Verfahren ermöglicht das Ausbilden sehr feiner Leiterbahnstrukturen mit einer Leiterzugbreite von beispielsweise 120 μm.
Die in der vorstehenden Beschreibung, den Ansprüchen und der Zeichnung offenbarten Merkmale der Erfindung können sowohl einzeln als auch in beliebiger Kombination für die Verwirklichung der Erfindung in ihren verschiedenen Ausführungsformen von Bedeutung sein.

Claims

Ansprüche
1. Verfahren zum Herstellen eines Halbzeugs (13) für eine Leiterplatte mit Leiterbahnen unterschiedlicher Dicke, wobei das Verfahren die folgenden Schritte umfaßt: - Vorsehen eines Substrats (1) mit einer Metallschicht (2);
- Ausdünnen der Metallschicht (2) im Bereich einer Oberfläche (3) auf einer Vorderseite (4) der Metallschicht (2) zum Ausbilden eines Teilbereichs (5) für Leiterbahnen mit einer ersten Metallschichtdicke und eines anderen Teilbereichs (6) für Leiterbahnen mit einer zweiten Metallschichtdicke, wobei die erste Metallschichtdicke kleiner als die zweite Metallschichtdicke ist; und
- Ausbilden einer im wesentlichen ebenen äußeren Oberfläche auf der Vorderseite (4) des Substrats (1) mit Hilfe des Aufbringens einer Isoliersubstratschicht (7) auf der Metallschicht (2), welche den Teilbereich (5) für Leiterbahnen mit der ersten Metallschichtdicke und den anderen Teilbereich (6) für Leiterbahnen mit der zweiten Metall- schichtdicke j eweils zumindest teilweise bedeckt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß Abschnitte der Oberfläche (3) auf der Vorderseite (4) der Metallschicht (2), welche durch die Isoliersubstratschicht (7) bedeckt werden, vor dem Aufbringen der Isoliersubstratschicht (7) zum Ver- bessern der Haftung der Isoliersubstratschicht (7) oberflächenbehandelt werden.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Abschnitte der Oberfläche (3) auf der Vorderseite (4) der Metallschicht (2) einer Behandlung zum Aufrauhen der Oberfläche (3) ausgesetzt werden.
4. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß als Substrat (1) mit der Metallschicht (2) eine Metallfolie verwendet wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Metallfolie eine Kupfer-Folie ist.
6. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Isoliersubstratschicht (7) ein formbares Material umfaßt, und daß zum Ausbilden der im wesentlichen ebenen äußeren Oberfläche auf der Vorderseite (4) des Substrats (1) die das formbare Material umfassende Isoliersubstratschicht (7) mit dem Substrat (1) verpreßt wird, so daß ein Teil des formbaren Materials in einen Raum (8) oberhalb des Teilbereichs (5) mit der ersten Metallschichtdicke gepreßt wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß als Isoliersubstrat- schicht (7) eine Klebefolie auf Basis eines mit unausgehärtetem Epoxidharz getränkten
Glasgewebes verwendet wird.
8. Verfahren nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß zum Verpressen der Isoliersubstratschicht (7) mit dem Substrat (1) Preßmittel (9, 10) angewendet werden.
9. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Metallschicht (2) zum Ausdünnen im Bereich der Oberfläche (3) auf der Vorderseite (4) geätzt wird.
10. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die erste Metallschichtdicke in einem Bereich von etwa 18 bis 35 μm liegt, und die zweite Metallschichdicke etwa 400 μm beträgt.
11. Verfahren zum Herstellen einer Leiterplatte (16; 20), wobei ein nach einem der Ansprü- ehe 1 bis 10 hergestelltes Halbzeug (13) verwendet wird.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß das Halbzeug (13) mit wenigstens einer weiteren Substratschicht (21, 22 bzw.24, 25) verpreßt wird, wobei die im wesentlichen ebene äußere Oberfläche auf der Vorderseite (4) des Substrats (1) der wenigstens einen weiteren Substratschicht (21, 22 bzw. 24, 25) beim Verpressen zugewandt ist.
13. Verfahren nach Anspruch 11 oder 12, dadurch g e k e n n z e i c h n e t, daß eine Mehr- fachschicht-Leiterplatte (20) gebildet wird.
14. Halbzeug für eine Leiterplatte mit Leiterbahnen unterschiedlicher Dicke, bei dem in einer Metallschicht (2) auf einem Isoliersubstrat (7) ein Teilbereich (5) für Leiterbahnen mit einer ersten Metallschichtdicke und ein anderer Teilbereich (6) für Leiterbahnen mit einer zweiten Metallscl ichtdicke gebildet sind, wobei die erste Metallschichtdicke von der zweiten Metallschichtdicke verschieden ist, dadurch g e k e n n z e i c h n e t, daß auf einer Rückseite (12) eine zum Ausbilden der Leiterbahnen unterschiedlicher Dicke strukturierbare, im wesentliche ebene Oberfläche gebildet ist, die den Teilbereich (5) für Leiterbahnen mit der ersten Metallschichtdicke und den anderen Teilbereich (6) für Leiterbah- nen mit der zweiten Metallschichtdicke umfaßt.
15. Leiterplatte (16; 20) mit mehreren Leiterbahnen (17, 18; 26, 27) unterschiedlicher Dicke, wobei eine Höhe der mehreren Leiterbahnen (17, 18; 26, 27) unterschiedlicher Dicke, in welcher sich die mehreren Leiterbahnen (17, 18; 26, 27) oberhalb einer von einer Isolier- substratschicht (7) gebildeten, äußeren Oberfläche (19; 28) erstrecken, für alle der mehreren Leiterbahnen (17, 18; 26, 27) im wesentlichen gleich ist.
PCT/EP2003/000410 2002-02-11 2003-01-16 Verfahren zum herstellen eines halbzeuges für eine leiterplatte, halbzeug und leiterplatte WO2003069966A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
AU2003205619A AU2003205619A1 (en) 2002-02-11 2003-01-16 Method for the production of a semi-finished product for a printed board, semi-finished product, and printed board

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE2002105592 DE10205592B4 (de) 2002-02-11 2002-02-11 Verfahren zum Herstellen eines Halbzeugs für Leiterplatten
DE10205592.0 2002-02-11

Publications (1)

Publication Number Publication Date
WO2003069966A1 true WO2003069966A1 (de) 2003-08-21

Family

ID=27634871

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2003/000410 WO2003069966A1 (de) 2002-02-11 2003-01-16 Verfahren zum herstellen eines halbzeuges für eine leiterplatte, halbzeug und leiterplatte

Country Status (3)

Country Link
AU (1) AU2003205619A1 (de)
DE (1) DE10205592B4 (de)
WO (1) WO2003069966A1 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7714232B2 (en) 2004-02-24 2010-05-11 Sanyo Electric Co., Ltd. Circuit device and method of manufacturing the same
CN104320909A (zh) * 2014-10-27 2015-01-28 皆利士多层线路版(中山)有限公司 高阶梯铜电路板及其制作方法
CN104717848A (zh) * 2013-12-12 2015-06-17 深南电路有限公司 一种局部厚铜电路板的制作方法和局部厚铜电路板
CN110267448A (zh) * 2019-06-04 2019-09-20 深圳市迅捷兴科技股份有限公司 复合铜厚基板制作方法
CN110662369A (zh) * 2018-06-28 2020-01-07 庆鼎精密电子（淮安）有限公司 电路板及其制作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018212272A1 (de) * 2018-07-24 2020-01-30 Robert Bosch Gmbh Keramischer Schaltungsträger und Elektronikeinheit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4372804A (en) * 1976-08-04 1983-02-08 Fujitsu Limited Method for making multilayer printed wiring board
WO2001050824A1 (es) * 1999-12-31 2001-07-12 Lear Automotive (Eeds) Spain, S.L. Procedimiento de fabricacion de placas de circuito impreso
JP2001217511A (ja) * 2000-02-02 2001-08-10 Matsushita Electric Ind Co Ltd 熱伝導基板とその製造方法
US20020011348A1 (en) * 2000-07-27 2002-01-31 Sony Chemicals Corp. Flexible wiring boards and processes for producing flexible wiring board

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL190034A (de) * 1953-08-17
JP2664408B2 (ja) * 1988-04-18 1997-10-15 三洋電機株式会社 混成集積回路の製造方法
JP2715576B2 (ja) * 1989-07-26 1998-02-18 松下電工株式会社 プリント配線板の製法
DE19910482A1 (de) * 1999-03-10 2000-05-04 Stp Elektronische Systeme Gmbh Verfahren zur Herstellung von Leiterplatten-Schaltungsebenen

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4372804A (en) * 1976-08-04 1983-02-08 Fujitsu Limited Method for making multilayer printed wiring board
WO2001050824A1 (es) * 1999-12-31 2001-07-12 Lear Automotive (Eeds) Spain, S.L. Procedimiento de fabricacion de placas de circuito impreso
EP1257157A1 (de) * 1999-12-31 2002-11-13 Lear Automotive (EEDS) Spain, S.L. Leiterplattenherstellungsmethode
JP2001217511A (ja) * 2000-02-02 2001-08-10 Matsushita Electric Ind Co Ltd 熱伝導基板とその製造方法
US20020011348A1 (en) * 2000-07-27 2002-01-31 Sony Chemicals Corp. Flexible wiring boards and processes for producing flexible wiring board

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 2000, no. 25 12 April 2001 (2001-04-12) *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7714232B2 (en) 2004-02-24 2010-05-11 Sanyo Electric Co., Ltd. Circuit device and method of manufacturing the same
CN104717848A (zh) * 2013-12-12 2015-06-17 深南电路有限公司 一种局部厚铜电路板的制作方法和局部厚铜电路板
CN104717850A (zh) * 2013-12-12 2015-06-17 深南电路有限公司 一种局部厚铜电路板的制作方法和局部厚铜电路板
CN104717849A (zh) * 2013-12-12 2015-06-17 深南电路有限公司 一种局部厚铜电路板的制作方法和局部厚铜电路板
CN104717848B (zh) * 2013-12-12 2017-12-12 深南电路有限公司 一种局部厚铜电路板的制作方法和局部厚铜电路板
CN104320909A (zh) * 2014-10-27 2015-01-28 皆利士多层线路版(中山)有限公司 高阶梯铜电路板及其制作方法
CN110662369A (zh) * 2018-06-28 2020-01-07 庆鼎精密电子（淮安）有限公司 电路板及其制作方法
CN110662369B (zh) * 2018-06-28 2021-02-09 庆鼎精密电子（淮安）有限公司 电路板及其制作方法
CN110267448A (zh) * 2019-06-04 2019-09-20 深圳市迅捷兴科技股份有限公司 复合铜厚基板制作方法
CN110267448B (zh) * 2019-06-04 2024-05-14 深圳市迅捷兴科技股份有限公司 复合铜厚基板制作方法

Also Published As

Publication number Publication date
DE10205592B4 (de) 2008-01-03
AU2003205619A1 (en) 2003-09-04
DE10205592A1 (de) 2003-08-28

Similar Documents

Publication Publication Date Title
AT515101B1 (de) Verfahren zum Einbetten einer Komponente in eine Leiterplatte
DE69728234T2 (de) Verfahren zur herstellung von erhöhten metallischen kontakten auf elektrischen schaltungen
DE3322382C2 (de)
AT13055U1 (de) Verfahren zur integration eines elektronischen bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt sowie leiterplatte oder leiterplatten-zwischenprodukt
EP0620702B1 (de) Kern für elektrische Verbindungssubstrate und elektrische Verbindungssubstrate mit Kern, sowie Verfahren zu deren Herstellung
EP3231261A1 (de) Leiterplatte mit einem asymmetrischen schichtenaufbau
DE102007058497A1 (de) Laminierte mehrschichtige Leiterplatte
DE10145750A1 (de) Verfahren zur Herstellung einer Metallschicht auf einem Trägerkörper und Trägerkörper mit einer Metallschicht
DE2453788A1 (de) Verfahren zur herstellung von schaltplatten mit gedruckten schaltungen
CH667359A5 (de) Verfahren zur herstellung einer starre und flexible partien aufweisenden leiterplatte fuer gedruckte elektrische schaltungen.
EP1550358A2 (de) Leiterplatte mit mindestens einem starren und mindestens einem flexiblen bereich sowie verfahren zur herstellung von starr-flexiblen leiterplatten
EP3599636A1 (de) Keramischer schaltungsträger und elektronikeinheit
WO2003069966A1 (de) Verfahren zum herstellen eines halbzeuges für eine leiterplatte, halbzeug und leiterplatte
DE3445690C2 (de) Verfahren zur Herstellung einer Trägerplatte für eine gedruckte Schaltung
DE19627543B9 (de) Multi-Layer-Substrat sowie Verfahren zu seiner Herstellung
EP2421339A1 (de) Verfahren zum Einbetten von elektrischen Komponenten
DE102016224943A1 (de) Trägersubstrat, Elektronikmodul und Verfahren zum Ausbilden eines Trägersubstrates
DE2716545A1 (de) Gedruckte schaltungsplatte mit mindestens zwei verdrahtungslagen
EP0016952B1 (de) Verfahren zum Herstellen von mit Abdeckungen versehenen Leiterplatten
DE202007003815U1 (de) Leiterplatten-Mehrschichtaufbau
DE3423181A1 (de) Verfahren zur herstellung von vorlaminaten fuer mehrlagenleiterplatten
DE4232666C1 (de) Verfahren zum Herstellen von Leiterplatten
DE3914727A1 (de) Mehrlagen-leiterplatten fuer feinleiter und verfahren zu ihrer herstellung
DE10258090B4 (de) Verfahren zur Herstellung von starr-flexiblen Leiterplatten und Leiterplatten mit mindestens einem starren Bereich und mindestens einem flexiblen Bereich
DE60202071T2 (de) Verfahren zur herstellung von leiterplatten aus einem extrudierten polymer

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ OM PH PL PT RO RU SD SE SG SK SL TJ TM TN TR TT TZ UA UG US UZ VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP