Beschreibung
Frequenzkompensierte, mehrstufige Verstärkeranordnung und Verfahren zum Betrieb einer frequenzkompensierten Verstär- keranordnung
Die Erfindung betrifft eine frequenzkompensierte, mehrstufige Verstärkeranordnung und ein Verfahren zum Betrieb einer frequenzkompensierten Verstärkeranordnung.
Es ist bekannt, zur offsetfreien und driftarmen Verstärkung niederfrequenter Signale Chopper-Verstärker zu benutzen. Dabei wird das vom Verstärker zu verstärkende Nutzsignal sowohl eingangsseitig als auch ausgangsseitig mit einer Chopper- Frequenz beaufschlagt. Am Verstärker liegt demnach eingangsseitig ein zerhacktes Nutzsignal an, welches verstärkt und ausgangsseitig am Verstärker phasenrichtig demoduliert wird. Das Chopper-Signal ist dabei üblicherweise ein Rechtecksignal .
Ein derartiger Chopper-Verstärker ist beispielsweise in Enz et al.: "A CMOS Chopper Amplifier", IEEE Journal of Solid- State Circuits Vol. SC-22, No 3, June 1987 S. 335 - 341 beschrieben. Dabei treten jedoch Umschaltspitzen (spikes) auf. Mittels Filtermaßnahmen wird versucht, deren Auswirkungen auf den verbleibenden Offset zu beseitigen.
In der Druckschrift JP 59-224906 A ist ein Chopper-Verstärker angegeben, bei dem zur Reduzierung von Streukapazitäten in einer negativen Rückkopplungsschleife umschaltbare Kapazitäten vorgesehen sind.
Weiterhin sind Switched-Capacitor-Schaltungen bekannt, bei denen ebenfalls durch periodisches Schalten und Umladen von Kapazitäten am Verstärkerausgang eine Rechteckspannung mit großer Amplitude, der das Nutzsignal überlagert ist, entsteht .
Ein Nachteil dieser Schaltungen ist, daß aufgrund von parasitären Kapazitäten im Verstärker und Lastkapazitäten am Ausgang das Ausgangssignal des Verstärkers seinem Eingangssignal nacheilt. Um diese, bei hohen Frequenzen auftretenden Phasenverschiebungen zu kompensieren, welche insbesondere dann nachteilig sind, wenn mehrere Verstärkerstufen seriell angeordnet sind und dadurch eine Verstärkeranordnung instabil werden kann, ist es bekannt, Frequenzkompensations- Kapazitäten, sogenannte Miller-Kapazitäten, zu benutzen, welche die Verstärkung bei hohen Frequenzen dämpfen. Die Stabilität des Verstärkers wird hierbei durch Verringerung des Verstärkungs-Bandbreiten-Produkts (GBW, gain bandwidth pro- duct) erreicht.
Bei einem gechoppten Verstärkerbetrieb müssen die Frequenz- kompensations-Kapazitäten mit jedem Zustandswechsel des Chop- per-Signals umgeladen werden. Dies hat den Nachteil, daß bei empfindlichen Meßverstärkern und bei gegebener Analogband- breite und Genauigkeit nur geringe Chopper-Frequenzen realisierbar sind. Eine niedrige Chopperfrequenz führt durch Fun- kelrauscheffekte zu schlechten Rauscheigenschaften und zu höheren Signalverzögerungszeiten im Sampling-Verstärker .
Auch ein Entwurf möglichst breitbandiger und schneller Verstärker, welche hohe Chopper-Frequenzen ermöglichen, ist aufgrund der höheren Leistungsaufnahme sowie der größeren erforderlichen Chipfläche nachteilig. Zudem ergibt sich, bedingt durch das größere Verstärkungs-Bandbreiten-Produkt, ein grö- ßeres thermisches Rauschen.
In dem Dokument US 5,621,319 ist ein Verfahren zur Kompensation der bei Hall-Sensoren üblicherweise auftretenden, richtungsabhängigen Offsetspannung angegeben. Dabei wird der Er- regerstrom des Hall-Sensors periodisch zwischen zwei Klemmenpaaren zur Erregerstrom-Zuführung, welche orthogonal zueinander angeordnet sind, umgeschaltet, während jeweils am anderen
Klemmenpaar die Hall-Spannung abgreifbar ist. Hierdurch ergibt sich eine ähnliche Problemstellung wie beim beschriebenen Chopper-Verstärker, da ein zerhacktes Ausgangs-Signal des Hall-Sensors zu verstärken ist. Auch beim Chopped-Hall- Prinzip wird am Verstärkerausgang das verstärkte, modulierte Signal phasenrichtig demoduliert, beispielsweise durch Integration, wobei die Offsetspannung im zeitlichen Mittelwert weitgehend eliminiert wird.
In dem Dokument "Spinning-current method for offset reduction in Silicon Hall plates" von Peter Jan Adriaan Munter, Delft University Press 1992, Seite 12, ist ebenfalls ein gechoppt betriebenes Hall-Element angegeben, bei dem der Hall-Sensor eine Vielzahl von Anschlüssen aufweist, welche zyklisch ver- tauscht werden, wobei die Hall-Spannung jeweils an einem
Klemmenpaar abgreifbar ist, welches orthogonal zum Klemmenpaar des Erregerstroms angeordnet ist.
Allen beschriebenen Chopper-Verstärkern ist der Nachteil ge- meinsam, daß entweder hohe Verstärkungsfaktoren bei niedriger Chopperfrequenz und somit auch niedriger Analogbandbreite realisierbar sind, oder höhere Bandbreiten nur mit geringeren Verstärkungen und hoher Verlustleistung, großem Chipflächenbedarf und schlechten Rauscheigenschaften realisierbar sind.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine frequenzkompensierte, mehrstufige Verstärkeranordnung anzugeben, die bei geringem Chipflächenbedarf, geringer Leistungsaufnahme, geringem Rauschen und hoher Genauigkeit und Stabi- lität eine Realisierung von großen Verstärkungsbandbreiten ermöglicht. Außerdem ist es Aufgabe der vorliegenden Erfindung, ein Verfahren zum Betrieb einer frequenzkompensierten Verstärkeranordnung anzugeben.
Erfindungsgemäß wird die Aufgabe bezüglich der Anordnung durch eine frequenzkompensierte, mehrstufige Verstärkeranordnung gelöst, aufweisend
- eine Eingangs-Verstärkerstufe mit einem Eingang und einem Ausgang
- eine Ausgangs-Verstärkerstufe mit einem Eingang, der an den Ausgang der Eingangs-Verstärkerstufe angeschlossen ist, und mit einem Ausgang,
- einen Modulator, der an den Eingang der Eingangs- Verstärkerstufe angeschlossen ist und der der Eingangs- Verstärkerstufe ein in eine erste und eine zweite Taktphase zerhacktes Nutzsignal zuführt, - eine erste Miller-Kompensationskapazität, welche während der ersten Taktphase zwischen Eingang und Ausgang der Ausgangs-Verstärkerstufe elektrisch wirksam schaltbar ist, und
- eine zweite Miller-Kompensationskapazität, welche während der zweiten Taktphase zwischen Eingang und Ausgang der Aus- gangs-Verstärkerstufe elektrisch wirksam schaltbar ist.
Gemäß der Erfindung ist die bei einem Verstärker in der Ausgangsstufe eingesetzte Miller-Kompensationskapazität doppelt vorzusehen, so daß bei Zuführung eines zerhackten Eingangs- signals während einer ersten Taktphase die erste Kapazität, und während einer zweiten Taktphase die zweite Kapazität wirksam ist. Hierdurch wird vermieden, daß die Kompensationskapazität periodisch umgeladen werden muß. Denn bereits nach wenigen Taktzyklen sind sowohl die erste Kapazität als auch die zweite Kapazität aufgeladen und folgen in weiteren Taktzyklen nur noch den kleinen, durch das Nutzsignal bedingten Spannungsdifferenzen, welche im Vergleich zu den durch die Chopper-Taktfrequenz bedingten Spannungsdifferenzen bezüglich der Amplitude geringer und langsamer sind.
Der Verstärker ermöglicht folglich eine zeitkontinuierliche Signalverarbeitung, im Gegensatz zu Schaltkondensatorfiltern, die nach dem Sample-and-Hold-Prinzip arbeiten.
Bei einem Zerhacker-Verstärker unterscheiden sich erste und zweite Taktphase dadurch, daß dem Nutzsignal eine Rechteckfunktion großer Amplitude überlagert wird, so daß das Nutzsi-
gnal während der ersten Taktphase nichtinvertiert und während der zweiten Taktphase invertiert vorliegt.
Das Nutzsignal kann aber auch dahingehend zerhackt sein, daß dem Verstärker während einer Taktphase das Nutzsignal unverändert und während einer anderen Taktphase ein Offset- Abgleichsignal zuführbar ist.
Das vorliegende Prinzip vermeidet ein periodisches Umladen von Miller- oder Kompensationskapazitäten im frequenzkompensierten Verstärker.
Der prinzipielle Vorteil der beschriebenen Anordnung ist folglich dadurch begründet, daß bei der Dimensionierung des Verstärkers nicht mehr die Anforderungen im Frequenzbereich der Chopper-Taktfrequenz berücksichtigt werden müssen, sondern daß beim Entwurf des Verstärkers vielmehr die eigentliche Nutzsignalbandbreite berücksichtigt wird, welche üblicherweise deutlich geringer als die Chopper-Frequenz ist. Hierdurch ist der Verstärker mit geringerer Chipfläche und geringerer Verlustleistung bei höherer Genauigkeit und geringem Rauschen realisierbar, während bei bekannter Anordnung der Kompensationskapazität die Einschwingzeit des Ausgangssignals, nach der das Ausgangssignal beispielsweise um ledig- lieh 0,1 % von einem stationären Endwert abweicht,
lnlO3
GBW
beträgt; mit A = Verstärkung des rückgekoppelten Verstärkers und GBW = Verstärkungs-Bandbreite-Produkt (Gain Bandwidth
Product) des Verstärkers. Mit dem gezeigten Prinzip geschalteter Kompensationskapazitäten verringert sich diese Einschwingzeit zirka um den Faktor 10. Da auf der jeweils gültigen Kompensationskapazität die AusgangsSpannung der vorheri- gen, entsprechenden Taktphase noch gespeichert ist, muß der Verstärker am Eingang nurmehr auf deutlich geringere Änderungen der Spannung reagieren. Somit sieht der Verstärker als
Änderung des Spannungswertes nur eine geringe, durch das vergleichsweise niederfrequente Nutzsignal bedingte Spannungsänderung. Der erzielte Vorteil ist besonders bei hoher Verstärkung sowie bei hohen Genauigkeitsanforderungen des Verstär- kers deutlich.
Die frequenzkompensierte Verstärkeranordnung kann mehr als zwei Taktphasen aufweisen. Hierdurch ist diese nicht nur für gechoppt betriebene Hall-Elemente geeignet, sondern auch für Hall-Elemente, die nach dem Spinning-Current-Prinzip arbeiten.
Der Modulator kann ein Eingangsumschalter sein.
Bei mehrstufigen Verstärkern ist die Frequenzkompensation deshalb besonders wichtig, da bei hohen Frequenzen ein instabiles Verhalten der Verstärkeranordnung vermieden werden muß. Denn bei zwei seriell geschalteten Verstärkern kann die Phasenverschiebung zwischen Eingang und Ausgang bis zu 180° be- tragen, so daß die üblicherweise negative Rückkopplung in eine positive Rückkopplung des Verstärkers umschlägt, was zur Instabilität führt. Um dies zu vermeiden, werden Miller- Kapazitäten beziehungsweise Kompensationskapazitäten eingesetzt. Frequenzkompensiert wird dabei an der ausgangsseitigen Verstärkerstufe beispielsweise eines Operationsverstärkers mit mehreren Verstärkerstufen.
In einer vorteilhaften Ausführungsform der vorliegenden Erfindung ist ein Demodulator ausgangsseitig an den frequenz- kompensierten Verstärker angeschlossen. Der Demodulator kann ein Ausgangsumschalter oder Ausgangssampleschalter sein. Zum Demodulieren des verstärkten Nutzsignals kann dem Demodulator ein Takt zuführbar sein, der demjenigen Takt entspricht, welcher dem Modulator zuführbar ist, oder von diesem abgeleitet ist.
In einer weiteren, vorteilhaften Ausführungsform der vorliegenden Erfindung sind die Kapazitätswerte von erster und zweiter Kompensationskapazität gleich. Hierdurch ist ein besonders einfacher und symmetrischer Schaltungsaufbau möglich.
Bei Anwendung des Prinzips auf Switched-Capacitor-Verstärkern kann jedoch aufgrund der unterschiedlichen Verstärkungen der Anordnung in den beiden Taktphasen eine unsymmetrische Auslegung der Kompensationskapaziäten vorteilhaft sein.
In einer weiteren, vorteilhaften Ausführungsform der vorliegenden Erfindung ist zum Schalten der Kompensationskapazitäten ein Umschalter mit dem Eingang der Ausgangs- Verstärkerstufe und mit den ausgangsseitig am Verstärker an- geschlossenen Kapazitäten verbunden. Dieser Umschalter schaltet abwechselnd, je nach Taktphase, die erste oder zweite Kompensationskapazität durch. Die Anordnung des Schalters vor den Kompensationskapazitäten hat den Vorteil, daß Schalttransistoren aufgrund der am Verstärkereingang vorliegenden, de- finierten Potentialpegel leichter realisierbar sind.
Das Nutzsignal kann als in Differenzpfadtechnik geführtes Signal vorliegen, beispielsweise zur Unterdrückung von Gleichtakt-Störungen.
Beim Entwurf von das vorliegende Prinzip realisierenden Schaltungen ist zu beachten, daß in jedem Betriebszustand ein gleichzeitiges Wirksamschalten der ersten und zweiten Kompensationskapazität zu vermeiden ist. Beispielsweise können die Kompensationskapazitäten zeitverzögert ein- und vor einem
Taktphasenwechsel bereits ausgeschaltet werden, so daß sich in keinem Fall eine Überlappung der Schaltzustände ergibt. In diesem Fall können in einer vorteilhaften Ausführungsform der Erfindung Haltekondensatoren vorgesehen sein, welche ein- gangsseitig am Verstärker gegen Masse geschaltet sind.
In vorteilhafter Weise ist die Erfindung bei gechoppt betriebenen Hall-Sensoren anwendbar, bei denen sich die erste und zweite Taktphase des modulierten Signals durch die Offsetspannung des Hall-Elements unterscheiden.
Weiterhin ist die Erfindung bei Switched-Capacitor- Verstärkerschaltungen anwendbar, bei denen das Nutzsignal während der ersten Taktphase dem Verstärker zugeführt und während der zweiten Taktphase die Zuführung des Nutzsignals unterbrochen und ein Offsetabgleichsignal zugeführt wird.
Es liegt im Rahmen der Erfindung, bei einer einstufig realisierten Verstärkeranordnung eines Switched-Capacitor-Filters zumindest eine Kompensationskapazität an den Ausgang des fre- quenzkompensierten Verstärkers, der ein Transimpedanzverstärker sein kann, gegen Masse anzuschließen, anstelle der Anordnung der Kompensationskapazitäten zwischen Eingang und Ausgang des Verstärkers.
Es liegt weiterhin im Rahmen der Erfindung, schaltbare Kompensationskapazitäten bei mehrstufigen Verstärkern, beispielsweise drei- oder vierstufigen Verstärkern vorzusehen. Die Kompensationskapazitäten können dabei zwischen Eingang und Ausgang einer einzelnen Verstärkerstufe und/oder zwischen Eingang und Ausgang mehrerer Verstärkerstufen des mehrstufigen Verstärkers angeordnet sein. Ebenso können Kombinationen von schaltbaren und fest vorgesehenen Kompensationskapazitäten sinnvoll sein.
Bezüglich des Verfahrens wird die Aufgabe von einem Verfahren zum Betrieb einer frequenzkompensierten Verstärkeranordnung gelöst, mit einem Verstärker mit einem Eingang und einem Ausgang und einem Modulator, der an den Eingang des Verstärkers angeschlossen ist, gekennzeichnet durch folgende Verfahrensschritte:
- Modulieren eines Nutzsignals im Modulator unter Bildung zweier, periodisch aufeinanderfolgender Modulatortaktphasen,
- Wirksamschalten einer ersten Kompensationskapazität zwischen Verstärkerein- und ausgang während einer ersten Kompensationstaktphase,
- Wirksamschalten einer zweiten Kompensationskapazität zwi- sehen Verstärkerein- und ausgang während einer zweiten Kompensationstaktphase,
- wobei zwischen erster und zweiter Kompensationstaktphase jeweils eine Nichtüberlappungszeit eingehalten wird, während der weder erste noch zweite Kompensationskapazität einge- schaltet ist.
Das beschriebene Taktschema zum Betrieb einer Verstärkeranordnung weist den Vorteil auf, daß zu keinem Zeitpunkt die erste und zweite Kompensationskapazität gleichzeitig wirksam zwischen Verstärkerein- und ausgang geschaltet sind.
In einer vorteilhaften Ausführungsform des Verfahrens fällt der Beginn der Modulatortaktphasen jeweils in die Nichtüberlappungszeit zwischen erster und zweiter Kompensationstakt- phase.
In einer weiteren, vorteilhaften Ausführungsform des Verfahrens erfolgt die dem Verstärker nachgeschaltete Demodulation derart, daß während der Demodulatortaktphasen kein Zustands- Wechsel in einer dem Demodulator vorgeschalteten Funktionseinheit erfolgt. Hierdurch werden Umschaltspitzen im Ausgangssignal, welches am Demodulator ableitbar ist, weitgehend vermieden.
Weitere Einzelheiten der Erfindung sind in den Unteransprüchen angegeben.
Die Erfindung wird nachfolgend an mehreren Ausführungsbei- spielen anhand der Zeichnungen näher erläutert. Es zeigen:
Figur 1 ein erstes Ausführungsbeispiel , angewandt auf einen Chopper-Verstärker,
Figur 2 die Schaltung gemäß Figur 1 mit Differenzpfadtechnik,
Figur 3 den zeitlichen Verlauf der Ansteuerung der Schalter aus Figur 2,
Figur 4 eine Schaltung gemäß Figur 2, angewandt auf einen Hall-Sensor,
Figur 5 den zeitlichen Verlauf der Schaltsignale in Figur 4,
Figur 6 das Schaltprinzip angewandt auf einen Switched- Capacitor-Verstärker, und
Figur 7 ein Ausführungsbeispiel des Verstärkers mit den schaltbaren Kompensationskapazitäten in CMOS- Technik.
Figur 1 zeigt einen Operationsverstärker OP1 mit einem ausgangsseitig angeordneten frequenzkompensierten Verstärker VI und einem weiteren, dem frequenzkompensierten Verstärker vorgeschalteten Verstärker V2. Zwischen Eingang und Ausgang des frequenzkompensierten Verstärkers VI, der die ausgangsseiti- ge, letzte Verstärkerstufe des Operationsverstärkers 0P1 realisiert, ist eine Kompensationsschaltung CP1 angeordnet, welche eine erste Kompensationskapazität Cl und eine parallel dazu angeordnete zweite Kompensationskapazität C2 umfaßt, welche mit einem ersten Schalter Sl zu- oder abschaltbar ausgeführt sind. Am Eingang des weiteren Verstärkers V2 ist ein Modulator MODI angeschlossen, der ein Nutzsignal periodisch dahingehend zerhackt, daß es während einer ersten Taktphase nichtinvertiert und während einer zweiten Taktphase inver- tiert zuführbar ist. Am Ausgang des frequenzkompensierten Verstärkers VI ist ein Demodulator DEMI angeschlossen, welcher mit dem gleichen Chopper-Takt des Modulators MODI oder
einem davon abgeleiteten Takt angesteuert wird, und der phasenrichtig das modulierte und verstärkte Nutzsignal, welches ausgangsseitig am frequenzkompensierten Verstärker VI anliegt, während der ersten Taktphase unverändert und während der zweiten Taktphase invertiert an seinem Ausgang bereitstellt. Der Schalter Sl wird mit einem Takt angesteuert, welcher aus dem Chopper-Takt zur Ansteuerung des Modulators und Demodulators abgeleitet ist. Modulatorschalter, Demodulator- schalter und Kompensationskapazitäten-Schalter Sl sind vor- zugsweise als Analogschalter in CMOS-Technik realisiert.
Der Chopper-Verstärker gemäß Figur 1 ist mit moderatem Chipflächenbedarf und geringer Leistungsaufnahme bei hoher Chopperfrequenz und hoher Genauigkeit selbst für große Ver- Stärkungsfaktoren realisierbar.
Figur 2 zeigt den Operationsverstärker OP2 sowie den Modulator MOD2 und den Demodulator DEM2 in einer Ausführungsform für ein in Differenzpfadtechnik, also auf zwei Leitungen, ge- führtes Nutzsignal. Das Invertieren des Nutzsignals geschieht dabei im Modulator MOD2 in besonders einfacher Weise durch Umpolen des von Quelle Ql erzeugten Wechselanteils des Nutzsignals mittels der Modulatorschalter SM1, SM2. Das Nutzsignal weist eine Gleichtaktspannung auf, die mit Quelle Q2 an- gedeutet ist. Für den frequenzkompensierten Verstärker VI ist für jede der beiden differentiellen Signalleitungen je ein Kompensationsnetz CP2 vorgesehen, welches jeweils eine erste Kompensationskapazität Cl, Cl' sowie eine zweite Kompensationskapazität C2, C2' umfaßt. Mittels eingangsseitig am als invertierende Verstärkerstufe ausgeführten , frequenzkompensierten Verstärker VI angeschlossener Kompensationsschalter S2, S2', S3, S3T sind die Kompensationskapazitäten Cl, Cl', C2, C2 ' zu- oder abschaltbar. Auch der Demodulator DEM weist Demodulatorschalter SDl, SD2, SD3, SD4 zum Verpolen des ver- stärkten und frequenzkompensierten Nutzsignals auf. Zusätzlich ist ein Integrator IR den Demodulator-Sc altern SDl, SD2, SD3, SD4 nachgeschaltet, der die von der Offsetquelle Q2
erzeugte Offsetspannung durch Integration aus dem von Quelle Ql erzeugten Nutzsignal eliminiert. Zum Zurücksetzen weist der Integrator IR einen Rücksetz-Eingang RS auf. Ausgangsseitig an Demodulator DEM2 ist eine Abtast-Halte-Schaltung mit einem Schalter SSH und einer Kapazität CSH angeschlossen.
Die Funktion der Schaltung gemäß Figur 2 erschließt sich unter Zuhilfenahme der Zeitverläufe der die Schalter steuernden Signale gemäß Figur 3. Der dem Modulator zuzuführende Takt zur Ansteuerung der Modulatorschalter SMl, SM2 weist in der ersten Taktphase einen High- und in der zweiten Taktphase einen Low-Zustand auf. Während der ersten Taktphase kann die erste Kompensationskapazität Cl, Cl" mittels der Kompensationsschalter S2, S2 ' zugeschaltet werden. Gegenüber dem Modu- lator-Takt ist die Einschaltzeit der Schalter S2, S2T verzögert, so daß die Schalter S2, S2T später ein- und früher ausschalten. Gegenüber der ersten Taktphase des Modulators MOD ist die erste Taktphase des De odulators DEM noch einmal verkürzt, wie anhand des Taktes für die De odulator-Schalter SDl, SD4 ersichtlich, um zu verhindern, daß durch Umschalten bedingte Spannungsspitzen auf das Ausgangssignal übersprechen. Beim Einschalten der zweiten Kompensationskapazitäten C2, C2 ' mittels der seriell dazu angeordneten Schalter S3, S3' in der zweiten Taktphase ist wiederum ein verkürztes Ein- schalt-Intervall für die zweiten Kompensationskapazitäten deutlich zu erkennen. Dies hat den Vorteil, daß zu keinem Zeitpunkt die ersten Kompensationskapazitäten Cl, Cl' und die zweiten Kompensationskapazitäten C2, C2 ' gleichzeitig eingeschaltet sind. Somit kann keine unerwünschte Umladung der Kompensationskapazitäten Cl, Cl', C2, C2 ' erfolgen. Die
NichtÜberlappung der Taktsignale für die Schalter der ersten und zweiten Kompensationskapazitäten führt dazu, daß der Verstärker VI beim Umschalten der Taktphase beziehungsweise zwischen den Taktphasen kurzzeitig ohne Frequenzkompensation be- trieben wird. Diese Zeitintervalle müssen hinreichend kurz gewählt werden, damit der in den Umschaltzeiten unkompensier- te Verstärker stabil bleibt. Deshalb sollten die Umschaltzei-
ten kleiner 10 ns betragen. Die Umschaltung im Modulator MOD mittels Modulatorschalters SM1, SM2 erfolgt vorzugsweise im Zeitintervall, in dem der Verstärker nicht frequenzkompensiert betrieben wird. Während der zweiten Taktphase für den Modulator MOD gemäß der Schaltzeiten für die Schalter SM1,
SM2 wird im Demodulator DEM mittels der Schalter SD2, SD3 das invertierte, verstärkte Nutzsignal auf den Integrator gegeben. Die Einschaltzeiten für die Schalter SD2, SD3 sind vorzugsweise für eine hohe Symmetrie der Schaltung gleich den Einschaltzeiten für die Schalter SDl, SD4. In der verbleibenden, zweiten Taktphase des Modulators wird einmal pro Taktperiode das im Integrator IR integrierte Nutzsignal mit dem Schalter SSH abgetastet und auf der Speicherkapazität CSH gespeichert und anschließend durch Anlegen eines Signals RS an den Rücksetz-Eingang des Integrators IR derselbe zurückgesetzt. Das Erfordernis der Abtastung und Rücksetzung des De- modulators DEM beziehungsweise Integrators IR erklärt den unsymmetrischen Duty-Cycle im Modulator MOD.
Figur 4 zeigt eine Weiterbildung der Schaltung gemäß Figur 3, angepaßt an den Verstärker eines Hall-Sensors HS. Der Hall- Sensor HS, welcher gechoppt betrieben wird, ist dabei Teil des Modulators MOD3. An den vier Ecken des Hall-Sensors HS sind jeweils Klemmen angeordnet, wobei in diagonal gegenüber- liegende Klemmen ein Erregerstrom eingespeist und an den anderen beiden Klemmen eine Hallspannung abgegriffen wird und umgekehrt. Die Umschaltung der Klemmenpaare, das heißt das Choppen des Hall-Elementes HS, erfolgt mittels Umschalter Sl, SO, welche den Erregerstrom, dargestellt mit Quellen Q3, Q4 gegen Masse, je nach Taktphase dem einen diagonalen Klemmenpaar oder dem anderen diagonalen Klemmenpaar zuführen. Die Umschalter Sl, SO für den Erregerstrom werden dabei jeweils gleichzeitig geschaltet. Die Abtastung der Hall-Spannung erfolgt mittels der Abtast-Schalter SM3, SM5 und SM4, SM6. Ge- genüber dem Taktschema gemäß Figur 3 fällt bei dem Taktschema gemäß Figur 5, welches die Schaltung gemäß Figur 4 erläutert, auf, daß im Unterschied zu einer idealen Signalspannungsquel-
CO co ro v-1 cn o Cπ o Cπ o Cπ
H3 H l <P (-3 CΛ φ cn tr Q ιQ O rt cn rt cn rt P- t? P O •ü hd P- H1 Hi IQ H- tsi
P> SD ) ) K H Ω P) φ P 0 h-1 H- Ω pj: SD H φ φ H- H- >x) SD o d ) o Φ 1-1 3 φ φ
P) et Ϊ Φ I CO cn tr ι-J 3 (D ^ o P' rt rt SD P P P Ω O N rt H i-i P H- H- rt r-1 O r H- rt rt Φ pj: h-1 SD P SD Φ H- P • Cfl PJ H- Φ Ω Hi P Φ t rt U3 3 H- H TJ Ω Ό Φ P SD tP rt o Cfl P 0 Cfl « Ω rt vP rt P t fl ;v 1-1 SD o Φ
P* cn n- ^ PJ P- C 0 Φ o h-1 cn rt P H- ≥! o tr Φ S : rt iQ α O: rt h-1 •ö 3
P> H- P> P) <! pi S S h ^ H H — O Φ O Cfl Φ P) l
►§ z pi tr rt H- Φ H- f P Φ P cn Φ Cfl o fl cn O Φ Φ H- 1 tr H ro cn P Ω Ό H- d SD Φ P) Cfl Φ H- P P 1 P to
Φ H et φ ι-i Φ P H- ^Q pj: CO P SD -• Ω rt PJ Φ P Hi P Ω P Φ "" M P
. tr Ό iQ -* ι-i 0 φ P d d Ω H- CΛ 0- Φ P iQ rt tr tu & P Φ ^
P> P* < pj: Φ P SD H Hi tr φ rt s o SD P s Cfl <1 & Φ O SD P> • 3 Φ (_..
H P) φ P H- PJ P) P Φ SD α Φ O ro h-1 SD O H- P K Φ h-1 Cfl d 3 <S iQ
Cfl H. IQ P H rt 3 α Cπ h-1 Φ H • - rt s: w rt H φ • cn rt M H- φ Φ d
H- Φ N Φ Cfl H- O H- Φ P- rt ι-i Φ Φ H- sQ Φ 1 i-i Ω rt P H 1-1 cn O: tr ω H rt t-s H- φ Φ o CΛ CΛ tr H H H- O pj: CΛ o <! et CΛ Cfl - H- rt cn rt θ ιQ H- Φ H- et Hl cn H H tr ) S o P. P P P d O ffi O Ό rt Ό rt ro
Φ pJ Cfl Φ P) g o rt 9 Cπ Ω CΛ φ iQ cn iQ l-i 3 - H Z P> tS H tu 1-1 i-i H o H Λ" 3 ω CΛ H- tr O P Φ W Φ Ω H- P) φ P P H- H- CΛ Φ P
Φ r+ P tr rt cn iQ Ω u ιQ CΛ P o P (D * P" rt P M P (D P N H- SD tr . ω & p) Ti Ω Φ SD t h-1 t H- tr H- T P uq P- d Ω cn H- SD Ω Ω
Φ z Φ Φ H PJ tr P cn P> U3 -> Φ 3 CΛ P P. SD Z P. H φ φ P tr Ω Φ tr tr P*
P φ H iQ H P) SD α Φ H- CO H- N o SD φ P- iQ P iQ tr H iQ et l-h P H- φ H- ω -1 Φ ≥! rt O fl Hi Φ ιQ - 3 Φ H- CL ω P> φ P> • f z Φ Φ ) π P Cl φ rt d Φ ö o d= H O: Cfl rt 0 sQ P P P> H- P > Φ h-1 p- P> P H- rt Φ n rt H d-> tr H o ιQ Hi iQ Φ pj: 1-1 Λ H- iQ Sl d s ? P Si tr 3 -> Φ p fl ~> θ H PJ N (D P^ Φ : (-■ H rr Ω Ω Φ t?d Φ P>: Hi iQ Φ 0 H-
CO J iQ et P o cn cn sQ l-1 3 cn H H- Φ tr tr H H- P tr H- N P P fl CΛ
3 Φ H- •Ö H- H- φ rt H- H- Ω O M P SD rt P Φ H P Φ ^Q Ω f f o vQ N cn "» CΛ Ό IQ P cn φ Φ sQ p- α P" H- M iQ P φ Φ iQ H- CΛ φ P- tr d= rt iQ Φ d rt Φ P CL Ω rt ) H- cn P O P et pj: P P Φ rt Φ P Φ
H. Φ P 3 s; ι-i SD PJ • Φ sQ Φ et Cfl H1 rt Φ φ P 3 CL P Φ P ι-i
N i-i 0- ? Φ 1 1— ' ^ h-1 H Φ rt Ω « r-- P H iQ P) o P cn H- rt
Φ o tr £ d: - ' CΛ h3 H- o cn cn Φ N ω tr ) Φ W CL s O cn rt Φ
H g Φ n o O SD H- iQ fl & rt Ω rt s: Ω Z n α o P rt φ φ H- Φ hi rt H P d Φ H s: c- p" ? P d cn ω Φ tr ~< Φ " H- t-1 Φ Φ Ό N l-i H Φ H Φ • SD
P) H- P) Φ φ 0 rt H Φ Ω P P> H- P P - 1 M φ (X »< SD fl iQ P P <! p) Clf ι-i ι-i 3 *Ö N P p- t-1 rt Φ vQ •^ H φ - t?. rt Φ Φ Cfl o
Cfl r Φ Φ rt- 3 iQ P" s: Cn • i rt H- Φ <! o w SD cn H- H- H tr < 0 H- P o 3 Φ SD Φ SD H- O Φ Φ P O o P. SD rt d P O Φ O Hi Φ j H- P rt cn Cfl H- Φ α Φ a et Φ ι-i ) Φ H- O cn Cfl P M P i-i iQ P CΛ
H- Cfl fl ω Cfl Ω φ P H- 03 Ό Φ H sQ H O •ö Ω cn H- P' H rt H
Φ Ω et Φ rr tr P Ό rt Φ φ Φ cn H o pj: Cfl P Φ 3 Pf <i P SD d Φ - sQ l-J p. o SD φ P P P o cn 3 o Cfl H -1 SD t-i Φ CL CL cn s: rt TJ : |— ' H- P P Φ rt d H- PJ Φ SD H- Φ Φ s P o H- z Φ cn s: P P
N P) Φ H- ) H- CL i ιQ ro 3 P SD rt H- H Ω Φ P. SX g CΛ s 0 Hi Φ - i-" CL φ rt rt P Cfl tr φ 3 O
Φ et 0 P n h- ' Φ Hl O a et Z rt Φ P P O SD Φ H H- Φ iQ et z Ω P <! Cfl
H- Φ φ H- Φ SD rt sQ P. 4 SD φ H- cn O <! cn O h-" N pj: H- tr φ o Ω l_l- rt hj α Φ ι-i rt Φ H- SD H- H o α S P) ιQ Φ Φ u rt P cn Φ H P Φ P P PJ φ
Φ p N Φ P Cfl o s: et Cfl H h-1 P H- o rt Φ Φ H <5 CΛ p>: Cfl H- Λ- iQ (D z s; H et rt hj H- Φ Ω . Φ ? Φ CL H- H 3 o H 1 rt Φ < sQ po H- h-1 φ
O CΛ Φ Φ Φ n H P- p- h1- P SD 0 o ι-i tr φ Φ l-i o 1-1 φ P rt H- tr H- o H o - ■ Φ •ϋ t-1 P H- CΛ Φ iQ Φ Φ hi H s: i-i O: iQ Φ h-' o rr PJ O p" • et 0 H α SD o cn Φ Ω α pj: H Cfl H- O iQ So φ H- <1 cn
Ό Φ o t P> - p rt H- N 3 rt ϊ*r PJ Φ P H- rt tu H TJ P>: Φ h-" P O
*Ö T3 d o 1— < M ^ Φ Φ H- •Ö o PJ PJ P sQ P O pj: PJ P^ co P 1-1 cn rt H Φ
Φ CΛ S *Ü Cfl •ö rt H- N H- P rt Φ H TJ O Φ iQ T) H iQ Ω Φ iQ H-
H O Φ 1 13 Φ P
1 z rt ü (D: P 1 P) 3 r s: rt CO ^ rt CL Φ SD t 1 SD P
( s P- H Φ hj φ H- rt CΛ Φ rt cn N •ö 1 Φ (D Φ Φ Φ P» -1 h-1 P φ
1
1 1 P 1 Φ H- 3 φ P) H- Φ P P cn cn ^P 1 o P 1 1 P 1 Cfl 1 1 1
Es sind zwei Kompensationstaktphasen ΦCl, ΦC2 vorgesehen, zwischen denen jeweils eine Nichtüberlappungszeit eingehalten wird, um sicherzustellen, daß zu keinem Zeitpunkt die erste und zweite Kompensationskapazität Cl, C2 gleichzeitig wirksam sind. Der Beginn der Modulatortaktphasen ΦM1, ΦM2 fällt jeweils in die Nichtüberlappungszeit.
Zwei Demodulatortaktphasen ΦD1, ΦD2 beginnen jeweils kurz nach Beginn der jeweiligen Kompensationstaktphase ΦCl, ΦC2 und Enden jeweils kurz vor Ende der jeweiligen Modulatortaktphasen ΦM1, ΦM2.
Mit dem Taktschema gemäß Figur 5 ist sichergestellt, daß durch Umschaltvorgänge bedingte Schaltspitzen weder am Aus- gang der Verstärkeranordnung auftreten noch das jeweils auf den Kompensationskapazitäten Cl, C2 gespeicherte Potential verfälschen.
Die Abtastung und Rücksetzung des Integrationswertes im Inte- grator IR mittels Schalter SSH und Kapazität CSH beziehungsweise Rücksetz-Eingang RS erfolgt wie für Figur 2 und Figur 3 bereits beschrieben. Hierdurch ist der Vorteil der Offset- spannungsko pensation eines Chopped-Hall-Sensors verbunden mit der Möglichkeit, hohe Chopper-Taktraten bei geringem Flä- chenbedarf, hoher Genauigkeit und geringer Leistungsaufnahme der Verstärkerschaltung zu erreichen.
Selbstverständlich läßt sich die Schaltung gemäß Figur 4 mit dem Taktschema gemäß Figur 5 auch auf das eingangs erwähnte Spinning Current Hall-Prinzip anwenden, bei dem die Erregerstromquelle zyklisch an eine Vielzahl von Kontaktpaaren am Hall-Sensor angeschaltet wird, so daß sich eine Taktperiode in die entsprechende Vielzahl von Taktphasen aufteilt. Dabei ist der Offsetanteil der Hall-Spannung richtungsabhängig. Entsprechend muß jede herkömmliche Kompensationskapazität durch die Vielzahl geschalteter Kompensationskapazitäten ersetzt werden, wodurch wiederum jeder Taktphase eine eigene
co co ro ro P1 P1 cn o cn o cn o cπ
< φ σ φ P Φ tr 13 Φ 3 ^ iQ H P cn t? cn et s: CL Z N N CL i s: tr t^l < d ^ Pi φ P- Φ P- P- P- Φ Φ P- P- Φ P- d P o φ Ω P- rt O p- Φ Φ 0 z Φ PJ Φ Φ P- Φ P tr o l-i P P Φ P p- P P rt i-i ιP i-i l-i P tr P p>: H i-i ω P- i-i φ P 13 P P ιP H P. ι-( cn φ H »P cn φ rt rt d SD rt SD υq H P. rt P- SD Φ 0 cn P- M 13 rt ω rt P> H- SD Φ P- i-i σs P" Φ Φ P- PJ K ö Φ Φ W rt 0 N Φ H rr P- ι φ
P>: Φ Φ φ Φ P cn rt J PJ Φ rt P- P rt P et ts P. ι-l ι-i P φ P P- rt i- P-' P Φ P
H N H P- iQ rt P- φ cn H -j sQ Φ P- rt φ υq S Φ cn Φ rt . rt ι-i CTi 1-1 P. P cn
K d cn P CΛ n O (D φ φ H tr cn 1-1 Cfl CL Ji. ι-i rt PJ CΛ pi: p- P- 0 P
Φ iQ rt H) Ό cn Φ P P< N P cn N P (D 13 cn Φ Φ CΛ SD Z (D et fl P N φ ι-i h rt ι-i Cfl SD: SD P Φ fl Cfl p- Z CL Ω φ J Hi ι-i CΛ P- ι-5 tr < P Ω CL P- P rt N Φ i-i Ω P P-
Ό H Ω P P- I Cfl Φ φ tr P- rt rt Φ P1 ^Q Φ p- tr 0 rt Cfl n • P- P- P tr Λ* O
< o t P rt <! SD P- P- P 1 Ω P- Ω P CΛ rt φ to J P Ω Ω 13 ιQ P rt P rt φ Φ d P- O 13 φ φ P- tr <l N tr 0 SD Z 1-1 H Z P1 uq tr P* α rt O g "Ü o
Φ H P <P l-i SD i-i i-i Φ P Φ 0 Φ P P- P- et P- rt Φ P" 3 P P H 3 tr ?r
Z P pi sQ rt N 0 Hl E Φ P 3 P CL rt φ Φ rt Φ CL p- p- tr 0 Φ CL P P φ rt < φ cn 0 Φ P- P n H et CL Ω tr Ω l-i φ 1 φ rt Φ Hl P- P P cn 13
P- P- SD tf p P- rt LQ S Φ P- Φ > M Pi ω tr Φ CΛ tr i-i O J rt P- P 0 P. Φ P
Cfl SD P1 Φ P* {D: o Λ Ω 0 P- C o o Φ P s: Φ CΛ J φ Φ Φ P d P N rt P- P- iQ P- t rt CL CΛ 0 tr σ cn P Φ 3 . P- CL O Λ 13 P P" ≤: P- > sQ P P-
Cfl Cfl Φ rt (D Φ φ 1 Φ Φ Hi cn 1-1 13 P. 1 rt 1 ro z PJ α Cfl P- P 0 ιp UJ. rt
P- SD et P- (-" et Hi P h ι-3 P N 3 0: PJ Φ SD o Ω n P- Ω 1-1 φ cn < φ Φ p:
3 P Φ Φ rt H. N Φ O tr rt ι-3 P P PJ 0 " SD rt P- s: Λ P. P Hi Φ P s: rt ιP P> ι-i <! P1 O i P ? P- CL ι-i N J Cfl 13 Ω Φ 13 CΛ Ω rt P- Ω d: i-i Φ φ Φ P d O tr P> o P O tQ 0 0 ^ SD CL (D tr CL PJ o tr O i tr φ CΛ tr ι-i P- ISl
P- fl P 1-1 ) P. M Cfl 3 et P t^ et rt P- Ω 1 Ω co Φ H - P- s: H P- φ 0
P Ω Φ ^P P1 1-1 SD 13 P- 13 (D u o 13 P- Φ P- er o P- CL 1 P P- 0 P i-i cn sQ
Hi tr P- P- EP o φ Cfl Φ Φ rt cn a tr o rt Φ PJ rt <i 1 Pi CL rt φ rt P ιp 3 Φ
P> P . Φ SD fO P rt P P- O Hi a P> P Pi O P- 13 O o l n SD P- φ Ω iQ Φ φ P- O
Ω O Φ iP P Cf O Cfl P 1-1 O rt cn Cfl o l-i ) ι-i i-i SD 13 Φ ι-i φ tr fl H P- tr i ,
PJ cn ι-i Φ P- cn P> i-i P- i-i • Φ ;*r 3 1 CL Ω l iQ 13 J i-i φ tr rt P. H φ Cfl Φ - ^
P φ O rt Φ φ σ 3 P PJ 13 < Φ P- CΛ Φ SD N Φ Λ Cfl P, φ • φ φ p σ»
P φ ι-J CΛ ^ Φ Z p- P i-i d M φ 13 Φ Φ H rt Ω cn Ω P- H O rt 1 P- rt φ
P cn Ω P i P- o et Cfl S P 0 PJ P l-i O tr Φ P- rt Cfl Φ o Cfl tr1 rt
**i • O tr P> o φ P (-3 Φ Hi Λ> 3 1X1 cn Cfl CΛ l-i J tr rt pj: rt P 13 0 P J i-i P> P <! M Cfl P> P : N iQ P- SD rt Ω 1 P* Φ o rt Φ P- CΛ 13 P- P CL s: α iQ P1 iQ Φ •ϋ S cn tr Φ d Φ rt rt SD: 01 CO r P i-i 3 Z P φ 0 P-
P1 Φ d et Φ H Φ o Ω i-i P ω P>: P- 1-1 SD Ω φ . 1 O Pi p- Ω PJ P l-S
1-1 P Φ Cfl cn P CΛ t ι-3 Φ d rt ^ Ω rt o ?V P1 tr ι-( i to p) S rt P- . CL ιp
N iQ H Ω et Cfl 1 P» ro H P Hi P- t Φ P Φ rt P> Cfl P) SD 13 o Ω rt P- s: Hl Cfl tr p>: SD CΛ -1 Cfl uq SD Q PJ P cn 1-1 0 P 13 0 P> P- tr O tr φ d
Φ ι-ι 13 c pj H rt Ω rt ι-i rt cn 1 0 cn P rt CΛ SD 3 N d Φ H Φ P
P- Φ o ro o z
W p- tr d Φ P : tr i-i rt O Ω CΛ uq Φ n Φ N iQ P- P1 1 P- m <! φ
>Q rt cn Φ O P> P PJ H Φ Φ Φ l-1 tr O H P1 P- P- Φ rt P 1 <J P- Φ n 0 Φ cn ι-i P ιp IV P- P Ti rt (D ιp P rt pj: rt o Φ CL P ι-i Ω
S Φ P CΛ Φ Cfl rt P- Φ co . P- Φ φ CΛ SD φ PJ= PJ rt O P ι-i φ Cfl pj: 0" o P rt CO P < Cfl Φ O cn t-i 13 t Z n rt P- 3 O tr 3 rt P- ι-< Ό cn 3 Ω P Φ
CΛ N P- P> Ω ι-i •τJ P- P- (D Φ ro d P (D: J-» iQ Φ Φ O P rt tr CL
1 I P 3 cn •* tr P φ < φ P l-i - P t Φ < P P S Ω p: s: Φ Z
1-3 o (-■ O: P- SD 3 i-i P1 P uq N P- P" o O P- i-i P P- H p:
H M iQ P P> P" CΛ p- rt -» Φ N Φ ^ 3 Φ 3 p P α rr W Cfl P rt tr
SD 13 <i h-1 P. P rr ro r+ Hi α P z O i-i P- P- t P ^ O Φ sQ t-i
P Φ <] P- •» Φ P- Z d Φ P- 3 tr ιQ Ö rt CΛ P- Hi hi ι-1 tr N tr Φ
Cfl P Ω CL hi cn φ 1-1 l-i ?r CQ D d Φ Φ Ω φ P 1 Φ Φ p
P- cn fl tr cn φ CΛ Φ et $D Ω 3 Ω l-i 3 rt tr O i-i P. d CΛ cn P- P- ω P- O O 3 CΛ O P •s Ω P- P- P tr p- ?? o Φ PJ ω N P- Hi o Ω rt tr r Φ z P- ro tr Φ P P Φ rt rt cn CL P P" 0 φ ιp tr Φ CL
O ι-i P- cn CL p. i cn Φ P •» P Φ 0 rt fl φ P ι-i tr Φ
H rt Φ et P Φ σ o O H ^ g cn < ι-3 rt P- 0 P P- Φ p: i-i φ Φ • &3 Hi CΛ P 3 Z P- P- α 3 Φ J PJ SD P P P iQ φ 1-1 P"
P P P- o 1 1 P- P 1 Φ 1 ι-i 1 CL 1 Φ 1 rt
P 1 Φ 1 1 1 et rt 1
o Cπ
ι Φ φ ! cn Cfl Q ι ι-3
Φ P- P- Φ o rt Ω P φ P1 tr P P Cfl i-i O tr rt Cfl p- Φ P ιp H Φ Ω
H P Φ Φ Cfl o tr 3
CL 3 CL H cn Cfl Φ ro
Φ P- Φ Cfl Ω < Cfl ü o et rt i-i rt tr ro φ 3 Cfl P
Φ Φ P -» P O: Cfl d
Φ <! P \-> φ ιP φ Hi s P- Φ et Z P P ~>
P l-i < Φ φ P- φ rt φ tr Φ rt P1 H3 Ω
P 3 d 1-1 Ω ι-f tr h3 o fl P cn P- tr P et i-i P rt CΛ et cn Φ P P l Ω Φ P>: rt t-j CΛ P t tr P ι-i P- d Cfl Φ
P P -< ?T α fl P P- P
P1 P1 Φ P Φ rt cn Φ rt rt z H P P O rt P
Φ Φ o cn ιp H CL O
1 H tr φ Hi cn P ii C
CΛ Φ <! Cfl l-i cn Φ
Ω Λ P- P1 Ω φ H ι-3 ii tr CΛ tr Λ P> O ro
P P" Hi cn PJ 0 P
PJ d: p- o φ P rt Φ P- rt i-i P cn P 3 Φ p- ii , d CΛ p. n N P Φ
P CΛ Φ ι r CL φ ιP ro P- 3 P o d Φ rt φ p- 3 cn Cfl tu
< d rt P- 13 *P p- P
O P tr Cfl φ P P P 3 l-i CL Φ J- rt P P 3 ω ιP P- Φ . cn uq 1 < φ φ P- ω M Φ cn P- Φ Φ ö φ CL Φ P- li
Φ P P p- P- l Φ N P cn tr φ P φ et Cfl 0 fl o
Φ i-i H Φ ω sQ rt li
P P 3 tr P s: Cfl Φ ιp
Pi t Φ Φ 13 0 p- P rt f P- P- o P cn 13 13 P CL φ rt rt d ιp rt P tr Cfl Φ ü Φ Φ P cn
. N P rt P Cfl H P < 13
P- cn P rt Φ rt O rt Φ P p: P P- P r p: P cn H l P P Φ rt Ω P ! H3 P" P J. tr P Φ l-i et
CΛ Φ Cfl ι-i P P Φ P- ffi s: d P- P P cn P
P1 Φ t Cfl < cn υq cn PJ
P- rt P1 P- φ Φ
P< 1 1 P P
CΛ cn 3 O p- H P tu rt Φ 1 ro 1 P