WO1994027362A1 - Circuitry for amplifier - Google Patents

Circuitry for amplifier Download PDF

Info

Publication number
WO1994027362A1
WO1994027362A1 PCT/DE1994/000547 DE9400547W WO9427362A1 WO 1994027362 A1 WO1994027362 A1 WO 1994027362A1 DE 9400547 W DE9400547 W DE 9400547W WO 9427362 A1 WO9427362 A1 WO 9427362A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit arrangement
amplifier
arrangement according
transistors
circuit
Prior art date
Application number
PCT/DE1994/000547
Other languages
German (de)
French (fr)
Inventor
Jürgen OEHM
Original Assignee
Telenorma Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telenorma Gmbh filed Critical Telenorma Gmbh
Publication of WO1994027362A1 publication Critical patent/WO1994027362A1/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45188—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/001—Digital control of analog signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45371—Indexing scheme relating to differential amplifiers the AAC comprising parallel coupled multiple transistors at their source and gate and drain or at their base and emitter and collector, e.g. in a cascode dif amp, only those forming the composite common source transistor or the composite common emitter transistor respectively
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45574—Indexing scheme relating to differential amplifiers the IC comprising four or more input leads connected to four or more AAC-transistors

Definitions

  • the invention relates to a circuit arrangement for an amplifier, which is formed from at least one voltage amplifier mounted on a substrate, consisting of a constant current source and two downstream differential voltage-controlled transistors, at the control input of which the inverting or the non-inverting output and on the two of which Outputs a circuit for forming the arithmetic difference of the output currents of the two differential voltage controlled transistors is connected.
  • a voltage amplifier consisting of one
  • Constant current source and two downstream differential voltage controlled transistors are already known.
  • a transconductance amplifier is described in DE-OS 41 01 577, on its differential voltage-controlled one
  • Transconductance amplifiers are used, for example
  • the object of the invention is to design the known amplifier in such a way that its amplification behavior can be influenced by external interventions.
  • Constant current source a further transistor is connected, through which the output current of the constant current source can be influenced by a voltage source, that a current mirror circuit is connected to the outputs of the differential voltage-controlled transistors to form the arithmetic difference of the output currents, and that the elements of this circuit arrangement together form a cell which can be switched on and off by a binary signal.
  • the output current of the constant current source can be adjusted by the size of a voltage source.
  • the elements of the entire circuit arrangement, i. H. the voltage-controlled constant current source and the downstream circuit arrangement for forming the arithmetic difference between the output currents are combined on a substrate to form a cell, which cell can be switched on and off by a binary signal.
  • FIG. 1 shows a circuit arrangement of an input element and a load element which are connected to one another in accordance with the invention
  • FIG. 3 shows the circuit arrangement of an amplifier consisting of a plurality of cells
  • Fig. 4 shows the circuit arrangement of a controllable amplifier.
  • Fig. 5 shows the circuit arrangement of a modified cell for generating the voltage for the operating point setting of a controllable amplifier.
  • a voltage-controlled current source S1 or S2 (FIG. 1) consists in each case of a constant current source through the
  • Transistor T23 or T33 is formed and two transistors T21 and T22 or T31 and T32 connected in parallel.
  • One of these transistors namely T21 and T31, is connected to the non-inverting input (+) and the other transistor T22 and T32 to the inverting input (-) of the voltage-controlled current source S.
  • a current mirror circuit AS is connected to the output, specifically to the two current source outputs of a voltage-controlled current source S.
  • the current mirror circuit AS1 is connected to the outputs of the voltage-controlled current source S1 and the current mirror circuit AS2 is correspondingly connected to the voltage-controlled current source S2.
  • the current mirror circuit ASl or AS2 has the task of the voltage-controlled from the two output currents II and Ir
  • the outputs of the two current mirror circuits AS1 and AS2 are connected to one another and also connected to the inverting input (-) of the load element L.
  • the current Iref fed in by the constant current source (T23, T33) is divided into the outgoing current paths.
  • the sum of the diverging flowing currents corresponds to the output current Iref.
  • the controlled current sources (T21 and T22 or T31 and T32) are identical in the outgoing current paths.
  • the distribution of currents II and Ir in the two outgoing current paths can be influenced via a suitable control variable via the input of the differential voltage-controlled current source.
  • the functional relationship between the distribution of the currents in the outgoing current paths and the control variable at the control input (+) and (-) depends on the functional relationships of the controlled current sources used in the outgoing current paths.
  • the associated current IOUT1 flows from its current mirror circuit AS1 and is absorbed by the output of the current mirror circuit AS2 of the load element L due to the circuit requirement.
  • a differential voltage Ua must be established at the non-inverting input (+) of the load element L based on the inverting input (-) of the load element L via the output potential of the outputs of the current mirror circuit AS1 and AS2.
  • the input element E acts as a differential voltage controlled current source and the load element L as an active resistance simulation.
  • FIG. 2 shows a voltage-controlled current source with a downstream current mirror circuit, which is implemented in CMOS technology, specifically with a differential stage in n-channel transistors.
  • the invention is also applicable to those differential stages which are designed with p-channel transistors.
  • the invention can also be applied to other active components such as, for example, J-FET, GAS and bipolar transistors.
  • the cell Z shown in FIG. 2 consists of 8 transistors, which have the following function:
  • the transistor T1 forms the constant current source, whose output current Iref depends on the level of the applied reference voltage Un is dependent.
  • the current Iref supplied by the constant current source T1 is fed to the two transistors T2a and T2b, which form the actual voltage-controlled current source.
  • the input signal at the non-inverting input (+) or at the inverting input (-) the
  • Transistors T2a and T2b more or less turned on, so that different currents are set at their outputs, the sum of which forms the input current Iref.
  • a transistor T3 or T4 is connected in series with the transistor T2a or T2b, both of which can be switched on or off via the input E.
  • a transistor T5 or T6 is connected to the output of the transistor T3 or T4, respectively both transistors are connected to the operating voltage Udd.
  • the two transistors T5 and T6 form a current mirror circuit for forming the arithmetic difference between the two partial currents.
  • Another transistor T7 which can be controlled by a reference voltage source Us, is connected to the constant current source T1. With the help of the transistor T7, it is possible to change the constant current Iref available to the two transistors T3 and T4 of the voltage-controlled current source, i. H. to decrease, depending on the level of the reference voltage Us.
  • the cell Z can also have a different circuit structure, but the input and output conditions according to the circuit arrangement in FIG. 2 are retained. So it is possible, for example, to transistors T2a and T2b. To connect transistors T3 and T4 in series. It is also conceivable to route the two current outputs separately (in this case, a separate transistor with the function of transistor T7 must be provided for each branch). Instead of the current mirror circuit T5 / T6, a phase inversion and adding stage or a “folded cascode circuit” can also occur.
  • the constant current source T1 is replaced by two transistors, each of which generates half the constant current Iref.
  • a multiplicity of cells ZI to Zx can be connected in parallel, which together form an amplifier V. All inputs (+) or (-) of the same name of cells ZI to Zx are combined, and all outputs are also routed to the common output out.
  • the supply of ground (GND), the supply voltage Udd and the reference voltage Un for the constant current source is also common.
  • Reference voltage Us is also supplied to all cells; it is known to control transistor T7 according to FIG. 2.
  • a voltage source S1 can be connected to the inverting input (-) and a further voltage source S2 can be connected to the non-inverting input (+), an output current flowing at the output out of the amplifier, the magnitude of which depends on that at the two inputs (+ ) and (-) applied input voltage.
  • Each cell Z has its own control input E, which makes it possible, depending on the signals to the 27362 -,
  • Inputs El to Em switch cells Z on or off, as a result of which a different amplification behavior of the amplifier can be controlled in addition to changing the reference voltage Us.
  • FIG. 4 shows a circuit arrangement which, using the amplifier according to FIG. 3, shows an amplification circuit which has a plurality of input amplifiers El to En and a load amplifier LV, the individual elements being formed by the amplifiers V according to FIG. 3. All outputs out of the amplifiers El to En and the load amplifier Lv are connected to one another and are connected to the inverting input (-) of the load amplifier LV via a buffer stage B and a resistor R1.
  • the buffer stage B which is connected at the input to the outputs of the amplifiers El to En and LV, enables their output signal A, which is the output signal of the amplifier circuit, to be loaded without influencing the negative feedback signal for the load amplifier Lv.
  • the inputs E1 to Em of the individual amplifiers are each connected to a permanently assigned address decoder AK, which is connected to a common address bus AD. Not only can each individual amplifier E or Lv be controlled via the address bus, but also each individual cell Z in the same, so that individual cells within the amplifier can be switched on and off via the address bus AD.
  • the reference voltage sources Usl to Usn and Usv can supply voltages of different levels.
  • the inputs of the input amplifiers El to En can either be different signal voltage sources or also be connected to a common voltage source.
  • control signals on the address bus AD can be generated by a control device, not shown, which can be located on the same substrate as the amplifier according to FIG. 4.
  • the task of the buffer stage B is to keep the control signal for the input of the load amplifier LV independent of the load on the output A. So far it has been assumed that the output signal of all elements E and L or El to En and Lv has been supplied directly or indirectly to the inverting input (-) of the load element L or the load amplifier Lv. It goes without saying that
  • the non-inverting input (+) of the load element L or load amplifier Lv must be connected.
  • the wiring must be such that negative feedback is achieved.
  • the use of cells can achieve a balance within certain limits.
  • the cells Z are arranged on the substrate in an alternating sequence in the correct direction and in the opposite direction, as a result of which the effects of possible gradients of identification parameters in the individual amplifier elements V formed from the cells Z are canceled. This measure does not result in any electrical differences.
  • the voltage Ux which is connected to the non-inverting input (+) and to a resistor R2 connected to the inverting (-) input of the load amplifier Lv and the counter potential for those connected to the inputs (-) and (+) the input amplifier El to En forms connected signal sources S11, S21 to Sin and S2n, is used to set the operating point of the amplifier arrangement shown in FIG.
  • a cell Z modified according to FIG. 5 (FIG. 2) is used as the voltage source for generating the voltage Ux.
  • This has a constant current source in the form of the transistor T1, which is controlled by the voltage Un.
  • the constant current Iref is supplied to the transistors T2a and T2b in the manner already described, but in this case not with the
  • Control inputs are connected.
  • the two transistors T2a and T2b each have an output connected to a control input. If a uniform cell structure is assumed, the control transistors T3 and T4 (not shown in FIG. 5) are connected in such a way that they are always in the conductive state.
  • the current mirror circuit of cell Z (FIG. 2) consisting of the two transistors T5 and T6 was modified accordingly by additionally connecting the two inputs of the transistors T5 and T6. The entire circuit acts as a voltage follower stage, with the node K at
  • Sets voltage Ux which is used for setting the operating point in the circuit arrangement according to FIG. 4.
  • the same current and voltage conditions are established in the transistors T2a, T2b, T5 and T6.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

The outputs of several input amplifiers (E1 to En) and of a load amplifier (Lv) are combined and connected through a buffer stage B, connected thereto, to the inverting input (-) of the load amplifier (Lv). The input amplifiers (E1 to En) and the load amplifier (Lv) each consist of a plurality of individual cells Z and each individual cell Z consists of a transconductance amplifier. The output current of the constant-current source of each cell may be switched on and off by a transistor. Individual cells within the amplifier may be switched on and off by a bus system (AD) to which individual address decoders (AK) are connected, according to control signals on the address bus (AD), so that the amplifying performance of the whole arrangement can be varied.

Description

Schaltungsanordnung für einen Verstärker Circuit arrangement for an amplifier
Die Erfindung betrifft eine Schaltungsanordnung für einen Verstärker, welcher mindestens aus einem, auf einem Substrat aufgebrachten Spannungs-Verstärker, bestehend aus einer Konstantstromquelle und zwei nachgeschalteten differenzspannungsgesteuerten Transistoren, gebildet wird, an deren Steuereingang der invertierende bzw. der nicht invertierende Ausgang und an deren beiden Ausgängen eine Schaltung zur Bildung der arithmetischen Differenz der Ausgangsströme der beiden differenzspannungsgesteuerten Transistoren angeschlossen ist.The invention relates to a circuit arrangement for an amplifier, which is formed from at least one voltage amplifier mounted on a substrate, consisting of a constant current source and two downstream differential voltage-controlled transistors, at the control input of which the inverting or the non-inverting output and on the two of which Outputs a circuit for forming the arithmetic difference of the output currents of the two differential voltage controlled transistors is connected.
Ein Spannungs-Verstärker, bestehend aus einerA voltage amplifier consisting of one
Konstantstromquelle und zwei nachgeschalteten differenzspannungsgesteuerten Transistoren ist bereits bekannt. So wird in der DE-OS 41 01 577 ein Transkonduktanzverstärker beschrieben, an dessen differenzspannungsgesteuertenConstant current source and two downstream differential voltage controlled transistors are already known. For example, a transconductance amplifier is described in DE-OS 41 01 577, on its differential voltage-controlled one
Stromquelle drei nachgeschaltete Stromspiegelschaltungen angeschlossen sind, wobei mit Hilfe dieserPower source three downstream current mirror circuits are connected, with the help of this
Stromspiegelschaltungen die arithmetische Differenz der beiden Stromquellen-Ausgangsströme gebildet wird. Bei einem derart aufgebauten Verstärker ist die Gleichtaktlage am Eingang und amCurrent mirror circuits the arithmetic difference between the two current source output currents is formed. In such an amplifier, the common mode is at the input and at
Ausgang weitgehend unabhängig voneinander.Output largely independent of one another.
Transkonduktanzverstärker werden beispielsweise beiTransconductance amplifiers are used, for example
Filterschaltungen mit einstellbarer Grenzfrequenz, Generator- Schaltungen und Verstärker-Schaltungen mit einstellbarerFilter circuits with adjustable cut-off frequency, generator circuits and amplifier circuits with adjustable
Verstärkung verwendet. Der bekannte, mit bipolaren Transistoren realisierte Transkonduktanzverstärker weist einen weiterenReinforcement used. The known transconductance amplifier realized with bipolar transistors has another one
Aussteuerbereich auf. Die Aufgabe der Erfindung besteht nun darin, den bekannten Verstärker dahingehend auszugestalten, daß dieser in seinem Verstärkungsverhalten durch äußere Eingriffe beeinflußbar ist.Control range on. The object of the invention is to design the known amplifier in such a way that its amplification behavior can be influenced by external interventions.
Diese Aufgabe wird dadurch gelöst, daß an derThis object is achieved in that
Konstantstromquelle ein weiterer Transistor angeschlossen ist, durch welchen der Ausgangsstrom der Konstantstromquelle durch eine Spannungsquelle beeinflußbar ist, daß an den Ausgängen der differenzspannungsgesteuerten Transistoren eine Stromspiegelschaltung zur Bildung der arithmetischen Differenz der Ausgangsströme angeschlossen ist, und daß die Elemente dieser Schaltungsanordnung zusammen eine Zelle bilden, welche durch ein binäres Signal ein- und ausschaltbar ist.Constant current source a further transistor is connected, through which the output current of the constant current source can be influenced by a voltage source, that a current mirror circuit is connected to the outputs of the differential voltage-controlled transistors to form the arithmetic difference of the output currents, and that the elements of this circuit arrangement together form a cell which can be switched on and off by a binary signal.
Durch den an der Konstantstromquelle angeschlossenen, weiteren Transistor ist der Ausgangsstrom der Konstantstromquelle durch die Größe eine Spannungsquelle einstellbar. Die Elemente der gesamten Schaltungsanordnung, d. h. der spannungsgesteuerten Konstantstromquelle und der nachgeschalteten Schaltungsanordnung zur Bildung der arithmetischen Differenz der Ausgangsströme derselben sind auf einem Substrat zu einer Zelle zusammengefaßt, wobei diese Zelle durch ein binäres Signal ein- und ausschaltbar ist.Due to the further transistor connected to the constant current source, the output current of the constant current source can be adjusted by the size of a voltage source. The elements of the entire circuit arrangement, i. H. the voltage-controlled constant current source and the downstream circuit arrangement for forming the arithmetic difference between the output currents are combined on a substrate to form a cell, which cell can be switched on and off by a binary signal.
Die Erfindung wird anhand eines Ausführungsbeispiels näher er¬ läutert, welches in der Zeichnung dargestellt ist.The invention is explained in more detail using an exemplary embodiment which is shown in the drawing.
Es zeigt:It shows:
Fig. 1 eine Schaltungsanordung eines Eingangs- und eines Last- elements, die gemäß der Erfindung miteinander verbunden sind,1 shows a circuit arrangement of an input element and a load element which are connected to one another in accordance with the invention,
Fig. 2 die Schaltungsanordnung einer Zelle,2 shows the circuit arrangement of a cell,
Fig. 3 die Schaltungsanordnung eines Verstärkers bestehend aus einer Vielzahl von Zellen, Fig. 4 die Schaltungsanordung eines steuerbaren Verstärkers.3 shows the circuit arrangement of an amplifier consisting of a plurality of cells, Fig. 4 shows the circuit arrangement of a controllable amplifier.
undand
Fig. 5 die Schaltungsanordnung einer modifizierten Zelle zur Erzeugung der Spannung für die Arbeitspunkteinstellung eines steuerbaren Verstärkers.Fig. 5 shows the circuit arrangement of a modified cell for generating the voltage for the operating point setting of a controllable amplifier.
Eine spannungsgesteuerte Stromquelle Sl oder S2 (Fig. 1) be- steht aus jeweils einer Konstantstromquelle, die durch denA voltage-controlled current source S1 or S2 (FIG. 1) consists in each case of a constant current source through the
Transistor T23 bzw. T33 gebildet wird und zwei, parallel daran angeschlossenen Transistoren T21 und T22 bzw. T31 und T32. Ei¬ ner dieser Transistoren, und zwar T21 bzw. T31 ist mit dem nicht invertierenden Eingang (+) und der andere Transistor T22 bzw. T32 mit dem invertierenden Eingang (-) der spannungsge¬ steuerten Stromquelle S verbunden. Am Ausgang, und zwar an den beiden Stromquellenausgängen einer spannungsgesteuerten Strom¬ quelle S ist eine Stromspiegelschaltung AS angeschlossen. Die Stromspiegelschaltung ASl ist mit den Ausgängen der spannungs- gesteuerten Stromquelle Sl und die Stromspiegelschaltung AS2 ist entsprechend mit der spannungsgesteuerten Stromquelle S2 verbunden.Transistor T23 or T33 is formed and two transistors T21 and T22 or T31 and T32 connected in parallel. One of these transistors, namely T21 and T31, is connected to the non-inverting input (+) and the other transistor T22 and T32 to the inverting input (-) of the voltage-controlled current source S. A current mirror circuit AS is connected to the output, specifically to the two current source outputs of a voltage-controlled current source S. The current mirror circuit AS1 is connected to the outputs of the voltage-controlled current source S1 and the current mirror circuit AS2 is correspondingly connected to the voltage-controlled current source S2.
Die Stromspiegelschaltung ASl bzw. AS2 hat die Aufgabe, aus den beiden Ausgangsströmen II bzw. Ir der spannungsgesteuertenThe current mirror circuit ASl or AS2 has the task of the voltage-controlled from the two output currents II and Ir
Stromquelle S einen Strom zu bilden, welcher der Differenz der beiden Eingangsströme I an deren Ausgang entspricht.Current source S to form a current which corresponds to the difference between the two input currents I at their output.
Die spannungsgesteuerte Stromquelle Sl und die dazugehörige Stromspiegelschaltung ASl bildet zusammen ein Eingangselement E und die spannungsgesteuerte Stromquelle S2 bildet zusammen mit der Stromspiegelschaltung AS2 ein Lastele ent L.The voltage-controlled current source S1 and the associated current mirror circuit ASl together form an input element E and the voltage-controlled current source S2 together with the current mirror circuit AS2 forms a load element L.
Die Ausgänge der beiden Stromspiegelschaltungen ASl und AS2 sind miteinander verbunden und außerdem am invertierenden Eingang (-) des Lastelements L angeschlossen. Der durch die Konstantstromquelle (T23, T33) eingespeiste Strom Iref teilt sich auf die abgehenden Strompfade auf. Die Summe der sich aufteilenden abfließenden Ströme entspricht dem Aus¬ gangsstrom Iref. Die gesteuerten Stromquellen (T21 und T22 bzw. T31 und T32) sind in den abgehenden Strompfaden baugleich. Über den Eingang der differenzspannungsgesteuerten Stromquelle kann über eine geeignete Steuergröße die Aufteilung der Ströme II und Ir in den beiden abgehenden Strompfaden beeinflußt werden. Der funktioneile Zusammenhang zwischen der Aufteilung der Ströme in den abgehenden Strompfaden und der Steuergröße am Steuereingang (+) und (-) hängt von den funktioneilen Zu¬ sammenhängen der verwendeten gesteuerten Stromquellen in den abgehenden Strompfaden ab.The outputs of the two current mirror circuits AS1 and AS2 are connected to one another and also connected to the inverting input (-) of the load element L. The current Iref fed in by the constant current source (T23, T33) is divided into the outgoing current paths. The sum of the diverging flowing currents corresponds to the output current Iref. The controlled current sources (T21 and T22 or T31 and T32) are identical in the outgoing current paths. The distribution of currents II and Ir in the two outgoing current paths can be influenced via a suitable control variable via the input of the differential voltage-controlled current source. The functional relationship between the distribution of the currents in the outgoing current paths and the control variable at the control input (+) and (-) depends on the functional relationships of the controlled current sources used in the outgoing current paths.
Bei einer Differenzspannung Ue am Eingangselement E fließt aus deren Stromspiegelschaltung ASl der dazugehörige Strom IOUT1, der aufgrund des Schaltungszwangs vom Ausgang der Stromspiegel¬ schaltung AS2 des Lastelements L aufgenommen wird. Damit dies geeignet gelingt, muß sich über das Ausgangspotential der Aus- gänge der Stromspiegelschaltung ASl und AS2 am nicht invertierenden Eingang (+) des Lastelements L bezogen auf den invertierenden Eingang (-) des Lastelements L eine Differenzspannung Ua einstellen. Das Eingangselement E wirkt als differenzspannungsgesteuerte Stromquelle und das Lastelement L als aktive Widerstandsnachbildung.In the event of a differential voltage Ue at the input element E, the associated current IOUT1 flows from its current mirror circuit AS1 and is absorbed by the output of the current mirror circuit AS2 of the load element L due to the circuit requirement. In order for this to work properly, a differential voltage Ua must be established at the non-inverting input (+) of the load element L based on the inverting input (-) of the load element L via the output potential of the outputs of the current mirror circuit AS1 and AS2. The input element E acts as a differential voltage controlled current source and the load element L as an active resistance simulation.
In Fig. 2 wird eine spannungsgesteuerte Stromquelle mit nachge¬ schalteter Stromspiegelschaltung gezeigt, die in CMOS-Technik, und zwar mit einer Differenzstufe in n-Kanal-Transistoren ausgeführt ist. Die Erfindung ist jedoch auch auf solche Differenzstufen anwendbar, die mit p-Kanal-Transistoren ausgeführt sind. Ebenso ist die Erfindung auch auf andere aktive Bauelemente anwendbar wie beispielsweise, J-FET-, GAS- und bipolare Transistoren. Die in Fig. 2 gezeigte Zelle Z besteht aus 8 Transistoren, welche folgende Funktion haben:2 shows a voltage-controlled current source with a downstream current mirror circuit, which is implemented in CMOS technology, specifically with a differential stage in n-channel transistors. However, the invention is also applicable to those differential stages which are designed with p-channel transistors. The invention can also be applied to other active components such as, for example, J-FET, GAS and bipolar transistors. The cell Z shown in FIG. 2 consists of 8 transistors, which have the following function:
Der Transistor Tl bildet die Konstantstromquelle, deren Aus- gangsstrom Iref von der Höhe der angelegten Referenzspannung Un abhängig ist. Der von der Konstantstromquelle Tl gelieferte Strom Iref wird den beiden Transistoren T2a und T2b zugeführt, welche die eigentliche spannungsgesteuerte Stromquelle bilden. In Abhängigkeit von dem Eingangssignal am nicht invertierenden Eingang (+) bzw. am invertierenden Eingang (-) werden dieThe transistor T1 forms the constant current source, whose output current Iref depends on the level of the applied reference voltage Un is dependent. The current Iref supplied by the constant current source T1 is fed to the two transistors T2a and T2b, which form the actual voltage-controlled current source. Depending on the input signal at the non-inverting input (+) or at the inverting input (-), the
Transistoren T2a und T2b mehr oder weniger aufgesteuert, so daß an deren Ausgängen sich unterschiedliche Ströme einstellen, deren Summe den Eingangsstrom Iref bildet. In Reihe mit dem Transistor T2a bzw. T2b ist ein Transistor T3 bzw. T4 geschaltet, wobei beide über den Eingang E ein- oder ausschaltbar sind.An dem Ausgang des Transistors T3 bzw. T4 ist jeweils ein Transistor T5 bzw. T6 angeschlossen, wobei beide Transistoren mit der Betriebsspannung Udd verbunden sind. Die beiden Transistoren T5 und T6 bilden eine Stromspiegelschaltung zur Bildung der arithmetischen Differenz der beiden Teilströme. An der Konstantstromquelle Tl ist ein weiterer Transistor T7 angeschlossen, der von einer Referenzspannungsquelle Us steuerbar ist. Mit Hilfe des Transistors T7 ist es möglich, den, den beiden Transistoren T3 und T4 der spannungsgesteuerten Stromquelle zur Verfügung stehenden Konstantstrom Iref zu verändern, d. h. zu verringern, und zwar in Abhängigkeit von der Höhe der Referenzspannung Us.Transistors T2a and T2b more or less turned on, so that different currents are set at their outputs, the sum of which forms the input current Iref. A transistor T3 or T4 is connected in series with the transistor T2a or T2b, both of which can be switched on or off via the input E. A transistor T5 or T6 is connected to the output of the transistor T3 or T4, respectively both transistors are connected to the operating voltage Udd. The two transistors T5 and T6 form a current mirror circuit for forming the arithmetic difference between the two partial currents. Another transistor T7, which can be controlled by a reference voltage source Us, is connected to the constant current source T1. With the help of the transistor T7, it is possible to change the constant current Iref available to the two transistors T3 and T4 of the voltage-controlled current source, i. H. to decrease, depending on the level of the reference voltage Us.
Die Zelle Z kann auch einen anderen Schaltungsaufbau aufweisen, wobei jedoch die Eingangs- und Ausgangsbedingen gemäß der Schaltungsanordnung in Fig. 2 erhalten bleiben. So ist es beispielsweise möglich, die Transistoren T2a bzw. T2b nach den. Transistoren T3 bzw. T4 in Reihe zu schalten. Ebenso ist denkbar, die beiden Stromausgänge getrennt herauszuführen (in diesem Fall ist für jeden Zweig ein gesonderter Transistor mit der Funktion des Transistors T7 vorzusehen) . Anstelle der Stromspiegelschaltung T5/T6 kann auch eine Phasenumkehr- und Addierstufe oder ein "folded cascode circuit" treten.The cell Z can also have a different circuit structure, but the input and output conditions according to the circuit arrangement in FIG. 2 are retained. So it is possible, for example, to transistors T2a and T2b. To connect transistors T3 and T4 in series. It is also conceivable to route the two current outputs separately (in this case, a separate transistor with the function of transistor T7 must be provided for each branch). Instead of the current mirror circuit T5 / T6, a phase inversion and adding stage or a “folded cascode circuit” can also occur.
Es ist auch möglich, zwei Konstantstromquellen bereitzustellen. In diesem Fall wird die Konstantstromquelle Tl durch zwei Transistoren ersetzt, welche jeweils den halben Konstantstrom Iref erzeugen. Hier kann es angebracht sein, die Ausgänge der beiden Transistoren der Konstantstromquellen, die jeweils an einem Transistor T2a bis T2b angeschlossen sind, durch ein passives oder aktives Netzwerk miteinander zu verbinden. Hierdurch wird eine Vergrößerung des linearen Bereichs erreicht.It is also possible to provide two constant current sources. In this case, the constant current source T1 is replaced by two transistors, each of which generates half the constant current Iref. Here it may be appropriate to use the outputs of the to connect the two transistors of the constant current sources, which are each connected to a transistor T2a to T2b, by a passive or active network. As a result, the linear area is enlarged.
Werden zwei gesteuerte Stromausgänge vorgesehen, so ist anstelle der Schaltung zur Bildung der arithmetischen Differenz der Ausgangsströme T5/T6 eine Schaltung zur Bildung einer Stromquelle mit symmetrischen Ausgängen notwendig. Durch diese Maßnahme werden hohe Unterdrückungswerte für den Gleichtakt- und Betriebsspannungsdurchgriff erreicht, dabei entsteht jedoch der Nachteil einer symmetrischen Ausgangsarithmetik, nämlich daß die direkte Wählbarkeit der Gleichtaktlage der Ausgangsdifferenzspannung Ua (Fig. 1) durch äußere angelegte Potentiale verlorengeht.If two controlled current outputs are provided, a circuit for forming a current source with symmetrical outputs is necessary instead of the circuit for forming the arithmetic difference between the output currents T5 / T6. This measure achieves high suppression values for the common mode and operating voltage penetration, but this has the disadvantage of a symmetrical output arithmetic, namely that the direct selectability of the common mode position of the output differential voltage Ua (FIG. 1) is lost due to external potentials.
Wie in Fig. 3 gezeigt, lassen sich eine Vielzahl von Zellen ZI bis Zx, wie sie in Fig. 2 erläutert sind, parallel schalten, wobei diese zusammen einen Verstärker V bilden. Sämtliche gleichnamige Eingänge (+) bzw. (-) der Zellen ZI bis Zx sind zusammenfaßt, ebenso sind sämtliche Ausgänge auf den gemeinsamen Ausgang out geführt. Die Zuführung von Masse (GND) , der Versorgungsspannung Udd und der Referenzspannung Un für die Konstantstromquelle ist ebenfalls gemeinsam. DieAs shown in FIG. 3, a multiplicity of cells ZI to Zx, as explained in FIG. 2, can be connected in parallel, which together form an amplifier V. All inputs (+) or (-) of the same name of cells ZI to Zx are combined, and all outputs are also routed to the common output out. The supply of ground (GND), the supply voltage Udd and the reference voltage Un for the constant current source is also common. The
Referenzspannung Us wird ebenfalls sämtlichen Zellen zugeführt, sie dient bekanntlich zur Steuerung des Transistors T7 gemäß Fig. 2.Reference voltage Us is also supplied to all cells; it is known to control transistor T7 according to FIG. 2.
An dem invertierenden Eingang (-) kann eine Spannungsquelle Sl und an dem nicht invertierenden Eingang (+) kann eine weitere Spannungsquelle S2 angeschlossen sein, wobei am Ausgang out des Verstärkers ein Ausgangsstrom fließt, dessen Größe abhängig ist von der an den beiden Eingängen (+) und (-) angelegten Eingangsspannung.A voltage source S1 can be connected to the inverting input (-) and a further voltage source S2 can be connected to the non-inverting input (+), an output current flowing at the output out of the amplifier, the magnitude of which depends on that at the two inputs (+ ) and (-) applied input voltage.
Jede Zelle Z weist einen eigenen Steuereingang E auf, hierdurch ist es möglich, in Abhängigkeit von den Signalen an den 27362 -,Each cell Z has its own control input E, which makes it possible, depending on the signals to the 27362 -,
Eingängen El bis Em Zellen Z hinzu- bzw. abzuschalten, wodurch zusätzlich zur Veränderung der Referenzspannung Us ein unterschiedliches Verstärkungsverhalten des Verstärkers steuerbar ist.Inputs El to Em switch cells Z on or off, as a result of which a different amplification behavior of the amplifier can be controlled in addition to changing the reference voltage Us.
In Fig. 4 wird eine Schaltungsanordnung gezeigt, welche unter Verwendung des Verstärkers gemäß Fig. 3 eine Verstärkungsschal tung zeigt, welche mehrere Eingangsverstärker El bis En und einen Lastverstärker LV aufweist, wobei die einzelnen Elemente durch die Verstärker V gemäß Fig. 3 gebildet werden. Sämtliche Ausgänge out der Verstärker El bis En und des Lastverstärkers Lv sind miteinander verbunden und über eine Pufferstufe B und einen Widerstand Rl an dem invertierenden Eingang (-) des Lastverstärkers LV angeschlossen. Durch die mit den Ausgängen der Verstärker El bis En und LV eingangsmäßig verbundenen Pufferstufe B kann deren Ausgangssignal A, welches das Ausgangssignal der Verstärkerschaltung ist, belastet werden, ohne daß das Gegenkopplungssignal für den Lastverstärker Lv beeinflußt wird.FIG. 4 shows a circuit arrangement which, using the amplifier according to FIG. 3, shows an amplification circuit which has a plurality of input amplifiers El to En and a load amplifier LV, the individual elements being formed by the amplifiers V according to FIG. 3. All outputs out of the amplifiers El to En and the load amplifier Lv are connected to one another and are connected to the inverting input (-) of the load amplifier LV via a buffer stage B and a resistor R1. The buffer stage B, which is connected at the input to the outputs of the amplifiers El to En and LV, enables their output signal A, which is the output signal of the amplifier circuit, to be loaded without influencing the negative feedback signal for the load amplifier Lv.
Die Zusammenschaltung der Eingangsverstärker El bis En und des Leitungsverstärkers LV, wobei der Ausgang sämtlicher Verstärke unmittelbar bzw. mittelbar mit dem invertierenden Eingang (-) des Lastverstärkers LV verbunden ist, wodurch ein Gegenkopp- lungseffekt entsteht, entspricht im Prinzip in ihrer Wirkungs¬ weise gemäß der Schaltungsanordnung, wie sie in Fig. 1 gezeigt und erläutert ist. Die Eingänge El bis Em der einzelnen Ver¬ stärker sind mit jeweils einem fest zugeordneten Adreßdecoder AK verbunden, welcher an einem gemeinsamen Adreßbus AD ange- schlössen ist. Über den Adreßbus ist nicht nur jeder einzelne Verstärker E bzw. Lv sondern in demselben auch noch jede ein¬ zelne Zelle Z ansteuerbar, so daß über den Adreßbus AD eine Zu und Abschaltung einzelner Zellen innerhalb der Verstärker mög¬ lich ist.The interconnection of the input amplifiers El to En and the line amplifier LV, the output of all the amplifiers being directly or indirectly connected to the inverting input (-) of the load amplifier LV, as a result of which a negative feedback effect corresponds in principle in accordance with their mode of operation the circuit arrangement as shown and explained in FIG. 1. The inputs E1 to Em of the individual amplifiers are each connected to a permanently assigned address decoder AK, which is connected to a common address bus AD. Not only can each individual amplifier E or Lv be controlled via the address bus, but also each individual cell Z in the same, so that individual cells within the amplifier can be switched on and off via the address bus AD.
Die Referenzspannungsquellen Usl bis Usn und Usv können Span¬ nungen unterschiedlicher Höhe liefern. Ebenso können die Ein¬ gänge der Eingangsverstärker El bis En entweder mit unter- schiedlichen Signalspannungsquellen oder auch mit einer gemeinsamen Spannungsquelle verbunden sein.The reference voltage sources Usl to Usn and Usv can supply voltages of different levels. Likewise, the inputs of the input amplifiers El to En can either be different signal voltage sources or also be connected to a common voltage source.
Die Steuersignale auf dem Adreßbus AD können von einer nicht gezeigten Steuereinrichtung erzeugt werden, welche sich auf dem gleichen Substrat wie die Verstärker gemäß Fig. 4 befinden kann.The control signals on the address bus AD can be generated by a control device, not shown, which can be located on the same substrate as the amplifier according to FIG. 4.
Die Aufgabe der Pufferstufe B besteht darin, das Steuersignal für den Eingang des Lastverstärkers LV unabhängig von der Bela¬ stung des Ausgangs A zu halten. Bisher wurde davon ausgegangen, daß das Ausgangssignal sämtlicher Elemente E und L bzw. El bis En und Lv direkt oder indirekt dem invertierenden Eingang (-) des Lastelements L bzw. des Lastverstärkers Lv zugeführt wurde. Es muß nicht besonders darauf hingewiesen werden, daß beiThe task of the buffer stage B is to keep the control signal for the input of the load amplifier LV independent of the load on the output A. So far it has been assumed that the output signal of all elements E and L or El to En and Lv has been supplied directly or indirectly to the inverting input (-) of the load element L or the load amplifier Lv. It goes without saying that
Verwendung einer dazwischengeschalteten Schaltungsanordnung zur Signalumkehr der nicht invertierende Eingang (+) des Lastelements L bzw. Lastverstärkers Lv beschaltet werden muß. In jedem Fall muß die Beschaltung derart erfolgen, daß eine Gegenkopplung erreicht wird.Using an intermediate circuit arrangement for signal reversal, the non-inverting input (+) of the load element L or load amplifier Lv must be connected. In any case, the wiring must be such that negative feedback is achieved.
Die Werte der Spannungsverstärkungen eines Verstärkers gemäß Fig. 4 entspricht dem Verhältnis der Zahl der aktiv geschalteten Zellen Z der Eingangsverstärker E zur Zahl der aktiv geschalteten Zellen Z des Lastverstärkers LV bewertet mit dem Übertragungswert des reellwertigen oder komplexen Gegenkopplungsnetzwerkes R1/R2.4 corresponds to the ratio of the number of actively switched cells Z of the input amplifier E to the number of actively switched cells Z of the load amplifier LV evaluated with the transmission value of the real or complex negative feedback network R1 / R2.
Da die Geometrien im Layout aufgrund der leichten Ausdiffusion der Strukturen nicht exakt den elektrisch wirksamen Strukturen entsprechen, kann durch die Verwendung von Zellen ein Ausgleich in gewissen Grenzen erreicht werden. Die Zellen Z werden auf dem Substrat in wechselnder Folge seitenrichtig und seitenverkehrt angeordnet, wodurch sich die Auswirkungen möglicher Gradienten von Kennparametern in den einzelnen, aus den Zellen Z gebildeten Verstärkerelementen V aufheben. Elektrisch ergeben sich durch diese Maßnahme keine Unterschiede. Die Spannung Ux, welche am nicht invertierenden Eingang (+) und an einem, mit dem invertierenden (-) Eingang des Lastverstär¬ kers Lv verbundenen Widerstand R2 angeschlossen ist und das Ge- genpotential für die mit den Eingängen (-) und (+) der Ein¬ gangsverstärker El bis En verbundenen Signalquellen Sll, S21 bis Sin und S2n bildet, wird zur Einstellung des Arbeitspunktes der in Fig. 4 gezeigten Verstärkeranordnung benutzt.Since the geometries in the layout do not exactly correspond to the electrically effective structures due to the slight diffusion of the structures, the use of cells can achieve a balance within certain limits. The cells Z are arranged on the substrate in an alternating sequence in the correct direction and in the opposite direction, as a result of which the effects of possible gradients of identification parameters in the individual amplifier elements V formed from the cells Z are canceled. This measure does not result in any electrical differences. The voltage Ux which is connected to the non-inverting input (+) and to a resistor R2 connected to the inverting (-) input of the load amplifier Lv and the counter potential for those connected to the inputs (-) and (+) the input amplifier El to En forms connected signal sources S11, S21 to Sin and S2n, is used to set the operating point of the amplifier arrangement shown in FIG.
Als Spannungsquelle für die Erzeugung der Spannung Ux wird eine gemäß Fig. 5 modifizierte Zelle Z (Fig. 2) verwendet. Diese weist eine Konstantstromquelle in Form des Transistors Tl auf, welcher von der Spannung Un gesteuert wird. Der Konstantstrom Iref wird in bereits beschriebener Weise den Transistoren T2a und T2b zugeführt, die jedoch in diesem Fall nicht mit denA cell Z modified according to FIG. 5 (FIG. 2) is used as the voltage source for generating the voltage Ux. This has a constant current source in the form of the transistor T1, which is controlled by the voltage Un. The constant current Iref is supplied to the transistors T2a and T2b in the manner already described, but in this case not with the
Steuereingängen verbunden sind. Bei den beiden Transistoren T2a und T2b sind jeweils Ausgang mit Steuereingang verbunden. Wird von einem einheitlichen Zellenaufbau ausgegangen, so sind die in Fig. 5 nicht gezeigten Steuertransistoren T3 und T4 derart beschaltet, daß sie sich ständig im leitenden Zustand befinden. Die Stromspiegelschaltung der Zelle Z (Fig. 2) bestehend aus den beiden Transistoren T5 und T6 wurde entsprechend abgeän¬ dert, indem die beiden Eingänge der Transistoren T5 und T6 zu¬ sätzlich miteinander verbunden sind. Die gesamte Schaltung wirkt als Spannungsfolgerstufe, wobei sich am Knoten K dieControl inputs are connected. The two transistors T2a and T2b each have an output connected to a control input. If a uniform cell structure is assumed, the control transistors T3 and T4 (not shown in FIG. 5) are connected in such a way that they are always in the conductive state. The current mirror circuit of cell Z (FIG. 2) consisting of the two transistors T5 and T6 was modified accordingly by additionally connecting the two inputs of the transistors T5 and T6. The entire circuit acts as a voltage follower stage, with the node K at
Spannung Ux einstellt, die zur Arbeitspunkteinstellung bei der Schaltungsanordnung gemäß Fig. 4 benutzt wird. Bei den Transi¬ storen T2a, T2b, T5 und T6 stellen sich gleiche Strom- und Spannungsverhältnisse ein. Sets voltage Ux, which is used for setting the operating point in the circuit arrangement according to FIG. 4. The same current and voltage conditions are established in the transistors T2a, T2b, T5 and T6.

Claims

P A T E N T A N S P R Ü C H E : PATENT CLAIMS:
1. Schaltungsanordnung für einen für einen Verstärker, welcher mindestens aus einem, auf einem Substrat aufgebrachten Spannungs-Verstärker, bestehend aus einer Konstantstromquelle und zwei nachgeschalteten differenzspannungsgesteuerten Transistoren, gebildet wird, an deren Steuereingang der invertierende bzw. der nicht invertierende Eingang und an deren beiden Ausgängen eine Schaltung zur Bildung der arithmetischen Differenz der Ausgangsströme der beiden differenzspannungsgesteuerten Transistoren angeschlossen ist, dadurch gekennzeichnet, daß an der Konstantstromquelle (Tl) ein weiterer Transistor (T7) angeschlossen ist, durch welchen der Ausgangsstrom der Konstantstromquelle (Tl) durch eine Spannungsquelle (Us) beeinflußbar ist, daß an den Ausgängen der differenzspannungsgesteuerten Transistoren (T2a, T2b) eine Stromspiegelschaltung (T5, T6) zur Bildung der arithmetischen Differenz der Ausgangsströme angeschlossen ist, und daß die Elemente dieser Schaltungsanordnung (Tl, T2a, T2b, T5, T6, T7) zusammen eine Zelle (Z) bilden, welche durch ein binäres Signal ein- und ausschaltbar ist. 1.Circuit arrangement for an amplifier which is formed from at least one voltage amplifier mounted on a substrate, consisting of a constant current source and two downstream differential voltage controlled transistors, at the control input of which the inverting or the non-inverting input and at the two of which Outputs a circuit for forming the arithmetic difference of the output currents of the two differential voltage controlled transistors is connected, characterized in that a further transistor (T7) is connected to the constant current source (Tl), through which the output current of the constant current source (Tl) by a voltage source (Us ) can be influenced that a current mirror circuit (T5, T6) is connected to the outputs of the differential voltage controlled transistors (T2a, T2b) to form the arithmetic difference of the output currents, and that the elements of this circuit arrangement (Tl, T 2a, T2b, T5, T6, T7) together form a cell (Z) which can be switched on and off by a binary signal.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Schaltung zur Bildung der arithmetischen Differenz der Ausgangsströme als Phasenumkehr- und Addierstufe ausgebildet ist.2. Circuit arrangement according to claim 1, characterized in that the circuit for forming the arithmetic difference of the output currents is designed as a phase inversion and adding stage.
3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Schaltung zur Bildung der arithmetischen Differenz der Ausgangsströme als "folded cascode" ausgebildet ist.3. Circuit arrangement according to claim 1, characterized in that the circuit for forming the arithmetic difference of the output currents is designed as a "folded cascode".
4. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Konstantstromquelle aus zwei Transistoren, welche jeweils den halben Konstantstrom erzeugen, gebildet ist, wobei an dem einen Transistor der eine und an dem anderen Transistor der andere differenzspannungsgesteuerte Transistor angeschlossen ist.4. Circuit arrangement according to claim 1, characterized in that the constant current source is formed from two transistors, each of which generates half the constant current, with one transistor and the other transistor the other differential voltage controlled transistor being connected.
5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Ausgänge der beiden Transistoren der5. Circuit arrangement according to claim 4, characterized in that the outputs of the two transistors
Konstantstromquelle durch ein passives oder aktives Netzwerk miteinander verbunden sind.Constant current source are connected to each other by a passive or active network.
6. Schaltungsanordnung nach einem der Ansprüche 1, 4 oder 5, dadurch gekennzeichnet, daß an den Ausgängen der beiden differenzspannungsgesteuerten Transistoren eine Schaltung zur Bildung einer Stromquelle mit symmetrischen Ausgängen anstelle einer Schaltung zur Bildung der arithmetischen Differenz der Ausgangsströme angeschlossen ist.6. Circuit arrangement according to one of claims 1, 4 or 5, characterized in that a circuit for forming a current source with symmetrical outputs instead of a circuit for forming the arithmetic difference of the output currents is connected to the outputs of the two differential voltage-controlled transistors.
7. Schaltungsanordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß zwischen die Konstantstromquelle (Tl) und die differenzspannungsgesteuerten Transistoren (T2a, T2b) ein bzw. zwischen die Konstantstromquelle (Tl) bzw. zwischen jeweils einen der beiden Transistoren der Konstantstromquellen und der jeweiligen differenzspannungsgesteuerten Transistor (T2a bzw.T2b) jeweils ein Transistor (T3, T4) eingeschleift ist, wobei der bzw. die beiden Transistoren (T3, T4) durch ein binäres7. Circuit arrangement according to one of claims 1 to 6, characterized in that between the constant current source (Tl) and the differential voltage controlled transistors (T2a, T2b) or between the constant current source (Tl) or between In each case one of the two transistors of the constant current sources and the respective differential voltage-controlled transistor (T2a or T2b), a transistor (T3, T4) is looped in, the two or more transistors (T3, T4) being connected by a binary one
Signal ein- oder ausschaltbar ist bzw. gemeinsam ein- oder ausschaltbar sind.Signal can be switched on or off or can be switched on or off together.
8. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, daß jeweils ein steuerbarer Transistor (T3, bzw. T4) dem betreffenden differenzspannungsgesteuerten Transistor (T2a bzw. T2b) nachgeschaltet ist.8. Circuit arrangement according to claim 7, characterized in that in each case a controllable transistor (T3 or T4) is connected downstream of the relevant differential voltage controlled transistor (T2a or T2b).
9. Schaltungsanordnung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß jeweils eine Vielzahl von ein- und ausgangsmäßig parallel geschalteten Zellen (Z) einen Eingangsverstärker (El bis En) bzw. einen Lastverstärker (Lv) bilden, wobei jede Zelle (Z) für sich ein- und ausschaltbar ist.9. Circuit arrangement according to one of claims 1 to 8, characterized in that in each case a plurality of input and output cells connected in parallel (Z) form an input amplifier (El to En) or a load amplifier (Lv), each cell (Z ) can be switched on and off.
10. Schaltungsanordnung nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, daß die Ausgänge sämtlicher Verstärker (El bis En, Lv) miteinander verbunden und unmittelbar oder mittelbar gegenkopplungsmäßig mit einem Eingang des Lastverstärkers (Lv) verbunden sind.10. Circuit arrangement according to one of the preceding claims, characterized in that the outputs of all the amplifiers (El to En, Lv) are connected to one another and are directly or indirectly connected in negative feedback to an input of the load amplifier (Lv).
11. Schaltungsanordnung nach einem der vorangegangenen11. Circuit arrangement according to one of the preceding
Ansprüche dadurch gekennzeichnet, daß an den Ausgängen sämtlicher Verstärker (El bis En, Lv) eine gemeinsame Pufferstufe (B) angeschlossen ist. Claims characterized in that a common buffer stage (B) is connected to the outputs of all amplifiers (El to En, Lv).
12. Schaltungsanordnung nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß die durch ein binäres Signal steuerbare Zelle (Z) mit dem Ausgang eines verstärkerindividuellen Adreßdecoders (AK1 bis AKn, AK1) verbunden ist.12. Circuit arrangement according to one of claims 1 to 11, characterized in that the cell (Z) controllable by a binary signal is connected to the output of an amplifier-specific address decoder (AK1 to AKn, AK1).
13. Schaltungsanordnung nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, daß die durch eine Spannungsquelle (Us) steuerbaren Transistoren (T7) einer Zelle von einer gemeinsamen verstärkerindividuellen Spannungsquelle steuerbar sind.13. Circuit arrangement according to one of claims 1 to 12, characterized in that the transistors (T7) of a cell which can be controlled by a voltage source (Us) can be controlled by a common amplifier-specific voltage source.
14. Schaltungsanordnung nach einem der Ansprüche 1 b^s 13, dadurch gekennzeichnet, daß auf dem Substrat die Dünnschichtschaltung einer benachbarten Zelle (Z) jeweils spiegelbildlich angebracht ist.14. Circuit arrangement according to one of claims 1 b ^ s 13, characterized in that the thin-film circuit of an adjacent cell (Z) is in each case mounted in mirror image on the substrate.
15. Schaltungsanordnung nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, daß das Gegenpotential der an den Eingängen der Eingangsverstärker (El bis En) angeschlossenen Signalquellen (Sll, S21 bis Sin, S2n) durch eine Spannungsquelle (Ux) gebildet wird, welche direkt an dem nicht invertierenden (+) Eingang des Lastenverstärkers (LV) angeschlossen ist und das Gegenpotential für den invertierenden Eingang (-) des Lastverstärkers (Lv) bildet und zur Einstellung des Arbeitspunktes der gesamten Verstärkeranordnung (El bis En, Lv) verwendet wird.15. Circuit arrangement according to one of claims 1 to 14, characterized in that the counter potential of the signal sources (Sll, S21 to Sin, S2n) connected to the inputs of the input amplifiers (El to En) is formed by a voltage source (Ux) which is direct is connected to the non-inverting (+) input of the load amplifier (LV) and forms the counter potential for the inverting input (-) of the load amplifier (Lv) and is used to set the operating point of the entire amplifier arrangement (El to En, Lv).
16. Schaltungsanordnung nach den Ansprüche 1 bis 15, dadurch gekennzeichnet, daß die Spannungsquelle (Ux) durch eine abgewandelte Zelle (Z) gebildet wird, welche als Spannungsfolgerstufe arbeitet. 16. Circuit arrangement according to claims 1 to 15, characterized in that the voltage source (Ux) is formed by a modified cell (Z) which works as a voltage follower stage.
PCT/DE1994/000547 1993-05-18 1994-05-12 Circuitry for amplifier WO1994027362A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19934316552 DE4316552A1 (en) 1993-05-18 1993-05-18 Circuit arrangement for a voltage amplifier
DEP4316552.4 1993-05-18

Publications (1)

Publication Number Publication Date
WO1994027362A1 true WO1994027362A1 (en) 1994-11-24

Family

ID=6488343

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1994/000547 WO1994027362A1 (en) 1993-05-18 1994-05-12 Circuitry for amplifier

Country Status (2)

Country Link
DE (1) DE4316552A1 (en)
WO (1) WO1994027362A1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1986007215A1 (en) * 1985-05-28 1986-12-04 Wolfson Microelectronics Limited Improvements in or relating to transconductors
DE4101577A1 (en) * 1991-01-21 1992-07-23 Halbleiterwerk Frankfurt Gmbh Transconductance amplifier, e.g. for variable limit frequency filter - has seven current mirrors and two PNP input transistors providing inverting and non=inverting inputs

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4267519A (en) * 1979-09-18 1981-05-12 Rca Corporation Operational transconductance amplifiers with non-linear component current amplifiers
JP2598074B2 (en) * 1988-03-19 1997-04-09 富士通株式会社 Operational amplifier
US4897612A (en) * 1988-05-09 1990-01-30 National Semiconductor Corporation Operational transconductance amplifier with improved current source capability
EP0451378A1 (en) * 1990-04-10 1991-10-16 Hewlett-Packard Limited FET amplifying circuits and methods of operation
JP2968826B2 (en) * 1990-08-31 1999-11-02 富士通株式会社 Current mirror type amplifier circuit and driving method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1986007215A1 (en) * 1985-05-28 1986-12-04 Wolfson Microelectronics Limited Improvements in or relating to transconductors
DE4101577A1 (en) * 1991-01-21 1992-07-23 Halbleiterwerk Frankfurt Gmbh Transconductance amplifier, e.g. for variable limit frequency filter - has seven current mirrors and two PNP input transistors providing inverting and non=inverting inputs

Also Published As

Publication number Publication date
DE4316552A1 (en) 1994-11-24

Similar Documents

Publication Publication Date Title
DE102009054113B4 (en) Process, voltage and temperature control for high-gain, high-gain, variable-gain and low-power MOSFET resistors
DE3874974T2 (en) CMOS POWER OPERATIONAL AMPLIFIER.
EP0529119B1 (en) Monolithic integrated amplifier with digital gain control
DE68927535T2 (en) amplifier
DE69216626T2 (en) Power amplifier with signal-dependent quiescent current setting
DE60217504T2 (en) AMPLIFIER WITH VARIABLE GAIN FOR AN OPEN REGULATORY CIRCUIT USING A REPLICATOR AMPLIFIER CELL
DE69023061T2 (en) Buffer amplifier with low output resistance.
DE102005054216B4 (en) Output stage, amplifier control loop and use of the output stage
DE69118693T2 (en) Differential amplifier arrangement
DE69020266T2 (en) Fast responding differential amplifier with an input capability over the entire supply voltage range.
DE102005022337A1 (en) Voltage controlled current source
DE1901804B2 (en) STABILIZED DIFFERENTIAL AMPLIFIER
EP0939494B1 (en) Circuit arrangement with current type digital to analogue converters
DE3835499A1 (en) CIRCUIT ARRANGEMENT FOR ADJUSTING THE AMPLITUDE OF A SIGNAL
DE10053914C2 (en) Digital / analog converter with programmable amplification
DE3832448A1 (en) MEASURING AMPLIFIER WITH PROGRAMMABLE AMPLIFICATION
EP1336136B1 (en) Method for adjusting a bgr circuit
EP0897143B1 (en) Band gap reference voltage source and method for its operation
EP0763916B1 (en) Receiver circuit with constant input impedance
DE112004002703T5 (en) Driver circuit
DE19533768C1 (en) Current sourcing circuit with cross current regulation esp. for CMOS circuit
DE2631916A1 (en) POLARIZATION ARRANGEMENT FOR DIFFERENTIAL AMPLIFIER
EP0237086B1 (en) Current mirror circuit
DE60133068T2 (en) DIFFERENTIALLY ARRANGED TRANSISTOR PAIR WITH MEDIUM FOR THE DEGENERATION OF TRANSCONDUCTANCE
EP1101279A1 (en) Amplifier output stage

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase