DE4316552A1 - Circuit arrangement for a voltage amplifier - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung für einen, auf einem Substrat aufgebrachten Spannungs-Verstärker in unter Verwendung einer differenzspannungsgesteuerten, zwei Stromquel­ lenausgänge aufweisenden Stromquelle mit einem invertierenden und einem nicht invertierenden Eingang und daran angeschlos­ sener Stromspiegelschaltung.The invention relates to a circuit arrangement for a a voltage-applied voltage amplifier in below Using a differential voltage controlled, two current source current outputs with an inverting and a non-inverting input and connected to it its current mirror circuit.

Eine differenzspannungsgesteuerte Stromquelle mit nachge­ schaltete Stromspiegelschaltung ist bereits bekannt. So wird in der DE-OS 41 01 577 ein Transkonduktanzverstärker beschrieben, der vorzugsweise als integrierte Schaltung in Form eines Operationsverstärkers realisiert wird. Transkonduktanz­ verstärker werden beispielsweise bei Filterschaltungen mit einstellbarer Grenzfrequenz, Generatorschaltungen und Ver­ stärkerschaltungen mit einstellbarer Verstärkung verwendet. Der bekannte Transkonduktanzverstärker weist einen erweiterten Aussteuerbereich auf.A differential voltage controlled current source with nachge switched current mirror circuit is already known. So will in DE-OS 41 01 577 a transconductance amplifier described, which is preferably in the form of an integrated circuit an operational amplifier is realized. Transconductance amplifiers are used for example in filter circuits adjustable cut-off frequency, generator circuits and Ver amplifier circuits with adjustable gain are used. Of the known transconductance amplifier has an expanded Control range on.

Die Aufgabe der Erfindung besteht nun darin, einen Spannungs- Verstärker unter Verwendung einer differenzspannungsgesteuerten Stromquelle anzugeben, welcher ebenfalls einen weiten linearen Aussteuerbereich aufweist, jedoch einen vergleichsweise geringeren schaltungstechnischen Aufwand benötigt.The object of the invention is now to provide a voltage Amplifier using a differential voltage controlled Specify current source, which is also a wide linear Actuation range has, however, a comparative less circuitry required.

Diese Aufgabe wird dadurch gelöst, daß eine erste, als Ein­ gangselement wirkende differenzspannungsgesteuerte Stromquelle und eine zweite, als Lastelement wirkende, differenzspannungs­ gesteuerte Stromquelle vorgesehen ist, daß die beiden Strom­ quellenausgänge der beiden Elemente jeweils mit einer element­ individuellen Schaltung zur Bildung der arithmetischen Differenz der Ausgangsströme verbunden sind und daß der Ausgang der einen Schaltung mit dem Ausgang der anderen Schaltung verbunden und am nicht invertierenden Eingang des Lastelements unmittelbar oder mittelbar angeschlossen ist.This object is achieved in that a first, as an differential voltage controlled current source and a second differential voltage acting as a load element controlled current source is provided that the two current  source outputs of the two elements each with one element individual circuit to form the arithmetic Difference in the output currents are connected and that the output one circuit with the output of the other circuit connected and at the non-inverting input of the load element is connected directly or indirectly.

Gemäß der Erfindung wirkt das Eingangselement als differenz­ spannungsgesteuerte Stromquelle und das Lastelement als aktive Widerstandsnachbildung. Bei einer Differenzspannung am Eingang des Eingangselements fließt aus dem Ausgang der dazugehörigen Schaltung zur Bildung der arithmetischen Differenz der Ausgangsströme ein entsprechender Strom, der aufgrund des Schaltungszwangs an dem Ausgang der Schaltung zur Bildung der arithmetischen Differenz der Ausgangsströme des Lastelements aufgenommen wird. Damit dies erreicht wird, muß sich über das Ausgangspotential der Stromquellenausgänge am invertierenden Eingang des Lastelements bezogen auf den nicht invertierenden Eingang des Lastelements eine Differenzspannung einstellen.According to the invention, the input element acts as a difference voltage controlled current source and the load element as active Resistance simulation. With a differential voltage at the input of the input element flows from the output of the associated one Circuit for forming the arithmetic difference of the Output currents a corresponding current, which is due to the Circuit forced at the output of the circuit to form the arithmetic difference of the output currents of the load element is recorded. In order for this to be achieved, Output potential of the current source outputs at the inverting Input of the load element related to the non-inverting Set a differential voltage at the input of the load element.

Eine Weiterbildung der Erfindung besteht darin, daß die span­ nungsgesteuerte Stromquelle und die Schaltung zur Bildung der arithmetischen Differenz der Ausgangsströme zusammen eine Zelle bilden.A further development of the invention is that the span voltage controlled current source and the circuit for forming the arithmetic difference of the output currents together a cell form.

Eine vorteilhafte Weiterbildung der Erfindung besteht auch darin, daß jeweils eine Vielzahl von parallel geschalteten Zel­ len einen Eingangsverstärker bzw. einen Lastverstärker bilden.An advantageous development of the invention also exists in that in each case a plurality of Zel len form an input amplifier or a load amplifier.

Im Aufbau sind sich die Eingangs- und Lastverstärker völlig gleich, sie bestehen jeweils aus einer Vielzahl von Zellen, die ihrerseits ausgangsmäßig parallel geschaltet sind. Die Ausgänge der Eingangsverstärker und des Lastverstärkers sind ebenfalls miteinander verbunden, wobei das gemeinsame Ausgangssignal wie­ derum dem nicht invertierenden Eingang des Lastverstärkers zu­ geführt werden, wodurch eine Gegenkopplungswirkung entsteht. In construction, the input and load amplifiers are complete alike, they each consist of a multitude of cells that are in turn connected in parallel in terms of output. The exits the input amplifier and the load amplifier are also interconnected, the common output signal like around the non-inverting input of the load amplifier be performed, which creates a negative feedback effect.  

Die Erfindung wird anhand eines Ausführungsbeispiels näher er­ läutert, welches in der Zeichnung dargestellt ist.The invention is based on an exemplary embodiment, he clarifies which is shown in the drawing.

Es zeigt:It shows:

Fig. 1 eine Schaltungsanordnung eines Eingangs- und eines Last­ elements, die gemäß der Erfindung miteinander verbunden sind, Fig. 1 shows a circuit arrangement of an input element and a load of the invention are connected to each other according to,

Fig. 2 die Schaltungsanordnung einer Zelle, Fig. 2 shows the circuit arrangement of a cell,

Fig. 3 die Schaltungsanordnung eines Verstärkers bestehend aus einer Vielzahl von Zellen, Fig. 3 shows the circuit arrangement of an amplifier consisting of a plurality of cells,

Fig. 4 die Schaltungsanordnung eines steuerbaren Verstärkers und Fig. 4 shows the circuit arrangement of a controllable amplifier and

Fig. 5 die Schaltungsanordnung einer modifizierten Zelle zur Erzeugung der Spannung für die Arbeitspunkteinstellung eines steuerbaren Verstärkers. Fig. 5 shows the circuit arrangement of a modified cell for generating the voltage for the operating point setting of a controllable amplifier.

Eine spannungsgesteuerte Stromquelle S1 oder S2 (Fig. 1) be­ steht aus jeweils einer Konstantstromquelle, die durch den Transistor T23 bzw. T33 gebildet wird und zwei, parallel daran angeschlossenen Transistoren T21 und T22 bzw. T31 und T32. Ei­ ner dieser Transistoren, und zwar T21 bzw. T31 ist mit dem nicht invertierenden Eingang (+) und der andere Transistor T22 bzw. T32 mit dem invertierenden Eingang (-) der spannungsge­ steuerten Stromquelle S verbunden. Am Ausgang, und zwar an den beiden Stromquellenausgängen einer spannungsgesteuerten Strom­ quelle S ist eine Stromspiegelschaltung AS angeschlossen. Die Stromspiegelschaltung AS1 ist mit den Ausgängen der spannungs­ gesteuerten Stromquelle S1 und die Stromspiegelschaltung AS2 ist entsprechend mit der spannungsgesteuerten Stromquelle S2 verbunden. A voltage-controlled current source S1 or S2 ( Fig. 1) consists of a constant current source, which is formed by the transistor T23 and T33 and two transistors T21 and T22 or T31 and T32 connected in parallel. Egg ner of these transistors, namely T21 and T31 is connected to the non-inverting input (+) and the other transistor T22 and T32 to the inverting input (-) of the voltage-controlled current source S. At the output, namely at the two current source outputs of a voltage-controlled current source S, a current mirror circuit AS is connected. The current mirror circuit AS1 is connected to the outputs of the voltage-controlled current source S1 and the current mirror circuit AS2 is correspondingly connected to the voltage-controlled current source S2.

Die Stromspiegelschaltung AS1 bzw. AS2 hat die Aufgabe, aus den beiden Ausgangsströmen Il bzw. Ir der spannungsgesteuerten Stromquelle S einen Strom zu bilden, welcher der Differenz der beiden Eingangsströme I an deren Ausgang entspricht.The current mirror circuit AS1 or AS2 has the task of two output currents Il and Ir of the voltage-controlled Current source S to form a current, which is the difference of corresponds to two input currents I at their output.

Die spannungsgesteuerte Stromquelle S1 und die dazugehörige Stromspiegelschaltung AS1 bildet zusammen ein Eingangselement E und die spannungsgesteuerte Stromquelle S2 bildet zusammen mit der Stromspiegelschaltung AS2 ein Lastelement L.The voltage controlled current source S1 and the associated one Current mirror circuit AS1 together forms an input element E. and the voltage controlled current source S2 forms together with the current mirror circuit AS2 a load element L.

Die Ausgänge der beiden Stromspiegelschaltungen AS1 und AS2 sind miteinander verbunden und außerdem am invertierenden Eingang (-) des Lastelements L angeschlossen.The outputs of the two current mirror circuits AS1 and AS2 are connected and also inverting Input (-) of load element L connected.

Der durch die Konstantstromquelle (T23, T33) eingespeiste Strom Iref teilt sich auf die abgehenden Strompfade auf. Die Summe der sich aufteilenden abfließenden Ströme entspricht dem Aus­ gangsstrom Iref. Die gesteuerten Stromquellen (T21 und T22 bzw. T31 und T32) sind in den abgehenden Strompfaden baugleich. Über den Eingang der differenzspannungsgesteuerten Stromquelle kann über eine geeignete Steuergröße die Aufteilung der Ströme Il und Ir in den beiden abgehenden Strompfaden beeinflußt werden. Der funktionelle Zusammenhang zwischen der Aufteilung der Ströme in den abgehenden Strompfaden und der Steuergröße am Steuereingang (+) und (-) hängt von den funktionellen Zu­ sammenhängen der verwendeten gesteuerten Stromquellen in den abgehenden Strompfaden ab.The current fed by the constant current source (T23, T33) Iref is divided into the outgoing current paths. The sum the dividing flowing currents corresponds to the end current Iref. The controlled current sources (T21 and T22 or T31 and T32) are identical in the outgoing current paths. over the input of the differential voltage controlled current source the distribution of the currents Il and Ir can be influenced in the two outgoing current paths. The functional relationship between the division of the Currents in the outgoing current paths and the control variable on Control input (+) and (-) depends on the functional zu correlation of the controlled power sources used in the outgoing current paths.

Bei einer Differenzspannung Ue am Eingangselement E fließt aus deren Stromspiegelschaltung AS1 der dazugehörige Strom IOUT1, der aufgrund des Schaltungszwangs vom Ausgang der Stromspiegel­ schaltung AS2 des Lastelements L aufgenommen wird. Damit dies geeignet gelingt, muß sich über das Ausgangspotential der Aus­ gänge der Stromspiegelschaltung AS1 und AS2 am nicht invertierenden Eingang (+) des Lastelements L bezogen auf den invertierenden Eingang (-) des Lastelements L eine Differenzspannung Ua einstellen. Das Eingangselement E wirkt als differenzspannungsgesteuerte Stromquelle und das Lastelement L als aktive Widerstandsnachbildung.With a differential voltage Ue at the input element E flows out whose current mirror circuit AS1 the associated current IOUT1, which due to the switching requirement from the output of the current mirror circuit AS2 of the load element L is added. So this suitable, must be about the output potential of the off not the current mirror circuit AS1 and AS2 inverting input (+) of the load element L related to the inverting input (-) of the load element L a Set differential voltage Ua. The input element E acts  as a differential voltage controlled current source and that Load element L as active resistance simulation.

In Fig. 2 wird eine spannungsgesteuerte Stromquelle mit nachge­ schalteter Stromspiegelschaltung gezeigt, die in CMOS-Technik, und zwar mit einer Differenzstufe in n-Kanal-Transistoren ausgeführt ist. Die Erfindung ist jedoch auch auf solche Differenzstufen anwendbar, die mit p-Kanal-Transistoren ausgeführt sind. Ebenso ist die Erfindung auch auf andere aktive Bauelemente anwendbar wie beispielsweise, J-FET-, GAS- und bipolare Transistoren.In Fig. 2, a voltage-controlled current source with a downstream current mirror circuit is shown, which is implemented in CMOS technology, with a differential stage in n-channel transistors. However, the invention is also applicable to those differential stages which are designed with p-channel transistors. The invention can also be applied to other active components such as, for example, J-FET, GAS and bipolar transistors.

Die in Fig. 2 gezeigte Zelle Z besteht aus 8 Transistoren, welche folgende Funktion haben:
Der Transistor T1 bildet die Konstantstromquelle, deren Aus­ gangsstrom Iref von der Höhe der angelegten Referenzspannung Un abhängig ist. Der von der Konstantstromquelle T1 gelieferte Strom Iref wird den beiden Transistoren T2a und T2b zugeführt, welche die eigentliche spannungsgesteuerte Stromquelle bilden. In Abhängigkeit von dem Eingangssignal am nicht invertierenden Eingang (+) bzw. am invertierenden Eingang (-) werden die Transistoren T2a und T2b mehr oder weniger aufgesteuert, so daß an deren Ausgängen sich unterschiedliche Ströme einstellen, deren Summe den Eingangsstrom Iref bildet. In Reihe mit dem Transistor T2a bzw. T2b ist ein Transistor T3 bzw. T4 geschaltet, wobei beide über den Eingang E ein- oder ausschaltbar sind. An dem Ausgang des Transistors T3 bzw. T4 ist jeweils ein Transistor T5 bzw. T6 angeschlossen, wobei beide Transistoren mit der Betriebsspannung Udd verbunden sind. Die beiden Transistoren T5 und T6 bilden eine Stromspiegelschaltung zur Bildung der arithmetischen Differenz der beiden Teilströme. An der Konstantstromquelle T1 ist ein weiterer Transistor T7 angeschlossen, der von einer Referenzspannungsquelle Us steuerbar ist. Mit Hilfe des Transistors T7 ist es möglich, den, den beiden Transistoren T3 und T4 der spannungsgesteuerten Stromquelle zur Verfügung stehenden Konstantstrom Iref zu verändern, d. h. zu verringern, und zwar in Abhängigkeit von der Höhe der Referenzspannung Us. The cell Z shown in FIG. 2 consists of 8 transistors, which have the following function:
The transistor T1 forms the constant current source, the output current Iref of which depends on the level of the applied reference voltage Un. The current Iref supplied by the constant current source T1 is fed to the two transistors T2a and T2b, which form the actual voltage-controlled current source. Depending on the input signal at the non-inverting input (+) or at the inverting input (-), the transistors T2a and T2b are turned on more or less, so that different currents are set at their outputs, the sum of which forms the input current Iref. A transistor T3 or T4 is connected in series with the transistor T2a or T2b, both of which can be switched on or off via the input E. A transistor T5 or T6 is connected to the output of the transistor T3 or T4, both transistors being connected to the operating voltage Udd. The two transistors T5 and T6 form a current mirror circuit for forming the arithmetic difference between the two partial currents. Another transistor T7, which can be controlled by a reference voltage source Us, is connected to the constant current source T1. With the help of the transistor T7, it is possible to change the constant current Iref available to the two transistors T3 and T4 of the voltage-controlled current source, that is to say to reduce it, depending on the level of the reference voltage Us.

Die Zelle Z kann auch einen anderen Schaltungsaufbau aufweisen, wobei jedoch die Eingangs- und Ausgangsbedingen gemäß der Schaltungsanordnung in Fig. 2 erhalten bleiben. So ist es beispielsweise möglich, die Transistoren T2a bzw. T2b nach den Transistoren T3 bzw. T4 in Reihe zu schalten. Ebenso ist denkbar, die beiden Stromausgänge getrennt herauszuführen (in diesem Fall ist für jeden Zweig ein gesonderter Transistor mit der Funktion des Transistors T7 vorzusehen). Anstelle der Stromspiegelschaltung T5/T6 kann auch eine Phasenumkehr- und Addierstufe oder ein "folded cascode circuit" treten.The cell Z can also have a different circuit structure, but the input and output conditions according to the circuit arrangement in FIG. 2 are retained. For example, it is possible to connect transistors T2a and T2b in series after transistors T3 and T4. It is also conceivable to route the two current outputs separately (in this case, a separate transistor with the function of transistor T7 must be provided for each branch). Instead of the current mirror circuit T5 / T6, a phase inversion and adding stage or a “folded cascode circuit” can also occur.

Es ist auch möglich, zwei Konstantstromquellen bereitzustellen. In diesem Fall wird die Konstantstromquelle T1 durch zwei Transistoren ersetzt, welche jeweils den halben Konstantstrom Iref erzeugen. Hier kann es angebracht sein, die Ausgänge der beiden Transistoren der Konstantstromquellen, die jeweils an einem Transistor T2a bis T2b angeschlossen sind, durch ein passives oder aktives Netzwerk miteinander zu verbinden. Hierdurch wird eine Vergrößerung des linearen Bereichs erreicht.It is also possible to provide two constant current sources. In this case, the constant current source T1 becomes two Transistors replaced, each half the constant current Generate iref. Here it may be appropriate to use the outputs of the two transistors of the constant current sources, each on a transistor T2a to T2b are connected by a connect passive or active network. This will increase the linear range reached.

Werden zwei gesteuerte Stromausgänge vorgesehen, so ist anstelle der Schaltung zur Bildung der arithmetischen Differenz der Ausgangsströme T5/T6 eine Schaltung zur Bildung einer Stromquelle mit symmetrischen Ausgängen notwendig. Durch diese Maßnahme werden hohe Unterdrückungswerte für den Gleichtakt- und Betriebsspannungsdurchgriff erreicht, dabei entsteht jedoch der Nachteil einer symmetrischen Ausgangsarithmetik, nämlich daß die direkte Wählbarkeit der Gleichtaktlage der Ausgangsdifferenzspannung Ua (Fig. 1) durch äußere angelegte Potentiale verlorengeht.If two controlled current outputs are provided, a circuit for forming a current source with symmetrical outputs is necessary instead of the circuit for forming the arithmetic difference between the output currents T5 / T6. This measure achieves high suppression values for the common mode and operating voltage penetration, but this has the disadvantage of a symmetrical output arithmetic, namely that the direct selectability of the common mode position of the output differential voltage Ua ( FIG. 1) is lost due to external potentials.

Wie in Fig. 3 gezeigt, lassen sich eine Vielzahl von Zellen Z1 bis Zx, wie sie in Fig. 2 erläutert sind, parallel schalten, wobei diese zusammen einen Verstärker V bilden. Sämtliche gleichnamigen Eingänge der Zellen Z1 bis Zx sind zusammenfaßt (+) bzw. (-), ebenso sind sämtliche Ausgänge auf den gemeinsamen Ausgang out geführt. Die Zuführung von Masse (GND), der Versorgungsspannung Udd und der Referenzspannung Un für die Konstantstromquelle ist ebenfalls gemeinsam. Die Referenzspannung Us wird ebenfalls sämtlichen Zellen zugeführt, sie dient bekanntlich zur Steuerung des Transistors T7 gemäß Fig. 2.As shown in FIG. 3, a multiplicity of cells Z1 to Zx, as explained in FIG. 2, can be connected in parallel, which together form an amplifier V. All inputs of the same name in cells Z1 to Zx are combined (+) or (-), and all outputs are routed to the common output out. The supply of ground (GND), the supply voltage Udd and the reference voltage Un for the constant current source is also common. The reference voltage Us is also supplied to all cells; it is known that it serves to control the transistor T7 according to FIG. 2.

An dem invertierenden Eingang (-) kann eine Spannungsquelle S1 und an dem nicht invertierenden Eingang (+) kann eine weitere Spannungsquelle S2 angeschlossen sein, wobei am Ausgang out des Verstärkers ein Ausgangsstrom fließt, dessen Größe abhängig ist von der an den beiden Eingängen (+) und (-) angelegten Eingangsspannung.At the inverting input (-) a voltage source S1 and another non-inverting input (+) Voltage source S2 may be connected, the output of the Amplifier an output current flows, the size of which depends from the one created at the two inputs (+) and (-) Input voltage.

Jede Zelle Z weist einen eigenen Steuereingang E auf, hierdurch ist es möglich, in Abhängigkeit von den Signalen an den Eingängen E1 bis Em Zellen Z hinzu- bzw. abzuschalten, wodurch zusätzlich zur Veränderung der Referenzspannung Us ein unterschiedliches Verstärkungsverhalten des Verstärkers steuerbar ist.Each cell Z has its own control input E, as a result it is possible, depending on the signals to the Inputs E1 to Em to switch cells Z on or off, whereby in addition to changing the reference voltage Us different amplification behavior of the amplifier is controllable.

In Fig. 4 wird eine Schaltungsanordnung gezeigt, welche unter Verwendung des Verstärkers gemäß Fig. 3 eine Verstärkungsschal­ tung zeigt, welche mehrere Eingangsverstärker E1 bis En und einen Lastverstärker LV aufweist, wobei die einzelnen Elemente durch die Verstärker V gemäß Fig. 3 gebildet werden. Sämtliche Ausgänge out der Verstärker E1 bis En und des Lastverstärkers Lv sind miteinander verbunden und über einen Widerstand R1 an dem invertierenden Eingang (-) des Lastverstärkers LV angeschlossen. Durch die ebenfalls mit den Ausgängen der Verstärker E1 bis En und LV eingangsmäßig verbundenen Pufferstufe B kann deren Ausgangssignal A, welches das Ausgangssignal der Verstärkerschaltung ist, belastet werden, ohne daß das Gegenkopplungssignal für den Lastverstärker Lv beeinflußt wird. FIG. 4 shows a circuit arrangement which, using the amplifier according to FIG. 3, shows an amplification circuit which has a plurality of input amplifiers E1 to En and a load amplifier LV, the individual elements being formed by the amplifiers V according to FIG. 3. All outputs out of the amplifiers E1 to En and the load amplifier Lv are connected to one another and connected via a resistor R1 to the inverting input (-) of the load amplifier LV. Due to the buffer stage B, which is also connected at the input to the outputs of the amplifiers E1 to En and LV, its output signal A, which is the output signal of the amplifier circuit, can be loaded without influencing the negative feedback signal for the load amplifier Lv.

Die Zusammenschaltung der Eingangsverstärker E1 bis En und des Leitungsverstärkers LV, wobei der Ausgang sämtlicher Verstärker unmittelbar bzw. mittelbar mit dem invertierenden Eingang (-) des Lastverstärkers LV verbunden ist, wodurch ein Gegenkopp­ lungseffekt entsteht, entspricht im Prinzip in ihrer Wirkungs­ weise gemäß der Schaltungsanordnung, wie sie in Fig. 1 gezeigt und erläutert ist. Die Eingänge E1 bis Em der einzelnen Ver­ stärker sind mit jeweils einem fest zugeordneten Adreßdecoder AK verbunden, welcher an einem gemeinsamen Adreßbus AD ange­ schlossen ist. Über den Adreßbus ist nicht nur jeder einzelne Verstärker E bzw. Lv sondern in demselben auch noch jede ein­ zelne Zelle Z ansteuerbar, so daß über den Adreßbus AD eine Zu- und Abschaltung einzelner Zellen innerhalb der Verstärker mög­ lich ist.The interconnection of the input amplifiers E1 to En and the line amplifier LV, the output of all the amplifiers being directly or indirectly connected to the inverting input (-) of the load amplifier LV, which results in a negative feedback effect, corresponds in principle to their effectiveness, according to the circuit arrangement as shown and explained in FIG. 1. The inputs E1 to Em of the individual United are each connected to a dedicated address decoder AK, which is connected to a common address bus AD. Not only each individual amplifier E or Lv can be controlled via the address bus, but also a single cell Z in the same, so that individual cells within the amplifier can be switched on and off via the address bus AD.

Die Referenzspannungsquellen Us1 bis Usn und Usv können Span­ nungen unterschiedlicher Höhe liefern. Ebenso können die Ein­ gänge der Eingangsverstärker E1 bis En entweder mit unter­ schiedlichen Signalspannungsquellen oder auch mit einer gemeinsamen Spannungsquelle verbunden sein.The reference voltage sources Us1 to Usn and Usv can span Deliver different heights. Likewise, the one the input amplifiers E1 to En either with under different signal voltage sources or with one common voltage source.

Die Steuersignale auf dem Adreßbus AD können von einer nicht gezeigten Steuereinrichtung erzeugt werden, welche sich auf dem gleichen Substrat wie die Verstärker gemäß Fig. 4 befinden kann.The control signals on the address bus AD can be generated by a control device, not shown, which can be located on the same substrate as the amplifier according to FIG. 4.

Die Aufgabe der Pufferstufe B besteht darin, das Steuersignal für den Eingang des Lastverstärkers LV unabhängig von der Bela­ stung des Ausgangs A zu halten. Bisher wurde davon ausgegangen, daß das Ausgangssignal sämtlicher Elemente E und L bzw. E1 bis En und Lv direkt oder indirekt dem invertierenden Eingang (-) des Lastelements L bzw. des Lastverstärkers Lv zugeführt wurde. Es muß nicht besonders darauf hingewiesen werden, daß bei Verwendung einer dazwischengeschalteten Schaltungsanordnung zur Signalumkehr der nicht invertierende Eingang (+) des Lastelements L bzw. Lastverstärkers Lv beschaltet werden muß. In jedem Fall muß die Beschaltung derart erfolgen, daß eine Gegenkopplung erreicht wird.The job of buffer stage B is to control the signal for the input of the load amplifier LV regardless of the load output A hold. So far it was assumed that the output signal of all elements E and L or E1 to En and Lv directly or indirectly to the inverting input (-) the load element L or the load amplifier Lv was supplied. It goes without saying that Use of an intermediate circuit arrangement for Signal reversal of the non-inverting input (+) of the Load element L or load amplifier Lv must be connected. In any case, the wiring must be such that a Negative feedback is achieved.

Die Werte der Spannungsverstärkungen eines Verstärkers gemäß Fig. 4 entspricht dem Verhältnis der Zahl der aktiv geschalteten Zellen Z der Eingangsverstärker E zur Zahl der aktiv geschalteten Zellen Z des Lastverstärkers LV bewertet mit dem Übertragungswert des reellwertigen oder komplexen Gegenkopplungsnetzwerkes R1/R2.The values of the voltage gains of an amplifier according to Fig. 4 corresponds to the ratio of the number of active cells connected in Z of the input amplifier E to the number of active cells connected in Z of the load amplifier LV evaluated with the transmission value of the real-valued or complex negative feedback network R1 / R2.

Da die Geometrien im Layout aufgrund der leichten Ausdiffusion der Strukturen nicht exakt den elektrisch wirksamen Strukturen entsprechen, kann durch die Verwendung von Zellen ein Ausgleich in gewissen Grenzen erreicht werden. Die Zellen Z werden auf dem Substrat in wechselnder Folge seitenrichtig und seitenverkehrt angeordnet, wodurch sich die Auswirkungen möglicher Gradienten von Kennparametern in den einzelnen, aus den Zellen Z gebildeten Verstärkerelementen V aufheben. Elektrisch ergeben sich durch diese Maßnahme keine Unterschiede.Because the geometries in the layout due to the easy diffusion the structures are not exactly the electrically effective structures can be compensated for by using cells can be achieved within certain limits. The cells Z are on the substrate in alternating order and arranged upside down, increasing the impact possible gradients of characteristic parameters in the individual the cells Z formed amplifier elements V cancel. Electrically, this measure does not result in any Differences.

Die Spannung Ux, welche am nicht invertierenden Eingang (+) und an einem, mit dem invertierenden (-) Eingang des Lastverstär­ kers Lv verbundenen Widerstand R2 angeschlossen ist und das Ge­ genpotential für die mit den Eingängen (-) und (+) der Ein­ gangsverstärker E1 bis En verbundenen Signalquellen S11, S21 bis S1n und S2n bildet, wird zur Einstellung des Arbeitspunktes der in Fig. 4 gezeigten Verstärkeranordnung benutzt.The voltage Ux, which is connected to the non-inverting input (+) and to a resistor R2 connected to the inverting (-) input of the load amplifier Lv and the counter potential for the inputs (-) and (+) of the on gear amplifier E1 to En connected signal sources S11, S21 to S1n and S2n, is used to set the operating point of the amplifier arrangement shown in Fig. 4.

Als Spannungsquelle für die Erzeugung der Spannung Ux wird eine gemäß Fig. 5 modifizierte Zelle Z (Fig. 2) verwendet. Diese weist eine Konstantstromquelle in Form des Transistors T1 auf, welcher von der Spannung Un gesteuert wird. Der Konstantstrom Iref wird in bereits beschriebener Weise den Transistoren T2a und T2b zugeführt, die jedoch in diesem Fall nicht mit den Steuereingängen verbunden sind. Bei den beiden Transistoren T2a und T2b sind jeweils Ausgang mit Steuereingang verbunden. Wird von einem einheitlichen Zellenaufbau ausgegangen, so sind die in Fig. 5 nicht gezeigten Steuertransistoren T3 und T4 derart beschaltet, daß sie sich ständig im leitenden Zustand befinden. Die Stromspiegelschaltung der Zelle Z (Fig. 2) bestehend aus den beiden Transistoren T5 und T6 wurde entsprechend abgeän­ dert, indem die beiden Eingänge der Transistoren T5 und T6 zu­ sätzlich miteinander verbunden sind. Die gesamte Schaltung wirkt als Spannungsfolgerstufe, wobei sich am Knoten K die Spannung Ux einstellt, die zur Arbeitspunkteinstellung bei der Schaltungsanordnung gemäß Fig. 4 benutzt wird. Bei den Transi­ storen T2a, T2b, T5 und T6 stellen sich gleiche Strom- und Spannungsverhältnisse ein.A cell Z modified according to FIG. 5 ( FIG. 2) is used as the voltage source for generating the voltage Ux. This has a constant current source in the form of the transistor T1, which is controlled by the voltage Un. The constant current Iref is supplied to the transistors T2a and T2b in the manner already described, but in this case they are not connected to the control inputs. The two transistors T2a and T2b each have an output connected to a control input. If a uniform cell structure is assumed, the control transistors T3 and T4 (not shown in FIG. 5) are connected in such a way that they are always in the conductive state. The current mirror circuit of cell Z ( Fig. 2) consisting of the two transistors T5 and T6 was modified accordingly by the two inputs of the transistors T5 and T6 are additionally connected to one another. The entire circuit acts as a voltage follower stage, the voltage Ux occurring at node K, which is used for setting the operating point in the circuit arrangement according to FIG. 4. The transistors T2a, T2b, T5 and T6 have the same current and voltage ratios.

Claims (15)

1. Schaltungsanordnung für einen, auf einem Substrat aufgebrachten Spannungs-Verstärker unter Verwendung einer differenzspannungsgesteuerten, zwei Stromquellenausgänge aufweisenden Stromquelle mit einem invertierenden und einem nicht invertierenden Eingang und einen daran angeschlossenen Schaltung zur Bildung der arithmetischen Differenz der Ausgangsströme, dadurch gekennzeichnet, daß eine erste, als Eingangselement (E) wirkende, differenzspannungsgesteuerte Stromquelle und eine zweite, als Lastelement (L) wirkende, differenzspannungsgesteuerte Stromquelle vorgesehen ist, daß die beiden Stromquellen­ ausgänge der beiden Elemente (E, L) jeweils mit einer elementindividuellen Schaltung (AS) zur Bildung der arithmetischen Differenz der Ausgangsströme (AS) verbunden sind, und daß der Ausgang der einen Schaltung (AS1) mit dem Ausgang der anderen Schaltung (AS2) verbunden und am invertierenden Eingang (-) des Lastelements (L) unmittelbar oder mittelbar angeschlossen ist. 1. Circuit arrangement for a voltage amplifier applied to a substrate using a differential voltage-controlled current source having two current source outputs with an inverting and a non-inverting input and a circuit connected thereto for forming the arithmetic difference of the output currents, characterized in that a first, As an input element (E), differential voltage controlled current source and a second, as a load element (L), differential voltage controlled current source is provided that the two current sources outputs of the two elements (E, L) each with an element-specific circuit (AS) to form the arithmetic Difference of the output currents (AS) are connected, and that the output of one circuit (AS1) is connected to the output of the other circuit (AS2) and is directly or indirectly connected to the inverting input (-) of the load element (L). 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß eine Vielzahl von Eingangselementen (E) vorgesehen sind, wobei jeweils die Ausgänge sämtlicher Schaltungen zur Bildung der arithmetischen Differenz der Ausgangsströme (AS) der Eingangselemente (E) miteinander verbunden sind.2. Circuit arrangement according to claim 1, characterized, that a plurality of input elements (E) are provided, where the outputs of all circuits for Formation of the arithmetic difference of the output currents (AS) the input elements (E) are connected to one another. 3. Schaltungsanordnung nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß eine Vielzahl von Lastelementen (L) vorgesehen sind, wobei jeweils die Ausgänge der Schaltungen (AS) der Lastelemente (L) miteinander verbunden sind.3. Circuit arrangement according to one of claims 1 or 2, characterized, that a plurality of load elements (L) are provided, where the outputs of the circuits (AS) each Load elements (L) are interconnected. 4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die differenzspannungsgesteuerte Stromquelle aus einer Konstantstromquelle in Form eines ersten Transistors (T1) und zwei daran parallel angeschlossenen differenzspannungs­ gesteuerten Transistoren (T3, T4) gebildet wird.4. Circuit arrangement according to one of claims 1 to 3, characterized, that the differential voltage controlled current source from a Constant current source in the form of a first transistor (T1) and two differential voltage connected in parallel controlled transistors (T3, T4) is formed. 5. Schaltungsanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß an der Konstantstromquelle (T1) ein weiterer Transistor (T7) angeschlossen ist, durch welchen der Ausgangsstrom der Konstantstromquelle (T1) mit Hilfe einer Spannungsquelle (Us) beeinflußbar ist.5. Circuit arrangement according to one of claims 1 to 4, characterized, that at the constant current source (T1) another transistor (T7) is connected, through which the output current of the Constant current source (T1) using a voltage source (Us) can be influenced. 6. Schaltungsanordnung nach einem der Ansprüche 4 oder 5, dadurch gekennzeichnet, daß die spannungsgesteuerte Stromquelle (T1, T2a, T2b, T7) und eine Schaltung zur Bildung der arithmetischen Differenz der Ausgangsströme (T5, T6) zusammen eine Zelle (Z) bilden.6. Circuit arrangement according to one of claims 4 or 5, characterized, that the voltage controlled current source (T1, T2a, T2b, T7) and a circuit for forming the arithmetic difference the output currents (T5, T6) together form a cell (Z). 7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß die Zelle (Z) durch ein binares Signal ein- bzw. ausschaltbar ist. 7. Circuit arrangement according to claim 6, characterized, that the cell (Z) is switched on or off by a binary signal can be switched off.   8. Schaltungsanordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß jeweils eine Vielzahl von parallel geschalteten Zellen (Z) einen Eingangsverstärker (E1 bis En) bzw. einen Lastverstärker (Lv) bilden.8. Circuit arrangement according to one of claims 1 to 7, characterized, that each have a large number of cells connected in parallel (Z) an input amplifier (E1 to En) or one Form load amplifier (Lv). 9. Schaltungsanordnung nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, daß die Ausgänge sämtlicher Verstärker (E1 bis En, Lv) miteinander verbunden und unmittelbar oder mittelbar gegenkopplungsmäßig mit einem Eingang des Lastverstärkers (Lv) verbunden sind.9. Circuit arrangement according to one of the preceding Expectations, characterized, that the outputs of all amplifiers (E1 to En, Lv) connected and directly or indirectly in terms of negative feedback with an input of the load amplifier (Lv) are connected. 10. Schaltungsanordnung nach einem der vorangegangenen Ansprüche dadurch gekennzeichnet, daß an den Ausgängen sämtlicher Verstärker (E1 bis En, Lv) eine Pufferstufe (B) angeschlossen ist.10. Circuit arrangement according to one of the preceding Expectations characterized, that at the outputs of all amplifiers (E1 to En, Lv) a buffer stage (B) is connected. 11. Schaltungsanordnung nach einem der Ansprüche 5 bis 10 dadurch gekennzeichnet, daß die durch ein binäres Signal steuerbare Zelle (Z) mit dem Ausgang eines verstärkerindividuellen Adreßdecoders (AK1 bis AKn, AKl) verbunden ist.11. Circuit arrangement according to one of claims 5 to 10 characterized, that the controllable by a binary signal cell (Z) with the output of an amplifier-specific address decoder (AK1 to AKn, AKl) is connected. 12. Schaltungsanordnung nach einem der Ansprüche 4 bis 8, dadurch gekennzeichnet, daß der durch eine Spannungsquelle (Us) steuerbare Transistor (T7) jeweils einer Zelle von einer verstärkerindividuellen Spannungsquelle steuerbar ist.12. Circuit arrangement according to one of claims 4 to 8, characterized, that the controllable by a voltage source (Us) Transistor (T7) one cell at a time amplifier-specific voltage source is controllable. 13. Schaltungsanordnung nach einem der Ansprüche 4 bis 7, dadurch gekennzeichnet, daß auf dem Substrat die Dünnschichtschaltung einer benachbarten Zelle (Z) jeweils spiegelbildlich angebracht ist. 13. Circuit arrangement according to one of claims 4 to 7, characterized, that on the substrate the thin film circuit adjacent cell (Z) each attached in mirror image is.   14. Schaltungsanordnung nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß das Gegenpotential der an den Eingängen der Eingangsverstärker (E1 bis En) angeschlossenen Signalquellen (S11, S21 bis S1n, S2n) durch eine Spannungsquelle (Ux) gebildet wird, welche direkt an dem nicht invertierenden (+) Eingang angeschlossen ist und das Gegenpotential für den invertierenden Eingang (-) des Lastverstärkers (Lv) bildet und zur Einstellung des Arbeitspunktes der gesamten Verstärkeranordnung (E1 bis En, Lv) verwendet wird.14. Circuit arrangement according to one of claims 1 to 13, characterized, that the counter potential of the inputs of the Input amplifier (E1 to En) connected Signal sources (S11, S21 to S1n, S2n) by one Voltage source (Ux) is formed, which directly on the non-inverting (+) input is connected and that Counter potential for the inverting input (-) of the Load amplifier (Lv) forms and for setting the Operating point of the entire amplifier arrangement (E1 to En, Lv) is used. 15. Schaltungsanordnung nach den Ansprüche 1 bis 14, dadurch gekennzeichnet, daß die Spannungsquelle (Ux) durch eine abgewandelte Zelle (Z) gebildet wird, welche als Spannungsfolgerstufe arbeitet.15. Circuit arrangement according to claims 1 to 14, characterized, that the voltage source (Ux) through a modified cell (Z) is formed, which is the voltage follower stage is working.