WO1994001864A1 - Recording apparatus in which plural recording media can be loaded - Google Patents

Description

明 細 書 複数の記録媒体を搭載可能な記録装置 技術分野

本発明は、 フロ ッ ピ一ディ スク ドライ ブ、 光ディ スク、 R A M力 ー ドなどの記録媒体を複数搭載可能な記録装置に関し、 特に、 複数 の記録媒体に対し外部の情報処理装置などから単一、 あるいは 1 セ ッ トのケーブルによって制御可能な記録装置に関する ものである。 背景技術

パーソナルコ ンピューターなどの情報処理装置の外部記憶装置と してフロ ッ ピ一ディ スク、 C D— R 0 Mなどの光ディ スク、 カー ド 式の R A Mカー ドあるいは R 0 M力一 ドなどの多様な記録媒体が用 いられている。 これらの記録媒体を用いて記録、 再生、 消去などを 行う記録装置と して、 複数の記録媒体を 1つの記録装置に搭載した ものが開発されている。 例えば、 デジタルデータを取り扱う記録媒 体および記録装置においては、 記録密度の向上などによって媒体あ るいは装置の小形化が進んでいるので、 従来、 5. 2 5 イ ンチ型の フロ ッ ピーディ スク ドライ ブ （以下 F D D) の搭載されていた空間 に、 薄型の 5. 2 5 イ ンチ型の F D Dと 3. 5 イ ンチ型の F D Dと を備えた記録装置を搭載する こ と も可能となっている。 従来の 5.

2 5 イ ンチ型の F D Dが複数搭載されていた空間に、 複数の薄型の

3. 5イ ンチまたは 5. 2 5 イ ンチ型の F D D、 あるいは 5. 2 5 イ ンチ型と 3. 5 イ ンチ型の F D Dを搭載し、 空いたスロ ッ トを C D— R 0 M等の記録装置などに利用する こ と も可能である。 複数の F D Dを組み合わせるだけに限らず、 F D Dと C D— R 0 Mなどを 組み合わせて搭載した記録装置も可能である。

図 9 に、 5. 2 5 イ ンチ型の F D Dと 3. 5 イ ンチ型の F D Dと を組み合わせて、 ホス 卜側のコ ン ピュータ と接続する様子を示して ある。 一般に、 電源イ ンターフ ヱース ' コネ ク タや信号イ ンタ一フ エース · コネク タ は 5. 2 5ィ ンチ型の 00 1 と 3. 5イ ンチ型 の F D D 2 とでは異なっているので、 5. 2 5 イ ンチ型の F D Dに 対応するホス ト ' システムは、 5. 2 5 イ ンチ型の F D D用の電源 イ ンタ一フェース ' コネ ク タ 1 6 と、 信号イ ンターフ ェース ' コネ ク タ 1 7が用意されている。 従って、 5. 2 5 イ ンチ型の F D Dと 共に 3. 5 イ ンチ型の F D Dを接続する場合は、 アダプター基板 1 3を介して 3. 5 イ ンチ型の F D Dの接続を行う必要がある。 この アダプタ一基板 1 3 には、 5. 2 5 イ ンチ型の F D Dの制御基板 1 1 のイ ンタ一フ ェース · カー ドエッ ジ 5 と同じカー ドエッ ジ 1 5 と 、 電源イ ンターフ ェース ' コネク タ 4 と同 じコネク タ 1 4がー方の 端 1 3 aに用意されている。 また、 他方の端 1 3 bには、 3. 5 ィ ンチ型の F D Dの制御基板 1 2の信号イ ンターフ 一ス · コネク タ 7 と対応する コネ ク タおよび、 電源イ ンターフ ェース · コネク タ 6 と対応するコネク タが用意されている。 従って、 アダプター基板 1 3の接続端 1 3 b と 3. 5 イ ンチ型の F D Dを、 電源ィ ンタ一フ エ ース ' ケーブル 1 8 と信号イ ンターフ ェース . ケーブル 1 9 とで接 続すれば、 5. 2 5 イ ンチ型の F D Dと互換性のある コネ ク タ 1 6 、 1 7 によって、 3. 5 イ ンチ型の F D Dをホス ト . システムと接 続する こ とができ る。

図 1 0 に、 薄型の 5. 2 5 イ ンチ型の F D Dと 3. 5 イ ンチ型の F D Dとが 1 つの外枠 （フロ ン トべゼル） 3 に取り付けられ、 一体 化された記録装置を示してある。 このデュアル構成の F D D装置は 、 例えば、 実開昭 6 3 — 1 1 7 9 2号公報に開示されており、 基本 的な構成は、 図 9 に示した記録装置と同様である。 5. 2 5 イ ンチ 型の F D Dに対応したホス ト側のコネク タ と、 3. 5 イ ンチ型の F D D 2 との互換性を図るために、 アダプター基板 1 3力く 5. 2 5 ィ ンチ型の F D D 1 の上に搭載されている。 図 1 0 に示す記録装置に おいては、 5. 2 5イ ンチおよび 3. 5 イ ンチの 2つの記録媒体用 の ドライ ブに対し、 2つの信号イ ンターフ ェース · コネク タ 5およ び 1 5 と、 2つの電源イ ンターフ ェース · コネク タ 4 および 1 4力く 用意されている。

図 9および図 1 0 に示した 5. 2 5 イ ンチ型の F D Dおよび 3. 5 イ ンチ型の F D Dとを備えた、 従来の記録装置においては、 ホス 卜側と接続するために、 電源イ ンタ一フ ヱースケーブルと信号イ ン ターフ ヱ一スケーブルが 2本づっ必要となる。

図 9あるいは図 1 0 に示した記録装置を接続する場合、 ホス ト側 にそれぞれの F D Dに対応した複数のイ ンターフ ヱ一スが用意され ていないケースもある。 例えば、 上述したよ うな 1 つの従来のス ロ ッ 卜に 2つ以上の F D Dを搭載した記録装置を設置する場合がある 。 このよ う な場合は、 2台の F D Dをデージチェー ン接続する こ と が一般的である。 図 1 1 に、 デ一ジチヱ一ン接続を示す一例を示 し てある。 ホス 卜側 3 0 と、 5. 2 5ィ ンチ型の？ 00 ( 0 1 ) および 3. 5 イ ンチ型の F D D ( F D D 2 ) とは信号イ ンタ フ エ一 スケーブルおよび電源イ ンターフ ェースケーブルによって接続され るが、 本図においては、 F D D 1 および F D D 2の動作を制御する イ ンタフ ェース信号の接続のみを示してある。 ホス ト側 3 0および F D D 1 は、 イ ンタ フ ェ ース信号の経路となるケーブル 3 1 によ つ て接続されており、 F D D 2 は、 このケーブル 3 1 から分岐したケ 一ブル 3 2 によってホス ト側 3 0 と接続されている。 このケーブル 3 2の ドライ ブセ レク ト信号 （D S信号） およびモーターオ ン信号 ( M 0 N信号） は、 F D D 1 の制御基板 1 1 および F D D 2の制御 基板 1 2の上にそれぞれ設置されたセ レク タ一スィ ッ チ 2 3および 2 4 を介して、 各 F D D 1、 2の制御 I C 2 1 および 2 2 に供給さ れる。

このセ レク タ一スィ ッ チ 2 3および 2 4の所定のスィ ッチを選択 してシ ョ ー ト （オ ン） する こ とによ り、 ホス ト側 3 0の所定の D S 信号によって F D D 1 あるいは F D D 2を選択でき、 それぞれの F D Dとホス ト とのアクセスが成立する。 従って、 ホス ト側に 1 つの ィ ンターフェースが設け られており、 これによつて複数の F D Dを 個別に制御する場合は、 それぞれの F D Dにセ レク タ一スィ ッ チを 設ける必要がある。 さ らに、 図 1 1 に示した接続では、 MO N信号 が F D D 1 および F D D 2 に共通しているので、 M 0 N信号がオン となる と、 F D D 1 および F D D 2のモータ一は同時に稼働状態と なる。 また、 セ レク タ一スィ ッチの設定を間違えると、 両方同時に アクセスする不都合が発生する。

D S信号およびそのセ レク タ一スィ ッチ 2 3、 2 4の動作につい てさ らに詳し く説明する。 ホス ト側 3 0 には 3 4 ピンイ ンターフ ェ ースが設けられており、 その 1 0番ピンから D S 0信号、 1 2番ピ ンから D S 1信号、 1 4番ピンから D S 2信号、 1 6番ピンから M O N信号、 6番ピンから D S 3信号を供給する。 ホス ト側のシステ ムは、 D S 0 ~D S 3信号のいずれかをァクティ ブにする こ と によ つて、 アクセスする F D Dを選択する。 また、 MO N信号をァクテ イ ブにする こ と によって F D Dのモーターが稼働する。 D S 0をァ クティ ブと した時に F D D 1 とのアクセスが成立し、 D S 1 をァク ティ ブと した時に F D D 2 とのアクセスが成立するよ う にセ レク タ スィ ッチを設定する場合は、 セ レク タ一スィ ッチ 2 3のう ち、 D S 0信号の供給されるスィ ッ チ 2 3 aのみをシ ョ ー ト し、 スィ ッチ 2 3 b、 2 3 c、 2 3 dをオープンする。 セ レク タ一スィ ッチ 2 4 に ついては、 D S 1信号の供給されるスィ ッチ 2 4 bのみをシ ョ ー ト し、 スィ ッチ 2 4 a、 2 4 c、 2 4 dをオープンする。 このよう に 設定すると、 F D D 1 のセ レク タ一スィ ッチ 2 3 は、 ホス ト システ ムからの D S 0信号のみを受付、 制御 I C 2 1 に供給し、 他の D S 1〜D S 3信号は受け付けない。 一方、 F D D 2のセ レク タ一スィ ツチ 2 4 は、 ホス ト システムからの D S 1信号のみを受付、 制御 I C 2 2 に供給し、 他の D S 0、 D S 2、 D S 3信号は受け付けない D S信号以外の信号は F D D 1 および F D D 2の制御 I C 2 1、 2 2 に共通に供給されるので、 D S信号によって選択された F D D がこれらの信号によって制御され、 ホス ト側とのアクセスが成立す る。 このよ う に、 ホス ト側に設け られた 1 つのイ ンターフヱースか ら複数の F D Dにアクセスするためには、 個々の F D Dに設けられ たセ レクタースイ ツチの設定をそれぞれ間違いな く 設定する必要が ある。

図 1 2 には、 F D D 1 および F D D 2のモータ一 も個々 に制御が 可能なよ う に接続するデージ接続の例を示してある。 F D D 1 およ び F D D 2の制御基板 1 1、 1 2の構成は図 1 1 と同 じである。 従 つて、 モーターを個々 に制御するためには、 図 1 1 に示した接続方 法と異なり、 制御基板 1 1、 1 2のイ ンターフ ヱースの同じ ピンに 異なる信号を入力するよう に接続する必要がある。 イ ンターフ エ一 スの接続順序を変えるためには、 通常、 F D D 2へのイ ンタ フ エ一 スケーブル 3 2を、 その途中で符号 9 0で示したよ う に捩り、 ケ一 ブル配列を変える必要がある。

本図のケースの D S信号および MO N信号についてさ らに詳し く 説明する。 ホス ト側の 3 4 ピンのイ ンターフェースの内、 1 0番ピ ンはモーターオ ン A信号 （ M 0 N A信号） 、 1 4番ピンは ドライ ブ セ レク 卜 A信号 （D S A信号） 、 1 2番ピンは ドライ ブセ レク ト B 信号 （D S B信号） 、 1 6番ピンはモーターオン B信号 （MO N B 信号） を出力する。 ホス ト側 3 0から見て、 F D D 2を A ドライ ブ 、 すなわち D S A信号によって選択するためには、 セ レク タースィ ツチ 2 4のスィ ッチ 2 4 cのみをシ ョ ー ト し、 2 4 a、 2 4 bおよ び 2 4 dはオープンとする。 この際、 F D D 1 は B ドラ イ ブと して 設定する必要があるので、 セ レク タ一スィ ッチ 2 3のスィ ッチ 2 3 cのみをシ ョ ー ト し、 2 3 a、 2 3 bおよび 2 3 dをオープンとす る。 結果的には、 セ レク タ一スィ ッチの設定が F D D 1 と F D D 2 とで全く 同じとなる。 A側のモ一ターのオ ンを指示する MO N A信 号は、 イ ンターフ ェースケーブル 3 2 に捻り 9 0があるので、 F D D 2の MO N入力と接続する。 B側のモーターのオンを指示する M O N B信号は、 イ ンターフェースケーブル 3 1 によって F D D 1 の M O N入力と接続する。 従って、 D S A信号と MO N A信号がァク ティ ブとなれば、 F D D 2の乇一夕一のみがオン し、 F D D 2 とホ ス ト 3 0 とのアクセスが成立する。 一方、 D S B信号と MO N B信 号がアクティ ブとなれば、 F D D 1 のモーターのみがオン し、 F D D 1 とホス ト 3 0 とのァクセスが成立する。 このよ う に、 同 じ構成 の制御基板を備えた F D Dを接続した場合、 それぞれのモーターを 個別に制御するためには、 イ ンターフ ェースケーブル 3 2を捻って デージチェー ン接続しなければならない。 この際、 上述したよう に 個々の基板のセ レク タースィ ツチの設定を同一とすれば、 個々の F D Dを個別に制御可能であるが、 セ レク タースィ ツチの設定を間違 える と、 両方同時にアクセス したり、 あるいはアクセスが成立しな い場合がある。

さ らに、 複数の F D Dをホス 卜 と接続する と きの問題と して、 各 F D Dから出力される出力イ ンターフ ヱ一スの信号が頻繁となり、 このスィ ツチング動作をする際のスィ ツチ ング電流によ り記録に影 響のある ノ ィズが発生するこ とがある。 すなわち、 ホス ト とのイ ン 夕一フ ェース接続においては、 信号がホス 卜側から供給されるか F

D D側から供給されるかにかかわらず、 ライ ン ドライバは 7 4 3 8 相当品が用いられ、 オープン ドレイ ン状態で出力されるのが一般的 である。 従って、 ホス ト側へ供給される F D Dからの出力イ ンタ一 フ ェースの信号のプルア ッ プは、 ライ ン レシーバー側であるホス ト システムで行われる。 ホス ト側のプルア ッ プ抵抗値はケーブル長さ が長く なつても良好な伝達特性が得るよ う に、 1 5 0 Ω程度の値が 採用されている。 従って、 リ ー ドデータ信号 （ R D信号） 、 イ ンデ ッ クス信号、 トラ ッ ク 0 0信号、 ライ トプロテク ト信号、 レディ 一 Zディ スクチヱ ンジ信号などの出カイ ンタ一フェースにおける信号 が動作すると、 F D D内で 4 0 m A程度の大きな電流が高速でオ ン • オフするこ と となる。 記録装置の F D Dで記録、 あるいは再生を 行っている時に、 大電流のオン ' オフが頻繁に行われると、 このス イ ツチング電流によつて電磁界が発生し、 F D Dの磁気へッ ドなど に飛び込み、 記録、 再生のノ イズの原因となる。

これらの問題は、 F D Dに限らず、 光デイ スクなどの記録媒体を 複数搭載した記録装置に共通する ものである。 従って、 本発明は、 フロ ッ ピ一ディ スクなどの記録媒体を複数搭載可能な記録装置にお ける上記のようなホス ト側との接続における不都合、 ノ ィズの発生 を解消 し、 簡単な構成で、 ホス ト との接続も簡単な複数記録媒体を 搭載可能な記録装置を提供する こ とを目的と している。 また、 小形 、 高性能の記録装置を提供する こ と も目的と している。

本発明によ りィ ン夕一フ ェースケーブルを捩ったりせずにホス ト との接続が可能な記録装置を提供する こ とを目的と している。 さ ら に、 セ レク タースィ ツチの設定を間違えて複数の記録媒体に同時に アクセスするよ うな不都合を防止でき る記録装置を提供する こ と も 目的と している。 また、 複数の記録媒体が搭載されていてもスイ ツ チング電流の影響を最小限に止め、 信頼性の向上した記録装置を提 供する こ と も目的と している。 発明の開示

本発明に係る記録装置では、 記録媒体を搭載可能な複数の記録部 を少な く と も 1 つのフラ ッ トケーブルなどで予め接続するよ う に し ている。 記録媒体が異種の場合、 例えば、 サイズの異なるフロ ッ ピ —ディ スクを搭載したり、 あるいはフ ロ ッ ピーディ スク と C D— R O Mを搭載している場合は、 それぞれの接続に対応した接続変換手 段を設けるよう にしている。 すなわち、 本発明に係る、 第 1 の記録 媒体にデジタルデータの記録および再生の少な く と もいずれかを行 う第 1 の記録部と、 この第 1 の記録媒体とは異種の第 2 の記録媒体 にデジタルデータの記録および再生の少な く と もいずれかを行う第 2 の記録部とを少な く と も有する複数の記録媒体を搭載可能な記録 装置においては、 第 1 の記録部と第 2 の記録部とを接続する内部接 続手段を設け、 この内部接続手段に、 第 1 の記録部と外部機器との 接続配列を第 2 の記録部に合わせて変換する接続変換手段を設ける ことによ り、 ホス ト側との接続を一本、 あるいは 1 セ ッ 卜のイ ンタ 一フ ェースケーブルで可能なものと している。

本発明に係る記録装置において、 第 2 の記録部は、 内部接続手段 によって第 1 の記録部と接続され、 第 1 の記録部を介 して外部機器 と接続される。 従って、 第 2 の記録部を直接ホス ト側に接続するた めのイ ンターフ ヱ一スケーブルを装着する必要はない。 また、 ァダ プ夕一基板を別個に設けな く と も、 内部接続手段に設け られた接続 変換手段によって異種の記録部の間の変換は可能である。 例えば、 第 1 の記録部と第 2の記録部とがフラ ッ トケーブルなどの接続部材 によって接続される場合は、 フラ ッ 卜ケーブルの配線組み合わせな どをケーブル上で変換しても良く 、 第 1 の記録部上、 あるいは第 2 の記録部上における配線との接続点で変換しても勿論良い。 このよ うな構成の記録装置においては、 いわゆるデージチヱ一ン接続と、 変換回路とが記録装置自体によつて実現されていることになる。 従 つて、 ホス ト側との接続は非常に簡単である。

さ らに、 本発明に係る記録装置においては、 異種の記録媒体を内 蔵する場合であっても、 記録装置を組み立てる際には、 第 1 の記録 部と第 2の記録部をフラ ッ トケーブルなどの接続部材で単に接続す れば良い。 従って、 記録装置を構成する部品点数を低減でき、 記録 装置の組立も容易となる。

第 1 の記録部の後端部に外部装置との接続が可能な外部接続コネ クタが設けられ、 これと干渉しないように、 第 1 の記録部の側端部 に第 2の記録部との接続が可能な内部接続コネクタを設けることが 望ま しい。 この内部接続コネクタと第 2の記録部の後端部に設けら れた接続コネクタとは、 内部接続手段と して備えられたフラ ッ トケ 一ブルを折り曲げた状態で接続することが可能である。 これにより 、 ケーブルの設置は容易となり、 ケーブルの収ま り も良い。

異種に限らず、 同種の記録媒体を複数搭載可能な記録装置も本発 明に含まれる。 このような記録装置においては、 少なく とも 2つの 記録部を内部接続手段によつて接続し、 この内部接続手段によって 接続された少なく と もいずれか一方の記録部に、 この記録部と外部 装置とを接続する外部接続手段と、 外部接続手段と内部接続手段と を接続する中継手段と、 少なく ともいずれか一方の記録部を選択す る外部装置からの選択信号を設定する設定手段とを設けることがで きる。 また、 この設定手段で双方の記録部を選択する信号をそれぞ れ設定可能と しても良い。 選択信号と しては、 例えば、 その記録部 へのアクセスを許可する ドライ ブセ レク ト信号などが含まれる。 また、 フ ロ ッ ピーディ スク、 光ディ スクのような駆動される記録 媒体が採用されている記録装置においては、 選択信号と して記録部 を選択する信号に加えて、 記録媒体を駆動する信号、 例えばモータ 一オ ン信号などを含めても良い。

片方の記録部に設けられた設定手段によって、 内部接続手段によ り接続された複数の記録部の選択信号を設定でき るので、 設定作業 は楽である。 また、 片方の記録部の設定を変更すると きに他方の記 録部の設定も変更すれば、 選択信号の設定を間違えて 2 つの記録部 が同時にアクセスされるような不具合を防止するこ と もでき る。

このような設定手段と しては、 中継手段における接続、 あるいは 、 外部接続手段と一方の記録部の記録制御手段との間の接続の少な く と も 1 部を選択的にオン · オフ可能なスィ ツチ手段を用いる こ と ができ る。 また、 中継手段における接続、 あるいは外部接続手段と 一方の記録部の記録制御手段との間の接続の少な く と も 1 部を組み 換える手段でも良い。 組み換える手段と しては、 所定の配線パター ンの形成された差替え可能なスィ ツ チボー ドを用いる こ とができ る 。 あるいは、 組み換える手段と して、 中継手段における接続、 ある いは外部接続手段と一方の記録部の記録制御手段との間の接続の少 な く と も 1 部を行う論理手段を用い、 この論理手段を外部制御手段 によって制御 して組み替えを行う こ と も可能である。 この場合、 記 録制御手段と、 論理手段と、 外部制御手段とを同一の集積回路上で 実現する こ と も可能である。

複数の記録媒体を搭載可能な記録装置にと って、 スイ ッチング電 流による ノ ィズを抑制する こ と は重要である。 上記のよ う な少な く と も 2 つの記録部が内部接続手段によって接続されている記録装置 においては、 内部接続手段によつて接続された少なく ともいずれか 一方の記録部に、 他方の記録部からの信号により駆動される出力 ド ライバ手段を設け、 この出力 ドライバ手段から外部の機器に出カイ ンタ一フェースの信号を出力すれば良い。 一方の記録部を、 他方の 記録部のいわゆる出力用バッファ と して用いることにより、 複数の 記録媒体が装着された記録装置内においては、 スィ ッチング電流を 低く抑えることが可能となり、 ノィズの発生を抑制することができ るカヽらである。

例えば、 他の記録部からオープン ドレイ ンまたはオープンコ レク 夕によって出力される信号を、 一方の記録部に用意された電圧印加 手段によってプルアップし、 出力 ドライバ手段に入力すれば良い。 記録装置内においては距離も短いので、 プルアップ用の抵抗傳を高 く設定でき、 内部接続手段を介してやり取りされる信号の電流を低 減でき、 ノイズ源となることを防止することができる。 図面の簡単な説明

図 1 は、 本発明の実施例 1 に係る複数の記録媒体を搭載可能な記 録装置の概要を示す斜視図であり、 2つの記録部の接続を示すため に、 装置を後方から見た図である。

図 2 は、 図 1 に示す記録装置の内部接続を示す回路図であり、 セ レクタースィ ッチを用いた場合の内部接続を示す図である。

図 3 は、 図 1 に示す記録装置の内部接続を示す異なる実施例の回 路図であり、 スィ ッチボー ドを用いた場合の内部接続を示す図であ る。

図 4 は、 図 3に示すスィ ッチボー ドおよびその接続の詳細を示す 回路図である。

図 5 は、 本発明の実施例 2 に係る複数の記録媒体を搭載可能な記 録装置の概要を示す斜視図であり、 2つの記録部の接続を示すため に、 装置を後方から見た図である。

図 6 は、 図 5 に示す記録装置の内部接続を示す回路図である。 図 7 は、 図 5 に示す記録装置の 2つの記録部を接続する論理プロ ッ クを示す回路図である。

図 8 は、 図 5 に示す記録装置の出カイ ンターフ 一スの構成を例 示す説明図である。

図 9 は、 2種類の記録装置を組み合わせる際の通常な接続を展開 して示す展開接続図である。

図 1 0 は、 2種類の記録部を一体化させた従来の記録装置を示す 斜視図であり、 接続の様子を示すために、 装置を後方から見た図で ある。

図 1 1 は、 図 1 0 に示す記録装置とホス 卜とをデ一ジチヱ一ン接 続する 1つの例を示す接続回路図である。

図 1 2 は、 図 1 0 に示す記録装置とホス トとをデージチェーン接 続する他の例を示す接続回路図である。 発明を実施するための最良の形態

以下に上記の図面を参照して、 本発明の実施例を説明する。

〔実施例 1 〕

図 1 に、 本発明の 1 つの実施例と して、 5 . 2 5 イ ンチ型の F D D 1 と、 3 . 5 イ ンチ型の F D D 2 とを備えた記録装置を示してあ る。 この記録装置は、 フ ロ ン トべゼル 3 に 5 . 2 5 イ ンチ型の F D D 1 と、 3 . 5 イ ンチ型の F D D 2 とが装着されて一体となってお り、 フロン トべゼル 3から 5 . 2 5 イ ンチのフロッ ピーディ スク と 3 . 5 ィ ンチのフロ ッ ピ一ディ スクをそれぞれ挿入することが可能 なデュアル構成の F D D装置である。 それぞれの F D D 1、 2 は、 図示されていないが、 個々 にモータ一などの ドライ ブ装置、 磁気へ ッ ドなどの記録 · 再生装置を備え、 独立してパーソナルコ ン ビユ ー タなどの情報処理装置とアクセスする こ とが可能な構成となってい る。

5. 2 5 イ ンチ型の F D D 1 の制御基板 1 1 には、 イ ンタ一フ エ 一ス . カー ドエッ ジ 5 と、 電源イ ンターフェース ， コネ ク タ 4 とが 用意されている。 また、 3. 5 イ ンチ型の F D D 2の制御基板 1 2 には、 信号イ ンターフヱース ' コネク タ 6 と、 電源イ ンターフ エ一 ス · コネク タ 7が用意されており、 それぞれの F D D 1、 2をホス ト側とそれぞれ接続する こ と も可能である。 本例の記録装置におい ては、 さ らに、 制御基板 1 1 にイ ンタ一ナル · コネク タ 9が用意さ れている。 また、 制御基板 1 2 にも、 イ ンターナル . コネ ク タ 8が 用意されている。 そ して、 イ ンタ一ナル · コネク タ 8 と 9 と はそれ ぞれ基板 1 1 および 1 2の側端部に設け られており、 これらは、 記 録装置の側面に取り付けられたフラ ッ トケーブル 1 0 によつて接続 されている。

図 2の接続回路図に、 制御基板 1 1 および 1 2の接続に関する部 分の概略を示してある。 図 2 に示した記録装置は、 5. 2 5イ ンチ 型の F D Dとの接続ィ ンターフ ェースが設け られているホス ト 3 0 と接続するよ う に構成された本発明に係る記録装置である。 基板 1

1 に設け られた構成を基板 1 2 に適用 し、 3. 5 イ ンチ型の F D D と接続するよ う な接続ィ ンターフ ヱ一スを備えたホス ト と接続する ための記録装置も もちろん本発明に含まれる。

5. 2 5 イ ンチ型の F D D 1 の基板 1 1 に設けられた電源イ ンタ —フェース · コネク タ 4 は、 コネ ク タ 1 7 によ り接続された接続ケ 一ブル 3 6 によってホス ト 3 0の電源イ ンタ一フ ェース . コネ ク タ 3 4 と接続されている。 電源ィ ン夕一フ ヱース · コネ ク タ 4から基 板 1 1 上に基板上電源の電源配線 4 1 が設置されており、 この電源 配線 4 1 から基板 1 1 の上に装着された制御 I C 2 1 などへ電源が 供給されている。 この電源配線 4 1 は基板 1 1 の上の中継領域 4 5 において内部接続配線 4 6 と接続されている。 本例においては、 ホ ス ト 3 0 から供給された 3本の基板電源配線 4 1 の内、 2本が内部 接続配線 4 6 に接続されている。 この内部接続配線 4 6 は、 F D D 1 のイ ンタ一ナル · コネク タ 9 に繋がっており、 このイ ンターナル • コネ ク タ 9 に接続されたフラ ッ トケーブル 1 0 を介して F D D 2 のイ ンタ一ナル · コネク タ 8 に接続されている。 そ して、 F D D 2 の基板 1 2 においては、 基板 1 2 の電源イ ンターフ ェース ' コネ ク タ 6 から延びた 2本の基板上電源配線 5 1 と内部接続配線 5 6 を介 して接続されている。

F D D 1 の基板 1 1 に設け られた信号イ ンタ一フ ヱース · コネ ク タ 5 は、 ホス ト 3 0 の信号イ ンタ一フ ヱース * コネク タ 3 5 と接続 ケーブル 3 7 およびコネク タ 1 6 によって接続されており、 信号ィ ンタ一フ ヱース ' コネ ク タ 5 は基板 1 1 上の信号配線 4 2 によ って 制御 I C 2 1 と接続されている。 信号配線 4 2 は、 中継領域 4 5 に おいて内部接続配線 4 7 と接続されており、 内部接続配線 4 7 はィ ンターナル . コネク タ 9 に槃がっている。 従って、 この信号用の内 部接続配線 4 7 は、 電源用の内部接続配線 4 6 と同様にフラ ッ 卜ケ 一ブル 1 0 を介して F D D 2 の内部接続配線 5 7 と接続されている 。 基板 1 2上において、 内部接続配線 5 7 は、 信号イ ンタ一フ エ 一 ス · コネ ク タ 7 から延びた信号配線 5 2 と接続され、 この信号配線 5 2 は基板 1 2 の制御 I C 2 2 に接続されている。 基板 1 1 の信号 イ ンタ一フ ヱ一ス ' コネ ク タ 5 のコネク タ配列と、 基板 1 2 の信号 イ ンターフヱース · コネ ク タ 7 のコネ ク タ配列とが異なっており、 また、 アクセスのために必要な接続数も異なっているため、 図 2 に 示すよう に中継領域 4 5では、 F D D 2 に必要な信号配線 4 2のみ が選択され、 F D D 2の基板 1 2上で配線 5 2 との接続が容易とな るよ う な並びかたで内部接続配線 4 7 と接続されている。

さ らに、 本例の記録装置においては、 基板 1 1上に、 アクセスす る F D Dを選択する信号 （ ドライ ブセ レク ト信号、 以下 S D信号） を設定するためのセ レク タ一スィ ッ チ 6 0が搭載されている。 本例 のセ レク タ一スィ ッチ 6 0 は 2つのスィ ッチ 6 1 および 6 2から構 成されている。 スィ ッ チ 6 1 は、 信号配線 4 2の内、 S D 0信号と S D 1信号をホス ト 3 0側から伝達する信号配線に接続されており 、 スィ ッチ 6 1 において S D 0あるいは S D 1 の信号が選択されて 、 制御 I C 2 1 に伝達される。 すなわち、 S D 0を伝達する信号配 線はスィ ッチ 6 1 のシ ョ ー ト · プラグ 6 1 aの一端に接続されてお り、 S D 1 を伝達する信号配線はスィ ッチ 6 1 のシ ョ ー ト · プラ グ 6 1 bに接続されている。 シ ョ ー ト · プラグ 6 1 a、 6 1 bの他の 一端はシ ョ ー ト され、 制御 I C 2 1 に入力されている。

スィ ッチ 6 2 も、 スィ ッチ 6 1 と同様に S D 0および S D 1 を伝 達する信号配線に接続されている。 スィ ッチ 6 2の他の一端は、 シ ョ 一 卜 され、 内部接続配線 4 7、 イ ンターナル ' コネク タ 9、 フ ラ ッ トケ一ブル 1 0、 イ ンタ一ナル · コネ ク タ 8、 内部接続配線 5 7 、 信号配線 5 2を介して F D D 2の制御 I C 2 2 に入力されている このよ う に接続された本例の記録装置において、 基板 1 1上にあ る F D D 1用の ドライ ブ · セ レク 卜 · スィ ッ チ 6 1 をシ ョ ー ト * プ ラ グ 6 1 aの位置に設定し、 同 じ く 基板 1 1上にある F D D 2用の ドライ ブ · セ レク ト · スィ ッチ 6 2をシ ョ ー ト · プラグ 6 2 bの位 置に設定した場合の動作を説明する。 ホス ト 3 0側から、 0番の ド ライ ブを選択する S D 0信号が供給されると、 この S D 0信号は基 板 1 1 の信号イ ンタ一フ ヱ一ス ' コネ ク タ 5、 信号配線 4 2、 ドラ イ ブ · セ レク ト · スィ ッチ 6 1 を介して基板 1 1上の F D D 1 の制 御 I C 2 1 に到達する。 これによつて、 5. 2 5 イ ンチ型の F D D 1がホス ト 3 0から選択されたこ と となり、 ホス ト 3 0 と F D D 1 とのアクセスが成立する。 従って、 F D D 1 の磁気へッ ドなどを介 して F D D 1 のフロ ッ ピーディ スク に対して記録、 再生などの作業 が指示され、 ホス ト側とのデータのやり取りが行われる。

一方、 1番の ドライ ブを選択する S D 1信号が供給されると、 こ の S D 1信号は基板 1 1 の信号ィ ンターフヱ一ス ' コネ ク タ 5、 信 号配線 4 2、 ドライ ブ · セ レク ト · スィ ッチ 6 2、 内部接続配線 4 6、 イ ンターナル ' コネク タ 9、 フラ ッ トケーブル 1 0、 イ ンター ナル · コネク タ 8、 内部接続配線 5 7、 信号配線 5 2を介して、 F D D 2の制御 I C 2 2 に到達する。 これによつて、 3. 5 イ ンチ型 の F D D 2がホス ト 3 0から選択されたこ と となり、 ホス ト 3 0 と F D D 2 とのアクセスが成立する。 この場合、 F D D 2の磁気へッ ドなどによつて記録再生されたデータ は、 S D 1信号と同様の経路 で、 基板 1 1 を介してホス ト 3 0側とやり取り される。 ドライ ブ - セ レク 卜 · スィ ッチ 6 1 をシ ョ ー ト · プラ グ 6 1 bに設定し、 ドラ イ ブ ' セ レク 卜 · スィ ツチ 6 2をシ ョ ー ト · プラ グ 6 2 aに設定す れば、 上記と逆に S D 1信号で F D D 1 を選択し、 S D 0信号で F D D 2を選択する こ と も可能である。

このよ う に、 本例の記録装置では、 F D D 2 とホス ト側とデータ のやり取りを行うために、 F D D 2の信号イ ンターフ ェース . コネ ク タ 7 に、 イ ンタ一フ ェース ' ケ一ブルを接続する必要はない。 フ ラ ッ トケーブル 1 0 によって接続された F D D 1 の信号イ ンターフ エース · コネ ク タ 5を通 じてデータのやり取りをする こ とが可能だ からである。 F D D 1 とホス ト 3 0 と は、 もちろんイ ンターフ エ一 ス · コネクタ 5を介してデータのやり取りをすることが可能である 。 電源についても同様である。

さ らに、 本例の記録装置では、 媒体の型式が、 例えば、 5 . 2 5 イ ンチと 3 . 5 イ ンチのように異なっているために、 F D D 1 と F D D 2 のィ ンタ一フヱース · コネク タの組み合わせは異なっている 。 しかし、 フラ ッ 卜ケーブル 1 0 によってそれぞれのイ ンタ一フエ ース · コネクタの組み合わせに合致するように信号配線の組み合わ せを変換している。 従って、 ホス ト側には、 5 . 2 5 イ ンチに対応 したコネクタ しか用意されていない場合であっても、 3 . 5イ ンチ の F D Dにアクセスすることができる。 そのために、 アダプタ一基 板などを追設する必要はない。

図 3および図 4に、 セレクタ一，スィ ッチ 6 0の代わりに、 スィ ツチボー ド 6 5を用いた例を示してある。 さ らに、 図 2に示したセ レクタ一 · スィ ツチ 6 0を用いた例では、 S D信号を切り換えてい るが、 ドライブ . モーターのオン · オフを制御するモーターオン信 号 （ M 0 N信号） は切り換えていないため、 F D D 1 および F D D 2のモータ一は同時に起動する。 しかし、 以下の例では、 M O N信 号も切り換えて F D D 1 と F D D 2のモーターを別個に制御できる ようにしている。 先に説明した従来の装置であれば、 図 1 2 に基づ き説明したィ ンターフ ヱ一ス · ケーブルを捩る必要があったケース に相当する。 図 3および図 4 に示した接続配線を備えた記録装置は 、 スィ ッチボー ド 6 5を採用しているが、 それ以外の構成は略同じ であり、 共通する部分については同じ符号を付して説明を省略する 本例の記録装置は、 中継領域 4 5 に、 スィ ッチボー ド 6 5を挿入 するスロッ ト （スィ ッチ ' コネクタ） 6 4が設けられている。 この スロ ッ ト 6 4 には、 信号配線 4 2のうち、 D S A信号、 D S B信号 、 M O N A信号、 M 0 N B信号がホス 卜 3 0側から供給される信号 配線が入力されている。 そ して、 スロ ッ ト 6 4からは基板 1 1 の制 御 I C 2 1 に D S信号および MO N信号を供給する信号配線がそれ ぞれ制御 I C 2 1 に接続されており、 さ らに、 基板 1 2の制御 I C 2 2 に D S信号および M O N信号を供給する信号配線がそれぞれ内 部接続配線 4 7、 イ ンターナル ' コネ ク タ 9、 フラ ッ トケーブル 1 0、 イ ンタ一ナル · コネク タ 8、 内部接続配線 5 7、 信号配線 5 2 を介して制御 I C 2 2 に接続されている。

図 4 は、 スロ ッ ト 6 4近傍の配線と、 スィ ッチボー ド 6 5の配線 の詳細を示してある。 図 4 ( a ) に示した本例のスロ ッ ト 6 4 には 、 8つのピン 6 4 a ~ 6 4 hが用意されている。 ホス ト 3 0の 1 4 番ピンから D S A信号の供給される信号配線は、 ピン 6 4 aに接続 され、 1 2番ピンから D S B信号の供給される信号配線は、 ピン 6 4 cに接続されている。 1 6番ピンから MO N B信号の供給される 信号配線は、 ピン 6 4 eに接続され、 1 0番ピンから M 0 N A信号 の供給される信号配線は、 ピン 6 4 gに接続されている。 ピン 6 4 bからは F D D 1 を選択する D S信号を供給する信号配線が、 F D D 1 の制御 I C 2 1 に接続され、 ピン 6 4 hからは F D D 1 のモー 夕一をォ ンする MO N信号を供給する信号配線が制御 I C 2 1 に接 続されている。 さ らに、 ピン 6 4 dからは F D D 2を選択する D S 信号を供袷する信号配線が、 F D D 2の制御 I C 2 2 に接続され、 ピン 6 4 f からは F D D 2のモーターをオンする MO N信号を供給 する信号配線が制御 I C 2 2 に接続されている。

このよ う に接続されたスロ ッ ト 6 4 に、 図 4 ( b ) に示すよ う に 配線されたスィ ッチボー ド 6 5 aが挿入された場合の動作を説明す る。 本例のスィ ッチボー ド 6 5 は、 実願平 4 一 2 1 6 2 4 に示され ているよ う な小形フ レキシブル基板で構成されており、 8極スィ ッ チ · コネク タ となっているスロ ッ ト 6 4 に対し容易に抜き差しでき るよ う になっている。 このスィ ッチボー ド 6 5 a は、 隣会う ピンを 接続するよう に配線されたスィ ッチボー ドであり、 スロ ッ ト 6 4 に 挿入されると、 例えば、 ピン 6 4 aおよび 6 4 bが接続され、 同様 に、 6 4 cおよび 6 4 dが接続されるなど、 隣接する ピンがペアを なすよう に順番に接続される。 従って、 ホス ト 3 0 において D S A 信号と M 0 N A信号がアクティ ブとなる と、 ピン 6 4 a と接続され たピン 6 4 bから制御 I C 2 1 に D S A信号が供給され、 ピン 6 4 gと接続されたピン 6 4 hから制御 I C 2 1 に MO N A信号が供給 される。 これによつて、 F D D 1 のモーターが駆動し、 F D D 1 と ホス ト との接続が成立される。 この際、 M 0 N A信号は F D D 2の 制御 I C 2 2 には入力されていないので、 F D D 2のモータ一は駆 動されず、 また F D D 2 とホス ト との接続は成り立たない。 一方、 ホス ト 3 0において D S B信号と M 0 N B信号がァク ティ ブとなる と、 上記とは逆に D S B信号と MO N B信号は内部接続配線を介し て F D D 2の制御 I C 2 2 に入力され、 F D D 2のモーターがオン となり、 F D D 2 とホス ト とのデータのやり取りが可能となる。 こ の際、 F D D 2 とホス ト とのデータのやり取り は、 上記にて説明 し たよう に F D D 1 のィ ンタ フ ェースを介して行われる。

スィ ッチボー ド 6 5 aに代わり、 図 4 ( c ) に示すスィ ッ チボー ド 6 5 bをスロ ッ ト 6 4 に挿入した場合を説明する。 スィ ツ チボー ド 6 5 bは、 ピン 6 4 a と ピン 6 4 dを接続し、 ピン 6 4 b と ピン 6 4 cを接続するよう に配線されており、 ピン 6 4 e ~ 6 4 hにつ いても同様である。 従って、 ホス ト 3 0側から、 D S A信号と MO N A信号がアクティ ブになる と、 D S A信号は、 ピン 6 4 a と接続 されたピン 6 4 dから制御 I C 2 2 に供給され、 ピン 6 4 gと接続 されたピン 6 4 f から制御 I C 2 2 に M 0 N A信号が供給される。 これによつて、 F D D 2のモーターが駆動し、 F D D 2 とホス ト と の接続が成立する。 この際、 D S A信号および MO N A信号が F D D 1の制御 I C 2 1 に入力されないのは上記と同様である。 一方、 ホス ト 3 0から D S B信号と M 0 N B信号がァクティ ブとなると、 上記とは逆に D S B信号と MO N B信号は F D D 1の制御 I C 2 1 に入力され、 F D D 1のモータ一がオ ンとなり、 F D D 1 とホス 卜 とのデータのやり取りが行われる。 このよ う に、 スィ ッ チボー ド 6 5 aをスィ ッチボー ド 6 5 bと差し替える こ とによ り、 F D D 1 と F D D 2との設定を容易に変える こ とが可能である。 また、 F D D 1 と F D D 2 との設定を同時に変えるよ う になっているので、 一方 の設定のみを変えて、 F D D 1 と F D D 2 との両方へアクセスする ような不具合を未然に防止するこ と もできる。 さ らに、 MON信号 も切り換えでき るので、 F D D 1 と F D D 2 とへ別個の MO N信号 を供給でき る。 従来であれば、 ホス ト と接続するために 2セ ッ 卜の イ ンタ一フヱースケ一ブルが必要であり、 その一方を捩る必要もあ つた。 しかし、 本発明に係る装置においては、 1 セ ッ トのケーブル で良く 、 もちろん捩る必要もない。 このため、 本例の記録装置の接 続は非常に簡単であり、 接続不良などの 卜ラブルの発生も少ない。 ドライ ブを選択する信号の設定、 変更も F D D 1上にスィ ッチボー ドを差し込むだけで良いので、 簡単であり、 設定を間違える こ と も ない。

また、 1つのスィ ツチボー ド上の異なる面、 あるいは異なる端部 に上述したスィ ッチボー ド 6 5 aおよび 6 5 bに対応する回路をそ れぞれ形成するこ と も可能であり、 1つのスィ ツチボー ドの差し込 み方を変えるだけで切り換えを可能と し、 取扱を簡単にする こ と も でき る。 また、 上記実施例においては、 F D D 1および F D D 2の 双方にィ ンターナルコネ ク タを用意してある力 <、 F D D 2のィ ンタ ーナルコネク タに代わり、 通常設けられている信号あるいは電源ィ ンターフ ヱースを用いて F D D 1 と接続する こ と も可能である。 こ れについては以下の実施例において詳述する。

〔実施例 2〕

図 5 に、 本発明に係る異なる実施例と しての記録装置を示してあ る。 本例の記録装置も、 5. 2 5 ィ ンチの 00 1 と 3. 5 イ ンチ の F D D 2 とを搭載した記録装置であり、 フ ロ ン トべゼル 3から、 それぞれの媒体を挿入できるデュアル構造の F D D装置である。 F D D 1 の制御基板ュニッ ト （ P C B ) 1 1 には、 信号ィ ンターフ ェ ース力一 ドエツ ジ 5 と電源ィ ンターフ ェ ースコネク 夕 4 とが設けら れており、 これらをホス ト側と接続する こ とによつて、 記録装置は ホス ト側から電源を受けて稼働し、 データのやり取りが可能である 。 F D D 2の制御基板ュニッ ト （ P C B ) 1 2 には、 信号ィ ンタ一 フ ェースと電源ィ ンターフ ヱースとが一体となった接続コネク タ 7 ' が用意されており、 この接続コネ ク タ 7 ' が、 フラ ッ トケーブル ( F C C ) 1 0 によって P C B 1 1 のイ ンターナル * コネ ク タ 9 と 接続されている。 本例の P C B 1 2 には、 イ ンターナル ' コネク タ は別個に設けられておらず、 F D D 2が通常 3. 5 イ ンチ対応のホ ス ト機と接続される接続コネク タ 7 ' を用いて F D D 1 と F D D 2 との内部接続が行われている。 本例の装置においては、 イ ンタ一ナ ル · コネ ク タ 9力 P C B 1 1 の側端部に設け られており、 外部との イ ンターフ ェース 5、 4 と干渉しないよ う になっている。 そ して、 このコネク タ 9 と F D D 2の後端部に設けられた接続コネク タ 7 ' と はフラ ッ トケーブル 1 0で接続されている。 フラ ッ トケーブル 1 0 は、 その両端の接続端の向きを 9 0度変えるために途中で折り曲 げられており、 それぞれのコネ ク タ 9、 7 ' への差し込み作業が容 易となっている。 また、 接続されたフラ ッ トケーブル 1 0が記録装 置の外側にはみ出すこ と もない。 さ らに、 イ ンタ一ナル ' コネ ク タ 9の近傍には、 後述する設定スィ ッチ 7 9が搭載されており、 F D D 1 のケースカバーの一か所にスィ ッチ 7 9を操作するための開口 7 8が設け られている。

図 6 に示すよう に、 P C B 1 1 および P C B 1 2の接続配線は、 ほぼ上述した実施例と同様である。 したがって、 共通する部分につ いては同じ符号を付して説明を省略する。 本例の記録装置において は、 F D D 2 にイ ンタ一ナル · コネク タを別途用意していないので 、 P C B 1 2 には内部接続配線は設け られていない。 F D D 1 との 接続は全て接続コネク タ 7 ' を介して行われる。 P C B 1 1 は、 先 に説明 した記録装置の基板 1 1 と同様に信号配線 4 2、 電源配線 4 1 は中継領域 4 5内で、 P C B 1 2の接続コネク タ 7 ' の配列と合 致するよう に内部接続配線 4 6、 4 7 と接続されている。 この内部 接続配線 4 6、 4 7 はイ ンタ一ナル ' コネク タ 9 に接続され、 イ ン ターナル ' コネクタ 9 に F C C 1 0が接続されている。

本例の P C B 1 1 においては、 D S A、 D S B、 MO NA、 MO N Bを供給する信号配線は、 一旦、 F D D 1 の制御 I C 2 1 に入力 されている。 制御 I C 2 1 内には、 論理ブロ ッ ク 7 1 が設けられて おり、 論理ブロ ッ ク 7 1 によってホス ト側と接続が成立する F D D が設定される。 F D D 2の制御 I C 2 2 に入力される D S信号、 お よび M 0 N信号を供給する配線は、 論理プロ ッ ク 7 1 から出力され 、 制御 I C 2 1 からイ ンタ一ナル ' コネク タ 9を介して P C B 1 2 に供給される。 論理プロ ッ ク 7 1 の構成などの詳細は、 以下に図 7 に基づき説明する。

P C B 1 1 にはさ らに、 プルア ッ プ回路 8 0、 8 8 も用意されて いる。 このブルア ッ プ回路 8 0 は、 先に示した記録装置においても 搭載されている回路であるが、 こ こでは、 以下に述べる出力信号の プルアップを説明するために図面上に表してある。 図 7 には、 さ ら に、 F D D 2の出力イ ンタ一フェース信号である リ一 ドデータ信号 (R D信号） を供給する配線も示してある。 本例の記録装置では、 F D D 2からの R D信号を供給する配線は、 イ ンターナル ' コネク タ 9から一旦、 F D D 1 の制御 I C 2 1 内の ドライバ回路 8 5 に入 力され、 この ドライバ回路 8 5からの出力が信号配線 4 2を介して 信号イ ンターフェース · コネク タ 5からホス 卜側 3 に出力されてい る。 プルアップ回路 8 8 は、 F D D 2から制御 I C 2 1 に入力され る R D信号を供給する回路のブルアップ可能なように構成されてい る。 詳しく は、 図 8 に基づき以下で説明する。

本例の制御 I C 2 1 に設けられた論理ブロッ ク 7 1 の構成を論理 ゲー トを用いて図 7 に示してある。 論理ブロッ ク 7 1 は、 4つのセ レクタ 7 2 ~ 7 5から構成されており、 それぞれのセレクタは、 例 えば、 N 0 Rゲー トに並列に入力された 2つの A N Dゲー 卜から構 成されている。 セレクタ 7 2 ~ 7 5 によって選択される信号は、 設 定スィ ッチ 7 9 によって制御される。 すなわち、 設定スィ ッチ 7 9 をシ ョー トするとセ レク タ 7 2の端子 7 2 aには高レベルの信号が 供給され、 7 2 cには低レベルの信号が供給される。 設定スィ ッチ

7 9をオープンすると、 逆のレベルの信号が供給される。

ホス ト 3 0からは、 先に説明した実施例と同様に 1 0番ピンから MO N A、 1 4番ピンから D S A、 1 2番ピンから D S B、 1 6番 ピンから MO N Bのそれぞれの信号がオープン ドレイ ン出力と して 供給される。 この D S A信号などを供給する配線はブルアップ回路

8 0のプルアップ抵抗 8 1 を介して基板電源の 5 Vライ ンに接続さ れており、 ホス ト側がオープンの時に高レべル信号が論理ブロッ ク

7 1 に入力される。 以下では高レベル時がアクティ ブであると して 説明する。 セ レク タ 7 2 と 7 3 には、 D S A信号と D S B信号が入 力され、 設定スィ ッチ 7 9のポジシ ョ ンによっていずれかの信号が 各セ レク タ 7 2、 7 3のそれぞれから出力される。 セ レク タ 7 2力、 らの出力は制御 I C 2 1 内の制御回路に接続され、 F D D 1を選択 する D S信号が供給される。 セ レク タ 7 3からの出力は制御 I C 2 1外にでて、 内部接続配線を介して F D D 2の制御 I C 2 2に供給 され、 F D D 2を選択する D S信号となる。

MO NA信号、 および MO N B信号も同様である。 MO NA信号 および MON B信号はセ レク タ 7 4 と 7 5に入力され、 設定スイ ツ チ 7 9のポジシ ョ ンによって、 いずれかの信号が各セ レク タ 7 4、 7 5からそれぞれ出力される。 セ レク タ 7 4からの出力は制御 I C 2 1から出て、 F D D 2の制御 I C 2 2に供給され、 F D D 2のモ 一ターを制御する MO N信号となる。 セ レク タ 7 5からの出力は制 御 I C 2 1内の制御回路に供給され、 F D D 1のモーターを制御す る MO N信号となる。

例えば、 設定スィ ッチ 7 9がシ ョ ー トのポジシ ョ ンにあると、 セ レク タ 7 2の出力は、 D S B信号が高レベルの時にのみ低レベルと なり、 バッ フ ァ によって反転されて高レベルの D S信号が F D D 1 の制御回路に供給される。 従って、 D S B信号によつて F D D 1 と ホス ト .とのァクセスが成立する。

セ レク タ 7 3では、 D S A信号が高レベルの時にのみバッ フ ァを 介して高レベルの D S信号が F D D 2の制御 1 C 2 2に供給される 。 従って、 D S A信号によって F D D 2 とホス ト とのアクセスが成 立する。

セ レク タ 7 4では、 M 0 N A信号が高レベルの時にのみバッ フ ァ を介して高レベルの MO N信号が F D D 2の制御 I C 2 2に供給さ れる。 従って、 MO NA信号によ って F D D 2のモータ一が稼働す る。 セ レク タ 7 5では、 MO N B信号が高レベルの時にのみバッ フ ァ を介して高レベルの M 0 N信号が制御 I C 2 1 の制御回路に供給さ れる。 従って、 MO N B信号によって F D D 1 のモーターが稼働す る。

設定スィ ッチ 7 9をオープンポジシ ョ ンとすると、 セ レク タ 7 2 〜 7 5 によって選択される D S A信号などは逆転する。 従って、 セ レク タ 7 2では D S A信号が選択され、 F D D 1 とホス ト 3 0 との アクセスは D S A信号によって成立される。 同様に、 セ レク タ 7 3 では D S B信号が、 セ レク タ 7 4では M 0 N B信号が、 また、 セ レ ク タ 7 5では MO NA信号がそれぞれ選択される。 このよう に設定 を変更しても、 F D D 1 と F D D 2 とへ同時にアクセス して しま う ような不具合がないこと は、 先に図 3および図 4 に基づき説明した 実施例と同様である。

なお、 本例の装置では設定スィ ツチ 7 9をマニュアルで操作する よ う に構成しているが、 ホス ト 3 0側からの信号で操作する こ と も 勿論可能であり、 この場合、 ホス ト 3 0側のシステムで F D D 1 お よび F D D 2の設定を自由に変更する こ とができ る。

図 8 は、 F D D 2の制御 I C 2 2からホス ト 3 0 に出力される R D信号の接続経路を抜き出 して示してある。 F D D 2からは、 R D 信号に限らず、 イ ンデッ クス信号、 ト ラ ッ ク 0 0信号、 ライ ト プロ テク ト信号などの出力イ ンターフ ェース用の信号がホス ト 3 0側に 出力される。 これらの信号はオープン ドレイ ン出力であり、 従来で あれば、 ホス ト側でプルア ッ プされる信号である。 しかし、 本例に おいては、 R D信号に代表して示してあるよ う に、 F D D 2の制御 I C 2 2から出力された信号は、 F D D 2のイ ンターフ ェース · コ ネク タ 7 ' 、 F C C 1 0、 イ ンターナル ' コネ ク タ 9を介して F D D 1 に一旦伝達される。 さ らに、 イ ンターナル ' コネ ク タ 9から内 部接続配線 4 7を介して F D D 1 の制御 I C 2 1 内の ドライバ回路 8 5 に入力される。 ドライバ回路 8 5 に入力されるまでの内部接続 配線 4 7 に、 ブルア ッ プ回路 8 8が接続されており、 オープン ドレ ィ ン出力がプルア ッ プ抵抗 8 9 によ り基板電圧 5 Vによ り プルア ツ プされる。 ドライバ回路 8 5 に入力された R D信号はバッ フ ァ 8 6 を介して ドライバ 8 7 に入力され、 この出力 ドライバ 8 7がオ ン · オフされる。 この出力 ドライバ 8 7 は図示されていないが、 F D D 1 の R D出力 ドライバと兼用されている。 出力 ドライバ 8 7のォー プン ドレイ ン出力は制御 I C 2 1 から出され、 信号配線 4 2を介 し て信号出力イ ンタ一フ ェース · コネク タ 5に伝達され、 ホス ト 3 0 に伝達される。 従って、 出力 ドライバ 8 7のオープン ドレイ ン出力 はホス ト側によってプルア ッ プされる。

この本発明に係る記録装置においては、 F D D 1 と内部で接続さ れた F D D 2の出力信号を一旦 F D D 1 で受け、 F D D 1 で新たに オープン ドレイ ン出力化してホス ト側に出力 している。 従って、 F 00 2 と 00 1 の間、 すなわち、 記録装置内においては、 装置内 のプルア ッ プ回路 8 0 によ って信号がプルア ッ プされる。 ホス 卜 3 0側でプルア ッ プされるのは、 ドライバ回路 8 5以降である。 この ため、 F D D 2 と F D D 1 との間の信号配線に流れるスィ ツチング 電流を小さ く する こ とができ、 ノ イズを大幅に低'减する こ とができ る。 従来の記録装置のよ う に、 F D D 1 と F D D 2 とを別個に接続 している場合では、 F D D 2の出力信号もホス ト側でプルア ッ プさ れるために、 大きなスイ ッチ ング電流が流れ、 装置内部のノ イ ズの 大きな原因となっている。 従って、 本発明に係る構成を採用する こ とによ り、 フロ ッ ピーへの記録、 再生時に問題となる内部ノ イズを 大幅に低減する こ とができ、 信頼性の高い記録装置を提供する こ と が可能となる。 また、 出力 ドライバ回路 8 5 は、 F D D 1 と F D D 2 とに共通した回路と して構成すると ももちろん可能である。 すな わち、 出力イ ンターフヱ 一スを複数の F D Dが共有している構成と することも可能である。

なお、 本例においては、 ノイズを低減し、 F D Dの設定を簡単に するために、 ドライバ回路 8 5や論理ブロッ ク 7 1 を追設している が、 これらを制御 I C内に追加して形成することは容易である。 従 つて、 これらの回路のために F D D 1の P C B 1 1が大型となった り、 あるいは、 構成が複雑になることはない。

上記のような実施例によって説明した本発明に係る記録装置にお いては、 複数の記録媒体を備えているにも係わらず、 ホス トとの接 続は単一の記録媒体を搭載可能な記録装置と同様に 1 セッ トで良く

、 ホス トと複数の記録媒体との間で新たにデージチヱ一ン接続を行 う必要はない。 また、 独立してモーターの制御を行うために接続用 のケーブルを捩ったりする必要もない。 装置内部、 例えば、 F D D 1の基板上に設けられたスィ ッチ、 スィ ッチボー ドあるいは論理ブ ロ ッ クによって複数の F D Dをセレク トする信号の設定を簡単に、 また、 間違いなく行う こと もできる。 両方の F D Dを、 例えば、 D S Aに設定してしまうようなミ スを未然に防止することができる。 本発明に係る記録装置は、 このようなメ リ ッ トを有し、 さ らに、 複数の種類の異なる記録媒体を搭載している場合であっても、 ホス トとの接続は 1セッ トで良く、 さ らに、 異なる記録媒体との互換性 を取るためにアダプターボー ドなど余分な基板を追加する必要もな い。 従って、 本発明に係る記録装置の部品点数を削減し、 基板の省 スペースを図り、 装置の小形化を図ること もできる。

さ らに、 ホス ト側と接続された記録媒体の基板、 例えば、 上記の 実施例においては F D D 1の基板を出力バッファと して用いること も可能である。 これにより、 F D D 1 に接続された他の F D D上で は出力 ドライバのスイ ツチ ング電流を小電流で済ますこ とができ る 。 スイ ッチ ング電流による電磁界が F D Dの磁気へッ ドなどに飛び 込むノ イズの原因となり、 このノ イズの大き さ はスィ ツチング電流 の値に比例する。 従って、 スイ ッチング電流を小さ く する こ と は、 内部ノ イズを大幅に低減でき る こ とに繋がり、 記録装置の性能向上 に大きなメ リ ッ トがある。 さ らに、 スイ ッチ ング電流による電源電 圧の摇れによるノ イズを低減でき ると いう効果もある。

このよ うな幾つかのメ リ ッ トを備えた本発明に係る記録装置は、 上記にて説明した F D D 1 および F D D 2 が搭載された記録装置に 限定される ものではないこ と はもちろんである。 記録媒体と しては フロ ッ ピーディ スクに限らず、 光ディ スク、 C D、 R 0 Mカー ド、 R A Mカー ドなど種々のものが採用でき る。 また、 記録媒体の数量 は 2 つに限定される ものでないこ と は勿論である。 さ らに、 接続回 路構成、 論理プロ ッ クの構成なども上記の実施例に限定される もの ではない。 産業上の利用可能性

本発明に係る記録装置は、 コ ン ピュータなどの情報処理装置の外 部記憶装置と して用いられる ものであり、 特に、 近年、 記録装置が 小形化しているため、 従来の記録装置のスペースを複数の記録媒体 を搭載可能な記録装置に置き換える際に好適な装置である。 本発明 に係る記録装置は、 フロ ッ ピ一ディ スク ドライ ブ、 光ディ スク、 R A M力一 ドなどの複数の記録媒体を備える こ とが可能である。

Claims

請 求 の 範 囲

1 . 第 1 の記録媒体にデジタルデータの記録および再生の少なく と もいずれかを行う第 1 の記録部と、

前記第 1 の記録媒体とは異種の第 2の記録媒体にデジタルデータ の記録および再生の少なく と もいずれかを行う第 2の記録部とを少 なく と も有する複数の記録媒体を搭載可能な記録装置において、 前記第 1 の記録部と前記第 2 の記録部とを接続する内部接続手段 を有し、 この内部接続手段は、 前記第 1 の記録部と外部機器との接 続配列を前記第 2 の記録部に合わせて変換する接続変換手段を備え ていることを特徵とする複数の記録媒体を搭載可能な記録装置。

2 . 請求項 1 において、 前記第 1 の記録部は、 該記録部の後端部 に設けられた前記外部機器との接続が可能な外部接続コネクタと、 該記録部の側端部に設けられた前記第 2の記録部との接続が可能な 内部接続コネクタとを備え、

前記内部接続手段は、 前記内部接続コネクタと前記第 2 の記録部 の後端部に設けられた接続コネク夕とを接続するフラ ッ トケーブル を備え、 このフラ ッ トケーブルは折り曲げられた状態で取り付けら れていることを特徴とする複数の記録媒体を搭載可能な記録装置。

3 . 記録媒体にデジタルデータの記録および再生の少なく と もい ずれかを行う記録部を複数有する複数の記録媒体を搭載可能な記録 装置において、

少なく と も 2 つの前記記録部が内部接続手段によつて接続されて おり、 この内部接続手段によつて接続された少なく と もいずれか一 方の記録部は、 該記録部と外部装置とを接続する外部接続手段と、 この外部接続手段と前記内部接続手段とを接続する中継手段と、 少 なく と も前記いずれか一方の記録部を選択するために前記外部装置 から供給される選択信号を設定する設定手段とを備えていることを 特徵とする複数の記録媒体を搭載可能な記録装置。

4 . 請求項 3 において、

前記記録部は、 それぞれの前記記録媒体を駆動させて、 その記録 媒体上の所定の位置に対してデジタルデータの記録および再生の少 なく と もいずれかを行い、

前記選択信号は、 前記記録部を選択する信号と、 前記記録媒体を 駆動する信号とを少なく と も具備していることを特徵とする複数の 記録媒体を搭載可能な記録装置。

5 . 請求項 3または 4 において、

前記設定手段は、 さらに、 前記内部接続手段によって接続された 双方の記録部の各々を選択するために、 前記外部装置から供給され る 2以上の選択信号を設定可能であることを特徴とする複数の記録 媒体を搭載可能な記録装置。

6 . 請求項 5 において、

前記設定手段は、 前記中継手段における接続、 あるいは、 前記外 部接続手段と前記一方の記録部の記録制御手段との間の接続の少な く と も 1部を選択的にオン · オフ可能なスィ ッチ手段であることを 特徴とする複数の記録媒体を搭載可能な記録装置。

7 . 請求項 5 において、

前記設定手段は、 前記中継手段における接続、 あるいは、 前記外 部接铳手段と前記一方の記録部の記録制御手段との間の接続の少な く と も 1部を組み換える手段であることを特徴とする複数の記録媒 体を搭載可能な記録装置。

8 . 請求項 7 において、

前記組み換える手段は、 所定の配線パターンの形成された前記一 方の記録部に差替え可能なスィ ッ チボー ドであることを特徴とする 複数の記録媒体を搭載可能な記録装置。

9 . 請求項 Ί において、

前記組み換える手段は、 前記中継手段における接続、 あるいは、 前記外部接続手段と前記一方の記録部の記録制御手段との間の接続 の少なく と も 1部を行う論理手段と、

この論理手段を制御する外部制御手段とを備えていることを特徴 とする複数の記録媒体を搭載可能な記録装置。

1 0 . 請求項 9 において、 前記記録制御手段と、 前記論理手段と 、 前記外部制御手段とが同一の集積回路上で実現されていることを 特徴とする複数の記録媒体を搭載可能な記録装置。

1 1 . 記録媒体にデジタルデータの記録および再生の少なく と も いずれかを行う記録部を複数有する複数の記録媒体を搭載可能な記 録装置において、

少なく と も 2つの前記記録部が内部接続手段によつて接続されて おり、 この内部接続手段によって接続された少なく と もいずれか一 方の記録部に、 他方の前記記録部からの出力信号により駆動されて 、 前記一方の記録部から外部装置に信号を出力する出力 ドライバー 手段を備えている こ とを特徴とする複数の記録媒体を搭載可能な記 録装置。

1 2 . 請求項 1 1 において、 前記他方の記録部からの出力信号は

5 、 オープン ドレイ ン出力またはオープンコ レク タ出力を具備した信 号出力手段から出力され、

前記一方の記録部は、 前記信号出力手段のオープン ドレイ ン出力 またはオープンコ レク タ出力をプルア ッ プする電圧印加手段を備え ている こ とを特徵とする複数の記録媒体を搭載可能な記録装置。

0

1 3 . 請求項 3 ない し 1 2 のいずれかにおいて、 前記一方の記録 部は、 該記録部の後端部に設けられた前記外部装置との接続が可能 な外部接続コネク タ と、 該記録部の側端部に設けられた前記他方の 記録部との接続が可能な内部接続コネ ク タ とを備え、

I 5 前記内部接続手段は、 前記内部接続コネク タ と前記他方の記録部 の後端部に設けられた接続コネク タ とを接続するフ ラ ッ トケーブル を備え、 このフ ラ ッ トケーブルは折り曲げられた状態で取り付け ら れている こ とを特徴とする複数の記録媒体を搭載可能な記録装置。