WO1991015815A1 - System for executing instruction of pc - Google Patents

System for executing instruction of pc Download PDF

Info

Publication number
WO1991015815A1
WO1991015815A1 PCT/JP1991/000449 JP9100449W WO9115815A1 WO 1991015815 A1 WO1991015815 A1 WO 1991015815A1 JP 9100449 W JP9100449 W JP 9100449W WO 9115815 A1 WO9115815 A1 WO 9115815A1
Authority
WO
WIPO (PCT)
Prior art keywords
instruction
special
purpose processor
address
buffer area
Prior art date
Application number
PCT/JP1991/000449
Other languages
English (en)
French (fr)
Inventor
Takashi Yamauchi
Original Assignee
Fanuc Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fanuc Ltd filed Critical Fanuc Ltd
Publication of WO1991015815A1 publication Critical patent/WO1991015815A1/ja

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/052—Linking several PLC's

Definitions

  • the present invention relates to a PC (programmable controller) instruction execution method, and more particularly to a PC instruction execution method in which instructions are shared and executed by a plurality of processors.
  • PC programmable controller
  • the dedicated processor reads the sequence instruction from the memory, and executes the instruction executable by the dedicated processor as it is. If a special instruction cannot be executed by the special-purpose processor, it is notified to the general-purpose processor by an interrupt or the like, and the general-purpose processor executes the special instruction.
  • the special-purpose processor When the general-purpose processor is executing the special instruction, the special-purpose processor has stopped processing. General-purpose processors execute special instructions. When the line is completed, restart the dedicated processor. As a result, the special purpose processor resumes execution of the sequence instruction.
  • the dedicated processor stops executing sequence instructions while the general-purpose processor executes the special instructions.
  • sequence instructions executed by a general-purpose processor are complex instructions and take a long time to execute.Therefore, if a sequence program contains many special instructions, a special-purpose processor processes the sequence 'program. Time, that is, the scan time becomes longer.
  • the processing of the special-purpose processor is delayed because the general-purpose processor is stopped while executing the special instruction.
  • recent dedicated processors have a high processing speed, and can execute a considerable number of sequence instructions while the general-purpose ⁇ -processor is executing special instructions for a long time. Disclosure of the invention
  • the present invention has been made in view of such a point, and a general-purpose processor and a dedicated processor independently execute sequence instructions of each other.
  • the purpose of the present invention is to provide a PC instruction execution method capable of processing the execution of a program.
  • a dedicated processor executes a sequence instruction at a high speed, and when the dedicated processor reads out an unexecutable special instruction, The address of the special instruction is written in the buffer area, the dedicated processor continues executing the next instruction, and the general-purpose processor refers to the buffer area while executing the system program or the like, and refers to the buffer area.
  • a PC instruction execution method characterized in that the special instruction is read from a dress, executed, and a sequence program is executed.
  • the special processor When the special processor reads the special instruction, it writes the address of the special instruction to the buffer area, and continues executing the sequence instruction as it is. Thus, the dedicated processor can continue executing the sequence instruction without stopping.
  • a general-purpose processor executes a special instruction by referring to a buffer area while executing a system program and the like. Therefore, a general-purpose processor can perform processing without interrupting execution of a system program or the like by an interrupt or the like from a special-purpose processor.
  • FIG. 1 is a conceptual diagram of a PC instruction execution method of the present invention
  • Figure 2 is a time chart of the general-purpose processor processing.
  • Figure 3 shows an example of a special instruction.
  • FIG. 4 is a block diagram of a PC hardware for implementing the present invention
  • Fig. 5 is a diagram showing the memory map of the work RAM.
  • Fig. 6 is a flowchart of the processing of the dedicated processor
  • FIG. 5 is a flowchart of the processing of the general-purpose processor. BEST MODE FOR CARRYING OUT THE INVENTION
  • FIG. 1 is a conceptual diagram of a PC instruction execution method according to the present invention.
  • the special-purpose processor 15 reads the sequence program, and executes the sequence instruction that can be executed by the special-purpose processor 15 as it is.
  • the circles in the figure indicate executable instructions. Read the special instruction A indicated by the double circle at the 4th time. This special instruction A is activated. Since this special instruction A cannot be executed by the dedicated processor 15, the address A D (A) is written to the buffer area 16.
  • the special instruction C is read for the third time. Since the instruction C has been activated, the address AD (C) is written to the buffer area 16 g. In this way, even if the special-purpose processor 15 reads out the special instruction, it simply writes the address to the buffer area 16 g in order to continue the execution of the sequence instruction. You.
  • the general-purpose processor 11 reads the contents of the buffer area 16 g at regular intervals. Reads the written address, for example, address A D (A) of instruction A, and executes instruction A. Execute instruction C in the same way. Therefore, the execution of the special instructions does not hinder the general-purpose processor 11 from executing the original system program or the like.
  • Fig. 2 is a timing chart of the processing of the general-purpose processor. That is, the system program is executed at regular intervals, followed by the execution of special instructions, which are repeated alternately.
  • FIG. 3 is a diagram showing an example of a special instruction.
  • instruction A which is a special instruction, is represented in a ladder format.
  • Contact 1 is an activation signal that determines whether or not to execute instruction A2.
  • Instruction A2 is executed when contact 1 is turned on from off, and instruction A2 is not executed when contact 1 is off.
  • Instruction A 2 is executed by general-purpose processor 11, and when execution is completed, end signal 3 is turned on. When the end signal 3 is turned on, the contact 1 is turned off by another command not shown.
  • special instructions are complex and require a long processing time, but do not require very high-speed processing.
  • it is an instruction to transfer data to the numerical controller or to display it on a display screen.
  • FIG. 4 is a block diagram of a hardware of a PC for implementing the present invention.
  • a PMC Programmable Machine Controller
  • CNC Genetic Control Unit
  • the general-purpose processor 11 controls the entire PMC according to the system program stored in the EPROM 12.
  • the general-purpose processor 11 has a register 11a, which is used to read the address of the special instruction from the buffer area 16g of the work RAMI6.
  • the work RAM 13 is used as an area for executing the system program of the general-purpose processor 11 or for transmitting the data of the PMC to the CNC (not shown) by the general-purpose processor 11.
  • the dedicated processor 15 executes the sequence program stored in the memory 14. Some of the sequence programs are sequence instructions that can be executed by the special purpose processor 15 and special instructions that cannot be executed by the special purpose processor 15. When the special processor 15 reads the special instruction, the special processor 15 writes the address of the special instruction into the buffer area 16 g of the work RAM 6, and continues executing the next sequence instruction.
  • the dedicated processor 15 has a register 15a, which is used to write the address of the special instruction to a buffer area 16g of the work RAM 16 described later.
  • the work RAM 16 is used as a work area when the dedicated processor executes a sequence program. It is also used as a temporary storage area for other input / output signals. The details will be described later.
  • I / O interface use 17 is an I / O signal interface that outputs an output signal to the outside (machine side) to be controlled and receives an input signal from the outside (machine side). I can. These elements are connected by a bus 18.
  • Fig. 5 shows the memory map of the work RAM.
  • the area 16a stores an external input signal
  • the area 16b stores an external output signal.
  • Area 16c stores the input signal from the CNC (numerical control device) side
  • area 16d stores the output signal to the CNC side.
  • Area 16e stores an internal relay signal when executing a sequence program.
  • a register 16 ea for temporarily storing the state of the activation signal (ACT) is provided.
  • Region 16f is used as an internal register.
  • the address of the special instruction is written by the special purpose processor 15, read by the general purpose processor 11, and the address is erased after execution. In other words, it is used as a confirmation area for the execution of special instructions and the completion of execution.
  • Fig. 6 is a flowchart of the processing of the dedicated processor.
  • the numeral following S indicates the step number.
  • Start signal A signal to transfer and store 1 ACTA (stored in 16ea) Check if the power is "0". S 4 Proceed to. If ACTA is 1, the start signal 1 has already been turned on in the previous process, so this process is unnecessary and the process ends.
  • the special processor 15 when the special processor 15 reads the special instruction, it writes the address of the special instruction in order into the address position BA of the buffer 16 g indicated by the register 15 a.
  • the buffer area 16 g has a ring structure, and when it reaches the final address position, it returns to the initial address position. It's swelling. This is shown in S7.
  • the buffer area 16 g When the buffer area 16 g becomes full, it waits to write the memory address of the special instruction to the buffer area 16.
  • Figure 7 is a flowchart of the processing of a general-purpose processor.
  • the number following S indicates the step number.
  • [S12] Address B Refers to the memory address where the special instruction is located from the contents of the buffer area 16g indicated by B, reads the special instruction, and executes it.
  • the general-purpose processor 11 reads the contents of the register 11a, finds out the address of the special instruction, and executes it sequentially.
  • the corresponding part of the buffer area 16g is set to 0 so that the dedicated processor 15 can write the address of the next special instruction.
  • the dedicated processor 15 does not need to wait for the processing of the general-purpose processor 11. Further, the general-purpose processor 11 is not obstructed from executing the system program.
  • the PC programmable controller
  • CNC numerical controller
  • the present invention is not limited to these, and a PC (programmable controller) that independently controls a machine or the like is used.
  • the present invention can be similarly applied to a trolley.
  • the address of a special instruction that cannot be executed by the dedicated processor is written in the buffer area, and the general-purpose processor reads and executes the address.
  • sequence programs can be executed, the processing speed of the dedicated processor and general-purpose processor can be improved, and the processing speed of the entire PC can be improved.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)
  • Advance Control (AREA)
  • Executing Machine-Instructions (AREA)
  • Multi Processors (AREA)

Description

明 細 書 P Cの命令実行方式 技 術 分 野
本発明は P C (プログラマブル ' コ ン トローラ） の命令実 行方式に関し、 特に、 複数のプロセッサで命令を分担して実 行する P Cの命令実行方式に関する。 背 景 技 術
従来より、 複数のプロセッサを有し、 シーケンス ' プログ ラムの実行を分担し、 処理の高速化を図った P C (プログラ マブル · コ ン トローラ） がある。 このような例として特開昭
6 3 - 2 1 4 8 0 4号がある。 この例では P C全体の制御と 複雑なシーケンス命令を実行する汎用プロセッサと、 論理和、 論理積等の基本的な命令を実行する専用プロセッサとで、 命 令の実行を分担して、 シーケンス ' プログラムの処理を高速 化している。
この場合、 まず専用プロセッサがメ モ リからシーケンス命 令を読み出し、 専用プロセッサで実行可能な命令はそのまま 実行する。 専用プロセッサで実行できない特殊な命令のとき は、 割り込み等で汎用プロセッサに通知し、 汎用プロセッサ がその特殊命令を実行する。
汎用プロセッサが特殊命令を実行中のときは、 専用プロセ ッサは処理を停止している。 汎用プロセッサは特殊命令の実 行を完了すると専用プロセッサを再起動する。 これによつて、 専用プロセッサはシーケンス命令の実行を再開する。
しかし、 従来の P Cの命令実行方式では、 汎用プロセッサ が特殊命令を実行している間、 専用プロセ ッ サはシーケ ンス 命令の実行を停止している。 一般に、 汎用プロセッサで実行 するシーケンス命令は複雑な命令であり、 実行時間が長い、 従って、 シーケ ンス · プログラムのなかに特殊な命令が多数 含まれていると、 専用プロセッサがシーケ ンス ' プログラム を処理する時間、 すなわちスキ ャ ンタイムが長くなってしま
Ό。
また、 汎用プロセッサが他の処理、 例えば、 入出力信号の 監視、 P A S C A L、 C言語等の高級言語命令の実行を行う P Cでは、 シーケ ンス命令の実行の回数が多くなると、 汎用 プロセ ッ サの負担が大きく なり、 シーケ ンス · プロ グラ ムの 実行のみならず、 P C全体のシステムプログラムの実行が遅 れ、 P Cの機能を充分に果たすことができなくなる。
さらに、 専用プロセッサは汎用プロセッサが特殊命令を実 行中は停止しているので、 処理が遅れる。 特に、 最近の専用 プロセ ッサは処理速度が早く、 汎用プ πセ ッサが特殊命令を 長時間かけて実行している時間には相当数のシーケンス命令 の実行が可能である。 発 明 の 開 示
本発明はこのような点に鑑みてなされたものであり、 汎用 プロセッサと専用プロセッサが独立に互いのシーケ ンス命令 の実行を処理できる P Cの命令実行方式を提供することを目 的とする。
本発明では上記課題を解決するために、
複数のプロセッサで命令を分担して実行する P Cの命令実 行方式において、 専用プロセッザで高速にシ一ケンス命令を 実行し、 前記専用プロセッザが実行不可能な特殊命令を読み 出したときに、 前記特殊命令のァ ドレスをバッフ ァ領域に書 き込み、 専用プロセッサは次の命令の実行を続行し、 汎用プ 口セッサはシステムプログラム等を実行しながら、 前記バッ ファ領域を参照して、 前記ァ ドレスから前記特殊命令を読み 出して実行し、 シーケ ンス ' プログラムを実行することを特 徴とする P Cの命令実行方式が、 提供される。
専用プロセッサは特殊命令を読み出すと、 特殊命令のア ド レスをバッ フ ァ領域に書き込み、 そのまま、 シーケ ンス命令 の実行を続ける。 このため、 専用プロセッサはシーケ ンス命 令の実行を停止することなく、 続行できる。
一方、 汎用プロセッサはシステムプログラム等を実行しな がら、 バッ フ ァ領域を参照して、 特殊命令を実行する。 従つ て、 汎用プロセッサは、 専用プロセッサからの割り込み等に よって、 システムプログラム等の実行を妨げられることなく、 処理ができる。 図 面 の 簡 単 な 説 明
第 1図は本発明の P Cの命令実行方式の概念図、
第 2図は汎用プロセ ッザの処理のタィ 厶チャー ト、 第 3図は特殊命令の例を示す図、
第 4図は本発明を実施するための P Cのハードウヱァのブ πック図、
第 5図はワーク R A Mのメモ リマツプを表す図、
第 6図は専用プロセッザの処理のフローチャ ー ト、
第 Ί図は汎用プロセッサの処理のフローチャ ー トである。 発明を実施するための最良の形態
以下、 本発明の一実施例を図面に基づいて説明する。
第 1図は本発明の P Cの命令実行方式の概念図である。 専 用プロセ ッ サ 1 5はシーケ ンス · プログラムを読み出し、 専 用プロセッサ 1 5で実行可能なシーケンス命令ならばそのま ま実行する。 図の円で示すのは実行可能な命令を示している。 第 4回目に 2重円で示す特殊命令 Aを読み出す。 この特殊 命令 Aは起動がかかっている。 この特殊命令 Aは専用プロセ ッサ 1 5では実行出来ないので、 そのア ドレス A D ( A ) を パッ フ ァ領域 1 6 に書き込む。
続いて、 シーケ ンス命令を実行し、 3回目に特殊命令 Bを 読み出す。 しかし、 命令 Bは起動がかかっていないので、 そ のまま次のシーケンス命令の実行を行う。
続いて、 3回目に特殊命令 Cを読み出す。 命令 Cは起動が かかっているので、 そのア ドレス A D ( C ) をバッ フ ァ領域 1 6 gに書き込む。 このようにして、 専用プロセッサ 1 5は 特殊命令を読み出しても、 そのァ ド レスをバッフ ァ領域 1 6 gに順審に書き込むのみで、 シーケ ンス命令の実行を続行す る。
一方、 汎用プロセッサ 1 1 は一定時間毎にバッファ領域 1 6 gの内容を読み出す。 書き込まれたア ド レス、 例えば命令 Aのア ド レス A D ( A ) を読み出し、 命令 Aを実行する。 同 様にして命令 Cを実行する。 従って、 汎用プロセッサ 1 1 は 特殊命令の実行によって、 本来のシステムプログラム等の実 行を妨げられることがなく なる。
第 2図は汎用プロセッサの処理のタ イ ムチヤ 一 トである。 すなわち、 一定時間毎に、 システムプロ グラ ム等の実行を行 い、 続いて、 特殊命令を実行し、 これを交互に繰り返してい る o
第 3図は特殊命令の例を示す図である。 こ こでは、 特殊命 令である命令 Aをラダ一形式で表している。 接点 1 は命令 A 2を実行するかどうかを決める起動信号であり、 接点 1が才 フからオンになった時に命令 A 2が実行され、 オフのときは 命令 A 2は実行されない。 命令 A 2は汎用プロセッサ 1 1 に よって実行され、 実行が終了すると、 終了信号 3がオンされ る。 終了信号 3がオンされると、 接点 1 は図示されていない 別の命令によつてオフされる。
一般に特殊命令は複雑で処理時間は長いが、 それほど高速 の処理を必要と しない。 例えば、 データを数値制御装置側に 転送したり、 表示画面に表示したりする命令である。
第 4図は本発明を実施するための P Cのハ ー ドウヱァのブ ロ ック図である。 こ こでは、 C N C (数値制御装置） に結合 された P M C (プログラマブル · マ シン · コ ン ト ローラ） を 例にして説明する。 汎用プロセッサ 1 1 は E P R O M 1 2に 格納されたシステムプログラムに従って、 P M C全体を制御 する。 汎用プロセッサ 1 1 にはレジスタ 1 1 aがあり、 特殊 命令のァ ド レスをワーク R A M I 6のバッ フ ァ領域 1 6 gか ら読み出すのに使用される。
ワーク R A M 1 3は汎用プロセッサ 1 1のシステムプログ ラムの実行、 あるいは汎用プロセッサ 1 1が P M Cのデータ を、 図示されていない C N C側へ送るための領域として使用 される。
専用プロセッサ 1 5はメ モ リ 1 4に格納されたシーケ ンス · プ口グラムを実行する。 シーケ ンス · プログラムのなかには、 専用プロセッサ 1 5が実行できるシーケ ンス命令と、 専用プ 口セ ッ サ 1 5が実行できない特殊命令がある。 専用プロセ ッ サ 1 5 は特殊命令を読み出したときは、 特殊命令のア ドレス をワーク R A M I 6のバッファ領域 1 6 gに書き込み、 次の シーケンス命令の実行を続行する。 また、 専用プロセッサ 1 5にはレジスタ 1 5 aがあり、 特殊命令のァ ド レスをワーク R A M 1 6の後述するバッファ領域 1 6 gに書き込むのに使 用される。
ワーク R A M 1 6は専用プロセッサがシーケンス · プログ ラ ムを実行するときのワーク領域として使用される。 また、 その他の入出力信号等の一時的な保管場所と して使用される。 その詳細は後述する。 入出力イ ンタ フ ユース 1 7は入出力信 号のィ ンタ フ ニースであり、 制御対象である外部 （機械側） への出力信号を出力し、 外部 （機械側） からの入力信号を受 ける。 これらの要素はバス 1 8によつて結合されている。 第 5図はワーク R A Mのメ モ リマツプを表す図である。 領 域 1 6 aは外部からの入力信号が、 領域 1 6 bには外部への 出力信号が格納される。 領域 1 6 c には C N C (数値制御装 置） 側からの入力信号、 領域 1 6 dには C N C側への出力信 号が格納される。 領域 1 6 eにはシーケ ンス · プログラムを 実行するときの内部リ レーの信号が格納される。 また、 起動 信号 （A C T ) の状態を一時記憶する レジスタ 1 6 e a (信 号 A C T A ) が設けられている。 領域 1 6 f は内部レジスタ として使用される。 バッ フ ァ領域 1 6 gは特殊命令のァ ドレ スが専用プロセッサ 1 5 によって書き込まれ、 汎用プロセッ サ 1 1 によって読み出され、 実行後にア ドレスは消去される。 すなわち、 特殊命令の実行依頼と実行終了の確認領域として 使用される。
第 6図は専用プロセッサの処理のフ ロ ーチ ヤ 一 トである。 図において、 Sに続く数値はステップ番号を示す。
〔 S 1〕 特殊命令である命令 A 2の起動信号 （A C T ) 1が 「 1 」 （オ ン） であるか調べ、 「 1 」 なら S 3へ進み、 「 1 」 でなければ S 2へ進む。
〔 S 2〕 起動信号が 「 1」 ではないので、 命令 A 2を実行す る必要がなく、 「 0」 を終了信号 3に書き込み、 処理を終了 させる。
〔 S 3〕 起動信号 （ A C T ) 1を転送して記憶する信号 A C T A ( 1 6 e aに格納されている） 力 「 0」 か調べ、 「 0」 なら初めて起動信号 1がォンになったものであるので、 S 4 へ進む。 AC T Aが 1なら、 起動信号 1はすでに前回の処理 でオンになっているので、 今回の処理は不要であり、 処理を 絡了する。
〔S 4〕 書き込もうとするバッ フ ァ領域 1 6 gのア ド レス位 置が 0かどうか調べ、 0なら書き込みできるので S 5へ進む。 0でないなら書き込みできないので処理を終了させる。 この ときのア ド レス B Aはレジスタ 1 5 aに格納されている。
〔 S 5〕 命令 A 2のメ モ リ ア ドレスを、 レジスタ 1 5 aの示 すバッ フ ァ領域 1 6 g内のァ ド レス B Aに書き込む。
〔 S 6〕 レジスタ 1 5 aの示すア ドレス B Aがバッ フ ァ領域 1 6 gの最終ァ ドレスなら S 7、 そうでなけれは S 8へ進む。
〔 S 7〕 レジスタ 1 5 aのア ド レス B Aが、 ノ、'ッ フ ァ領域 1 6 gの最終ァドレスであるので、 了 ドレス B Aをバッファ領 域 1 6 gの先頭ア ド レスに置き換えるために、 バッ フ ァ領域 1 6 gの先頭ァ ド レスを書き入れる。
〔S 8〕 レジスタ 1 5 aの内容を + 1する。 すなわち、 レジ スタ 1 5 aの内容がバッ フ ァ領域 1 6 gの次のァ ド レス B A を指定できるようにする。
〔S 9〕 起動信号 （ACT) を内部記憶信号 ACT Aに書き 込 、。
このようにして専用プロセッサ 1 5は特殊命令を読み出し た場合に、 特殊命令のァドレスをレジスタ 1 5 aの示すバッ フ ァ 1 6 gのア ド レス位置 BAに順番に書き込んでいく。 なお、 バッ フ ァ領域 1 6 gはリ ング構成となっており、 最 終ァドレス位置に到達すると、 最初のァ ドレス位置に戻るよ うになつている。 これは、 S 7に示されている。
なお、 バッファ領域 1 6 gがフルになったときは特殊命令 のメ モ リア ドレスをバッ フ ァ領域 1 6 に書き込むのを待機 することとなる。
次に汎用プロセッサの処理について述べる。 第 7図は汎用 プロセッサの処理のフローチャー トである。 図において、 S に続く数値はステップ審号を示す。
〔 S 1 1 〕 レジスタ 1 1 aで示す、 パッ ファ領域 1 6 gのァ ドレス B Bの内容を調べ、 0なら処理を終了する。 すなわち、 汎用プロセッサ 1 1が実行すべき特殊命令はないからである。 ア ドレス B Bの内容が 0でなければ、 S 1 2へ進む。
〔 S 1 2〕 ア ドレス B Bの示すバッ フ ァ領域 1 6 gの内容か ら特殊命令の置かれているメ モ リ ア ドレスを参照し、 特殊命 令を読み出して実行する。
〔 S 1 3〕 特殊命令の実行が終了すると、 終了信号 3に 1を 書含込む。
〔 S 1 4〕 特殊命令の実行が終了したので、 バッ フ ァ領域 1 6 gのア ドレス B Bに 0を書き込む。 これによつて、 そのァ ドレス B Bには、 専用プロセッサ 1 5が新しい特殊命令のァ ドレスを書き込むことができる
〔 S 1 5〕 レジスタ 1 1 aの内容 B Bがバッ フ ァ領域 1 6 g の最終ァ ドレスなら S 1 7へ進み、 そうでなければ S 1 6へ
〔 S 1 6〕 レジスタ 1 1 aの内容 B Bを + 1 して、 ア ドレス B Bを 1個進める。 〔 S 1 7〕 レジスタ 1 1 aの内容がバッ ファ領域 1 6 gの最 後のァ ドレスを示しているので、 先頭に戻すために、 バッフ ァ領域 1 6 gの先頭ァドレスをレジスタ 1 1 aに代入する。
このようにして、 汎用プロセッサ 1 1 はレジスタ 1 1 aの 内容を読み出し、 特殊命令のア ドレスを知り、 順次これを実 行する。 実行が終了すると、 バッ フ ァ領域 1 6 gの該当箇所 を 0にして、 専用プロセッサ 1 5が次の特殊命令のァドレス を書き入れられるようにする。
すなわち、 専用プロセッサ 1 5がバッファ領域 1 6 gに特 殊命令のア ドレスを書き込み、 汎用プロセッサ 1 1がこれを 参照し、 特殊命令を実行し、 実行が終わるとバッ フ ァ領域 1 6 gの該当ア ド レス位置を 0 とする。 これによつて、 専用プ 口セッサ 1 5 と汎用プロセッサ 1 1 は互いに独立して、 それ ぞれの処理を中断することなく実行することができる。
この結果、 専用プロセ ッ サ 1 5は汎用プロセッサ 1 1の処 . 理を待つ必要がなくなる。 また、 汎用プロセッサ 1 1 はシス テムプログラムの実行を妨げられることがなくなる。
上記の説明では、 P C (プログラマブル · コ ン トローラ） としては数値制御装置 （C N C ) に結合された P M Cで説明 したが、 これらに限らず、 独立して機械等を制御する P C ( プログラマブル · コ ン ト ローラ） でも同様に本発明を適用す ることができる。
以上説明したように本発明では、 専用プ αセッザが実行不 可能な特殊命令のァドレスをバッ ファ領域に書き込み、 汎用 プロセ ッサはこれを読みだして実行するようにしたので、 百. いに独立にシーケンス · プログラ厶の実行ができ、 専用プ口 セッサと汎用プロセッサの処理速度が向上し、 P C全体の処 理速度が改善される。

Claims

請 求 の 範 囲
1 . 複数のプロセッサで命令を分担して実行する P Cの命 令実行方式において、
専用プロセッザで高速にシーケンス命令を実行し、
前記専用プロセッサが実行不可能な特殊命令を読み出した ときに、 前記特殊命令のァ ドレスをバッファ領域に書き込み、 専用プロセッサは次の命令の実行を続行し、
汎用プロセッサはシステムプログラム等を実行しながら、 前記バッファ領域を参照して、 前記ァ ドレスから前記特殊命 令を読み出して実行し、
シーケ ンス · プログラムを実行することを特徴とする P C の命令実行方式。
2 . 前記汎用プロセッサは一定周期で、 前記バッ フ ァ領域 を参照して、 前記特殊命令を実行することを特徴とする請求 項 1記載の P Cの命令実行方式。
3 . 前記専用プロセッサが実行する命令はラダー形式で記 載されたラダ一プログラムであることを特徴とする請求項 1 記載の P Cの命令実行方式。
4 . 前記バッファ領域はリ ング状に構成したことを特徵と する請求項 1記載の P Cの命令実行方式。
5 . 前記専用プロセッサは前記バッファ領域がフルになつ た場合は、 前記特殊命令のア ド レスの書き込みを待機するこ とを特徴とする請求項 1記載の P Cの命令実行方式。
6 . 前記 P Cは数値制御装置に内蔵された P M C (プログ ラマブル · マシン ' コ ン ト ローラ） であることを特徴とする 請求項 1記載の P Cの命令実行方式。
PCT/JP1991/000449 1990-04-05 1991-04-04 System for executing instruction of pc WO1991015815A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2/91311 1990-04-05
JP9131190A JPH03288906A (ja) 1990-04-05 1990-04-05 Ｐｃの命令実行方式

Publications (1)

Publication Number Publication Date
WO1991015815A1 true WO1991015815A1 (en) 1991-10-17

Family

ID=14022926

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1991/000449 WO1991015815A1 (en) 1990-04-05 1991-04-04 System for executing instruction of pc

Country Status (3)

Country Link
EP (1) EP0476154A4 (ja)
JP (1) JPH03288906A (ja)
WO (1) WO1991015815A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0539880A1 (en) * 1991-10-30 1993-05-05 Logic Corporation Programmable computer controller

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994009416A1 (en) * 1992-10-19 1994-04-28 Siemens Industrial Automation, Inc. High speed programmable logic controller
WO1997012304A1 (fr) * 1995-09-26 1997-04-03 Omron Corporation Procede et equipement de traitement de l'information
JPH10307607A (ja) * 1997-05-08 1998-11-17 Hitachi Ltd 主プロセッサ及びプログラマブルコントローラ

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52127135A (en) * 1976-04-16 1977-10-25 Cincinnati Milacron Chem Mechanical controller using asynchronous double function multiprocessor
JPS5533298A (en) * 1978-08-24 1980-03-08 Texas Instruments Inc Programmable inteligent process controller
JPS60237503A (ja) * 1984-05-09 1985-11-26 Sharp Corp シ−ケンスコントロ−ラの高速処理方式
JPS63305406A (ja) * 1987-06-06 1988-12-13 Fanuc Ltd プログラマブル・コントロ−ラ
JPH01116702A (ja) * 1987-10-29 1989-05-09 Toyoda Mach Works Ltd シーケンスコントローラ
JPH01133107A (ja) * 1987-11-19 1989-05-25 Yamatake Honeywell Co Ltd シーケンスコントローラ

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4912623A (en) * 1988-04-11 1990-03-27 Square D Company Multiple processor communications system
JPH025104A (ja) * 1988-06-23 1990-01-10 Fanuc Ltd 演算処理装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52127135A (en) * 1976-04-16 1977-10-25 Cincinnati Milacron Chem Mechanical controller using asynchronous double function multiprocessor
JPS5533298A (en) * 1978-08-24 1980-03-08 Texas Instruments Inc Programmable inteligent process controller
JPS60237503A (ja) * 1984-05-09 1985-11-26 Sharp Corp シ−ケンスコントロ−ラの高速処理方式
JPS63305406A (ja) * 1987-06-06 1988-12-13 Fanuc Ltd プログラマブル・コントロ−ラ
JPH01116702A (ja) * 1987-10-29 1989-05-09 Toyoda Mach Works Ltd シーケンスコントローラ
JPH01133107A (ja) * 1987-11-19 1989-05-25 Yamatake Honeywell Co Ltd シーケンスコントローラ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0476154A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0539880A1 (en) * 1991-10-30 1993-05-05 Logic Corporation Programmable computer controller

Also Published As

Publication number Publication date
EP0476154A1 (en) 1992-03-25
JPH03288906A (ja) 1991-12-19
EP0476154A4 (en) 1992-05-13

Similar Documents

Publication Publication Date Title
JP2829091B2 (ja) データ処理システム
WO1991015815A1 (en) System for executing instruction of pc
JPS5911921B2 (ja) 数値制御装置
JPH01214902A (ja) プログラマブル・コントローラ
JP2564054B2 (ja) レジスタファイル
JPH082727Y2 (ja) プログラマブルシ−ケンサ
JPH02263256A (ja) マイクロコンピュータ及びコントローラ
JPH0443355B2 (ja)
JPH0228850A (ja) アドレス変換方式
JPH02110739A (ja) マルチタスク用中央処理装置
JPH05189357A (ja) デ−タチェイニング制御方法および装置
JPH0830466A (ja) マルチタスク切り換え制御方法
JPS62293372A (ja) マスタスレ−ブプロセツサ
JPH01300345A (ja) パルス発生装置
JPH09152904A (ja) プログラマブルコントローラ
JPH04245333A (ja) 情報処理装置
JPH0548490B2 (ja)
JPH03211628A (ja) 割込み制御方法
JPS63285663A (ja) コ・プロセッサ制御方式
JPH01134657A (ja) コプロセッサシステム
JPH0353348A (ja) マイクロプログラムのデバッグ方式
JPS6120139A (ja) 割込み制御方式
JPH0381854A (ja) メモリアクセス方式
JPH03291701A (ja) プログラマブルコントローラ
JPH03108061A (ja) ベクトル演算装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): DE FR IT

WWE Wipo information: entry into national phase

Ref document number: 1991907248

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1991907248

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 1991907248

Country of ref document: EP