TWM599507U - 使用串列環形地平面結構之寬頻共模抑制濾波裝置 - Google Patents
使用串列環形地平面結構之寬頻共模抑制濾波裝置 Download PDFInfo
- Publication number
- TWM599507U TWM599507U TW109204665U TW109204665U TWM599507U TW M599507 U TWM599507 U TW M599507U TW 109204665 U TW109204665 U TW 109204665U TW 109204665 U TW109204665 U TW 109204665U TW M599507 U TWM599507 U TW M599507U
- Authority
- TW
- Taiwan
- Prior art keywords
- ground plane
- reference ground
- dielectric layer
- insulating dielectric
- transmission line
- Prior art date
Links
Images
Landscapes
- Filters And Equalizers (AREA)
Abstract
一種使用串列環形地平面結構之寬頻共模抑制濾波裝置,包括設置於第一絕緣介質層上且為一第一差動傳輸線及一第二差動傳輸線之差動傳輸線組;該第一絕緣介質層設置於一第一參考地平面與一第一溝槽上;該第一參考地平面係與一第二參考地平面相互平行設置且該第一溝槽與該第二參考地平面相互對應;一設置於該第一溝槽中之串列環形參考地平面;設置於該第一參考地平面與該第二參考地平面之間的第二絕緣介質層;該第二參考地平面,係設有複數個第二溝槽;一設置於底部並與該第一絕緣層相互對應之第三絕緣介質層;以及複數個貫穿各組件之貫孔。
Description
本創作係一種使用串列環形地平面結構之寬頻共模抑制濾波裝置,尤指一種具有簡易且體積小的幾何結構,並同時具有大的共模抑制頻寬等優點之寬頻共模抑制濾波裝置。
在現今電腦系統中,高速的資料傳輸需求越來越快,因此差動訊號線或多對訊號差動訊號線也被廣泛的被使用。而在高速差動訊號傳輸系統的設計中,需要讓高速訊號能具有完整性且不被任何傳輸路徑過程造成雜訊干擾是相當重要的議題。
由於半導體製程的快速發展,高速數位電子電路的微小化、以高操作頻率與高速率傳輸資料的需求不斷的增加,處理速度也愈來愈快,電子元件愈做愈小。而現今一個完整的電子電路系統中基本上都是由不同廠商的晶片與元件相互整合而完成,因此彼此之間較以往更容易引發不可預期的電磁干擾以及發生訊號不完整與電源不完整等問題。也因此當共模雜訊流經至各元件之間時會產生許多嚴重的EMI的現象,進而會造成接收端之訊號品質的下降問題。若對於輸出訊號沒有進行適當改善,將會因共模雜訊的干擾造成傳輸結果的不理想。
然而,在實際的PCB佈局中,經常看到非對稱的差動傳輸線、彎折種種情況發生,這些都會引發共模雜訊,進而影響訊號完整性(SI)與電磁干擾EMI的等問題。以常遇見的訊號完整性問題其包含走線太過相近所產生的串音干擾;因電流回流路徑不連續與同步切換雜訊之所產生的共模差模的電流;因走線轉彎與貫孔效應其所造成阻抗不匹配與寄生電容電感效應,導致產生的鏈波與反射。這些電磁干擾皆會形成天線效應於接地面或電源面向周遭輻射。
因此,提供一種抑制上述中實際電路上單對或多對非對稱的差動傳輸線等情況所產生出之共模雜訊,還能維持原差模訊號的訊號完整性。並且能減少高速訊號在印刷電路板上傳輸之相互雜訊干擾問題與不同的封裝基板產生出之雜訊干擾問題,同時可以解決相關EMI問題等,也是目前仍需克服的技術以及解決之課題。
有鑑於此,本案創作人本於多年從事相關產品之製造開發與設計經驗,針對上述之目標,詳加設計與審慎評估後,終得一確具實用性之本創作。
本創作之目的,在提供一種使用串列環形地平面結構之寬頻共模抑制濾波裝置,其主要使用串列環形參考地平面結構(Series Ring Ground Plan Structure, SRGPS)用於對高速差動訊號中的共模(CM)雜訊進行頻寬抑制,利用多層印刷電路板的架構將SRGPS放置在差動傳輸線下方,藉以串列環形的參考地平面結構改變共模(CM)返回電流的路徑,並以產生出不同的路徑以及同時可產生特定的抑制頻寬以利與高階模式耦合,而在關注頻率之內,共模(CM)下可產生許多接近的傳輸零,進而引起了共模(CM)雜訊的阻帶效應。藉由SRGPS的架構證明,在2.81GHz至11.63GHz的寬頻率的範圍內,CM雜訊具有有效的抑制成效,並且可到達到122%的比例頻寬,使其從DC到20GHz時差模的***損耗可以保持小於-2.13dB,其具有極高的差模訊號傳輸完整性。
本創作之另一目的在於,本創作具有體積小、簡單幾何結構、以及極廣的共模抑制頻寬之優點,得以將其技術容易整合至各種印刷電路板設計或各種濾波半導體元件設計,同時得以解決目前如PCI-Express、HDMI、Serial ATA、USB 2.0、USB 3.0等高速訊號的領域產業所面臨的廣泛高速訊號完整性問題與電磁波雜訊干擾相關問題。
根據上述之目的,本創作之使用串列環形地平面結構之寬頻共模抑制濾波裝置,係包括一差動傳輸線組,係分別為一第一差動傳輸線以及一第二差動傳輸線,並彼此相互平行設置於一第一絕緣介質層上;該第一絕緣介質層,係設置覆蓋於一第一參考地平面與一第一溝槽上;該第一參考地平面,係與一第二參考地平面相互平行設置,且其中該第一溝槽係與該第二參考地平面相互對應;一串列環形參考地平面,係設置於該第一溝槽之中,並介於該第一絕緣介質層與該一第二絕緣介質層之間,其中該串列環形參考地平面係分別為三組環形結構,並以串聯的方式連接;該第二絕緣介質層,係設置於該第一參考地平面與該第二參考地平面之間;該第二參考地平面,係設有複數個第二溝槽,其中該第二溝槽係為曲折且具有不同粗細寬度之路徑;一第三絕緣介質層,係設置於底部,並與該第一絕緣層相互對應;複數個貫孔,係分別為複數個第一貫孔以及複數個第二貫孔,係各由最上層貫穿至最下層,即為從該第一絕緣介質層一直往下貫穿至該第三絕緣介質層之底部,其中該複數個第一貫孔,係依序由設置於最上層的複數個貫孔銅箔各自貫穿該第一絕緣介質層、該第一參考地平面、該第二絕緣介質層、該第二參考地平面、該第三絕緣介質層、及至該第三絕緣介質層底部的貫孔銅箔;該複數個第二貫孔,係依序由設置於最上層的複數個貫孔銅箔各自貫穿該第一絕緣介質層、該串列環形參考地平面、該第二絕緣介質層、該第二參考地平面、該第三絕緣介質層、及至該第三絕緣介質層底部的貫孔銅箔;以及複數個貫孔銅箔,係分別設置於各該貫孔與該第一絕緣介質層上與該差動傳輸組相同層,以及分別設置於各該貫孔與該第三絕緣介質層之底部。
在本創作的一個實施例中,該第一差動傳輸線及該第二差動傳輸線,其相對應之各線寬(W)以及線距(S)需滿足阻抗匹配。
在本創作的一個實施例中,該雜訊濾波裝置,其整體厚度係為1.6mm,且其最佳整體尺寸係為10mm x 10mm。
在本創作的一個實施例中,該複數個第一貫孔,其最佳係為四個位於該第二參考地平面之四個對角角落且同時貫穿該第一參考平面之第一貫孔。
在本創作的一個實施例中,該複數個第二貫孔,係以六個第二貫孔同時以兩兩對應貫穿該環形結構。
在本創作的一個實施例中,該串列環形參考地平面,係另得以為單一環形參考地平面或複數個以串列形式之參考地平面。
在本創作的一個實施例中,該線寬,係為該第一差動傳輸線或該第二差動傳輸線之各傳輸線之寬度。
在本創作的一個實施例中,該線距,係為該第一差動傳輸線及該第二差動傳輸線彼此相鄰之間距。
為利 貴審查員瞭解本創作之技術特徵、內容與優點及其所能達成之功效,茲將本創作配合附圖,並以實施例之表達形式詳細說明如下,而其中所使用之圖式,其主旨僅為示意及輔助說明書之用,未必為本創作實施後之真實比例與精準配置,故不應就所附之圖式的比例與配置關係解讀、侷限本創作於實際實施上的權利範圍,合先敘明。
首先,請參閱圖1至圖5所示,本創作使用串列環形地平面結構之寬頻共模抑制濾波裝置之結構示意圖、分解圖、俯視圖、仰式圖及側視圖,其中包括一分別為一第一差動傳輸線(111)以及一第二差動傳輸線(112)之差動傳輸線組(110),並且彼此係為相互平行設置於一第一絕緣介質層(120)上,其中該第一差動傳輸線(111)及該第二差動傳輸線(112),其相對應之各線寬(W)以及線距(S)需滿足阻抗匹配,其該線寬(W),係為該第一差動傳輸線(111)或該第二差動傳輸線(112)之各傳輸線之寬度,該線距(S),係為該第一差動傳輸線(111)及該第二差動傳輸線(112)彼此相鄰之間距;該第一絕緣介質層(120),係設置覆蓋於一第一參考地平面(130)與一第一溝槽(131)上;該第一參考地平面(130),係與一第二參考地平面(160)相互平行設置,且其中該第一溝槽(131)係與該第二參考地平面(160)相互對應;一串列環形參考地平面(140),係設置於該第一溝槽(131)之中,並介於該第一絕緣介質層(120)與該一第二絕緣介質層(150)之間,其中該串列環形參考地平面(140)係分別為三組環形結構,並以串聯的方式連接;該第二絕緣介質層(150),係設置於該第一參考地平面(130)與該第二參考地平面(160)之間;該第二參考地平面(160),係設有複數個第二溝槽(161),其中該第二溝槽(161)係為曲折且具有不同粗細寬度之路徑;一第三絕緣介質層(170),係設置於底部,並與該第一絕緣層(120)相互對應;複數個貫孔(180),係分別為複數個第一貫孔(181)以及複數個第二貫孔(182),係各由最上層貫穿至最下層,即為從該第一絕緣介質(120)層一直往下貫穿至該第三絕緣介質層(170)之底部,其中該複數個第一貫孔(181),係依序由設置於最上層的複數個貫孔銅箔(183)各自貫穿該第一絕緣介質層(120)、該第一參考地平面(130)、該第二絕緣介質層(150)、該第二參考地平面(160)、該第三絕緣介質層(170)、及至該第三絕緣介質層(170)底部的貫孔銅箔(183),且該複數個第一貫孔(181),其最佳係為四個位於該第二參考地平面(160)之四個對角角落且同時貫穿該第一參考平面(130)之第一貫孔;複數個第二貫孔(182),係依序由設置於最上層的複數個貫孔銅箔(183)各自貫穿該第一絕緣介質層(120)、該串列環形參考地平面(140)、該第二絕緣介質層(150)、該第二參考地平面(160)、該第三絕緣介質層(170)、及至該第三絕緣介質層(170)下方的貫孔銅箔(183),且該複數個第二貫孔(182),係以六個第二貫孔同時以兩兩對應貫穿該環形結構,並藉以連接該第一參考地平面(130)及該第二參考地平面(160);以及複數個貫孔銅箔(183),係分別設置於該貫孔(181,182)與該第一絕緣介質層(120)上與該差動傳輸組相同層,以及分別設置於該第一貫孔(181)與該第二貫孔(182)與該第三絕緣介質層(170)下方最底層。其串列環形地平面結構之寬頻共模抑制濾波裝置整體厚度係為1.6mm,且其最佳整體尺寸係為10mm x 10mm。
由上述架構所之雜訊濾波裝置所知,其實施方式係針對該差動傳輸線上已存在的共模雜訊進行抑制,藉由一寬頻的共模帶拒濾波器來降低共模雜訊,並且需要架構較為小的尺寸,也同時能符合近年來多層電路板的趨勢,並且不需要額外增加不必要的成本。要維持良好的差模訊號完整性,需要大幅度降低差動傳輸線上的共模雜訊,因此,差動訊號之線寬(W)非常的細,並且參考地平面必須距離該訊號線很近才能使得差模與共模的阻抗得以匹配,因此在串列環形地平面架構的諧振濾波器時,必須要將差動訊號線的參考地平面一同考慮進去,也為了保持良好的差模訊號傳輸,需要適當的耦合微帶線之線寬(W)及線距(S),請同時參閱圖10所示,才能使其能滿足阻抗匹配,達成訊號完整性。
當一對相互對稱的差動傳輸線以奇模傳輸時,由於電場的分佈反對稱於中心線,相對兩導體(不含接地)的對稱處電壓會等於零,中間的對稱面可視為具有一電牆(Electric wall)存在,彼此間有互相耦合的電容效應,也就是互相將傳輸線視為參考地平面,請同時參閱圖6所示,為本創作使用串列環形地平面結構之寬頻共模抑制濾波裝置之奇模傳輸電壓電流示意圖,此時下層之地參考平面並沒產生任何效用,其電流會由”正”的差動傳輸線(+I
diff )流出去,再由”負”的差動傳輸線流(-I
diff )回來,其間並未透過下層的參考地平面而產生迴路,因此成為一個完整的迴路。
反之,對偶模傳輸而言,請參閱圖7所示,為本創作使用串列環形地平面結構之寬頻共模抑制濾波裝置之偶模傳輸電壓電流示意圖,電力線的分佈會偶對稱於中心線,兩導體(不含接地)間沒有電流流過,中間的對稱面可視為具有一磁牆(Magnetic wall)存在,彼此間無耦合電容存在,因此任意一條傳輸線將會視為其系統地為本身的參考回流地平面,其會透過一對差動傳輸線(+I
comm 、+I
comm )同時一起流出去,再利用下層參考地平面回流回來,因此成為一個完整的迴路。因此共模帶拒濾波器是在差動傳輸線因利用偶模傳輸時來改變回流地平面之路徑及結構產生多點而不同的諧振效應,而產生不同多個相近的傳輸零點以達成寬頻共模雜訊抑制效果。
在依據上述所述之條件需求,為了達到共模雜訊抑制效果與改變偶模傳輸下的地參考平面的回流電流路徑,成為一個完整的地面迴路,不過奇模傳輸並不會參考地面迴路,因此在此只要考慮偶模傳輸時電壓電流所經過的路徑做些更改與變化,進而整個路徑的電感(L)與電容(C)相互聯,其產出多個頻率諧振時,並且可產生較大的寬頻帶,藉此可以提升較寬頻共模雜訊抑制效果。
然而,請再參閱圖8所示,本創作所提出之串列環形地平面結構濾波裝置採用的是多層性印刷電路板(PCB)結構,實現於差動傳輸線架構上,其體積是非常小,其整體結構厚度僅為1.6mm,適用於印刷電路的板崁入濾波器設計與濾波器元件設計等。在多層印刷電路板(PCB)板中,可分成導電層與介質層,其中的導電層是由銅箔為原料,總共分為四層(t1、t2、t3、t4),可透過蝕刻方式可做不同幾何變化,以成為傳輸的路徑,其中介質層是由一些玻璃纖維成分來做為隔離與板材強化作用,以避免彎曲,總共有三層(h1、h2、h3)可分成絕緣預浸漬材料(Prepreg)與內芯板(Core)。因此其電器層所包含的四層印刷電路板(PCB)結構可分成第一層的一差動傳輸線組(110)及貫孔銅箔(Via Pad)(183),第二層是為第一參考地平面(130),第三層是為第二參考地平面(160),第四層為第三絕緣介質層(170)下方的貫孔銅箔(Via Pad)(183),而每層都藉由第一貫孔(181)或第二貫孔(182)相互連接,由於串列環形地平面結構只有用到介質層的三層的印刷電路板,因此在介質層中並沒有任何差動傳輸線與參考地平面。
由於堆疊尺寸參數不同也會影響其成效結果,因此藉由調整後,其整體最佳的印刷電路板厚度為1.6mm,誤差為正(+)負(-)10%以內。
為了使多層架構之共模抑制濾波器有作用,必須也將其設計在差動訊號線下方,將訊號線之第一參考地平面中設有一溝槽,而串列環形地平面結構即可置入其中間,並再藉由第一貫孔(181)或第二貫孔(182)分別從頭貫穿到每一層,從圖8所示可以得知,第一層為差動傳輸線組(110),而下方則為第二層的第一參考地平面(130)與第三層的第二參考地平面(160)是由複數個第一貫孔(181)與第二貫孔(182)相互連接,而其中黑色箭頭所視為電壓電流回流方向,其中四個第一貫孔(181)則落在訊號參考地平面周圍,是為順利讓電壓電流由第二層透過第一貫孔(181)到第三層的第二參考地平面(160),再由透過第一貫孔(181)導流回到第二層的第一參考地平面(130),而產生一個完整的回流路徑。同時在第二層中有三個串列環形參考地平面(140)分別在第一溝槽(131)中,並且每個串列環形參考地平面(140)分別對應兩個對稱的第二貫孔(182),再由第二貫孔(182)相互連接到第三層的第二參考地平面(160),而產生一個對地的地迴路連接第三層的第二參考地平面(160)。
再請參閱圖9所示,串列環形地平面結構則是在地平面置入一個LC並聯共振器,可以利用設計電容及電感的大小來達成在想要抑制的頻帶上產生頻率諧振。其是利用當傳輸線通過串列環形地平面結構時,因共模訊號的回流路徑的改變,而上方的差動傳輸線對兩個參考地平面產生不同的電容效應,以位移電流的方式傳送共模訊號;而其貫孔(via)也因為了要使共模訊號回流至系統地的路徑中可等效為一個電感效應。其整個等效電路可分成兩端點的兩個餵入等效電路(A)以及串列環形地平面結構之偶模傳輸等效電路(B)等,在抑制共模雜訊只需要考慮偶模傳輸等效電路(B),而在偶模傳輸時,上方的一組差動傳輸線組(110)由偶模傳輸等效電路(B)中之每段路徑產生等效為一個電容效應與經過每一個貫孔(via)可等效為一個電感效應,並以電感(L)符號來表示。
綜上所述,而在第二參考地平面中挖出不同粗細路徑,是為了在共模訊號的回流路徑增加更多頻率諧振,其主要讓上方的一組差動傳輸線在路徑中產生多個電感效應與電容效應的效果,在等效電路中以線段來表示。透過整個串列環形地平面結構之等效電路路徑中,可以產生多個電感效應與電容效應而產生不同的多個的頻率諧振,而產生不同多個相近的傳輸零點以達成寬頻共模雜訊抑制效果。其中的共模濾波器是利用多層印刷電路板架構達到寬頻抑制的效果,其串列環形地平面結構等效電路,主要由五個部分組成:1. 第一層是差動傳輸線組;2. 第二層是第一參考地平面傳輸線、以及由三個串列環形參考地平面組成之傳輸線模型;3. 第三層是第二參考地平面傳輸線;4. 第一參考地平面與第二參考地平面以四個第一貫孔連接之電感等效模型;5. 由第二層的三個串列環形參考地平面傳輸線以六個第二貫孔連接到第二參考地平面之電感等效模型。
再次參考圖1以及圖2所示,以多層FR4印刷電路板結構,實現於差動傳輸線架構上,其整體結構厚度為1.6mm,介電常數(Dielectric Constant)為4.0,損耗正切(Loss Tangent)為0.02,大小則為矩形FR4板。其體積是非常小,且其最佳整體尺寸係為10mm x 10mm,適用於印刷電路板之崁入濾波器設計與濾波器元件設計等。由圖1可知,第一層為一對差動傳輸線組(110),與第一層有四個第一貫孔(181)分別連接到兩大塊的第一參考地平面(130)上,並與有六個第二貫孔(182)分別連接到三個串列環形參考地平面(140)上,接著
,下方為第二層的第一參考地平面(130),其中具有一第一溝槽(131),而溝槽內則設有三個串列環形參考地平面(140),並且以串列方式形成一參考地平面,並依據前述之條件需求,為了達到共模雜訊抑制效果與改變偶模傳輸時從地回流之電流路徑,其第二層的第一參考地平面(130)與第三層的第二參考地平面(160)是透過四個第一貫孔(181)來做連接,以形成一個完整的地迴路,而在第二層的第一參考地平面(130)中間則有串列環形參考地平面(140),係為透過六個第二貫孔(182)與第三層的第二參考地平面(160)連接,在第三層的第二參考地平面(160)加入不同的並聯回流路徑以增加更多不同的電感(L)與電容(C)諧振,並且產生多個相近的傳輸零點,進而整個路徑的LC並聯諧振時可產生較大的寬頻帶,因此可以提升較寬頻共模雜訊抑制效果,藉由圖2可搭配圖8所示的堆疊結構說明,以清楚的描述整個架構,其由上至下順序為:(1)第一層的差動訊號線組(110)與複數個貫孔銅箔(Via Pad)(183);(2)第一層與第二層間的FR4印刷電路板之第一絕緣介質層(120,h1);(3)第二層的第一參考地平面(130)與四個第一貫孔(181)為主要是第二層的第一參考地平面(130)與第三層的第二參考地平面(160)相互連結,第一貫孔(181)的貫穿方式是由第一層的貫孔銅箔(Via Pad)(183)一直往下貫穿到第四層複數個貫孔銅箔(Via Pad)(183);(4)第二層的串列環形參考地平面(140);(5)第二層與第三層間的FR4印刷電路板之第二絕緣介質層(150,h2);(6)六個第二貫孔(182)為主要是第二層的串列環形參考地平面(140)與第三層的第二參考地平面(160)相互連結,第二貫孔(182)的貫穿方式是由第一層的貫孔銅箔(Via Pad)(183)一直往下貫穿到第四層複數個貫孔銅箔(Via Pad)(183);(7)第三層的第二參考地平面(160);(8)第三層與第四層間的FR4印刷電路板之第三絕緣介質層(170,h3);(9)第四層複數個貫孔銅箔(Via Pad)(183)。
其實施方式提出一應用在差動傳輸線上的寬頻共模抑制濾波器架構,此濾波器利用多層印刷電路板的特性,在差動訊號線下方置入一個串列環形地平面結構,使其相互作用產生一特定頻帶抑制效果並與其自身高階模態互相耦合,可以成功的在所關注的頻率範圍中產生多個相近的傳輸零點以達成寬頻抑制效果。而在製作PCB的耦合微帶線時,為了要確保差動訊號的完整性,純差模的***損耗(S
dd21)從1到20GHz皆維持在-10dB以內,代表差模訊號在傳輸時幾乎很少損耗產生,並具有良好的差模訊號完整性,並以主要將差模阻抗能達成阻抗匹配,以避免造成訊號的反射,另外奇模阻抗也要設計在50歐姆(Ω),其差模阻抗為100歐姆(Ω),而反觀純共模的***損耗(S
cc21),隨著偶模阻抗的改變,將影響共模抑制的頻帶範圍及效果,故偶模阻抗設計不宜偏離50歐姆(Ω)太多,因為當耦合微帶線設計之偶模阻抗增加,流經至接地面的共模電流減少,導致諧振效果因此而減弱。
而透過全波模擬軟體(High Frequency Structure Simulator, HFSS)進行分析,進而模擬並與實作結果證實了此寬頻共模抑制濾波器的技術與特性,在頻域上,此寬頻共模抑制濾波器抑制範圍可將共模雜訊從2.81GHz至11.63GHz皆抑制於-10dB之下,達到122%的比例頻寬,由此串列環形地平面結構模擬之混合S參數之觀察,請參閱圖11所示,其中純差模***損耗(S
dd21),只要在DC至20GHz的範圍內,純差模的***損耗(S
dd21)不低於-10dB,從模擬結果看出低頻DC部分到高頻20GHz都平均在幾乎平均維持在-2.13dB以內,即代表差模訊號在傳輸時幾乎很少損耗產生,具有良好的差模訊號完整性。在參閱圖12所示,純共模的***損耗(S
cc21),在共模雜訊回流時因為受到串列環形地平面結構所形成的諧振器所影響,在2.99GHz、5.64GHz、7.8GHz和9.74GHz的位置上會有諧振頻率點出現,產生多個相近的傳輸零點,而形成寬頻的抑制效果。因此由以上的多個諧振頻率結果,在2.81GHz和11.63GHz的範圍頻率上會形成一個寬頻的共模抑制效果,其對目前高速訊號之需求共模雜訊抑制的頻帶是非常符合,並且換算比例頻寬更可得到122%的寬頻抑制效果。
在模擬結果中的共模或是差模傳輸時,因置入了串列環形地平面結構之共模抑制濾波器的架構,對原差動訊號線參考地有破壞,且在純共模與差模傳輸時不一定百分百訊號都不會受到對方影響,因此需觀察此參數來證明所提出架構的純共模訊號與純差模訊號間的隔離是否好良好。由圖13可知,可觀察其差模反射損失(S
dd11),從低頻DC部分到高頻20GHz幾乎平均在-9.0dB之下,表示此耦合微帶線設計之差模阻抗設計達成阻抗匹配,因此差模訊號在傳輸時幾乎很少被反射回輸入端。而由圖14可知,可觀察其共模與差模模態轉換(S
cd21與S
dc21),由模擬結果可看出低頻DC部分到高頻20GHz都均低於-24.5dB以下。模態轉換的部分是非常低的,即表示此架構的差模訊號不會受到共模雜訊的影響,因此可證明此架構具有良好的純共模訊號與純差模訊號間隔離。
由上述之實施說明可知,本創作與現有技術與產品相較之下,本創作具有以下優點:
1. 本創作之使用串列環形地平面結構之寬頻共模抑制濾波裝置,可以利用貫孔連接參考地平面之雙層或多層印刷電路板,並設置至少一個為串列環形地平面結構濾波裝置。
2. 本創作之使用串列環形地平面結構之寬頻共模抑制濾波裝置,利用貫孔之間距離調整及數量達高最佳化濾波效率之串列環形地平面結構濾波裝置。
3. 本創作之使用串列環形地平面結構之寬頻共模抑制濾波裝置,可利用在微小、巨大和容易整合各種印刷電路板設計或濾波半導體元件設計之串列環形地平面結構濾波裝置。
4.本創作之使用串列環形地平面結構之寬頻共模抑制濾波裝置,可藉由此串列環形結構能提高濾波與增加寬頻。
具體而言,本創作提供的寬頻共模抑制濾波器具有體積小且為簡單幾何結構,並具有較大的共模抑制頻寬等優點。而最重要的是,一個具有良好的差動訊號全通特性濾波器,並且能保持數位差動訊號的訊號完整性。並且本創作的串列環形地平面結構濾波裝置可以即時性的應用在現今廣泛的許多電子產品之高速數位訊號傳輸連結線上,因為具有寬頻差動傳輸訊號濾波功能,並且可以解決廣泛高速訊號完整性與EMI相關問題,例如PCI-Express、HDMI、Serial ATA、USB 2.0、USB 3.0等高速訊號領域均可以即時應用,同時可以整合至各種印刷電路板設計或各種濾波半導體元件設計上。
惟,上述所揭之圖示及說明,僅為本創作之較佳實施例,非為限定本創作之保護範圍;大凡熟悉該項技藝之人士,其所依本創作之特徵範疇,所作之其它等效變化或修飾,皆應視為不脫離本創作之設計範疇。
以上所述,僅為本創作最佳具體實施例,惟本創作之構造特徵並不侷限於此,任何熟悉該項技藝者在本創作領域內,可輕易思及之變化或修飾,皆可涵蓋在以下本案之專利範圍。
綜合以上所述,本創作確實具有前所未有之創新構造,其既未見於任何刊物,且市面上亦未見有任何類似的產品,是以其具有新穎性應無疑慮。另外,本創作所具有之獨特特徵以及功能遠非習用所可比擬,所以其確實比習用更具有其進步性,而符合我國專利法有關新型專利之申請要件之規定,乃依法提起專利申請。
(110):差動傳輸線組
(111):第一差動傳輸線
(112):第二差動傳輸線
(120):第一絕緣介質層
(130):第一參考地平面
(131):第一溝槽
(140):串列環形參考地平面
(150):第二絕緣介質層
(160):第二參考地平面
(161):第二溝槽
(170):第三絕緣介質層
(180):複數個貫孔
(181):第一貫孔
(182):第二貫孔
(183):貫孔銅箔
(A):餵入等效電路
(B):偶模傳輸等效電路
(L):電感
(S):線距
(W):線寬
(t1、t2、t3、t4):導電層
(h1、h2、h3):介質層
圖1為本創作使用串列環形地平面結構之寬頻共模抑制濾波裝置之結構示意圖。
圖2為本創作使用串列環形地平面結構之寬頻共模抑制濾波裝置之分解圖。
圖3為本創作使用串列環形地平面結構之寬頻共模抑制濾波裝置之俯視圖。
圖4為本創作使用串列環形地平面結構之寬頻共模抑制濾波裝置之仰式圖。
圖5為本創作使用串列環形地平面結構之寬頻共模抑制濾波裝置之側視圖。
圖6為本創作使用串列環形地平面結構之寬頻共模抑制濾波裝置之奇模傳輸電壓電流示意圖。
圖7為本創作使用串列環形地平面結構之寬頻共模抑制濾波裝置之偶模傳輸電壓電流示意圖。
圖8為本創作使用串列環形地平面結構之寬頻共模抑制濾波裝置之串列環形地平面結構堆疊示意圖。
圖9為本創作使用串列環形地平面結構之寬頻共模抑制濾波裝置之串列環形地平面結構之偶模傳輸等效電路示意圖。
圖10為本創作使用串列環形地平面結構之寬頻共模抑制濾波裝置之傳輸線之線距及線寬示意圖。
圖11為本創作使用串列環形地平面結構之寬頻共模抑制濾波裝置之純差模***損耗(S
dd21)示意圖。
圖12為本創作使用串列環形地平面結構之寬頻共模抑制濾波裝置之純共模***損耗(S
cc21)示意圖。
圖13為本創作使用串列環形地平面結構之寬頻共模抑制濾波裝置之差模反射損失(S
dd11)示意圖。
圖14為本創作使用串列環形地平面結構之寬頻共模抑制濾波裝置之共模與差模模態轉換(S
cd21與S
dc21)示意圖。
(110):差動傳輸線組
(111):第一差動傳輸線
(112):第二差動傳輸線
(120):第一絕緣介質層
(130):第一參考地平面
(131):第一溝槽
(140):串列環形參考地平面
(150):第二絕緣介質層
(160):第二參考地平面
(161):第二溝槽
(170):第三絕緣介質層
(181):第一貫孔
(182):第二貫孔
(183):貫孔銅箔
Claims (8)
- 一種使用串列環形地平面結構之寬頻共模抑制濾波裝置,係包括:一差動傳輸線組(110),係分別為一第一差動傳輸線(111)以及一第二差動傳輸線(112),並彼此相互平行設置於一第一絕緣介質層(120)上;該第一絕緣介質層(120),係設置覆蓋於一第一參考地平面(130)與一第一溝槽(131)上;該第一參考地平面(130),係與一第二參考地平面(160)相互平行設置,且其中該第一溝槽(131)係與該第二參考地平面(160)相互對應;一串列環形參考地平面(140),係設置於該第一溝槽(131)之中,並介於該第一絕緣介質層(120)與一第二絕緣介質層(150)之間,其中該串列環形參考地平面(140)係分別為三組環形結構,並以串聯的方式連接;該第二絕緣介質層(150),係設置於該第一參考地平面(130)與該第二參考地平面(160)之間;該第二參考地平面(160),係設有複數個第二溝槽(161),其中該第二溝槽(161)係為曲折且具有不同粗細寬度之路徑;一第三絕緣介質層(170),係設置於底部,並與該第一絕緣介質層(120)相互對應;複數個貫孔(180),係分別為複數個第一貫孔(181)以及一複數個第二貫孔(182),其中:該複數個第一貫孔(181),係依序由設置於最上層的複數個貫孔銅箔(183)各自貫穿該第一絕緣介質層(120)、該第一參考地平面(130)、該 第二絕緣介質層(150)、該第二參考地平面(160)、該第三絕緣介質層(170)、及至該第三絕緣介質層(170)下方的貫孔銅箔;該複數個第二貫孔(182),係依序由設置於最上層的複數個貫孔銅箔(183)各自貫穿該第一絕緣介質層(120)、該串列環形參考地平面(140)、該第二絕緣介質層(150)、該第二參考地平面(160)、該第三絕緣介質層(170)、及至該第三絕緣介質層(170)下方的貫孔銅箔;以及複數個貫孔銅箔(183),係分別設置於該第一貫孔(181)或第二貫孔(182)與該第一絕緣介質層(120)上與該差動傳輸組(110)相同層,以及分別設置於第一貫孔(181)或第二貫孔(182)與該第三絕緣介質層(170)之底部。
- 如請求項1所述之使用串列環形地平面結構之寬頻共模抑制濾波裝置,其中該第一差動傳輸線(111)及該第二差動傳輸線(112),其相對應之各線寬(W)以及線距(S)需滿足阻抗匹配。
- 如請求項1所述之使用串列環形地平面結構之寬頻共模抑制濾波裝置,其中該雜訊濾波裝置,其整體厚度係為1.6mm,且其最佳整體尺寸係為10mm x 10mm。
- 如請求項1所述之使用串列環形地平面結構之寬頻共模抑制濾波裝置,其中該複數個第一貫孔(181),其最佳係為四個位於該第二參考地平面(160)之四個對角角落且同時貫穿該第一參考平面(130)之第一貫孔。
- 如請求項1所述之使用串列環形地平面結構之寬頻共模抑制濾波裝置,其中該複數個第二貫孔(182),係以六個第二貫孔同時以兩兩對應貫穿該環形結構。
- 如請求項1所述之使用串列環形地平面結構之寬頻共模抑制濾波裝置,其中該串列環形參考地平面(140),係另得以為單一環形參考地平面或複數個以串列形式之參考地平面。
- 如請求項2所述之使用串列環形地平面結構之寬頻共模抑制濾波裝置,其中該線寬(W),係為該第一差動傳輸線(111)或該第二差動傳輸線(112)之各傳輸線之寬度。
- 如請求項2所述之使用串列環形地平面結構之寬頻共模抑制濾波裝置,其中該線距(S),係為該第一差動傳輸線(111)及該第二差動傳輸線(112)彼此相鄰之間距。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109204665U TWM599507U (zh) | 2020-04-20 | 2020-04-20 | 使用串列環形地平面結構之寬頻共模抑制濾波裝置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109204665U TWM599507U (zh) | 2020-04-20 | 2020-04-20 | 使用串列環形地平面結構之寬頻共模抑制濾波裝置 |
Publications (1)
Publication Number | Publication Date |
---|---|
TWM599507U true TWM599507U (zh) | 2020-08-01 |
Family
ID=73004164
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109204665U TWM599507U (zh) | 2020-04-20 | 2020-04-20 | 使用串列環形地平面結構之寬頻共模抑制濾波裝置 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWM599507U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117528914A (zh) * | 2024-01-05 | 2024-02-06 | 无棣源通电子科技有限公司 | 一种用于pcb板中的接地滤波结构 |
-
2020
- 2020-04-20 TW TW109204665U patent/TWM599507U/zh not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117528914A (zh) * | 2024-01-05 | 2024-02-06 | 无棣源通电子科技有限公司 | 一种用于pcb板中的接地滤波结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101677487B (zh) | 印刷布线基板及其制造方法 | |
JP4371065B2 (ja) | 伝送線路、通信装置及び配線形成方法 | |
JP6102871B2 (ja) | コモンモードチョークコイル及び高周波電子機器 | |
JP5983780B2 (ja) | プリント配線基板、電子機器及び配線接続方法 | |
CN107969065B (zh) | 一种印刷电路板 | |
US8907749B2 (en) | Gigahertz common-mode filter for multi-layer planar structure | |
JP2015056719A (ja) | 多層配線基板 | |
JP6249648B2 (ja) | プリント回路板及び電子機器 | |
TWM599507U (zh) | 使用串列環形地平面結構之寬頻共模抑制濾波裝置 | |
EP1568099B1 (en) | A circuit that taps a differential signal | |
JP6892126B2 (ja) | 積層基板に形成した高速差動伝送線路 | |
TWI483453B (zh) | 用以抑制電磁輻射(emi)之雜訊濾除電路 | |
JP2008198863A (ja) | 積層型コモンモードチョークコイル | |
CN209913004U (zh) | 基于共面波导的宽阻带微波滤波器 | |
JP2010177696A (ja) | 積層コンデンサ | |
TWM596427U (zh) | 寬頻步階式地平面結構之雜訊濾波裝置 | |
TWI484693B (zh) | 數位電子元件 | |
JP2011114628A (ja) | コモンモードノイズフィルタ | |
US9729123B2 (en) | Common-mode filter | |
JP6452332B2 (ja) | プリント回路板 | |
Liu et al. | Miniaturized quarter-wavelength resonator for common-mode filter based on pattern ground structure | |
TWI442839B (zh) | 軟性電路板 | |
JP2006173207A (ja) | コモンモードチョークコイル | |
TWI442843B (zh) | 軟性電路板 | |
US20240120633A1 (en) | Ultra-wideband electromagnetic band gap (ebg) structure and circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4K | Annulment or lapse of a utility model due to non-payment of fees |