TWM584898U - 載帶驅動芯片用電壓準位移位器 - Google Patents
載帶驅動芯片用電壓準位移位器 Download PDFInfo
- Publication number
- TWM584898U TWM584898U TW108209095U TW108209095U TWM584898U TW M584898 U TWM584898 U TW M584898U TW 108209095 U TW108209095 U TW 108209095U TW 108209095 U TW108209095 U TW 108209095U TW M584898 U TWM584898 U TW M584898U
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- transistor
- low
- quasi
- tape drive
- Prior art date
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本創作提供了一種載帶驅動芯片用電壓準位移位器，包括偏壓控制電路、高壓PMOS電晶體、低壓PMOS電晶體和高壓NMOS電晶體，上述偏壓控制電路、高壓PMOS電晶體、低壓PMOS電晶體和高壓NMOS電晶體的數量均為兩個，上述每一個偏壓控制電路對應電連接於其中一個高壓PMOS電晶體的閘極，上述每一個低壓PMOS電晶體的汲極對應電連接於其中一個高壓PMOS電晶體的源極，上述每一個高壓PMOS電晶體的汲極對應電連接於其中一個高壓NMOS電晶體的汲極和另一個高壓NMOS電晶體的閘極。本創作透過設置偏壓控制電路使得低壓PMOS電晶體的汲極電壓不超過低壓PMOS電晶體的操作電壓，便可以利用低壓PMOS電晶體的閾值電壓導通特性來使載帶驅動芯片用電壓準位移位器轉態。
Description
本創作涉及電路設計技術領域，尤其涉及載帶驅動芯片用電壓準位移位器技術領域。
薄膜電晶體液晶顯示器（英語：Thin film transistor liquid crystal display，常簡稱為TFT-LCD）是多數液晶顯示器的一種，它使用薄膜電晶體技術改善影像品質。在當前迅速發展的液晶顯示技術中，薄膜電晶體液晶顯示器以其大容量、高清晰度和高品質全真彩色受到人們的廣泛青睞。如圖1所示，目前TFT液晶面板的閘極驅動器(Gate Driver)的架構是利用移位暫存器(shift register)和載帶驅動芯片用電壓準位移位器(Level shift)，脈衝(STP)和時鐘(CLK)的低壓信號透過移位元暫存器產生S[1:n]信號，S[1:n]信號為低電壓信號(GND~VDD)，透過載帶驅動芯片用電壓準位移位器可以轉換成高電壓輸出(VGL~VGH)進而驅動LCD面板上的薄膜電晶體（TFT）單元，閘極驅動器內部信號脈衝如圖2所示。
如圖3所示，是目前已知的閘極驅動器載帶驅動芯片用電壓準位移位器電路圖，該電壓位元准移位元器包括第一電壓位元准移位元單元1和第二電壓位元准移位元單元2，第一電壓位元准移位元單元1包括兩個第一PMOS電晶體11以及兩個第一NMOS電晶體12，第二電壓位元准移位元單元2具有兩個第二PMOS電晶體21以及兩個第二NMOS電晶體22；每一個第一PMOS電晶體11的源極都與工作電壓VDD連接，每一個第一PMOS電晶體11的源極與基底電連接，每一個第一PMOS電晶體11的汲極分別同時電連接於其中一個第一NMOS電晶體12的汲極與另一個第一NMOS電晶體12的閘極以形成第一接點3與第二接點4，每一個第一NMOS電晶體12的源極與基底電連接，每一個第一NMOS電晶體12的源極都電連接於反向電荷幫浦VGL，每一個第二POMS電晶體的源極與基底電連接，每一個第二POMS電晶體的源極都電連接於升壓電荷幫浦VGH，每一個第二NMOS電晶體22的源極與基底電連接，每一個第二NMOS電晶體22的源極電連接於反向電荷幫浦VGL，每一個第二NMOS電晶體22的汲極同時電連接於其中一個第二PMOS電晶體21的汲極與另一個第二PMOS電晶體21的閘極，其中一個第二NMOS電晶體22的閘極電連接於第一接點3，另一個第二NMOS電晶體112的閘極電性連接於第二接點4。當第一PMOS電晶體11的輸入電壓低於第一PMOS電晶體11的臨界電壓時，第一PMOS電晶體11導通，載帶驅動芯片用電壓準位移位器才能運轉，若使用40V高壓，因為PMOS電晶體的臨界電壓為3V左右，則工作電壓VDD僅為3V-3.6V。上述方案需要使用經過特殊設計的兩個第一PMOS電晶體11才能對輸入電壓信號進行降壓或是升壓。
為克服現有技術中存在的需要使用經過特殊設計的兩個第一PMOS電晶體11才能對輸入電壓信號進行降壓或是升壓問題，本創作提供了一種載帶驅動芯片用電壓準位移位器。
為實現前述目的，本創作有關於一種載帶驅動芯片用電壓準位移位器，包括偏壓控制電路、高壓電晶體、低壓元件和高壓元件，上述偏壓控制電路、高壓電晶體、低壓元件和高壓元件的數量均為兩個，上述每一個偏壓控制電路對應電連接於其中一個高壓電晶體的閘極，上述每一個低壓元件的汲極對應電連接於其中一個高壓電晶體的源極，上述每一個高壓電晶體的汲極對應電連接於其中一個高壓元件的汲極和另一個高壓元件的閘極。
於此實施例中，上述每一個低壓元件的源極均與工作電壓VDD電連接，上述每一個高壓元件的源極電連接於反向電荷幫浦VGL。
於此實施例中，上述偏壓控制電路的偏壓產生方式為利用二極體疊接法疊接來產生。
於此實施例中，上述偏壓控制電路的偏壓產生方式為帶差參考電壓電路來產生。
於此實施例中，上述偏壓控制電路的偏壓產生方式為二極體疊加電阻方法來產生。
於此實施例中，上述高壓電晶體為高壓PMOS電晶體。
於此實施例中，上述低壓元件為低壓PMOS電晶體。
於此實施例中，上述高壓元件為高壓NMOS電晶體。
與現有技術相比，本創作的有益效果是：
本創作透過設置偏壓控制電路產生一個電壓VP接至高壓電晶體的閘極，低壓元件的臨界電壓（負值）為Vth，此時高壓電晶體與低壓元件之間的電壓最大值為（VP-Vth）；透過設計高壓電晶體與低壓元件之間的電壓來使用低壓元件作為載帶驅動芯片用電壓準位移位器的輸入；由於低壓元件有閾值電壓的特性，便可利用低壓元件有閾值電壓的特性來使載帶驅動芯片用電壓準位移位器轉態，此時工作電壓VDD操作電壓可調降為1V左右。
茲為便於更進一步對本創作之構造、使用及其特徵有更深一層明確、詳實的認識與瞭解，爰舉出較佳實施例，配合圖式詳細說明如下：
電晶體導通特性，一般N型電晶體的源極電壓低於閘極電壓，否則就會進入截止區；若為P型電晶體的話，源極電壓會高於閘極電壓，此時電晶體的臨界電壓為負值。
如圖4所示，本創作示意性的示出了一種載帶驅動芯片用電壓準位移位器，包括偏壓控制電路a、高壓電晶體b、低壓元件c和高壓元件d，上述偏壓控制電路a、高壓電晶體b、低壓元件c和高壓元件d的數量均為兩個，上述每一個偏壓控制電路a對應電連接於其中一個高壓電晶體b的閘極，上述每一個低壓元件c的汲極對應電連接於其中一個高壓電晶體b的源極，上述每一個高壓電晶體b的汲極對應電連接於其中一個高壓元件d的汲極和另一個高壓元件d的閘極。上述每一個低壓元件c的源極均與工作電壓VDD電連接，上述每一個高壓元件d的源極電連接於反向電荷幫浦VGL。
作為本創作的優選實施方式，上述偏壓控制電路a的偏壓產生方式為利用二極體疊接法(diode-connection)疊接來產生。
作為本創作的優選實施方式，上述偏壓控制電路a的偏壓產生方式為帶差參考電壓電路(Bandgap Reference)來產生。
作為本創作的優選實施方式，上述偏壓控制電路a的偏壓產生方式為二極體疊加電阻方法來產生。
作為本創作的優選實施方式，上述高壓電晶體b為高壓PMOS電晶體。
作為本創作的優選實施方式，上述低壓元件c為低壓PMOS電晶體。
作為本創作的優選實施方式，上述高壓元件d為高壓NMOS電晶體。
作為本創作的優選實施方式，如圖5所示，將偏壓控制電路接入第二級的載帶驅動芯片用電壓準位移位器電路中（接入在NMOS電晶體的汲極與PMOS電晶體的汲極之間），透過偏壓控制電路來調節NMOS電晶體與PMOS電晶體之間的電壓，此時可使用低壓電晶體作為輸入，以降低操作電壓的輸入範圍。
與現有技術相比，本創作的有益效果是：
本創作透過設置偏壓控制電路a產生一個電壓VP接至高壓電晶體b的閘極，高壓PMOS電晶體的臨界電壓（負值）為Vth，此時高壓電晶體b與低壓元件c之間的電壓最大值為（VP-Vth）；透過設計高壓電晶體b與低壓元件c之間的電壓來使用低壓元件c作為載帶驅動芯片用電壓準位移位器的輸入；由於低壓元件c有閾值電壓的特性，便可利用低壓元件c有閾值電壓的特性來使載帶驅動芯片用電壓準位移位器轉態，此時工作電壓VDD操作電壓可調降為1V左右。
以上所舉實施例，僅為方便說明本創作並非加以限制，在不離本創作範疇，熟悉此一行業技藝人士依本創作申請專利範圍及新型說明所作之各種簡易變形與修飾，均仍應含括於以下申請專利範圍中。
1‧‧‧第一電壓准位移位元單元
2‧‧‧第二電壓准位移位元單元
3‧‧‧第一接點
4‧‧‧第二接點
11‧‧‧第一PMOS電晶體
12‧‧‧第一NMOS電晶體
21‧‧‧第二PMOS電晶體
22‧‧‧第二NMOS電晶體
a‧‧‧偏壓控制電路
b‧‧‧高壓電晶體
c‧‧‧低壓元件
d‧‧‧高壓元件
2‧‧‧第二電壓准位移位元單元
3‧‧‧第一接點
4‧‧‧第二接點
11‧‧‧第一PMOS電晶體
12‧‧‧第一NMOS電晶體
21‧‧‧第二PMOS電晶體
22‧‧‧第二NMOS電晶體
a‧‧‧偏壓控制電路
b‧‧‧高壓電晶體
c‧‧‧低壓元件
d‧‧‧高壓元件
圖1是閘極驅動器架構的示意圖；
圖2是閘極驅動器內部信號脈衝的示意圖；
圖3是目前已知的閘極驅動器載帶驅動芯片用電壓準位移位器電路圖；
圖4是本創作的PMOS電晶體輸入的載帶驅動芯片用電壓準位移位器電路圖；
圖5是本創作的NMOS電晶體輸入的載帶驅動芯片用電壓準位移位器電路圖。
圖2是閘極驅動器內部信號脈衝的示意圖；
圖3是目前已知的閘極驅動器載帶驅動芯片用電壓準位移位器電路圖；
圖4是本創作的PMOS電晶體輸入的載帶驅動芯片用電壓準位移位器電路圖；
圖5是本創作的NMOS電晶體輸入的載帶驅動芯片用電壓準位移位器電路圖。
Claims (8)
- 一種載帶驅動芯片用電壓準位移位器，包含：一偏壓控制電路（a）、一高壓電晶體（b）、一低壓元件（c）和一高壓元件（d），上述偏壓控制電路（a）、高壓電晶體（b）、低壓元件（c）和高壓元件（d）的數量均為兩個，上述每一個偏壓控制電路（a）對應電連接於其中一個高壓電晶體（b）的閘極，上述每一個低壓元件（c）的汲極對應電連接於其中一個高壓電晶體（b）的源極，上述每一個高壓電晶體（b）的汲極對應電連接於其中一個高壓元件（d）的汲極和另一個高壓元件（d）的閘極。
- 如請求項第1項所述載帶驅動芯片用電壓準位移位器，其中，上述每一個低壓元件（c）的源極均與工作電壓VDD電連接，上述每一個高壓元件（d）的源極電連接於反向電荷幫浦VGL。
- 如請求項第2項所述載帶驅動芯片用電壓準位移位器，其中，上述偏壓控制電路（a）的偏壓產生方式為利用二極體疊接法疊接來產生。
- 如請求項第2項所述載帶驅動芯片用電壓準位移位器，其中，上述偏壓控制電路（a）的偏壓產生方式為帶差參考電壓電路來產生。
- 如請求項第2項所述載帶驅動芯片用電壓準位移位器，其中，上述偏壓控制電路（a）的偏壓產生方式為二極體疊加電阻方法來產生。
- 如請求項第2項所述載帶驅動芯片用電壓準位移位器，其中，上述高壓電晶體（b）為高壓PMOS電晶體。
- 如請求項第2項所述載帶驅動芯片用電壓準位移位器，其中，上述低壓元件（c）為低壓PMOS電晶體。
- 如請求項第2項所述載帶驅動芯片用電壓準位移位器，其中，上述高壓元件（d）為高壓NMOS電晶體。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108209095U TWM584898U (zh) | 2019-07-11 | 2019-07-11 | 載帶驅動芯片用電壓準位移位器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108209095U TWM584898U (zh) | 2019-07-11 | 2019-07-11 | 載帶驅動芯片用電壓準位移位器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TWM584898U true TWM584898U (zh) | 2019-10-11 |
Family
ID=69053679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW108209095U TWM584898U (zh) | 2019-07-11 | 2019-07-11 | 載帶驅動芯片用電壓準位移位器 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWM584898U (zh) |
-
2019
- 2019-07-11 TW TW108209095U patent/TWM584898U/zh unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11380280B2 (en) | Shift register and driving method effectively avoiding threshold value drift of thin film transistor and better noise reduction | |
| US10431143B2 (en) | Shift register, driving method thereof, gate driving circuit and display device | |
| WO2018214613A1 (zh) | 移位寄存器电路、其驱动方法、栅极驱动电路及显示面板 | |
| US8194817B2 (en) | Shift register circuit | |
| US11120718B2 (en) | Shift register unit, driving method thereof, gate driving circuit and display device | |
| US20180190231A1 (en) | Gate driver on array (goa) circuit of igzo thin film transistor and display device thereof | |
| KR101933332B1 (ko) | 산화물 반도체 박막 트랜지스터에 의한 goa회로 | |
| JP6914270B2 (ja) | シフトレジスタユニット及びその駆動方法、ゲート駆動回路 | |
| US7636412B2 (en) | Shift register circuit and image display apparatus equipped with the same | |
| KR101409110B1 (ko) | 표시 장치 | |
| WO2018209937A1 (zh) | 移位寄存器及其驱动方法、栅极驱动电路、显示装置 | |
| WO2017045346A1 (zh) | 移位寄存器单元及其驱动方法、栅极驱动装置以及显示装置 | |
| US9570028B2 (en) | PMOS gate driving circuit | |
| KR101989721B1 (ko) | 액정 디스플레이 장치 및 그 게이트 드라이버 | |
| KR20130107528A (ko) | 게이트 구동 회로 및 이를 이용한 표시 장치 | |
| JP2008251094A (ja) | シフトレジスタ回路およびそれを備える画像表示装置 | |
| US11107382B2 (en) | Shift register and method for driving the same, gate driving circuit and display device | |
| US10186225B2 (en) | Display device | |
| US20210134203A1 (en) | Shift register and method for driving the same, gate driving circuit and display device | |
| TW201814686A (zh) | 高穩定性的脈衝寬度可調式移位暫存器 | |
| US10825412B2 (en) | Liquid crystal panel including GOA circuit and driving method thereof | |
| WO2019223550A1 (zh) | 移位寄存器、栅极驱动电路和显示装置 | |
| JP2007242129A (ja) | シフトレジスタ回路およびそれを備える画像表示装置 | |
| JP2007033582A (ja) | 表示装置 | |
| TWM584898U (zh) | 載帶驅動芯片用電壓準位移位器 |