TWM583123U

TWM583123U - 溝槽式閘極寬能隙裝置

Info

Publication number: TWM583123U
Application number: TW108204754U
Authority: TW
Inventors: *** 恩達維希; 軍曾; 蘇世宗
Original assignee: 美商麥斯功率半導體股份有限公司
Priority date: 2019-04-18
Filing date: 2019-04-18
Publication date: 2019-09-01

Abstract

一種碳化矽(或類似的)溝槽式電晶體，其中係在所有其他高溫步驟已完成之後，在一氧氮化氣氛下，進行閘極電介質退火。

Description

溝槽式閘極寬能隙裝置

本申請係關於功率半導體開關裝置，以及更特別關於溝槽式閘極裝置，其在寬能隙半導體材料中具有主要地垂直電流。

請注意，下面討論的要點可能反應從所公開的創作獲得的後見之明，並不一定被認為是先前技術。

由於高通道電阻，碳化矽(“SiC”)功率MOSFET受到低通道遷移率的影響，導致了較高的導通狀態電阻。為了改善此一問題，最有效的技術手段之一係為藉由採用一溝槽式閘極結構來增加通道密度。然而，由於在溝槽的底部及角落的幾何形狀的彎曲及氧化層薄化，該溝槽式閘極結構在溝槽底部角落受限於一高電場。在SiC溝槽式閘極裝置中，此一問題比在類似的矽裝置中更為嚴重，因為(對於給定的額定崩潰電壓)在該SiC裝置中係使用一較高的磊晶摻雜濃度；較高的磊晶摻雜濃度在SiC漂移區域中導致一高的體電場。此外，相較於矽裝置中的情形，高的體電場亦在該溝槽角落區域的閘極氧化物中導致一較高電場。結果，在關閉狀態逆向操作期間，該閘極氧化物層變得更容易在SiC溝槽式閘極裝置的溝槽底部崩潰。此外，熱載子注入變得更為嚴重。為了生產一可靠的溝槽式閘極SiC裝置，此為最需要被解決的關鍵問題之一。

在其他創新之中，本申請教示了用於製造溝槽式閘極功率絕緣閘極場效電晶體的製造程序，以在至少一些非閘極溝槽的下方達成摻雜修飾。非閘極溝槽較佳且有利地係為場板溝槽，但並非必要。所揭示的程序對於碳化矽半導體材料是特別有利的。

本申請教示了在非閘極溝槽的下方的摻雜修飾可用於改善導電性和崩潰電壓之間的權衡以及寬能隙場效電晶體中的電場。

一創作點為非閘極溝槽的下方的摻雜修飾係以一自我調節的方式導入，且在該閘極氧化物係於閘極溝槽上生長前活化。最佳地，該閘極電介質生長係在所有的高溫程序完成後進行；然而，金屬濺鍍係被使用以形成金屬連接，以及一瞬時退火步驟(“RTA”，或快速熱退火(rapid thermal anneal))係被選擇性地使用，以用於前及後敷金屬的矽化(較佳為同時)。

另一創作點為摻雜修飾可被選擇，以僅提供非閘極溝槽下面的摻雜的減少。這降低了非閘極溝槽及閘極溝槽的下方的峰值場，而不會顯著降低該裝置的導電性。

將特別參考當前的較佳實施例(作為示例而非限制)來描述本申請的多個創新的教示。本申請描述了幾個創作，並且一般而言下面的任何陳述都不應被視為限制申請專利範圍。

本申請揭示了寬能隙半導體材料中垂直電流流動絕緣閘極主動裝置的新穎的製造方法。

由於高通道電阻，碳化矽(“SiC”)功率MOSFET受到低通道遷移率的影響，導致了較高的導通狀態電阻。為了改善此一問題，最有效的技術手段之一係為藉由採用一溝槽式閘極結構來增加通道密度。然而，由於在溝槽的底部及角落的幾何形狀的彎曲及氧化層薄化，該溝槽式閘極結構在溝槽底部角落受限於一高電場。在SiC溝槽式閘極裝置中，此一問題比在類似的矽裝置中更為嚴重，因為(對於給定的額定崩潰電壓)在該SiC裝置中係使用一較高的磊晶摻雜濃度；較高的磊晶摻雜濃度在SiC漂移區域中導致高的體電場。此外，相較於矽裝置中的情形，高的體電場亦在該溝槽角落區域的閘極氧化物中導致一較高電場。結果，在關閉狀態逆向操作期間，該閘極氧化物層變得更容易在SiC溝槽式閘極裝置的溝槽底部崩潰。此外，熱載子注入變得更為嚴重。為了生產一可靠的溝槽式閘極SiC裝置，此為最需要被解決的關鍵問題之一。

幸運地，藉由美國專利8,076,719中所描述之新穎的裝置結構，可顯著地改善此一弱點。該新穎的裝置在場板溝槽下方具有P型屏蔽區域，以減少在該溝槽底部及角落的電場。其亦在該溝槽底部具有一厚的氧化層，其大量地減少該溝槽中氧化物的電場。因此，此一新穎的裝置結構可被直接地使用，以解決上述之問題。然而，8,076,719中所揭示的製造程序在使用SiC材料的新裝置的製造上具有一些缺點。這是因為，為了防止矽的昇華及表面階梯聚束的形成以及SiC/氧化物介面中碳叢集的發展，理想地係在所有的高溫退火/活化程序步驟完成後才生長閘極氧化物。

本申請揭示了一種用於生產基於SiC材料之溝槽閘極功率MOSFET的製造程序，其在非閘極溝槽下方具有摻雜修飾，例如：如美國專利8,076,719中所揭示的。

圖1示出了一溝槽閘極電晶體，其允許可控制的垂直電流流動，例如：從一裝置晶粒的前至後。前側載流敷金屬192連接至n+源極區域142，且亦連接至p+本體接點區域143(其係連接至p型本體144)。一層間電介質118自閘極電極112提供敷金屬的電絕緣。

背側載流敷金屬194連接至n+基板100，其係作為汲極接點。

此係為一種n-通道(NMOS)裝置。在作用時，假設汲極端子194係連接至一正電壓(例如：1000V，以及該源極端子192連接至接地)：當閘極電極122係提升至一足夠的正電壓時，其將反轉本體區域144的最接近部分，以形成一通道。該通道一但形成，電子的流動不再被一逆偏壓源極接面阻擋，如此一來電子(其係為主要載子)將流出源極，通過該通道(繞過本體的未反轉部分)，並且進入漂移區域(在此一實施例中，係藉由n-磊晶層102的最上部分提供)。如圖所示，該漂移區域包含一區域106，其中體摻雜係被修飾；此一區域的功能將在下文中被進一步描述。

將通道形成的閘極電壓係被稱為“閾值”電壓。其可以為例如：1V-6V，但閾值電壓的確切值將取決於體摻雜、通道摻雜、氧化物固定電荷，如果有的話，功函數差異等。

在此一實施例中，閘極溝槽110包括在閘極電極112下方的掩埋氧化物層114。非閘極溝槽120包括凹入的場板122，其係通常相連至源極電位。

表1示出了用於製造如圖1所示之裝置的程序流程的概觀。具有BOX層的程序流程‧ 晶圓開始‧ PECVD氧化物‧ 選擇性的N-增強光照及硬遮罩形成‧ 選擇性的N-增強植入‧ N+源極光照‧ N+源極植入‧ P-井光照及硬遮罩形成‧ P-井植入‧ P+本體光照及硬遮罩形成‧ P+本體植入‧ PECVD氧化物移除‧ 具有碳覆蓋層的退火‧ 硬遮罩(USG)‧ 溝槽光照‧ 溝槽硬遮罩蝕刻‧ 溝槽蝕刻‧ 溝槽回流‧ 替代的(選擇性的)N-增強植入‧ P-屏蔽光照‧ P-屏蔽植入‧ 具有碳覆蓋層的退火‧ 犧牲氧化(SAC)‧ SAC氧化物移除‧ 高品質氧化物填充(HDP)‧ USG再填充(PECVD)‧ CMP‧ 主動蝕刻‧ 溝槽底部氧化物(BOX)‧ BOX光照‧ BOX移除‧ 閘極氧化‧ 多晶矽沉積‧ 多晶矽活化/退火‧ 多晶矽‧ ILD CVD‧ 接點光照‧ 栓蝕刻‧ Ni/TiN/Ti濺鍍於前側及背側上‧ 藉由RTA矽化‧ 前側金屬(M1)濺鍍‧ M1光照‧ M1蝕刻‧ 鈍化‧ PAD光照‧ PAD開啟表1

更詳細地說，操作順序包括：從SiC N+基板100開始，生長N-緩衝層101及N-磊晶層102。(重要的是注意到SiC原料也可以在矽基板上生長以降低成本。)選擇性地進行遮罩植入，以修飾N-磊晶層102的摻雜濃度，以及藉此形成修飾摻雜區域106。最佳地，此一植入係為施子摻雜物(如P ³¹或N ₂)。如圖2所示，其隨後係為遮罩植入(使用受子摻雜物，例如Al或B)其形成P型本體區域144。這是藉由多種劑量及能量的植入來進行；該劑量係在5E12 (5x10 ¹²)至5E13/cm ²的範圍以及該能量係在100keV及1MeV之間。

環境溫度可以為室溫或中等較高的溫度，如400℃-700℃。(此一摻雜值將影響閾值電壓，以及在隨後之程序中所導入的通道摻雜。)

現在，係在n+源極區域142將來所在的位置進行N+植入(使用一施子摻雜物，例如：P或N ₂)。

較佳地，在這些步驟之後係為p型植入(使用受子摻雜物，如Al或B)，以形成P-本體接點區域143。在這之後係為高溫爐退火程序(＞1600℃)，其係在Ar環境中使用碳覆蓋層302保護。此一高溫步驟活化N+及P+植入，且將稍微地轉移源極區域142的輪廓。

較佳地，N+及P+植入係在提升的溫度下(如600℃)完成。其結果係為如圖3所示之結構。

現在使用一硬遮罩402(如氧化物)進行SiC蝕刻，以形成閘極溝槽110及非閘極溝槽120。(較佳地，這些溝槽在此時係相同的，但將藉由後續的步驟區別。)這產生了如圖4所示的結構。

形成選擇性的修飾摻雜區域106的另一替代方式係藉由使用全面性植入，以局部地修飾N-磊晶層102的摻雜濃度。最佳地，此係為施子摻雜物(如P ³¹或N ₂)，在這種情況下，相較於N-磊晶層102的其餘部分，修飾摻雜區域106具有較重的摻雜，且因此具有較高的導電性。或者如下文所述，該全面性植入可使用受子摻雜物，如Al或B，以局部地降低N-磊晶層102的摻雜濃度。這提供了在溝槽的底部角落附近的峰場值的一些減少，且因此可以對於防止熱載流子注入提供一些額外的保護。這在高電壓及/或輻射強化的應用中可為有利的。其結果係為如圖5所示之結構。

接下來，如圖6所示，係使用圖案化的抗蝕劑602以保護主動閘極溝槽110，以及隨後受子摻雜物(如Al或B)係透過場板溝槽120植入至N/N-磊晶層102。此一植入將在溝槽120的下方形成P-屏蔽區域146。該植入可被適當地調整以最佳化該P-屏蔽沿該場板溝槽之側壁的輪廓及P-屏蔽的深度。

在完全移除BOX光阻602及表面氧化層之後，在Ar環境中進行高溫程序(＞1600℃)，以退火及活化所有植入的摻雜物，其中碳覆蓋層702位於適當位置用以保護。這在圖7中描繪。

接下來，所有的溝槽(110及120)係使用高密度氧化物填充。隨後係施加氧化物回蝕刻程序，以形成如圖8所示之溝槽厚底部氧化物層(BOX)114。

接下來，BOX光阻602係再次形成，以保護主動閘極溝槽110，且場板溝槽內的氧化物係被完全地蝕刻。如圖9所示，這留下了位於閘極溝槽110中的BOX氧化物114，但沒有在非閘極溝槽120中留下BOX氧化物114。

此時，係已完成所有的高溫程序。(“高溫”程序步驟，在SiC裝置製造中，通常被認為是使用高於1200℃的溫度的程序–特別是加熱並非瞬時的程序。)在閘極形成的程序之後，不再有高溫程序步驟。

現在，開始閘極形成程序。最初犧牲氧化物係較佳地生長及剝離。如圖10所描繪地，閘極氧化物層本身係較佳地藉由乾熱氧化(或替代地藉由CVD程序)沿著溝槽的側壁形成。該閘極氧化物的厚度較佳係介於400 Å(40 nm)至600 Å之間，且通常為500 Å。

閘極氧化物的形成最佳係以二步驟完成：第一，藉由CVD沉積或高溫氧化，在介於1100℃至1300℃之間的溫度範圍中，形成理想配比的氧化物的層；第二，在一氧化富氮環境中(例如：使用100%的N ₂O或NO)進行相對高溫的退火。在本實施例中，該退火溫度係介於1100℃至1350℃之間。在閘極氧化物退火之後，無須高溫程序步驟。

根據最終退火期間的氮濃度，閘極氧化物可被部分地轉變為氧氮化合物。藉由在氣相中使用氧-氮化合物作為氧化成分，氮的淨活性增加，並且可以藉由加入N ₂或其它氮源進一步地增加。

這種最終的閘極氧化物退火最大化了半導體至氧化物界面的品質。令人驚訝地，這種最終退火亦提供了最終裝置的輻射硬度的改善。

現在形成閘極電極112及場板122，例如：藉由n+多晶矽的沉積及CMP。其結果係為如圖11所示之結構。

現在形成層間電介質118，例如：藉由CVD，以及回蝕刻以露出該非閘極溝槽120。現在進行凹槽蝕刻以露出n+源極及p+本體接點區域至源極敷金屬。

自此之後，除了同時形成前側及背側接點金屬層(例如：藉由鎳/氮化鈦/鈦堆疊的濺鍍層積，隨後RTA矽化)之外，其餘的程序步驟係大致上與先前技術美國專利8,076,719中所描述的相似。

這樣做是為了達成與N+源極(前側)及N+汲極(背側)區域的良好的歐姆接觸。典型的RTA係在950℃下的Ar環境中進行。

厚的金屬層，如鋁，現在係沉積於該裝置的前側上，以形成源極電極。另一厚金屬層類似地形成汲極電極。至閘極電極112的電連接係類似地形成，但係位於所描繪的區域之外。

圖12(a)至13(b)示出了多種藉由上述步驟所生產的最終裝置結構。在圖13(a)及圖13(b)中，修飾摻雜區域106係“N-減少”區域，其係由在圖5之階段受子的植入作為N-減少植入所產生。相對而言，圖12(a)及圖12(b)示出了施子係全面性植入使區域106為“N-增強”區域的實施例。“N-減少”區域可被利用以進一步降低在該溝槽底部及角落的電場。“N-增強”區域可被使用以減少裝置導通電阻並提高前向電流傳導。

另一選項係在圖6的階段使用傾斜植入。在此情況下，P-屏蔽146的位置係被擴展，以在非閘極溝槽122之側的周圍包含額外的p-屏蔽延伸區域147。因此，根據P-屏蔽摻雜物的植入角度，P本體可被連接至P-屏蔽區或自P-屏蔽區中斷。此等實施例係於圖12(b)及圖13(b)中示出。

相對而言，12(a)及圖13(a)中示出了P-屏蔽植入沒有傾斜(傾斜角為0度)的實施例。

摻雜及厚度將取決於裝置所設計的操作電壓為何。舉例來說，當上述裝置係為了1200V的操作而優化時，期望的磊晶層厚度大約為11 μm，以及期望的摻雜大約為6E15/cm ³。對於650V的實施方式而言，期望的磊晶層厚度大約為5 μm，以及其摻雜大約為1E16/cm ³。P-本體接面的深度較佳大約為0.8 μm且溝槽的深度大約為1 μm。屏蔽區域146的厚度大約為0.5 μm至1 μm，如此對於1200V裝置而言，屏蔽下方的磊晶層的期望的厚度大約為9 μm，以及對650V裝置而言為3 μm。

表2總結了用於生產如圖14(a)或圖14(b)所示之裝置的程序流程，其中厚的底部氧化物BOX係被排除。其程序流程係類似於先前段落中所描述的程序順序，但更為簡單。不具有BOX層的程序流程‧ 晶圓開始‧ PECVD氧化物‧ 選擇性的N-增強光照及硬遮罩形成‧ 選擇性的N-增強植入‧ N+源極光照及硬遮罩形成‧ N+源極植入‧ P-井光照‧ P-井植入‧ P+本體光照及硬遮罩形成‧ P+本體植入‧ PECVD氧化物移除‧ 具有碳覆蓋層的退火‧ 硬遮罩(USG)‧ 溝槽光照‧ 溝槽硬遮罩蝕刻‧ 溝槽蝕刻‧ 溝槽回流‧ 替代的(選擇性的)N-增強植入‧ P-屏蔽光照‧ P-屏蔽植入‧ 具有碳覆蓋層的退火‧ 犧牲氧化(SAC)‧ SAC氧化物移除‧ 閘極氧化‧ 多晶矽沉積‧ 多晶矽活化/退火‧ 多晶矽/TiW回蝕刻‧ ILD CVD‧ 接點光照‧ 栓蝕刻‧ Ni/TiN/Ti濺鍍於前側及背側上‧ 藉由RTA矽化‧ 前側金屬(M1)濺鍍‧ M1光照‧ M1蝕刻‧ 鈍化‧ PAD光照‧ PAD開啟表2

此一程序係在圖15-22中描繪。從SiC N+基板100開始，生長N-緩衝層101及N-磊晶層102。如圖15所示，其隨後係為遮罩植入(使用受子摻雜物，例如Al或B)其形成P型本體區域144。

較佳地，N+及P+植入係在提升的溫度下(如600℃)完成。其結果係為如圖16所示之結構。

現在使用一硬遮罩402(如氧化物)進行SiC蝕刻，以形成閘極溝槽110及非閘極溝槽120。(較佳地，這些溝槽在此時係相同的，但將藉由後續的步驟區別。)這產生了如圖17所示的結構。

現在進行全面性植入，以局部地修飾N-磊晶層102的摻雜濃度，並藉此形成選擇性的修飾摻雜區域106。最佳地，此係為施子摻雜物(如P ³¹或N ₂)，在這種情況下，相較於N-磊晶層102的其餘部分，修飾摻雜區域106具有較重的摻雜，且因此具有較高的導電性。或者，如下文所述該全面性植入可使用受子摻雜物，如Al或B，以局部地降低N-磊晶層102的摻雜濃度。這提供了在溝槽的底部角落附近的峰場值的一些減少，且因此可以對於防止熱載流子注入提供一些額外的保護。這在高電壓及/或輻射強化的應用中可為有利的。其結果係為如圖18所示之結構。

接下來，如圖19所示，係使用圖案化的抗蝕劑602以保護主動閘極溝槽110，以及隨後受子摻雜物(如Al或B)係透過場板溝槽120植入至N/N-磊晶層102。此一植入將在溝槽120的下方形成P-屏蔽區域146。該植入可被適當地調整以最佳化該P-屏蔽沿該場板溝槽之側壁的輪廓及P-屏蔽的深度。

在完全移除BOX光阻602及表面氧化層之後，在Ar環境中進行高溫程序(＞1600℃)，以退火及活化所有的植入摻雜物，其中碳覆蓋層702位於適當位置用以保護。這在圖20中描繪。

此時，係已完成所有的高溫程序(除了最後的閘極氧化物退火之外)。

現在閘極形成程序係如上所述地完成，以在一氧化富氮環境中(例如：使用N ₂O或NO)的最終退火做為結束。在本實施例中，該退火溫度係介於1100℃至1350℃之間。在閘極氧化物退火之後，無須高溫程序步驟。

現在形成閘極電極112及場板122，例如：藉由n+多晶矽的沉積及CMP。隨後，現在形成層間電介質，且回蝕刻。進行凹槽蝕刻，形成前側及背側接點金屬層，以及沉積源極、汲極及閘極金屬。這產生了圖21(a)或圖21(b)的最終結構(如果圖21(a)中的修飾區域106或圖21(b)中的修飾區域1061係被增強摻雜)，或者圖22的最終結構(如果修飾區域係部分地反摻雜)。

最後，上述之程序流程可被實施，以產生不同的裝置變化。舉例來說，圖23及圖24示出了在源極接點溝槽中沒有多晶場板，但僅具有P-屏蔽區域的裝置。亦注意在這些實施例中，係使用傾斜植入以產生延伸的屏蔽區域。

此外，藉由將n+基板替換為p+基板，該程序已準備好被用於製造如圖25所示的SiC溝槽閘極IGBT裝置。

再者，本創作所討論之新穎的程序亦可被利用，以於Si及SiC或其他半導體材料中，產生空乏型溝槽閘極MOSFET或輻射硬化溝槽閘極MOSFET

優點

所揭示之創新在多個實施方式中至少提供了一或更多個下列優點。然而，並非所有的這些優點皆可由每一個所揭示之創新來產生，且所列的優點並未限制各種所請之創作。 ‧ 能夠在高能隙半導體材料中構建功率半導體裝置； ‧ 改善碳化矽半導體裝置； ‧ 改善閘極電介質的半導體至氧化物介面的品質； ‧ 改善閘極電介質的品質； ‧ 具有較高的崩潰電壓的功率半導體裝置； ‧ 具有較低的導通電阻的功率半導體裝置； ‧ 具有較低的製造成本的功率半導體裝置；以及 ‧ 可在較高的溫度操作的率半導體裝置。

根據一些但不必要是全部的實施方式，其係提供：一種功率半導體裝置的製造程序，包含：在一實質上由碳化矽所組成的半導體塊體中，在其上部以任何順序形成一第一導電類型源極區域，一第二導電類型本體區域，其係與位於其下面的第一導電類型塊材形成一接面，一第一溝槽及第二溝槽，每一溝槽延伸較該本體區域來的深，一第二導電類型屏蔽區域，其係位於該第一溝槽的下方，但不位於該第二溝槽的下方，以及一額外的摻雜修飾成分，其係位於該半導體塊體的第一導電類型塊材之中；施加熱量以活化該源極區域、該本體區域、該屏蔽區域以及該額外的摻雜修飾成分中的摻雜物；藉由在該第二溝槽的側壁上形成包含一氧化矽的一薄閘極電介質、在高於1000℃之富氮氧化氣氛中對該薄閘極電介質進行退火以及在該薄閘極電介質上形成導電閘極電極，來進行絕緣閘極製造；以及形成敷金屬以完成一操作裝置的製造；其中在進行絕緣閘極製造的步驟完成之後，不施加高於1200℃的非瞬時加熱步驟。

根據一些但不必要是全部的實施方式，其係提供：一種功率半導體裝置的製造程序，包含：在一半導體塊體中，以任何順序形成，一第一導電類型載子發射區域，一第二導電類型本體區域，其係與位於其下面的第一導電類型塊材形成一接面，一第一溝槽及第二溝槽，每一溝槽延伸較該本體區域來的深，第二導電類型屏蔽區域，其係位於該第一溝槽的下方，但不位於該第二溝槽的下方，以及一額外的摻雜修飾成分，其係位於該半導體塊體的第一導電類型塊材之中；施加熱量以活化該載子發射區域、該本體區域、該屏蔽區域以及該額外的摻雜修飾成分中的摻雜物；藉由在該第二溝槽的側壁上形成包含一氧化矽的一薄閘極電介質、在高於1000℃之富氮氧化氣氛中對該薄閘極電介質進行退火以及在該薄閘極電介質上形成導電閘極電極，來進行絕緣閘極製造；以及形成敷金屬以完成一操作裝置的製造；其中在進行絕緣閘極製造的步驟完成之後，不施加高於1200℃的非瞬時加熱步驟。

根據一些但不必要是全部的實施方式，其係提供：一種碳化矽(或類似的)溝槽式電晶體，其中係在所有其他高溫步驟已完成之後，在一氧氮化氣氛下，進行閘極電介質退火。

根據一些但不必要是全部的實施方式，其係提供：一種功率半導體裝置的製造程序，包含：在一半導體塊體中，以任何順序形成，一第一導電類型載子發射區域，一第二導電類型本體區域，其係與位於其下面的第一導電類型塊材形成一接面，一第一溝槽及第二溝槽，每一溝槽延伸較該本體區域來的深，第二導電類型屏蔽區域，其係位於該第一溝槽的下方，但不位於該第二溝槽的下方，以及一額外的摻雜修飾成分，其係位於該半導體塊體的第一導電類型塊材之中；施加熱量以活化該載子發射區域、該本體區域、該屏蔽區域以及該額外的摻雜修飾成分中的摻雜物；藉由在該第二溝槽的側壁上形成包含一氧化矽的一薄閘極電介質、在富氮氧化氣氛中對該薄閘極電介質進行退火以及在該薄閘極電介質上形成導電閘極電極，來進行絕緣閘極製造；以及形成敷金屬以完成一操作裝置的製造；其中在進行絕緣閘極製造的步驟完成之後，沒有非瞬時加熱步驟使用絕緣閘極製造步驟的最高溫度的100℃內的溫度。

根據一些但不必要是全部的實施方式，其係提供：一種功率半導體裝置的製造程序，包含：a) 在一半導體塊體中，以任何順序形成，一第一導電類型載子發射區域，一第二導電類型本體區域，其係與位於其下面的第一導電類型塊材形成一接面，一第一溝槽及第二溝槽，每一溝槽延伸較該本體區域來的深，以及第二導電類型屏蔽區域，其係位於該第一溝槽的下方，但不位於該第二溝槽的下方；b) 施加熱量以活化該載子發射區域、該本體區域以及該屏蔽區域中的摻雜物；c) 藉由在該第二溝槽的側壁上形成包含一氧化矽的一薄閘極電介質、在高於1000℃之富氮氧化氣氛中對該薄閘極電介質進行退火以及在該薄閘極電介質上形成導電閘極電極，來進行絕緣閘極製造；以及d) 形成敷金屬以完成一操作裝置的製造；其中在進行絕緣閘極製造的步驟完成之後，不施加高於1200℃的非瞬時加熱步驟。

根據一些但不必要是全部的實施方式，其係提供：一種功率半導體裝置的製造程序，包含：a) 在一半導體塊體中，以任何順序形成，一第一導電類型載子發射區域，一第二導電類型本體區域，其係與位於其下面的第一導電類型塊材形成一接面，一第一溝槽及第二溝槽，每一溝槽延伸較該本體區域來的深，以及第二導電類型屏蔽區域，其係位於該第一溝槽的下方，但不位於該第二溝槽的下方；b) 施加熱量以活化該載子發射區域、該本體區域、該屏蔽區域以及該額外的摻雜修飾成分中的摻雜物；c) 藉由在該第二溝槽的側壁上形成包含一氧化矽的一薄閘極電介質、在富氮氧化氣氛中對該薄閘極電介質進行退火以及在該薄閘極電介質上形成導電閘極電極，來進行絕緣閘極製造；以及d) 形成敷金屬以完成一操作裝置的製造；其中在進行絕緣閘極製造的步驟完成之後，沒有非瞬時加熱步驟使用絕緣閘極製造步驟的最高溫度的100℃內的溫度。

修飾及變化

如本創作所屬技術領域中具有通常知識者可認知的，本申請中所描述的創新概念可在大量的應用範圍中被修飾及變化，且因此專利標的之範疇不受到所給予的任何特定的示例性教示的限制。其係意圖包含所有落入所附申請專利範圍的精神及廣泛範圍內的所有替代方案、修飾及變化。

在圖1-22所揭示的實施例中，所製造的裝置是簡單的垂直電流場效應電晶體。然而，所揭示之創作亦可被用於形成包含絕緣閘極的裝置類型。一實施例為IGBTs(如圖25中所示)，但其他可能性包括MCTs及TMBs TMBS(溝槽MOS障蔽肖特基整流器)。

由於碳化矽係為許多應用中極感興趣的材料，上文之描述著重在碳化矽中的實施方式。然而，所揭示之創作亦適合應用於其他寬能隙半導體材料，如鑽石、GaN、AlGaN或Ga ₂O ₃。

亦可考慮一可行但稍微較不有利的替代方案，亦即所揭示之創作亦可適合應用於閘極氧化物的形成係為沉積而非生長。

本申請中的描述不應被視為意指任何特定元件、步驟或功能是必須包含在申請專利範圍之範疇內的基本要素：專利標的之範疇僅由核准的申請專利範圍定義。此外，這些請求項都不意圖援引35 USC第112條第6項的規定，除非確切的詞語“means for”後面跟著一分詞。

所提出的申請專利範圍旨在盡可能地全面，沒有標的係被故意地放棄、專用或廢棄。

100‧‧‧基板

101‧‧‧緩衝層

102‧‧‧磊晶層

106‧‧‧修飾摻雜區域

110‧‧‧閘極溝槽

112‧‧‧閘極電極

114‧‧‧氧化物

118‧‧‧層間電介質

120‧‧‧非閘極溝槽

122‧‧‧場板

142‧‧‧源極區域

143‧‧‧本體接點區域

144‧‧‧本體區域

146‧‧‧屏蔽區域

147‧‧‧屏蔽延伸區域

192‧‧‧前側載流敷金屬/源極端子

194‧‧‧背側載流敷金屬/汲極端子

302‧‧‧碳覆蓋層

402‧‧‧硬遮罩

602‧‧‧抗蝕劑

702‧‧‧碳覆蓋層

1061‧‧‧修飾區域

將參考所附圖式描述所揭示的創作，所附圖式示出了重要的示例性實施例，並且透過引用將其併入本說明書中，其中： [圖1]係示意性地示出了溝槽閘極電晶體，其係允許可控制的垂直電流流過碳化矽半導體晶粒。 [圖2-11]係示出一系列的製造程序，其結果係製造出如圖12(a)或圖13(a)所示之完成的電晶體結構。 [圖12(b)]係示出一電晶體結構，除了使用傾斜植入來產生屏蔽延伸區域之外，其係大致上類似於圖12(a)。 [圖13(b)]係示出一電晶體結構，除了使用傾斜植入來產生屏蔽延伸區域之外，其係大致上類似於圖13(a)。 [圖14(a)及14(b)]係示出一電晶體結構，除了該閘極溝槽中沒有底部氧化物之外，其係大致上略為類似於圖12(a)。注意圖14(a)及14(b)使用了不同的修飾摻雜區域106及1061形成方法。 [圖15-20]係示出一系列的製造程序，其結果係製造出如圖21(a)或圖21(b)或圖22所示之完成的電晶體結構。注意圖21(a)及21(b)使用了不同的修飾摻雜區域106及1061形成方法。 [圖23-24]係示出替代裝置，其在源極接點溝槽中不具有多晶場板。 [圖25]係示出一IGBT裝置的實施例，其係使用該揭示之創作。

Claims

一種功率半導體裝置，包含：一第一導電類型源極區域，一第二導電類型本體區域，其係與位於其下面的第一導電類型塊材形成一接面，一第一溝槽及第二溝槽，每一溝槽延伸較該本體區域來的深，一第二導電類型屏蔽區域，其係位於該第一溝槽的下方，但不位於該第二溝槽的下方，以及一額外的摻雜修飾成分，其係位於一半導體塊體的第一導電類型塊材之中，其中，該功率半導體裝置的製造程序，包含：在一實質上由碳化矽所組成的半導體塊體中，在其上部以任何順序形成該第一導電類型源極區域、該第二導電類型本體區域、該第一溝槽及第二溝槽、該第二導電類型屏蔽區域以及該額外的摻雜修飾成分；施加熱量以活化該源極區域、該本體區域、該屏蔽區域以及該額外的摻雜修飾成分中的摻雜物；藉由在該第二溝槽的側壁上形成包含一氧化矽的一薄閘極電介質、在高於1000℃之富氮氧化氣氛中對該薄閘極電介質進行退火以及在該薄閘極電介質上形成導電閘極電極，來進行絕緣閘極製造；以及形成敷金屬以完成一操作裝置的製造；其中在進行絕緣閘極製造的步驟完成之後，不施加高於1200℃的非瞬時加熱步驟。
如請求項1所述之功率半導體裝置，其中該第一導電類型係為n型。
如請求項1所述之功率半導體裝置，其中係藉由生長二氧化矽來進行薄閘極電介質的形成。
如請求項1所述之功率半導體裝置，其中該薄閘極電介質係為二氧化矽。
如請求項1所述之功率半導體裝置，其中該本體區域係較該第一溝槽及該第二溝槽來的淺。
一種功率半導體裝置，包含：一第一導電類型載子發射區域，一第二導電類型本體區域，其係與位於其下面的第一導電類型塊材形成一接面，一第一溝槽及第二溝槽，每一溝槽延伸較該本體區域來的深，以及一第二導電類型屏蔽區域，其係位於該第一溝槽的下方，但不位於該第二溝槽的下方；其中，該功率半導體裝置的製造程序，包含： a) 在一半導體塊體中，以任何順序形成該第一導電類型載子發射區域、該第二導電類型本體區域、該第一溝槽及第二溝槽以及該第二導電類型屏蔽區域； b) 施加熱量以活化該載子發射區域、該本體區域以及該屏蔽區域中的摻雜物； c) 藉由在該第二溝槽的側壁上形成包含一氧化矽的一薄閘極電介質、在高於1000℃之富氮氧化氣氛中對該薄閘極電介質進行退火以及在該薄閘極電介質上形成導電閘極電極，來進行絕緣閘極製造；以及 d) 形成敷金屬以完成一操作裝置的製造；其中在進行絕緣閘極製造的步驟完成之後，不施加高於1200℃的非瞬時加熱步驟。
如請求項6所述之功率半導體裝置，其中該第一導電類型係為n型。
如請求項6所述之功率半導體裝置，其中係藉由生長二氧化矽來進行薄閘極電介質的形成。
如請求項6所述之功率半導體裝置，其中該薄閘極電介質最初係由二氧化矽所組成。
如請求項6所述之功率半導體裝置，其中步驟a) 亦形成一額外的摻雜修飾成分，其係位於該半導體塊體的第一導電類型塊材之中，以及該步驟b) 亦活化該額外的摻雜修飾成分中的摻雜物。
如請求項6所述之功率半導體裝置，其中該第一導電類型係為n型，以及步驟a) 亦形成一額外的摻雜修飾成分，其係包含位於該半導體塊體的第一導電類型塊材之中的施子，以及該步驟b) 亦活化該額外的摻雜修飾成分中的摻雜物。
如請求項6所述之功率半導體裝置，其中該第一導電類型係為n型，以及其中步驟a) 亦形成一額外的摻雜修飾成分，其係包含位於該半導體塊體的第一導電類型塊材之中的受子，以及該步驟b) 亦活化該額外的摻雜修飾成分中的摻雜物。
一種功率半導體裝置，包含：一第一導電類型載子發射區域，一第二導電類型本體區域，其係與位於其下面的第一導電類型塊材形成一接面，一第一溝槽及第二溝槽，每一溝槽延伸較該本體區域來的深，以及一第二導電類型屏蔽區域，其係位於該第一溝槽的下方，但不位於該第二溝槽的下方；其中，該功率半導體裝置的製造程序，包含： a) 在一半導體塊體中，以任何順序形成該第一導電類型載子發射區域、該一第二導電類型本體區域、該第一溝槽及第二溝槽以及該第二導電類型屏蔽區域； b) 施加熱量以活化該載子發射區域、該本體區域、該屏蔽區域以及該額外的摻雜修飾成分中的摻雜物； c) 藉由在該第二溝槽的側壁上形成包含一氧化矽的一薄閘極電介質、在富氮氧化氣氛中對該薄閘極電介質進行退火以及在該薄閘極電介質上形成導電閘極電極，來進行絕緣閘極製造；以及 d) 形成敷金屬以完成一操作裝置的製造；其中在進行絕緣閘極製造的步驟完成之後，沒有非瞬時加熱步驟使用絕緣閘極製造步驟的最高溫度的100℃內的溫度。
如請求項13所述之功率半導體裝置，其中該薄閘極電介質最初係由二氧化矽所組成。
如請求項13所述之功率半導體裝置，其中該本體區域係較該第一溝槽及該第二溝槽來的淺。
如請求項13所述之功率半導體裝置，其中該第一導電類型係為n型。
如請求項13所述之功率半導體裝置，其中係藉由生長二氧化矽來進行薄閘極電介質的形成。
如請求項13所述之功率半導體裝置，其中步驟a) 亦形成一額外的摻雜修飾成分，其係位於該半導體塊體的第一導電類型塊材之中，以及該步驟b) 亦活化該額外的摻雜修飾成分中的摻雜物。
如請求項13所述之功率半導體裝置，其中該第一導電類型係為n型，以及步驟a) 亦形成一額外的摻雜修飾成分，其係包含位於該半導體塊體的第一導電類型塊材之中的施子，以及該步驟b) 亦活化該額外的摻雜修飾成分中的摻雜物。
如請求項13所述之功率半導體裝置，其中該第一導電類型係為n型，以及其中步驟a) 亦形成一額外的摻雜修飾成分，其係包含位於該半導體塊體的第一導電類型塊材之中的受子，以及該步驟b) 亦活化該額外的摻雜修飾成分中的摻雜物。