TWI849234B - 線性放大器 - Google Patents
線性放大器 Download PDFInfo
- Publication number
- TWI849234B TWI849234B TW109133195A TW109133195A TWI849234B TW I849234 B TWI849234 B TW I849234B TW 109133195 A TW109133195 A TW 109133195A TW 109133195 A TW109133195 A TW 109133195A TW I849234 B TWI849234 B TW I849234B
- Authority
- TW
- Taiwan
- Prior art keywords
- terminal
- transistor
- resistor
- reference potential
- signal input
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 38
- 238000012545 processing Methods 0.000 claims abstract description 28
- 230000000052 comparative effect Effects 0.000 description 19
- 238000010586 diagram Methods 0.000 description 14
- 238000005513 bias potential Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 101001121408 Homo sapiens L-amino-acid oxidase Proteins 0.000 description 2
- 102100026388 L-amino-acid oxidase Human genes 0.000 description 2
- 101100012902 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) FIG2 gene Proteins 0.000 description 2
- 101100233916 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) KAR5 gene Proteins 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 101000827703 Homo sapiens Polyphosphoinositide phosphatase Proteins 0.000 description 1
- 102100023591 Polyphosphoinositide phosphatase Human genes 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Abstract
提供線性放大器。線性放大器輸出與輸入到第1信號輸入端子(11)以及第2信號輸入端子(12)的差動信號對應的差動信號,線性放大器具有第1電阻器(21)、第2電阻器(22)、第3電阻器(23)、第4電阻器(24)、第1電容元件(25)、第2電容元件(26)、第3電晶體(27)、第4電晶體(28)、差動放大器(29)和信號處理電路(50)。信號處理電路(50)包括第1電晶體(51)和第2電晶體(52),並且包括電阻器(53)作為輸出共同電壓的共同電壓輸出部。差動放大器(29)輸入共同電壓和參照電壓(VREF),將與該些之間的電壓差對應的電壓賦予至電晶體(27)、(28)各自的控制端子。
Description
本發明涉及線性放大器。
先前技術線性放大器以延長差動通信的傳輸距離為目的而設置,用於傳輸損失的恢復等。
先前技術文獻
在非專利文獻1(MAXIM公司,Multirate Clock and DataRecovery with Limiting Amplifier MAX 3872資料表,Rev.3,2007年)的第11頁,表示線性放大器的電路例。
線性放大器根據用途,有時要求輸出差動信號的振幅相對於輸入差動信號的振幅的線性高,此外,有時要求在寬頻帶範圍內具有恆定的增益。
例如,在USB3.1Gen2、USB4等中使用的線性放大器要求線性高,且在寬頻帶範圍內具有恆定的增益。但是,現有的線性放大器不能滿足這些用途時的要求。
本公開是為了解決上述問題而進行者,且表示一種線性高且能夠在寬頻帶範圍內具有恆定的增益的線性放大器。
本公開的一種線性放大器,其輸出與輸入到第1信號輸入端子和第2信號輸入端子的差動信號對應的差動信號,該線性放大器,其特係,具有:(1)信號處理電路,包括:第1電晶體及第2電晶體,分別具有第1端子、第2端子及控制端子;以及共同(common)電壓輸出部,在向第1電晶體和第2電晶體各自的控制端子輸入了差動信號時,輸出比第1電晶體和第2電晶體各自的第1端子或第2端子更後級的差動信號的共同電壓;(2)第1電阻器,設置在第1信號輸入端子與第1基準電位端子之間;(3)第2電阻器,設置在第2信號輸入端子與第1基準電位端子之間;(4)第3電阻器,設置在第1信號輸入端子與第1電晶體的控制端子之間;(5)第4電阻器,設置在第2信號輸入端子與第2電晶體的控制端子之間;(6)第1電容元件,與第3電阻器並聯設置;(7)第2電容元件,與第4電阻器並聯設置;(8)第3電晶體,其具有第1端子、第2端子和控制端子,並經由其中的第1端子和第2端子而設置在第1電晶體的控制端子與第2基準電位端子之間;(9)第4電晶體,其具有第1端子、第2端子和控制端子,並經由其中的第1端子和第2端子而設置在第2電晶體的控制端子與第2基準電位端子之間;以及(10)差動放大器,其輸入共同電壓和參照電壓,將與該些之間的電壓差對應的電壓賦予至第3電晶體和第4電晶體各自的控制端子。
本發明的線性放大器線性高且能夠在寬頻帶範圍內具有恆定的增益。
以下,參照附圖詳細說明用於實施本發明的方式。另外,在附圖的說明中,對相同的要素標注相同的標號,省
略重複的說明。本發明並不意在於限定於這些例示,由申請專利範圍表示,包括與申請專利範圍同等的意思及範圍內的所有變更。
以下,首先說明比較例的線性放大器的結構和問題點,然後說明實施方式的線性放大器的結構。
圖1是表示第1比較例的線性放大器1的結構的圖。該圖所示的線性放大器1在差動信號傳輸系統中使用。線性放大器1輸出與輸入到信號輸入端子11、12的輸入差動信號對應的輸出差動信號,具有電阻器21、22和信號處理電路40。
信號處理電路40在輸入級包括電晶體41、42。電晶體41、42是NPN雙極電晶體。電阻器21設置在信號輸入端子11和電源電位端子(VCC)之間。電阻器22設置在信號輸入端子12和電源電位端子之間。電源電位端子供給電源電位VCC。電阻器21、22作為終端電阻而設置,例如具有50Ω的電阻值。電晶體41的基極與信號輸入端子11連接。電晶體42的基極與信號輸入端子12連接。
在該線性放大器1中,從電源電位端子經由電阻器21、22向電晶體41、42的基極供給基極電流,電晶體41、42動作。電晶體41、42的射極以從基極電壓降低了基極-射極間電壓VBE(例如約0.8V)後的電壓工作。電晶體41、42的集極例如與電源電位端子連接。輸入到信號輸入端子11、12的差動信號被輸入到電晶體41、42的基極,從電晶體41、42的射極輸出。
如以下說明的那樣,該線性放大器1在線性的提高上具有界限,在用於例如USB3.1Gen2、USB4等要求高線性的差動信號傳輸系統時存在問題。電晶體41、42的射極電壓與基極電壓連動地變化,與此相對,電晶體41、42的集極電壓被固定為電源電位VCC,因此,因應基極電壓的上升,集極.射極間電壓VCE降低。當向電晶體41、42的基極輸入大振幅(例如0.5V以上)的差動信號時,由於VCE成為0.3V以下而接近飽和區域,所以電流倍增率hFE急劇減小。hFE的減小意味著增益的降低,由此,在輸入差動信號為大振幅的情況下,輸出差動信號的波形失真,失去線性。
在到USB3.0Gen1為止的系統中不會成為大的問題,但在USB3.1Gen2以後的高速化.高度化的系統中,要求通信波形的高度的線性。例如,在USB3.1Gen2的符合性測試(Compliance test)中,對於規定的測試圖案(test pattern),要求不改變波形的形狀(例如,不改變1Vpp弱的振幅以及過衝(overshoot)波形)地傳送信號。第1比較例的線性放大器1不能滿足這樣的要求。
圖2是表示第2比較例的線性放大器2的結構的圖。與圖1所示的第1比較例的線性放大器1的結構相比,該圖2所示的第2比較例的線性放大器2的不同點在於,還具備電容元件25、26和電阻器31、32。
電容元件25設置在信號輸入端子11與電晶體41的基極之間。電容元件26設置在信號輸入端子12和電晶體42的基
極之間。電阻器31設置在電晶體41的基極與偏置電位端子之間。電阻器32設置在電晶體42的基極與偏置電位端子之間。偏置電位端子賦予低於電源電位VCC的偏置電位Vbias。電源電位VCC和偏置電位Vbias之間的差例如為約0.8V。
在該線性放大器2中,電阻器21、22作為終端電阻使用,另一方面,從偏置電位端子經由電阻器31、32向電晶體41、42的基極供給基極電流,電晶體41、42工作。輸入到信號輸入端子11、12的差動信號經由電容元件25、26輸入到電晶體41、42的基極,從電晶體41、42的射極輸出。
該第2比較例的線性放大器2通過對電晶體41、42的基極賦予比電源電位VCC低的偏置電位Vbias,能夠消除第1比較例的線性放大器1具有的低線性的問題。
但是,在第2比較例的線性放大器2中,由電容元件25、26及電阻器31、32構成高頻帶濾波器,由於該高頻帶濾波器,輸入差動信號中的低頻帶的成分衰減。通常,作為低頻帶成分的追隨性,要求在頻率100kHz時信號損失為3dB以下。作為電晶體41、42,若使用阻抗比較低的NPN雙極性電晶體,則為了抑制基極電流引起的電壓降低,電阻器31、32的電阻值必須是幾kΩ以下的值,電容元件25、26的電容值必須是1nF以上。這樣的電容值大的電容元件難以收納在IC晶片內。因此,實際上難以採用第2比較例的線性放大器2。
以下使用圖3以及圖4說明的實施方式的線性放大器,係能夠解決比較例的線性放大器1、2所具有的上述問題,且其線性高,並且能夠在寬頻帶內具有恆定的增益。
本實施方式的線性放大器輸出與被輸入到第1信號輸入端子11以及第2信號輸入端子12的輸入差動信號對應的輸出差動信號,具有第1電阻器21、第2電阻器22、第3電阻器23、第4電阻器24、第1電容元件25、第2電容元件26、第3電晶體27、第4電晶體28、差動放大器29和信號處理電路50。
信號處理電路50包括第1電晶體51和第2電晶體52,並且還包括電阻器53作為輸出共同(common)電壓的共同電壓輸出部。電晶體51、52分別具有第1端子、第2端子以及控制端子。向電晶體51、52各自的控制端子輸入差動信號。用作共同電壓輸出部的電阻器53輸出比電晶體51、52各自的第1端子或第2端子更處於後級的差動信號的共同電壓。電阻器53設置在傳輸差動信號的一對信號線之間。例如,電阻器53的中點處的電壓作為共同電壓。在電阻器53的兩端間存在的適當位置設定為共同電壓用節點。
電阻器21設置在信號輸入端子11和第1基準電位端子(例如:電位VCC)之間。電阻器22設置在信號輸入端子12和第1基準電位端子(例如:電位VCC)之間。電阻器23設置在信號輸入端子11與電晶體51的控制端子之間。電阻器24設置在信號輸入端子12與電晶體52的控制端子之間。電容元件25與電阻器23並聯設置。電容元件26與電阻器24並聯設置。
電晶體27、28分別具有第1端子、第2端子以及控制端子。電晶體27經由第1端子及第2端子設置在電晶體51的控制端子和第2基準電位端子(例如:接地電位)之間。電晶體28經由第1端子及第2端子設置在電晶體52的控制端子和第2基準電位端子(例如:接地電位)之間。差動放大器29輸入共同電壓和參照電壓VREF,將與該些之間的電壓差對應的電壓賦予至電晶體27、28各自的控制端子。也可以從外部賦予參照電壓VREF。另外,線性放大器也可以具備輸出參照電壓VREF的參照電壓產生部。
第1基準電位端子和第2基準電位端子中,一個是電源電位端子,另一個是接地電位端子。電晶體51、52是同種類型,可以是NPN雙極性電晶體、PNP雙極性電晶體、NMOS電晶體以及PMOS電晶體中的任一種。電晶體27、28為同種電晶體,可以是NPN雙極性電晶體、PNP雙極性電晶體、NMOS電晶體以及PMOS電晶體中的任一種。電晶體51、52和電晶體27、28可以是相同種類,也可以是不同種類。
在雙極性電晶體的情況下,第1端子和第2端子中的一個是集極,另一個是射極,控制端子是基極。在MOS電晶體(場效應電晶體)的情況下,第1端子和第2端子中的一個是源極,另一個是汲極,控制端子是閘極。
電阻器21、22具有相同的電阻值。電阻器23、24具有相同的電阻值。電容元件25、26具有相同的電容值。電阻器23、24各自的電阻值(R2)比電阻器21、22各自的電阻值(R1)大(R1<R2)。例如,電阻器21、22各自的電阻值為50Ω,電阻器23、24各自的電阻值為幾kΩ。
圖3是表示第1實施方式的線性放大器3的結構的圖。該第1實施方式的結構設連接電阻器21、22的第1基準電位端子為電源電位端子(VCC),設連接電晶體27、28的第2基準電位端子為接地電位端子,設電晶體51、52為NPN雙極電晶體,設電晶體27、28為NMOS電晶體。
在該線性放大器3中,電阻器21、22被用作終端電阻。電阻器23和24以及電容元件25和26隔離了信號輸入端子11、12與電晶體51、52的基極。電晶體51、52各自的基極電壓取決於從電源電位端子經由電阻器21、22、電阻器23、24以及電晶體27、28流向接地電位端子的電流的大小。差動放大器29輸入從電阻器53的中點輸出的共同電壓和參照電壓VREF,將與該些之間的電壓差對應的電壓賦予至電晶體27、28各自的控制端子,從而控制流過電晶體27、28的電流。
通過這樣的共同模式回饋,電流流過電晶體27、28,使得電阻器53的中點的共同電壓與參照電壓VREF相等。由此,電晶體51、52的基極被賦予比電源電位VCC低的適當的電壓,所以能夠具有高線性,此外,能夠在寬頻帶範圍內具有恆定的增益。
共同模式回饋對同相信號起作用,而對差動信號不起作用。因此,電晶體27、28成為高阻抗,不會成為損耗的原因。結果,即使當電容元件25和26的電容值為約幾pF
時,也可以在輸入差動信號的低頻帶成分不衰減的情況下進行傳輸,因此可以將電容元件25和26容納在IC晶片中。
圖4是表示第2實施方式的線性放大器4的結構的圖。在該第2實施方式的結構中,將連接有電阻器21、22的第1基準電位端子設成為接地電位端子,將連接有電晶體27、28的第2基準電位端子設成為電源電位端子(VCC),將電晶體51、52設成為NPN,將電晶體27、28設成為PMOS電晶體。該第2實施方式的線性放大器4與第1實施方式的線性放大器3同樣地工作,起到同樣的效果。
接著,使用圖5~圖7說明信號處理電路50的結構示例。這些結構示例的信號處理電路50A~50C都能夠從信號輸出端子13、14輸出與輸入差動信號對應的輸出差動信號。
圖5是表示信號處理電路50的第1結構示例的圖。該圖所示的信號處理電路50A除了電晶體51、52和電阻器53之外,還包括電流源61、62。電晶體51、52是NPN雙極電晶體。電流源61、62流過相同大小的電流。電晶體51的集極與信號輸出端子13連接。電晶體52的集極與信號輸出端子14連接。電晶體51的射極經由電流源61與接地電位端子連接。電晶體52的射極經由電流源62與接地電位端子連接。電阻器53設置在電晶體51、52各自的射極之間。
圖6是表示信號處理電路50的第2結構示例的圖。該圖所示的信號處理電路50B除了電晶體51、52和電阻器53之外,還包括電容元件54、電晶體55、56以及電流源61
~64。電晶體51、52、55、56是NPN雙極電晶體。電流源61~64流過相同大小的電流。電晶體51、52各自的集極與電源電位端子連接。電晶體55的集極與信號輸出端子13連接。電晶體56的集極與信號輸出端子14連接。電晶體51的射極經由電流源61與接地電位端子連接,並與電晶體55的基極連接。電晶體52的射極經由電流源62與接地電位端子連接,並與電晶體56的基極連接。電晶體55的射極經由電流源63與接地電位端子連接。電晶體56的射極經由電流源64與接地電位端子連接。電阻器53及電容元件54設置在電晶體55、56各自的射極之間。
圖7是表示信號處理電路50的第3結構示例的圖。該圖所示的信號處理電路50C除了電晶體51、52以及電阻器53之外,還包括電阻器65~68。電晶體51、52是NPN雙極電晶體。電阻器65、66具有相同的電阻值。電阻器67、68具有相同的電阻值。電晶體51的射極經由電阻器65與接地電位端子連接。電晶體52的射極經由電阻器66與接地電位端子連接。電晶體51的集極經由電阻器67與電源電位端子(VCC)連接,並與信號輸出端子13連接。電晶體52的集極經由電阻器68與電源電位端子(VCC)連接,並與信號輸出端子14連接。電阻器53設置在電晶體51、52各自的集極之間。
接著,對模擬結果進行說明。
圖8是表示實施例和比較例各自的增益的頻率依賴性的曲線圖。在此,將在具有回饋控制的線性放大器3(圖3)中採用信號處理電路50B(圖6)作為信號處理電路50的結構
作為實施例(EXAMPLE)。在沒有回饋控制的線性放大器2(圖2)中,將採用信號處理電路50B(圖6)作為信號處理電路40的結構作為比較例(COMPARATIVE EXAMPLE)。實施例和比較例都設計為在到頻率20Gbps為止的頻帶中得到增益。該圖的橫軸表示頻率(FREQUENCY)(單位:Hz),縱軸表示輸出差動信號相對於輸入差動信號的增益(GAIN)(單位:dB)。如該圖所示,在比較例中,在100MHz(1×108(Hz))以下的頻帶中增益降低,與此相對,在實施例中,在寬頻帶中得到了恆定的增益。這樣,本實施方式的線性放大器能夠在寬頻帶範圍內具有恆定的增益。
在實施例的線性放大器中,在輸入信號的頻率範圍(1×105(Hz)至3×109(Hz))中,能夠得到具有大致恆定(基準值±5%)的增益(dB)的輸出信號。
如上所述,圖5和圖7所示的線性放大器具有:第1信號輸入端子11;第2信號輸入端子12;第1信號輸出端子13;第2信號輸出端子14;第1電阻器21,設置在第1信號輸入端子11和第1基準電位端子(例如;VCC)之間;第2電阻器22,設置在第2信號輸入端子12和第1基準電位端子(例如;VCC)之間;第1電晶體51,包括與第1信號輸出端子13連接的端子;第2電晶體52,包括與第2信號輸出端子14連接的端子;第3電阻器23,設置在第1信號輸入端子11與第1電晶體51的控制端子之間;第4電阻器24,設置在第2信號輸入端子12與第2電晶體52的控制端子之間;第1電容元件25,與第3電阻器23並聯設置;第2電容元件26,與第4電阻器24並聯設置;第3電晶體27,設置在第1電晶體51的控制端子和第2基準電位端子(例如:接地電位)之間;第4電晶體28,設置在第2電晶體52的控制端子和第2基準電位端子(例如:接地電位)之間;共同電壓輸出電阻器53,設置在第1信號輸出端子13和第2信號輸出端子14之間;以及差動放大器29,具有與共同電壓輸出電阻器53連接的第1輸入端子、第2輸入端子(例如:VREF)、與第3電晶體27的控制端子及第4電晶體28的控制端子連接的輸出端子。
在圖5所示的線性放大器中,共同電壓輸出電阻器53的一端經由第1電晶體51與第1信號輸出端子13連接,該一端經由第1電流源61與第2基準電位端子連接。共同電壓輸出電阻器53的另一端經由第2電晶體52與第2信號輸出端子14連接,其另一端經由第2電流源62與第2基準電位端子連接。
圖7所示的線性放大器還具有與第2基準電位端子(例如:接地電位)連接的第5電阻器65、與第2基準電位端子(例如:接地電位)連接的第6電阻器66、與第1基準電位端子(例如:電源電位VCC)連接的第7電阻器67、與第1基準電位端子(例如:電源電位VCC)連接的第8電阻器68。這裡,第5電阻器65經由第1電晶體51連接到共同電壓輸出電阻器53的一端,第6電阻器66經由第2電晶體52連接到共同電壓輸出電阻器53的另一端,第7電阻器67連接到共同電壓輸出電阻器53的一端,第8電阻器68連接到共同電壓輸出電阻器53的另一端。
上述圖6所示的線性放大器除了第1電晶體51及第2電晶體52之外,還具備第5電晶體55及第6電晶體56。第5電晶體55包括與第1電晶體51的一端連接的控制端子和與第1信號輸出端子13連接的端子,第6電晶體56包括與第2電晶體52的一端連接的控制端子和與第2信號輸出端子14連接的端子。
圖6所示的線性放大器還具有與共同電壓輸出電阻器並聯設置的電容元件54,共同電壓輸出電阻器53的一端經由第5電晶體55與第1信號輸出端子13連接,該一端經由第1電流源63與第2基準電位端子(例如:接地電位)連接,共同電壓輸出電阻器53的另一端經由第6電晶體56與第2信號輸出端子14連接,該另一端經由第2電流源64與第2基準電位端子(例如:接地電位)連接。
在上述的線性放大器中,在圖3的例子中,對第1基準電位端子賦予電源電位(VCC),對第2基準電位端子賦予接地電位。在圖4的例子中,對第1基準電位端子賦予接地電位,對第2基準電位端子賦予電源電位(VCC)。
另外,上述共同電壓可以是上述差動信號的共模電壓,可以是接地電位與一對差動信號電位之間的電壓的平均電壓。
1:線性放大器
2:線性放大器
3:線性放大器
4:線性放大器
11:第1信號輸入端子
12:第2信號輸入端子
13:第1信號輸出端子
14:第2信號輸出端子
21:第1電阻器
22:第2電阻器
23:第3電阻器
24:第4電阻器
25:第1電容元件
26:第2電容元件
27:第3電晶體
28:第4電晶體
29:差動放大器
31:電阻器
32:電阻器
40:信號處理電路
41:電晶體
42:電晶體
50:信號處理電路
50A:信號處理電路
50B:信號處理電路
50C:信號處理電路
51:第1電晶體
52:第2電晶體
53:共同電壓輸出電阻器
54:電容元件
55:第5電晶體
56:第6電晶體
61:第1電流源
62:第2電流源
63:第1電流源
64:第2電流源
65:第5電阻器
66:第6電阻器
67:第7電阻器
68:第8電阻器
VCC:電源電位
VREF:參照電壓
[圖1]是表示第1比較例的線性放大器1的結構的圖。
[圖2]是表示第2比較例的線性放大器2的結構的圖。
[圖3]是表示第1實施方式的線性放大器3的結構的圖。
[圖4]是表示第2實施方式的線性放大器4的結構的圖。
[圖5]是表示信號處理電路50的第1結構示例的圖。
[圖6]是表示信號處理電路50的第2結構示例的圖。
[圖7]是表示信號處理電路50的第3結構示例的圖。
[圖8]是表示實施例和比較例各自的增益的頻率依賴性的曲線圖。
Claims (10)
- 一種線性放大器,其輸出與輸入到第1信號輸入端子和第2信號輸入端子的差動信號對應的差動信號,該線性放大器,其特徵係,具有: 信號處理電路,包括:第1電晶體及第2電晶體,分別具有第1端子、第2端子及控制端子;以及共同電壓輸出部,在向前述第1電晶體和前述第2電晶體各自的控制端子輸入了差動信號時,輸出比前述第1電晶體和前述第2電晶體各自的第1端子或第2端子更後級的差動信號的共同電壓; 第1電阻器,設置在前述第1信號輸入端子與第1基準電位端子之間; 第2電阻器,設置在前述第2信號輸入端子與前述第1基準電位端子之間; 第3電阻器,設置在前述第1信號輸入端子與前述第1電晶體的控制端子之間; 第4電阻器,設置在前述第2信號輸入端子與前述第2電晶體的控制端子之間; 第1電容元件,與前述第3電阻器並聯設置; 第2電容元件,與前述第4電阻器並聯設置; 第3電晶體,其具有第1端子、第2端子和控制端子,並經由其中的第1端子和第2端子而設置在前述第1電晶體的控制端子與第2基準電位端子之間; 第4電晶體,其具有第1端子、第2端子和控制端子,並經由其中的第1端子和第2端子而設置在前述第2電晶體的控制端子與前述第2基準電位端子之間;以及 差動放大器,其輸入前述共同電壓和參照電壓,將與該些之間的電壓差對應的電壓賦予至前述第3電晶體和前述第4電晶體各自的控制端子。
- 一種線性放大器,其特徵係,具有: 第1信號輸入端子; 第2信號輸入端子; 第1信號輸出端子; 第2信號輸出端子; 第1電阻器,設置在前述第1信號輸入端子與第1基準電位端子之間; 第2電阻器,設置在前述第2信號輸入端子與前述第1基準電位端子之間; 第1電晶體,包括與前述第1信號輸出端子連接的端子; 第2電晶體,包括與前述第2信號輸出端子連接的端子; 第3電阻器,設置在前述第1信號輸入端子與前述第1電晶體的控制端子之間; 第4電阻器,設置在前述第2信號輸入端子與前述第2電晶體的控制端子之間; 第1電容元件,與前述第3電阻器並聯設置; 第2電容元件,與前述第4電阻器並聯設置; 第3電晶體,設置在前述第1電晶體的控制端子與第2基準電位端子之間; 第4電晶體,設置在前述第2電晶體的控制端子與前述第2基準電位端子之間; 共同電壓輸出電阻器,設置在前述第1信號輸出端子與前述第2信號輸出端子之間;以及 差動放大器,其具有與前述共同電壓輸出電阻器連接的第1輸入端子、第2輸入端子、與前述第3電晶體的控制端子及前述第4電晶體的控制端子連接的輸出端子。
- 如請求項2的線性放大器,其中, 向前述第1基準電位端子賦予電源電位, 向前述第2基準電位端子賦予接地電位。
- 如請求項2的線性放大器,其中, 向前述第1基準電位端子賦予接地電位, 向前述第2基準電位端子賦予電源電位。
- 如請求項2的線性放大器,其中, 前述共同電壓輸出電阻器的一端經由前述第1電晶體與前述第1信號輸出端子連接,該一端經由第1電流源與前述第2基準電位端子連接, 前述共同電壓輸出電阻器的另一端經由前述第2電晶體與前述第1信號輸出端子連接,該另一端經由第2電流源與前述第2基準電位端子連接。
- 如請求項2的線性放大器,其中,還具有: 第5電阻器,與前述第2基準電位端子連接; 第6電阻器,與前述第2基準電位端子連接; 第7電阻器,與前述第1基準電位端子連接;以及 第8電阻器,與前述第1基準電位端子連接, 前述第5電阻器經由前述第1電晶體與前述共同電壓輸出電阻器的一端連接, 前述第6電阻器經由前述第2電晶體與前述共同電壓輸出電阻器的另一端連接, 前述第7電阻器與前述共同電壓輸出電阻器的一端連接, 前述第8電阻器與前述共同電壓輸出電阻器的另一端連接。
- 一種線性放大器,其特徵係,具有: 第1信號輸入端子; 第2信號輸入端子; 第1信號輸出端子; 第2信號輸出端子; 第1電阻器,設置在前述第1信號輸入端子與第1基準電位端子之間; 第2電阻器,設置在前述第2信號輸入端子與前述第1基準電位端子之間; 第1電晶體; 第2電晶體; 第3電阻器,設置在前述第1信號輸入端子與前述第1電晶體的控制端子之間; 第4電阻器,設置在前述第2信號輸入端子與前述第2電晶體的控制端子之間; 第1電容元件,與前述第3電阻器並聯設置; 第2電容元件,與前述第4電阻器並聯設置; 第3電晶體,設置在前述第1電晶體的控制端子與第2基準電位端子之間; 第4電晶體,設置在前述第2電晶體的控制端子與前述第2基準電位端子之間; 共同電壓輸出電阻器,設置在前述第1信號輸出端子與前述第2信號輸出端子之間; 差動放大器,其具有與前述共同電壓輸出電阻器連接的第1輸入端子、第2輸入端子、與前述第3電晶體的控制端子及前述第4電晶體的控制端子連接的輸出端子; 第5電晶體,其包括與前述第1電晶體的一端連接的控制端子、和與前述第1信號輸出端子連接的端子;以及 第6電晶體,其包括與前述第2電晶體的一端連接的控制端子、和與前述第2信號輸出端子連接的端子。
- 如請求項7的線性放大器,其中,還具有: 電容元件,與前述共同電壓輸出電阻器並聯設置, 前述共同電壓輸出電阻器的一端經由前述第5電晶體與前述第1信號輸出端子連接,該一端經由第1電流源與前述第2基準電位端子連接, 前述共同電壓輸出電阻器的另一端經由前述第6電晶體與前述第2信號輸出端子連接,該另一端經由第2電流源與前述第2基準電位端子連接。
- 如請求項7的線性放大器,其中, 向前述第1基準電位端子賦予電源電位, 向前述第2基準電位端子賦予接地電位。
- 如請求項7的線性放大器,其中, 向前述第1基準電位端子賦予接地電位, 向前述第2基準電位端子賦予電源電位。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019-183869 | 2019-10-04 | ||
JP2019183869A JP7367966B2 (ja) | 2019-10-04 | 2019-10-04 | リニアアンプ |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202127792A TW202127792A (zh) | 2021-07-16 |
TWI849234B true TWI849234B (zh) | 2024-07-21 |
Family
ID=
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20180191313A1 (en) | 2016-12-30 | 2018-07-05 | Richwave Technology Corp. | Amplification circuit |
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20180191313A1 (en) | 2016-12-30 | 2018-07-05 | Richwave Technology Corp. | Amplification circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10447507B1 (en) | Low supply linear equalizer with programmable peaking gain | |
US8228120B2 (en) | Negative capacitance synthesis for use with differential circuits | |
KR101624194B1 (ko) | 가변 이득 증폭기 방법 및 시스템 | |
EP1914887B1 (en) | Differential amplifier with current source controlled through differential feedback | |
CN103326682A (zh) | 具有高线性度的可调运算跨导放大器 | |
JPH02206210A (ja) | コモンベース方式のソース駆動式差動増幅器 | |
CN108429545B (zh) | 可调阻值式虚拟电阻 | |
US11228286B2 (en) | Linear amplifier | |
TWI849234B (zh) | 線性放大器 | |
US4425551A (en) | Differential amplifier stage having bias compensating means | |
Chaichana et al. | Current-mode MISO filter using CCCDTAs and grounded capacitors | |
US6812796B2 (en) | Inter-stage coupling in multistage amplifiers | |
US7307477B2 (en) | Apparatus and method for affecting operation of a signal treating device | |
US5786729A (en) | Stable bias current circuit for operational amplifier | |
JPH0585084B2 (zh) | ||
DE69433184T2 (de) | Filterschaltung | |
DE3035286A1 (de) | Entzerrender verstaerker | |
JP2007274179A (ja) | 同調回路及びこれに用いる可変利得減衰器 | |
US9768743B1 (en) | Memory effect reduction using low impedance cascode biasing | |
US12068893B2 (en) | Two-dimensional high-speed equalizer with programmable direct current (DC) and peaking gains | |
CN216565084U (zh) | 一种运放电路以及应用该运放电路的uwb滤波器 | |
DE102017219171A1 (de) | Niederspannungsversorgungsverstärker | |
US3496480A (en) | Transistorized differential amplifier utilizing components easy to fabricate using thin film circuitry techniques | |
JP2005210222A (ja) | 演算増幅器およびそれを備えたアクティブフィルタ、並びにデータ伝送システム | |
TWI611659B (zh) | 可調阻值式虛擬電阻 |