TWI847722B - 電子設備及將晶片封裝連接至大間距電路卡之方法 - Google Patents
電子設備及將晶片封裝連接至大間距電路卡之方法 Download PDFInfo
- Publication number
- TWI847722B TWI847722B TW112119239A TW112119239A TWI847722B TW I847722 B TWI847722 B TW I847722B TW 112119239 A TW112119239 A TW 112119239A TW 112119239 A TW112119239 A TW 112119239A TW I847722 B TWI847722 B TW I847722B
- Authority
- TW
- Taiwan
- Prior art keywords
- array
- card
- chip
- microbump
- sub
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 13
- 239000003990 capacitor Substances 0.000 claims abstract description 42
- 238000003491 array Methods 0.000 claims description 34
- 229930091051 Arenine Natural products 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 239000011295 pitch Substances 0.000 description 52
- 238000005516 engineering process Methods 0.000 description 6
- 239000000523 sample Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000004806 packaging method and process Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 101100233916 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) KAR5 gene Proteins 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 101000827703 Homo sapiens Polyphosphoinositide phosphatase Proteins 0.000 description 3
- 102100023591 Polyphosphoinositide phosphatase Human genes 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 101001121408 Homo sapiens L-amino-acid oxidase Proteins 0.000 description 2
- 102100026388 L-amino-acid oxidase Human genes 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Abstract
本發明提供一種設備,其包括一晶片封裝,該晶片封裝具有一晶片連接表面且在該晶片連接表面上具有一微凸塊陣列。該微凸塊陣列包括複數個微凸塊子陣列。每一子陣列內之微凸塊藉由一晶片間距間隔開,且該陣列內之該等子陣列藉由作為該晶片間距之整數倍的一卡間距間隔開。該設備亦包括一層壓電路卡,該層壓電路卡具有面向該晶片封裝之該晶片連接表面的一卡連接表面且具有鄰近於該卡連接表面之一卡襯墊陣列。該等卡襯墊藉由該卡間距間隔開,且該等卡襯墊中之每一者與一對應微凸塊子陣列對準且電連接。在一些實施例中,一中介層將該等卡襯墊連接至該等微凸塊,且可包括去耦電容器。
Description
本發明係關於電氣、電子及電腦技術,且更具體言之係關於將積體電路晶片組裝至層壓電路板上。
高端處理器需要至其封裝及對應系統之數目增加的連接。另外,在封裝內需要更多的矽面積,此推動了將多個處理器及支援裝置一起聯合在一個封裝中的努力。為了高效,處理器需要寬頻寬來彼此通信。聯合具有高速/頻寬之裝置可採取若干不同的方法。
一種技術為2.5D,其利用矽中介層以藉由使用用於通信之細微凸塊間距(100μm或更小)連接具有寬頻寬之多個處理器及支援裝置。然而,習知層壓技術不能夠達至50微米(micrometer;μm)間距。由於裝置之間的高速/頻寬通信需要細間距,因此此易於經由矽中介層且並不經由層壓連接及佈線。處理器及支援裝置之其他區段可能不需要高速/頻寬及細間距,但在一些狀況下,被迫使利用相同微凸塊結構。此呈現封裝、設計及測試挑戰。舉例而言,標準晶圓測試探針以比微凸塊結構之間距更大的間距製造。在微凸塊結構之小間距下製造測試探針將具有挑戰性。
本發明之原理提供用於叢集細間距微凸塊之技術。
根據一個態樣,一種例示性設備包括一晶片封裝,該晶片封裝具有一晶片連接表面且在該晶片連接表面上具有一微凸塊陣列。該微凸塊陣列包括複數個微凸塊子陣列。每一子陣列內之微凸塊藉由一晶片間距間隔開,且該陣列內之該等子陣列藉由作為該晶片間距之整數倍的一卡間距間隔開。該例示性設備亦包括一層壓電路卡,該層壓電路卡具有面向該晶片封裝之該晶片連接表面的一卡連接表面且具有鄰近於該卡連接表面之一卡襯墊陣列。該等卡襯墊藉由該卡間距間隔開,且該等卡襯墊中之每一者與一對應微凸塊子陣列對準且電連接。
根據另一態樣,一種例示性設備包括一晶片封裝,該晶片封裝具有一晶片連接表面且在該晶片連接表面上具有一微凸塊陣列。該微凸塊陣列包括複數個微凸塊子陣列,且每一子陣列內之微凸塊藉由一晶片間距間隔開,且該陣列內之該等子陣列藉由作為該晶片間距之整數倍的一卡間距間隔開。該設備亦包括一中介層,其鄰近於該晶片封裝之該晶片連接表面而安置。該中介層包括:一第一表面,其鄰近於該晶片連接表面;一互連層,其鄰近於該第一表面且電連接至該等微凸塊;一第二表面,其與該第一表面相對;及一通孔陣列,其自該互連層延伸至該第二表面且經配置成複數個子陣列,使得每一通孔子陣列藉由該互連層電連接至一對應微凸塊子陣列。
根據另一態樣,一種用於將一晶片封裝連接至一大間距電路卡之例示性方法包括在該晶片封裝之一晶片連接表面上形成一微凸塊陣列,該微凸塊陣列包括該等微凸塊之複數個子陣列。每一子陣列內之該等微凸塊藉由一晶片間距間隔開且該等子陣列藉由一卡間距間隔開。該方法
亦包括:在該電路卡之一卡連接表面上形成一卡襯墊陣列,該等卡襯墊藉由該卡間距間隔開;及將該晶片封裝附接至該電路卡使得每一卡襯墊電連接至一對應微凸塊子陣列內的該等微凸塊。
根據另一態樣,一種例示性設備包括一晶片封裝,該晶片封裝具有一晶片連接表面且在該晶片連接表面上具有一微凸塊陣列。該微凸塊陣列包括複數個微凸塊子陣列,且每一子陣列內之微凸塊藉由一晶片間距間隔開,且該陣列內之該等子陣列藉由作為該晶片間距之整數倍的一卡間距間隔開。該設備亦包括一層壓電路卡,其具有面向該晶片封裝之該晶片連接表面的一卡連接表面且具有鄰近於該卡連接表面之一卡襯墊陣列,其中該等卡襯墊藉由該卡間距間隔開。另外,該設備包括用於將該等卡襯墊中之每一者電連接至一對應微凸塊子陣列之構件(此類構件可包括例如一中介層或一介面層)。
根據另一態樣,一種例示性設備包括:一中介層主體,其具有一晶片連接表面及與該晶片連接表面相對的一卡連接表面;複數個通孔,其穿透該中介層主體且將該晶片連接表面電連接至該卡連接表面;第一複數個電容器葉片,其自該等通孔中之一第一通孔延伸;及第二複數個電容器葉片,其自該等通孔中之一第二通孔延伸。該第一通孔及該第二通孔彼此鄰近且該第一複數個電容器葉片及該第二複數個電容器葉片在該中介層主體內交錯。
鑒於前述內容,本發明之技術可提供實質性有益的技術效應。舉例而言:
藉由以作為晶片封裝間距之整數倍的間距叢集功率、接地及慢速信號微凸塊之構件塊,其可經設計為在封裝及探針層壓物的製造
(fab/fabrication)限制內部操作。
因此,細間距晶片封裝可連接至標準層壓技術。
叢集晶片封裝上之微凸塊簡化了連接至層壓物之設計(對於每一叢集直通的)。
叢集晶片封裝上之微凸塊允許使用電流處理器功率遞送架構。
叢集晶片封裝上之微凸塊亦允許在當前標準間距下利用晶圓測試探針(例如,150μm探針間距,其中每一探針在50μm間距下接觸微凸塊之3×3正交陣列)。
一些實施例可不具有此等潛在優點且此等潛在優點未必為所有實施例所需。本發明之此等及其他特徵以及優點將自其繪示性實施例之待結合隨附圖式閱讀的以下詳細描述變得顯而易見。
100:總成
200:總成
101:晶片封裝
102:晶片連接表面
104:細間距微凸塊
106:微凸塊之子陣列
120:晶片封裝
122:第二晶片連接表面
124:微凸塊
126:微凸塊之第二複數個子陣列
150:層壓電路卡
152:卡連接表面
154:卡襯墊
180:中介層
182:第一表面
184:互連層
186:第二表面
188:通孔
190:子陣列
250:電路卡
252:卡連接表面
254:卡襯墊
260:介面層
262:開口
264:開口之子陣列
266:晶片互連跡線
302:晶片襯墊
304:上部襯墊
306:下部襯墊
308:焊球
402:配置
406:配置
408:配置
502:子陣列
504:子陣列
506:子陣列
508:子陣列
510:子陣列
602:子陣列
604:配置/子陣列
606:子陣列
608:配置/子陣列
610:子陣列
612:子陣列
614:子陣列
702:偏移子陣列
704:子陣列
706:子陣列
708:子陣列
710:子陣列
712:子陣列
714:子陣列
716:子陣列
802:子陣列
804:子陣列
806:子陣列
808:子陣列
810:子陣列
812:子陣列
814:子陣列
816:子陣列
900:中介層主體
902:晶片連接表面
904:卡連接表面
906:通孔
908:通孔
910:晶片PWR襯墊
912:卡PWR襯墊
914:晶片GND襯墊
916:卡GND襯墊
918:第一複數個電容器葉片
920:第二複數個電容器葉片
922:去耦電容器
924:內建絕緣層
926:基板
1000:中介層主體
1002:晶片連接表面
1004:卡連接表面
1006:通孔
1008:通孔
1010:PWR襯墊
1012:PWR襯墊
1014:GND襯墊
1016:GND襯墊
1018:電容器葉片
1020:電容器葉片
1022:去耦電容器
1024:內建絕緣層
1026:基板/塊體矽
1100:方法
1102:步驟
1104:步驟
1106:步驟
1108:步驟
1110:步驟
1112:步驟
GND:晶片封裝接地匯流排
I/O:晶片封裝資料信號
PWR:晶片封裝功率匯流排
圖1以示意圖描繪根據例示性實施例之兩個晶片封裝、電路卡及中介層之總成。
圖2以示意圖描繪根據例示性實施例之兩個晶片封裝及具有介面層之電路卡的總成。
圖3以示意圖描繪圖1中所展示之總成的細節。
圖4以示意圖描繪可用於圖3之細節中的微凸塊、通孔及卡襯墊之各種配置。
圖5以示意圖描繪根據例示性實施例的晶片封裝上之微凸塊之正交子陣列。
圖6以示意圖描繪根據例示性實施例的晶片封裝上之微凸
塊之六邊形子陣列。
圖7以示意圖描繪根據例示性實施例的晶片封裝上之微凸塊之偏移子陣列。
圖8以示意圖描繪根據例示性實施例的晶片封裝上之微凸塊之子陣列的複數個組態。
圖9以示意圖描繪根據例示性實施例的中介層,該中介層包括通孔及電容器葉片之水平交錯組態。
圖10以示意圖描繪根據例示性實施例的中介層,該中介層包括通孔及電容器葉片之深溝槽交錯組態。
圖11以流程圖描繪根據例示性實施例的用於將晶片組裝至封裝的方法之步驟,其中晶片與封裝具有不同的連接器間距。
圖1以示意圖描繪根據例示性實施例的兩個晶片封裝101及120、電路卡150及中介層180之總成100。晶片封裝101具有晶片連接表面102且具有晶片連接表面上之細間距(例如,大約50微米(micron;μm))微凸塊104之陣列。該微凸塊陣列包括複數個微凸塊子陣列106。每一子陣列內之微凸塊藉由晶片間距間隔開,且陣列內之子陣列藉由作為晶片間距之整數倍的卡間距間隔開。類似地,晶片封裝120具有第二晶片連接表面122,該第二晶片連接表面具有包括微凸塊之第二複數個子陣列126的微凸塊124之第二陣列。在一或多個實施例中,晶片間距為50μm且卡間距為150μm。
層壓電路卡150具有面向晶片封裝之晶片連接表面之卡連接表面152,且具有鄰近於該卡連接表面之卡襯墊154之陣列。卡襯墊藉
由卡間距間隔開,且卡襯墊中之每一者與對應微凸塊子陣列對準且電連接。在一或多個實施例中,卡襯墊經配置成正交陣列。在其他實施例中,卡襯墊經配置成六邊形陣列,但亦可配置成其他組態(例如,圖6中之配置604、608)。
中介層180包括:第一表面182,其鄰近於晶片連接表面;互連層184,其鄰近於第一表面且電連接至微凸塊;第二表面186,其與第一表面相對且鄰近於電路卡;及通孔188之陣列,其自互連層延伸至第二表面且以複數個子陣列190配置。每一通孔子陣列藉由互連層電連接至微凸塊之對應子陣列且在第二表面處電連接至對應卡襯墊。在一或多個實施例中,互連層經配置以將電流自每一微凸塊子陣列對稱地分佈至對應通孔子陣列。在一或多個實施例中,每一通孔子陣列經配置以將電流自互連層對稱地分佈至對應卡襯墊。圖4展示通孔配置之細節。
在一或多個實施例中,中介層之互連層184亦將晶片封裝上之選定微凸塊子陣列電連接至第二晶片封裝上之對應微凸塊子陣列。
圖2以示意圖描繪兩個晶片封裝101、120及電路卡250之總成200。晶片封裝101、120與參考圖1所描述的相同。電路卡250在其卡連接表面252處具有介面層260。在一或多個實施例中,介面層包括薄膜;在其他實施例中,介面層包括焊料遮罩。介面層界定以晶片間距隔開的開口262。每一開口對應於晶片封裝之晶片連接表面上的微凸塊,且開口之子陣列264對應於位於介面層之下的卡襯墊254。在一或多個實施例中,介面層亦包括晶片互連跡線266,該等晶片互連跡線將晶片101之微凸塊電連接至高速/高頻寬信號路徑中之晶片120之微凸塊。
因此,圖1中所展示之中介層,抑或圖2中所展示之介面
層,皆可用以將卡襯墊中之每一者電連接至對應的微凸塊子陣列。鑒於本文中之教示,將卡襯墊中之每一者電連接至對應的微凸塊子陣列之額外技術對於熟習此項技術者將為顯而易見的。
圖3以示意圖描繪圖1中所展示之總成100的細節。微凸塊104將晶片封裝101之晶片襯墊302連接至中介層180之上部襯墊304。互連層184將上部襯墊304連接至通孔188。通孔188連接至中介層180之下部襯墊306,該等下部襯墊又藉由焊球308連接至卡襯墊154。在其他實施例中,可使用直接接合互連件代替焊球。舉例而言,可使用熱壓縮接合。
圖4以示意圖描繪可用於圖3之細節中的微凸塊104、通孔188及卡襯墊154之各種配置。在配置402中,存在九個微凸塊104之正交圖案,該等微凸塊經由互連層(未圖示)與四個通孔188之正交圖案連接,該等通孔又連接至卡襯墊154。在配置404中,存在七個微凸塊104之六邊形圖案,該等微凸塊經由互連層(未圖示)與四個通孔188之正交圖案連接,該等通孔又連接至卡襯墊154。在配置406中,存在九個微凸塊104之正交圖案,該等微凸塊經由互連層(未圖示)與兩個通孔188連接,該等通孔又連接至卡襯墊154。在配置408中,存在七個微凸塊104之六邊形圖案,該等微凸塊經由互連層(未圖示)與兩個通孔188連接,該等通孔又連接至卡襯墊154。在一或多個實施例中,通孔經配置以用於使電流自襯墊均勻分佈至微凸塊;例如,通孔可相對於微凸塊成對稱圖案形式。
圖5以示意圖描繪根據例示性實施例的晶片封裝上之微凸塊104之正交子陣列。在子陣列502中,僅中心微凸塊連接至晶片封裝資料信號I/O。在子陣列504中,三個微凸塊連接至I/O。在子陣列506中,所有九個微凸塊連接至晶片封裝功率匯流排PWR。在子陣列508中,所有九
個微凸塊連接至I/O。在子陣列510中,所有九個微凸塊連接至晶片封裝接地匯流排GND。
圖6以示意圖描繪根據例示性實施例的晶片封裝上之微凸塊之六邊形子陣列。在子陣列602中,所有七個微凸塊連接至接地匯流排GND。在子陣列604中,所有九個微凸塊連接至GND。在子陣列606中,所有七個微凸塊連接至功率匯流排PWR。在子陣列608中,所有九個微凸塊連接至PWR。在子陣列610中,所有七個微凸塊連接至信號匯流排I/O。在子陣列612中,七個微凸塊中之三個連接至I/O。在子陣列614中,僅中心微凸塊連接至I/O。
圖7以示意圖描繪根據例示性實施例的晶片封裝上之微凸塊之偏移子陣列702。子陣列702與由其他子陣列704、706、708、710、712、714、716形成之微凸塊的常見圖案分開。舉例而言,此可藉由忽略某些微凸塊來進行,以便接觸叢集中之任何位置中的單一信號。
圖8以示意圖描繪根據例示性實施例的晶片封裝上之微凸塊之子陣列的複數個組態。在子陣列802中,三個微凸塊連接至I/O。在子陣列804中,僅中心微凸塊連接至I/O。在子陣列806中,三個微凸塊連接至I/O且六個微凸塊連接至GND。在子陣列808中,僅中心微凸塊連接至I/O,且八個周邊微凸塊連接至GND。在子陣列810中,三個微凸塊連接至I/O且四個拐角微凸塊連接至GND。在子陣列812中,僅中心微凸塊連接至I/O且四個拐角微凸塊連接至GND。在子陣列814中,三個微凸塊連接至I/O且兩個邊緣微凸塊連接至GND。在子陣列816中,僅中心微凸塊連接至I/O,且四個邊緣微凸塊連接至GND。
圖9以示意圖描繪中介層主體900,其具有晶片連接表面
902及與晶片連接表面相對的卡連接表面904。通孔906、908穿透中介層主體且將晶片連接表面電連接至卡連接表面。在一或多個實施例中,通孔906中之每一者連接於晶片連接表面上之晶片PWR襯墊910與卡連接表面處之卡PWR襯墊912之間,而通孔908中之每一者連接於晶片連接表面上之晶片GND襯墊914與卡連接表面上之卡GND襯墊916之間。第一複數個電容器葉片918自通孔906中之每一者向外延伸,且第二複數個電容器葉片920自通孔908中之每一者向外延伸。電容器葉片918、920大體上平行於表面902、904,且其在中介層主體內交錯。因此,電容器葉片918、920形成去耦電容器922,該等去耦電容器減輕了可能另外由電流之快速波動引起之電損耗。在一或多個實施例中,去耦電容器922形成於內建絕緣層924內,該內建絕緣層不同於中介層主體900之基板926且在該基板之後形成。圖9未必按比例:絕緣層924之厚度通常為大約數十微米,而基板926之厚度通常為大約數百微米。
圖10以示意圖描繪中介層主體1000,其具有晶片連接表面1002及卡連接表面1004。中介層主體1000內的為通孔1006、1008與電容器葉片1018、1020之深溝槽交錯組態。與圖9中一樣,通孔1006將PWR襯墊1010連接至PWR襯墊1012,而通孔1008將GND襯墊1014連接至GND襯墊1016。與圖9相比,在中介層主體1000中,電容器葉片1018、1020大體上成梳狀且具有垂直於表面1002、1004延伸之部分。與在圖9中一樣,電容器葉片1018、1020形成去耦電容器1022,該等去耦電容器減輕了可能另外由電流之快速波動引起之電損耗。在一或多個實施例中,去耦電容器1022部分形成於內建絕緣層1024內,該內建絕緣層不同於中介層主體1000之基板1026且在該基板之後形成。在一或多個實施例中,在
製造去耦電容器1022時,葉片1020形成於向下蝕刻或鑽孔至塊體矽1026中之溝槽的壁上,且接著自其內建金屬-絕緣體-金屬(MIM)結構。圖10未必按比例:絕緣層1024之厚度通常為大約數十微米,而基板1026之厚度通常為大約數百微米。
在圖9或圖10中,在中介層主體900或1000內提供去耦電容器922、1022有利地減少了晶片與電容器之間的電感損耗,同時減輕了電容器並不經濟地縮放至處理節點的問題。因此,將電容器置於中介層主體中會釋放用於計算或記憶體組件之寶貴的晶片空間,但使電容器保持接近晶片,使得該等電容器比其將在其安置於卡上之情況下更有效。
鑒於迄今為止之論述,應瞭解,一般而言,根據本發明之一態樣,一種例示性設備100或200包括一晶片封裝101,該晶片封裝具有一晶片連接表面102且在該晶片連接表面上具有微凸塊104之一陣列。該微凸塊陣列包括複數個微凸塊子陣列106。每一子陣列內之微凸塊藉由一晶片間距間隔開,且該陣列內之該等子陣列藉由作為該晶片間距之整數倍的一卡間距間隔開。該例示性設備亦包括一層壓電路卡150或250,該層壓電路卡具有面向該晶片封裝之該晶片連接表面的一卡連接表面152或252且具有鄰近於該卡連接表面之卡襯墊154或254之一陣列。該等卡襯墊藉由該卡間距間隔開,且該等卡襯墊中之每一者與一對應微凸塊子陣列對準且電連接。
在一或多個實施例中,該設備亦包括安置於該晶片封裝與該電路卡之間的一中介層180。該中介層包括:一第一表面182,其鄰近於該晶片連接表面;一互連層184,其鄰近於該第一表面且電連接至該等微凸塊;一第二表面186,其與該第一表面相對且鄰近於該電路卡;及通
孔188之一陣列,該等通孔自該互連層延伸至該第二表面且以複數個子陣列190配置,其中每一通孔子陣列藉由該互連層電連接至一對應微凸塊子陣列且在該第二表面處電連接至一對應卡襯墊。
在一或多個實施例中,該互連層經配置以將電流自每一微凸塊子陣列均勻地分佈至該對應通孔子陣列。
在一或多個實施例中,每一通孔子陣列經配置以將電流自該互連層均勻地分佈至該對應卡襯墊。
在一或多個實施例中,該設備亦包括一第二晶片封裝120,該第二晶片封裝具有一第二晶片連接表面122與微凸塊124之一第二陣列,微凸塊之該第二陣列包括微凸塊之第二複數個子陣列126,且該中介層之該互連層將該晶片封裝上之選定微凸塊電連接至該第二晶片封裝上之對應微凸塊。
在一或多個實施例中,該電路卡包括在該卡連接表面處之一介面層260。該介面層包括以該晶片間距隔開之開口262,每一開口對應於該晶片封裝之該晶片連接表面上之一微凸塊,且該等開口之子陣列264對應於卡襯墊。
在一或多個實施例中,該設備亦包括一第二晶片封裝120,該第二晶片封裝具有一第二晶片連接表面與一第二微凸塊陣列,該第二微凸塊陣列包括第二複數個微凸塊子陣列,且該介面層包括晶片對晶片連接跡線266,該等晶片對晶片連接跡線將該晶片封裝上之選定微凸塊電連接至該第二晶片封裝上之對應微凸塊。
在一或多個實施例中,該等微凸塊經配置成正交子陣列。在一或多個實施例中,在每一子陣列中存在九個位置且一子陣列中之至少
一中心位置具有連接至該晶片封裝之一資料信號路徑的一微凸塊。在一或多個實施例中,該等卡襯墊經配置成一正交陣列。
在一或多個實施例中,該等微凸塊經配置成六邊形子陣列。在一或多個實施例中,在每一子陣列中存在七個位置且一子陣列中之至少一中心位置具有連接至該晶片封裝之一資料信號路徑的一微凸塊。在一或多個實施例中,該等卡襯墊經配置成一六邊形陣列。
根據另一態樣,一種例示性設備包括一晶片封裝101,該晶片封裝具有一晶片連接表面102且在該晶片連接表面上具有微凸塊104之一陣列。該微凸塊陣列包括微凸塊之複數個子陣列106,且每一子陣列內之微凸塊藉由一晶片間距間隔開,且該陣列內之該等子陣列藉由作為該晶片間距之整數倍的一卡間距間隔開。該設備亦包括一中介層180,其鄰近於該晶片封裝之該晶片連接表面而安置。該中介層包括:一第一表面182,其鄰近於該晶片連接表面;一互連層184,其鄰近於該第一表面且電連接至該等微凸塊;一第二表面186,其與該第一表面相對;及通孔188之一陣列,其自該互連層延伸至該第二表面且以複數個子陣列190配置,使得每一通孔子陣列藉由該互連層電連接至一對應微凸塊子陣列。
在一或多個實施例中,每一通孔子陣列具有比該對應微凸塊子陣列中之對應數目個微凸塊更少的通孔。
在一或多個實施例中,該互連層經配置以將電流自每一微凸塊子陣列均勻地分佈至該對應通孔子陣列。
在一或多個實施例中,每一通孔子陣列具有與該對應微凸塊子陣列大致相同的總橫截面積。
根據另一態樣,如圖11中所展示,一種用於將一晶片封裝
連接至一大間距電路卡之例示性方法1100包括在1102處,在該晶片封裝之一晶片連接表面上形成一微凸塊陣列,該微凸塊陣列包括該等微凸塊之複數個子陣列。每一子陣列內之該等微凸塊藉由一晶片間距間隔開且該等子陣列藉由一卡間距間隔開。該方法亦包括:在1104處,在該電路卡之一卡連接表面上形成一卡襯墊陣列,該等卡襯墊藉由該卡間距間隔開;及在1106處,將該晶片封裝附接至該電路卡使得每一卡襯墊電連接至一對應微凸塊子陣列內的該等微凸塊。
在一或多個實施例中,將該晶片封裝附接至該電路卡按任何次序包括:在1108處,將一中介層附接至該電路卡,使得該中介層之複數個通孔子陣列中的每一者電連接至一對應卡襯墊;及在1110處,將該晶片封裝附接至該中介層,使得每一微凸塊子陣列經由該中介層之一互連層連接至一對應通孔子陣列。
在一或多個實施例中,將該晶片封裝附接至該電路卡包括在1112處,將該晶片封裝之該等微凸塊安放至該電路卡之一介面層的對應開口中。
根據另一態樣,一種例示性設備100或200包括一晶片封裝101,該晶片封裝具有一晶片連接表面102且在該晶片連接表面上具有微凸塊104之一陣列。該微凸塊陣列包括微凸塊之複數個子陣列106,且每一子陣列內之微凸塊藉由一晶片間距間隔開,且該陣列內之該等子陣列藉由作為該晶片間距之整數倍的一卡間距間隔開。該設備亦包括一層壓電路卡150或250,其具有面向該晶片封裝之該晶片連接表面的一卡連接表面152或252且具有鄰近於該卡連接表面之卡襯墊154或254之一陣列,其中該等卡襯墊藉由該卡間距間隔開。另外,該設備包括用於將該等卡襯墊中
之每一者電連接至一對應微凸塊子陣列之構件。舉例而言,此類構件可包括如參考圖1及圖3所論述之中介層180,或如參考圖2所論述之介面層260。
在一或多個實施例中,該等卡襯墊中之每一者與該對應微凸塊子陣列之所有該等微凸塊對準且電連接。
根據另一態樣,一種例示性設備900或1000包括:一中介層主體,其具有一晶片連接表面902或1002及與該晶片連接表面相對的一卡連接表面904或1004;複數個通孔906或1006,其穿透該中介層主體且將該晶片連接表面電連接至該卡連接表面;第一複數個電容器葉片918或1018,其自該等通孔中之一第一通孔延伸;以及第二複數個電容器葉片920或1020,其自該等通孔中之一第二通孔延伸。該第一通孔及該第二通孔彼此鄰近且該第一複數個電容器葉片及該第二複數個電容器葉片在該中介層主體內交錯。
在一或多個實施例中,該等電容器葉片918、920之形狀大體上係平面的且平行於該晶片連接表面及該卡連接表面延伸通過該中介層主體。
在一或多個實施例中,該等電容器葉片1018、1020為梳狀的且具有垂直於該晶片連接表面及該卡連接表面延伸之交錯齒狀物。
已出於繪示之目的呈現本發明之各種實施例之描述,但該等描述並不意欲為詳盡的或限於所揭示之實施例。在不脫離所描述實施例之範疇及精神的情況下,許多修改及變化對一般熟習此項技術者而言將顯而易見。本文中所使用的術語經選擇以最佳解釋實施例之原理、實際應用或對市場中發現之技術的技術改良,或使得其他一般熟習此項技術者能夠
理解本文中所揭示之實施例。
200:總成
101:晶片封裝
120:晶片封裝
250:電路卡
252:卡連接表面
254:卡襯墊
260:介面層
262:開口
264:開口之子陣列
266:晶片互連跡線
Claims (25)
- 一種電子設備,其包含:一晶片封裝,其具有一晶片連接表面且在該晶片連接表面上具有一微凸塊陣列,其中該微凸塊陣列包含複數個微凸塊子陣列,其中每一子陣列內之微凸塊藉由一晶片間距間隔開,且該陣列內之該等子陣列藉由作為該晶片間距之整數倍的一卡間距間隔開;及一層壓電路卡,其具有面向該晶片封裝之該晶片連接表面的一卡連接表面且具有鄰近於該卡連接表面之一卡襯墊陣列,其中該等卡襯墊藉由該卡間距間隔開,且該等卡襯墊中之每一者與一對應微凸塊子陣列對準且電連接。
- 如請求項1之電子設備,其進一步包含安置於該晶片封裝與該電路卡之間的一中介層,其中該中介層包含:一第一表面,其鄰近於該晶片連接表面;一互連層,其鄰近於該第一表面且電連接至該等微凸塊;一第二表面,其與該第一表面相對且鄰近於該電路卡;及一通孔陣列,其自該互連層延伸至該第二表面且經配置成複數個子陣列,其中每一通孔子陣列藉由該互連層電連接至一對應微凸塊子陣列且在該第二表面處電連接至一對應卡襯墊。
- 如請求項2之電子設備,其中該互連層經配置以將電流自每一微凸塊子陣列均勻地分佈至該對應通孔子陣列。
- 如請求項2之電子設備,其中每一通孔子陣列經配置以將電流自該互連層均勻地分佈至該對應卡襯墊。
- 如請求項2之電子設備,其進一步包含一第二晶片封裝,該第二晶片封裝具有一第二晶片連接表面與一第二微凸塊陣列,該第二微凸塊陣列包含第二複數個微凸塊子陣列,其中該中介層之該互連層將該晶片封裝上之選定微凸塊電連接至該第二晶片封裝上之對應微凸塊。
- 如請求項1之電子設備,其中該電路卡包含在該卡連接表面處之一介面層,其中:該介面層包含以該晶片間距隔開之開口,每一開口對應於該晶片封裝之該晶片連接表面上之一微凸塊,且該等開口之子陣列對應於卡襯墊。
- 如請求項6之電子設備,其進一步包含一第二晶片封裝,該第二晶片封裝具有一第二晶片連接表面與一第二微凸塊陣列,該第二微凸塊陣列包含第二複數個微凸塊子陣列,其中該介面層包含晶片對晶片連接跡線,該等晶片對晶片連接跡線將該晶片封裝上之選定微凸塊電連接至該第二晶片封裝上之對應微凸塊。
- 如請求項1之電子設備,其中該等微凸塊經配置成正交子陣列。
- 如請求項8之電子設備,其中該晶片封裝具有一資料信號路徑,在每一子陣列中存在九個位置,且一子陣列中之至少一中心位置具有連接至該晶片封裝之該資料信號路徑的一微凸塊。
- 如請求項1之電子設備,其中該等卡襯墊經配置成一正交陣列。
- 如請求項1之電子設備,其中該等微凸塊經配置成六邊形子陣列。
- 如請求項11之設備,其中該晶片封裝具有一資料信號路徑,在每一子陣列中存在七個位置且一子陣列中之至少一中心位置具有連接至該晶片封裝之該資料信號路徑的一微凸塊。
- 如請求項1之電子設備,其中該等卡襯墊經配置成一六邊形陣列。
- 一種電子設備,其包含:一晶片封裝,其具有一晶片連接表面且在該晶片連接表面上具有一微凸塊陣列,其中該微凸塊陣列包含複數個微凸塊子陣列,其中每一子陣列內之微凸塊藉由一晶片間距間隔開,且該陣列內之該等子陣列藉由作為該晶片間距之整數倍的一卡間距間隔開;及一中介層,其鄰近於該晶片封裝之該晶片連接表面而安置,其中該中介層包含:一第一表面,其鄰近於該晶片連接表面;一互連層,其鄰近於該第一表面且電連接至該等微凸塊; 一第二表面,其與該第一表面相對;及一通孔陣列,其自該互連層延伸至該第二表面且經配置成複數個子陣列,其中每一通孔子陣列藉由該互連層電連接至一對應微凸塊子陣列。
- 如請求項14之電子設備,其中每一通孔子陣列具有比該對應微凸塊子陣列中之對應數目個微凸塊更少的通孔。
- 如請求項15之電子設備,其中該互連層經配置以將電流自每一微凸塊子陣列均勻地分佈至該對應通孔子陣列。
- 如請求項14之電子設備,其中每一通孔子陣列具有與該對應微凸塊子陣列大致相同的總橫截面積。
- 一種用於將一晶片封裝連接至一大間距電路卡之方法,該方法包含:在該晶片封裝之一晶片連接表面上形成一微凸塊陣列,該微凸塊陣列包含該等微凸塊之複數個子陣列,其中每一子陣列內之該等微凸塊藉由一晶片間距間隔開且該等子陣列藉由一卡間距間隔開;在該電路卡之一卡連接表面上形成一卡襯墊陣列,該等卡襯墊藉由該卡間距間隔開;及將該晶片封裝附接至該電路卡使得每一卡襯墊電連接至一對應微凸塊子陣列內的該等微凸塊。
- 如請求項18之方法,其中將該晶片封裝附接至該電路卡按任何次序包含:將一中介層附接至該電路卡,使得該中介層之複數個通孔子陣列中的每一者電連接至一對應卡襯墊;及將該晶片封裝附接至該中介層,使得每一微凸塊子陣列經由該中介層之一互連層連接至一對應通孔子陣列。
- 如請求項18之方法,其中將該晶片封裝附接至該電路卡包含將該晶片封裝之該等微凸塊安放至該電路卡之一介面層的對應開口中。
- 一種電子設備,其包含:一晶片封裝,其具有一晶片連接表面且在該晶片連接表面上具有一微凸塊陣列,其中該微凸塊陣列包含複數個微凸塊子陣列,其中每一子陣列內之微凸塊藉由一晶片間距間隔開,且該陣列內之該等子陣列藉由作為該晶片間距之整數倍的一卡間距間隔開;一層壓電路卡,其具有面向該晶片封裝之該晶片連接表面的一卡連接表面且具有鄰近於該卡連接表面之一卡襯墊陣列,其中該等卡襯墊藉由該卡間距間隔開;及用於將該等卡襯墊中之每一者電連接至一對應微凸塊子陣列之構件。
- 如請求項21之電子設備,其中該等卡襯墊中之每一者與該對應微凸 塊子陣列之所有該等微凸塊對準且電連接。
- 一種電子設備,其包含:一晶片封裝,其具有一晶片連接表面且在該晶片連接表面上具有一微凸塊陣列,其中該微凸塊陣列包含複數個微凸塊子陣列,其中每一子陣列內之微凸塊藉由一晶片間距間隔開,且該陣列內之該等子陣列藉由作為該晶片間距之整數倍的一卡間距間隔開;一中介層主體,其具有鄰近於該晶片封裝之該晶片連接表面之一第一表面及與該第一表面相對的一第二表面;複數個通孔,其穿透該中介層主體且將該第一表面電連接至該第二表面;第一複數個電容器葉片,其自該等通孔中之一第一通孔延伸;及第二複數個電容器葉片,其自該等通孔中之一第二通孔延伸;其中該第一通孔及該第二通孔彼此鄰近且該第一複數個電容器葉片及該第二複數個電容器葉片在該中介層主體內交錯。
- 如請求項23之電子設備,其中該等電容器葉片之形狀大體上係平面的且平行於該第一表面及該第二表面延伸通過該中介層主體。
- 如請求項23之電子設備,其中該等電容器葉片為梳狀的且具有垂直於該第一表面及該第二表面延伸之交錯齒狀物。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US18/086,575 | 2022-12-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202427698A TW202427698A (zh) | 2024-07-01 |
TWI847722B true TWI847722B (zh) | 2024-07-01 |
Family
ID=
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20210407966A1 (en) | 2020-06-29 | 2021-12-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package |
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20210407966A1 (en) | 2020-06-29 | 2021-12-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI436469B (zh) | 多晶片模組的改良電性連接 | |
KR100843214B1 (ko) | 메모리 칩과 프로세서 칩이 관통전극을 통해 연결된 플래너멀티 반도체 칩 패키지 및 그 제조방법 | |
US7067741B2 (en) | Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument | |
US10804139B2 (en) | Semiconductor system | |
US7297574B2 (en) | Multi-chip device and method for producing a multi-chip device | |
EP0559366B1 (en) | Stackable three-dimensional multiple chip semiconductor device and method for making the same | |
KR100772604B1 (ko) | 집적화된 전자 칩 및 상호접속 디바이스와 그 제조프로세스 | |
EP2731134A1 (en) | Multi-chip module connection by way of bridging blocks | |
JP2002076057A5 (zh) | ||
WO2008079625A1 (en) | Method for incorporating existing silicon die into 3d integrated stack | |
KR20160090706A (ko) | 협폭 인터포저를 갖는 반도체 패키지 | |
US8049325B2 (en) | Integrated circuit devices having printed circuit boards therein with staggered bond fingers that support improved electrical isolation | |
US20220052021A1 (en) | Semiconductor assemblies with redistribution structures for die stack signal routing | |
US20040012405A1 (en) | Probe card with full wafer contact configuration | |
JP2015523740A (ja) | 再構成されたウェハレベル超小型電子パッケージ | |
US20240055411A1 (en) | Semiconductor devices with redistribution structures configured for switchable routing | |
TWI847722B (zh) | 電子設備及將晶片封裝連接至大間距電路卡之方法 | |
KR100866137B1 (ko) | 스택 패키지 | |
TW202427698A (zh) | 電子設備及將晶片封裝連接至大間距電路卡之方法 | |
JPH04290258A (ja) | マルチチップモジュール | |
US20240213217A1 (en) | Clustering fine pitch micro-bumps for packaging and test | |
US10157839B1 (en) | Interconnect structure and manufacturing method thereof | |
US20230069294A1 (en) | Multi-die communications couplings using a single bridge die | |
JP3735986B2 (ja) | マルチチップモジュール及びその作製方法 | |
TW201709440A (zh) | 包含球形陣列封裝之堆疊的3d電子模組 |