TWI847226B - 過度電性應力防護裝置 - Google Patents
過度電性應力防護裝置 Download PDFInfo
- Publication number
- TWI847226B TWI847226B TW111130827A TW111130827A TWI847226B TW I847226 B TWI847226 B TW I847226B TW 111130827 A TW111130827 A TW 111130827A TW 111130827 A TW111130827 A TW 111130827A TW I847226 B TWI847226 B TW I847226B
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit
- voltage
- coupled
- protection
- protection resistor
- Prior art date
Links
- 238000001514 detection method Methods 0.000 claims abstract description 44
- 229910000679 solder Inorganic materials 0.000 claims description 6
- 230000008878 coupling Effects 0.000 claims 3
- 238000010168 coupling process Methods 0.000 claims 3
- 238000005859 coupling reaction Methods 0.000 claims 3
- 238000010586 diagram Methods 0.000 description 8
- 238000003466 welding Methods 0.000 description 4
- 102100026926 60S ribosomal protein L4 Human genes 0.000 description 3
- 101100527655 Arabidopsis thaliana RPL4D gene Proteins 0.000 description 3
- 101100469270 Candida albicans (strain SC5314 / ATCC MYA-2876) RPL10A gene Proteins 0.000 description 3
- 101001095863 Enterobacteria phage T4 RNA ligase 1 Proteins 0.000 description 3
- 101100304908 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RPL5 gene Proteins 0.000 description 3
- 101150060526 rpl1 gene Proteins 0.000 description 3
- 101150009248 rpl4 gene Proteins 0.000 description 3
- 101150079275 rplA gene Proteins 0.000 description 3
- 101100012902 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) FIG2 gene Proteins 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 101001121408 Homo sapiens L-amino-acid oxidase Proteins 0.000 description 1
- 102100026388 L-amino-acid oxidase Human genes 0.000 description 1
- 101100233916 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) KAR5 gene Proteins 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Abstract
一種過度電性應力防護裝置。偵測電路偵測來自焊墊的輸入電壓，於輸入電壓高於預設電壓時，提供第一放電路徑，並提供開啟電壓給放電防護電路，以控制放電防護電路提供至少一第二放電路徑。
Description
本發明是有關於一種防護裝置，且特別是有關於一種過度電性應力防護裝置。
過度電性應力(EOS, Electrical Over Stress)事件可產生高的電場而致使電路暫時地或永久地喪失功能，過度電性應力事件可例如由電磁脈波（electromagnetic pulse）、靜電放電、雷電（lightning）等引起或由其他電子元件的運作所誘發。
一般對於過度電性應力事件，通常是依靠晶片外設置的電路來避免過度電性應力事件發生。然當晶片外部的電路防護不足，或者是晶片外未配置相關防護電路，則僅能依靠晶片自身內部的電路來進行防護。
本發明提供一種過度電性應力防護裝置，可針對過度電性應力事件，進行電壓或電流的偵測以及宣洩，以避免傷害晶片內部元件。
本發明的過度電性應力防護裝置用以防護晶片的內部電路，內部電路透過焊墊接收輸入電壓，過度電性應力防護裝置包括第一防護電阻電路、偵測電路、分壓電路以及放電防護電路。第一防護電阻電路耦接晶片的該焊墊。偵測電路耦接第一防護電阻電路，偵測輸入電壓，於輸入電壓高於預設電壓時，提供開啟電壓。分壓電路耦接偵測電路與接地端，第一防護電阻電路、偵測電路以及分壓電路於輸入電壓高於預設電壓時形成第一放電路徑。放電防護電路耦接焊墊、偵測電路以及接地端，依據開啟電壓提供至少一第二放電路徑。
在本發明的一實施例中，上述的偵測電路包括電晶體，其第一端與第二端分別耦接第一防護電阻電路與分壓電路，電晶體的控制端耦接控制電壓，電晶體於輸入電壓高於預設電壓時被導通。
在本發明的一實施例中，上述的放電防護電路包括第二防護電阻電路、開關電路以及第三防護電阻電路。第二防護電阻電路耦接晶片的焊墊。開關電路耦接第二防護電阻電路與偵測電路。第三防護電阻電路耦接於開關電路與接地端之間，開關電路受控於開啟電壓而被導通，以提供第二放電路徑。
在本發明的一實施例中，上述的開關電路包括電晶體，電晶體耦接於第二防護電阻電路與第三防護電阻電路之間，電晶體的控制端耦接偵測電路，電晶體受控於開啟電壓而被導通，以提供第二放電路徑。
在本發明的一實施例中，上述的放電防護電路包括第二防護電阻電路、多個開關電路以及多個第三防護電阻電路。第二防護電阻電路耦接晶片的該焊墊。多個開關電路耦接第二防護電阻電路與偵測電路。多個第三防護電阻電路分別耦接於對應的開關電路與接地端之間，多個開關電路受控於開啟電壓而被導通，以提供多個第二放電路徑。
在本發明的一實施例中，各開關電路包括一電晶體，各電晶體分別耦接於第二防護電阻電路與對應的第三防護電阻電路之間，各電晶體的控制端耦接偵測電路，各電晶體受控於開啟電壓而被導通，以提供多個第二放電路徑。
在本發明的一實施例中，上述的多個電晶體具有不同的臨界電壓。
在本發明的一實施例中，上述的分壓電路分壓開啟電壓而產生至少一分壓電壓，放電防護電路包括第二防護電阻電路、多個開關電路以及多個第三防護電阻電路。第二防護電阻電路耦接晶片的焊墊。多個開關電路耦接第二防護電阻電路、偵測電路以及分壓電路。多個第三防護電阻電路分別耦接於對應的開關電路與接地端之間，各開關電路受控於開啟電壓或對應的分壓電壓而被導通，以提供多個第二放電路徑。
在本發明的一實施例中，各開關電路包括電晶體，各電晶體分別耦接於第二防護電阻電路與對應的第三防護電阻電路之間，各電晶體的控制端耦接偵測電路或對應的分壓電壓，各電晶體受控於開啟電壓或對應的分壓電壓而被導通，以提供多個第二放電路徑。
在本發明的一實施例中，上述的控制電壓為系統電源電壓。
基於上述，本發明實施例的偵測電路可偵測輸入電壓，於輸入電壓高於預設電壓時，提供第一放電路徑，並提供開啟電壓給放電防護電路，以控制放電防護電路提供第二放電路徑。如此可有效地在過度電性應力事件發生時，通過第一放電路徑與第二放電路徑快速地洩除過高的電壓或電流，避免內部電路受到損害。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1是依照本發明實施例的一種過度電性應力防護裝置的示意圖，請參考圖1。過度電性應力防護裝置100設置於晶片內部，用以防護晶片的內部電路110，晶片的內部電路110可通過焊墊P1接收輸入電壓VIN。過度電性應力防護裝置100可包括防護電阻電路102、偵測電路104、分壓電路106以及放電防護電路108，防護電阻電路102耦接晶片的焊墊P1以及偵測電路104，偵測電路104耦接分壓電路106以及放電防護電路108，分壓電路106還耦接接地端VSS，此外，放電防護電路108耦接焊墊P1與接地端VSS。
偵測電路104可偵測輸入電壓VIN，於輸入電壓VIN高於預設電壓時，也就是發生過度電性應力事件時，提供第一放電路徑，以宣洩來自焊墊P1的過高的電壓或電流，進一步來說，第一放電路徑可由防護電阻電路102、偵測電路104以及分壓電路106形成，其可提供焊墊P1至接地端VSS的放電路徑。同時，偵測電路104還可提供開啟電壓給放電防護電路108，以控制放電防護電路108提供焊墊P1至接地端VSS的第二放電路徑。
如此通過偵測電路104偵測輸入電壓VIN，提供第一放電路徑，並控制放電防護電路108提供第二放電路徑，可快速地反應過度電性應力事件的發生，將來自焊墊P1的過高電壓或電流通過第一放電路徑與第二放電路徑洩除，而可有效地避免內部電路110受到損害。
圖2是依照本發明另一實施例的過度電性應力防護裝置的示意圖。進一步來說，圖1實施例的防護電阻電路102、偵測電路104以及分壓電路106在本實施例中分別可以電阻RPH、電晶體MP1以及電阻RPL來實施。其中，電阻RPH耦接於焊墊P1與電晶體MP1的第一端之間、電阻RPL耦接於電晶體MP1的第二端與接地端VSS之間，電晶體MP1的控制端耦接控制電壓VCTRL。此外，本實施例的放電防護電路108可包括防護電阻電路202、開關電路204以及防護電阻電路206，防護電阻電路202、開關電路204以及防護電阻電路206可例如分別以電阻RNH、電晶體MN1以及電阻RNL來實施，電阻RNH、電晶體MN1以及電阻RNL串接於焊墊P1與接地端VSS之間，電晶體MN1的控制端耦接電晶體MP1的第二端。其中接地端VSS可例如為連接至晶片外部的接地層，例如印刷電路版的接地層或金屬板等，然不以此為限。
電晶體MP1可用以偵測輸入電壓VIN是否出現突波信號，舉例來說，當電晶體MP1的第一端的電壓值高於控制電壓VCTRL與電晶體MP1的臨界電壓的和時，電晶體MP1將被導通，此時代表輸入電壓VIN的電壓值高於預設電壓，其中控制電壓VCTRL的電壓值可例如設定為晶片的系統電源電壓(系統最大電壓)，然不以此為限，在其他實施例中，控制電壓VCTRL也可例如設定為0~系統電源電壓中的其他任意電壓。當電晶體MP1將被導通時，電晶體MP1可於其第二端提供開啟電壓VDN給電晶體MN1，同時導通的電晶體MP1以及電阻RPH與電阻RPL可形成第一放電路徑，而將突波信號宣洩至接地端VSS。此外，電晶體MN1可受控於開啟電壓VDN而被導通，而與電阻RNH以及RNL形成第二放電路徑，以進一步快速地將突波信號宣洩至接地端VSS。
其中，電阻RPH以及RPL可限定流經第一放電路徑的電流，以避免電晶體MP1因流經的電流過大而損壞，類似地，電阻RNH以及RNL可限定流經第二放電路徑的電流，而可避免電晶體MN1因流經的電流過大而損壞，電阻RPH與RNH的電阻值可例如達到幾百歐姆，而電阻RPL與RNL的電阻值則可例如達到幾十歐姆，然不以此為限，使用者可依實際情形設計電阻RPH、RNH、RPL與RNL的電阻值。此外，上述實施例的防護電阻電路與分壓電路為以單一電阻來實施，然不以此為限，在其他實施例中，防護電阻電路與分壓電路也可例如由多個並聯或串接的電阻構成。
圖3是依照本發明另一實施例的過度電性應力防護裝置的示意圖。本實施例與圖2實施例的不同之處在於，本實施例的放電防護電路108可包括多個開關電路204-1~204-Z以及多個防護電阻電路206-1~206-Z，其中Z為正整數。各個開關電路204-1~204-Z與對應的防護電阻電路206-1~206-Z串接於防護電阻電路202與接地端VSS之間。開關電路204-1~204-Z可例如以電晶體MN1~MNZ來實施，防護電阻電路206-1~206-Z則可例如以電阻RNL1~RNLZ來實施，然不以此為限。其中電晶體MN1~MNZ的數量以及尺寸可依需求調整，例如可使電晶體MN1~MNZ的尺寸相等，或依序以2的倍數遞增。
當電晶體MP1的第一端的電壓值高於控制電壓VCTRL與電晶體MP1的臨界電壓的和時，也就是輸入電壓VIN的電壓值高於預設電壓時，電晶體MP1被導通，而可將開啟電壓VDN同時提供給電晶體MN1~MNZ的控制端，以同時導通電晶體MN1~MNZ。導通電晶體MN1~MNZ可分別與電阻RNH以及對應的電阻RNL1~RNLZ形成多條第二放電路徑，從而大幅地提高過度電性應力防護裝置宣洩突波信號的能力。在部分實施例中，還可通過設計電晶體MN1~MNZ具有不同的臨界電壓，而使過度電性應力防護裝置可對應不同電壓值的突波信號，提供不同數量的第二放電路徑，而使得過度電性應力防護裝置可以適當的速度宣洩突波信號，以避免過大的宣洩電流損害放電路徑上的元件。
圖4是依照本發明另一實施例的過度電性應力防護裝置的示意圖。本實施例與圖3實施例的不同之處在於，本實施例的分壓電路106包括串接於電晶體MP1與接地端VSS間的多個電阻RPL1~RPLK，其中K為大於1的整數。電阻RPL1~RPLK可對開啟電壓VDN1進行分壓，而產生分壓電壓VDN2~VDNK。開啟電壓VDN1以及分壓電壓VDN2~VDNK可提供給電晶體MN1~MNZ，以控制電晶體MN1~MNZ提供第二放電電路徑。值得注意的是，K可小於等於Z，也就是說，開啟電壓VDN1以及各個分壓電壓VDN2~VDNK不限定僅能被提供至對應的一個電晶體，單一個開啟電壓VDN1或分壓電壓可被提供給多個電晶體，例如分壓電壓VDN2可被提供給電晶體MN2與MN3，而使電晶體MN2與MN3分別提供對應的第二放電路徑。
由於開啟電壓VDN1以及分壓電壓VDN2~VDNK的電壓值不同，在電晶體MN1~MNZ具有相同的臨界電壓的情形下，當輸入電壓VIN出現的突波信號的電壓值越高，可導通的電晶體MN1~MNZ的個數也越多。也就是說，通過分壓電路106對開啟電壓VDN1分壓所得到的分壓電壓VDN2~VDNK來進行第二放電路徑的數量控制，也可使過度電性應力防護裝置以適當的速度宣洩突波信號，避免過大的宣洩電流損害放電路徑上的元件。此外，在部分實施例中，電晶體MN1~MNZ也可具有不同的臨界電壓，而不以本實施例為限。
綜上所述，本發明的實施例的偵測電路可偵測輸入電壓，於輸入電壓高於預設電壓時，提供第一放電路徑，並提供開啟電壓給放電防護電路，以控制放電防護電路提供第二放電路徑。如此可有效地在過度電性應力事件發生時，通過第一放電路徑與第二放電路徑快速地洩除過高的電壓或電流，避免內部電路受到損害。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100：過度電性應力防護裝置
102：防護電阻電路
104：偵測電路
106：分壓電路
108：放電防護電路
110：內部電路
202：防護電阻電路
204、204-1~204-Z：開關電路
206、206-1~206-Z：防護電阻電路
P1：焊墊
VIN：輸入電壓
VSS：接地端
RPH、RPL、RNH、RNL、RNL1~RNLZ、RPL1~RPLK：電阻
MP1、MN1~MNZ：電晶體
VCTRL：控制電壓
VDN、VDN1~VDNK：開啟電壓
圖1是依照本發明的實施例的一種過度電性應力防護裝置的示意圖。
圖2是依照本發明另一實施例的過度電性應力防護裝置的示意圖。
圖3是依照本發明另一實施例的過度電性應力防護裝置的示意圖。
圖4是依照本發明另一實施例的過度電性應力防護裝置的示意圖。
100：過度電性應力防護裝置
102：防護電阻電路
104：偵測電路
106：分壓電路
108：放電防護電路
110：內部電路
P1：焊墊
VIN：輸入電壓
VSS：接地端
Claims (9)
- 一種過度電性應力防護裝置，用以防護一晶片的內部電路，該內部電路透過一焊墊接收一輸入電壓，包括：一第一防護電阻電路，耦接該晶片的該焊墊；一偵測電路，耦接該第一防護電阻電路，偵測該輸入電壓，於該輸入電壓高於一預設電壓時，提供一開啟電壓；一分壓電路，耦接該偵測電路與一接地端，該第一防護電阻電路、該偵測電路以及該分壓電路於該輸入電壓高於該預設電壓時，形成一第一放電路徑；以及一放電防護電路，耦接該焊墊、該偵測電路以及該接地端，依據該開啟電壓提供至少一第二放電路徑，其中該放電防護電路包括：一第二防護電阻電路，耦接該晶片的該焊墊；一開關電路，耦接該第二防護電阻電路與該偵測電路；以及一第三防護電阻電路，耦接於該開關電路與該接地端之間，該開關電路受控於該開啟電壓而被導通，以提供該第二放電路徑。
- 如請求項1所述的過度電性應力防護裝置，其中該偵測電路包括：一電晶體，其第一端與第二端分別耦接該第一防護電阻電路與該分壓電路，該電晶體的控制端耦接一控制電壓，該電晶體於該 輸入電壓高於該預設電壓時被導通。
- 如請求項2所述的過度電性應力防護裝置，其中該控制電壓為系統電源電壓。
- 如請求項1所述的過度電性應力防護裝置，其中該開關電路包括一電晶體，該電晶體耦接於該第二防護電阻電路與該第三防護電阻電路之間，該電晶體的控制端耦接該偵測電路，該電晶體受控於該開啟電壓而被導通，以提供該第二放電路徑。
- 一種過度電性應力防護裝置，用以防護一晶片的內部電路，該內部電路透過一焊墊接收一輸入電壓，包括：一第一防護電阻電路，耦接該晶片的該焊墊；一偵測電路，耦接該第一防護電阻電路，偵測該輸入電壓，於該輸入電壓高於一預設電壓時，提供一開啟電壓；一分壓電路，耦接該偵測電路與一接地端，該第一防護電阻電路、該偵測電路以及該分壓電路於該輸入電壓高於該預設電壓時，形成一第一放電路徑；以及一放電防護電路，耦接該焊墊、該偵測電路以及該接地端，依據該開啟電壓提供至少一第二放電路徑，其中該放電防護電路包括：一第二防護電阻電路，耦接該晶片的該焊墊；多個開關電路，耦接該第二防護電阻電路與該偵測電路；以及多個第三防護電阻電路，分別耦接於對應的開關電路與 該接地端之間，該些開關電路受控於該開啟電壓而被導通，以提供多個第二放電路徑。
- 如請求項5所述的過度電性應力防護裝置，其中各開關電路包括一電晶體，各電晶體分別耦接於該第二防護電阻電路與對應的第三防護電阻電路之間，各電晶體的控制端耦接該偵測電路，各電晶體受控於該開啟電壓而被導通，以提供該些第二放電路徑。
- 如請求項6所述的過度電性應力防護裝置，其中該些電晶體具有不同的臨界電壓。
- 一種過度電性應力防護裝置，用以防護一晶片的內部電路，該內部電路透過一焊墊接收一輸入電壓，包括：一第一防護電阻電路，耦接該晶片的該焊墊；一偵測電路，耦接該第一防護電阻電路，偵測該輸入電壓，於該輸入電壓高於一預設電壓時，提供一開啟電壓；一分壓電路，耦接該偵測電路與一接地端，該第一防護電阻電路、該偵測電路以及該分壓電路於該輸入電壓高於該預設電壓時，形成一第一放電路徑；以及一放電防護電路，耦接該焊墊、該偵測電路以及該接地端，依據該開啟電壓提供至少一第二放電路徑，其中該分壓電路分壓該開啟電壓而產生至少一分壓電壓，該放電防護電路包括：一第二防護電阻電路，耦接該晶片的該焊墊； 多個開關電路，耦接該第二防護電阻電路、該偵測電路以及該分壓電路；以及多個第三防護電阻電路，分別耦接於對應的開關電路與該接地端之間，各開關電路受控於該開啟電壓或對應的分壓電壓而被導通，以提供多個第二放電路徑。
- 如請求項8所述的過度電性應力防護裝置，其中各開關電路包括一電晶體，各電晶體分別耦接於該第二防護電阻電路與對應的第三防護電阻電路之間，各電晶體的控制端耦接該偵測電路或對應的分壓電壓，各電晶體受控於該開啟電壓或對應的分壓電壓而被導通，以提供該些第二放電路徑。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17/838,282 US11894671B2 (en) | 2022-06-13 | 2022-06-13 | Electrical over stress protection device |
| US17/838,282 | 2022-06-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202349816A TW202349816A (zh) | 2023-12-16 |
| TWI847226B true TWI847226B (zh) | 2024-07-01 |
Family
ID=
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050057866A1 (en) | 2001-03-16 | 2005-03-17 | Mergens Markus Paul Josef | Electrostatic discharge protection structures for high speed technologies with mixed and ultra-low voltage supplies |
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050057866A1 (en) | 2001-03-16 | 2005-03-17 | Mergens Markus Paul Josef | Electrostatic discharge protection structures for high speed technologies with mixed and ultra-low voltage supplies |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7423855B2 (en) | Active protection circuit arrangement | |
| US6870724B2 (en) | Protection of double end exposed systems | |
| Chundru et al. | An evaluation of TVS devices for ESD protection | |
| US7974061B2 (en) | Common gate connected high voltage transient blocking unit | |
| KR101006098B1 (ko) | 정전기 방전 회로 | |
| JP5219342B2 (ja) | Ａｃ結合される箇所のｅｓｄ保護のための方法及び構成 | |
| US7990665B2 (en) | Electro-magnetic pulse protection circuit with a counter | |
| TWI847226B (zh) | 過度電性應力防護裝置 | |
| US10811866B2 (en) | Negative voltage detection and voltage surge protection | |
| US5990723A (en) | Filter circuits for protecting against transient electrical pulses | |
| US8194372B1 (en) | Systems and methods for electrostatic discharge protection | |
| TW202349816A (zh) | 過度電性應力防護裝置 | |
| TWI641221B (zh) | 電子裝置的介面電路 | |
| KR20190093554A (ko) | 과전압 보호기 | |
| EP2293403B1 (en) | Protection circuit | |
| CN212277198U (zh) | 集成电路 | |
| JP5143096B2 (ja) | 保護回路 | |
| US10777999B2 (en) | Device comprising chip and integrated circuit | |
| US7907381B2 (en) | Protection circuit for a subscriber line interface circuit | |
| JP2002124574A (ja) | 保護回路 | |
| Jackson | Battery circuit architecture | |
| TWM647276U (zh) | 過電壓保護放電器 | |
| Austin | ESD and Transient Protection using the SP720 | |
| CN111199966A (zh) | 集成电路及其电子熔丝元件的主动式静电放电保护电路 | |
| JPH06178445A (ja) | 半導体装置の入出力保護回路 |