KR20190093554A

KR20190093554A - 과전압 보호기

Info

Publication number: KR20190093554A
Application number: KR1020197010045A
Authority: KR
Inventors: 디르크 뵈슈; 에른스트-디이터 빌케닝
Original assignee: 엘렌베르거 앤드 포엔스겐 게엠베하
Priority date: 2017-03-21
Filing date: 2018-03-19
Publication date: 2019-08-09
Also published as: KR102303141B1; CN109983643A; CA3046413A1; EP3501074A1; CA3046413C; WO2018172295A1; US11165245B2; CN109983643B; JP2020510388A; DE102017204695A1; US20200021108A1; JP6935500B2

Abstract

본 발명은, 제1 단자(12) 및 제2 단자(14)를 포함하는, 보호될 디바이스(4)를 보호하기 위한 과전압 보호기(8)에 관한 것이다. 다수의 스트링들(22)이 제1 단자(12)와 제2 단자(14) 사이에 서로 병렬로 접속되고, 각각의 스트링(22)은 저항기(26)를 가지고, 스트링들(22) 중 적어도 하나는 스트링(22)의 저항기(26)와 직렬로 접속되는 스위칭 소자(28)를 갖는다. 본 발명은 또한, 과전압 보호기(8)를 갖는 회로(2), 과전압 보호기(8)의 용도, 및 과전압 보호기(8)를 작동하기 위한 방법(132)에 관한 것이다.

Description

과전압 보호기

본 발명은 제1 단자 및 제2 단자를 포함하는, 보호될 디바이스를 보호하기 위한 과전압 보호기 뿐만 아니라, 보호될 디바이스를 가지고 과전압 보호기를 가지는 회로 양자에 관한 것이다. 본 발명은 또한 과전압 보호기의 용도 및 과전압 보호기를 작동하기 위한 방법에 관한 것이다.

전기 디바이스들은 보통 그것들이 작동하는 정격 전기 전압을 갖는다. 이 정격 전압을 크게 초과하면, 전기 디바이스의 손상이 가능하다. 정격 전압 초과는, 예를 들어, 전기 디바이스 또는 회로의 임의의 다른 부분에서 기술적 결함으로 인해 발생하고, 전기 디바이스는 상기 회로의 구성요소이다. 퓨즈들 또는 회로 차단기들은 보통 이러한 전기 전압들에 대해 전기 디바이스를 보호하는데 사용된다.

예를 들어, 회로 또는 전기 디바이스 그 자체의 라인에서 낙뢰로 인해 발생하는, 과전압에 대해 전기 디바이스들을 보호하는 것이 더 필요하다. 또한, 번개와 회로의 구성요소의 유도 결합으로 인해 이러한 과전압이 회로 내에 발생하는 것이 가능하다. 게다가, 디바이스의 손상을 이끌 수 있는 이러한 과전압들은 전자기 펄스들(EMP)로 인해 또는 회로에서 정전기 방전들(ESD) 및 스위칭 동작들로 인해 발생할 수 있다. 이러한 과전압들은 정격 전압을 비교적 크게 초과한다. 과전압들은 또한 외부 사건들로 인해 발생하고 따라서 전기 디바이스에 의해 영향을 받을 수 없고 이런 이유로 피할 수 없다.

과전압들에 대해 전기 디바이스를 보호하기 위해서, 보호될 디바이스에 병렬로 접속되는 과전압 보호기가 사용된다. 과전압 보호기 그 자체는, 예를 들어, 스파크 갭 또는 배리스터를 갖는다. 이 경우에, 예를 들어, 아크가 발생하면서, 과전압이 보호될 디바이스 주위에 전도된다. 스파크 갭과 배리스터는 시효 효과들을 부여받아서, 소정의 기간 후 전기 전압이 변하고, 그로부터 시작해서 과전압 보호기가 반응한다. 발생한 과전압들은 또한 과전압 보호기의 마모를 이끈다. 결과적으로, 디바이스를 손상시킬 수 있는 모든 과전압들이 항상 과전압 보호기에 의해 흡수된다는 것은 보장되지 않는다. 따라서, 과전압 보호기는 적절한 동작을 보장하기 위해서 소정의 기간들 후에 교체되어야 한다.

본 발명은 특히 적합한 과전압 보호기와 특히 적합한 회로 뿐만 아니라 과전압 보호기의 특히 적합한 용도 및 과전압 보호기를 작동시키기 위한 특히 적합한 방법을 제공하는 목적을 기반으로 하고, 특히 안전성이 증가되고 바람직하게 제조 및/또는 작동 비용들이 감소된다.

상기 목적은 본 발명에 따라 청구항 1 의 특징들에 의한 과전압 보호기와 관련하여, 청구항 9 의 특징들에 의한 회로와 관련하여, 청구항 10 의 특징들에 의한 용도와 관련하여, 청구항 11 의 특징들에 의한 방법과 관련하여 달성된다. 유리한 개선예들 및 실시예들은 종속항들의 주제이다.

과전압 보호기는 보호될 디바이스, 특히 전기 퓨즈를 보호하는데 사용된다. 환언하면, 보호될 디바이스에서 과전압 또는 보호될 디바이스를 통하여 흐르는 펄스 전류는 과전압 보호기에 의해 방지된다. 과전압 보호기는 편리하게도 이 목적에 적합하고, 제공 및/또는 수립된다. 과전압/펄스 전류는 특히 낙뢰와 같은 외부 사건에 의해 과전압 보호기 및 보호될 디바이스와는 무관하게 발생된다. 과전압/펄스 전류는 특히 그것이 보호될 디바이스를 손상시키고 보호될 디바이스에 인가된 전기 전압이 편리하게도 과전압 보호기에 의해 제한되도록 되어 있다. 바람직하게, 과전압 보호기는 피뢰기로서 작용하고, 예를 들어, 과전압 및/또는 번개 피뢰기이다.

과전압은, 예를 들어, AC 전압 또는 DC 전압이고, 그리고/또는 펄스/번개 전류는 직류 또는 교류이다. 예를 들어, 과전압은 500 ㎐, 800 ㎐ 또는 900 ㎐ 보다 큰 주파수를 갖는다. 편리하게, 주파수는 1 ㎑, 1.5 ㎑, 2 ㎑, 5 ㎑ 또는 10 ㎑ 이상이다. 특히, 주파수는 10 ㎒, 5 ㎒, 또는 1 ㎒ 이하이다. 특히, 과전압 보호기는 100 A, 300 A, 500 A, 800 A, 2 ㎄, 3 ㎄, 5 ㎄, 10 ㎄, 12 ㎄, 17 ㎄, 20 ㎄, 22 ㎄, 25 ㎄, 또는 30 ㎄ 이상의 정격 전류를 운반하기에 적합하고, 바람직하게 제공 및 설치된다. 전도성 전류는, 특히, 어떠한 손상도 유발하지 않으면서 과전압 보호기에 의해 전도될 수 있는 전기 전류인 것으로 이해된다.

예를 들어, 과전압 보호기가 100 V, 200 V, 300 V, 400 V, 또는 500 V 이상의 과전압에 대해 보호하기에 적합하고, 특히 제공 및 설치된다. 예를 들어, 특히 전기 전류가 교류이면, 최대 과전압은 1100 V, 1000 V, 900 V, 또는 800 V 이다. 전기 전류가 직류이면, 최대 과전압은 적합하게 2000 V, 1800 V, 1500 V, 1200 V, 또는 1000 V 이하이다.

예를 들어, 실외 유닛, 따라서, 실외 작동에 사용되는 디바이스는 과전압 보호기에 의해 보호된다. 특히, 디바이스는 고정되어 있다. 예를 들어, 디바이스는 트랜스폰더, 예로 이동 무선 트랜스폰더이다. 이런 이동 무선 트랜스폰더들은 보통 노출된 위치들에 배치되고 따라서 낙뢰의 위험 또는 적어도 낙뢰로 인한 과전압에 대한 노출 위험에 처해 있다.

과전압 보호기는 제1 단자 및 제2 단자를 가지고, 이들 각각은 조립된 상태에서 보호될 디바이스와 전기적으로 접촉된다. 과전압(과전압 사건)의 경우에, 과전압은 제1 단자와 제2 단자 사이에 존재한다. 다수의 스트링들은 제1 단자와 제2 단자 사이에 서로 병렬로 접속된다. 환언하면, 스트링들은 서로 병렬로 접속되고 각각의 경우에 제1 단자 및 제2 단자와 전기적으로 접촉된다. 환언하면, 2 개의 단자들은 스트링들에 의해 전기적으로 접촉되고 보호될 디바이스는 바람직하게 스트링들에 의해 브릿지된다.

각각의 스트링은 저항기를 가지고 스트링들 중 적어도 하나는 스트링의 저항기에 직렬로 접속된 스위칭 소자를 포함한다. 환언하면, 이 스트링은 저항기와 스위칭 소자를 가지고, 스위칭 소자 및 저항기는 직렬로 접속된다. 이 직렬 접속은 조립된 상태에서, 특히 보호될 디바이스에 병렬로 접속된다. 스트링들의 저항기들은 편리하게도 옴 저항기들이고 바람직하게 적어도 1 ㏁, 5 ㏁, 10 ㏁, 50 ㏁, 100 ㏁, 500 ㏁, 1 Ω, 2 Ω, 5 Ω, 10 Ω, 20 Ω, 50 Ω, 100 Ω, 200 Ω, 500 Ω, 1 ㏀, 2 ㏀, 5 ㏀, 또는 10 ㏀ 의 저항을 갖는다. 저항은 바람직하게 1 ㏀, 500 Ω, 또는 100 Ω 이하이다. 바람직하게, 과전압 보호기는 2 개의 스트링들, 3 개의 스트링들, 또는 5 개의 스트링들을 포함한다. 특히, 스트링들의 개수는 2 개의 스트링들, 3 개의 스트링들, 또는 4 개의 스트링들 이상이다. 예를 들어, 스트링들의 개수는 20 개의 스트링들 또는 10 개의 스트링들 이하이다.

2 개의 단자들 사이에서 발생한 전기 전압은 스트링들에 의해 제한된다. 이 경우에, 보호될 디바이스의 손상을 방지하도록 전기 전압은 바람직하게 제한된다. 결과적으로, 안전성이 증가된다. 과전압 보호기는 또한 비교적 적은 수의 비용 효율적인 전기 구성요소들에 의해 실현될 수 있는데, 이것은 제조 비용들을 감소시킨다. 이들은 또한 비교적 낮은 시효 효과들을 부여받아서, 과전압 보호기는 비교적 긴 기간에 걸쳐 소정의 과전압에 대해 신뢰성 있는 보호를 보장한다. 스위칭 소자에 의해 스위칭 소자를 가지는 스트링내의 전류 흐름을 억제하고 그 결과 과전압 보호기의 전기 저항을 조절할 수 있다. 결과적으로, 보호될 디바이스 전반야에 걸쳐 전압은 과전압 보호기에 의해 조절 및 제한될 수 있고, 이것은 안전성을 증가시킨다. 과전압 보호기는 또한 상이한 요건들에 대해 사용될 수 있다.

스위칭 소자는 편리하게도 과전압 및/또는 펄스/번개 전류에 따라 작동된다. 적합하게, 과전압 또는 펄스/번개 전류가 검출되거나, 이들이 발생/인가될 때, 스위칭 소자는 전기 전도성 상태로 시프트된다. 요약하면, 과전압 보호기의 전기 저항은 스위칭 소자에 의해 조절될 수 있어서, 과전압 보호기를 가로질러 따라서 2 개의 단자들 사이에서 발생하는 전기 전압은 조절될 수 있다. 이 경우에, 과전압 보호기의 확장성은 스트링들의 개수 및 각각의 저항기 선택에 의해 제공되어서, 그것은 매우 다양한 전기 전압들 및/또는 전기 전류들에 맞출 수 있다. 결과적으로, 과전압 보호기의 적용 분야가 증가된다.

스위칭 소자는 특히 반도체 스위칭 소자, 예를 들어, 트랜지스터, 예로 전계 효과 트랜지스터, 특히 MOSFET이다. 예를 들어, 스위칭 소자는 전계 효과 트랜지스터, 접합 게이트 전계 효과 트랜지스터(JFET), 또는 MOSFET이다. 과전압은 스트링들 사이에서 나누어지므로, 스위칭 소자에 감소된 전기 전압이 존재하고, 이런 이유로 비교적 저렴한 스위칭 소자를 사용할 수 있다.

편리하게도, 각각의 스트링은 이런 종류의 스위칭 소자를 갖는다. 여기에서, 스트링들의 스위칭 소자들은 예를 들어 구조적으로 동일하다. 대안적으로 또는 이와 조합하여, 스위칭 소자들은 특정 스트링의 저항에 맞추어진다. 요약하면, 각각의 스트링은 저항기와 스위칭 소자 양자를 가지는데, 이들은 서로 직렬로 접속된다. 스위칭 소자들로 인해, 과전압 보호기의 확장성이 따라서 증가되어서, 과전압 보호기의 전기 저항과 결과적으로 2 개의 단자들 사이에서 발생하는 전기 전압은 스위칭 소자들에 의해 조절될 수 있다. 특히, 스트링들은 구조적으로 동일하다. 환언하면, 모든 저항기들은 동일한 옴 저항을 가지고, 모든 스위칭 소자들은 동일한 유형으로 되어 있다. 하지만, 적어도, 스트링들은 회로에 관하여 동일하다. 환언하면, 각각의 스트링은 동일한 유형의 전기 및/또는 전자 구성요소들을 포함하지만, 각각의 사양들은 상이할 수도 있다. 전기 및/또는 전자 구성요소들은 이 경우에 동일한 방식으로 상호 접속된다. 적합하게, 스트링들의 개별 저항기들의 옴 저항은 상이하다. 과전압 보호기가 다수의 스트링들을 가진다면, 이 경우에 옴 저항 값들은 바람직하게 각각의 경우에 특정 상수 배수만큼 증가된다. 배수는 특히 정수 배수로, 예를 들어, 2 또는 3 이다. 적합하게, 각각의 경우에 가장 작은 저항기가 20 Ω 의 옴 저항을 갖는다면, 각각의 스트링은 따라서 20 Ω, 40 Ω, 80 Ω, ... 또는 20 Ω, 60 Ω, 180 Ω, ...의 옴 저항을 갖는다. 이런 식으로, 2 개의 단자들 사이에서 발생하는 전기 전압의 비교적 정확한 조절이 가능하다. 게다가, 동일한 부품들을 사용하기 때문에 제조 비용들이 절감된다.

바람직하게, 각각의 스위칭 소자는 제어 입력부를 가지고, 이것에 의해 스위칭 소자의 스위치 위치는 영향을 받을 수 있다. 환언하면, 스위칭 소자의 스위칭 상태는 제어 입력부를 구동함으로써 영향을 받고, 스위칭 소자는 결과적으로 전도성 또는 전기 비전도성 상태로 시프트된다. 신호가 제어 입력부에서 인가된다면, 따라서, 그것이 구동된다면 스위칭 소자는 편리하게도 전기적으로 전도성이다. 각각의 스위칭 소자의 제어 입력부는 OR 논리 스위치의 출력부에 특히 직접 접속된다. 환언하면, 이 스위칭 소자의 제어 입력부는 각각의 OR 논리 스위치의 출력부와 전기적으로 직접 또는 신호들에 의해 접촉된다.

각각의 OR 논리 스위치는 제1 입력부를 추가로 가지고, 이것은 제1 단자로 뻗어있고, 따라서, 제1 단자에 접속된다. 이 경우에, 제1 입력부는, 예를 들어, 직접 또는 추가 전기 및/또는 전자 구성요소를 통하여, 특히 트리거 회로를 통하여 제1 단자에 접속된다. 적합하게, 제1 입력부는, 과전압이 제1 단자와 제2 단자 사이에 존재할 때 레벨로 되어 있다. 환언하면, 과전압이 제1 단자와 제2 단자 사이에 인가될 때 레벨을 가지도록 제1 입력부는 제1 단자에 접속된다. 이 목적으로, 제1 입력부는, 예를 들어, 부가적으로 제2 단자에, 특히 간접적으로 접속된다.

대안적으로, OR 논리 스위치는 검출 회로를 통하여 제1 단자에 접속되고, 과전압이 발생할 때 제1 입력부가 레벨을 가지도록 검출 회로가 형성 및/또는 조절된다. 따라서, 과전압이 존재한다면, 스위칭 소자들은 전기 전도성 상태로 시프트된다. 결과적으로, 모든 스트링들은 전류를 운반하고, 단자들 사이에 존재하는 전기 전압은 전기적으로 전도성인 스트링들의 병렬 접속으로 인해 제한된다. 따라서, 스트링들과 병렬로 접속되는, 보호될 디바이스는 과전압으로부터 보호된다..

과전압 보호기는 바람직하게 다수의 출력부들을 갖는 시프트 레지스터를 가지고, 출력부들의 개수는 편리하게도 스위칭 소자들의 개수와 동일하다. 시프트 레지스터의 작동 중, 출력부들은 편리하게도 연속적으로 구동되고, 특히 최대로 출력부들 중 하나는 어느 때라도 항상 구동된다. 각각의 OR 논리 스위치의 제2 입력부는 시프트 레지스터의 출력부들 중 하나에, 특히 직접 접속된다. 레벨이 특정 OR 논리 스위치의 입력부들 중 하나에 존재한다면, 레벨은 바람직하게 또한 특정 OR 논리 스위치의 출력부에 적용된다. 그 결과, 활성 신호가 2 개의 입력부들 중 하나에 인가된다면 OR 논리 스위치는 활성이다. 제1 또는 제2 입력부 중 어느 하나에서 활성 신호(레벨)가 없는 경우에만 OR 논리 스위치의 출력부가 또한 활성이 아니다. OR 논리 스위치들은 특히 구조적으로 동일하고 바람직하게 OR 게이트들이다.

출력 신호가 출력부들 중 하나(제1 출력부)로부터 출력부들 중 다른 하나(제2 출력부)로 시프트 레지스터에 의해 푸시될 때, 특히 제어 입력부가 제1 출력부와 접촉되는 스위칭 소자는 전기적으로 비전도성 상태로 시프트된다. 반면에, 제어 입력부가 제2 출력부와 접촉되는 스위칭 소자는 바람직하게 전기 전도성 상태로 유지되거나 전기 전도성 상태로 시프트된다. 결과적으로, 과전압 보호기의 전기 저항이 증가된다.

따라서, 과전압이 존재하거나 각각 연관된 OR 논리 스위치가 시프트 레지스터에 의해 구동될 때 스위칭 소자들이 활성화된다. 특히, 과전압이 우세하게 되자마자 모든 스위칭 소자들은 닫힌다. 이 다음에, 시프트 레지스터가 편리하게도 활성화되고, 스위칭 소자들은 연속적으로 작동된다. 이 경우에, 과전압은 편리하게도 더 이상 2 개의 단자들 사이에 있지 않아서, 스위칭 소자들은 시프트 레지스터의 구동에 의해 구동된다. 환언하면, 레벨은 더 이상 각각의 OR 논리 스위치의 제1 입력부에 적용되지 않고, 스위칭 소자는 단지 제2 입력부를 통하여 구동된다.

요약하면, 시프트 레지스터는 다수의 출력부들을 가지고, 각각의 출력부는 OR 논리 스위치에 접속되고 출력부들은 적절히 번호가 부여된다. 시프트 레지스터의 제1 출력부는 특히 채널 1 에 대응하고, 제2 출력부는 특히 채널 2 에 대응한다. 특히 바람직하게, 시프트 레지스터의 시작 출력부는 자유롭다. 시작 출력부는 특히 채널 0 에 대응하고 제1 출력부 앞에 위치된다. 특히, 제1 출력부는 시작 출력부와 제2 출력부 사이에 위치된다. 시작 출력부는 점유되지 않고 전기 또는 전자 구성요소가 그것에 접속되지 않는다. 그 결과, 시작 출력부는 전기적으로 구속되어 있지 않고(loose) 추가 또는 전자 구성요소가 그것과 전기적으로 접촉되지 않는다. 그 결과, 정상 상태에서, 스위칭 소자들은 전기적으로 비전도성 상태이고, 과전압 보호기의 전기 저항은 비교적 크다. 따라서, 시프트 레지스터 또는 전압 레지스터의 다른 구성요소들이 오동작하는 경우에, 단자들 사이에서 발생하는 전기 전압이 비교적 높을지라도, 과전압 보호기를 가로지르는 원치 않는 전기 전류 흐름은 실질적으로 배제된다. 시프트 레지스터가 활성화될 때, 시작 출력부가 바람직하게 구동된다. 시작 출력부의 구동이 종료되고 시프트 레지스터가 신호를 수신할 때만 제1 출력부의 구동이 시작되어서, 그 후 레벨(신호)이 OR 논리 스위치들 중 하나에 적용된다.

시프트 레지스터는 편리하게도 리셋 입력부를 포함한다. 시프트 레지스터는 리셋 입력부의 구동에 의해 규정된 상태로 된다. 특히, 신호가 리셋 입력부에 존재한다면 시프트 레지스터의 시작 출력부는 활성화된다. 편리하게도, 시프트 레지스터의 최종 출력부는 리셋 입력부에 접속된다. 특히, 시프트 레지스터의 최종 출력부는 OR 논리 스위치들 중 하나에 접속되는 시프트 레지스터의 출력부 바로 옆에 위치하는 시프트 레지스터의 출력부이다. 따라서 단지 OR 논리 스위치의 제1 또는 제2 입력부만 점유된다면, 따라서, 단지 2 개의 스위칭 소자들이 시프트 레지스터에 의해 구동된다면, 최종 출력부는 제3 출력부에 대응한다. 그 결과, 구동된 스위칭 소자들의 개수가 연속적으로 감소한다면, 시프트 레지스터의 최종 출력부가 구동되고, 시프트 레지스터는 그 결과 다시 원 상태로 시프트된다. 이 경우에, 시프트 레지스터의 시작 출력부는 편리하게도 자유로워서, 그것은 시간 면에서 최종 출력부 뒤에 구동된다. 따라서, 최종 출력부가 구동된다면, 스위칭 소자들 중 어느 것도 구동되지 않는데, 이런 이유로 스트링들 중 어느 것도 전기 전도성이 아니다. 편리하게도, 다이오드는 최종 출력부와 리셋 입력부 사이에 접속되고, 이것은 시프트 레지스터의 손상을 막는다. 요약하면, 최종 출력부는 시프트 레지스터의 마지막으로 점유된 채널이다.

대안적으로 또는 특히 바람직하게 이와 조합하여, 전압 공급원은 예를 들어 커패시터를 통하여 시프트 레지스터의 리셋 입력부에 접속된다. 전압 공급원은 적합하게도 과전압 보호기의 작동을 위해 사용된다. 전압 공급원 그 자체는, 예를 들어, 커패시터, 배터리, 또는 변압기이다. 예를 들어, 전압 공급원은 단자들 중 적어도 하나에 접속되어서, 과전압 보호기를 작동시키기 위해 요구되는 전기 에너지는, 보호될 디바이스가 통합되는 전력망(power grid)에서 직접 가져온다.

특히 바람직하게, 시프트 레지스터는 시간 입력부를 포함한다. 시프트 레지스터의 시간 입력부가 구동될 때, 시프트 레지스터의 출력부들은 연속적으로 켜진다. 이 경우에, 시간 입력부에 신호가 존재할 때마다, 출력부에 의해 전진하도록 출력부들의 구동이 변화된다. 편리하게도, 시프트 레지스터의 시간 입력부는 추가 OR 논리 스위치의 출력부에 특히 직접 접속된다. 추가 OR 논리 스위치는 바람직하게 제1 입력부와 제2 입력부를 갖는다. 따라서, 레벨이 제1 입력부 또는 제2 입력부에 적용될 때, 특히 시프트 레지스터의 출력부들의 구동이 변화된다. 특히, 레벨은 제로(0)와 다른 신호를 나타낸다.

바람직하게, 과전압 보호기는 시간 출력부를 구비한 타이머를 포함한다. 시간 출력부는 시프트 레지스터의 시간 입력부에 작동적으로 접속된다. 그 결과, 시프트 레지스터는 타이머에 의해 구동되고, 바람직하게 특히 일정한 기간을 가지거나 바람직하게 현재 인가된 과전압에 의존하는 특정 클록(clock) 신호가 타이머에 의해 제공된다. 예를 들어, 시간 출력부는 시프트 레지스터의 시간 입력부에 직접 접속된다. 시간 출력부는, 존재하는 경우, 추가 OR 논리 스위치의 제2 입력부에 특히 직접적으로 적합하게 접속된다. 트리거 신호는 편리하게도 타이머의 시간 출력부에서 주기적으로 제공된다.

각각의 OR 논리 스위치의 제1 입력부는 바람직하게 추가 OR 논리 스위치의 제1 입력부에 특히 직접적으로 접속된다. 환언하면, 추가 OR 논리 스위치의 제1 입력부는 제1 단자에 작동적으로 접속된다. 따라서, 적합하게, 과전압이 발생할 때 또는 타이머에 의해 신호가 제공될 때 추가 OR 논리 스위치의 출력부는 레벨을 갖는다.

특히, 스위칭 소자들 중 하나의 제어 입력부는 타이머의 리셋 단자에 접속된다. 신호가 타이머의 리셋 단자에 인가되기만 하면, 그것은 특히 접지 또는 시작 상태로 유지된다. 편리하게도, 스위칭 소자가 열릴 때 리셋이 발생하도록 접속이 이루어진다. 따라서, 스위칭 소자 또는 스위칭 소자들 중 적어도 하나가 닫힌 상태로 있을 때 시프트 레지스터는 단지 증가된다. 적합하게, 과전압이 검출된 후, 모든 스위칭 소자들이 전기 전도성 상태로 시프트되고 타이머가 활성화되도록 과전압 보호기의 접속이 이루어진다. 이 경우에, OR 논리 스위치들은 적합하게 시프트 레지스터에 의해 연속적으로 활성화되어서, 스위칭 소자들은 전기 비전도성 상태로 이동된다. 마지막의 전기 전도성 스위칭 소자가 전기 비전도성 상태로 이동되자마자, 타이머는 편리하게도 리셋된다.

예를 들어, 타이머는 NE555이다. 적합하게, "OUT"는 시간 출력부이고, 이것은, 예를 들어, 논리 스위치에 또는 직접 시프트 레지스터의 시간 입력부에 직접적으로 또는 간접적으로 추가 OR 논리 스위치를 통하여 접속된다. 특히, "OUT"는 다이오드에 의해 "TRIG"(트리거 단자)에 접속되고, 이것은 특히 저항 분할기에 의해 제1 단자에 접속되고, 이것은 동작시 바람직하게 제로(0)와 다른 전기 퍼텐셜을 갖는다. 예를 들어, "GND"(GND 단자)는 과전압 보호기의 제2 단자에 접속된다. 예를 들어, "RESET"(리셋 단자)은 스위칭 소자들 중 하나의 제어 입력부에 작동적으로 접속되고, 예를 들어, 그것에 직접 접속된다. 편리하게도, NE555는 단안정 멀티바이브레이터로서 구현된다.

OR 논리 스위치들 중 적어도 하나는 제3 입력부를 가지고, 정확히 레벨이 3 개의 입력부들 중 적어도 하나에 적용될 때 레벨은 편리하게도 OR 논리 스위치의 출력부에 적용된다. 특히, 모든 OR 논리 스위치들이 제3 입력부를 갖는다. 이 경우에, 예를 들어, OR 논리 스위치들 중 하나에서 제3 입력부가 접지부에 접속된다. OR 논리 스위치들 중 적어도 하나의 제3 입력부는 다른 OR 논리 스위치들 중 하나의 출력부에 특히 직접적으로 접속된다. 바람직하게, 이 경우에 제3 입력부는 스위칭 소자들 중 하나의 제어 입력부에 접속되고, 이것은 또한 다른 OR 논리 스위치의 출력부에 접속된다. 적합하게, OR 논리 스위치들 중 하나를 제외하고, 제3 입력부들은 전부 각각의 경우에 추가 OR 논리 스위치의 하나의 출력부에 접속되고, OR 논리 스위치들의 각각의 출력부는 따라서 OR 논리 스위치들의 제3 입력부들 중 하나와 연관된다.

따라서, OR 논리 스위치들 중 하나가 시프트 레지스터에 의해 활성화된다면, 이 OR 논리 스위치와 다른 OR 논리 스위치는 그것의 출력부를 통하여 활성화된다. 따라서, 스위칭 소자들 중 적어도 2 개가 활성화되고 전기 전도성으로 스위칭되는데, 이런 이유로 과전압 보호기의 스트링들 중 적어도 2 개는 전기 전도성이다. 특히, OR 논리 스위치들 중 하나가 구동될 때, 모든 스위칭 소자들이 전기 전도성 상태로 시프트되도록 상호 접속이 이루어진다. 이런 OR 논리 스위치는 바람직하게 시프트 레지스터의 제1 출력부에 접속된다. 따라서, 시프트 레지스터의 제1 출력부가 구동될 때 모든 스위칭 소자들이 편리하게도 구동된다. 시프트 레지스터의 후속 출력부가 구동되자마자, 스위칭 소자들 중 바람직하게 단 하나만 전기 비전도성 상태로 이동되어서, 과전압 보호기의 전기 전도성 스트링들의 개수는 정확히 하나(1)만큼 감소된다. 시프트 레지스터의 새로운 구동과 시프트 레지스터의 추가 출력부의 구동시, 적절히 OR 논리 스위치들의 상호 접속으로 인해 단 하나의 스위칭 소자만 다시 부가적으로 전기 비전도성 상태로 이동되어서, 과전압 보호기의 다른 스트링은 전기적으로 비전도성이다. 결과적으로, 시프트 레지스터를 구동함으로써 과전압 보호기의 전기 저항을 연속적으로 그리고 단계적으로 증가시킬 수 있다.

바람직하게, 추가 저항기와 커패시터의 직렬 접속은 스위칭 소자에 병렬로 접속된다. 제어 입력부가 각각의 경우에 OR 논리 스위치를 통하여 임의의 가능한 시프트 레지스터의 출력부에 접속되는 다수의 이러한 회로 소자들을 과전압 보호기가 가진다면, 직렬 접속은 바람직하게 최종 출력부에 인접한 시프트 레지스터의 출력부에 접속되는 스위칭 소자에 병렬로 접속된다. 커패시턴스는 바람직하게 커패시터이다. 스위칭 소자가 전기 비전도성 상태로 있다면, 임의의 추가로 흐르는 전기 전류를 사용하는 RC 회로는 이 스트링의 저항기와 추가 저항기 및 커패시터에 의해 형성된다. 따라서, 전기 저항이 비교적 높을지라도, 과전압 보호기를 가로지르는 전기 전류 흐름은 항상 가능하다. 편리하게도, 추가 저항이 비교적 높아서, 전기 전류는 제로(0)로 된다. 과전압 보호기의 스트링들로 인해, 흐르는 전기 전류는 비교적 적어서, 커패시터는 비교적 작게 치수가 정해질 수 있고, 이것은 제조 비용들을 절감한다. 적합하게, 부가 저항기는 커패시터에 병렬로 접속된다. 부가 저항기는 커패시터가 항상 방전되도록 보장한다.

과전압 보호기는 편리하게도 아날로그 기술을 기반으로 한다. 환언하면, 과전압 보호기는 아날로그 기술을 사용해 만들어진다. 과전압 보호기가 결과적으로 OR 논리 스위치들, 타이머, 추가 OR 논리 스위치 및/또는 시프트 레지스터를 가진다면, 이들은 특히 아날로그 기술을 기반으로 하고 이 기술을 사용해 제조된다. 이런 식으로 견고성이 증가된다. 게다가, 제조 비용들이 감소된다.

회로는 과전압 보호기가 병렬로 접속되는 보호될 디바이스를 갖는다. 보호될 디바이스는 편리하게도 실외 디바이스, 예로 트랜스폰더이다. 특히, 보호될 디바이스는 무선 통신을 위한 것이고, 예를 들어, 이동 무선 트랜스폰더이다. 과전압 보호기는 제1 단자와 제2 단자를 가지고, 그 사이에서 다수의 스트링들은 서로 병렬로 접속되고, 각각의 스트링은 저항기를 가지고, 스트링들 중 적어도 하나는 스트링의 저항기에 직렬로 접속된 스위칭 소자를 포함한다. 보호될 디바이스는 과전압 보호기의 제1 단자 및 제2 단자 모두와 전기적으로 접촉된다. 회로는, 예를 들어, 하우징 내에 통합되거나 하우징을 가져서, 디바이스와 과전압 보호기는 공통 하우징에 의해 기계적 영향들로부터 보호된다. 대안적으로, 보호될 디바이스 및 과전압 보호기는 각각 별개의 하우징을 포함하고, 그것들은, 예를 들어, 장착을 위해 서로 체결된다.

과전압 보호기는 보호될 디바이스를 과전압 및/또는 펄스 전류에 대해 보호하는데 사용되고, 상기 보호기는 제1 단자 및 제2 단자를 포함하고, 이 단자들 사이에 다수의 스트링들이 서로 병렬로 접속되고, 각각의 스트링은 저항기를 가지고 스트링들 중 적어도 하나는 스트링의 저항기에 직렬로 접속되는 스위칭 소자를 포함한다. 이 경우에, 특히 낙뢰로 인해, 과전압 보호기의 제1 및 제2 단자 사이에서 과전압이 발생한다. 낙뢰는 이 경우에, 예를 들어, 제1 단자 또는 제2 단자와 직접 전기적으로 접촉되는 라인에서 발생하고, 또는 과전압은 라인과 낙뢰에 의해 발생된 자기장의 결합으로 인해 일어난다.

방법은, 제1 단자 및 제2 단자를 가지고, 이 단자들 사이에 다수의 스트링들이 서로 병렬로 접속되는, 보호될 디바이스를 보호하는 과전압 보호기를 작동하는데 사용된다. 각각의 스트링은 저항기를 가지고, 스트링들 중 적어도 하나는 스트링의 저항기에 직렬로 접속되는 스위칭 소자를 포함한다. 방법은 과전압을 검출하기 위해 제공된다. 과전압은 전기 전압이고, 예를 들어, 제1 단자와 제2 단자 사이에 인가된다. 과전압은 이 경우에 특히 과전압 보호기에 의해 보호될 디바이스가 과전압으로 인해 손상될 수 있을 것이다. 과전압은, 예를 들어, 펄스 전류 및/또는 유도 효과로 인해 발생한다. 대안적으로 또는 이와 조합하여, 과전압은 낙뢰로 인해 발생한다. 과전압은, 예를 들어, 외부 디바이스, 센서에 의해, 또는 본질적으로 과전압 보호기 그 자체에 의해 검출된다. 과전압의 검출은 정성적으로 또는 정량적으로 적합하게 일어난다. 과전압이 검출된 후, 스위칭 소자는 일정 기간 동안 닫힌다. 적합하게, 스위칭 소자는 실질적으로 과전압의 검출 직후 또는 검출시 닫힌다.

따라서, 과전압이 발생했을 때, 전기 전류는 적어도 부분적으로 과전압 보호기로, 즉 스트링들로 방향을 바꾼다. 저항기들의 병렬 접속으로 인해, 과전압 보호기의 전기 저항이 감소된다. 특히 현재 인가된 과전압에 따라 결정되는 기간이 경과한 후, 스위칭 소자가 열리고, 이것은 과전압 보호기의 전기 저항 증가를 이끈다. 과전압 보호기가 스위칭 소자들을 구비한 다수의 스트링들을 갖는다면, 방법은 이것들이 연속적으로 열리도록 제공하고, 과전압이 검출될 때 모든 스위칭 소자들은 편리하게도 처음에 닫혀진다. 적합하게, 개별 스위칭 소자들의 작동 사이에 일정 기간이 있어서, 과전압 보호기의 전기 저항은 연속적으로 증가된다.

과전압 보호기에 병렬로 접속되는 디바이스가 과전압 보호기에 의해 펄스 전류 및/또는 과전압의 상류에 있다면, 디바이스를 가로질러 발생하는 전기 전압은 제한된다. 기간이 경과한 후, 흐르는 전기 전류는 과전압 보호기의 전기 저항으로 인해 감소된다. 이제, 스위칭 소자가 작동될 때, 전기 저항 및 결과적으로 전기 전압은 다시 증가한다. 이것은 전기 전류 흐름의 추가적인 현저한 감소를 유발한다. 따라서, 전기 저항을 증가시킴으로써 전기 전류 흐름은 연속적으로 방지되고, 인가된 최대 전압은 감소된다. 커패시터 및 추가 저항기가 스위칭 소자에 병렬로 접속된다면, 임의의 잔류하는 전기 전류 흐름은 스위칭 소자의 작동 후 이런 직렬 접속에 의해 흡수되고 제로로 된다.

개별 구성요소들이 제1, 제2, 제3 등의 구성요소로 지칭된다면, 이것은 특히 특정 구성요소를 지정하는 데만 사용된다. 특히, 이것은 특정 개수의 구성 요소들의 존재를 의미하지 않는다. 과전압 보호기 및/또는 회로와 관련하여 언급된 장점들 및 개선들은 또한 용도 및 방법에 유사하게 적용될 수 있고 그 반대도 마찬가지이다.

본 발명의 예시적 실시예는 도면들을 이용해 이하 더 상세히 설명될 것이다.

도 1은 보호될 디바이스 및 과전압 보호기를 갖는 개략적으로 간략화된 회로를 도시한다.
도 2는 과전압 보호기의 회로도를 도시한다.
도 3은 과전압 보호기를 작동하기 위한 방법을 도시한다.

서로 대응하는 부분들은 모든 도면들에서 동일한 도면 부호들을 갖는다.

도 1은 전기 라인(6)으로 삽입되는, 보호될 디바이스(4)를 갖는 개략적으로 간략화된 회로(2)를 도시한다. 전기 라인(6)은, 이동 무선 트랜스폰더인, 보호될 디바이스(4)와 전기적으로 접촉된다. 또한, 회로(2)는, 보호될 디바이스(4)와 병렬로 접속되는 과전압 보호기(8)를 포함한다. 보호될 디바이스(4) 및 과전압 보호기(8)는 하우징(10) 내에 배치된다.

과전압 보호기(8)는 직접 전기 라인(6)과 전기적으로 접촉되는 제1 단자(12) 및 제2 단자(14)를 가지고, 여기서 보호될 디바이스(4)는 2 개의 단자들(12, 14) 사이에 위치된다. 게다가, 과전압 보호기(8)는 검출 회로(16)를 가지고, 이 검출 회로에 의해, 예를 들어, 낙뢰로 인해 2 개의 단자들(12, 14) 사이에 인가되는 과전압이 검출될 수 있다. 게다가, 과전압 보호기(8)는 타이머(18) 및 시프트 레지스터(20)를 포함한다. 타이머(18)는 NE555 구성요소이다. 게다가, 과전압 보호기(8)는, 서로 병렬로 접속되고 각각의 경우에 제1 단자(12) 및 제2 단자(14)와 전기적으로 접촉되는 다수의 스트링들(22)을 갖는다. 따라서, 스트링들(22)은 보호될 디바이스(4)에 병렬로 접속된다.

발생하는 경우, 제1 단자(12)와 제2 단자(14) 사이에 인가된 과전압은 검출 회로(16)에 의해 검출된다. 결과적으로, NE555 구성요소인, 타이머(18)가 구동된다. 시프트 레지스터(20)는 그것에 의해 구동되어 따라서 타이머(18)에 의해 임의의 클록들을 공급받는다. 스트링들(22)은 시프트 레지스터(20)에 의해 제어된다. 과전압 보호기(8)는 아날로그 기술을 기반으로 한다. 환언하면, 스트링들(22) 및 타이머(18) 뿐만 아니라 시프트 레지스터(20) 및 검출 회로(16)가 아날로그 구성요소들로서 설계되고 따라서 아날로그 구성요소들로 구성된다.

도 2는 스트링들(22)을 갖는 과전압 보호기(8)의 비교적 상세한 회로도를 도시한다. 과전압 보호기(8)는, 서로 병렬로 접속되고 제1 단자(12)로 안내되는 제1 스트링(22a), 제2 스트링(22b), 제3 스트링(22c), 제4 스트링(22d) 및 제5 스트링(22e) 및 제2 단자(14)가 또한 접속되는 접지부(24)를 갖는다. 따라서, 제1 단자(12)와 제2 단자(16) 사이의 스트링들(22)은 서로 병렬로 접속된다. 스트링들(22)은 구조적으로 동일하고 각각은 저항기(26) 및 IGBT 형태의 스위칭 소자(28)를 갖는다. 요약하면, 각각의 스트링(22)은 각각의 경우에 스위칭 소자들(28) 중 하나를 갖는다. 각각의 스트링(22)의 저항기(26) 및 스위칭 소자(28)는 서로 직렬로 접속된다. 개별 스트링들(22a, 22b, 22c, 22d, 22e)의 옴 저항은 정수 배수만큼 적어도 부분적으로 증가된다. 제1 스트링(22a)의 저항기(26)의 옴 저항은 20 Ω이고, 제2 스트링(22b)의 저항기(26)의 옴 저항은 40 Ω이고, 제3 스트링(22c)의 저항기(26)의 옴 저항은 80 Ω이고, 제4 및 제5 스트링들(22d, 22e)의 저항기(26)의 옴 저항은 각각의 경우에 160 Ω이다.

추가 저항기(30) 및 커패시터 형태의 커패시턴스(32)의 직렬 접속은 제5 스트링(22e)의 스위칭 소자(28)에 병렬로 접속된다. 이 경우에, 커패시터(32)는 제2 단자(14)의 퍼텐셜에, 따라서, 접지부(24)에 접속된다. 커패시터(32) 그 자체는 부가 저항기(34)에 의해 브릿지되고, 이 저항기는 따라서 커패시터(32)에 병렬로 접속된다. 추가 저항기(30)의 옴 저항은 제5 스트링(22e)의 저항기(26)의 옴 저항과 동일하고 160 Ω이다. 부가 저항기(34)의 옴 저항은, 예를 들어, 1 ㏁이다.

각각의 스위칭 소자(28)는 제어 입력부(36)를 가지고, 이 제어 입력부에 의해 각각의 스위칭 소자(28)의 스위칭 상태가 조절될 수 있다. 스위칭 소자(28)는 전기적으로 비전도성 상태이도록 제어 입력부(36)에 의해 조절된다면, 단지 이 스트링(22)을 가로지르는 전류 흐름은 방지된다. 과전압 보호기(8)는 제1 OR 논리 스위치(40), 제2 OR 논리 스위치(42), 제3 OR 논리 스위치(44), 제4 OR 논리 스위치(46), 및 제5 OR 논리 스위치(48)를 가지고, 각각은 OR 게이트이다. 제1 스트링(22a)의 스위칭 소자(28)의 제어 입력부(36)는 제1 OR 논리 스위치(40)의 출력부(50)에 접속된다. 제2 스트링(22b)의 스위칭 소자(28)의 제어 입력부(36)는 제2 OR 논리 스위치(42)의 출력부(50)에 접속된다. 제3 스트링(22c)의 스위칭 소자(28)의 제어 입력부(36)는 제3 OR 논리 스위치(44)의 출력부(50)에 접속된다. 제4 스트링(22d)의 스위칭 소자(28)의 제어 입력부(36)는 제4 OR 논리 스위치(46)의 출력부(50)에 접속된다. 제5 스트링(22e)의 스위칭 소자(28)의 제어 입력부(36)는 제5 OR 논리 스위치(48)의 출력부(50)에 접속된다.

제1 OR 논리 스위치(40)의 출력부(50)는 제2 OR 논리 스위치(42)의 제3 입력부(52)에 접속된다. 제2 OR 논리 스위치(42)의 출력부(50)는 제3 OR 논리 스위치(44)의 제3 입력부(52)에 접속되고, 그것의 출력부(50)는 제4 OR 논리 스위치(46)의 제3 입력부(52)에 접속된다. 제4 OR 논리 스위치(46)의 출력부(50)는 제5 OR 논리 스위치(48)의 제3 입력부(52)에 접속된다. 따라서, OR 논리 스위치들(42, 44, 46, 48)의 제3 입력부들(52)은 또한 각각 스위칭 소자들(28) 중 하나의 제어 입력부(36)와 접촉된다. 각각의 OR 논리 스위치들(40, 42, 44, 46, 48)은 또한 구동 회로로서 기능하는 검출 회로(16)를 통하여 제1 단자(12)에 접속되는 제1 입력부(54)를 갖는다. 또한, 각각의 OR 논리 스위치들(40, 42, 44, 46, 48)은 제2 입력부(56)를 가지고, 이것은 각각의 경우에 시프트 레지스터(20)의 출력부(58)에 접속된다. 따라서, 제1 OR 논리 스위치(40)의 제2 입력부(56)는 시프트 레지스터(20)의 제1 출력부(58a)에 접속되고, 제2 OR 논리 스위치(42)의 제2 입력부(52)는 시프트 레지스터(20)의 제2 출력부(58b)에 접속되고, 제3 OR 논리 스위치(44)의 제2 입력부(52)는 시프트 레지스터(20)의 제3 출력부(58c)에 접속되고, 제4 OR 논리 스위치(46)의 제2 입력부(52)는 시프트 레지스터(20)의 제4 출력부(58d)에 접속되고, 제5 OR 논리 스위치(48)의 제2 입력부(52)는 시프트 레지스터(20)의 제5 출력부(58e)에 접속된다.

OR 논리 스위치들(40, 42, 44, 46, 48)은 구조적으로 동일하고, 제1 OR 논리 스위치(40)의 제3 입력부(52)는 도시되지 않고 접지부(24)로 안내된다. 입력부들(52, 54, 56) 중 적어도 하나에 레벨이 존재할 때 OR 논리 스위치들(40, 42, 44, 46, 48) 의 각각의 출력부(50)에 레벨이 존재한다.

게다가, 시프트 레지스터(20)는 시작 출력부(60)와 최종 출력부(62)를 갖는다. 시프트 레지스터(20)의 시작 출력부(60)는 자유롭고 따라서 어떠한 추가 전기 또는 전자 구성요소와 전기적으로 접촉되지 않는다. 시프트 레지스터(20)의 최종 출력부(62)는 제1 다이오드(64)를 통하여 시프트 레지스터(20)의 리셋 입력부(66)에 접속된다. 이 경우에, 최종 출력부(62)로부터 리셋 입력부(66)까지 전류 흐름만 다이오드(64)에 의해 가능하게 된다. 시프트 레지스터(20)가 활성화된다면, 시작 출력부(60)가 처음에 구동된다. 이 다음에, 제1 출력부(58a), 제2 출력부(58b), 제3 출력부(58c), 제4 출력부(58d), 제5 출력부(58e), 그 후에 최종 출력부(62)가 구동되고, 시프트 레지스터(20)의 시간 입력부(68)에 적용된 구동 신호에 따라 구동이 발생한다. 따라서, 시작 출력부(60)는 채널(Q0)에 대응하고, 제1 출력부(58a)는 채널(Q1)에 대응하고, 제2 출력부(58b)는 채널(Q2)에 대응하고 계속해서 최대 최종 출력부(62)는 채널(Q6)에 대응한다.

시프트 레지스터(20)의 리셋 입력부(66)는 제2 커패시터(70)를 통하여 전압 공급원(72)에 접속되고, 이 전압 공급원에 의해 15 볼트의 DC 전압이 제공된다. 또한, 리셋 입력부(66)는 제2 저항기(74)를 통하여 접지부(24)로 안내된다. 제2 저항기(74)는 제2 다이오드(76)에 병렬로 접속되고, 이 다이오드에 의해 접지부(24)로부터 리셋 입력부(66)로 전류 흐름이 가능하게 된다.

타이머(18)는 단안정 멀티바이브레이터로서 접속된다. 따라서, 타이머(18)의 GND 단자(78)는 접지부(24)로 안내되고 타이머(18)의 공급 전압 단자(80)는 전압 공급원(72)으로 안내된다. 타이머(18)의 제어 단자(82)는 제3 커패시터(84)를 통하여 접지부(24)로 안내된다. 타이머(18)의 방전 단자(86)는 타이머(18)의 임계 단자(88)에 접속되고 제4 커패시터(90)를 통하여 접지부(24)에 접속된다. 방전 단자(86) 및 임계 단자(88)는 또한 제3 저항기(92)에 의해 전압 공급 전원(72)에 접속된다. 타이머(18)의 트리거 단자(94)는 검출 회로(16)의 전압 분할기(96)에 의하여 제1 단자(12) 및 제2 단자(16)의 전기 퍼텐셜과 전기적으로 접촉된다. 이 목적으로, 트리거 단자(94)는 제4 저항기(98)에 의해 제1 단자(12)에 접속되고 제5 저항기(100)에 의해 접지부(24)에 접속된다.

타이머(40)의 시간 출력부(102)는 제3 다이오드(104)에 의해 트리거 단자(94)에 접속되고, 시간 출력부(102)로부터 트리거 단자(94)까지 전류 흐름이 가능하게 된다. 시간 출력부(102)는, 제1 OR 논리 스위치(40)와 구조적으로 동일한, 추가 OR 논리 스위치(108)의 제2 입력부(106)에 더 접속된다. 추가 OR 논리 스위치(108)의 제1 입력부(110)는 제1 OR 논리 스위치(40)의 제1 입력부(54)에 접속되고, 제2 OR 논리 스위치(42)의 제1 입력부(54)에 접속되고, 제3 OR 논리 스위치(44)의 제1 입력부(54)에 접속되고, 제4 OR 논리 스위치(46)의 제1 입력부(54)에 접속되고, 제5 OR 논리 스위치(48)의 제1 입력부(54)에 접속된다. 추가 OR 논리 스위치(108)의 출력부(112)는 시프트 레지스터(20)의 시간 입력부(68)에 접속된다. 더욱이, 타이머(18)는 리셋 입력부(114)를 가지고, 제5 스트링(22e)의 스위칭 소자(28)가 전기적으로 비전도성 상태에 있다면 타이머(18)가 리셋되도록 상기 리셋 입력부는 제5 스트링(22e)의 스위칭 소자(28)의 제어 입력부(36)에 접속된다.

검출 회로(16)는, 제1 단자(12)와 접지부(24) 사이에 직렬로 접속된, 제5 커패시터(118) 및 제6 커패시터(120)를 가지는 용량성 전압 분할기(116)를 갖는다. 제4 다이오드(122)는 제5 커패시터(118)와 제6 커패시터(120) 사이에 직렬로 배열되고, 제5 커패시터(118)는 제6 저항기(124)에 의해 브릿지되고 제6 커패시터(120)는 제7 저항기(126)에 의해 브릿지된다. 더욱이, 제6 커패시터(120)는 제5 다이오드(128)에 의해 브릿지되고 제6 다이오드(130)에 의해 전압 공급원(72)에 접속된다. 제4 다이오드(122)와 제6 커패시터(120) 사이에 탭이 있고, 탭은 제1, 제2, 제3, 제4 및 제5 OR 논리 스위치(40, 42, 44, 46, 48)의 제1 입력부들(54) 및 추가 논리 스위치(108)의 제2 입력부(110)에 의해 접촉된다.

과전압이 2 개의 단자들(12, 14)에 존재한다면, 제6 커패시터(120)를 가로질러 강하하는 전기 전압은 소정 한계를 초과하여서, 제1, 제2, 제3, 제4 및 제5 OR 논리 스위치들(40, 42, 44, 46, 48)이 구동되는데, 이런 이유로 스위칭 소자들(28)은 전기 전도성 상태로 이동된다. 이 경우에, OR 논리 스위치들(40, 42, 44, 46, 48, 108)에서 인가된 최대 전기 전압은 제5 및 제6 다이오드들(128, 130)에 의해 조절된다. 제5 및 제6 커패시터들(118, 120)은 제6 저항기(124) 및 제7 저항기(126)에 의해 방전된다. 제4 다이오드(122)는, 제5 커패시터(118)가 단지 제6 저항기(126)를 통하여 방전될 수 있도록 보장한다.

과전압 보호기(8)를 작동하기 위한 방법(132)이 도 3에 도시된다. 제1 단계(134)에서, 과전압이 검출된다. 이것은, 즉 제6 커패시터(120)를 가로질러 전기 전압이 미리 정해진 한계를 초과할 때 검출 회로(16)에 의해 수행된다. 제2 단계(136)에서, 모든 스위칭 소자들(28)은 닫혀져서, 제2 단자(14)가 제1 단자(12)와 접지부(24) 사이에 있는 전압이 감소된다. 환언하면, 스트링들(22)을 가로질러 전류 흐름이 가능하다. 정해진 전압이 제6 커패시터(120)를 가로질러 인가되자마자 제1, 제2, 제3, 제4 및 제5 OR 논리 스위치들(40, 42, 44, 46, 48)에 의해 스위칭 소자들(28)이 닫혀진다. 또한, 과전압으로 인해 전압 분할기(96)를 가로질러 전기 전압이 증가되고, 이 전기 전압은 타이머(18)의 트리거 단자(94)에 인가된다. 또한, 추가 OR 논리 스위치(108)를 통하여 시프트 레지스터(20)로 신호가 인가되어서, 이제 시작 출력부(60)는 더이상 구동되지 않고 오히려 제1 출력부(58a)가 구동된다. 결과적으로, 제6 커패시터(120) 위에서 강하하는 전기 전압이 지정된 한계 아래로 떨어질지라도, 제1 OR 논리 스위치(40)의 구동으로 인해 스위칭 소자들(28) 및 각각의 선행하는 OR 논리 스위치(40, 42, 44, 46, 48)의 출력부들(50)에 대한 제3 입력부들(52)의 접속은 닫힌 상태로 유지된다.

타이머(18)의 트리거 단자(94)에 인가된 전기 전압이 동작 전압의 1/3 로 떨어지자마자, 펄스가 제3 단계(138)에서 시간 출력부(102)를 통하여 출력되고 추가 OR 논리 스위치(68)로 공급된다. 결과적으로, 시프트 레지스터(20)의 제2 출력부(58b)가 이제 구동되고 제1 스트링(22a)의 스위칭 소자(28)가 열린다. 따라서, 스트링들(22) 중 단지 4 개만 여전히 전기 전도성이고 과전압 보호기(8)의 저항은 증가된다. 특히, 제2 작업 단계(136)의 초반과 제3 작업 단계(138)의 시작 사이의 기간은 특정 기간을 규정한다.

제5 출력부(58e)가 구동될 때까지 제3 단계(138)는 반복된다. 이 다음에, 제4 단계(140)가 실행되고 시프트 레지스터(20)의 최종 출력부(62)가 구동된다. 결과적으로, 시프트 레지스터(20)의 리셋 입력부(66)가 구동되고 시작 출력부(60)가 다시 구동된다. 또한, 제5 스트링(22e)의 스위칭 소자(28)는 열림 상태로 시프트되어서, 타이머(18)는 또한 리셋 입력부(114)를 통하여 원 상태로 시프트된다. 제1 단자(12)와 제2 단자(14) 사이에 잔류하는 전기 전압은 추가 저항기(30)와 커패시터(32) 및 제5 스트링(22e)의 저항기(26)를 통하여 감소된다. 이 후에 커패시터(32)가 방전되도록 부가 저항기(34)에 의해 보장된다.

요약하면, 비교적 빈번하게 발생하는 과전압이 마모 없이 신뢰성있게 차단되도록 과전압 보호기(8)에 의해 보장되는데, 과전압 보호기(8)의 최대 동작 시간은 비교적 길다. 보호될 디바이스(4)에서 전기 과전압이 발생한다면, 스트링들(22)이 활성화되고 따라서 전기적으로 전도성이도록 스위칭된다. 결과적으로, 보호될 디바이스(4)로 인가된 과전압은 병렬 스트링들(22)로 인해 제한된다. 게다가, 타이머(18)와 시프트 레지스터(20)가 활성화된다. 최대 과전압은 흐르는 전기 전류 및 스트링들(22)의 옴 저항에 의존한다. 따라서, 보호될 디바이스(4)를 손상시키지 않으면서 서지 전류가 안전하게 전환될 수 있다. 전기 전류가 감소할 때, 이것은 검출 회로(16) 및 타이머(18)에 의해 검출되고 신호는 시프트 레지스터(20)로 공급된다. 결과적으로, 과전압 보호기(8)의 저항 값은 증가되는데, 이것은 제1 단자(12)와 제2 단자(14) 사이에 새로운 전기 전압 증가를 유발한다. 이 후, 전기 전류는 다시 감소한다. 이 과정은 전기 저항기(26), 추가 저항기(30) 및 커패시터(32)의 직렬 접속으로 인해 전류가 제로로 될 때까지 반복된다. 전기 에너지는 주로 저항기들(26) 및 추가 저항기(30)로 인해 흡수되기 때문에, 비교적 소형의 커패시터(32)도 충분하다.

제1, 제2, 제3, 제4 및 제5 OR 논리 스위치들(40, 42, 44, 46, 48)과 검출 회로(16)의 상호 접속으로 인해, 스위칭 소자들(28)의 비교적 빠른 스위칭이 가능하게 되어서, 심지어 과도 과전압도 비교적 안전하게 차단될 수 있다. 제5 스트링(22e)의 스위칭 소자(28)와 타이머(18)의 리셋 입력부(114)의 상호 접속으로 인해, 과전압이 존재할 때 타이머(18)가 단지 활성이도록 보장된다. 이 경우에, 전압 분할기(96)는 전기 전압을 타이머(18)의 트리거 출력부(94)에 전달하는데 사용된다. 트리거 출력부(94)에서 전기 전압이 동작 전압의 1/3 로 강하되자마자, 타이머(18)는 펄스를 시간 출력부(102)와 따라서 시프트 레지스터(20)에 제공한다. 심지어 약한 유도 부하로도 시프트 레지스터(20)를 안전하게 통과할 수 있도록 보장하기 위해서, 강제 펄스 회로가 구현된다. 최소 펄스 폭은 제3 저항기(92) 및 제4 커패시터(90)에 의해 미리 정해진다. 타이머(18)의 방전 단자(86)는 시간 출력부(102)에 내부로 접속된 트랜지스터의 콜렉터이다. 따라서, 이것은 출력부가 높아서 레벨을 가질 때 차단하고, 출력부가 낮을 때 전도하는데, 이런 이유로 시간 출력부(102)가 높을 때 제4 커패시터(90)는 제3 저항기(92)를 통하여 충전된다. 이것은 임계 출력부(88)에서 전기 전압이 전기 동작 전압의 2/3 미만으로 되기만 하면 일어난다. 트리거 출력부(94)에서 전기 전압이 동작 전압의 1/3 미만으로 떨어졌을 때 새로운 인터벌이 단지 시작할 수 있기 때문에, 시간 출력부(출력부)(102)는 제3 다이오드(104)를 통하여 트리거 출력부(94)로 피드백된다.

검출 회로(16)는 제5 커패시터(118), 제6 커패시터(120), 제4 다이오드(122)와 제6 및 제7 저항기들(124, 126)을 포함한다. 이 경우에, 제5 및 제6 커패시터들(118, 120)은 용량성 전압 분할기(116)를 형성한다. 제6 커패시터(120)를 가로지르는 전기 전압은 제1, 제2, 제3, 제4 및 제5 OR 논리 스위치들(40, 42, 44, 46, 48) 뿐만 아니라 추가 OR 논리 스위치(108)로 직접 전달된다. 이 전기 전압이 소정의 트리거 값을 초과하자마자, 모든 스트링들(22)은 전기 전도성 상태로 시프트된다. OR 논리 스위치들(40, 42, 44, 46, 48, 108)의 손상을 막도록, 최대 전기 전압은 제5 및 제6 다이오드들(128, 130)에 의해 제한된다. 제6 및 제7 저항기(124, 126)에 의해, 제5 및 제6 커패시터들(118, 120)이 안전하게 방전되도록 보장된다. 이 경우에, 제4 다이오드(122)에 의해 제6 커패시터(120)가 제5 커패시터(118)를 통하여 방전할 수 없도록 보장한다. 이것은 단지 제7 저항기(126)에 의해서만 발생할 수 있는데, 이런 이유로 스트링들(22)의 연장된 온 타임(on-time)이 실현된다. 결과적으로, 심지어 비교적 짧게 인가된 과전압들로도, 과전압 보호기(8)가 의도된 대로 작동하고 또한 타이머(18), 시프트 레지스터(20), 및/또는 OR 논리 스위치들(40, 42, 44, 46, 48, 108)이 소정의 지연 시간을 갖는다면 특히 방법(132)이 실행되도록 보장한다.

본 발명은 전술한 예시적 실시예에 제한되지 않는다. 오히려, 본 발명의 다른 변형예들이 또한 본 발명의 주제를 벗어나지 않으면서 당업자에 의해 유도될 수 있다. 특히, 추가로 예시적 실시예와 관련하여 기술된 모든 개별적인 특징들은 또한, 본 발명의 주제를 벗어나지 않으면서 다른 방식으로 서로 조합될 수 있다.

2 회로
4 보호될 디바이스
6 전기 라인
8 과전압 보호기
10 하우징
12 제1 단자
14 제2 단자
16 검출 회로
18 타이머
20 시프트 레지스터
22 스트링
22a 제1 스트링
22b 제2 스트링
22c 제3 스트링
22d 제4 스트링
22e 제5 스트링
24 접지부
26 저항기
28 스위칭 소자
30 추가 저항기
32 커패시터
34 부가 저항기
36 제어 입력부
40 제1 OR 논리 스위치
42 제2 OR 논리 스위치
44 제3 OR 논리 스위치
46 제4 OR 논리 스위치
48 제5 OR 논리 스위치
50 OR 논리 스위치의 출력부
52 OR 논리 스위치의 제3 입력부
54 OR 논리 스위치의 제1 입력부
56 OR 논리 스위치의 제2 입력부
58 시프트 레지스터의 출력부
58a 시프트 레지스터의 제1 출력부
58b 시프트 레지스터의 제2 출력부
58c 시프트 레지스터의 제3 출력부
58d 시프트 레지스터의 제4 출력부
58e 시프트 레지스터의 제5 출력부
60 시작 출력부
62 최종 출력부
64 제1 다이오드
66 리셋 입력부 of the 시프트 레지스터
68 시간 입력부 of the 시프트 레지스터
70 제2 커패시터
72 전압 공급원
74 제2 저항기
76 제2 다이오드
78 GND 단자
80 공급 전압 단자
82 제어 단자
84 제3 커패시터
86 방전 단자
88 임계 단자
90 제4 커패시터
92 제3 저항기
94 트리거 단자
96 전압 분할기
98 제4 저항기
100 제5 저항기
102 시간 출력부
104 제3 다이오드
106 추가 OR 논리 스위치의 제2 입력부
108 추가 OR 논리 스위치
110 추가 OR 논리 스위치의 제1 입력부
112 추가 OR 논리 스위치의 출력부
114 리셋 입력부
116 용량성 전압 분할기
118 제5 커패시터
120 제6 커패시터
122 제4 다이오드
124 제6 저항기
126 제7 저항기
128 제5 다이오드
130 제6 다이오드
132 방법
134 제1 단계
136 제2 단계
138 제3 단계
140 제4 단계

Claims

보호될 디바이스(4)를 보호하기 위한 과전압 보호기(8)로서,
제1 단자(12) 및 제2 단자(14)를 포함하며,
상기 제1 단자(12)와 상기 제2 단자(14) 사이에 다수의 스트링들(22)이 서로 병렬로 접속되고, 각각의 스트링(22)은 저항기(26)를 가지고, 상기 스트링들(22) 중 적어도 하나는 상기 스트링(22)의 저항기(26)에 직렬로 접속되는 스위칭 소자(28)를 포함하는,
과전압 보호기.
제1 항에 있어서,
각각의 스트링(22)은 이런 종류의 스위칭 소자(28)를 가지고, 상기 스트링들(22)은 특히 회로에 관해서는 동일한 것을 특징으로 하는,
과전압 보호기.
제2 항에 있어서,
각각의 스위칭 소자(28)는 제어 입력부(36)를 가지며, 스위칭 소자들(28) 각각의 제어 입력부(36)는 OR 논리 스위치(40, 42, 44, 46, 48)의 출력부(50)에 접속되고, 각각의 OR 논리 스위치(40, 42, 44, 46, 48)의 제1 입력부(54)는 상기 제1 단자(12)에 접속되고, 상기 제1 입력부(54)는, 특히 과전압이 상기 제1 단자(12)와 상기 제2 단자(14) 사이에 인가될 때 레벨을 가지는 것을 특징으로 하는,
과전압 보호기.
제3 항에 있어서,
각각의 OR 논리 스위치(40, 42, 44, 46, 48)의 제2 입력부(56)는 시프트 레지스터(20)의 출력부(58)에 접속되는 것을 특징으로 하는,
과전압 보호기.
제4 항에 있어서,
상기 시프트 레지스터(20)의 시작 출력부(60)는 자유로운 것을 특징으로 하는,
과전압 보호기.
제4 항 또는 제5 항에 있어서,
상기 시프트 레지스터(20)의 리셋 입력부(66)는 상기 시프트 레지스터(20)의 최종 출력부(62) 및/또는 전압 공급원(72)에 접속되는 것을 특징으로 하는,
과전압 보호기.
제3 항 내지 제6 항 중 어느 한 항에 있어서,
각각의 OR 논리 스위치(40, 42, 44, 46, 48)의 제1 입력부(54)는 추가 OR 논리 스위치(108)의 제1 입력부(110)에 접속되고, 타이머(18)의 시간 출력부(102)는 상기 추가 OR 논리 스위치(108)의 제2 입력부(106)에 접속되고, 상기 추가 OR 논리 스위치(108)의 출력부(112)는 상기 시프트 레지스터(42)의 시간 입력부(68)에 접속되는 것을 특징으로 하는,
과전압 보호기.
제3 항 내지 제7 항 중 어느 한 항에 있어서,
상기 OR 논리 스위치들(40, 42, 44, 46, 48) 중 적어도 하나의 제3 입력부(52)는 상기 OR 논리 스위치들(40, 42, 44, 46, 48) 중 다른 하나의 출력부(50)에 접속되는 것을 특징으로 하는,
과전압 보호기.
제1 항 내지 제8 항 중 어느 한 항에 따른 과전압 보호기(8)가 병렬로 접속되는, 보호될 디바이스(4), 특히 이동 무선 트랜스폰더를 가지는 회로(2).
과전압 및/또는 펄스 전류에 대해 보호될 디바이스(4)를 보호하기 위한 제1 항 내지 제8 항 중 어느 한 항에 따른 과전압 보호기(8)의 용도.
제1 항 내지 제8 항 중 어느 한 항에 따른 과전압 보호기(8)를 작동하기 위한 방법(132)으로서,
상기 방법(132)에서,
- 과전압이 검출되고,
- 상기 스위칭 소자(28)가 일정 기간 동안 폐쇄되는,
과전압 보호기를 작동하기 위한 방법.