TWI839009B - 半導體裝置 - Google Patents
半導體裝置 Download PDFInfo
- Publication number
- TWI839009B TWI839009B TW111146784A TW111146784A TWI839009B TW I839009 B TWI839009 B TW I839009B TW 111146784 A TW111146784 A TW 111146784A TW 111146784 A TW111146784 A TW 111146784A TW I839009 B TWI839009 B TW I839009B
- Authority
- TW
- Taiwan
- Prior art keywords
- conductive portion
- doped region
- region
- conductive
- substrate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 169
- 239000000758 substrate Substances 0.000 claims abstract description 79
- 239000010410 layer Substances 0.000 description 151
- 239000000463 material Substances 0.000 description 30
- 229920002120 photoresistant polymer Polymers 0.000 description 18
- 239000011229 interlayer Substances 0.000 description 16
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 238000000034 method Methods 0.000 description 12
- 101001121408 Homo sapiens L-amino-acid oxidase Proteins 0.000 description 11
- 102100026388 L-amino-acid oxidase Human genes 0.000 description 11
- 239000000956 alloy Substances 0.000 description 9
- 229910045601 alloy Inorganic materials 0.000 description 9
- 239000004020 conductor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 101100012902 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) FIG2 gene Proteins 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 150000002739 metals Chemical class 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 101100233916 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) KAR5 gene Proteins 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000003139 buffering effect Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 101000827703 Homo sapiens Polyphosphoinositide phosphatase Proteins 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 3
- 102100023591 Polyphosphoinositide phosphatase Human genes 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 229920000728 polyester Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Abstract
一種半導體裝置，其包括基板、第一導電層、第一絕緣層、閘極結構、半導體層以及第二絕緣層。第一導電層設置於基板上。第一絕緣層設置於第一導電層上。閘極結構設置於第一絕緣層之上。半導體層設置於第一絕緣層與閘極結構之間。半導體層包括通道區、第一重摻雜區、第二重摻雜區以及至少一輕摻雜區。通道區重疊於閘極結構。第一重摻雜區與第二重摻雜區分別位於通道區的兩側。至少一輕摻雜區位於第一重摻雜區與通道區之間或第二重摻雜區與通道區之間，以在通道區的兩側形成不對稱的摻雜結構。第二絕緣層設置於半導體層與閘極結構之間。
Description
本發明是有關於一種裝置，且特別是有關於一種半導體裝置。
半導體裝置，例如薄膜電晶體，被廣泛地應用於電子產品中以作為電流開關的控制。在電子產品越趨輕薄短小的需求下，如何使半導體裝置在小體積或小尺寸的情況下，可滿足高電流或高電壓應用是目前需改善的問題。
本發明提供一種半導體裝置，其體積小且具有提升的載子遷移率及耐受力。
本發明的半導體裝置包括基板、閘極結構、半導體層以及第二絕緣層。閘極結構設置於基板之上。半導體層設置於基板與閘極結構之間。半導體層包括通道區、第一重摻雜區、第二重摻雜區以及至少一輕摻雜區。通道區在基板的法線方向上重疊於閘極結構。第一重摻雜區與第二重摻雜區分別位於通道區的兩
側。至少一輕摻雜區位於第一重摻雜區與通道區之間或第二重摻雜區與通道區之間，以在通道區的兩側形成不對稱的摻雜結構。第二絕緣層設置於半導體層上，且位於半導體層與閘極結構之間。
本發明的半導體裝置包括基板、半導體層、閘極結構以及絕緣層。半導體層設置於基板上，其包括通道區。通道區包括第一未摻雜區、第二未摻雜區以及通道摻雜區。通道摻雜區位於第一未摻雜區與第二未摻雜區之間。閘極結構設置於半導體層之上。閘極結構包括第一導電部分、第二導電部分以及第三導電部分。第一導電部分在基板的法線方向上重疊於第一未摻雜區。第二導電部分在基板的法線方向上重疊於第二未摻雜區。第三導電部分設置於第一導電部分與第二導電部分上且在基板的法線方向上部分重疊於通道摻雜區。第一導電部分與第二導電部分彼此分離，第三導電部分電性連接第一導電部分與第二導電部分。絕緣層設置於半導體層上，且位於半導體層與閘極結構之間。
基於上述，本發明的半導體裝置在通道區兩側具不對稱的摻雜結構，相較於具有相同體積的半導體裝置，可增加靠近汲極的第二輕摻雜區的寬度，而使汲極端有較多的緩衝，以減少高電場作用下導致半導體裝置可能的損壞，進而使半導體裝置具有提升的載子遷移率及耐受力。
10,10a,10b,20,30,40,50,60:半導體裝置
100:基板
110:第一導電層
112:第四導電部分
114:第五導電部分
120:第一絕緣層
130:半導體層
140:第二絕緣層
152:第一導電部分
152’:初始第一導電部分
152a,154a:內側壁
152b,154b:外側壁
152c,154c:頂面
154:第二導電部分
154’:初始第二導電部分
156:導電延伸部分
160:層間介電層
162:第三導電部分
162a,162b:側壁
A-A’,B-B’,C-C’,D-D’,E-E’,F-F’:剖線
CH:通道區
ch1:第一未摻雜區
ch2:第二未摻雜區
ch3:通道摻雜區
D:汲極
G:閘極結構
H1:第一重摻雜區
H2:第二重摻雜區
L1:第一輕摻雜區
L2:第二輕摻雜區
N:法線方向
PR:圖案化光阻
P1,P2:摻雜製程
S:源極
W1:第一寬度
W2:第二寬度
θ1、θ3:內夾角
θ2、θ4:外夾角
圖1是依照本發明的一實施例的一種半導體裝置的俯視示意圖。
圖2是沿圖1的剖線A-A’的一實施例的一種半導體裝置的剖視示意圖。
圖3是沿圖1的剖線A-A’的另一實施例的一種半導體裝置的剖視示意圖。
圖4是沿圖1的剖線A-A’的另一實施例的一種半導體裝置的剖視示意圖。
圖5是依照本發明的另一實施例的一種半導體裝置的俯視示意圖。
圖6是沿圖5的剖線B-B’的一實施例的一種半導體裝置的剖視示意圖。
圖7是依照本發明的另一實施例的一種半導體裝置的俯視示意圖。
圖8是沿圖7的剖線C-C’的一實施例的一種半導體裝置的剖視示意圖。
圖9是依照本發明的另一實施例的一種半導體裝置的俯視示意圖。
圖10是依照本發明的另一實施例的一種半導體裝置的俯視示意圖。
圖11是沿圖9或圖10的剖線D-D’的一實施例的一種半導體裝置的剖視示意圖。
圖12是依照本發明的另一實施例的一種半導體裝置的俯視示意圖。
圖13是沿圖12的剖線E-E’的一實施例的一種半導體裝置的剖視示意圖。
圖14是依照本發明的另一實施例的一種半導體裝置的俯視示意圖。
圖15是沿圖14的剖線F-F’的一實施例的一種半導體裝置的剖視示意圖。
圖16A至圖16D是依照本發明的一實施例的一種半導體裝置的製造流程的剖視示意圖。
圖17A至圖17C是依照本發明的一實施例的一種半導體裝置的製造流程的剖視示意圖。
圖1是依照本發明的一實施例的一種半導體裝置的俯視示意圖。圖2是沿圖1的剖線A-A’的一實施例的一種半導體裝置的剖視示意圖。圖3是沿圖1的剖線A-A’的另一實施例的一種半導體裝置的剖視示意圖。圖4是沿圖1的剖線A-A’的另一實施例的一種半導體裝置的剖視示意圖。
請參照圖1至圖2，半導體裝置10包括基板100、第一導電層110、第一絕緣層120、半導體層130、閘極結構G以及第二絕緣層140。在本實施例中，半導體裝置10還包括層間介電層
160、源極S以及汲極D。
基板100的材質可為玻璃、石英、有機聚合物或是不透光/反射材料(例如：導電材料、金屬、晶圓、陶瓷或其他可適用的材料)或是其他可適用的材料。若使用導電材料或金屬時，則在基板100上覆蓋一層絕緣層(未繪示)，以避免短路問題。在一些實施例中，基板100為軟性基板，且基板100的材料例如為聚乙烯對苯二甲酸酯(polyethylene terephthalate,PET)、聚二甲酸乙二醇酯(polyethylene naphthalate,PEN)、聚酯(polyester,PES)、聚甲基丙烯酸甲酯(polymethylmethacrylate,PMMA)、聚碳酸酯(polycarbonate,PC)、聚醯亞胺(polyimide,PI)或金屬軟板(Metal Foil)或其他可撓性材質。
第一導電層110設置於基板100上，第一絕緣層120設置於第一導電層110上。第一導電層110的材質可為金屬或合金，例如銅、鋁、銀、金、鉬、上述金屬的合金或其他合適的金屬或合金。
在一些實施例中，半導體裝置10還可包括緩衝層(未繪示)，其設置於基板100與第一導電層110之間。緩衝層的材質可以包括氮化矽、氧化矽、氮氧化矽或其他合適的材料或上述材料的堆疊層，本發明不以此為限。
半導體層130設置於第一絕緣層120上，第二絕緣層140設置於半導體層130上，閘極結構G設置於第二絕緣層140之上。也就是說，半導體層130設置於第一絕緣層120與閘極結構G之
間，第二絕緣層140設置於半導體層130與閘極結構G之間。第一絕緣層120與第二絕緣層140的材質可以包括氮化矽、氧化矽、氮氧化矽或其他合適的材料或上述材料的堆疊層，本發明不以此為限。
半導體層130包括通道區CH、第一重摻雜區H1、第二重摻雜區H2以及至少一輕摻雜區(例如第一輕摻雜區L1、第二輕摻雜區L2)。通道區CH在基板100的法線方向N上重疊於閘極結構G。第一重摻雜區H1與第二重摻雜區H2分別位於通道區CH的兩側。至少一輕摻雜區位於第一重摻雜區H1與通道區CH之間或第二重摻雜區H2與通道區CH之間，以在通道區CH的兩側形成不對稱的摻雜結構。在本文中，不對稱的摻雜結構意指半導體層130在通道區CH的兩側具有不同範圍或程度的摻雜。舉例來說，在本實施例中，如圖2所示，半導體層130在通道區CH的其中一側包括具有第一寬度W1的第一輕摻雜區L1，而半導體層130在通道區CH的另一側包括具有第二寬度W2的第二輕摻雜區L2，其中第一寬度W1小於第二寬度W2，也就是說，第一輕摻雜區L1與第二輕摻雜區L2不對稱。在其他實施例中，半導體層130在通道區CH的其中一側可以僅包括重摻雜區(例如第一重摻雜區H1)而不具有輕摻雜區，而半導體層130在通道區CH的另一側可包括輕摻雜區(例如第二輕摻雜區L2)及重摻雜區(例如第二重摻雜區H2)，以使通道區CH的兩側具不對稱的摻雜結構。
在本實施例中，半導體層130的材質可包括多晶矽。在
其它實施例中，半導體層130的材質也可以包括非晶矽、微晶矽、單晶矽、有機半導體材料、氧化物半導體材料(例如：銦鋅氧化物、銦鎵鋅氧化物或是其它合適的材料)或上述之組合，本發明不以此為限。
在一些實施例中，通道區CH包括第一未摻雜區ch1、第二未摻雜區ch2以及通道摻雜區ch3，通道摻雜區ch3位於第一未摻雜區ch1與第二未摻雜區ch2之間。
半導體層130的第一重摻雜區H1、第二重摻雜區H2、第一輕摻雜區L1、第二輕摻雜區L2及通道摻雜區ch3可以為經摻質(dopant)摻雜的半導體。舉例來說，摻質可以為V族元素，例如磷、砷等，以形成N型摻雜區，或者摻質也可以為III族元素，例如硼、鋁等，以形成P型摻雜區。本發明並不加以限定摻質的類型，其可視實際需求調整。
在一些實施例中，第一導電層110可在基板100的法線方向N上重疊於通道區CH、第一輕摻雜區L1及第二輕摻雜區L2。如此一來，第一導電層110可以作為遮蔽層以減少半導體裝置的光漏電現象，此外由於第一導電層110與第一輕摻雜區L1及第二輕摻雜區L2在基板100的法線方向N上重疊，可減少汲極端的扭結效應(kink effect)，進而提升半導體裝置10的可靠度。
圖2中雖繪示第一導電層110在基板100的法線方向N上重疊於第一輕摻雜區L1及第二輕摻雜區L2，但並非用以限定本發明，可基於實際需求選擇性地使第一導電層110在基板100
的法線方向N上重疊於第一輕摻雜區L1或第二輕摻雜區L2。
在一些實施例中，第一導電層110在基板100上的正投影面積大於閘極結構G在基板100上的正投影面積。
閘極結構G包括第一導電部分152、第二導電部分154以及第三導電部分162。第一導電部分152與第二導電部分154設置於第二絕緣層140上，且彼此分離。在一些實施例中，第一導電部分152與第二導電部分154平行，即第一導電部分152與第二導電部分154具有相同的延伸方向。在本實施例中，第一導電部分152的寬度與第二導電部分154的寬度不同，但本發明不以此為限。在其他實施例中，第一導電部分152的寬度與第二導電部分154的寬度可以相同。第三導電部分162設置於第一導電部分152與第二導電部分154上，以電性連接第一導電部分152與第二導電部分154。
閘極結構G的材質可為金屬或合金，例如銅、鋁、銀、金、鉬、上述金屬的合金或其他易於蝕刻的金屬或合金。在一些實施例中，第三導電部分162的材質可以與第一導電部分152、第二導電部分154的材質相同或相異。
在一些實施例中，第一導電部分152在基板100的法線方向N上重疊於第一未摻雜區ch1，第二導電部分154在基板100的法線方向N上重疊於第二未摻雜區ch2。第三導電部分162在基板100的法線方向N上重疊於通道區CH，也就是說，第三導電部分162在基板100的法線方向N上重疊於第一未摻雜區ch1、
第二未摻雜區ch2以及通道摻雜區ch3。由此可見，閘極結構G與第一重摻雜區H1、第二重摻雜區H2、第一輕摻雜區L1及第二輕摻雜區L2在基板100的法線方向N上不重疊。
在一些實施例中，第一導電部分152與第二導電部分154之間的最短距離可以小於2μm。另一方面來說，通道摻雜區ch3的寬度可以小於2μm。
在一些實施例中，第一導電部分152具有內側壁152a、外側壁152b以及連接內側壁152a與外側壁152b的頂面152c。第二導電部分154具有內側壁154a、外側壁154b以及連接內側壁154a與外側壁154b的頂面154c。第三導電部分162覆蓋第一導電部分152的頂面152c與內側壁152a以及第二導電部分154的頂面154c與內側壁154a。
在一些實施例中，第三導電部分162的側壁162a與第一導電部分152的外側壁152b切齊，第三導電部分162的側壁162b與第二導電部分154的外側壁154b切齊，但本發明不以此為限。在其他實施例中，第三導電部分162的側壁162a或側壁162b可內縮於第一導電部分152的外側壁152b或第二導電部分154的外側壁154b。在又其他實施例中，第三導電部分162的其中一側壁162a或側壁162b可覆蓋於第一導電部分152的外側壁152b或第二導電部分154的外側壁154b。
在一些實施例中，第一導電部分152與第二導電部分154為不對稱結構。舉例來說，第一導電部分152的內側壁152a與第
二絕緣層140的內夾角θ1的角度與第一導電部分152的外側壁152b與第二絕緣層140的外夾角θ2的角度不同。第二導電部分154的內側壁154a與第二絕緣層140的內夾角θ3的角度與第二導電部分154的外側壁154b與第二絕緣層140的外夾角θ4的角度不同。在一些實施例中，第一導電部分152的內夾角θ1的角度大於第一導電部分152的外夾角θ2的角度，例如第一導電部分152的內夾角θ1的角度比第一導電部分152的外夾角θ2的角度大10度或以上，但本發明不以此為限。在一些實施例中，第二導電部分154的內夾角θ3的角度大於第二導電部分154的外夾角θ4的角度，例如第二導電部分154的內夾角θ3的角度比第二導電部分154的外夾角θ4的角度大10度或以上，但本發明不以此為限。然而，在其他實施例中，第一導電部分152與第二導電部分154可以為對稱結構，即第一導電部分152的內夾角θ1的角度與外夾角θ2的角度相同，第二導電部分154的內夾角θ3的角度與外夾角θ4的角度相同，本發明不以此為限。
在一些實施例中，第一導電部分152的外夾角θ2的角度可以與第二導電部分154的外夾角θ4的角度基本上相同，即閘極結構G的相對兩側壁與第二絕緣層140的夾角大致相同，但本發明不以此為限。在其他實施例中，第一導電部分152的外夾角θ2的角度可以與第二導電部分154的外夾角θ4的角度不同。在一些實施例中，第一導電部分152的內夾角θ1的角度可以與第二導電部分154的內夾角θ3的角度基本上相同，但本發明不以此為限。
在其他實施例中，第一導電部分152的內夾角θ1的角度可以與第二導電部分154的內夾角θ3的角度不同。
在一些實施例中，第一導電層110可透過導通孔(未繪示)電性連接至閘極結構G或半導體層130，也就是說，第一導電層110可作為另一閘極，以共同控制半導體裝置10，但本發明不以此為限。在其他實施例中，第一導電層110可以為浮置(floating)的。
層間介電層160設置於第二絕緣層140上且覆蓋閘極結構G。源極S以及汲極D設置於層間介電層160上，且貫穿層間介電層160及第二絕緣層140以分別電性連接至第一重摻雜區H1與第二重摻雜區H2。層間介電層160的材質可以包括壓克力、矽氧烷、聚醯亞胺、環氧樹脂或其他合適材料，本發明不以此為限。層間介電層160可以具有單層結構或多層結構，本發明不以此為限。源極S與汲極D的材質可為金屬或合金，例如銅、鋁、銀、金、鉬、上述金屬的合金或其他合適的金屬或合金，本發明不以此為限。
在一些實施例中，靠近汲極D的第二輕摻雜區L2的第二寬度W2大於靠近源極S的第一輕摻雜區L1的第一寬度W1。由於半導體裝置10具有不對稱的摻雜結構，相較於具有相同體積的半導體裝置，可增加靠近汲極D的第二輕摻雜區L2的寬度，而使汲極D端有較多的緩衝，以減少高電場作用下導致半導體裝置10可能的損壞。
圖3是沿圖1的剖線A-A’的另一實施例的一種半導體裝置的剖視示意圖。在此必須說明的是，圖3的實施例沿用圖1及圖2的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
請參照圖3，半導體裝置10a與半導體裝置10的主要差異在於：半導體裝置10a的閘極結構G的第三導電部分162覆蓋第一導電部分152的外側壁152b，且半導體層130的第一重摻雜區H1與第一未摻雜區ch1之間不具有輕摻雜區。也就是說，第一重摻雜區H1緊鄰於第一未摻雜區ch1。閘極結構G的第三導電部分162在基板100的法線方向N上部分重疊於第一重摻雜區H1。由於半導體層130在通道區CH的其中一側僅包括第一重摻雜區H1而不具有輕摻雜區，且半導體層130在通道區CH的另一側包括第二輕摻雜區L2及第二重摻雜區H2，使得通道區CH的兩側具不對稱的摻雜結構，相較於具有相同體積的半導體裝置，可增加靠近汲極D的第二輕摻雜區L2的寬度，而使汲極D端有較多的緩衝，以減少高電場作用下導致半導體裝置10a可能的損壞。
圖3中示意性地繪示第三導電部分162的側壁162b與第二導電部分154的外側壁154b切齊，但並非用以限定本發明。在其他實施例中，第三導電部分162的側壁162b可內縮於第二導電部分154的外側壁154b。
圖4是沿圖1的剖線A-A’的另一實施例的一種半導體裝
置的剖視示意圖。在此必須說明的是，圖4的實施例沿用圖1及圖2的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
請參照圖4，半導體裝置10b與半導體裝置10的主要差異在於：半導體裝置10b的閘極結構G的第三導電部分162的側壁162a、162b分別較第一導電部分152的外側壁152b、第二導電部分154的外側壁154b內縮。也就是說，部分第一導電部分152的頂面152c未被第三導電部分162覆蓋，部分第二導電部分154的頂面154c未被第三導電部分162覆蓋。圖4中示意性地繪示第三導電部分162的側壁162a、162b皆分別內縮於第一導電部分152的外側壁152b、第二導電部分154的外側壁154b內縮，但並非用以限定本發明。第三導電部分162可僅有一側的側壁內縮，而另一側的側壁與對應的第一導電部分152或第二導電部分154的外側壁切齊或覆蓋。
圖5是依照本發明的另一實施例的一種半導體裝置的俯視示意圖。圖6是沿圖5的剖線B-B’的一實施例的一種半導體裝置的剖視示意圖。在此必須說明的是，圖5及圖6的實施例沿用圖1及圖2的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
請參照圖5及圖6，半導體裝置20與半導體裝置10的主
要差異在於：半導體裝置20的第一導電層110包括彼此分離的第四導電部分112及第五導電部分114。第四導電部分112對應於第一導電部分152，第五導電部分114對應於第二導電部分154。在本實施例中，第四導電部分112在基板100的法線方向N上與第一未摻雜區ch1及第一輕摻雜區L1重疊，第五導電部分114在基板100的法線方向N上與第二未摻雜區ch2及第二輕摻雜區L2重疊，但本發明不以此為限，只要第一導電層110在基板100的法線方向N上重疊於第一未摻雜區ch1及第二未摻雜區ch2且重疊於第一輕摻雜區L1與第二輕摻雜區L2的至少其中一者即可。
圖7是依照本發明的另一實施例的一種半導體裝置的俯視示意圖。圖8是沿圖7的剖線C-C’的一實施例的一種半導體裝置的剖視示意圖。圖9是依照本發明的另一實施例的一種半導體裝置的俯視示意圖，其中沿圖9的剖線C-C’的剖視示意圖與圖8相似，可參考圖8加以理解。在此必須說明的是，圖7至圖9的實施例沿用圖1及圖2的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
請參照圖7及圖8，半導體裝置30與半導體裝置10的主要差異在於：半導體裝置30的閘極結構G包括第一導電部分152、第二導電部分154以及導電延伸部分156。第一導電部分152與第二導電部分154設置於第二絕緣層140上，且彼此分離。第一導
電部分152的寬度與第二導電部分154的寬度可以相同或不同，本發明不以此為限。導電延伸部分156設置於第二絕緣層140上，並連接第一導電部分152與第二導電部分154。第一導電部分152、第二導電部分154以及導電延伸部分156為相同膜層，導電延伸部分156的材料可與第一導電部分152、第二導電部分154相同。在圖7中，閘極結構G的形狀為U形。導電延伸部分156在基板100的法線方向N上與半導體層130不重疊，閘極結構G在基板100的法線方向N上與通道摻雜區ch3不重疊。
圖8中雖繪示通道區CH兩側具有不對稱的第一輕摻雜區L1及第二輕摻雜區L2，但並非用以限定本發明。圖8的通道區CH的兩側也可以類似於圖3的實施例，僅有一側具有輕摻雜區與通道區緊鄰，而另一側則是重摻雜區與通道區緊鄰。
請參照圖9，半導體裝置30a與半導體裝置30的主要差異在於：半導體裝置30a的閘極結構G包括第一導電部分152以及第二導電部分154，但不包括導電延伸部分。也就是說，半導體裝置30a的閘極結構G具有兩彼此分離且平行的第一導電部分152以及第二導電部分154。
圖10是依照本發明的另一實施例的一種半導體裝置的俯視示意圖。圖11是沿圖10的剖線D-D’的一實施例的一種半導體裝置的剖視示意圖。在此必須說明的是，圖10至圖11的實施例沿用圖5及圖7的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內
容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
請參照圖10及圖11，半導體裝置40與半導體裝置30的主要差異在於：半導體裝置40的第一導電層110包括彼此分離的第四導電部分112及第五導電部分114。第四導電部分112對應於第一導電部分152，第五導電部分114對應於第二導電部分154。在本實施例中，第四導電部分112在基板100的法線方向N上與第一未摻雜區ch1及第一輕摻雜區L1重疊，第五導電部分114在基板100的法線方向N上與第二未摻雜區ch2及第二輕摻雜區L2重疊，但本發明不以此為限，只要第一導電層110在基板100的法線方向N上重疊於第一未摻雜區ch1及第二未摻雜區ch2且重疊於第一輕摻雜區L1與第二輕摻雜區L2的至少其中一者即可。
圖10中雖繪示閘極結構G包括第一導電部分152、第二導電部分154及導電延伸部分156，但並非用以限定本發明，閘極結構G也可以類似於圖9的實施例僅包括第一導電部分152與第二導電部分154。
圖12是依照本發明的另一實施例的一種半導體裝置的俯視示意圖。圖13是沿圖12的剖線E-E’的一實施例的一種半導體裝置的剖視示意圖。在此必須說明的是，圖12及圖13的實施例沿用圖1及圖2的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
請參照圖12及圖13，半導體裝置50與半導體裝置10
的主要差異在於：半導體裝置50包括基板100、半導體層130、閘極結構G、第二絕緣層140、層間介電層160、源極S以及汲極D，但不包括圖2的第一導電層110及第一絕緣層120。圖13僅示意性的繪示半導體裝置50，其閘極結構G與半導體層130可依實際需求參考前述實施例調整。在一些實施例中，半導體裝置50還可包括緩衝層(未繪示)，其設置於基板100與半導體層130之間。緩衝層的材質可以包括氮化矽、氧化矽、氮氧化矽或其他合適的材料或上述材料的堆疊層，本發明不以此為限。
圖14是依照本發明的另一實施例的一種半導體裝置的俯視示意圖。圖15是沿圖14的剖線F-F’的一實施例的一種半導體裝置的剖視示意圖。在此必須說明的是，圖14及圖15的實施例沿用圖7及圖8的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
請參照圖14及圖15，半導體裝置60與半導體裝置30的主要差異在於：半導體裝置60包括基板100、半導體層130、閘極結構G、第二絕緣層140、層間介電層160、源極S以及汲極D，但不包括圖8的第一導電層110及第一絕緣層120。圖15僅示意性的繪示半導體裝置60，其閘極結構G與半導體層130可依實際需求前述實施例調整。在一些實施例中，半導體裝置60還可包括緩衝層(未繪示)，其設置於基板100與半導體層130之間。緩衝層的材質可以包括氮化矽、氧化矽、氮氧化矽或其他合適的材
料或上述材料的堆疊層，本發明不以此為限。
圖16A至圖16D是依照本發明的一實施例的一種半導體裝置的製造流程的剖視示意圖。在此必須說明的是，圖16A及圖16D的實施例沿用圖2的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
請參照圖16A，提供基板100，於基板100上形成第一導電層110，然後形成第一絕緣層120於基板100上且覆蓋第一導電層110。之後，依序形成半導體層130及第二絕緣層140於第一絕緣層120上。在一些實施例中，在形成第一導電層110之前，可先形成緩衝層(未繪示)於基板100上。
請參照圖16B，形成初始第一導電部分152’及初始第二導電部分154’於第二絕緣層140上。舉例來說，可透過微影蝕刻製程於同一道工序下形成初始第一導電部分152’及初始第二導電部分154’。在本實施例中，初始第一導電部分152’與初始第二導電部分154’之間不相連，兩者的最短距離可以小於2μm。然後，以初始第一導電部分152’及初始第二導電部分154’為罩幕，對半導體層130進行摻雜製程P1，以使在基板100的法線方向N上未與初始第一導電部分152’及初始第二導電部分154’重疊的部分形成第一重摻雜區H1、通道摻雜區ch3及第二重摻雜區H2。
請參照圖16C，形成包括第一導電部分152、第二導電部
分154及第三導電部分162的閘極結構G。舉例來說，可先形成導電材料層(未繪示)於第二絕緣層140、初始第一導電部分152’及初始第二導電部分154’上。之後，形成圖案化光阻PR於導電材料層上，然後以圖案化光阻PR為罩幕，透過微影蝕刻製程，形成第三導電部分162。圖案化光阻PR可以定義出第三導電部分162的位置，進而定義出後續形成的輕摻雜區的範圍。在本實施例中，圖案化光阻PR相較於第二導電部分154在基板100的法線方向N上重疊較多的第一導電部分152，以於後續形成具有不同寬度的第一輕摻雜區L1與第二輕摻雜區L2(繪示於圖16D)，但本發明不以此為限，圖案化光阻PR的位置可依實際需求調整。在其他實施例中，圖案化光阻PR可以在基板100的法線方向N上完全重疊於初始第一導電部分152’並部分重疊於初始第二導電部分154’，以於後續形成類似於圖3僅包括一輕摻雜區的半導體層130。在一些實施例中，在蝕刻導電材料層以形成第三導電部分162的過程中，可能同時對初始第一導電部分152’及初始第二導電部分154’進行蝕刻，而形成第一導電部分152及第二導電部分154，本發明不以此為限。由於第一導電部分152及第二導電部分154是經過兩次蝕刻形成的，藉此可微調閘極結構G的寬度，並可使第一導電部分152的內夾角θ1的角度與第一導電部分152的外夾角θ2的角度不同，且使第二導電部分154的內夾角θ3的角度與第二導電部分154的外夾角θ4的角度不同。
在其他實施例中，可以圖案化光阻PR及第三導電部分
162為罩幕，對初始第一導電部分152’及初始第二導電部分154’進行蝕刻，以形成第一導電部分152及第二導電部分154。
在一些實施例中，在第一導電部分152及第二導電部分154大致形成之後，可透過適當的蝕刻氣體，使圖案化光阻PR與第一導電部分152、第二導電部分154及第三導電部分162同時進行蝕刻，以調整閘極結構G的形貌。
請參照圖16D，移除圖案化光阻PR，然後以閘極結構G為罩幕，對半導體層130進行摻雜製程P2，以使在基板100的法線方向N上未與閘極結構G重疊的未摻雜部分形成第一輕摻雜區L1及第二輕摻雜區L2。由於半導體層130與第一導電部分152及第二導電部分154在基板100的法線方向N上重疊的部分未經摻雜製程P1、P2的摻雜，因此構成第一未摻雜區ch1及第二未摻雜區ch2。
之後，可參照圖2，形成層間介電層160於第二絕緣層140上並覆蓋閘極結構G。隨後，形成貫穿層間介電層160及第二絕緣層140的貫通孔(未標示)，以分別暴露出部分第一重摻雜區H1的表面、第二重摻雜區H2的表面。之後，形成導電材料層(未繪示)於層間介電層160上及貫通孔中，再圖案化該導電材料層，以形成源極S與汲極D。
經過上述製程，可大致完成半導體裝置10的製作。
圖17A至圖17C是依照本發明的一實施例的一種半導體裝置的製造流程的剖視示意圖。在此必須說明的是，圖17A及圖
17C的實施例沿用圖8、圖16A至圖16D的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖17A可以是接續圖16B的製程。在一些實施例中，在形成初始第一導電部分152’及初始第二導電部分154’於第二絕緣層140上的過程中，可同時形成導電延伸結構156(標示於圖7)。
請參照圖17A，形成圖案化光阻PR於第二絕緣層140、初始第一導電部分152’及初始第二導電部分154’上。圖案化光阻PR可定義出後續形成的第一導電部分及第二導電部分的位置，進而決定後續形成的第一輕摻雜區或第二輕摻雜區的摻雜範圍。在本實施例中，圖案化光阻PR相較於初始第二導電部分154’在基板100的法線方向N上重疊較多的初始第一導電部分152’，以於後續形成具有不同寬度的第一輕摻雜區L1與第二輕摻雜區L2(繪示於圖17C)，但本發明不以此為限，圖案化光阻PR的位置可依實際需求調整。在其他實施例中，圖案化光阻PR可以在基板100的法線方向N上完全重疊於初始第一導電部分152’並部分重疊於初始第二導電部分154’，以於後續形成類似於圖3僅包括一輕摻雜區的半導體層130。
請參照圖17B，以圖案化光阻PR為罩幕，對初始第一導電部分152’及初始第二導電部分154’進行蝕刻，以形成包括第一導電部分152及第二導電部分154的閘極結構G。在一些實施例
中，在第一導電部分152及第二導電部分154大致形成之後，可透過適當的蝕刻氣體，使圖案化光阻PR與第一導電部分152及第二導電部分154同時進行蝕刻，以調整閘極結構G的形貌。
請參照圖17C，移除圖案化光阻PR，然後以第一導電部分152及第二導電部分154為罩幕，對半導體層130進行摻雜製程P2，以使在基板100的法線方向N上未與第一導電部分152及第二導電部分154重疊的未摻雜部分形成第一輕摻雜區L1及第二輕摻雜區L2。由於半導體層130與第一導電部分152及第二導電部分154在基板100的法線方向N上重疊的部分未經摻雜製程P1、P2的摻雜，因此構成第一未摻雜區ch1及第二未摻雜區ch2。
之後，可參照圖8，形成層間介電層160於第二絕緣層140上並覆蓋第一導電部分152及第二導電部分154。隨後，形成貫穿層間介電層160及第二絕緣層140的貫通孔(未標示)，以分別暴露出部分第一重摻雜區H1的表面、第二重摻雜區H2的表面。之後，形成導電材料層(未繪示)於層間介電層160上及貫通孔中，再圖案化導電材料層，以形成源極S與汲極D。
經過上述製程，可大致完成半導體裝置30的製作。
綜上所述，本發明的半導體裝置在通道區兩側具不對稱的摻雜結構，相較於具有相同體積的半導體裝置，可增加靠近汲極的第二輕摻雜區的寬度，而使汲極端有較多的緩衝，以減少高電場作用下導致半導體裝置可能的損壞。
10:半導體裝置
100:基板
110:第一導電層
120:第一絕緣層
130:半導體層
140:第二絕緣層
152:第一導電部分
152a,154a:內側壁
152b,154b:外側壁
152c,154c:頂面
154:第二導電部分
160:層間介電層
162:第三導電部分
162a,162b:側壁
A-A’:剖線
CH:通道區
ch1:第一未摻雜區
ch2:第二未摻雜區
ch3:通道摻雜區
D:汲極
G:閘極結構
H1:第一重摻雜區
H2:第二重摻雜區
L1:第一輕摻雜區
L2:第二輕摻雜區
N:法線方向
S:源極
W1:第一寬度
W2:第二寬度
θ1、θ3:內夾角
θ2、θ4:外夾角
Claims (12)
- 一種半導體裝置，包括：一基板；一閘極結構，設置於該基板之上，其中該閘極結構包括彼此分離的一第一導電部分與一第二導電部分，該第一導電部分的一寬度與該第二導電部分的一寬度不同；一半導體層，設置於該基板與該閘極結構之間，其中該半導體層包括：一通道區，在該基板的一法線方向上重疊於該閘極結構，其中該通道區包括與該第一導電部分在該基板的該法線方向上重疊的一第一未摻雜區，與該第二導電部分在該基板的該法線方向上重疊的一第二未摻雜區，以及位於該第一未摻雜區與該第二未摻雜區之間的一通道摻雜區；一第一重摻雜區與一第二重摻雜區，分別位於該通道區的兩側；以及至少一輕摻雜區，位於該第一重摻雜區與該通道區之間或該第二重摻雜區與該通道區之間，以在該通道區的該兩側形成不對稱的摻雜結構；以及一第二絕緣層，設置於該半導體層上，且位於該半導體層與該閘極結構之間。
- 如請求項1所述的半導體裝置，其中該閘極結構更包括：一第三導電部分，設置於該第一導電部分與該第二導電部分上，以電性連接該第一導電部分與該第二導電部分。
- 如請求項2所述的半導體裝置，其中該通道摻雜區與該第三導電部分在該基板的該法線方向上部分重疊。
- 如請求項1所述的半導體裝置，其中該閘極結構更包括：一導電延伸部分，設置於該第二絕緣層上，並連接該第一導電部分與該第二導電部分，其中該導電延伸部分在該基板的該法線方向上與該半導體層不重疊。
- 如請求項1所述的半導體裝置，還包括：一第一導電層，設置於該基板上；以及一第一絕緣層，設置於該第一導電層上，其中該第一導電層在該基板上的正投影面積大於該閘極結構在該基板上的正投影面積。
- 如請求項5所述的半導體裝置，其中該第一導電層在該基板的該法線方向上部分重疊於該至少一輕摻雜區。
- 如請求項5所述的半導體裝置，其中該至少一輕摻雜區包括：一第一輕摻雜區，位於該第一重摻雜區與該通道區之間；以及 一第二輕摻雜區，位於該第二重摻雜區與該通道區之間，其中該第一輕摻雜區的寬度與該第二輕摻雜區的寬度不同。
- 如請求項7所述的半導體裝置，更包括：一源極，電性連接至該第一重摻雜區；以及一汲極，電性連接至該第二重摻雜區，其中該第二輕摻雜區的該寬度大於該第一輕摻雜區的該寬度。
- 如請求項7所述的半導體裝置，其中：該第一導電層包括彼此分離的一第四導電部分及一第五導電部分，該第四導電部分對應於該第一導電部分，並在該基板的該法線方向上與該第一導電部分及該第一輕摻雜區重疊，且該第五導電部分對應於該第二導電部分，並在該基板的該法線方向上與該第二導電部分及該第二輕摻雜區重疊。
- 如請求項1所述的半導體裝置，其中該第一導電部分的一外夾角的角度與該第一導電部分的一內夾角的角度不同。
- 如請求項10所述的半導體裝置，其中該第一導電部分的該內夾角的該角度大於該第一導電部分的該外夾角的該角度。
- 一種半導體裝置，包括：一基板；一半導體層，設置於該基板上，其中該半導體層包括一通道 區，該通道區包括：一第一未摻雜區；一第二未摻雜區；以及一通道摻雜區，位於該第一未摻雜區與該第二未摻雜區之間；一閘極結構，設置於該半導體層之上，其中該閘極結構包括：一第一導電部分，在該基板的一法線方向上重疊於該第一未摻雜區；一第二導電部分，在該基板的該法線方向上重疊於該第二未摻雜區；以及一第三導電部分，設置於該第一導電部分與該第二導電部分上且在該基板的該法線方向上部分重疊於該通道摻雜區，其中該第一導電部分與該第二導電部分彼此分離，該第三導電部分電性連接該第一導電部分與該第二導電部分；以及一絕緣層，設置於該半導體層上，且位於該半導體層與該閘極結構之間。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310317325.1A CN116344554A (zh) | 2022-12-06 | 2023-03-29 | 半导体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI839009B true TWI839009B (zh) | 2024-04-11 |
| TW202425347A TW202425347A (zh) | 2024-06-16 |
Family
ID=
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101118930A (zh) | 2003-08-20 | 2008-02-06 | 友达光电股份有限公司 | 不对称的薄膜晶体管结构 |
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101118930A (zh) | 2003-08-20 | 2008-02-06 | 友达光电股份有限公司 | 不对称的薄膜晶体管结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102219678B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
| US9129992B2 (en) | Method for manufacturing transistor | |
| US20150137265A1 (en) | Fin field effect transistor and method of forming the same | |
| KR20050118717A (ko) | ＦｉｎＦＥＴ 디바이스 구조의 형성 방법 | |
| US20050116305A1 (en) | Thin film transistor | |
| TWI567871B (zh) | 薄膜電晶體及其製造方法 | |
| US20130149824A1 (en) | Method for manufacturing a tunneling field effect transistor with a u-shaped channel | |
| TWI839009B (zh) | 半導體裝置 | |
| CN111627933B (zh) | 主动元件基板及其制造方法 | |
| TWI743794B (zh) | 半導體裝置及其製造方法 | |
| WO2024119795A1 (zh) | 显示面板及显示装置 | |
| CN115458587A (zh) | 显示面板 | |
| CN116344554A (zh) | 半导体装置 | |
| US11068635B2 (en) | Method of designing a mask and method of manufacturing a semiconductor device using the same | |
| TWI839912B (zh) | 薄膜電晶體 | |
| TWI813276B (zh) | 半導體裝置及其製造方法 | |
| US20240145409A1 (en) | Semiconductor structure having dummy active region | |
| TW202111914A (zh) | 元件基板及其製造方法 | |
| US10943900B2 (en) | Semiconductor device and method for fabricating the same | |
| US20240234535A9 (en) | Thin film transistor | |
| TW202418402A (zh) | 薄膜電晶體 | |
| US20090072307A1 (en) | Semiconductor integrated circuit and method of manufacturing the same | |
| WO2021241072A1 (ja) | 半導体装置 | |
| US20070259507A1 (en) | Manufacturing method of semiconductor device | |
| TWI621263B (zh) | 二維過渡金屬硫族化合物場效電晶體結構及其製程方法 |