TWI834883B - 半導體系統及用於操作半導體系統的方法 - Google Patents

半導體系統及用於操作半導體系統的方法 Download PDF

Info

Publication number
TWI834883B
TWI834883B TW109119271A TW109119271A TWI834883B TW I834883 B TWI834883 B TW I834883B TW 109119271 A TW109119271 A TW 109119271A TW 109119271 A TW109119271 A TW 109119271A TW I834883 B TWI834883 B TW I834883B
Authority
TW
Taiwan
Prior art keywords
flash storage
universal flash
application processor
host
storage device
Prior art date
Application number
TW109119271A
Other languages
English (en)
Other versions
TW202102996A (zh
Inventor
徐賢承
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202102996A publication Critical patent/TW202102996A/zh
Application granted granted Critical
Publication of TWI834883B publication Critical patent/TWI834883B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/102—Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Power Sources (AREA)
  • Microcomputers (AREA)

Abstract

本發明提供一種半導體系統。所述半導體系統包括：通用快閃儲存（UFS）主機，包括主機控制器介面、UniPro及M-PHY；通用快閃儲存裝置，被配置成藉由通用快閃儲存介面與所述通用快閃儲存主機交換資料；以及應用處理器，被配置成控制所述通用快閃儲存主機。所述通用快閃儲存裝置被配置成當所述應用處理器以暫停模式運作時維持電源開啟狀態。

Description

半導體系統及用於操作半導體系統的方法
本發明的一或多個示例性實施例是有關於一種半導體系統及一種用於操作所述半導體系統的方法。 [相關申請案的交叉參考]
本申請案主張於2019年7月3日在韓國智慧財產局提出申請的韓國專利申請案第10-2019-0079908號的優先權，所述韓國專利申請案的揭露內容全部併入本文中供參考。
當對通用快閃儲存（universal flash storage，UFS）主機進行控制的應用處理器進入暫停模式（suspend mode）時，UFS裝置的電源供應被關斷，且UFS裝置丟失在鏈路啟動（Linkstartup）時與UFS主機交換的設定值及資訊。因此，當應用處理器退出暫停模式時，UFS主機需要再次執行鏈路啟動任務。然而，由於鏈路啟動任務以相對慢的速率進行，因此期望減少當應用處理器退出暫停模式時在UFS主機與UFS裝置之間重新建立連接所需的時間。
本發明的一或多個示例性實施例提供一種半導體系統及一種用於操作所述半導體系統的方法，所述系統及方法能夠減少執行通用快閃儲存（UFS）主機初始化的時間，使得當對UFS主機進行控制的應用處理器退出暫停模式時，可快速地在UFS主機與UFS裝置之間建立連接。
應注意，本發明的各態樣並非僅限於本文中陳述的態樣。藉由參考以下給出的對本發明的詳細說明，本發明所屬技術中具有通常知識者將更明白本發明的上述及其他態樣。
根據本發明的示例性實施例的態樣，提供一種半導體系統，包括：UFS主機，包括主機控制器介面、UniPro及M-PHY；UFS裝置，被配置成藉由UFS介面與所述UFS主機交換資料；以及應用處理器，被配置成控制所述UFS主機。所述UFS裝置被配置成當所述應用處理器以暫停模式運作時維持電源開啟狀態（power-on status）。
根據本發明的示例性實施例的態樣，提供一種半導體系統，包括：通用快閃儲存（UFS）主機，所述UFS主機包括主機控制器介面、UniPro及M-PHY；UFS裝置，被配置成藉由UFS介面與所述UFS主機交換資料；以及應用處理器，控制所述UFS主機。當所述UFS主機處於電源關閉狀態（power-off status）時，所述UFS裝置被配置成維持電源開啟狀態。
根據本發明的示例性實施例的態樣，提供一種用於操作半導體系統的方法，所述方法包括：由應用處理器儲存與通用快閃儲存（UFS）主機的主機控制器介面、UniPro或M-PHY中的至少一者相關的設定值或狀態資訊中的至少一者；由UFS裝置進入休眠模式（hibernation mode）；由所述應用處理器控制所述UFS主機進入暫停模式；由所述應用處理器退出所述暫停模式；由所述應用處理器復原與所述UFS主機的所述主機控制器介面、所述UniPro或所述M-PHY中的所述至少一者相關的所述設定值或所述狀態資訊中的所述至少一者；以及由所述UFS裝置退出所述休眠模式。
在下文中，將參照附圖闡述本發明的各種示例性實施例。
圖1是用於闡釋根據本發明示例性實施例的半導體系統的圖。圖2是用於闡釋根據本發明示例性實施例的半導體系統的圖。
參照圖1，根據本發明示例性實施例的半導體系統1包括應用處理器5、通用快閃儲存（UFS）主機10及UFS裝置20。
應用處理器5可控制UFS主機10在UFS裝置20中儲存資料，或者可自UFS裝置20讀取資料。為此，應用處理器5可向UFS裝置20提供重設訊號Reset_n及參考時脈訊號RefClk。
UFS主機10可因應於應用處理器5的請求而在UFS裝置20上儲存資料，且可因應於應用處理器5的請求而自UFS裝置20讀取資料並將資料提供至應用處理器5。UFS主機10可藉由通用快閃儲存（UFS）介面連接至UFS裝置20。
例如，UFS主機10可藉由資料線DIN0、DIN1向UFS裝置20傳送資料。另一方面，UFS主機10可藉由資料線DOUT0、DOUT1自UFS裝置20接收資料。資料線DIN0、DIN1及資料線DOUT0、DOUT1可分別由差動訊號線來實施。
UFS裝置20可獨立於UFS主機10接收電源供應VCC，且可藉由電源供應VCC來維持電源開啟狀態。儘管在圖式中僅示出VCC作為欲提供至UFS裝置20的電源供應，但此僅為用於簡化說明的實例，且示例性實施例並非僅限於此。在一些實施例中，可向UFS裝置20提供除VCC之外的各種形式的電源供應。例如，可向UFS裝置20提供VCCQ、VCCQ2及/或VCC作為電源供應。此外，如圖3所示，可向UFS裝置20提供多種電源供應。
應用處理器5可以各種功率模式運作。例如，應用處理器5可以暫停模式運作，以降低功率消耗。例如，當使用者在某一時間週期內未使用由應用處理器5驅動的裝置時，應用處理器5可藉由將操作模式切換成暫停模式來降低浪費的功率消耗。
然而，在相關技術中，當應用處理器5進入暫停模式時，UFS裝置20的電源供應VCC被關斷，且UFS裝置20可能丟失與UFS主機10交換的設定值及資訊。此處所提及的設定值及資訊是指經由UFS介面藉由初始化任務中用於在UFS主機10與UFS裝置20之間建立連接的鏈路啟動任務在UFS主機10與UFS裝置20之間相互交換的設定值及資訊。
因此，當應用處理器5退出暫停模式時，UFS主機10需要再次與UFS裝置20交換設定值及資訊。因此，UFS主機10及UFS裝置20需要執行鏈路啟動任務，且需要再次執行功率模式改變（Power Mode Change）任務。
然而，鏈路啟動任務及功率模式改變任務是以約3百萬位元/秒（megabit per second，Mbps）至9Mbps的相對低的速度執行。另一方面，在執行功率模式改變任務之後，UFS主機10及UFS裝置20能夠藉由UFS介面以自12十億位元/秒（gigabit per second，Gbps）（每通道（lane）6Gbps）至24Gbps（每通道12Gbps）的相對高的速度交換資料。
因此，在其中在應用處理器5以暫停模式運作時UFS裝置20維持於電源開啟狀態的情形中，當應用處理器5退出暫停模式時，可減少在UFS主機10與UFS裝置20之間重新建立連接所需的時間且可快速地在UFS主機10與UFS裝置20之間建立連接。
在本發明的一些實施例中，半導體系統1可更包括緩衝記憶體。緩衝記憶體可用作UFS主機10的主記憶體，或者可用作用於暫時儲存資料的快取記憶體、暫時記憶體等。在本發明的一些實施例中，儘管緩衝記憶體可包括揮發性記憶體（包括動態隨機存取記憶體（dynamic random access memory，DRAM）在內），但本發明的範圍並非僅限於此。
參照圖2，根據本發明示例性實施例的半導體系統2包括UFS主機10及UFS裝置20。圖2更詳細地示出圖1中所述的UFS主機10及UFS裝置20。
具體而言，UFS主機10包括應用100、UFS驅動器110、UFS主機控制器介面130、UFS主機UniPro 140及UFS主機M-PHY 150。
應用100可基於在UFS主機10上執行且可在半導體系統2中使用的一組命令來控制半導體系統2。
UFS驅動器110可驅動連接至UFS主機10的UFS裝置20。具體而言，UFS驅動器110可自應用100接收用於控制UFS裝置20的命令，使用UFS主機控制器介面130處理所述命令，且可向應用100提供其處理結果。
儘管根據一些實施例，應用100及UFS驅動器110可由軟體實施，但本發明的範圍並非僅限於此。
UFS主機控制器介面130控制UFS主機10內的整體操作。例如，UFS主機控制器介面130可因應於自UFS驅動器110接收到的寫入命令而藉由UFS主機UniPro 140及UFS主機M-PHY 150將儲存於緩衝記憶體中的資料DIN0_t 、DIN0_c 、DIN1_t 、DIN1_c 傳送至UFS裝置20。另外，UFS主機控制器介面130亦可因應於自UFS驅動器110接收到的讀取命令而藉由UFS主機UniPro 140及UFS主機M-PHY 150自UFS裝置20接收資料DOUT0_t 、DOUT0_c 、DOUT1_t 、DOUT1_c 。
UFS主機UniPro 140及UFS主機M-PHY 150藉由資料線DIN、DOUT與UFS裝置20的以下將闡述的UFS裝置UniPro 250及UFS裝置M-PHY 260交換資料。
UFS主機10的應用100、UFS驅動器110、UFS主機控制器介面130、UFS主機UniPro 140及UFS主機M-PHY 150的其他詳細內容在UFS規範中是已知的，且因此，本文中將不提供其說明。
UFS裝置20包括使用者儲存器200、邏輯單元210、裝置級管理單元230、描述符240、UFS裝置UniPro 250及UFS裝置M-PHY 260。
儘管使用者儲存器200可包括快閃記憶體、磁阻隨機存取記憶體（magnetoresistive random access memory，MRAM）、相變隨機存取記憶體（phase-change random access memory，PRAM）、鐵電隨機存取記憶體（ferroelectric random access memory，FeRAM）等，但本發明的範圍並非僅限於此。
邏輯單元210、裝置級管理單元230及描述符240控制UFS裝置20內的整體操作。例如，邏輯單元210、裝置級管理單元230及描述符240可在使用者儲存器200上執行寫入、讀取及/或抹除由UFS主機10請求的資料的任務。為此，像UFS主機10一樣，UFS裝置20可更包括緩衝記憶體。
UFS裝置20的使用者儲存器200、邏輯單元210、裝置級管理單元230、描述符240、UFS裝置UniPro 250及UFS裝置M-PHY 260的其他詳細內容在UFS規範中是已知的，且因此，在本說明書中將不提供其說明。
圖3是用於闡釋根據本發明示例性實施例的UFS裝置的操作的圖。
參照圖1及圖3，根據本發明示例性實施例的半導體系統的UFS裝置20包括自應用處理器5接收重設訊號Reset_n及參考時脈訊號RefClk的UFS輸入/輸出（I/O）、與UFS主機10交換資料DIN0_t/c 、DIN1_t/c 、DOUT0_t/c 、DOUT1_t/c 的M-PHY、及提供與多階胞元反及（MLC NAND）的介面的反及I/O區塊，且包括總體上控制UFS I/O、M-PHY、反及I/O區塊等的核心邏輯。
如圖3所示，可藉由一或多個電源供應VCC、VCCQ、VCCQ2、VDDi、VDDiQ2以及連接到電源的電容器CCP-IN 、CVDDiQ2 、CVDDi 等將電力提供至UFS裝置20的上述元件。
在根據本發明的一些實施例中，在應用處理器5以暫停模式運作時，UFS裝置20維持電源開啟狀態。
亦即，在一些實施例中，在應用處理器5以暫停模式運作時，UFS裝置20以休眠模式運作。具體而言，在應用處理器5進入暫停模式之前，UFS裝置20可進入休眠模式。在UFS裝置20進入休眠模式之前，應用處理器5可儲存UFS主機10的主機控制器介面、UniPro及M-PHY中的設定值或狀態資訊中的至少一者。
此外，在一些實施例中，在應用處理器5以暫停模式運作時，應用處理器5可向UFS裝置20提供參考時脈訊號RefClk。在一些實施例中，應用處理器5可在UFS裝置20進入休眠模式之前向UFS裝置20提供參考時脈訊號RefClk，且應用處理器5可在UFS裝置20進入休眠模式時不向UFS裝置20提供參考時脈訊號RefClk。在一些實施例中，應用處理器5可在UFS裝置20退出休眠模式之前向UFS裝置20提供參考時脈訊號RefClk。
另一方面，在應用處理器5以暫停模式運作時，應用處理器5繼續向UFS裝置20提供重設訊號Reset_n。
此外，因應於應用處理器5退出暫停模式，UFS裝置20退出休眠模式。具體而言，在UFS裝置20退出休眠模式之前，應用處理器5復原與UFS主機10的主機控制器介面、UniPro或M-PHY中的至少一者相關的設定值或狀態資訊中的所述至少一者。
因此，因應於應用處理器5退出暫停模式，UFS主機10不需要執行UFS鏈路啟動任務，即，UFS主機10跳過UFS鏈路啟動任務。
另外，因應於應用處理器5退出暫停模式，UFS主機10不需要執行UFS功率模式改變任務，即，UFS主機10跳過UFS功率模式改變任務。
另一方面，在根據本發明的一些實施例中，在UFS主機10處於電源關閉狀態時，UFS裝置20維持電源開啟狀態。
亦即，在UFS主機10處於電源關閉狀態時，UFS裝置20以休眠模式運作。具體而言，在UFS主機10轉變成電源關閉狀態之前，UFS裝置20進入休眠模式。在UFS裝置20進入休眠模式之前，應用處理器5儲存UFS主機10的主機控制器介面、UniPro及M-PHY中的設定值或狀態資訊中的至少一者。
此外，在一些實施例中，在UFS主機10處於電源關閉狀態時，應用處理器5可向UFS裝置20提供參考時脈訊號RefClk。在一些實施例中，應用處理器5在UFS裝置20進入休眠模式之前向UFS裝置20提供參考時脈訊號RefClk，且應用處理器5在UFS裝置20以休眠模式運作時可不向UFS裝置20提供參考時脈訊號RefClk。在一些實施例中，應用處理器5可在UFS裝置20退出休眠模式之前向UFS裝置20提供參考時脈訊號RefClk。
另一方面，在UFS主機10處於電源關閉狀態時，應用處理器5繼續向UFS裝置20提供重設訊號Reset_n。
此外，因應於UFS主機10轉變成電源開啟狀態，UFS裝置20退出休眠模式。具體而言，在UFS裝置20退出休眠模式之前，應用處理器5復原與UFS主機10的主機控制器介面、UniPro或M-PHY中的至少一者相關的設定值或狀態資訊中的至少一者。
因此，因應於UFS主機10轉變成電源開啟狀態，UFS主機10不需要執行UFS鏈路啟動任務。
另外，因應於UFS主機10轉變成電源開啟狀態，UFS主機10不需要執行UFS功率模式改變任務。
圖4是用於闡釋根據本發明示例性實施例用於操作半導體系統的方法的圖。
參照圖4，根據本發明示例性實施例用於操作半導體系統的方法包括儲存與UFS主機10的主機控制器介面、UniPro或M-PHY中的至少一者相關的設定值或狀態資訊中的至少一者（S401）。
所述方法亦包括使UFS裝置20進入休眠模式（S403）。
所述方法亦包括使用於控制UFS主機10的應用處理器5進入暫停模式（S405）。
所述方法亦包括使應用處理器5退出暫停模式（S407）。
所述方法亦包括初始化UFS主機10（S409）。
所述方法亦包括復原與UFS主機10的主機控制器介面、UniPro或M-PHY中的至少一者相關的設定值或狀態資訊中的至少一者（S411）。
所述方法亦包括使UFS裝置20退出休眠模式（S413）。
亦即，在應用處理器5以暫停模式運作時，UFS裝置20可以休眠模式運作。
在一些實施例中，應用處理器5可在應用處理器5以暫停模式運作時向UFS裝置20提供參考時脈訊號RefClk。在一些實施例中，應用處理器5在UFS裝置20進入休眠模式之前向UFS裝置20提供參考時脈訊號RefClk，且應用處理器5在UFS裝置20以休眠模式運作時可不向UFS裝置20提供參考時脈訊號RefClk。在一些實施例中，應用處理器5可在UFS裝置20退出休眠模式之前向UFS裝置20提供參考時脈訊號RefClk。
另一方面，在應用處理器5以暫停模式運作時，應用處理器5可繼續向UFS裝置20提供重設訊號Reset_n。
因此，因應於應用處理器5退出暫停模式，UFS主機10不執行UFS鏈路啟動任務，即，UFS主機10跳過UFS鏈路啟動任務。
另外，因應於應用處理器5退出暫停模式，UFS主機10不執行UFS功率模式改變任務，即，UFS主機10跳過UFS功率模式改變任務。
圖5是用於闡釋根據本發明示例性實施例用於操作半導體系統的方法的圖。圖6是用於闡釋比較性實例的圖，其中與根據本發明示例性實施例的半導體系統及用於操作半導體系統的方法相較來執行通用快閃儲存（UFS）鏈路啟動任務。
在圖5中，「序列1」指示其中在應用處理器5以暫停模式運作時UFS裝置不維持電源開啟狀態的比較性情形。「序列2」指示其中根據示例性實施例在應用處理器5以暫停模式運作時UFS裝置保持處於電源開啟狀態的情形。
圖6是具體示出執行UFS鏈路啟動任務的操作的圖。
自圖5及圖6可看出，當根據「序列1」執行應用處理器5的暫停模式及恢復時，需要在應用處理器5退出暫停模式之後執行UFS鏈路啟動任務及UFS功率模式改變任務。然而，UFS鏈路啟動任務是耗時的任務，其需要UFS主機10與UFS裝置20之間的大量資料交換，藉此使UFS主機10與UFS裝置20之間的連接建立延遲。
根據示例性實施例，根據「序列2」來執行應用處理器5的暫停及恢復，其中在應用處理器5以暫停模式運作時，UFS裝置20維持於電源開啟狀態。因此，可減少在UFS主機10與UFS裝置20之間重新建立連接所需的時間，且可快速地在UFS主機10與UFS裝置20之間建立連接。
根據示例性實施例，本文中所闡述的組件、元件、模組或單元中的至少一者可實施為執行上述相應功能的各種數目的硬體、軟體及/或韌體結構。例如，該些組件、元件或單元中的至少一者可使用例如記憶體、處理器、邏輯電路、查找表等直接電路結構，所述直接電路結構可藉由一或多個微處理器或其他控制設備的控制來執行相應功能。此外，具體而言，該些組件、元件或單元中的至少一者可藉由模組、程式或碼的一部分實施，所述模組、程式或碼的一部分包含用於執行指定邏輯功能的一或多個可執行指令，且由一或多個微處理器或其他控制設備執行。此外，該些組件、元件或單元中的至少一者可更包括例如執行相應功能的中央處理單元（central processing unit，CPU）、微處理器等處理器，或者藉由例如執行相應功能的中央處理單元（CPU）、微處理器等處理器來實施。該些組件、元件或單元中的二或更多者可被組合成一個單一組件、元件或單元，所述單一組件、元件或單元執行經組合的所述二或更多個組件、元件或單元的所有操作或功能。此外，該些組件、元件或單元中的至少一者的至少部分功能可由該些組件、元件或單元中的另一者來執行。此外，儘管在方塊圖中未示出匯流排，然而組件、元件或單元之間的通訊可藉由匯流排來執行。以上示例性實施例的功能態樣可以在一或多個處理器上執行的演算法來實施。此外，由方塊或處理步驟表示的組件、元件或單元可採用用於電子配置、訊號處理及/或控制、資料處理等的任何數目的相關技術。
雖然以上已闡述了幾個示例性實施例，但本發明的範圍並非僅限於此，且此項技術中具有通常知識者對以下申請專利範圍中定義的概念作出的各種潤飾及改良應被理解為歸屬於本發明的範圍內。
1、2:半導體系統 5:應用處理器 10:通用快閃儲存（UFS）主機 20:UFS裝置 100:應用 110:UFS驅動器 130:UFS主機控制器介面 140:UFS主機UniPro 150:UFS主機M-PHY 200:使用者儲存器 210:邏輯單元 230:裝置級管理單元 240:描述符 250:UFS裝置UniPro 260:UFS裝置M-PHY S401、S403、S405、S407、S409、S411、S413:步驟 CCP-IN 、CVDDi 、CVDDiQ2 :電容器 DIN0、DIN1、DOUT0、DOUT1:資料線 DIN0_c 、DIN0_t 、DIN0_t/c 、DIN1_c 、DIN1_t 、DIN1_t/c 、DOUT0_c 、DOUT0_t 、DOUT0_t/c 、DOUT1_c 、DOUT1_t 、DOUT1_t/c :資料 RefClk:參考時脈訊號 Reset_n:重設訊號 VCC、VCCQ、VCCQ2、VDDi、VDDiQ2:電源供應
藉由參照附圖詳細闡述本發明的示例性實施例，本發明的上述以及其他態樣及特徵將變得更加顯而易見，其中： 圖1是用於闡釋根據本發明示例性實施例的半導體系統的圖。 圖2是用於闡釋根據本發明示例性實施例的半導體系統的圖。 圖3是用於闡釋根據本發明示例性實施例的UFS裝置的操作的圖。 圖4是用於闡釋根據本發明示例性實施例用於操作半導體系統的方法的圖。 圖5是用於闡釋根據本發明示例性實施例用於操作半導體系統的方法的圖。 圖6是用於闡釋比較性實例的圖，其中與根據本發明示例性實施例的半導體系統及用於操作半導體系統的方法相較來執行通用快閃儲存（UFS）鏈路啟動任務。
1:半導體系統
5:應用處理器
10:通用快閃儲存(UFS)主機
20:UFS裝置
DIN0、DIN1、DOUT0、DOUT1:資料線
RefClk:參考時脈訊號
Reset_n:重設訊號
VCC:電源供應

Claims (18)

  1. 一種半導體系統，包括：通用快閃儲存主機，包括主機控制器介面、UniPro介面及M-PHY介面；通用快閃儲存裝置，被配置成藉由通用快閃儲存介面與所述通用快閃儲存主機交換資料；以及應用處理器，被配置成控制所述通用快閃儲存主機，其中所述通用快閃儲存裝置被配置成當所述應用處理器以暫停模式運作時維持電源開啟狀態，以及其中在所述應用處理器退出所述暫停模式之後，所述通用快閃儲存主機被配置成不執行通用快閃儲存鏈路啟動任務。
  2. 如請求項1所述的半導體系統，其中所述通用快閃儲存裝置被配置成當所述應用處理器以所述暫停模式運作時以休眠模式運作。
  3. 如請求項2所述的半導體系統，其中所述應用處理器被配置成在所述通用快閃儲存裝置進入所述休眠模式之前向所述通用快閃儲存裝置提供參考時脈訊號，且所述應用處理器被配置成當所述通用快閃儲存裝置以所述休眠模式運作時不向所述通用快閃儲存裝置提供所述參考時脈訊號。
  4. 如請求項2所述的半導體系統，其中所述應用處理器被配置成當所述應用處理器以所述暫停模式運作時向所述通用快閃儲存裝置提供重設訊號。
  5. 如請求項2所述的半導體系統，其中在所述應用處理器進入所述暫停模式之前，所述通用快閃儲存裝置被配置成進入所述休眠模式。
  6. 如請求項5所述的半導體系統，其中在所述通用快閃儲存裝置進入所述休眠模式之前，所述應用處理器被配置成儲存與所述通用快閃儲存主機的所述主機控制器介面、所述UniPro介面及所述M-PHY介面中的至少一者相關的設定值及狀態資訊中的至少一者。
  7. 如請求項2所述的半導體系統，其中在所述應用處理器退出所述暫停模式之後，所述通用快閃儲存裝置被配置成退出所述休眠模式。
  8. 如請求項7所述的半導體系統，其中在所述通用快閃儲存裝置退出所述休眠模式之前，所述應用處理器被配置成復原與所述通用快閃儲存主機的所述主機控制器介面、所述UniPro介面及所述M-PHY介面中的至少一者相關的設定值及狀態資訊中的至少一者。
  9. 如請求項1所述的半導體系統，其中在所述應用處理器退出所述暫停模式之後，所述通用快閃儲存主機被配置成不執行通用快閃儲存功率模式改變任務。
  10. 一種半導體系統，包括：通用快閃儲存主機，包括主機控制器介面、UniPro介面及M-PHY介面； 通用快閃儲存裝置，被配置成藉由通用快閃儲存介面與所述通用快閃儲存主機交換資料；以及應用處理器，被配置成控制所述通用快閃儲存主機，其中當所述通用快閃儲存主機處於電源關閉狀態時，所述通用快閃儲存裝置被配置為維持於電源開啟狀態。
  11. 如請求項10所述的半導體系統，其中所述通用快閃儲存裝置被配置成當所述通用快閃儲存主機處於所述電源關閉狀態時以休眠模式運作。
  12. 如請求項11所述的半導體系統，其中所述應用處理器被配置成在所述通用快閃儲存裝置進入所述休眠模式之前向所述通用快閃儲存裝置提供參考時脈訊號，且所述應用處理器被配置成當所述通用快閃儲存裝置以所述休眠模式運作時不向所述通用快閃儲存裝置提供所述參考時脈訊號。
  13. 如請求項11所述的半導體系統，其中當所述通用快閃儲存主機處於所述電源關閉狀態時，所述應用處理器被配置成向所述通用快閃儲存裝置提供重設訊號。
  14. 一種用於操作半導體系統的方法，所述方法包括：由應用處理器儲存與通用快閃儲存主機的主機控制器介面、Unipro介面及M-PHY介面中的至少一者相關的設定值及狀態資訊中的至少一者；由通用快閃儲存裝置進入休眠模式； 由所述應用處理器控制所述通用快閃儲存主機進入暫停模式；由所述應用處理器退出所述暫停模式；由所述應用處理器復原與所述通用快閃儲存主機的所述主機控制器介面、所述UniPro介面及所述M-PHY介面中的所述至少一者相關的所述設定值及所述狀態資訊中的所述至少一者；以及由所述通用快閃儲存裝置退出所述休眠模式，其中在應用處理器退出所述暫停模式之後，所述通用快閃儲存主機被配置成不執行通用快閃儲存鏈路啟動任務。
  15. 如請求項14所述的用於操作半導體系統的方法，其中所述通用快閃儲存裝置被配置成當所述應用處理器以所述暫停模式運作時以所述休眠模式運作。
  16. 如請求項15所述的用於操作半導體系統的方法，其中所述應用處理器被配置成在所述通用快閃儲存裝置進入所述休眠模式之前向所述通用快閃儲存裝置提供參考時脈訊號，且所述應用處理器被配置成當所述通用快閃儲存裝置以所述休眠模式運作時不向所述通用快閃儲存裝置提供所述參考時脈訊號。
  17. 如請求項15所述的用於操作半導體系統的方法，其中所述應用處理器被配置成向所述通用快閃儲存裝置提供重設訊號。
  18. 如請求項14所述的用於操作半導體系統的方法，其中在所述應用處理器退出所述暫停模式之後，所述通用快 閃儲存主機被配置成不執行通用快閃儲存功率模式改變任務。
TW109119271A 2019-07-03 2020-06-09 半導體系統及用於操作半導體系統的方法 TWI834883B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190079908A KR20210004074A (ko) 2019-07-03 2019-07-03 반도체 시스템 및 반도체 시스템의 동작 방법
KR10-2019-0079908 2019-07-03

Publications (2)

Publication Number Publication Date
TW202102996A TW202102996A (zh) 2021-01-16
TWI834883B true TWI834883B (zh) 2024-03-11

Family

ID=73919653

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109119271A TWI834883B (zh) 2019-07-03 2020-06-09 半導體系統及用於操作半導體系統的方法

Country Status (5)

Country Link
US (1) US11256441B2 (zh)
KR (1) KR20210004074A (zh)
CN (1) CN112181286A (zh)
DE (1) DE102020107285A1 (zh)
TW (1) TWI834883B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220089854A (ko) * 2020-12-22 2022-06-29 에스케이하이닉스 주식회사 Ufs 장치 및 ufs 장치의 동작 방법
US20240152362A1 (en) * 2022-11-08 2024-05-09 Western Digital Technologies, Inc. Hibernate exit time for ufs devices

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040230850A1 (en) * 2003-05-15 2004-11-18 International Business Machines Corporation Method and apparatus for implementing power-saving sleep mode in design with multiple clock domains
US20100275046A1 (en) * 2009-04-28 2010-10-28 Kabushiki Kaisha Toshiba Information processing apparatus and power-saving control method
TW201324155A (zh) * 2011-12-08 2013-06-16 Ite Tech Inc 快閃記憶體儲存系統及其資料保護方法
US20140068302A1 (en) * 2012-08-28 2014-03-06 Ohad Falik Mechanism for facilitating faster suspend/resume operations in computing systems
CN108073360A (zh) * 2016-11-15 2018-05-25 三星电子株式会社 包括存储装置的计算装置以及计算装置的操作方法
US20190034106A1 (en) * 2017-07-27 2019-01-31 Qualcomm Incorporated Power down mode for universal flash storage (ufs)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001037066A1 (fr) 1999-11-16 2001-05-25 Fujitsu Limited Processeur d'informations et support lisible par ordinateur
JP2003084981A (ja) 2001-09-11 2003-03-20 Seiko Epson Corp 情報処理装置の起動方法
JP4791286B2 (ja) 2006-08-09 2011-10-12 富士通株式会社 ディスク装置および電子装置
KR100994723B1 (ko) 2008-10-14 2010-11-16 포항공과대학교 산학협력단 시스템에서 초기 구동시간을 단축시키는 선택적 서스펜드 리쥼 방법 및 그 기록매체
US20150355914A1 (en) 2013-02-08 2015-12-10 Mitsubishi Electric Corporation Information processing apparatus and program
CN105117246A (zh) 2015-08-04 2015-12-02 晶晨半导体(上海)有限公司 电子设备快速启动的方法
US10510382B2 (en) 2016-11-11 2019-12-17 Qualcomm Incorporated Hardware automated link control of daisy-chained storage device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040230850A1 (en) * 2003-05-15 2004-11-18 International Business Machines Corporation Method and apparatus for implementing power-saving sleep mode in design with multiple clock domains
US20100275046A1 (en) * 2009-04-28 2010-10-28 Kabushiki Kaisha Toshiba Information processing apparatus and power-saving control method
TW201324155A (zh) * 2011-12-08 2013-06-16 Ite Tech Inc 快閃記憶體儲存系統及其資料保護方法
US20140068302A1 (en) * 2012-08-28 2014-03-06 Ohad Falik Mechanism for facilitating faster suspend/resume operations in computing systems
CN108073360A (zh) * 2016-11-15 2018-05-25 三星电子株式会社 包括存储装置的计算装置以及计算装置的操作方法
US20190034106A1 (en) * 2017-07-27 2019-01-31 Qualcomm Incorporated Power down mode for universal flash storage (ufs)

Also Published As

Publication number Publication date
DE102020107285A1 (de) 2021-01-07
US20210004176A1 (en) 2021-01-07
US11256441B2 (en) 2022-02-22
KR20210004074A (ko) 2021-01-13
TW202102996A (zh) 2021-01-16
CN112181286A (zh) 2021-01-05

Similar Documents

Publication Publication Date Title
US20200257517A1 (en) Firmware update techniques
KR102351668B1 (ko) 저장 장치 및 그것의 동작 방법
KR102414047B1 (ko) 통합 메모리 디바이스 및 그의 동작 방법
US9110669B2 (en) Power management of a storage device including multiple processing cores
CN108292195B (zh) 用于管理固态驱动器的操作特性的技术
US9928169B2 (en) Method and system for improving swap performance
TWI834883B (zh) 半導體系統及用於操作半導體系統的方法
US9958926B2 (en) Method and system for providing instant responses to sleep state transitions with non-volatile random access memory
KR102351660B1 (ko) 전력 관리 메커니즘을 갖는 솔리드 스테이트 메모리 시스템 및 그것의 동작 방법
US20130275661A1 (en) Platform storage hierarchy with non-volatile random access memory with configurable partitions
JP2004295885A (ja) メイン・メモリの動的再割当てが可能なコンピュータ・システム
CN103946816A (zh) 作为传统大容量存储设备的替代的非易失性随机存取存储器（nvram）
CN108008917B (zh) 存储设备及控制其链接状态的方法
KR102523419B1 (ko) 저장 장치에서 가속 커널들의 상태 모니터링 방법 및 이를 사용하는 저장 장치
KR20160022671A (ko) 데이터 저장 장치의 동작 방법
US11132308B2 (en) Semiconductor device and semiconductor system
CN115729450A (zh) 写入请求阈值化
US10216421B2 (en) Method of operating storage device using serial interface and method of operating data processing system including the same
US20200064904A1 (en) Storage device having a serial communication port
US11537193B2 (en) Shaped and optimized power cycles
US9477489B1 (en) Software based self-encrypting drive (SED) sleep resuming method
KR20220158372A (ko) 데이터 저장 장치 및 그 동작 방법
KR20150102329A (ko) 데이터 저장 장치
TWI714116B (zh) 記憶體控制器、記憶體控制方法、以及電腦系統
TWI770516B (zh) 操作頻率調整方法及電腦程式產品及裝置