KR102351660B1 - 전력 관리 메커니즘을 갖는 솔리드 스테이트 메모리 시스템 및 그것의 동작 방법 - Google Patents

전력 관리 메커니즘을 갖는 솔리드 스테이트 메모리 시스템 및 그것의 동작 방법 Download PDF

Info

Publication number
KR102351660B1
KR102351660B1 KR1020160067571A KR20160067571A KR102351660B1 KR 102351660 B1 KR102351660 B1 KR 102351660B1 KR 1020160067571 A KR1020160067571 A KR 1020160067571A KR 20160067571 A KR20160067571 A KR 20160067571A KR 102351660 B1 KR102351660 B1 KR 102351660B1
Authority
KR
South Korea
Prior art keywords
power
device processor
limit command
voltage
power limit
Prior art date
Application number
KR1020160067571A
Other languages
English (en)
Other versions
KR20170033227A (ko
Inventor
스티븐 최인석
안병영
기양석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20170033227A publication Critical patent/KR20170033227A/ko
Application granted granted Critical
Publication of KR102351660B1 publication Critical patent/KR102351660B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1028—Power efficiency
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Power Engineering (AREA)
  • Power Sources (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명은 솔리드 스테이트 메모리 시스템에 관한 것이다. 본 발명의 실시 예에 따른 솔리드 스테이트 메모리 시스템은 인터페이스 회로, 인터페이스 회로와 연결되고, 인터페이스 회로를 통해 동적 전력 제한 커맨드를 수신하도록 구성되고, 동적 전력 제한 커맨드를 기반으로 메타 데이터 로그를 업데이트하도록 구성된 장치 프로세서, 인터페이스 회로와 연결된 불휘발성 메모리 어레이, 장치 프로세서와 불휘발성 메모리 어레이 사이에 연결되고, 동적 전력 제한 커맨드의 요청을 만족시키도록 불휘발성 메모리 어레이의 동작 배열을 변경하도록 구성된 전력 매니저 유닛을 포함한다.

Description

전력 관리 메커니즘을 갖는 솔리드 스테이트 메모리 시스템 및 그것의 동작 방법{SOLID STATE MEMORY SYSTEM WITH POWER MANAGEMENT MECHANISM AND METHOD OF OPERATION THEREOF}
본 발명은 전자 시스템에 관한 것으로, 더 상세하게는 전자 시스템들의 데이터 저장 기능들을 위한 시스템에 관한 것이다.
전자 장치들의 소비 전력은 데이터 센터 및 소비자 마켓들을 위한 전통적인 성능 지표들과 함께 중요한 지표가 되고 있다. 데이터 센터에서, 냉각 비용들은 동작의 총 비용의 1/3까지 차지할 수 있기 때문에, 소비 전력은 더 이상 낮은 우선 순위의 고려가 될 수 없다. 이 외에도, 근래의 데이터 센터 서버들은 NVMe 장치들과 같은 고성능 SSD들의 채택하고 있다. NVMe 장치들은 주로 고성능 CPU들과 다른 SSD들에 비해 더 높은 성능을 제공하는 대형 DRAM들을 사용한다. 이러한 고성능 장치들은 데이터 센터 구현에 있어서 소비 전력의 상당량인 25W를 쉽게 소비할 수 있다.
동일한 원리가 소비자 마켓들에도 직접적으로 적용될 수 있다. 노트북과 같은 소비자의 모바일 장치들은 PCIe 기반의 장치들과 같은 고성능 SSD들을 채택하고 있다. 이처럼, SSD들의 소비 전력은 배터리 수명 및 장치의 냉각을 위한 관심사가 될 수 있다.
따라서, 실행의 신뢰성 및 전력이 매우 중요한 컴퓨팅 환경 속에서의 성능을 개선하기 위해, 전력 관리 매커니즘을 갖는 솔리드 스테이트 메모리 시스템에 대한 요구는 여전히 남아 있다. 소비자의 기대는 점차 커지고 시장 속에서 중요한 제품의 차별화를 위한 기회는 감소함에 따라, 증가하는 상업 경쟁 압력의 관점에서, 이러한 문제들에 대한 해결책들을 찾는 것이 점점 더 중요해지고 있다. 게다가, 비용 감소에 대한 요구, 효율성 및 성능의 증가에 대한 요구 그리고 경쟁 압력들을 해소하기 요구는 이러한 문제들에 대한 해답을 찾기 위한 중요한 필요성에 훨씬 더 큰 긴급함을 더하고 있는 실정이다.
이러한 문제들에 대한 해결책의 요구는 꾸준히 제기되었으나, 이전의 개발물들은 이러한 문제들에 대한 대안이 되지 못하였다.
본 발명의 목적은 전력의 공급이 제한된 동작 환경에서도 고성능 및 유연성을 갖는 솔리드 스테이트 메모리 시스템 및 그것의 동작 방법을 제공하는데 있다.
본 발명의 실시 예에 따른 솔리드 스테이트 메모리 시스템은 인터페이스 회로, 장치 프로세서, 불휘발성 메모리 어레이 및 전력 매니저 유닛을 포함한다. 인터페이스 회로는 장치 프로세서와 연결된다. 장치 프로세서는 인터페이스 회로와 연결되고, 인터페이스 회로를 통해 동적 전력 제한 커맨드를 수신하도록 구성되고, 동적 전력 제한 커맨드를 기반으로 메타 데이터 로그를 업데이트하도록 구성된다. 불휘발성 메모리 어레이는 인터페이스 회로와 연결된다. 전력 매니저 유닛은 장치 프로세서와 불휘발성 메모리 어레이 사이에 연결되고, 동적 전력 제한 커맨드의 요청을 만족시키도록 불휘발성 메모리 어레이의 동작 배열을 변경하도록 구성된다.
본 발명의 실시 예에 따르면, 전력의 공급이 제한된 동작 환경에서도 고성능 및 유연성을 갖는 솔리드 스테이트 메모리 시스템 및 그것의 동작 방법이 제공된다.
도 1은 본 발명의 실시 예에 따른 전력 매니지먼트 매커니즘을 갖는 솔리드 스테이트 메모리 시스템의 하드웨어 블록도이다.
도 2는 본 발명의 실시 예의 따른 동적 전력 제한 명령 처리의 순서도이다.
도 3은 본 발명의 실시 예의 스토리지 셀의 소거 전압 프로파일의 타이밍도를 보여준다.
도 4는 본 발명의 실시 예의 스토리지 셀의 문턱 전압의 플롯이다.
도 5는 본 발명의 실시 예의 성능 전력 모드의 불휘발성 메모리 어레이의 기능 블록도이다.
도 6은 본 발명의 실시 예의 성능 전력 모드 쓰기/소거를 보여주는 전력 플롯이다.
도 7은 본 발명의 실시 예의 제한 전력 모드의 불휘발성 메모리 에레이의 기능 블록도이다.
도 8은 본 발명의 실시 예의 제한 전력 모드의 쓰기/소거를 보여주는 전력 플롯이다.
도 9는 본 발명의 추가적인 실시 예의 솔리드 스테이트 메모리 시스템의 동작 방법의 순서도이다.
전술한 특성 및 이하 상세한 설명은 모두 본 발명의 설명 및 이해를 돕기 위한 예시적인 사항이다. 즉, 본 발명은 이와 같은 실시 예에 한정되지 않고 다른 형태로 구체화될 수 있다. 다음 실시 형태들은 단지 본 발명을 완전히 개시하기 위한 예시이며, 본 발명이 속하는 기술 분야의 통상의 기술자들에게 본 발명을 전달하기 위한 설명이다. 따라서, 본 발명의 구성 요소들을 구현하기 위한 방법이 여럿 있는 경우에는, 이들 방법 중 특정한 것 또는 이와 동일성 있는 것 가운데 어떠한 것으로든 본 발명의 구현이 가능함을 분명히 할 필요가 있다.
본 명세서에서 어떤 구성이 특정 요소들을 포함한다는 언급이 있는 경우, 또는 어떤 과정이 특정 단계들을 포함한다는 언급이 있는 경우는, 그 외 다른 요소 또는 다른 단계들이 더 포함될 수 있음을 의미한다. 즉, 본 명세서에서 사용되는 용어들은 특정 실시 형태를 설명하기 위한 것일 뿐이고, 본 발명의 개념을 한정하기 위한 것이 아니다. 나아가, 발명의 이해를 돕기 위해 설명한 예시들은 그것의 상보적인 실시 예도 포함한다.
본 명세서에서 언급되는 “모듈”은, 해당 용어가 사용되는 문맥에 따라, 소프트웨어, 하드웨어 또는 이들의 조합을 포함할 수 있다. 예를 들어, 소프트웨어는 머신 코드, 펌웨어, 임베디드 코드 그리고 응용 소프트웨어일 수 있다. 또한 예를 들어, 하드웨어는 회로망, 프로세서, 컴퓨터, 집적 회로, 집적 회로 코어들, 압력 센서, 관성 센서, 마이크로 전자 기계 시스템(MEMS), 수동 소자들 또는 이들의 조합일 수 있다.
본 명세서에서 언급되는 “유닛”은 하드웨어의 구성요소들 또는 특성한 기능들을 위해 사용되는 하드웨어 상태 머신들에 형성된 회로이다. “유닛”은 중요한 기능들의 타이밍을 조절하기 위한 것일 수 있고, 반드시 소프트웨어 기능들 또는 지원을 포함해야 하는 것은 아니다.
도 1은 본 발명의 실시 예에 따른 전력 매니지먼트 매커니즘을 갖는 솔리드 스테이트 메모리 시스템의 하드웨어 블록도이다. 도 1을 참조하면, 본 발명의 실시 예에 따른 전력 관리 매커니즘을 갖는 솔리드 스테이트 메모리 시스템(100)의 하드웨어 블록도가 보여진다. 솔리드 스테이트 메모리 시스템(100)은 호스트 시스템(미도시)와 통신을 위한 인터페이스 회로(102)를 포함한다. 인터페이스 회로(102)는 장치 동작 커맨드들 및 솔리드 스테이트 메모리 시스템(100) 내에서 처리하기 위한 유저 데이터을 전송할 수 있다. 인터페이스 회로(102)는 호스트 커맨드들 및 프로세싱을 위한 유저 데이터를 전달하는 peripheral computer interface express(PCI-e), fiber channel (FC), 이더넷(Ethernet), small computer system interface (SCSI), serial attached SCSI(SAS) 또는 메모리 버스와 같은 것을 포함할 수 있다. 인터페이스 회로(102)와 연결되는 장치 프로세서(104)는 마이크로 프로세서, 임베디드 프로세서, 순차 상태 머신, PLD 또는 마이크로 컴퓨터를 포함할 수 있다.
인터페이스 회로(102)는 동적 전력 제한 커맨드들뿐만 아니라 장치 동작 커맨드들, 예를 들어 읽기/쓰기, 리셋, 읽기 상태(read status)를 수신할 수 있다. 솔리드 스테이트 메모리 시스템(100)이 전력의 중요한 역할을 수행하는 어플리케이션에서, 장치 프로세서(104)는 동적 전력 제한 커맨드를 해석하고, 장치 동작 커맨드들의 수행에 의해 소비되는 전력을 제한하기 위해 적절한 조치를 취할 수 있다.
장치 프로세서(104)는 불휘발성 메모리, 휘발성 메모리 또는 이들의 조합과 같은 장치 메모리(106)에 연결될 수 있다. 커맨드 실행 상태, 전력 레벨 제한들 및 불휘발성 메모리 어레이(108)의 구현을 유지하기 위해, 장치 메모리(106)는 스크래치 패드(scratch pad)로서 사용될 수 있다. 또한, 장치 프로세서(106)는 불휘발성 메모리 어레이(108)의 동작 배열을 변경할 수 있는 전력 매니저 유닛(110)과 연결될 수 있다. 이 경우 전력 매니저 유닛(110)은 쓰기/소거 전압들의 전압 레벨을 조절하고, 불휘발성 메모리 어레이(108)의 메모리 세그먼트들로부터 전력을 제거하고, 불휘발성 메모리 어레이(108) 내의 세그먼트들의 어드레싱을 변경함으로써 불휘발성 메모리 어레이(108)의 동작 배열을 변경할 수 있다. 불휘발성 메모리 어레이(108)는 플래시 메모리, 멀티 레벨 셀 플래시(MLC FLASH), 3-레벨 셀(TLC, three-level cell) 플래시 메모리, 자기 저항 랜덤 엑세스 메모리(MRAM, magnetoresistive random access memory), 강유전성 랜덤 엑세스 메모리(FAM, Ferroelectric random access memory), 또는 위상 변화 랜덤 엑세스 메모리(PRAM, phase-change random access memory)를 포함하는 불휘발성 메모리 장치들의 어레이일 수 있다. 인터페이스 회로(102), 장치 프로세서(104), 장치 메모리(106) 그리고 전력 매니저 유닛(110)이 시스템 온 칩(SoC, system-on-chip), 게이트 어레이, 사용자 지정 논리 칩(custom logic chip), 필드 프로그램 가능 게이트 어레이(field programmable gate array) 또는 주문형 반도체(ASIC, application specific integrated circuit)와 같은 하나의 단일 요소로 집적될 수 있음은 이해될 수 있을 것이다.
전력 매니저 유닛(110)은 전압 매니저 유닛(112) 및 어드레스 제어유닛(114)을 포함할 수 있다. 전력 매니저 유닛(110)은 불휘발성 메모리 어레이(108)의 세그먼트들을 읽고, 쓰고 그리고 소거하기 위한 동작 전압들을 조절할 수 있다. 예를 들어, 동작 전압들은 소스 전압들과 문턱 전압들을 포함한다. 전력 매니저 유닛(110)은 심각한 전력 제한들의 상황에서 불휘발성 메모리 어레이(108)의 몇몇의 세그먼트들을 소스 전압들로부터 완전히 분리할 수 있다.
전압 매니저 유닛(112)은 전력 제한들에 따른 감소된 성능 동작을 위한 솔리드 스테이트 메모리 시스템(100)을 구현할 수 있다. 이 경우, 전력 제한들은 전력 제한 커맨드의 수신에 기반한 장치 프로세서(104)에 의해 지정된다. 감소된 성능 동작은 감소된 동작 밴드폭을 포함할 수 있고, 확장된 실행 시간, 감소된 용량 또는 이들의 조합을 포함할 수 있다. 전력 매니저 유닛(110)에 의해 정해진 제한을 초과하지 않는다는 것을 확인하기 위해, 전력 매니저 유닛(112)은 전압 피드백을 모니터링 할 수 있다.
전력 제한 명령의 어느 레벨 하에서, 유저 데이터 커맨드들을 수행하기 위해, 어드레스 제어 유닛(114)은 메모리 세그먼트들의 배열 및 어드레싱을 변경할 수 있다. 예를 들어, 메모리 세그먼트들은 칩들, 메모리 요소들 또는 불휘발성 메모리 어레이(108) 내의 페이지들을 포함한다. 전력 매니저 유닛(110)에 놓인 요구를 만족시키기 위해, 어드레스 제어 유닛(114)는 불휘발성 메모리 어레이(108)의 세그먼트들의 몇몇의 제한된 사용을 수용할 수 있다.
휘발성 메모리(116)는 인터페이스 회로(102)와 불휘발성 메모리 어레이(108) 사이에 연결될 수 있다. 인터페이스 회로(102)를 거쳐 수신된 데이터의 전송들(transfers of data) 또는 인터페이스 회로(102)에 전송된 데이터의 전송들(transfers of data)을 수신하기 위해, 휘발성 메모리(116)는 속도 조정 버퍼로서 동작할 수 있다. 솔리드 스테이트 메모리 시스템(100)의 감소된 성능 동작 동안에 쓰여진 임의의 데이터의 파라미터들을 기록하기 위해서, 메타 데이터 로그(118)는 휘발성 메모리(116)에서 유지될 수 있다.
메타 데이터 로그(118)의 컨텐츠를 읽어들이거나 업데이트 하기 위해, 장치 프로세서(104)는 휘발성 메모리(116)으로부터 메타 데이터 로그(118)를 엑세스할 수 있다. 동적 전력 제한 커맨드에 응답하여, 동적 전력 제한 커맨드가 유효한 동안에 쓰여진 임의의 유저 데이터의 배열을 복원하는 것을 가능하도록 하기 위해, 장치 프로세서(104)는 전력 매니저 유닛(110)으로부터의 배열 데이터를 갖는 메타 데이터 로그(118)를 업데이트할 수 있다. 휘발성 메모리(116) 및 메타 데이터 로그(118)을 갖는 장치 프로세서(104)의 동작들은 다음 레벨 시스템(미도시)에 인터페이스 회로(102)의 이용도(availability)을 감소시키지 않고도 발생할 수 있다. 장치 프로세서(104)는 인터페이스 회로(102)를 통한 전송들을 초기화하기 때문에 휘발성 메모리(116) 또는 불휘발성 메모리(108)의 대역폭에 대한 문제들의 발생 없이, 커맨드의 실행 타이밍은 장치 프로세서(104)에 의해 관리될 수 있다. 솔리드 스테이트 메모리 시스템(100)의 전력 손실 또는 셧 다운(shut dowm)의 경우, 메타 데이터 로그(118)를 포함하는 휘발성 메모리(116)의 컨텐츠들은 불휘발성 메모리 어레이(108)의 지정된 위치에 카피될 수 있다. 휘발성 메모리(116)의 컨텐츠들은 추후의 전원 인가시 재업로드될 수 있다.
솔리드 스테이트 메모리 시스템(100)의 성능, 용량, 배열 또는 이들의 조합을 줄임으로써, 장치 프로세서(104)는 전력 제한 커맨드들을 실행할 수 있다. 불휘발성 메모리 어레이(108)에 저장된 데이터에 대한 위험(risk)없이 백그라운드 동작들을 줄이고, 어플리케이션을 더 이용 가능한 대역폭에 할당함으로써, 솔리드 스테이트 메모리 시스템(100)에 의해 소비된 동작 전력의 적당한 감소는 솔리드 스테이트 메모리 시스템(100)의 어플리케이션을 유용하게 할 수 있다. 성능 전력 제한(최대 전력 동작)의 복원에 있어서, 다음 레벨의 시스템(미도시)의 도움 또는 인식 없이도, 배열 및 불휘발성 메모리 어레이(108)에 인가된 전압들은 백그라운드 가비지 콜렉션 태스크(task)에서 회복될 수 있다. 가비지 콜렉션 태스크 동안, 감소된 성능 동작 동안 쓰여진 임의의 데이터는 이동될 수 있고, 새로 포맷될 수 있고, 최대 전력 쓰기로 쓰여질 수 있다. 불휘발성 메모리 어레이(108)의 복원은 최대 성능의 배열을 이용하는 새로운 위치에 재기입 데이터(re-writing data)를 포함할 수 있다.
도 2는 본 발명의 실시 예의 따른 동적 전력 제한 명령 처리의 순서도이다. S202 단계에서, 동적 전력 제한 커맨드 처리(201)의 순서도는 인터페이스 회로(102)에 의해 동적 전력 제한 커맨드(203)의 수신을 나타낸다. 동적 전력 제한 커맨드(203)를 수신하거나 유저 데이터를 라우팅하기 위한 인터페이스 회로(102)를 준비하거나 저장된 데이터를 관리하거나 S202 단계에서 수신된 동적 전력 제한 커맨드(203)에 상태(status)를 제공하기 위해서, 장치 프로세서(104)는 인터페이스 회로(102)에 연결될 수 있다.
장치 프로세서(104)는 전력 제한의 허용치의 레벨을 결정하기 위해 동적 전력 제한 커맨드(203)를 디코드할 수 있다. 동적 전력 제한 커맨드(203)는 절대 전력 제한(absolute power limt), 전력 제한의 범위, 쓰기 및 소거를 위한 감소된 전압, 불휘발성 메모리 어레이(108)의 제한된 배열을 구체화할 수 있고, 백그라운드 유지 과정들 및 이들의 조합을 연기할 수 있다. S204 단계에서, 장치 프로세서(104)는 동적 전력 제한 커맨드(203)를 만족시키기 위해 추가적인 전력 감소가 요구되는 것을 결정하기 위해, 장치 메모리(106)에 저장된 정보를 활용할 수 있다. 장치 프로세서(104)는 불휘발성 메모리(108)를 구성하거나, 쓰기/소거 전압(312)의 동작 전압을 감소하거나, 백그라운드 태스크들을 연기할 수 있다. 예를 들어, 백그라운드 태스크들은 가비지 콜렉션 태스크, 웨어 레벨링(wear leveling) 태스크 또는 이들의 조합일 수 있다.
S206 단계에서, 전력 소모를 제한하기 위해 요구되는 기준들을 설정하고 전력 매니저 유닛(110)의 셋업으로 전력 피드백을 확인하는 것을 가능하도록, 장치 프로세서(104)는 전력 매니저 유닛(110)과 통신할 수 있다. 실시 예로, 장치 프로세서(104)는 전압 매니저 유닛(112)이 쓰기/소거 전압을 정상 동작의 특정 퍼센트(예로, 10%)만큼 감소시키도록 할 수 있다. 불휘발성 메모리(108)의 동작을 보장하기 위해서, 쓰기/소거 동작의 지속시간은 연장될 수 있다. 그리고, 그것은 성능을 감소시킬 수 있다. 다른 실시 예로, 장치 프로세서(104)는 어드레스 제어 유닛(114)을 오직 멀티 레벨 셀 플래시(MLC FLASH)의 빠른 페이지들에 접근시키거나, 불휘발성 메모리 어레이(108)의 몇몇의 세그먼트들에 엑세스를 제한하도록 지시할 수 있다.
S208 단계에서, 장치 프로세서(104)는 동적 전력 제한 커맨드(203)에 의해 이전의 전력 소비 환경으로부터 감소된 전력 소비의 결과로 이어졌는지 여부를 확인할 수 있다. 만약 동적 전력 제한 커맨드(203)가 소비 전력 제한들을 감소시키지 못한 경우, S210 단계에서, 장치 프로세서(104)는 성능 전력의 확인으로 동적 전력 제한 커맨드에 의해 전력 레벨이 최대 전력 및 최대 성능의 환경과 같은 더 높은 성능의 전력 레벨로 증가되었는지 여부를 확인할 수 있다.
동적 전력 제한 커맨드(203)가 S208 단계에서 감소된 전력 제한에 따라 이전 전력 소비 환경으로부터 전력 레벨의 감소를 나타낸다면, 순서도는 성능 파라미터들을 설정하는 S212단계로 진입한다. 장치 프로세서(104)는 동적 전력 제한 커맨드를 만족시키기 위해서 배열, 동작 모드 또는 전력 레벨의 변화들이 요구되는 것을 연산할 수 있다. 장치 프로세서(104)는 선택적으로 불휘발성 메모리 어레이(108)의 배열된 세그먼트들 내의 오직 낮은 전력 페이지들만을 이용하고, 쓰기 소거 동작들의 전압 레벨들을 줄일 수 있다. 얕은 소거 동작은 더 긴 시간에 걸쳐 낮은 전력을 이용하여 하나의 비트를 소거할 수 있지만, 해당 비트를 적절하게 검출하기 위한 문턱 전압의 조정이 요구될 수 있다. 조정된 문턱 전압 값은 도 1의 메타 데이터 로그(118)에 저장될 수 있다. 동적 전력 제한 커맨드(203) 동안의 일시적인 기간에 결과적인 배열의 변화들이 용량, 성능 또는 이들의 조합을 줄일 수 있음은 이해될 수 있을 것이다. 나아가, 백그라운드 프로세스들은 호스트의 관여 없이 최대 전력 및 최대 성능의 레벨로 되돌아가 동적 전력 제한 커맨드(203)의 감소된 전력 레벨 동안 쓰여진 데이터를 재기입하거나, 재배열하거나 이동시킬 수 있다. 예를 들어, 백그라운드 프로세스들은 가비지 콜렉션 태스크 및 웨어 레벨링 태스크일 수 있다.
앞서 언급된 S210 단계의 성능 전력의 확인으로, 이전의 레벨로부터 증가된 전력 제한을 설정하기 위해 동적 전력 제한 커맨드(203)는 전력 제한을 증가시킬 수 있다. 다만, 전력 제한은 최대 전력 및 최대 성능으로 복원되지는 않는다. 동적 전력 제한 커맨드(203)는 특정한 동작 모드들을 지원할 수 있다. 예를 들어, 특정한 동작 모드들은 성능적인 이유로 모든 이용 가능한 세그먼트들이 활성화될 것을 요구할 수 있지만, 감소된 쓰기/소거 전압들로 여전히 동작할 수 있다. 다른 예로, 불휘발성 메모리(108)의 모든 세그먼트들은 활성화될 수 있으나, 더 낮은 전력의 빠른 페이지를 이용하는 것으로 제한될 수 있다. 제한된 전력 이용 가능성의 구간들 동안 소비 전력을 커스터마이즈(customize)하는 능력은 대형 데이터 센터 설치시 열 제어 매커니즘 뿐만 아니라 저전력 배터리 동작을 위한 특정한 지원을 나타낼 수 있다.
장치 프로세서(104)가 동적 전력 제한 커맨드(203)를 지원하는 방식을 결정한 때, 순서도의 S214단계로 진입한다. 도 1의 전력 매니저 유닛(110)은 쓰기/소거를 위한 동작 전압을 감소시키고, 불휘발성 메모리 어레이(108)의 선택된 세그먼트들을 분리하고, 불휘발성 메모리 어레이(108)의 빠른 페이지들과 느린 페이지들을 연결하는 어드레스를 재배열하고, 빠른 페이지들만에 대한 동작을 제한할 수 있다. 장치 프로세서(104)는 제한된 전력 동작을 제어하는 전력 매니저 유닛(110) 내의 레지스터들을 프로그램할 수 있다. 전력 피드백 매커니즘은 동적 전력 제한 커맨드(203)로 구체화된 제어 레벨로 동적 조정(dynamic adjustmesnt)을 제공할 수 있다. 예를 들어, 동적 전력 제한 커맨드(203)가 고정된 전력 제한을 구체화하고 도 1 의 솔리드 스테이트 메모리 시스템(100)의 사용이 한계에 도달하는 경우, 전력 매니저 유닛(110)은 동적으로 쓰기/소거 전압 레벨을 감소시키거나, 쓰기/소거 전압들의 사용을 제한하는 웨어 레벨링 및 가비지 콜렉션과 같은 백그라운드 태스크들을 중지하기 위해 장치 프로세서(104)를 표시할 수 있다. 성능, 용량 또는 이들의 조합을 제한된 전력 동작들 동안 교환함으로써, 전력 피드백의 직접적인 어플리케이션은 솔리드 스테이트 메모리 시스템(100)이 동적으로 소비 전력을 감소시킬 수 있도록 한다.
그리고 나서, 순서도는 현재의 전력 제한에 대한 메타데이터를 업데이트하기 위해 S216 단계로 진입한다. 전력 매니저 유닛(110)을 로드한 이후에, 장치 프로세서(104)는 각각의 커맨드에 대해 메타 데이터 로그(118)에 전력 레벨들을 기록할 수 있다. 이 경우, 각각의 커맨드는 동적 전력 제한 커맨드(203)에서 실행된다. 데이터가 불휘발성 메모리 어레이(108)에 쓰이는 방법을 결정하기 위해서, 가비지 콜렉션 태스크는 메타 데이터 로그(118)를 엑세스할 수 있다. 가비지 콜렉션 테스크 동안, 불휘발성 메모리 어레이(108)에 쓰이는 데이터는 제한된 배열을 유지하거나 새로운 전력 배열을 채택할 수 있다. 또는 가비지 콜렉션 테스크 동안, 현재의 전력 레벨에 따라 불휘발성 메모리 어레이(108)에 쓰이는 데이터는 최대 전력 및 최대 성능 배열로 복원될 수 있다.
전력 제한이 끝나는 경우, 성능 전력을 확인하는 단계(S210)는 동적 전력 제한 명령을 감지할 수 있다. 이 경우, 동적 제한 명령은 솔리드 스테이트 메모리 시스템을 최대 전력 및 최대 성능으로 복원한다. 순서도는 최대 전력 및 최대 성능을 복원하기 위해 S218 단계로 진입할 수 있다. 이 경우, S218 단계에서, 장치 프로세서(104)는 다음 가비지 콜렉션 태스크 시간에 불휘발성 메모리 어레이(108)의 모든 세그먼트들을 회복하기 위해 가비지 콜렉션 태스크를 활성화할 수 있다. 메타 데이터 로그(118)는 활성화된 동적 전력 제한 커맨드들(203)에서 수행되는 모든 동작들을 포함한다.
제한된 전력 구간 동안, 솔리드 스테이트 메모리 시스템(100)은 하나 또는 그 이상의 동적 전력 제한 커맨드(203)를 수신할 수 있다. 메타 데이터 로그(118)는 불휘발성 메모리 어레이(108)에서 수행되는 커맨드들을 처리하는 임의의 데이터의 실행 동안에 설정된 모든 조건들의 리스트를 포함할 수 있다. 비록 유저 데이터가 최대 전력 및 최대 성능의 조건들 동안에 쓰여진 것일 지라도, 메타 데이터 로그(118)는 가비지 콜렉션 태스크가 불휘발성 메모리 어레이(108) 내의 유저 데이터를 재이전하거나 재배열하도록 한다.
이어, 제어신호들을 초기화하기 위해, 순서도는 전력 매니저 유닛을 로드하는 단계(S214)로 진입한다. 이 경우, 제어 신호들은 쓰기/소거를 위한 최대 전압을 복원하고, 최대 용량을 회복하기 위해 불휘발성 메모리 셀 어레이(108)의 모든 세그먼트들을 활성화시킨다. 불휘발성 메모리 어레이(108)가 추가적인 예약 메모리 세그먼트들을 가질 수 있음은 이해될 수 있을 것이다. 이 경우, 추가적인 예약 메모리 세그먼트들은 감소된 전력을 유지할 수 있거나, 요청받을 때까지 파워오프(power-off) 상태를 유지할 수 있다. 예약 메모리 세그먼트들은 정상 유지 프로세스들 동안 이용되는 솔리드 메모리 시스템(100)의 용량의 오버 프로비저닝(over-provisioning)을 나타낼 수 있다. 이어, 모든 새로운 데이터 커맨드들을 최대 전력 및 최대 성능으로 수행되는 것을 표시하기 위해, 순서도는 현재 전력 제한을 위한 메타데이터를 업데이트하는 단계(S216)로 진입한다.
최대 전력 및 최대 성능이 복원된 때, 전력 제한 동작 동안 솔리드 스테이트 메모리 시스템(100)은 읽기 및 쓰기에 대한 지원을 처리하는 데이터를 제공할 수 있고, 최대 전력 및 최대 성능으로 되돌아가 저장된 모든 데이터를 복원할 수도 있다. 동적 전력 제한 커맨드(203) 동안 감소된 성능 및 감소된 용량으로 동작하는 능력은 멀티 레벨 셀(MLC) 낸드(nand) 장치에서 오직 빠른 페이지들을 기입함으로써 용량을 줄이는 것 또는 읽기/쓰기 전압의 크기를 감소시킴으로써 성능을 줄이는 것을 포함할 수 있다. 이러한 전압의 크기를 감소시키는 것은 메모리 셀에 데이터를 포획하기 위해 요구되는 시간을 증가시킬 수 있다. 최대 전력 및 최대 성능 동안, 불휘발성 메모리 어레이(108)에 쓰여진 데이터를 순차적으로 복원하는 능력은 장치 프로세서(104), 전력 매니저 유닛(110) 및 메타 데이터 로그(118)에 의해 제공된다. 전력 제한 구간에서 불휘발성 메모리 어레이(108)에 쓰여진 임의의 유저 데이터의 복원 동안, 솔리드 스테이트 메모리 시스템(100)은 최대 성능 동작으로 이용 가능하다. 고정된 제한, 동작의 범위, 쓰기/소거를 위한 전압 제한, 한 종류의 페이지(오직 빠른 페이지들)에 대한 제한 동작, 빠르고 느린 페이지들이 혼합된 어드레싱의 제어 또는 이들의 조합을 제어하는 동적 전력 제한 커맨드(203)의 능력은 명백한 전력 제한 상황들에서도 고성능 및 유연성을 지닌 솔리드 스테이트 메모리 시스템(100)을 가능하게 할 수 있다.
도 3은 본 발명의 실시 예의 스토리지 셀의 소거 전압 프로파일의 타이밍도(301)를 보여준다. 스토리지 셀의 소거 전압 프로파일의 타이밍도(301)는 수직 축 위의 쓰기/소거 전압(302)과 수평 축 위의 경과 시간(304)을 나타낸다. 성능 전력 레벨(306)은 도 1의 불휘발성 메모리 어레이(108)의 최대 전력 동작을 위한 디폴트(default) 전력 레벨일 수 있다. 예를 들어, 성능 전력 레벨(306)은 +/-25 볼트(V)일 수 있다. 제한 전력 레벨(308)은 도 2의 동적 전력 제한 커맨드(302)에 응답하여 도 1의 전력 매니저 유닛(110)에 의해 설정될 수 있다. 제한 전력 레벨(308)은 성능 전력 레벨(306)의 퍼센트, 고정 전압 레벨 또는 동적 전력 제한 커맨드(203)에 의해 명시되는 전압 범위로 설정될 수 있다. 예시적인 실시 예에서, 동적 전력 제한 커맨드(203)의 요청에 따라, 제한 전력 레벨(308)은 +/-12-20 볼트(V) 사이의 값을 가질 수 있다.
실시 예로, 멀티 레벨 셀 플래시(MLC FLASH)와 같이, 최대 성능 쓰기 전압(310)은 성능 전력 레벨(306)을 기반으로 할 수 있다. 최대 성능의 쓰기 전압(310)의 구간(T0~T1)은 멀티 레벨 셀 플래시(MLC FLASH)의 빠른 페이지를 기입할 수 있다. 멀티 레벨 셀 플래시(MLC FLASH)는 최대 성능의 쓰기 전압(310)에 의해 제공되는 큰 차동 전압으로 인하여 파울러-노드하임(FN, Fowler-Nordheim) 터널링이 발생하기 쉬운 산화 전하 트랩 층(oxide charge trap layer)을 포함한다. 산화 전하 트랩 층은 특정한 문턱 전압이 검출될 때까지 전하를 모을 수 있다.
빠른 페이지에 쓰여지는 데이터임을 나타내는 특정한 문턱 전압을 나타내기 위해서, 빠른 페이지 쓰기 구간(TO~T1) 지속의 은 산화 전하 트랩 층에 영향을 미치는 충분한 에너지를 제공한다. 최대 성능의 쓰기 전압(310)의 상승된 전압 구간(T1~T2)은 멀티 레벨 셀 플래시(MLC FLASH)의 느린 페이지를 쓸 수 있다. 빠른 페이지 쓰기 동안 산화 전하 포획 층은 이미 가득 채워지고 추가전인 전하를 받아들이는 것을 거부할 수 있기 때문에, 추가 전압이 요구된다. 멀티 레벨 셀 플래시(MLC FLASH)의 셀의 LSB와 MSB를 감지하기 위해 사용되는 3개의 문턱 전압 레벨들의 어플리케이션은 문턱 전압 레벨을 충족시키기 위해 추가 시간을 요구할 수 있다.
제한 전력 레벨(308)은 성능 전력 레벨(306)보다 상당히 더 낮아 질 수 있다. 제한 전력 레벨(308)에 응답하여, 도 1의 전압 매니저 유닛(114)은 제한 전력 쓰기/소거 전압(312)를 생성할 수 있다. 제한 전력 쓰기/소거 전압(312)를 갖는 멀티 레벨 셀 플래시(MLC FLASH)의 셀에 대한 효과는 전하를 산화 전화 포획 층으로의 더 느린 이동이다. 산화 전화 포획 층으로 비슷한 양의 전화의 획득하기 위해, 빠른 페이지 프로그래밍의 구간을 T0에서 T3까지 확장할 수 있다. 이 경우, T0에서 T3까지의 구간은 최대 성능의 쓰기 전압(310)으로 느린 페이지 및 빠른 페이지에 의해 요구되는 시간 이상으로 확장된다. 느린 페이지 구간(T3~T4)의 지속 시간의 확장을 위해, 제한 전력 레벨(308)은 제한 전력 쓰기/소거 전압(312)를 제한할 수 있다.
단축 소거 동작은 얕은 소거 동작의 형태를 취할 수 있다. 소거에 사용되는 총 에너지의 양을 줄이기 위해, 도 1의 솔리드 스테이트 메모리 시스템(100)은 감소된 전압이 제한된 시간 동안 타겟된 셀들에 영향을 미치도록 할 수 있다. 할당된 시간의 끝에서, 셀들이 온전히 소거되지 않는다면, 조정된 문턱 전압은 소거된 셀들을 검출하기 위해 사용될 수 있다. 조정 값은 추후의 사용을 위해 도 1의 메타 데이터 로그(118)에 표시될 수 있다. 최대 성능 및 최대 전압 조건이 복원된 때, 얕은 소거의 대상인 셀들에 기입된 임의의 데이터는 조정된 문턱 값으로 읽혀지거나, 최대 전력으로 소거되거나, 가비지 콜렉션 및 웨어 레벨링의 백그라운드 태스크들에 의한 다른 위치에 일반적으로 다시 기입될 수 있다.
산화 전하 포획 층의 더 느린 차징(charging)은 쓰기/소거 타이밍에 상당한 레이턴시를 추가함으로써 도 1의 솔리드 스테이트 메모리 시스템(100)에 의해 소모된 전력을 상당히 감소시킬 수 있다. 추가 레이턴시는 전력 제한 구간 동안 솔리드 스테이트 메모리 시스템(100)의 성능의 감소의 결과를 야기한다. 낮은 배터리 상태 또는 통합 열을 감소시키는 기업 수준의 데이터 센터와 같은 모든 경우에 있어서, 동적 전력 제한 커맨드(203)는 소모된 전력을 상당히 줄이면서 솔리드 스테이트 메모리 시스템(100)의 계속적인 동작을 제공할 수 있다.
도 4는 본 발명의 실시 예의 스토리지 셀의 문턱 전압의 플롯(401)이다. 문턱 전압 플롯(401)은 소스(408)와 드레인(140)을 갖는 반도체 기판 위에 형성되는 산화 포획 층(406) 위의 플로팅 게이트(404)를 갖는 스토리지 셀(402)을 보여준다.
문턱 전압 플롯(401)은 우측으로 증가되는 값을 갖는 제어 게이트 전압(VCG)을 가리키는 수평 축을 나타낸다. 위쪽으로 증가하는 값을 갖는 드레인 전류의 값을 나타낸다. 설명의 편의를 위해, 문턱 전압 플롯(401)은 오직 스토리지 셀(402)에 프로그램된 단일 비트의 읽기 동작을 설명한다.
스토리지 셀(402)은 도 4의 좌측에 보여지는 것과 같이 “1”의 비트 값을 나타내기 위해 산화 전하 포획 층(406)에 포획된 전하를 갖지 않는 상태로 디스차지(discharged)될 수 있다. 스토리지 셀(402)은 도 4의 우측에 보여지는 것과 같은 “0”의 비트 값을 나타내기 위해 일정한 양의 전하를 산화 전하 포획 층(406)으로 주입한 상태로 차지(charged)될 수 있다. 1 비트(VTH1, 416)에 대한 문턱 전압은 스토리지 셀(402)에 인가되는 VCG(412)의 양에 의존적일 수 있다. ID(414)에 감지 가능한 전류의 양은 인가되는 VCG(412)에 의해 제어될 수 있다.
단일 비트 동작을 위해, 감지 회로는 VTH1(416)과 0 비트에 대한 문턱 전압(VTH0, 418) 사이의 읽기 전압(VREAD)에 의해 생성된 Id(414)를 감지할 수 있다. 읽기 전압(VREAD)의 값이 “0” 비트로 프로그램된 스토리지 셀(402)에 임의의 Id(414)를 생성하기에 너무 느릴 수 있기 때문에, Id(414)의 감지는 스토리지 셀(402)이 “1”로 프로그램된 것을 나타낸다. 반대로, Id(414)의 미감지(no detection)는 스토리지 셀(402)이 “0”으로 프로그램된 것을 나타낸다.
전력 제한 구간 동안, 비록 쓰기/읽기의 구간이 연장되더라도, 도 3의 제한 전력 레벨(308)의 감소를 기반으로 산화 전하 포획 층(406)에 포획된 전하의 양은 감소될 수 있다. 읽기/쓰기 동작 동안, VTH1(416) 또는 VTH0(418)의 조절된 값은 감지될 수 있다. VTH1(416) 또는 VTH0(418)의 조절된 값은 도 1의 메타 데이터 로그(118)에 더해질 수 있다. 제한 전력 레벨(308)로 프로그램되거나 소거된 임의의 스토리지 셀(402)의 읽기 동작을 구현하기 위해, VTH1(416) 또는 VTH0(418)의 조절된 값은 도 1의 장치 프로세서(104)에 의해 사용될 수 있다.
단축 소거 동작은 얕은 소거 커맨드의 형태를 취할 수 있다. 소거시 사용된 총 에너지를 줄이기 위해, 도 1의 솔리드 스테이트 메모리 시스템(100)은 제한된 시간 동안 타겟된 셀들에 감소된 전압이 영향을 주도록 할 수 있다. 할당된 시간의 끝에서, 셀들이 완전히 소거되지 않는 경우, VTH1(416)의 조정은 소거된 상태의 셀들을 감지하기 위해 사용될 수 있다. 조정 값은 추후 사용을 위한 VTH0(418) 및 VREAD(420)에 대해 비슷한 수준들을 갖는 메타 데이터 로그(118)에 표시될 수 있다. 얕은 소거 커맨드를 수행한 불휘발성 메모리 어레이의 임의의 위치에 정확하게 데이터를 기입하거나 저장된 데이터를 독출하기 위해서, 장치 프로세서(104)는 반드시 조정된 문턱 값들을 되찾기 위해 메타 데이터 로그(118)를 읽어야만 한다. 예를 들어, 조정된 문턱 값들은 VTH1(416), VTH0(418) 및 VREAD(420)일 수 있다. 최대 성능 및 최대 전압 조건이 복원될 때, 가비지 콜렉션 및 웨어 레벨링의 백그라운드 태스트들에 의해, 얕은 소거 커맨드를 대상으로 한 셀들에 쓰여진 임의의 데이터는 조정된 문턱 값으로 읽혀지고, 최대 전력으로 소거되고, 일반적으로 다른 위치에 다시 쓰여질 수 있다.
실시 예로, 성능 전력 레벨(306)이 복원될 때, 장치 프로세서(104)는 가비지 콜렉션 태스크에 의해 리프레시(refreshed)되는 제한 전력 레벨(308)로 프로그램되거나 소거되는 모든 스토리지 셀들에 표시할 수 있다. 성능 전력 레벨(306) 하에서 동작할 때, 이러한 과정은 솔리드 스테이트 메모리 시스템(100)이 모든 성능 스펙들(performance specfications)을 만족시킬 수 있음을 분명하게 할 수 잇다. 나아가, 스토리지 셀(402)은 멀티 레벨 셀 플래시(MLC FLASH)일 수 있고, 스토리지 셀(402)은 전력 제한 구간 동안 유사한 방식으로 사용되는 문턱 전압(VTHX)의 추가 레벨들을 가질 수 있음은 이해될 수 있을 것이다.
도 5는 본 발명의 실시 예의 성능 전력 모드 쓰기/소거 동작의 불휘발성 메모리 어레이의 기능 블록도(501)이다. 불휘발성 메모리 어레이(501)의 기증 블록도는 1 어레이부터 N 어레이에 배열된 복수의 메모리 세그먼트들(502)을 나타낸다. 메모리 세그먼트들(502)은 개별적인 어드레스 컨트롤들(미도시) 및 전력 컨트롤들(미도시)를 포함한다. 이 경우, 개별적인 어드레스 컨트롤들(미도시) 및 전력 컨트롤들(미도시)은 도 1의 전력 매니저 유닛(110)에 의해 제어될 수 있다. 실시 예로, 메모리 세그먼트들(502)는 불휘발성 메모리 어레이(108)를 형성하도록 그룹화될 수 있는 멀티 레벨 셀 플래시(MLC FLASH)의 독립적인 구조들일 수 있다.
쓰기/소거 동작에서, 불휘발성 메모리 어레이(501)는 쓰기/소거 동작에 포함된 모든 메모리 세그먼트들(502)에 걸쳐 하나의 랭크(rank, 504)를 선택하도록 어드레스될 수 있다. 랭크(504) 내의 각각의 페이지는 복수의 비트들을 포함할 수 있고, 각각의 비트는 도 4의 스토리지 셀(402)의 하나를 포함할 수 있다.
복수의 비트들 각각은 두개의 물리적인 쓰기를 지원하는 스토리지 셀(402)를 포함한다. 제 1 물리적인 쓰기는 페이지 최하위 비트(PG LSB)로 도시되고, 제 2 물리적인 쓰기는 페이지 최상위 비트(PG MSB)로 도시되고, 이들 각각은 도 3에 도시된 것과 같이 기입되거나 소거된다. 실시 예로, 메모리 세크먼트들(502) 내 각각의 랭크(504)는 멀티 레벨 셀(MLC) 스토리지 셀들(미도시)을 지원할 수 있다. 도 3에 도시된 것과 같이 페이지 최하위 비트(PG LSB)와 최상위 비트(PG MSB)가 연속적으로 기입될 때, 각각의 랭크(504)는 유저 데이터의 8 비트들을 포함할 수 있다.
도 6은 본 발명의 실시 예의 성능 전력 모드 쓰기/소거를 보여주는 전력 플롯이다. 도 6의 전력 플롯(601)은 경과 시간(304)으로 수평 축을 도시하고, 소비 전력(602)으로 수직축을 도시한다. 성능 전력 레벨(308)은 최대 성능 모드에서 사용되는 허용 가능한 전력을 나타낸다. 그리고 제한 전력 레벨(308)은 감소된 전력 요구를 만족시키지 못하는 불휘발성 메모리 어레이(501)의 표준 배열의 일 예이다.
LSB 쓰기들(604)은 제한 전력 레벨(308)의 요건을 만족시킨다는 것은 이해될 것이다. 감소된 전력 요건 동안 오직 LSB 쓰기들(604)을 사용하기 위해서, 도 1의 장치 프로세서(104)는 도 1의 전력 매니저 유닛(101)을 배열함으로써 전력 감소를 위한 용량을 교환할 수 있다. 감소된 전력 구간 동안 쓰여질 모든 커맨드들에 대해서, 배열 변화는 메타 데이터 로그(118)에 저장될 것이다. 일단 최대 성능 전력이 복원되면, 가비지 콜렉션 태스크는 어떤 유저 데이터 커맨드들을 재배치될 수 있는지를 확인하기 위해 메타 데이터 로그(118)를 사용할 수 있다. 그리고, 가비지 콜렉션 태스크는 도 1의 솔리드 스테이트 메모리 장치(100)의 원래 용량을 복원하기 위해 LSB 쓰기들(604) 및 MSB 쓰기들(606)을 이용하여 유저 데이터를 새로운 위치로 이동시킬 수 있다. 가비지 콜렉션 태스크는 백그라운들 태스크이고, 호스트 레벨의 지원은 요구되지 않는다.
도 7은 본 발명의 실시 예의 제한 전력 모드의 불휘발성 메모리 에레이의 기능 블록도이다. 불휘발성 메모리 어레이의 기능 블록도(701)는 장치 프로세서(104) 및 전력 매니저 유닛(110)에 의해 제공되는 감소된 전력 솔루션으로 인터리브 쓰기(702)를 보여준다.
실시 예로, 메모리 세그먼트들(502)은 독립적으로 어드레스될 수 있다. 그리고, 메모리 세그먼트들(502)을 독립적으로 어드레싱하는 것은 어드레스 X의 제 1 어레이 분할(704)에 LSB 쓰기(604)를 수행하고 동시에 어드레스 X-1의 제 2 어레이 분할(706)에 MSB 쓰기(606)를 수행하는 인터리브 쓰기(702)를 가능하게 한다. 후속 쓰기(708)에서, MSB 쓰기(606)는 어드레스 X의 제 1 어레이 분할(704)에서 수행되고, LSB 쓰기(604)는 어드레스 X의 제 2 어레이 분할(706)에서 수행된다. 다음 쓰기에서, 제 2 어레이 분할(706)이 어드레스 X에 MSB 쓰기(606)를 수행하는 동안, 제 1 어레이 분할(704)은 어드레스 X+1에 LSB 쓰기(604)를 수행할 수 있다. 인터리브 쓰기(702)의 결과는 랭크들(504)에 의한 소모 전력의 순 균형이며, 인터리브 쓰기(702)의 결과는 피크(peak) 소비 전력을 낮출 수 있다.
메모리 세그먼트들(502)의 수는 예시적인 것임은 이해될 수 있을 것이다. 인터리브 쓰기(702)로 소비된 전력의 균형을 유지하기 위해서, 제 1 어레이 분할(704) 및 제 2 어레이 분열(706)들은 같은 개수의 메모리 세그먼트들(502)을 포함할 수 있다. 용량 또는 성능의 감소 없이 피크 전력을 줄이기 위한 이러한 방법은 효과적일 수 있다. 또한 이것은 도 3의 제한 전력 쓰기/소거 전압(312)을 줄이는 도 2의 동적 전력 제한 커맨드(203)에도 효과적일 수 있다.
도 8은 본 발명의 실시 예의 제한 전력 모드의 쓰기/소거를 보여주는 전력 플롯(801)이다. 도 7 및 도 8을 참조하면, 실시 예로 인터리브 쓰기(702)를 보여주는 전력 플롯(801)을 도시한다. 인터리브 쓰기(702)를 보여주는 전력 플롯(801)은 제한 전력 레벨(308)의 아래로 유지되는 인터리브 쓰기(702)를 위한 전력 피드백(802)를 나타낸다. 전력 피드백(802)은 전력 매니저 유닛(112)이 솔리드 스테이드 메모리 시스템(100)의 동작을 제한 전력 레벨(308) 이하로 유지하도록 한다. 전력 변동을 최소화하도록 하기 위해, 도 1의 장치 프로세서(104)는 도 1의 전력 매니저 유닛(110)이 제 1 어레이 분할(704) 및 제 2 어레이 분할(706)의 교차 배열된 어드레싱을 실시하도록 설정할 수 있다.
전력 매니저 유닛(110)은 어드레스 컨트롤 유닛(114)이 제 1 어레이 분할(704) 및 제 2 어레이 분할(706)을 제 1 인터리브 쓰기(804), 제 2 인터리브 쓰기(806) 및 제 3 인터리브 쓰기(808)으로 보여진 상호 교차된 패턴으로 어드레스를 지정하는 것을 가능하게 할 수 있다. 도 3의 제한 전력 쓰기/소거 전압(312)을 줄이도록 전압 매니저 유닛(112)를 설정함으로써, 전력 매니저 유닛(110)은 동적 전력 제한 커맨드(203)의 요구 조건들에 응답할 수 있다. 또는 전력 매니저 유닛(110)은 도 5의 메모리 세그먼트들(502)의 선택된 그룹들로부터 공급 전압을 완전히 제거할 수 있다.
전력 제한 구간이 종료될 때, 가비지 콜렉션 태스크가 최대 성능 및 최대 용량의 설정으로 유저 데이터를 이동시키는 것을 가능하도록 하기 위해서, 도 1의 불휘발성 메모리 어레이(108)의 설정은 도 1의 메타 데이터 로그(118)에 표시될 수 있다.
불휘발성 메모리 어레이(108)의 감소된 설정에 유닛 데이터를 재배치하기 위해서, 유저 데이터는 설정을 만족시키기 위해 복수의 부분들로 분할될 수 있다. 간결한 설명을 위해, 유저 데이터는 어드레스 X의 제 1 부분(ADDR XP1)과 어드레스 X의 제 2 부분(ADDR XP2)으로 언급된다. 유저 데이터의 다른 분할들이 가능하고, 유저 데이터의 다른 분할들이 쉽게 수용될 수 있음은 이해될 것이다. 제 1 인터리브 쓰기(804) 동안, 어드레스 제어 유닛(114)은 어드레스 X의 유저 데이터의 제 1 부분(ADDR XP1)의 최하위 비트들을 제 1 어레이 분할(704)의 빠른 페이지들에 적용할 수 있고, 동시에 어드레스 X-1의 유저 데이터의 제 2 부분(ADDR X-1P2)의 최상위 비트들을 제 2 어레이 분할(706)의 느린 페이지들에 적용할 수 있다. 제 2 인터리브 쓰기(806) 동안, 어드레스 제어 유닛(114)은 어드레스 X에 대한 유저 데이터의 제 1 부분(ADDR XP1)의 최상위 비트들을 제 1 어레이 분할(704)의 느린 페이지들에 적용할 수 있고, 동시에 어드레스 X에 대한 유저 데이터의 제 2 부분(ADDR XP2)의 최하위 비트들을 제 2 어레이 분할(706)의 빠른 페이지들에 적용할 수 있다. 제 3 인터리브 쓰기(808)는 어드레스 X에 대한 데이터 쓰기를 완료하고, 어드레스 X+1에 대한 데이터에 데이터 쓰기를 시작할 수 있다. 어드레스 제어 유닛(114)은 어드레스 X+1에 대한 유저 데이터의 제 1 부분(ADDR X+1P1)의 최하위 비트들을 제 1 어레이 분할(704)의 제 1 페이지들에 적용할 수 있고, 동시에 어드레스 X에 대한 유저 데이터의 제 2 부분(ADDR XP2)의 최상위 비트들을 제 2 어레이 분할(706)의 느린 페이지들에 적용할 수 있다.
인터리브 쓰기(702)는 제 1 인터리브 쓰기(804), 제 2 인터리브 쓰기(806) 및 제 3 인터리브 쓰기(808)들 각각을 불휘발성 메모리 어레이(108)의 다른 종류의 분할들로 빠른 페이지들에 쓰는 것과 느린 페이지들에 쓰는 것 사이를 고르게 분할함으로써, 거의 일정한 전력 소비를 유지할 수 있다. 동적 전력 제한 커맨드(203)를 만족시키기 위해 요구되는 설정은 메타 데이터 로그(118)에 기입될 수 있고, 가비지 콜렉션 태스크에 의해 완전한 성능 설정으로 온전하게 복원될 수 있다.
도 9는 본 발명의 추가적인 실시 예의 솔리드 스테이트 메모리 시스템의 동작 방법의 순서도이다. 도 9의 순서도(900)를 참조하면, 솔리드 스테이트 메모리 시스템(100)의 동작 방법(900)은 도 3의 제한 전력 레벨(308) 이하를 유지하도록 하기 위해서, 도 8의 전력 피드백(802)를 모니터링하는 것을 포함하는 전력 제한 상황 동안 도 1의 솔리드 스테이트 메모리 시스템(100)을 동작시키는 것을 포함한다. 솔리드 스테이트 메모리 시스템(100)의 동작 방법(900)은 S902 단계에서 인터페이스 회로(102)를 통해 동적 전력 제한 커맨드(203)를 수신하는 것을 포함하고, S904 단계에서 동적 전력 제한 커맨드(203)의 요구 조건을 만족시키기 위한 불휘발성 메모리 어레이(108)의 설정을 변경하는 것을 포함하고, S906 단계에서 전력 매니저 유닛(110)으로부터 설정 데이터로 메타 데이터 로그(118)을 업데이트하는 것을 포함한다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능하다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100: 솔리드 스테이트 메모리 시스템 102: 인터페이스 회로
104: 장치 프로세서 106: 장치 메모리
108: 불휘발성 메모리 어레이 110: 전력 매니저 유닛
112: 전압 매니저 유닛 114: 어드레스 컨트롤 유닛
116: 휘발성 메모리 118: 메타 데이터 로그

Claims (10)

  1. 인터페이스 회로;
    상기 인터페이스 회로와 연결되고, 상기 인터페이스 회로를 통해 동적 전력 제한 커맨드를 수신하도록 구성되고, 상기 동적 전력 제한 커맨드를 기반으로 메타 데이터 로그를 업데이트하도록 구성되고, 백그라운드 태스크들을 중지하도록 구성되고, 낮은 전력 페이지들만 이용하도록 구성되고, 감소된 쓰기 전압을 위해 조정된 문턱 값으로 상기 메타 데이터 로그를 업데이트하도록 구성되고, 상기 동적 전력 제한 커맨드를 기반으로 계속적인 동작을 제공하도록 구성된 장치 프로세서;
    상기 인터페이스 회로와 연결된 불휘발성 메모리 어레이;
    상기 장치 프로세서와 연결된 전력 매니저 유닛을 포함하되,
    상기 전력 매니저 유닛은, 상기 장치 프로세서에 의해 수신된 상기 동적 전력 제한 커맨드의 요청을 만족시키도록 상기 불휘발성 메모리 어레이의 동작 배열을 변경하기 위해, 상기 전력 매니저 유닛 내의 레지스터들을 로드하는 상기 장치 프로세서에 의해 구성되고,
    상기 전력 매니저 유닛은 상기 동적 전력 제한 커맨드가 초과되지 않는지 확인하기 위한 목적으로 읽기, 쓰기, 삭제, 및 전압 피드백 모니터링을 위해 전압을 조정하도록 구성된 솔리드 스테이트 메모리 시스템.
  2. 제 1 항에 있어서,
    상기 전력 매니저 유닛은 상기 동적 전력 제한 커맨드에 응답하여 더 긴 시간 동안 제한된 전력 쓰기/소거 전압을 생성하도록 구성된 솔리드 스테이트 메모리 시스템.
  3. 제 1 항에 있어서,
    휘발성 메모리를 더 포함하고,
    상기 휘발성 메모리는 상기 인터페이스 회로와 연결되고, 상기 메타 데이터 로그를 업데이트하도록 상기 장치 프로세서와 통신하도록 구성된 솔리드 스테이트 메모리 시스템.
  4. 제 1 항에 있어서,
    상기 전력 매니저 유닛은 상기 불휘발성 메모리 어레이의 메모리 세그먼트들의 어드레싱을 변경하도록 구성된 솔리드 스테이트 메모리 시스템.
  5. 제 1 항에 있어서,
    상기 장치 프로세서는 고정된 시간 동안 제한된 전력 쓰기/소거 전압에 의해 상기 불휘발성 메모리 어레이에 얕은 소거(shallow erase)를 수행하도록 구성되고, 제 1 문턱 전압(V_TH0), 제 2 문턱 전압(V_TH1), 읽기 전압(V_READ) 또는 이들의 조합에 조정을 저장하도록 구성된 솔리드 스테이트 메모리 시스템.
  6. 제 1 항에 있어서,
    상기 전력 매니저 유닛은 제한된 전력 레벨 이하를 유지하는 제한된 전력 쓰기/소거 전압을 조정하기 위한 전력 피드백을 모니터링하도록 구성된 솔리드 스테이트 메모리 시스템.
  7. 제 1 항에 있어서,
    상기 장치 프로세서는 상기 동적 전력 제한 커맨드를 수행하기 위해 구성되고,
    상기 동적 전력 제한 커맨드는 소비된 총 전력을 줄이기 위해 오직 최하위 비트(LSB, least significant bit) 쓰기들을 수행하기 위해 상기 불휘발성 메모리 어레이를 구현하는 것을 포함하는 솔리드 스테이트 메모리 시스템.
  8. 제 1 항에 있어서,
    상기 장치 프로세서는 상기 장치 프로세서가 상기 동적 전력 제한 커맨드를 감지할 때, 상기 불휘발성 메모리 어레이를 복원하기 위해 상기 메타 데이터 로그를 이용하도록 구성되고,
    상기 동적 전력 제한 커맨드는 최대 전력 및 최대 성능의 커맨드를 나타내는 솔리드 스테이트 메모리 시스템.
  9. 제 1 항에 있어서,
    상기 동적 전력 제한 커맨드에 의해 요청받는 경우, 상기 장치 프로세서는 가비지 콜렉션 태스크(task)의 실행을 제한하도록 구성되는 솔리드 스테이트 메모리 시스템.
  10. 솔리드 스테이트 메모리 시스템의 동작 방법에 있어서:
    백그라운드 태스크들을 중지하고, 낮은 전력 페이지들만 이용하고, 감소된 쓰기 전압을 위해 조정된 문턱 값으로 메타 데이터 로그를 업데이트하고, 동적 전력 제한 커맨드를 기반으로 계속적인 동작을 제공하는 장치 프로세서를 구현하기 위해 인터페이스 회로를 통해 동적 전력 제한 커맨드를 수신하는 단계;
    상기 장치 프로세서에 의해 수신된 상기 동적 전력 제한 커맨드의 요청을 만족시키기 위해 불휘발성 메모리 어레이의 배열을 변경하는 전력 매니저 유닛을 상기 전력 매니저 유닛 내의 레지스터들을 로드하는 상기 장치 프로세서에 의해 구현하고, 상기 전력 매니저 유닛은 상기 동적 전력 제한 커맨드가 초과되지 않는지 확인하기 위한 목적으로 읽기, 쓰기, 삭제, 및 전압 피드백 모니터링을 위해 전압을 조정하는 단계; 그리고
    상기 전력 매니저 유닛으로부터의 배열 데이터를 갖는 상기 메타 데이터 로그를 업데이트하는 단계를 포함하는 동작 방법.
KR1020160067571A 2015-09-16 2016-05-31 전력 관리 메커니즘을 갖는 솔리드 스테이트 메모리 시스템 및 그것의 동작 방법 KR102351660B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562219213P 2015-09-16 2015-09-16
US62/219,213 2015-09-16
US14/976,309 US10241701B2 (en) 2015-09-16 2015-12-21 Solid state memory system with power management mechanism and method of operation thereof
US14/976,309 2015-12-21

Publications (2)

Publication Number Publication Date
KR20170033227A KR20170033227A (ko) 2017-03-24
KR102351660B1 true KR102351660B1 (ko) 2022-01-14

Family

ID=58259972

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160067571A KR102351660B1 (ko) 2015-09-16 2016-05-31 전력 관리 메커니즘을 갖는 솔리드 스테이트 메모리 시스템 및 그것의 동작 방법

Country Status (2)

Country Link
US (1) US10241701B2 (ko)
KR (1) KR102351660B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9733684B2 (en) 2015-09-14 2017-08-15 Samsung Electronics Co., Ltd. System and method for controlling power consumption
KR102642430B1 (ko) * 2018-05-04 2024-03-04 에스케이하이닉스 주식회사 데이터 처리 시스템 및 그 구동방법
US10970210B2 (en) * 2019-04-30 2021-04-06 EMC IP Holding Company LLC Managing data storage devices for spontaneous de-staging of cache
JP7427385B2 (ja) * 2019-07-31 2024-02-05 キヤノン株式会社 電子機器及びその制御方法
US11232036B2 (en) * 2019-08-02 2022-01-25 EMC IP Holding Company LLC Managing write access to data storage devices for spontaneous de-staging of cache
US11256591B2 (en) 2020-06-03 2022-02-22 Western Digital Technologies, Inc. Die memory operation scheduling plan for power control in an integrated memory assembly
US11183248B1 (en) * 2020-07-29 2021-11-23 Micron Technology, Inc. Timing parameter adjustment mechanisms
KR20220053177A (ko) 2020-10-22 2022-04-29 삼성전자주식회사 스토리지 장치, 멀티-컴포넌트 장치 및 이의 동작 제어 방법
US11899577B2 (en) * 2020-11-24 2024-02-13 Micron Technology, Inc. Selective garbage collection
US11592894B2 (en) * 2021-04-12 2023-02-28 Dell Products L.P. Increasing power efficiency for an information handling system
US20230152989A1 (en) * 2021-11-15 2023-05-18 Samsung Electronics Co., Ltd. Memory controller adjusting power, memory system including same, and operating method for memory system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006127648A (ja) 2004-10-29 2006-05-18 Sharp Corp 不揮発性記憶装置及び電子機器
JP2012048361A (ja) 2010-08-25 2012-03-08 Hitachi Ltd キャッシュを搭載した情報装置及びそれを用いた情報処理装置並びにプログラム

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982097A (ja) * 1995-07-10 1997-03-28 Hitachi Ltd 半導体不揮発性記憶装置およびそれを用いたコンピュータシステム
US7372746B2 (en) * 2005-08-17 2008-05-13 Micron Technology, Inc. Low voltage sensing scheme having reduced active power down standby current
US7567458B2 (en) * 2005-09-26 2009-07-28 Silicon Storage Technology, Inc. Flash memory array having control/decode circuitry for disabling top gates of defective memory cells
US7793059B2 (en) 2006-01-18 2010-09-07 Apple Inc. Interleaving policies for flash memory
US7639542B2 (en) * 2006-05-15 2009-12-29 Apple Inc. Maintenance operations for multi-level data storage cells
JP4938080B2 (ja) * 2007-06-12 2012-05-23 パナソニック株式会社 マルチプロセッサ制御装置、マルチプロセッサ制御方法及びマルチプロセッサ制御回路
US8725928B1 (en) * 2008-12-17 2014-05-13 Micron Technology, Inc. Method and apparatus for configuring write performance for electrically writable memory devices
BR112012006802A2 (pt) * 2009-09-28 2020-08-18 F.Hoffmann-La Roche Ag composto, composição farmacêutica, método para tratar câncer, usos de um composto, kit e invenção
JP2011227664A (ja) * 2010-04-19 2011-11-10 Toshiba Corp メモリシステム
WO2012001917A1 (ja) 2010-06-29 2012-01-05 パナソニック株式会社 不揮発性記憶システム、メモリシステム用の電源回路、フラッシュメモリ、フラッシュメモリコントローラ、および不揮発性半導体記憶装置
US8738937B2 (en) * 2010-07-13 2014-05-27 Intel Corporation Method and apparatus to limit memory power
US8555095B2 (en) 2010-07-26 2013-10-08 Apple Inc. Methods and systems for dynamically controlling operations in a non-volatile memory to limit power consumption
US8792273B2 (en) * 2011-06-13 2014-07-29 SMART Storage Systems, Inc. Data storage system with power cycle management and method of operation thereof
US8694719B2 (en) 2011-06-24 2014-04-08 Sandisk Technologies Inc. Controller, storage device, and method for power throttling memory operations
US8751836B1 (en) * 2011-12-28 2014-06-10 Datadirect Networks, Inc. Data storage system and method for monitoring and controlling the power budget in a drive enclosure housing data storage devices
US9323798B2 (en) 2013-01-14 2016-04-26 International Business Machines Corporation Storing a key value to a deleted row based on key range density
US9213400B2 (en) * 2013-03-14 2015-12-15 Intel Corporation Apparatus and method to provide near zero power DEVSLP in SATA drives
US20160041760A1 (en) * 2014-08-08 2016-02-11 International Business Machines Corporation Multi-Level Cell Flash Memory Control Mechanisms
US20160225459A1 (en) * 2015-01-30 2016-08-04 Micron Technology, Inc. Apparatuses operable in multiple power modes and methods of operating the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006127648A (ja) 2004-10-29 2006-05-18 Sharp Corp 不揮発性記憶装置及び電子機器
JP2012048361A (ja) 2010-08-25 2012-03-08 Hitachi Ltd キャッシュを搭載した情報装置及びそれを用いた情報処理装置並びにプログラム

Also Published As

Publication number Publication date
KR20170033227A (ko) 2017-03-24
US20170075610A1 (en) 2017-03-16
US10241701B2 (en) 2019-03-26

Similar Documents

Publication Publication Date Title
US11216323B2 (en) Solid state memory system with low power error correction mechanism and method of operation thereof
KR102351660B1 (ko) 전력 관리 메커니즘을 갖는 솔리드 스테이트 메모리 시스템 및 그것의 동작 방법
KR102429792B1 (ko) 정적 및 동적 셀을 갖는 하이브리드 캐시를 갖는 메모리 장치 및 전자 시스템 및 관련 방법
US9916087B2 (en) Method and system for throttling bandwidth based on temperature
US20180081594A1 (en) Storage device and method of operating the same
US9880605B2 (en) Method and system for throttling power consumption
US8504760B2 (en) Method and apparatus for managing erase count of memory device
KR102211867B1 (ko) 보조 전원 장치 및 그것을 포함하는 불휘발성 메모리 시스템
US8099543B2 (en) Methods of operarting memory devices within a communication protocol standard timeout requirement
KR20150044753A (ko) 데이터 저장 장치의 동작 방법
KR20190064965A (ko) 메모리 컨트롤러 및 그것의 제어 방법
US10254979B1 (en) Relocating or aborting a block of data by a host, based on media policies managed by a storage device
US11210016B2 (en) Method of operating memory controller and memory system, and the memory system
KR20150044655A (ko) 데이터 저장 장치
TW202139012A (zh) 用來進行記憶裝置的存取管理之方法、記憶裝置及其控制器、主裝置以及電子裝置
US20200042238A1 (en) Data storage device, method of operating the same, and storage system having the same
JP2023501416A (ja) ソリッドステート・ストレージ・デバイス用メモリ・コントローラ
CN112951298A (zh) 降低稳定阈值电压（vt）读取干扰降级的***方法
US11379032B2 (en) Power management integrated circuit with in situ non-volatile programmability
JP7443418B2 (ja) 情報処理装置の製造方法、及び情報処理装置
US20150149740A1 (en) Data storage device and data processing system including the same
US20210303172A1 (en) Monitoring flash memory erase progress using erase credits
KR20150044654A (ko) 불휘발성 메모리 장치 및 그것을 포함하는 데이터 저장 장치
KR20210073754A (ko) 시스템, 컨트롤러 및 시스템의 동작 방법
KR20220046221A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant