TWI831502B - 具有對準標記的板材及其製造方法 - Google Patents

具有對準標記的板材及其製造方法 Download PDF

Info

Publication number
TWI831502B
TWI831502B TW111146432A TW111146432A TWI831502B TW I831502 B TWI831502 B TW I831502B TW 111146432 A TW111146432 A TW 111146432A TW 111146432 A TW111146432 A TW 111146432A TW I831502 B TWI831502 B TW I831502B
Authority
TW
Taiwan
Prior art keywords
area
dummy pattern
layer
pattern area
identification
Prior art date
Application number
TW111146432A
Other languages
English (en)
Other versions
TW202425277A (zh
Inventor
賴書鈺
Original Assignee
鴻揚半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鴻揚半導體股份有限公司 filed Critical 鴻揚半導體股份有限公司
Priority to TW111146432A priority Critical patent/TWI831502B/zh
Application granted granted Critical
Publication of TWI831502B publication Critical patent/TWI831502B/zh
Publication of TW202425277A publication Critical patent/TW202425277A/zh

Links

Images

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

一種具有對準標記的板包含基板以及對準標記。基板包含電路設計區。對準標記位於基板的電路設計區外。對準標記包含識別圖案區以及虛設圖案區,且虛設圖案區的亮度小於識別圖案區的亮度。

Description

具有對準標記的板材及其製造方法
本揭露是有關於一種具有對準標記的板材及其製造方法。
在半導體製程或電子設備的製程中,採用對準標記(Alignment Mark)進行光學對準。然而,隨著晶粒尺寸微縮化,半導體製程中的晶粒尺寸縮減。在進行缺陷檢測或對準時,相鄰兩晶粒間產生的雜訊容易導致對準標記的辨識準確度不佳。
有鑑於此,如何提供一種可克服上述問題的對準標記仍是目前業界努力研究的目標之一。
本揭露之一技術態樣為一種具有對準標記的板材。
在本揭露一實施例中,具有對準標記的板包含基板以及對準標記。基板包含電路設計區。對準標記位於基板的電路設計區外。對準標記包含識別圖案區以及虛設圖案區,其中虛設圖案區的亮度小於識別圖案區的亮度。
在本揭露一實施例中,識別圖案區包含亮區與識別結構,且識別結構具有稜角。
在本揭露一實施例中,亮區的面積對準標記的面積的80%至90%,且虛設圖案區的面積為對準標記的面積的10%至20%。
在本揭露一實施例中,虛設圖案區包含多個區塊。
在本揭露一實施例中,基板包含第一層與第二層。虛設圖案區包含位在第一層的第一虛設圖案層以及位在第二層的第二虛設圖案層。虛設圖案區的第一虛設圖案層與第二虛設圖案層於上視圖中交錯。
本揭露之一技術態樣為一種具有對準標記的板材的製造方法。
在本揭露一實施例中,具有對準標記的板材的製造方法包含提供一基板,其中基板包含一電路設計區;形成對準標記於基板上,其中對準標記位在電路設計區之外,且形成對準標記還包含形成識別圖案區以及形成虛設圖案區。虛設圖案區的亮度小於識別圖案區的亮度。
在本揭露一實施例中,形成對準標記還包含形成第一金屬層材料、形成第一抗反射層材料於第一金屬層材料上以及圖案化第一金屬層材料與第一抗反射層材料以形成虛設圖案區的第一虛設圖案層的多個區塊與識別圖案區。識別圖案區還包含識別結構。識別結構具有一稜角。
在本揭露一實施例中,形成虛設圖案區還包含使虛設圖案區的面積為對準標記的面積的10%至20%。
在本揭露一實施例中,在形成第一虛設圖案層之前,形成第二虛設圖案層於虛設圖案區中,使得虛設圖案區中的第一虛設圖案層與第二虛設圖案層於上視圖中交錯。
在本揭露一實施例中,形成識別圖案區還包含圖案化識別圖案區中的第一抗反射層以形成亮區,且亮區的面積為對準標記的面積的80%至90%。
在上述實施例中,本揭露的對準標記具有識別圖案區與虛設圖案區。虛設圖案區的亮度小於識別圖案區的亮度。因此,藉由識別圖案區與虛設圖案區之間的亮度差異形成了高對比度,有利於檢測機台辨識出對準標記的位置。本揭露的對準標記可符合小尺寸晶粒製程中的對準需求。
以下將以圖式揭露本發明之複數個實施方式,為明確說明起見,許多實務上的細節將在以下敘述中一併說明。然而,應瞭解到,這些實務上的細節不應用以限制本發明。也就是說,在本發明部分實施方式中,這些實務上的細節是非必要的。此外,為簡化圖式起見,一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。且為了清楚起見,圖式中之層和區域的厚度可能被誇大,並且在圖式的描述中相同的元件符號表示相同的元件。
第1圖為根據本揭露一實施例之具有對準標記的板材10的上視圖。板材10包含基板100以及對準標記200。基板100具有電路設計區110。對準標記200位在電路設計區110之外。對準標記200用於不同製程步驟中形成的疊層的對準需求。在本實施例中,基板100為晶圓。電路設計區110中為晶粒。基板100還具有切割道120,且切割道120圍繞電路設計區110。電路設計區110沿著第一方向D1與第二方向D2排列並構成一陣列。第一方向D1垂直於第二方向D2。切割道120延伸於第一方向D1與第二方向D2。在本實施例中,對準標記200位在切割道120上,但本揭露不以此為限。在其他實施例中,也可將原先設置晶粒112的區域替換成對準標記200。
本揭露的板材10可包含半透明材料、半導體材料或化合物半導體材料。板材10可以是應用在半導體製程(例如矽基板製程)、化合物半導體製程、印刷電路板或者顯示器等製程中的對準需求。化合物半導體製程包含砷化鎵 (GaAs)、 碳化矽(SiC)、氮化鎵(GaN)、 矽基氮化鎵(GaN on Si)或者碳化矽基氮化鎵(GaN on SIC),但本揭露不以此為限。本揭露的對準標記200可應用於電子顯微鏡(SEM)、自動光學檢測(AOI)或其他缺陷檢測工具中的對準需求。
第2圖為第1圖的對準標記200與一部分的電路設計區110的放大圖,即第1圖中框選區域R1的放大圖。對準標記200包含識別圖案區210以及虛設圖案區220。第2圖的實施例中以兩個識別圖案區210以及三個虛設圖案區220為例。第2圖中的識別圖案區210以及虛設圖案區220的數量與面積大小為示例,且識別圖案區210以及虛設圖案區220的相對位置僅為示例,並非用以限制本發明。
第3圖為第2圖中的識別圖案區210的局部放大圖,即第2圖中框選區域R2的放大圖。識別圖案區210包含多個亮區212與識別結構214。亮區212彼此分隔。在本實施例中,識別圖案區210與亮區212大致上為矩形,但本揭露不以此為限。亮區212包含具有高反射率的材料(例如金屬材料),因此亮區212在檢測機台的檢測畫面中反射大部分的光線,藉此提供對準標記200中具有高亮度的區域。
同時參照第2圖與第3圖。識別結構214位在識別圖案區210的邊緣。舉例來說,本實施例中的識別結構214對應於矩形的四個角落。亮區212位在識別結構214之間。換句話說,亮區212位在識別圖案區210內部,而識別結構214位在識別圖案區210的外圍。識別結構214具有稜角2142。稜角2142大致上接近90度,但不以此為限。具有稜角2142的識別結構214可提升對準能力。識別結構214相對於亮區212為較暗的區域。
參照第2圖。虛設圖案區220由金屬材料以及位在金屬材料上的抗反射層構成。換句話說,虛設圖案區220的表面是具有低反射率的材料。因此,虛設圖案區220在檢測機台的檢測畫面中幾乎不反射光線,藉此提供對準標記200中的暗區。
藉由上述結構設計,虛設圖案區220的亮度小於識別圖案區210的亮度。具體來說,虛設圖案區220為對準標記200中最暗的區域,而識別圖案區210為對準標記200中最亮的區域。識別圖案區210與虛設圖案區220之間的亮度差異形成了高對比度。如此一來,有利於檢測機台辨識出對準標記200的位置。
隨著晶粒尺寸微縮化求,相鄰晶粒間的雜訊容易影響對準標記的辨識準確度。因此,本揭露藉由具有高對比度的對準標記200,可符合小尺寸晶粒製程中的對準需求。舉例來說,本揭露中的對準標記200可應用於晶粒尺寸在1000微米乘以1000微米以下的製程中,但本揭露不以此為限。
在本實施例中,識別圖案區210的多個亮區212的總面積為對準標記200的面積的80%至90%,且虛設圖案區220的面積為對準標記200的面積的10%至20%。換句話說,亮區212的總面積與虛設圖案區220的面積的比值在4~9的範圍中。藉由這樣的面積配置,可提升對準標記200的對比度。
參照第2圖。識別圖案區210與虛設圖案區220相鄰設置。在本實施例中,識別圖案區210的至少一側會與虛設圖案區220相鄰。當識別圖案區210的識別結構214是位在亮區212與虛設圖案區220之間時,識別圖案區210與虛設圖案區220之間產生的高對比度可更有利於檢測機台辨識出識別結構214。舉例來說,識別圖案區210與虛設圖案區220之間的間距為5微米,但本揭露不以此為限。
第4A圖為第2圖中的虛設圖案區220的局部放大圖,即第2圖中框選區域R3的放大圖。第5圖為沿著第2圖中線段5-5的剖面圖。同時參照第4A圖與第5圖。在本實施例中,虛設圖案區220由多層結構堆疊而成。基板100包含第一層102、第二層104與第三層106。舉例來說,第一層102、第二層104與第三層106由絕緣材料構成。第二層104在第三方向D3上堆疊於第三層106上,第一層102在第三方向D3上堆疊於第二層104上。第三方向D3為垂直方向。
同時參照第4A圖與第5圖。第4A圖中繪示的為虛設圖案區220的第一虛設圖案層222。第一虛設圖案層222位在第一層102。第一虛設圖案層222可包含多個彼此分隔的區塊2221,且區塊2221包含第一抗反射層2222與第一金屬層2224。第一抗反射層2222覆蓋第一金屬層2224。
同時參照第4B圖與第5圖。第4B圖中繪示了位在第4A圖下方的第二虛設圖案層224。第二虛設圖案層224位在第二層104。第二虛設圖案層224也包含彼此分隔的多個區塊2241,且區塊2241包含第二抗反射層2242與第二金屬層2244。
同時參照第4C圖與第5圖。第4C圖中繪示了位在第4B圖下方的第三虛設圖案層226。第三虛設圖案層226位在第三層106。第三虛設圖案層226也包含彼此分隔的多個區塊2261,且區塊2261包含第三抗反射層2262與第三金屬層2264。
如第4A圖、第4B圖與第5圖所示,堆疊在一起的第一虛設圖案層222與第二虛設圖案層224在上視圖中交錯。換句話說,第一虛設圖案層222在第二層104上的垂直投影與第二虛設圖案層224大致上不重疊。也就是說,第一虛設圖案層222在第二層104上的垂直投影位在第二虛設圖案層224的區塊2241之間的位置。在其他實施例中,第一虛設圖案層222與第二虛設圖案層224在上視圖中也可以有部份重疊。
如第4B圖、第4C圖與第5圖所示,第二虛設圖案層224與第三虛設圖案層226在上視圖中交錯。換句話說,第二虛設圖案層224在第三層106上的垂直投影與第三虛設圖案層226大致上不重疊。本實施例中的第三虛設圖案層226與第一虛設圖案層222大致相同,但本揭露不以此為限。在其他實施例中,第二虛設圖案層224與第三虛設圖案層226在上視圖中也可以有部份重疊。
當第4A圖至第4C圖中的第一虛設圖案層222、第二虛設圖案層224與第三虛設圖案層226堆疊在一起後,在檢測機台的檢測畫面中可看見幾乎不反射光線的虛設圖案區220。因此,第一虛設圖案層222、第二虛設圖案層224以及第三虛設圖案層226可共同構成具有低亮度的虛設圖案區220。換句話說,虛設圖案區220被分割成多個彼此分隔的區域,並分散在多層結構中。如此一來,可以避免使用大面積的金屬材料而對電路設計區110產生不良影響,同時提供對準標記200用以提升對比度所需的暗區。在本實施例中,每個區塊2221、2241、2261長與寬度皆為5微米,且相鄰的區塊2221、2241、2261之間的間距也為5微米,但本揭露不以此為限。
第6A圖至第6C圖為根據本揭露另一實施例的虛設圖案區220a的局部放大圖。虛設圖案區220a也包含第一虛設圖案層222a、第二虛設圖案層224a以及第三虛設圖案層226a。虛設圖案區220a與第4A圖至第4C圖所示的虛設圖案區220的差異在於區塊的形狀。虛設圖案區220a的區塊為具有缺角的矩形。第一虛設圖案層222a的區塊類似於將三個第一虛設圖案層222的區塊組合而成。第一虛設圖案層222a的區塊的長邊的長度為10微米,區塊的短邊的長度為5微米,但本揭露不以此為限。相鄰的區塊之間的間距也為5微米,但本揭露不以此為限。
第7A圖至第7C圖為根據本揭露另一實施例的虛設圖案區220b的局部放大圖。虛設圖案區220b也包含第一虛設圖案層222b、第二虛設圖案層224b以及 第三虛設圖案層226b。虛設圖案區220a與第4A圖至第4C圖所示的虛設圖案區220的差異在於區塊的形狀。虛設圖案區220b的區塊為橫向的ㄇ字型。舉例來說,區塊的厚度皆為5微米,且區塊的外圍的長度皆為15微米。
第8圖至第10圖為根據本揭露一實施例的具有對準標記的板材的製造方法的中間步驟的剖面圖。如第1圖所示,製造方法的步驟開始於提供包含電路設計區110的基板100。板材10例如為晶圓,且電路設計區110包含晶粒。接著,形成對準標記200於基板100上。
如第8圖所示,本實施例中的虛設圖案區220以第5圖所示的三層結構為例。製造方法的步驟接續地為形成對準標記200。形成對準標記200的步驟包含先形成基板100的第三層106與第二層104,並分別形成第三虛設圖案層226與第二虛設圖案層224於虛設圖案區220中。
如第8圖所示,形成第三虛設圖案層226的步驟包含透過沉積與圖案化製程形成如第4C圖中所示的第三虛設圖案層226的第三金屬層2264與第三抗反射層2262。第三層106的絕緣材料覆蓋於第三虛設圖案層226上。在上述的沉積與圖案化製程中,皆可根據實際需求同時形成位在第三層106中的電路設計區110或識別圖案區210的結構。
如第8圖所示,形成第二虛設圖案層224的步驟包含透過沉積與圖案化製程形成如第4B圖中所示的第二虛設圖案層224的第二金屬層2244與第二抗反射層2242。第二層104的絕緣材料覆蓋於第二虛設圖案層224上。在上述的沉積以及圖案化製程中,皆可根據實際需求同時形成位在第二層104中的電路設計區110或識別圖案區210的結構。
如第8圖所示,形成對準標記200的步驟包含接續地包含形成第一金屬層材料2224M,並形成第一抗反射層材料2222M於第一金屬層材料2224M上。第一金屬層2224與第一抗反射層2222位在虛設圖案區220與識別圖案區210中。
如第9圖所示,製造方法的步驟接續地為圖案化第一金屬層材料2224M與第一抗反射層材料2222M以同時形成虛設圖案區220的第一虛設圖案層222與識別圖案區210。第一虛設圖案層222包含如第4A圖中所示的多個區塊2221。如同前述,虛設圖案區220的面積為對準標記200的面積的10%至20%。識別圖案區210還包含識別結構214,且識別結構214具有大約為90度的稜角2142。
如第10圖所示,製造方法的步驟接續地為圖案化識別圖案區210中的第一抗反射層2222以形成亮區212。亮區212的第一金屬層2224自第一抗反射層2222中露出,藉此使得虛設圖案區220的亮度小於識別圖案區210的亮度。如同前述,亮區212的總面積為對準標記200的面積的80%至90%。參照第5圖,在形成虛設圖案區220後,第一層102的絕緣材料覆蓋於第一虛設圖案層222上。在上述步驟後,可對第一層102進行所需的平坦化或圖案化製程,於此不贅述。
綜上所述,本揭露的對準標記具有識別圖案區與虛設圖案區。虛設圖案區的亮度小於識別圖案區的亮度。因此,藉由識別圖案區與虛設圖案區之間的亮度差異形成了高對比度,有利於檢測機台辨識出對準標記的位置。本揭露的對準標記可符合小尺寸晶粒製程中的對準需求。此外,當識別圖案區的識別結構是位在亮區與虛設圖案區之間時,識別圖案區與虛設圖案區之間產生的高對比度可更有利於檢測機台辨識出識別結構。第一虛設圖案層、第二虛設圖案層以及第三虛設圖案層可共同構成低亮度的虛設圖案區。換句話說,虛設圖案區被分割成多個彼此分隔的區域,並分散在多層結構中。如此一來,可以避免使用大面積的金屬材料而對電路設計區產生不良影響,同時提供對準標記用以提升對比度所需的暗區。
雖然本發明已以實施方式揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10:板材 100:基板 102:第一層 104:第二層 106:第三層 110:電路設計區 120:切割道 200:對準標記 210:識別圖案區 212:亮區 214:識別結構 2142:稜角 220,220a,220b:虛設圖案區 222,222a,222b:第一虛設圖案層 2221:區塊 2222:第一抗反射層 2222M:第一抗反射層材料 2224:第一金屬層 2224M:第一金屬層材料 224,224a,224b:第二虛設圖案層 2241:區塊 2242:第二抗反射層 2244:第二金屬層 226,226a,226b:第三虛設圖案層 2261:區塊 2262:第三抗反射層 2264:第三金屬層 R1,R2,R3:框選區域 D1:第一方向 D2:第二方向 D3:第三方向 5-5:線段
第1圖為根據本揭露一實施例之具有對準標記的板材的上視圖。 第2圖為第1圖的對準標記與一部分的電路設計區的放大圖。 第3圖為第2圖中的識別圖案區的局部放大圖。 第4A圖至第4C圖為第2圖中的虛設圖案區的局部放大圖。 第5圖為沿著第2圖中線段5-5的剖面圖。 第6A圖至第6C圖為根據本揭露另一實施例的虛設圖案區的局部放大圖。 第7A圖至第7C圖為根據本揭露另一實施例的虛設圖案區的局部放大圖。 第8圖至第10圖為根據本揭露一實施例的具有對準標記的板材的製造方法的中間步驟的剖面圖。
100:基板
110:電路設計區
200:對準標記
210:識別圖案區
214:識別結構
2142:稜角
220:虛設圖案區
R1,R2,R3:框選區域
D1:第一方向
D2:第二方向
5-5:線段

Claims (8)

  1. 一種具有對準標記的板材,包含:一基板,包含一電路設計區;以及一對準標記,位於該基板的該電路設計區外,其中該對準標記包含:一識別圖案區,其中該識別圖案區包含一亮區與一識別結構,且該識別結構具有一稜角;以及一虛設圖案區,其中該虛設圖案區的亮度小於該識別圖案區的亮度。
  2. 如請求項1所述之具有對準標記的板材,其中該亮區的一面積為該對準標記的一面積的80%至90%,且該虛設圖案區的一面積為該對準標記的該面積的10%至20%。
  3. 如請求項1~2中任一所述之具有對準標記的板材,其中該虛設圖案區包含複數個區塊。
  4. 如請求項1~2中任一所述之具有對準標記的板材,其中該基板包含一第一層與一第二層,其中該虛設圖案區包含位在該第一層的一第一虛設圖案層以及位在該第二層的一第二虛設圖案層,且該虛設圖案區的該第一虛設圖案層與該第二虛設圖案層於一上視圖中交錯。
  5. 一種具有對準標記的板材的製造方法,包含:提供一基板,其中該基板包含一電路設計區;以及形成一對準標記於該基板上,其中該對準標記位在該電路設計區之外,且形成該對準標記還包含:形成一第一金屬層材料;形成一第一抗反射層材料於該第一金屬層材料上;以及圖案化該第一金屬層材料與該第一抗反射層材料以形成一識別圖案區以及一虛設圖案區的一第一虛設圖案層的複數個區塊,其中該虛設圖案區的亮度小於該識別圖案區的亮度,該識別圖案區還包含一識別結構,該識別結構具有一稜角。
  6. 如請求項5所述之具有對準標記的板材的製造方法,其中形成該虛設圖案區還包含:使該虛設圖案區的一面積為該對準標記的一面積的10%至20%。
  7. 如請求項5所述之具有對準標記的板材的製造方法,其中形成該虛設圖案區還包含:在形成該第一虛設圖案層之前,形成一第二虛設圖案層於該虛設圖案區中,使得該虛設圖案區中的該第一虛設圖案層與該第二虛設圖案層於一上視圖中交錯。
  8. 如請求項7所述之具有對準標記的板材的製造方法,其中形成該識別圖案區還包含:圖案化該識別圖案區中的該第一抗反射層材料以形成一亮區,且該亮區的一面積為該對準標記的一面積的80%至90%。
TW111146432A 2022-12-02 2022-12-02 具有對準標記的板材及其製造方法 TWI831502B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW111146432A TWI831502B (zh) 2022-12-02 2022-12-02 具有對準標記的板材及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111146432A TWI831502B (zh) 2022-12-02 2022-12-02 具有對準標記的板材及其製造方法

Publications (2)

Publication Number Publication Date
TWI831502B true TWI831502B (zh) 2024-02-01
TW202425277A TW202425277A (zh) 2024-06-16

Family

ID=90824702

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111146432A TWI831502B (zh) 2022-12-02 2022-12-02 具有對準標記的板材及其製造方法

Country Status (1)

Country Link
TW (1) TWI831502B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0701174A1 (en) * 1994-08-25 1996-03-13 Hitachi, Ltd. Alignment mark and exposure process using the same
TW200919548A (en) * 2007-07-20 2009-05-01 Toshiba Kk Method of manufacturing a semiconductor device
US20210231584A1 (en) * 2017-09-18 2021-07-29 Elite Semiconductor Inc. Smart defect calibration system in semiconductor wafer manufacturing
CN113611650A (zh) * 2021-03-19 2021-11-05 联芯集成电路制造(厦门)有限公司 对准晶片图案的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0701174A1 (en) * 1994-08-25 1996-03-13 Hitachi, Ltd. Alignment mark and exposure process using the same
TW200919548A (en) * 2007-07-20 2009-05-01 Toshiba Kk Method of manufacturing a semiconductor device
US20210231584A1 (en) * 2017-09-18 2021-07-29 Elite Semiconductor Inc. Smart defect calibration system in semiconductor wafer manufacturing
CN113611650A (zh) * 2021-03-19 2021-11-05 联芯集成电路制造(厦门)有限公司 对准晶片图案的方法

Similar Documents

Publication Publication Date Title
US5136354A (en) Semiconductor device wafer with interlayer insulating film covering the scribe lines
JP4704792B2 (ja) 薄膜付きガラス基板、その製造方法およびそれを用いた半導体装置
CN1239322A (zh) 采用条纹图形的覆盖测定技术
US7952213B2 (en) Overlay mark arrangement for reducing overlay shift
US7211500B2 (en) Pre-process before cutting a wafer and method of cutting a wafer
US5237199A (en) Semiconductor device with interlayer insulating film covering the chip scribe lines
TWI831502B (zh) 具有對準標記的板材及其製造方法
US6828071B2 (en) Method of aligning a wafer and masks
CN113707540A (zh) 晶圆对准曝光方法及半导体器件
CN1226077A (zh) 半导体器件的制造方法
US9279923B2 (en) Color filter layer and method of fabricating the same
US20230106533A1 (en) Process and structure of overlay offset measurement
US6342426B1 (en) Method for protecting stepper alignment marks
CN118136610A (zh) 具有对准标记的板材及其制造方法
CN112514063A (zh) 半导体晶片的对准标记方法以及具有对准标记部分的半导体封装
US5902717A (en) Method of fabricating semiconductor device using half-tone phase shift mask
CN114256209A (zh) 一种大尺寸芯片设计版图结构
KR20070061038A (ko) 반도체 장치의 제조 방법, 웨이퍼 및 웨이퍼의 제조 방법
US20240162260A1 (en) Image sensor and manufacturing method thereof
JP2007335459A (ja) 半導体ウエハ、半導体装置、及び半導体装置の製造方法
JP3142343B2 (ja) マスクパターン形成方法
JPH0372653A (ja) 半導体装置
CN108873446A (zh) 制造半导体显示装置的方法
KR100312654B1 (ko) 반도체 소자의 패턴구조
US20050250020A1 (en) Mask, layout thereon and method therefor