TWI831473B - 半導體裝置及其布局方法 - Google Patents
半導體裝置及其布局方法 Download PDFInfo
- Publication number
- TWI831473B TWI831473B TW111143599A TW111143599A TWI831473B TW I831473 B TWI831473 B TW I831473B TW 111143599 A TW111143599 A TW 111143599A TW 111143599 A TW111143599 A TW 111143599A TW I831473 B TWI831473 B TW I831473B
- Authority
- TW
- Taiwan
- Prior art keywords
- converters
- sub
- voltage
- current
- array
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 59
- 238000000034 method Methods 0.000 title claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 238000009792 diffusion process Methods 0.000 claims description 34
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 230000001360 synchronised effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 20
- 230000000694 effects Effects 0.000 description 13
- 230000003321 amplification Effects 0.000 description 6
- 238000003199 nucleic acid amplification method Methods 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- BTCSSZJGUNDROE-UHFFFAOYSA-N gamma-aminobutyric acid Chemical compound NCCCC(O)=O BTCSSZJGUNDROE-UHFFFAOYSA-N 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一種半導體裝置及其布局方法。半導體裝置包含一基板及兩個第一、第二、第三電壓至電流轉換器。基板包含六布局區域,排列為具有多行及多列的陣列,陣列相對於第一軸與第二軸為線對稱,第一軸垂直相交第二軸於陣列中心點。兩個第一、第二、第三電壓至電流轉換器分別設置於六布局區域中並耦接至電流至電壓轉換器,且其兩兩的布局相對於陣列中心點為點對稱。兩個第三電壓至電流轉換器在沿著第一軸之方向上位於兩個第一電壓至電流轉換器與兩個第二電壓至電流轉換器之間,且第二軸穿過其設置的兩個布局區域。
Description
本揭示文件是關於一種半導體裝置及其布局方法,特別是關於一種具點對稱設置之電壓至電流轉換器的半導體裝置及其布局方法。
電流鏡(Current Mirror)電路為一種具有複製輸入端電流的功能的電路。透過電流鏡電路,除了可以輸出與輸入端電流大小相同的電流,也能透過調整以輸出輸入端電流大小之數倍的電流。此外,由於電流鏡電路具有較高的輸出阻抗,可以保持穩定的輸出電流,因此經常使用於半導體裝置中。
由於電流鏡電路中的每個電晶體分別具有氧化物擴散(Oxide Diffusion,OD)區域,在一般的製程中,為了提高半導體裝置的面積利用率,通常會將電流鏡電路中用於產生同一輸出電流之電壓至電流轉換器的所有電晶體排為一列且位於同一氧化物擴散區域上,使得相鄰的電晶體之間可以共用氧化物擴散區域,以降低總布局面積。
然而,由於製程中的效能梯度效應(例如,製造時光源的角度差異、蝕刻的差異等)的影響,不同列上的不同電壓至電流轉換器會有不同的電路特性,使得不同電壓至電流轉換器的輸出能力不同,進而影響半導體裝置的運作。因此,如何降低由於電流鏡電路的布局所導致的輸出能力變異問題,為本領域的課題之一。
本揭示文件提供一種半導體裝置,包含基板、兩個第一電壓至電流轉換器、兩個第二電壓至電流轉換器及兩個第三電壓至電流轉換器。基板包含六個布局區域,六個布局區域排列為具有多行及多列的陣列,陣列相對於第一軸為線對稱,且相對於第二軸為線對稱,其中第一軸垂直相交於第二軸於陣列的陣列中心點。兩個第一電壓至電流轉換器分別設置於六個布局區域的其中二者中,且兩個第一電壓至電流轉換器在基板上的布局相對於陣列中心點為點對稱。兩個第二電壓至電流轉換器分別設置於六個布局區域的另外二者中,且兩個第二電壓至電流轉換器在基板上的布局相對於陣列中心點為點對稱。兩個第三電壓至電流轉換器分別設置於六個布局區域的又二者中,其中在沿著第一軸之方向上,兩個第三電壓至電流轉換器位於兩個第一電壓至電流轉換器與兩個第二電壓至電流轉換器之間,且兩個第三電壓至電流轉換器在基板上的布局相對於陣列中心點為點對稱。
本揭示文件提供一種布局方法,用於製造一半導體裝置,包含:提供一基板,其中此基板包含六個布局區域,六個布局區域排列為具有多行及多列的陣列,陣列相對於第一軸為線對稱,且相對於第二軸為線對稱,其中第一軸垂直相交於第二軸於陣列的陣列中心點;將兩個第一電壓至電流轉換器設置在六個布局區域的其中二者中,且在基板上的布局相對於陣列中心點為點對稱;將兩個第二電壓至電流轉換器設置在六個布局區域的另外二者中,且在基板上的布局相對於該陣列中心點為點對稱;以及將兩個第三電壓至電流轉換器設置在六個布局區域的又二者中,其中在沿著第一軸之方向上,兩個第三電壓至電流轉換器位於兩個第一電壓至電流轉換器與兩個第二電壓至電流轉換器之間,且兩個第三電壓至電流轉換器在基板上的布局相對於陣列中心點為點對稱。
透過本揭示文件的半導體裝置及其布局方法,可以在維持半導體裝置的面積利用率的情況下,改善不同的電流鏡電路之間的輸出能力變異,以提高半導體裝置的表現。
於本揭示文件中,雖然使用「第一」、「第二」、…等用語描述不同元件,該用語僅是用以區別以相同技術用語描述的元件或操作。除非上下文清楚指明,否則該用語並非特別指稱或暗示次序或順位,亦非用以限定本揭示文件。
以下將配合相關圖式來說明本揭示文件的實施例。在圖式中,相同標號表示相同或類似的元件或方法流程。
第1圖為根據一些實施例的半導體裝置100的部分電路示意圖。在一些實施例中,半導體裝置100包含基板SB(繪示於第3圖)、電流至電壓轉換器CS、第一電壓至電流轉換器AA1~AA2、第二電壓至電流轉換器AB1~AB2以及第三電壓至電流轉換器AC1~AC2。電流至電壓轉換器CS、第一電壓至電流轉換器AA1~AA2、第二電壓至電流轉換器AB1~AB2以及第三電壓至電流轉換器AC1~AC2設置於半導體裝置100的基板SB上。第一電壓至電流轉換器AA1~AA2互相並聯且耦接至電流至電壓轉換器CS,用以共同將電流至電壓轉換器CS提供的操作電壓轉換為輸出電流IA。第二電壓至電流轉換器AB1~AB2互相並聯且耦接至電流至電壓轉換器CS,用以共同將電流至電壓轉換器CS提供的操作電壓轉換為輸出電流IB。第三電壓至電流轉換器AC1~AC2互相並聯且耦接至電流至電壓轉換器CS,用以共同將電流至電壓轉換器CS提供的操作電壓轉換為輸出電流IC。在一些實施例中,電流至電壓轉換器CS與第一電壓至電流轉換器AA1~AA2組合形成一電流鏡電路,電流至電壓轉換器CS與第二電壓至電流轉換器AB1~AB2組合形成另一電流鏡電路,且電流至電壓轉換器CS與第三電壓至電流轉換器AC1~AC2組合形成又一電流鏡電路。
在一些實施例中,電流至電壓轉換器CS包含一個電流源RS,用以提供參考電流IS。在操作上,電流至電壓轉換器CS會先將參考電流IS轉換為操作電壓,再將操作電壓提供至第一電壓至電流轉換器AA1~AA2、第二電壓至電流轉換器AB1~AB2及第三電壓至電流轉換器AC1~AC2。因此,第一電壓至電流轉換器AA1~AA2、第二電壓至電流轉換器AB1~AB2及第三電壓至電流轉換器AC1~AC2輸出的輸出電流IA、IB及IC與電流源RS提供的參考電流IS相關聯,以實現電流鏡的功能。
第2圖為根據一些實施例的第一電壓至電流轉換器AA1的電路示意圖。在一些實施例中,第一電壓至電流轉換器AA1包含互相並聯的至少一個子轉換器A1、互相並聯的多個子轉換器A2以及互相並聯的多個子轉換器A3,其中子轉換器A2的數量為子轉換器A1的數量的兩倍,且子轉換器A3的數量為子轉換器A2的數量的兩倍。以第1圖以及第2圖的實施例為例,第一電壓至電流轉換器AA1包含一個子轉換器A1、兩個子轉換器A2以及四個子轉換器A3。第一電壓至電流轉換器AA1中互相並聯的子轉換器(例如,所有子轉換器A1或所有子轉換器A2)會同時致能。子轉換器A1產生之電流為參考電流IS之i倍;子轉換器A2產生之電流為參考電流IS之2i倍;且子轉換器A3產生之電流為參考電流IS之4i倍,其中i為正數,藉此第一電壓至電流轉換器AA1可以輸出參考電流IS的不同倍數的輸出電流IA。
在一些實施例中,子轉換器A1~A3分別包含串聯耦接的第一電晶體T1、第二電晶體T2以及分別耦接至第一電晶體T1的閘極端以及第二電晶體T2的閘極端的兩個開關SW。當子轉換器「致能」時,開關SW會導通,使得子轉換器的第一電晶體T1以及第二電晶體T2之閘極端被導通至電流至電壓轉換器CS以接收操作電壓。當子轉換器「禁能」時,開關SW會斷開,使得子轉換器的第一電晶體T1以及第二電晶體T2之閘極端與電流至電壓轉換器CS相互絕緣。第一電壓至電流轉換器AA1~AA2彼此具有相似的元件、連接關係與運作,為簡潔起見,第一電壓至電流轉換器AA2的詳細結構未繪示於第2圖中。
另外,第二電壓至電流轉換器AB1~AB2各自包含數量為1:2:4之子轉換器B1、B2及B3。第三電壓至電流轉換器AC1~AC2各自包含數量為1:2:4之子轉換器C1、C2及C3。由於第二電壓至電流轉換器AB1~AB2及第三電壓至電流轉換器AC1~AC2各自的元件、連接關係與運作相似於第一電壓至電流轉換器AA1,為簡潔起見,第二電壓至電流轉換器AB1~AB2及第三電壓至電流轉換器AC1~AC2的詳細結構未繪示於第2圖中。
值得一提的是,互相並聯電壓至電流轉換器中對應於相同放大倍率的子轉換器會同時致能或同時禁能。例如,第一電壓至電流轉換器AA1~AA2中對應於放大倍率i的所有子轉換器A1會同時致能或同時禁能,對應於放大倍率2i的所有子轉換器A2會同時致能或同時禁能。互相並聯的第二電壓至電流轉換器AB1~AB2以及第三電壓至電流轉換器AC1~AC3也具有類似的運作,在此不重複贅述。
為了清楚說明第一電壓至電流轉換器AA1~AA2、第二電壓至電流轉換器AB1~AB2及第三電壓至電流轉換器AC1~AC2在半導體裝置100的布局,請一併參照第3圖。第3圖為根據一些實施例的第一電壓至電流轉換器AA1~AA2、第二電壓至電流轉換器AB1~AB2及第三電壓至電流轉換器AC1~AC2的布局示意圖。
在一些實施例中,半導體裝置100的基板SB包含布局區域AR1~AR6。布局區域AR1~AR6在半導體裝置100中被配置為每個行(column)包含兩個布局區域且每個列(row)包含三個布局區域的陣列,此陣列相對於平行於基板SB的第一軸X為線對稱,且相對於平行於基板SB的第二軸Y亦為線對稱,其中第一軸X垂直相交第二軸Y於陣列中心點Cen,且第二軸Y穿過布局區域AR2及AR5。
在一些實施例中,第一電壓至電流轉換器AA1及AA2分別設置於布局區域AR1及AR6,第二電壓至電流轉換器AB1及AB2分別設置於布局區域AR3及AR4,而第三電壓至電流轉換器AC1及AC2則分別設置於布局區域AR2及AR5。換句話說,在沿著第一軸X的方向上,第三電壓至電流轉換器AC1~AC2位於第一電壓至電流轉換器AA1~AA2以及第二電壓至電流轉換器AB1~AB2之間。
在一些實施例中,第一電壓至電流轉換器AA1~AA2在基板SB上的布局相對於陣列中心點Cen為點對稱,第二電壓至電流轉換器AB1~AB2在基板SB上的布局相對於陣列中心點Cen為點對稱,且第三電壓至電流轉換器AC1~AC2在基板SB上的布局相對於陣列中心點Cen亦為點對稱。
如第3圖所示,第一電壓至電流轉換器AA1~AA2中同步致能的子轉換器相對於陣列中心點Cen為點對稱。例如,第一電壓至電流轉換器AA1~AA2的多個子轉換器A1,相對於陣列中心點Cen為點對稱。又例如,第一電壓至電流轉換器AA1~AA2的多個子轉換器A2,相對於陣列中心點Cen亦為點對稱。
相似地,第二電壓至電流轉換器AB1~AB2中同步致能的子轉換器相對於陣列中心點Cen亦為點對稱。例如,第二電壓至電流轉換器AB1~AB2的多個子轉換器B1,相對於陣列中心點Cen為點對稱。相似地,第三電壓至電流轉換器AC1~AC2中同步致能的子轉換器相對於陣列中心點Cen亦為點對稱。例如,第三電壓至電流轉換器AC1~AC2的多個子轉換器C1,相對於陣列中心點Cen為點對稱。
換句話說,根據前述的子轉換器A1~A3的數量關係可以得知,第一電壓至電流轉換器AA1與AA2中的N個子轉換器(即子轉換器A1)會同步致能且相對於陣列中心點Cen為點對稱,另外2N個子轉換器(即子轉換器A2)會同步致能且相對於陣列中心點Cen為點對稱,又另外4N個子轉換器(即子轉換器A3)會同步致能且相對於陣列中心點Cen為點對稱,其中N為正整數。
相似地,根據前述的子轉換器B1~B3的數量關係可以得知,第二電壓至電流轉換器AB1與AB2中的N個子轉換器(即子轉換器B1)會同步致能且相對於陣列中心點Cen為點對稱,另外2N個子轉換器(即子轉換器B2)會同步致能且相對於陣列中心點Cen為點對稱,又另外4N個子轉換器(即子轉換器B3)會同步致能且相對於陣列中心點Cen為點對稱。
相似地,根據前述的子轉換器C1~C3的數量關係可以得知,第三電壓至電流轉換器AC1與AC2中的N個子轉換器(即子轉換器C1)會同步致能且相對於陣列中心點Cen為點對稱,另外2N個子轉換器(即子轉換器C2)會同步致能且相對於陣列中心點Cen為點對稱,又另外4N個子轉換器(即子轉換器C3)會同步致能且相對於陣列中心點Cen為點對稱。
透過上述點對稱的布局方式,不僅可以使半導體裝置100中互相並聯之電壓至電流轉換器(例如,第一電壓至電流轉換器AA1~AA2)在製程中所受到的效能梯度效應幾乎相同,未互相並聯之電壓至電流轉換器(例如,第一電壓至電流轉換器AA1~AA2、第二電壓至電流轉換器AB1~AB2與第三電壓至電流轉換器AC1~AC2)所受到的效能梯度效應也會幾乎相同。換句話說,半導體裝置100中的所有電壓至電流轉換器所受到的效能梯度效應都幾乎相同,因此輸出能力變異的問題可以得到改善,輸出電流IA、IB及IC得以具有相同的大小(相同的參考電流IS的放大倍率),具體說明如下。
第4圖為根據一些實施例的子轉換器A1~A2、B1~B2及C1~C3的示意圖。相對於陣列中心點Cen為點對稱的兩個子轉換器A1,其各自包含的第一電晶體T1彼此之間亦為點對稱,其各自包含的第二電晶體T2彼此之間亦為點對稱。另外,相對於陣列中心點Cen為點對稱的兩個子轉換器B1,其各自包含的第一電晶體T1彼此之間亦為點對稱,其各自包含的第二電晶體T2彼此之間亦為點對稱。總而言之,子轉換器A1~A2、B1~B2及C1~C3中同步致能者,不僅在布局位置上相對於陣列中心點Cen為點對稱,其內部之電晶體電路結構也相對於陣列中心點Cen為點對稱。
第4圖中以虛線箭號之長度表示不同布局位置在製程當中所受到的效能梯度效應之強度。如第4圖所示,相互並聯的電壓至電流轉換器中對應於相同放大倍率的子轉換器皆會受到相似大小的效能梯度效應,而具有相似的特性變異。例如,第一電壓至電流轉換器AA1~AA2中對應於放大倍率i的兩個子轉換器A1,會受到相同大小的效能梯度效應。又例如,第二電壓至電流轉換器AB1~AB2中對應於放大倍率i的兩個子轉換器B1,會受到相同大小的效能梯度效應。
總而言之,由於第一電壓至電流轉換器AA1~AA2各自受到的總效能梯度效應會互相抵銷,第二電壓至電流轉換器AB1~AB2各自受到的總效能梯度效應會互相抵銷,且第三電壓至電流轉換器AC1~AC2各自受到的總效能梯度效應亦會互相抵銷,使輸出電流IA、IB與IC得以具有相同的大小。
第5圖為根據一些實施例的半導體裝置100的布局示意圖。請同時參考第3圖和第5圖,在一些實施例中,半導體裝置100更包含設置於基板SB上且平行於第一軸X的多個氧化物擴散區域OD。多個氧化物擴散區域OD的其中兩者重疊於布局區域AR1~AR3,且多個氧化物擴散區域OD的另外兩者重疊於布局區域AR4~AR6。多個第一電晶體T1的一部分和多個第二電晶體T2的一部份會在同一個氧化物擴散區域OD上交替排列,形成一部份之子轉換器A1~A3、一部份之子轉換器B1~B3及一部份之子轉換器C1~C3。
在一些實施例中,半導體裝置100更包含多個虛設電晶體DMY,這些虛設電晶體DMY被設置於氧化物擴散區域OD上,環繞於布局區域AR1~AR6並部分位於布局區域AR1~AR6之內,用於減輕第一電壓至電流轉換器AA1~AA2、第二電壓至電流轉換器AB1~AB2及第三電壓至電流轉換器AC1~AC2之漏電流。
請再一併參照第2圖與第5圖。在一些實施例中,當半導體裝置100中的第一電晶體T1以及第二電晶體T2為N型電晶體時,第一電晶體T1的源極S會耦接至地線GND,第一電流轉換器陣列AA1~AA2的第二電晶體T2的汲極D會耦接至電流導線LA以傳送輸出電流IA,第二電流轉換器陣列AB1~AB2的第二電晶體T2的汲極D會耦接至電流導線LB以傳送輸出電流IB,而第三電流轉換器陣列AC1~AC2的第二電晶體T2的汲極D會耦接至電流導線LC以傳送輸出電流IC。
在另一些未繪示的實施例中,當半導體裝置100中的第一電晶體T1以及第二電晶體T2為P型電晶體時,第一電晶體T1的源極S會耦接至一電源線以接收參考電壓,第一電流轉換器陣列AA1~AA2的第二電晶體T2的汲極D會耦接至電流導線LA以傳送輸出電流IA,而第二電流轉換器陣列AB1~AB2的第二電晶體T2的汲極D會耦接至電流導線LB以傳送輸出電流IB,而第三電流轉換器陣列AC1~AC2的第二電晶體T2的汲極D會耦接至電流導線LC以傳送輸出電流IC。
第6圖為根據第5圖的區域RG的半導體裝置100的部分示意圖。依據連接方式不同,氧化物擴散區域OD可以做為電晶體的汲極D或源極S。在一些實施例中,當第一電晶體T1耦接於位於相同的氧化物擴散區域OD的第二電晶體T2時,第一電晶體T1的汲極D會耦接於第二電晶體T2的源極S。
以第6圖的實施例為例,在區域RG中,子轉換器C3、A1及A2的第一電晶體T1以及第二電晶體T2被設置於同一個氧化物擴散區域OD上。如第6圖所示,由於子轉換器C3的第一電晶體T1相鄰於子轉換器C3的第二電晶體T2,因此子轉換器C3的第一電晶體T1的汲極D會耦接於子轉換器C3的第二電晶體T2的源極S。由於子轉換器A1的第一電晶體T1相鄰於子轉換器A1的第二電晶體T2,因此子轉換器A1的第一電晶體T1的汲極D會耦接於子轉換器A1的第二電晶體T2的源極S。由於子轉換器A2的第一電晶體T1相鄰於子轉換器A2的第二電晶體T2,因此子轉換器A2的第一電晶體T1的汲極D會耦接於子轉換器A2的第二電晶體T2的源極S。
另一方面,當第一電晶體T1耦接於位於相同的氧化物擴散區域OD的另一個第一電晶體T1時,兩個第一電晶體T1的源極S會彼此耦接。請再參照第6圖,由於子轉換器A1的第一電晶體T1相鄰於子轉換器C3的第一電晶體T1,因此子轉換器A1與C3各自的第一電晶體T1的源極S會彼此耦接,並且耦接至地線GND(圖未繪示)。
再者,當第二電晶體T2耦接於位於相同的氧化物擴散區域OD的另一個第二電晶體T2時,兩個第二電晶體T2的汲極D會彼此耦接。請再參照第6圖,由於子轉換器A1的第二電晶體T2相鄰於子轉換器A2的第二電晶體T2,因此子轉換器A1與A2各自的第二電晶體T2的汲極D會彼此耦接。
在一些實施例中,第一電晶體T1的閘極G具有閘極長度L1,第二電晶體T2的閘極G具有閘極長度L2,且閘極長度L1大於或等於閘極長度L2。
在一些實施例中,第一電晶體T1的閘極G以及第二電晶體T2的閘極G具有相同的有效閘極寬度W。
請再參照第5圖。在一些實施例中,當虛設電晶體DMY耦接於位於相同的氧化物擴散區域OD的第一電晶體T1時,此虛設電晶體DMY的源極會耦接於此第一電晶體T1的源極S,且此虛設電晶體DMY的閘極會具有與此第一電晶體T1的閘極G相同的閘極長度L1與有效閘極寬度W。另一方面,當虛設電晶體DMY耦接於位於相同的氧化物擴散區域OD的第二電晶體T2時,此虛設電晶體DMY的汲極會耦接於此第二電晶體T2的汲極D,且此虛設電晶體DMY的閘極會具有與此第二電晶體T2的閘極G相同的閘極長度L2與有效閘極寬度W。
在另一實施例中,半導體裝置100包含的子轉換器的總數量可以大於前述的子轉換器A1~A3、B1~B3及C1~C3的總數量。請參照第7圖,第7圖為根據另一實施例的半導體裝置100中的電壓至電流轉換器AA1的電路示意圖。相較於第2圖中的實施例,在第7圖的實施例中,半導體裝置100中的電壓至電流轉換器AA1更包含互相並聯的多個子轉換器A4,且子轉換器A4的數量為子轉換器A3的兩倍,因此,子轉換器A4產生之電流為參考電流IS之8i倍。藉由電壓至電流轉換器AA1中的子轉換器A1~A4,第一電壓至電流轉換器AA1可以輸出參考電流IS的其他不同倍數的輸出電流IA。
相似於子轉換器A1~A3,子轉換器A4同樣分別包含串聯耦接的第一電晶體T1以及第二電晶體T2,且所有子轉換器A4會同時致能。子轉換器A4的運作方式相似於子轉換器A1~A3,為了簡潔起見,在此不重複贅述。
如前所述,第一電壓至電流轉換器AA1~AA2、第二電壓至電流轉換器AB1~AB2及第三電壓至電流轉換器AC1~AC2彼此具有相似的元件、連接關係與運作。因此,在第7圖的實施例中,第一電壓至電流轉換器AA2更包含多個子轉換器A4,第二電壓至電流轉換器AB1~AB2各自更包含多個子轉換器B4,且第三電壓至電流轉換器AC1~AC2各自更包含多個子轉換器C4。為簡潔起見,第二電壓至電流轉換器AB1~AB2及第三電壓至電流轉換器AC1~AC2的詳細結構未繪示於第7圖中,且在此不重複贅述。
為了清楚說明第7圖的實施例的第一電壓至電流轉換器AA1~AA2、第二電壓至電流轉換器AB1~AB2及第三電壓至電流轉換器AC1~AC2在半導體裝置100的布局,請一併參照第8圖。第8圖為根據第7圖的實施例的第一電壓至電流轉換器AA1~AA2、第二電壓至電流轉換器AB1~AB2及第三電壓至電流轉換器AC1~AC2的布局示意圖。
在第8圖的實施例中,半導體裝置100的基板SB包含布局區域AR1~AR6。第8圖中的布局區域AR1~AR6的排列方式,以及與第一軸X及第二軸Y之間的位置關係,相似於與第3圖中的布局區域AR1~AR6。差異之處在於,第3圖中的布局區域AR1~AR6的形狀皆為矩形,而第8圖中的布局區域AR1、AR3~AR4及AR6的形狀為不同方向的L字形,AR2及AR5的形狀為不同方向的T字形。
如第8圖所示,第一電壓至電流轉換器AA1~AA2中同步致能的子轉換器相對於陣列中心點Cen為點對稱。因此,第一電壓至電流轉換器AA1~AA2的多個子轉換器A4,相對於陣列中心點Cen亦為點對稱。相似地,第二電壓至電流轉換器AB1~AB2的多個子轉換器B4,相對於陣列中心點Cen亦為點對稱,且第三電壓至電流轉換器AC1~AC2的多個子轉換器C4,相對於陣列中心點Cen亦為點對稱。
換句話說,根據前述的子轉換器A1~A4、B1~B4及C1~C4的數量關係可以得知,第一電壓至電流轉換器AA1與AA2中的8N個子轉換器(即子轉換器A4)會同步致能且相對於陣列中心點Cen為點對稱,第二電壓至電流轉換器AB1與AB2中的8N個子轉換器(即子轉換器B4)會同步致能且相對於陣列中心點Cen為點對稱,且第三電壓至電流轉換器AC1與AC2中的8N個子轉換器(即子轉換器C4)會同步致能且相對於陣列中心點Cen為點對稱。
請一併參照第第8圖與9A~9C圖,第9A~9C圖為根據一些實施例的半導體裝置100的布局區域AR1~AR3的布局示意圖。在第9A~9C圖的實施例中,多個氧化物擴散區域OD的其中三者重疊於布局區域AR1~AR3,且多個氧化物擴散區域OD的另外三者重疊於布局區域AR4~AR6(未繪示於第9A~9C圖)。多個第一電晶體T1的一部分和多個第二電晶體T2的一部份會在同一個氧化物擴散區域OD上交替排列,形成一部份之子轉換器A1~A4、一部份之子轉換器B1~B4及一部份之子轉換器C1~C4。
半導體裝置100的布局區域AR4與布局區域AR3中的元件布局相對於陣列中心點Cen互為點對稱,布局區域AR5與布局區域AR2中的元件布局相對於陣列中心點Cen互為點對稱,且布局區域AR6與布局區域AR1中的元件布局相對於陣列中心點Cen互為點對稱,為了簡潔起見,未繪示布局區域AR4~AR6中詳細的元件布局。
在第9A~9C圖的實施例中,半導體裝置100亦包含多個虛設電晶體DMY,這些虛設電晶體DMY同樣被設置於氧化物擴散區域OD上,環繞於布局區域AR1~AR6並部分位於布局區域AR1~AR6之內。
第9A~9C圖中的第一電晶體T1、第二電晶體T2及虛設電晶體DMY的構造、功能、鄰接時的規則以及與電流導線LA~LC之間的連接關係,相似於第5圖中的第一電晶體T1、第二電晶體T2及虛設電晶體DMY,為了簡潔起見,在此不重複贅述。
總而言之,第7~9C圖的實施例,提供了第一電壓至電流轉換器AA1~AA2、第二電壓至電流轉換器AB1~AB2及第三電壓至電流轉換器AC1~AC2分別更具有多個子轉換器A4、B4及C4時,其在半導體裝置100中的布局,以達到與第2~5圖的實施例的半導體裝置100相同的功能。
本揭示文件提供一種布局方法,用於製造半導體裝置100,此布局方法包含:提供一基板SB;將第一電壓至電流轉換器AA1~AA2設置在基板SB的布局區域AR1~AR6的其中二者中;將第二電壓至電流轉換器AB1~AB2設置在基板SB的布局區域AR1~AR6的另外二者中;以及將第三電壓至電流轉換器AC1~AC2設置在基板SB的布局區域AR1~AR6的又二者中。其中布局區域AR1~AR6排列為具有多行及多列的陣列,此陣列相對於一第一軸X與一第二軸Y為線對稱,第一軸X垂直相交於第二軸Y於陣列的一陣列中心點Cen。第一電壓至電流轉換器AA1~AA2在基板SB上的布局相對於陣列中心點Cen為點對稱。第二電壓至電流轉換器AB1~AB2在基板SB上的布局相對於陣列中心點Cen為點對稱。第三電壓至電流轉換器AC1~AC2,其中在沿著第一軸X之方向上,第三電壓至電流轉換器AC1~AC2位於第一電壓至電流轉換器AA1~AA2與第二電壓至電流轉換器AB1~AB2之間,且第三電壓至電流轉換器AC1~AC2在基板SB上的布局相對於陣列中心點Cen為點對稱。
透過本揭示文件提供的半導體裝置100以及其布局方法,可以在有效利用半導體裝置100的氧化物擴散區域OD面積的情況下,降低效能梯度效應所導致的輸出能力變異問題,以增進半導體裝置100的可靠度。
以上僅為本揭示文件的較佳實施例,在不脫離本揭示文件的範圍或精神的情況下,本揭示文件的結構可以進行各種修飾和均等變化。綜上所述,凡在以下請求項的範圍內對於本揭示文件所做的修飾以及均等變化,皆為本揭示文件所涵蓋的範圍。
100:半導體裝置
AA1,AA2:第一電壓至電流轉換器
AB1,AB2:第二電壓至電流轉換器
AC1,AC2:第三電壓至電流轉換器
CS:電流至電壓轉換器
RS:電流源
IS:參考電流
IA,IB,IC:輸出電流
SB:基板
A1~A4,B1~B4,C1~C4:子轉換器
AR1~AR6:布局區域
Cen:陣列中心點
T1:第一電晶體
T2:第二電晶體
SW:開關
S:源極
D:汲極
G:閘極
OD:氧化物擴散區域
W:有效閘極寬度
L1,L2:閘極長度
GND:地線
LA,LB,LC:電流導線
DMY:虛設電晶體
RG:區域
X:第一軸
Y:第二軸
為使本揭露之上述和其他目的、特徵、優點與實施例能更明顯易懂,所附圖式之說明如下:
第1圖為根據一些實施例的半導體裝置的部分電路示意圖;
第2圖為根據一些實施例的電壓至電流轉換器的電路示意圖;
第3圖為根據一些實施例的多個電壓至電流轉換器的布局示意圖;
第4圖為根據一些實施例的多個子轉換器的示意圖;
第5圖為根據一些實施例的半導體裝置的布局示意圖;
第6圖為根據第5圖的區域RG的半導體裝置的部分示意圖;
第7圖為根據一些實施例的電壓至電流轉換器的電路示意圖;
第8圖為根據一些實施例的多個電壓至電流轉換器的布局示意圖;
第9A圖為根據一些實施例的半導體裝置的布局區域的布局示意圖;
第9B圖為根據一些實施例的半導體裝置的布局區域的布局示意圖;以及
第9C圖為根據一些實施例的半導體裝置的布局區域的布局示意圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記)
無
國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記)
無
100:半導體裝置
AA1,AA2:第一電壓至電流轉換器
AB1,AB2:第二電壓至電流轉換器
AC1,AC2:第三電壓至電流轉換器
CS:電流至電壓轉換器
RS:電流源
IS:參考電流
IA,IB,IC:輸出電流
Claims (10)
- 一種半導體裝置,包含: 一基板,包含六布局區域,其中該六布局區域排列為具有多行及多列的一陣列,該陣列相對於一第一軸為線對稱,且相對於一第二軸為線對稱,其中該第一軸垂直相交於該第二軸於該陣列的一陣列中心點; 二第一電壓至電流轉換器,分別設置於該六布局區域的其中二者中,且該二第一電壓至電流轉換器在該基板上的布局相對於該陣列中心點為點對稱; 二第二電壓至電流轉換器,分別設置於該六布局區域的另外二者中,且該二第二電壓至電流轉換器在該基板上的布局相對於該陣列中心點為點對稱;以及 二第三電壓至電流轉換器,分別設置於該六布局區域的又二者中,其中該第二軸穿過該六布局區域的該又二者,其中在沿著該第一軸之方向上,該二第三電壓至電流轉換器位於該二第一電壓至電流轉換器與該二第二電壓至電流轉換器之間,且在該基板上的布局相對於該陣列中心點為點對稱。
- 如請求項1所述之半導體裝置,其中,該二第一電壓至電流轉換器包含多個第一子轉換器,該二第二電壓至電流轉換器包含多個第二子轉換器,該二第三電壓至電流轉換器包含多個第三子轉換器, 該二第一電壓至電流轉換器的其中一者的多個第一子轉換器之布局與該二第一電壓至電流轉換器的另一者的多個第一子轉換器之布局相對於該陣列中心點為點對稱,且該多個第一子轉換器中同步致能者相對於該陣列中心點為點對稱, 該二第二電壓至電流轉換器的其中一者的多個第二子轉換器之布局與該二第二電壓至電流轉換器的另一者的多個第二子轉換器之布局相對於該陣列中心點為點對稱,且該多個第二子轉換器中同步致能者相對於該陣列中心點為點對稱,且 該二第三電壓至電流轉換器的其中一者的多個第三子轉換器之布局與該二第三電壓至電流轉換器的另一者的多個第三子轉換器之布局相對於該陣列中心點為點對稱,且該多個第三子轉換器中同步致能者相對於該陣列中心點為點對稱。
- 如請求項2所述之半導體裝置,其中, 該多個第一子轉換器、該多個第二子轉換器及該多個第三子轉換器各自包含一第一電晶體以及一第二電晶體, 該多個第一子轉換器、該多個第二子轉換器及該多個第三子轉換器的多個第一電晶體具有相同的一第一閘極長度, 該多個第一子轉換器、該多個第二子轉換器及該多個第三子轉換器的多個第二電晶體具有相同的一第二閘極長度,其中該第一閘極長度大於或等於該第二閘極長度,且 該多個第一電晶體以及該多個第二電晶體具有相同的一有效閘極寬度。
- 如請求項3所述之半導體裝置,更包含: 多個氧化物擴散區域,設置於該基板上且平行該第一軸排列,其中該多個氧化物擴散區域中的二者重疊於該六布局區域中的三者,該多個氧化物擴散區域中的另外二者重疊於該六布局區域中的另外三者, 其中該多個第一電晶體的一部分和該多個第二電晶體的一部份在同一個氧化物擴散區域上交替排列,形成該多個第一子轉換器的一部份、該多個第二子轉換器的一部份與該多個第三子轉換器的一部份。
- 如請求項3所述之半導體裝置,更包含: 多個氧化物擴散區域,設置於該基板上且平行該第一軸排列,其中該多個氧化物擴散區域中的三者重疊於該六布局區域中的三者,該多個氧化物擴散區域中的另外三者重疊於該六布局區域中的另外三者, 其中該多個第一電晶體的一部分和該多個第二電晶體的一部份在同一個氧化物擴散區域上交替排列,形成該多個第一子轉換器的一部份、該多個第二子轉換器的一部份與該多個第三子轉換器的一部份。
- 如請求項4所述之半導體裝置,其中, 該多個第一電晶體以及該多個第二電晶體各自包含一源極以及一汲極,其中, 每個第一電晶體的該汲極耦接於位於相同氧化物擴散區域的一相鄰的第二電晶體的該源極, 每個第一電晶體的該源極耦接於位於相同氧化物擴散區域的一相鄰的第一電晶體的該源極,且 位於相同氧化物擴散區域的相鄰的二第二電晶體的該汲極互相耦接。
- 如請求項6所述之半導體裝置,更包含: 多個虛設電晶體,設置於該基板上,該多個虛設電晶體各自包含一源極以及一汲極, 當該多個虛設電晶體的其中一者相鄰於位於相同氧化物擴散區域的該多個第一電晶體的其中一者時,該多個虛設電晶體的該其中一者的該源極耦接於該多個第一電晶體的該其中一者的該源極,且 當該多個虛設電晶體的該其中一者相鄰於位於相同氧化物擴散區域的該多個第二電晶體的其中一者時,該多個虛設電晶體的該其中一者的該汲極耦接於該多個第二電晶體的該其中一者的該汲極。
- 如請求項2至7任一者所述之半導體裝置,其中, 該多個第一子轉換器中的N者同步致能且相對於該陣列中心點為點對稱, 該多個第一子轉換器中的另2N者同步致能且相對於該陣列中心點為點對稱, 該多個第一子轉換器中的又4N者同步致能且相對於該陣列中心點為點對稱, 該多個第二子轉換器中的N者同步致能且相對於該陣列中心點為點對稱, 該多個第二子轉換器中的另2N者同步致能且相對於該陣列中心點為點對稱, 該多個第二子轉換器中的又4N者同步致能且相對於該陣列中心點為點對稱, 該多個第三子轉換器中的N者同步致能且相對於該陣列中心點為點對稱, 該多個第三子轉換器中的另2N者同步致能且相對於該陣列中心點為點對稱,且 該多個第三子轉換器中的又4N者同步致能且相對於該陣列中心點為點對稱,其中N為正整數。
- 如請求項8所述之半導體裝置,其中 該多個第一子轉換器中的又8N者同步致能且相對於該陣列中心點為點對稱, 該多個第二子轉換器中的又8N者同步致能且相對於該陣列中心點為點對稱,且 該多個第三子轉換器中的又8N者同步致能且相對於該陣列中心點為點對稱。
- 一種布局方法,用於製造一半導體裝置,包含: 提供一基板,其中該基板包含六布局區域,該六布局區域排列為具有多行及多列的一陣列,該陣列相對於一第一軸為線對稱,且相對於一第二軸為線對稱,其中該第一軸垂直相交於該第二軸於該陣列的一陣列中心點; 將二第一電壓至電流轉換器設置在該六布局區域的其中二者中,且該二第一電壓至電流轉換器在該基板上的布局相對於該陣列中心點為點對稱; 將二第二電壓至電流轉換器設置在該六布局區域的另外二者中,且該二第二電壓至電流轉換器在該基板上的布局相對於該陣列中心點為點對稱;以及 將二第三電壓至電流轉換器設置在該六布局區域的又二者中,其中該第二軸穿過該六布局區域的該又二者,其中在沿著該第一軸之方向上,該二第三電壓至電流轉換器位於該二第一電壓至電流轉換器與該二第二電壓至電流轉換器之間,且在該基板上的布局相對於該陣列中心點為點對稱。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111143599A TWI831473B (zh) | 2022-11-15 | 2022-11-15 | 半導體裝置及其布局方法 |
US18/474,238 US20240162216A1 (en) | 2022-11-15 | 2023-09-26 | Semiconductor device and layout method of the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111143599A TWI831473B (zh) | 2022-11-15 | 2022-11-15 | 半導體裝置及其布局方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI831473B true TWI831473B (zh) | 2024-02-01 |
TW202422402A TW202422402A (zh) | 2024-06-01 |
Family
ID=90824658
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111143599A TWI831473B (zh) | 2022-11-15 | 2022-11-15 | 半導體裝置及其布局方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20240162216A1 (zh) |
TW (1) | TWI831473B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130242500A1 (en) * | 2009-03-30 | 2013-09-19 | Megica Corporation | Integrated circuit chip using top post-passivation technology and bottom structure technology |
US20140282337A1 (en) * | 2012-07-12 | 2014-09-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device design method, system and computer program product |
US20150356224A1 (en) * | 2014-06-04 | 2015-12-10 | Freescale Semiconductor, Inc. | Method and control device for circuit layout migration |
TWI540473B (zh) * | 2013-01-06 | 2016-07-01 | 英特爾公司 | 用於觸控資料之分佈預處理與顯示區域控制的方法、設備與系統 |
CN113111621A (zh) * | 2020-01-13 | 2021-07-13 | 瑞昱半导体股份有限公司 | 半导体装置和半导体装置制造方法 |
TW202240456A (zh) * | 2021-02-26 | 2022-10-16 | 台灣積體電路製造股份有限公司 | 接合的半導體元件及其形成方法 |
-
2022
- 2022-11-15 TW TW111143599A patent/TWI831473B/zh active
-
2023
- 2023-09-26 US US18/474,238 patent/US20240162216A1/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130242500A1 (en) * | 2009-03-30 | 2013-09-19 | Megica Corporation | Integrated circuit chip using top post-passivation technology and bottom structure technology |
US20140282337A1 (en) * | 2012-07-12 | 2014-09-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device design method, system and computer program product |
TWI540473B (zh) * | 2013-01-06 | 2016-07-01 | 英特爾公司 | 用於觸控資料之分佈預處理與顯示區域控制的方法、設備與系統 |
US20150356224A1 (en) * | 2014-06-04 | 2015-12-10 | Freescale Semiconductor, Inc. | Method and control device for circuit layout migration |
CN113111621A (zh) * | 2020-01-13 | 2021-07-13 | 瑞昱半导体股份有限公司 | 半导体装置和半导体装置制造方法 |
TW202240456A (zh) * | 2021-02-26 | 2022-10-16 | 台灣積體電路製造股份有限公司 | 接合的半導體元件及其形成方法 |
Also Published As
Publication number | Publication date |
---|---|
US20240162216A1 (en) | 2024-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102246305B (zh) | 改善的rf cmos晶体管设计 | |
KR102052307B1 (ko) | 전계 효과 트랜지스터 구조 및 관련된 무선-주파수 스위치 | |
US7453136B2 (en) | Methods, systems, and apparatus for integrated circuit capacitors in capacitor arrays | |
US7294892B2 (en) | Multi-transistor layout capable of saving area | |
JP5420485B2 (ja) | アナログディジタル変換器 | |
TWI279901B (en) | Metal I/O ring structure providing on-chip decoupling capacitance | |
US7884504B2 (en) | Transmission line based high voltage pulse generator | |
KR19980042884A (ko) | 반도체 장치, 그 설계 방법 및 반도체 집적회로 장치 | |
JP2010278450A5 (zh) | ||
JP5695734B2 (ja) | 半導体装置 | |
US20130285196A1 (en) | Esd protection circuit providing multiple protection levels | |
US4771327A (en) | Master-slice integrated circuit having an improved arrangement of transistor elements for simplified wirings | |
TW201417228A (zh) | 半導體裝置 | |
JP2011233945A (ja) | デカップリング回路及び半導体集積回路 | |
US6455905B1 (en) | Single chip push-pull power transistor device | |
TWI831473B (zh) | 半導體裝置及其布局方法 | |
JP4927494B2 (ja) | アナログディジタル変換器、およびアナログディジタル変換器の設計方法 | |
JPS61180475A (ja) | 電荷転送装置 | |
TWI847365B (zh) | 半導體裝置及其布局方法 | |
TW202422402A (zh) | 半導體裝置及其布局方法 | |
TW202422401A (zh) | 半導體裝置及其布局方法 | |
CN118073348A (zh) | 半导体装置及其布局方法 | |
US20160247880A1 (en) | Semiconductor device comprising a switch | |
CN118073347A (zh) | 半导体装置及其布局方法 | |
US20240162217A1 (en) | Semiconductor device and layout method of the same |