TWI830448B - 晶片封裝結構及其製造方法 - Google Patents

晶片封裝結構及其製造方法 Download PDF

Info

Publication number
TWI830448B
TWI830448B TW111139588A TW111139588A TWI830448B TW I830448 B TWI830448 B TW I830448B TW 111139588 A TW111139588 A TW 111139588A TW 111139588 A TW111139588 A TW 111139588A TW I830448 B TWI830448 B TW I830448B
Authority
TW
Taiwan
Prior art keywords
groove
molding layer
cover
chip
protrusion
Prior art date
Application number
TW111139588A
Other languages
English (en)
Other versions
TW202418484A (zh
Inventor
吳東儒
李建成
洪立群
Original Assignee
同欣電子工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 同欣電子工業股份有限公司 filed Critical 同欣電子工業股份有限公司
Priority to TW111139588A priority Critical patent/TWI830448B/zh
Priority to CN202211369085.1A priority patent/CN117954396A/zh
Priority to US18/181,557 priority patent/US20240234454A9/en
Application granted granted Critical
Publication of TWI830448B publication Critical patent/TWI830448B/zh
Publication of TW202418484A publication Critical patent/TW202418484A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Packaging Frangible Articles (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本發明公開一種晶片封裝結構及其製造方法。晶片封裝結構包括導電基板、晶片、模封層及封裝蓋體。導電基板具有彼此相對的第一板面及第二板面，第一板面上定義有覆晶區域。晶片設置在第一板面上且位於覆晶區域中，且電性連接於導電基板。模封層設置在第一板面上且圍繞覆晶區域及晶片。封裝蓋體設置在模封層上以與模封層及導電基板共同形成密閉空間，且使晶片容置於密閉空間中。其中，導電基板、模封層及封裝蓋體中的至少二者通過至少一凹凸接合構造而彼此連接。

Description

晶片封裝結構及其製造方法
本發明涉及一種封裝結構及其製造方法，特別是涉及一種可提升對於預處理測試的耐受度的晶片封裝結構及其製造方法。
對於封裝完成的晶片封裝成品，會進行預處理測試(Pre-conditioning Test)，以模擬晶片封裝成品在後續加工製程中可能遇到的失效狀況。因此，為了模擬晶片封裝成品暴露在真實環境的狀況，以及模擬組裝時進行回焊(Reflow)的狀況，會執行吸濕(Moisture Soak)步驟與回焊試驗等步驟。
在以上測試流程中，晶片封裝成品會在吸濕步驟中吸收水氣，而所吸收的水氣在回焊試驗的步驟中，會因為溫度快速升高造成水氣快速膨脹，因此可通過外觀檢驗(Visual Inspection)與超音波檢驗(SAT)判斷晶片封裝成品是否會因水氣的膨脹造成內部有脫層(Delamination)及裂痕(Crack)等現象，進而造成晶片的功能性異常。
此外，現有的晶片封裝技術中，常使用環氧樹脂將基板與玻璃蓋體結合來形成密閉空間，藉此來將晶片封裝於其中。然而，針對這種架構 進行預處理測試時，由於環氧樹脂與空氣接觸面積大，導致在吸溼步驟中吸入大量的水氣，進而在回焊過程中會容易出現裂痕，顯示該晶片封裝成品對於真實環境的耐受性較低。
另一方面，對於感測外界光源的光學感測晶片來說，當環氧樹脂作為封裝結構的側壁時，無法提供良好的側向遮蔽條件，因此容易因玻璃蓋體的反射而發生誤感測的情形。
本發明所要解決的技術問題在於，針對現有技術的不足提供一種可減少或去除黏接膠材的裂痕出現情形的晶片封裝結構及其製造方法。
為了解決上述的技術問題，本發明所採用的其中一技術方案是提供一種晶片封裝結構，其包括導電基板、晶片、模封層及封裝蓋體。導電基板具有彼此相對的第一板面及第二板面，第一板面上定義有覆晶區域。晶片設置在第一板面上且位於覆晶區域中，且電性連接於導電基板。模封層設置在第一板面上且圍繞覆晶區域及晶片。封裝蓋體設置在模封層上以與模封層及導電基板共同形成密閉空間，且使晶片容置於密閉空間中。其中，導電基板、模封層及封裝蓋體中的至少二者通過至少一凹凸接合構造而彼此連接。
為了解決上述的技術問題，本發明所採用的另外一技術方案是提供一種晶片封裝結構的製造方法，其包括下列步驟：提供一導電基板，其中，該導電基板具有彼此相對的一第一板面及一第二板面，該第一板面上定義有一覆晶區域；將一晶片設置在該第一板面上且位於該覆晶區域中，且電性連接於該導電基板；將一模封層形成在該第一板面上且圍繞該覆晶區域及 該晶片；將一封裝蓋體設置在該模封層上以與該模封層及該導電基板共同形成一密閉空間，且使該晶片容置於該密閉空間中，其中，該導電基板、該模封層及該封裝蓋體中的至少二者通過至少一凹凸接合構造而彼此連接。
本發明的其中一有益效果在於，在本發明所提供的晶片封裝結構及其製造方法中，形成有以各種方式對應囓合的凹凸接合構造，使黏接膠材被完全密封或覆蓋，因此可減少或避免讓黏接膠材暴露在空氣中，以大幅減少黏接膠材的在預處理測試中出現裂痕的可能性。此外，模封層可為封裝蓋體提供更好的保護性，同時減少側向光源入射至封閉空間中的可能性。
更進一步來說，在本發明所提供的晶片封裝結構及其製造方法中，進一步提供有無使用黏接膠材的凹凸接合構造，除了可節省封裝成本，更可完全去除黏接膠材的裂痕於預處理測試後出現的可能性，同時完全避免側向光源穿透黏接膠材或造成光線反射影響晶片運作的問題。
為使能更進一步瞭解本發明的特徵及技術內容，請參閱以下有關本發明的詳細說明與圖式，然而所提供的圖式僅用於提供參考與說明，並非用來對本發明加以限制。
100:晶片封裝結構
1:導電基板
11:第一板面
112:第二凹槽
A1:覆晶區域
110:金屬接墊
12:第二板面
2:晶片
21、301:上表面
210:導電接點
22:底面
3:模封層
302:下表面
303:內側表面
304:外側表面
31:第一模封層主體
310:第一凹槽
311:第一平面
312:第一斜面
313:第二平面
314:第二斜面
315:第三平面
32:第一突出部
33:第二模封層主體
330:第二突出部
34:第三突出部
35:第三凹槽
36:第四突出部
4:封裝蓋體
41:上蓋體表面
42:下蓋體表面
420:第四凹槽
43:側蓋體表面
5、5’、5”、5''':凹凸接合構造
6:金屬導線
E1:密封空間
M0:膠材
M1:第一黏接膠材
M2:第二黏接膠材
M3:第三黏接膠材
圖1為本發明實施例的晶片封裝結構的製造方法的流程圖。
圖2為本發明實施例的晶片封裝結構的製造方法的第一示意圖。
圖3為本發明實施例的晶片封裝結構的製造方法的第二示意圖。
圖4為圖1的步驟S12的細節流程圖。
圖5為圖1的步驟S13的細節流程圖。
圖6為本發明實施例的晶片封裝結構的製造方法的第三示意圖。
圖7為本發明實施例的晶片封裝結構的製造方法的第四示意圖。
圖8為圖1的步驟S12及S13的另一細節流程圖。
圖9為本發明實施例的晶片封裝結構的製造方法的第五示意圖。
圖10為本發明實施例的晶片封裝結構的製造方法的第六示意圖。
圖11為圖1的步驟S12及S13的又一細節流程圖。
圖12為本發明實施例的晶片封裝結構的製造方法的第七示意圖。
圖13為本發明實施例的晶片封裝結構的製造方法的第八示意圖。
圖14為圖1的步驟S12及S13的再一細節流程圖。
以下是通過特定的具體實施例來說明本發明所公開有關“晶片封裝結構及其製造方法”的實施方式，本領域技術人員可由本說明書所公開的內容瞭解本發明的優點與效果。本發明可通過其他不同的具體實施例加以施行或應用，本說明書中的各項細節也可基於不同觀點與應用，在不背離本發明的構思下進行各種修改與變更。另外，本發明的附圖僅為簡單示意說明，並非依實際尺寸的描繪，事先聲明。以下的實施方式將進一步詳細說明本發明的相關技術內容，但所公開的內容並非用以限制本發明的保護範圍。另外，本文中所使用的術語“或”，應視實際情況可能包括相關聯的列出項目中的 任一個或者多個的組合。
圖1為本發明實施例的晶片封裝結構的製造方法的流程圖，圖2為本發明實施例的晶片封裝結構的製造方法的第一示意圖，圖3為本發明實施例的晶片封裝結構的製造方法的第二示意圖。參閱圖1至圖3所示，本發明第一實施例提供一種晶片封裝結構的製造方法，其包括下列步驟：
步驟S10：提供導電基板。如圖2所示，導電基板1具有彼此相對的第一板面11及第二板面12，第一板面11上定義有覆晶區域A1。導電基板1可例如是印刷電路板，且具有設置於覆晶區域A1邊緣處的金屬接墊110。
步驟S11：將晶片設置在第一板面上且位於覆晶區域中，且電性連接於導電基板。如圖2所示，晶片2可例如是影像感測晶片，其設置在第一板面11上且位於覆晶區域A1中，晶片2的上表面21設置有導電接點210，其可通過金屬導線6電性連接於導電基板1上的金屬接墊110。晶片2的底面22與第一板面11通過膠材M0而彼此黏接固定。膠材M0可例如為具有黏性的導熱膠，但本發明不限於此。
步驟S12：將模封層形成在第一板面上且圍繞覆晶區域及晶片。
舉例而言，模封層3可以由模封材料形成，模封材料例如是高分子材料或是複合材料，其中高分子材料例如：聚醯亞胺(Polyimide,PI)、苯丙環丁烯(Benzocyclobutene,BCB)或矽膠等，而複合材料例如是玻璃纖維強化熱固性塑膠、團狀模壓材料等具有黏著性的絕緣材料或介電材料。可以利用模製成型或是注塑成型(injection molding)製程形成模封層3。此外，為了達到良好的遮蔽效果，模封層3可例如是不透光的黑色材料製成。
可進一步參考圖4，其為圖1的步驟S12的細節流程圖。如圖4所 示，形成模封層3的步驟S12還包括：
步驟S120：通過第一模製成型程序形成附接於第一板面11的第一模封層主體31。其中，第一模封層主體31可例如具有階梯構造，且該階梯構造包括由高至低的第一平面311、第二平面313及第三平面315，而第一斜面312位於第一平面311及第二平面313之間，第二斜面314位於第二平面313及第三平面315之間。此外，第一模封層主體31具有第一凹槽310，且第一凹槽310可由第二平面313所定義。舉例而言，在此步驟中，可預先製作具有第一模封層主體31的模具，並於第一板面11上壓製出第一模封層主體31，而第一模封層主體31可圍繞覆晶區域A1形成。需說明，第一凹槽310的數量為一個或多個。當第一凹槽310的數量為一個時，其可例如是圍繞覆晶區域A1形成的連續框形凹槽。當第一凹槽310的數量為多個時，其可例如是圍繞覆晶區域A1形成的多個圓形或矩形凹槽，本發明不限制第一凹槽310的形貌及數量。
步驟S121：提供封裝蓋體。如圖2所示，封裝蓋體4具有彼此相對的上蓋體表面41、下蓋體表面42，以及設置在上蓋體表面41及下蓋體表面42的側蓋體表面43。封裝蓋體4可例如是玻璃製成的蓋體，但本發明不限於此，亦可採用其他具有高穿透率的透明材質製成。
步驟S122：通過第二模製成型程序形成附接於下蓋體表面42的第一突出部32。其中，第一突出部32的位置、形狀及數量均對應於第一凹槽310，可為一或多個，且朝向第一模封層主體31的方向突出。當第一突出部32的數量為一個時，其可例如是圍繞下蓋體表面42對應於覆晶區域A1的區域形成的連續框形凸體。當第一突出部32的數量為多個時，其可例如是對應於第一凹槽310形成的多個圓形或矩形凸體。在本發明的實施例中，第一凹槽310 將於後續步驟中用於容置黏接膠材及第一突出部32，因此，第一凹槽310的深度需大於第一突出部32的高度。
請復參考圖1，晶片封裝結構的製造方法進入步驟S13：將封裝蓋體設置在模封層上以與模封層及導電基板共同形成密閉空間，且使晶片容置於密閉空間中，以及使導電基板、模封層及封裝蓋體中的至少二者通過至少一凹凸接合構造而彼此連接。
舉例而言，可進一步參考圖2、3及圖5，圖5為步驟S13的細節流程圖。
步驟S130：通過第一點膠程序將第一黏接膠材M1設置於第一凹槽310中。需說明，當第一凹槽310的形態為圍繞覆晶區域A1形成的連續框形凹槽時，第一黏接膠材M1可以連續的方式塗設於第一凹槽310中。當第一凹槽310的形態為圍繞覆晶區域A1形成的多個圓形或矩形凹槽時，可將第一黏接膠材M1可以多次點膠的方式塗設於多個第一凹槽310中。
步驟S131：將第一凹槽310與對應的第一突出部32通過第一黏接膠材M1彼此黏接。第一黏接膠材M1可例如為具有黏性的環氧樹脂。
步驟S132：將第一凹槽310與第一突出部32對應齧合，以形成凹凸接合構造5。如圖3所示，當第一凹槽310與第一突出部32對應齧合時，第二平面313將抵靠住下蓋體表面42，而使得第一黏接膠材M1被完全密封於第一凹槽310與下蓋體表面42形成的封閉空間中。再者，由於第一凹槽310的深度大於第一突出部32的高度，當第一凹槽310與第一突出部32對應齧合時，第一突出部32將不直接接觸對應的第一凹槽310，可避免擠壓導致封裝蓋體4或第一凹槽310出現破損的情形，也可避免第一黏接膠材M1過度擠壓而滲流出封 閉空間中。
此外，在本實施例中，當第一凹槽310與第一突出部32對應齧合時，第一斜面312及第一平面311可在封裝蓋體4的側蓋體表面43處形成一擋牆來保護封裝蓋體4的側蓋體表面43。在一些實施例中，第一平面311的高度可與上蓋體表面41的高度相同，以提供更好的保護性，同時通過擋牆來遮擋來自側面的光源，提升遮蔽效果。再者，由於第一黏接膠材M1是位於與金屬接墊110以一預定距離(例如，第二平面313的高度)間隔開的第一凹槽310中，因此可避免第一黏接膠材M1於點膠程序或是第一凹槽310與第一突出部32的結合過程中溢出到金屬接墊110，或避免第一黏接膠材M1溢出至第二斜面314後再攤流碰觸到金屬接墊110造成的負面效應。在一些實施例中，第一凹槽310的寬度可例如是在300μm至700μm的範圍內，較佳者，第一凹槽310的寬度可例如是在400μm至600μm的範圍內，可確保第一凹槽310具有適當的空間來容納第一黏接膠材M1及第一突出部32。
步驟S133：通過第二點膠程序以將封裝膠材施加於側蓋體表面及模封層未被封裝蓋體覆蓋的一部分之間，以將側蓋體表面連接於模封層未被封裝蓋體覆蓋的部分。需說明，封裝膠材可為液態封裝膠水，其固化後可具備堅硬性質，以為側蓋體表面43及模封層3的上表面的一部分(例如，第一平面311、第一斜面312及第二平面313的一部分)提供保護，例如，可免於外界粉塵或顆粒進入密封空間E1中。
在步驟S133之後，形成本發明實施例所提供的晶片封裝結構100，其包括導電基板1、晶片2、模封層3及封裝蓋體4。並且，在圖2至圖5所展示的晶片封裝結構100及其製造方法中，由於第一黏接膠材M1被完全密封於 第一凹槽與下蓋體表面形成的封閉空間中，因此可避免讓第一黏接膠材M1暴露在空氣中，進而大幅減少第一黏接膠材M1的在預處理測試中出現裂痕的可能性。此外，模封層3所形成的階梯結構可形成擋牆來為封裝蓋體4提供更好的保護性，同時減少側向光源入射至密封空間E1中的可能性。
圖6為本發明實施例的晶片封裝結構的製造方法的第三示意圖，圖7為本發明實施例的晶片封裝結構的製造方法的第四示意圖。
請一併參考圖1、圖6及圖7，在另一實施例中，步驟S10所提供的導電基板1的第一板面11上至少一第二凹槽112。需說明，第二凹槽112的數量也可為一個或多個。當第二凹槽112的數量為一個時，其可例如是圍繞覆晶區域A1形成的連續框形凹槽。當第一凹槽310的數量為多個時，其可例如是圍繞覆晶區域A1形成的多個圓形或矩形凹槽，本發明不限制第一凹槽310的形貌及數量。
請進一步參考圖8，圖8為圖1的步驟S12及S13的另一細節流程圖。
如圖8所示，形成模封層的步驟可包括下列步驟：
步驟S120’：通過第三模製成型程序於下蓋體表面42上形成模封層3。如圖6所示，模封層3具有上表面301、下表面302及設置在上表面301及下表面302之間的且彼此相對的內側表面303及外側表面304，且內側表面303面對圖7的密閉空間E1。
需說明，上表面301附接於下蓋體表面42，下表面302相對於下蓋體表面42朝向導電基板1突出以形成對應於第二凹槽112的突出構造。類似的，突出構造的位置、形狀及數量均對應於第一凹槽310，可為一或多個。當 突出構造的數量為一個時，其可例如是圍繞下蓋體表面42對應於覆晶區域A1的區域形成的連續框形凸體。當突出構造的數量為多個時，其可例如是對應於第一凹槽310形成的多個圓形或矩形凸體。
步驟S121’：通過第三點膠程序將第二黏接膠材M2設置在第二凹槽112中。
步驟S122’：將第二凹槽112與對應的突出構造通過第二黏接膠材M2彼此黏接，使突出構造與第二凹槽112對應齧合，以形成凹凸接合構造5’。如圖7所示，在凹凸接合構造5’中，內側表面303及外側表面304各有一部分位於第二凹槽112中。
在步驟S122’之後，形成本發明另一實施例所提供的晶片封裝結構100。需說明的是，在此實施例中，由於第二黏接膠材M2僅用於將模封層3形成的突出構造與第二凹槽112對應齧合，因此，第二黏接膠材M2的絕大部分都被模封層3所覆蓋，而僅有極少的部分暴露於空氣中。因此，亦可大幅減少第二黏接膠材M2的在預處理測試中出現裂痕的可能性。再者，由於第二黏接膠材M2低於晶片2的上表面21，亦可避免側面光源通過透明的第二黏接膠材M2到達晶片2的上表面21的感測區域。
在本發明的較佳實施例中，可設計內側表面303、外側表面304以及第二凹槽112內表面的形貌，使得模封層3形成的突出構造與第二凹槽112對應齧合時，模封層3將完全封閉第二黏接膠材M2與外界空氣接觸的途徑，如此將可進一步減少第二黏接膠材M2與空氣接觸而導致在預處理測試中出現裂痕的可能性。
圖9為本發明實施例的晶片封裝結構的製造方法的第五示意 圖，圖10為本發明實施例的晶片封裝結構的製造方法的第六示意圖，圖11為圖1的步驟S12及S13的又一細節流程圖。
請一併參考圖1、圖9至圖11，在又一實施例中，形成模封層3的步驟S12及形成晶片封裝結構100的步驟S13還包括：
步驟S20：通過第四模製成型程序形成附接於第一板面11的第二模封層主體33。其中，第二模封層主體33具有第二突出部330。
步驟S21：通過第五模製成型程序形成附接於下蓋體表面42的多個第三突出部34。其中，第三突出部34對應於第二突出部330定義有第三凹槽35。需說明，第二突出部330及第三凹槽35的數量為互相對應的，且可分別為一或多個。例如，當第三凹槽35的數量為一個時，第二突出部330的數量也為一個，第三凹槽35可例如是圍繞下蓋體表面42上對應於覆晶區域A1的區域形成的連續框形凹槽，而第二突出部330則是對應形成在第二模封層主體33上方的連續框形凸體。需要說明的，對於第三凹槽35而言，可由形成於內側與外側的兩個連續框形凸體定義出連續框形凹槽，或是由一個連續框形凸體來定義出連續框形凹槽。
另一方面，當第三凹槽35的數量為多個時，其可例如是圍繞下蓋體表面42上對應於覆晶區域A1的區域形成的多個圓形或矩形凹槽，而第二突出部330則是對應形成在第二模封層主體33上方的多個圓形或矩形凸體。本發明不限制第三凹槽35及第二突出部330的形貌及數量。
步驟S22：通過第四點膠程序將第三黏接膠材M3設置於第二突出部330上。第三黏接膠材M3與前述的黏接膠材相同或類似，不在此贅述。
步驟S23：將第三凹槽35與對應的第二突出部330通過第三黏接 膠材M3彼此黏接，同時將第三凹槽35與第二突出部330對應齧合，以形成凹凸接合構造5”。在本實施例中，雖然第二突出部330及第三突出部34均具有梯形截面，然而，上述僅為其中一種實施方式，本發明不限定第二突出部330及第三突出部34的截面的形狀，只要所形成的第三凹槽35與第二突出部330具有能夠互補且能夠相互囓合的形貌即可。
在步驟S23之後，即形成本發明又一實施例所提供的晶片封裝結構100。需說明的是，在此實施例中，由於第三黏接膠材M3僅用於將第三突出部34形成的第三凹槽35與第二模封層主體33的第二突出部330對應齧合，因此，第三黏接膠材M3被密封於模封層3中。因此，可大幅減少第三黏接膠材M3的在預處理測試中出現裂痕的可能性。再者，由於第三黏接膠材M3被完全密封，因此可避免側面光源通過透明的第三黏接膠材M3反射到晶片2的上表面21的感測區域。
圖12為本發明實施例的晶片封裝結構的製造方法的第七示意圖，圖13為本發明實施例的晶片封裝結構的製造方法的第八示意圖，圖14為圖1的步驟S12及S13的再一細節流程圖。
請一併參考圖1、圖12至圖14，在再一實施例中，形成模封層3的步驟S12及形成晶片封裝結構100的步驟S13還包括：
步驟S30：提供封裝蓋體。
步驟S31：通過鑽鑿程序於封裝蓋體4的下蓋體表面42開設多個第四凹槽420。例如，可通過用於玻璃基板的鑽孔設備來執行鑽鑿程序。
步驟S32：通過第六模製成型程序於第一板面11上形成具有第四突出部36的模封層3。其中，類似於前述實施例，模封層3具有相對的上表面 301及下表面302，下表面302附接於第一板面11，上表面301形成有對應第四凹槽420的第四突出部36。在本實施例中，第四突出部36及第四凹槽420的數量均為複數。
步驟S33：將第四凹槽420與第四突出部36對應齧合形成凹凸接合構造5'''。在本實施例中，雖然第四凹槽420及第四突出部36是以梯形截面相互囓合，然而，上述僅為其中一種實施方式，本發明不限定第四凹槽420及第四突出部36的截面囓合的具體形狀，只要所形成的第四凹槽420及第四突出部36具有能夠互補且能夠相互囓合的形貌即可。此外，雖然圖12的第四凹槽420並未完全穿透封裝蓋體4，然而，在較佳實施例中，第四凹槽420可完全穿透封裝蓋體4，藉此在第四凹槽420及第四突出部36相互囓合時能夠有更強的結合性，為結合後的模封層3及封裝蓋體4提供更高的穩固性。
此外，本實施例由於完全沒有使用黏接膠材來結合導電基板1、模封層3及封裝蓋體4的其中任意兩者，因此可節省封裝成本，更可完全去除黏接膠材的裂痕於預處理測試後出現的可能性。此外，更完全避免側向光源穿透黏接膠材影響晶片2運作的問題。
[實施例的有益效果]
本發明的其中一有益效果在於，在本發明所提供的晶片封裝結構及其製造方法中，形成有以各種方式對應囓合的凹凸接合構造，使黏接膠材被完全密封或覆蓋，因此可減少或避免讓黏接膠材暴露在空氣中，以大幅減少黏接膠材的在預處理測試中出現裂痕的可能性。此外，模封層可為封裝蓋體提供更好的保護性，同時減少側向光源入射至封閉空間中的可能性。
更進一步來說，在本發明所提供的晶片封裝結構及其製造方法 中，進一步提供有無使用黏接膠材的凹凸接合構造，除了可節省封裝成本，更可完全去除黏接膠材的裂痕於預處理測試後出現的可能性，同時完全避免側向光源穿透黏接膠材或造成光線反射影響晶片運作的問題。
以上所公開的內容僅為本發明的優選可行實施例，並非因此侷限本發明的申請專利範圍，所以凡是運用本發明說明書及圖式內容所做的等效技術變化，均包含於本發明的申請專利範圍內。

Claims (20)

  1. 一種晶片封裝結構，其包括： 一導電基板，具有彼此相對的一第一板面及一第二板面，該第一板面上定義有一覆晶區域； 一晶片，設置在該第一板面上且位於該覆晶區域中，且電性連接於該導電基板； 一模封層，設置在該第一板面上且圍繞該覆晶區域及該晶片；以及 一封裝蓋體，設置在該模封層上以與該模封層及該導電基板共同形成一密閉空間，且使該晶片容置於該密閉空間中， 其中，該導電基板、該模封層及該封裝蓋體中的至少二者通過至少一凹凸接合構造而彼此連接。
  2. 如請求項1所述的晶片封裝結構，其中，該封裝蓋體具有彼此相對的一上蓋體表面及一下蓋體表面，且該模封層包括： 一第一模封層主體，附接於該第一板面上且具有至少一第一凹槽；及 至少一第一突出部，附接於該下蓋體表面上，且對應於該至少一第一凹槽向該模封層主體突出， 其中，該至少一凹凸接合構造分別由該至少一第一凹槽與該至少一第一突出部對應齧合所形成。
  3. 如請求項2所述的晶片封裝結構，其中，該至少一第一凹槽與對應的該至少一第一突出部通過一第一黏接膠材彼此黏接。
  4. 如請求項3所述的晶片封裝結構，其中，該模封層主體包括定義有該至少一第一凹槽的一上表面，且當該至少一第一凹槽與該至少一第一突出部對應齧合時，該上表面抵靠該下蓋體表面，該至少一第一突出部不直接接觸對應的該至少一第一凹槽。
  5. 如請求項3所述的晶片封裝結構，其中，該封裝蓋體還包括設置在該上蓋體表面及該下蓋體表面的一側蓋體表面，且該側蓋體表面通過一封裝膠材連接於該模封層未被該封裝蓋體覆蓋的一部分。
  6. 如請求項1所述的晶片封裝結構，其中，該封裝蓋體具有彼此相對的一上蓋體表面及一下蓋體表面，該模封層具有一上表面、一下表面及設置在該上表面及該下表面之間的且彼此相對的一內側表面及一外側表面，且該內側表面面對該密閉空間， 該上表面附接於該下蓋體表面，該下表面相對於該下蓋體表面朝向該導電基板突出以形成至少一突出構造，該導電基板的該第一板面上開設有對應於該至少一突出構造的至少一第二凹槽， 其中，該至少一凹凸接合構造由該至少一突出構造與該至少一第二凹槽對應齧合所形成。
  7. 如請求項6所述的晶片封裝結構，其中，該至少一第二凹槽中與對應的該至少一突出構造通過一第二黏接膠材彼此黏接，且在各該至少一凹凸接合構造中，該內側表面及該外側表面各有一部分位於該至少一第二凹槽中。
  8. 如請求項1所述的晶片封裝結構，其中，該封裝蓋體具有彼此相對的一上蓋體表面及一下蓋體表面，且該模封層包括： 一第二模封層主體，附接於該第一板面上且具有至少一第二突出部；及 至少一第三突出部，附接於該下蓋體表面上，且定義出對應於該至少一第二突出部的至少一第三凹槽， 其中，該至少一凹凸接合構造由該至少一第三凹槽與該至少一第二突出部對應齧合所形成。
  9. 如請求項8所述的晶片封裝結構，其中，該至少一第三凹槽中的每一個與對應的該至少一第二突出部通過一第三黏接膠材彼此黏接。
  10. 如請求項1所述的晶片封裝結構，其中，該封裝蓋體具有彼此相對的一上蓋體表面及一下蓋體表面，該下蓋體表面開設有多個第四凹槽，且該模封層的一下表面附接於該第一板面上，且具有一上表面，該上表面形成有對應該至少一第四凹槽的至少一第四突出部， 其中，該至少一凹凸接合構造由該至少一第四凹槽與該至少一第四突出部對應齧合所形成。
  11. 一種晶片封裝結構的製造方法，其包括下列步驟： 提供一導電基板，其中，該導電基板具有彼此相對的一第一板面及一第二板面，該第一板面上定義有一覆晶區域； 將一晶片設置在該第一板面上且位於該覆晶區域中，且電性連接於該導電基板； 將一模封層形成在該第一板面上且圍繞該覆晶區域及該晶片；以及 將一封裝蓋體設置在該模封層上以與該模封層及該導電基板共同形成一密閉空間，且使該晶片容置於該密閉空間中， 其中，該導電基板、該模封層及該封裝蓋體中的至少二者通過至少一凹凸接合構造而彼此連接。
  12. 如請求項11所述的製造方法，其中，該封裝蓋體具有彼此相對的一上蓋體表面及一下蓋體表面，且形成該模封層的步驟包括： 通過一第一模製成型程序形成附接於該第一板面的一第一模封層主體，其中，該第一模封層主體具有至少一第一凹槽； 通過一第二模製成型程序形成附接於該下蓋體表面的至少一第一突出部，其中，該至少一第一突出部對應於該至少一第一凹槽向該模封層主體突出；以及 將該至少一第一凹槽與該至少一第一突出部對應齧合，以形成該至少一凹凸接合構造。
  13. 如請求項12所述的製造方法，其中，形成該至少一凹凸接合構造的步驟包括： 通過一第一點膠程序將一第一黏接膠材設置於該至少一第一凹槽的每一個中；以及 將該至少一第一凹槽中的每一個與對應的該第一突出部通過該第一黏接膠材彼此黏接。
  14. 如請求項13所述的製造方法，其中，該模封層主體包括定義有該至少一第一凹槽的一上表面，且當該至少一第一凹槽與該至少一第一突出部對應齧合時，該上表面抵靠該下蓋體表面，該至少一第一突出部均不直接接觸對應的該至少一第一凹槽。
  15. 如請求項13所述的製造方法，其中，該封裝蓋體還包括設置在該上蓋體表面及該下蓋體表面的一側蓋體表面，且所述的製造方法還包括： 通過一第二點膠程序以將一封裝膠材施加於該側蓋體表面及該模封層未被該封裝蓋體覆蓋的一部分之間，以將該側蓋體表面連接於該模封層未被該封裝蓋體覆蓋的該部分。
  16. 如請求項11所述的製造方法，其中，該封裝蓋體具有彼此相對的一上蓋體表面及一下蓋體表面，該導電基板的該第一板面上開設有至少一第二凹槽，且形成該模封層的步驟包括： 通過一第三模製成型程序於該下蓋體表面上形成該模封層，其中，該模封層具有一上表面、一下表面及設置在該上表面及該下表面之間的且彼此相對的一內側表面及一外側表面，且該內側表面面對該密閉空間，該上表面附接於該下蓋體表面，該下表面相對於該下蓋體表面朝向該導電基板突出以形成分別對應於該至少一第二凹槽的至少一突出構造；以及 將該至少一突出構造與該至少一第二凹槽對應齧合，以形成該至少一凹凸接合構造。
  17. 如請求項16所述的製造方法，還包括： 通過一第三點膠程序將一第二黏接膠材設置在該至少一第二凹槽中；以及 將該至少一第二凹槽與對應的該至少一突出構造通過該第二黏接膠材彼此黏接，其中，在各該至少一凹凸接合構造中，該內側表面及該外側表面各有一部分位於該至少一第二凹槽中。
  18. 如請求項11所述的製造方法，其中，該封裝蓋體具有彼此相對的一上蓋體表面及一下蓋體表面，且形成該模封層的步驟包括： 通過一第四模製成型程序形成附接於該第一板面的一第二模封層主體，其中，該第二模封層主體具有至少一第二突出部； 通過一第五模製成型程序形成附接於該下蓋體表面的至少一第三突出部，其中，該至少一第三突出部對應於該至少一第二突出部定義有至少一第三凹槽；以及 將該至少一第三凹槽分別與該至少一第二突出部對應齧合以形成該至少一凹凸接合構造。
  19. 如請求項18所述的製造方法，還包括： 通過一第四點膠程序將一第三黏接膠材設置於該至少一第二突出部的每一個上；以及 將該至少一第三凹槽與對應的該至少一第二突出部通過該第三黏接膠材彼此黏接。
  20. 如請求項11所述的製造方法，還包括： 通過一鑽鑿程序於該封裝蓋體的一下蓋體表面開設至少一第四凹槽； 通過一第六模製成型程序於該第一板面上形成該模封層，其中，該模封層具有相對的一上表面及一下表面，該下表面附接於該第一板面，該上表面形成有對應該至少一第四凹槽的至少一第四突出部；以及 將該至少一第四凹槽與該至少一第四突出部對應齧合以形成該至少一凹凸接合構造。
TW111139588A 2022-10-19 2022-10-19 晶片封裝結構及其製造方法 TWI830448B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW111139588A TWI830448B (zh) 2022-10-19 2022-10-19 晶片封裝結構及其製造方法
CN202211369085.1A CN117954396A (zh) 2022-10-19 2022-11-03 芯片封装结构及其制造方法
US18/181,557 US20240234454A9 (en) 2022-10-19 2023-03-10 Chip package structure and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111139588A TWI830448B (zh) 2022-10-19 2022-10-19 晶片封裝結構及其製造方法

Publications (2)

Publication Number Publication Date
TWI830448B true TWI830448B (zh) 2024-01-21
TW202418484A TW202418484A (zh) 2024-05-01

Family

ID=90459224

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111139588A TWI830448B (zh) 2022-10-19 2022-10-19 晶片封裝結構及其製造方法

Country Status (3)

Country Link
US (1) US20240234454A9 (zh)
CN (1) CN117954396A (zh)
TW (1) TWI830448B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201025524A (en) * 2008-10-22 2010-07-01 Sony Corp Semiconductor device and method of manufacturing the same
TW201210098A (en) * 2010-08-20 2012-03-01 Txc Corp Resonating device wafer level package structure with enhanced air-tightness
US20190019758A1 (en) * 2017-07-17 2019-01-17 Samsung Electronics Co., Ltd. Semiconductor packages and methods of manufacturing same
TW202105663A (zh) * 2019-07-23 2021-02-01 台灣積體電路製造股份有限公司 積體電路封裝

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201025524A (en) * 2008-10-22 2010-07-01 Sony Corp Semiconductor device and method of manufacturing the same
TW201210098A (en) * 2010-08-20 2012-03-01 Txc Corp Resonating device wafer level package structure with enhanced air-tightness
US20190019758A1 (en) * 2017-07-17 2019-01-17 Samsung Electronics Co., Ltd. Semiconductor packages and methods of manufacturing same
TW202105663A (zh) * 2019-07-23 2021-02-01 台灣積體電路製造股份有限公司 積體電路封裝

Also Published As

Publication number Publication date
US20240136376A1 (en) 2024-04-25
CN117954396A (zh) 2024-04-30
US20240234454A9 (en) 2024-07-11

Similar Documents

Publication Publication Date Title
TW201503334A (zh) 影像感測器二階段封裝方法
JPH1174295A (ja) 電子回路のパッケージ方法
JP2018505564A (ja) パッケージ化方法およびパッケージ構造
CN106449546B (zh) 影像传感芯片封装结构及其封装方法
US20190172861A1 (en) Semiconductor package and related methods
WO2022134838A1 (zh) 封装结构和封装方法
WO2021190141A1 (zh) 芯片的封装结构及其封装方法
TW201505132A (zh) 光學模組的封裝結構
TWI648848B (zh) 光學元件封裝結構
KR20130087249A (ko) 반도체 장치 및 이를 이용한 이미지 센서 패키지
TWI830448B (zh) 晶片封裝結構及其製造方法
TW200822315A (en) Sensor type semiconductor package and fabrication method thereof
CN105355641A (zh) 高像素影像传感芯片的封装结构及封装方法
TWI692287B (zh) 感測器封裝結構
JP2013120821A (ja) 発光デバイス
WO2020103744A1 (zh) 芯片的封装结构以及封装方法
TW201633468A (zh) 封裝模組及其基板結構
TW202418484A (zh) 晶片封裝結構及其製造方法
TW201415612A (zh) 高解析相機模組之結構及製造方法
CN213936192U (zh) 封装结构
US20190006253A1 (en) Semiconductor chip package structure and packaging method therefor
CN113161378A (zh) 影像传感芯片封装结构、及封装方法
TW201330220A (zh) 具凹槽之封裝結構及其製造方法
TWI773061B (zh) 近接感測裝置封裝結構及封裝方法
TWI612651B (zh) 封裝結構及封裝方法