TWI830424B - 電子裝置 - Google Patents

電子裝置 Download PDF

Info

Publication number
TWI830424B
TWI830424B TW111138011A TW111138011A TWI830424B TW I830424 B TWI830424 B TW I830424B TW 111138011 A TW111138011 A TW 111138011A TW 111138011 A TW111138011 A TW 111138011A TW I830424 B TWI830424 B TW I830424B
Authority
TW
Taiwan
Prior art keywords
data line
touch signal
pads
electronic device
line
Prior art date
Application number
TW111138011A
Other languages
English (en)
Other versions
TW202338584A (zh
Inventor
藍嘉彥
溫世達
陳建銘
Original Assignee
群創光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群創光電股份有限公司 filed Critical 群創光電股份有限公司
Publication of TW202338584A publication Critical patent/TW202338584A/zh
Application granted granted Critical
Publication of TWI830424B publication Critical patent/TWI830424B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06152—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本揭露提供一種電子裝置，包含基板、複數個第一接墊、複數個第二接墊、第一資料線以及觸控訊號線。基板具有第一接合區以及第二接合區。複數個第一接墊設置於第一接合區中且沿第一方向排列。複數個第二接墊設置於第二接合區中且沿第二方向排列，且第一方向與第二方向之間具有夾角。第一資料線設置於基板上且電性連接複數個第一接墊或複數個第二接墊的至少一者。觸控訊號線設置於第一資料線上且電性連接複數個第一接墊或複數個第二接墊的至少一者。並且，第一資料線與觸控訊號線至少部分地重疊。

Description

電子裝置
本揭露是關於電子裝置，且特別是關於電子裝置的佈線結構設計。
包含顯示面板在內的電子產品，例如平板電腦、筆記型電腦、智慧型手機、顯示器及電視，已成為現代社會不可或缺的必需品。隨著這類便攜式電子產品的蓬勃發展，消費者對這些產品的品質、功能或價格抱有很高的期望。
近年來，顯示面板朝向減少陣列基板的周邊區面積的窄邊框設計發展，其中周邊區中的扇出(fan-out)區域的佈線配置為影響周邊區的面積的關鍵要素之一。發展可進一步縮減電子裝置的周邊區面積的佈線結構設計仍為目前業界致力研究的課題之一。
根據本揭露一些實施例，提供一種電子裝置，包含基板、複數個第一接墊、複數個第二接墊、第一資料線以及觸控訊號線。基板具有第一接合區以及第二接合區。複數個第一接墊設置於第一接合區中且沿第一方向排列。複數個第二接墊設置於第二接合區中且沿第二方向排列，且第一方向與第二方向之間具有夾角。第一資料線設置於基板上且電性連接複數個第一接墊或複數個第二接墊的至少一者。觸控訊號線設置於第一資料線上且電性連接複數個第一接墊或複數個第二接墊的至少一者。並且，第一資料線與觸控訊號線至少部分地重疊。
為讓本揭露之特徵或優點能更明顯易懂，下文特舉出一些實施例，並配合所附圖式，作詳細說明如下。
以下針對本揭露實施例的電子裝置作詳細說明。應了解的是，以下之敘述提供許多不同的實施例，用以實施本揭露一些實施例之不同態樣。以下所述特定的元件及排列方式僅為簡單清楚描述本揭露一些實施例。當然，這些僅用以舉例而非本揭露之限定。此外，在不同實施例中可能使用類似及/或對應的標號標示類似及/或對應的元件，以清楚描述本揭露。然而，這些類似及/或對應的標號的使用僅為了簡單清楚地敘述本揭露一些實施例，不代表所討論之不同實施例及/或結構之間具有任何關連性。
應理解的是，實施例中可能使用相對性用語，例如「較低」或「底部」或「較高」或「頂部」，以描述圖式的一個元件對於另一元件的相對關係。可理解的是，如果將圖式的裝置翻轉使其上下顛倒，則所敘述在「較低」側的元件將會成為在「較高」側的元件。本揭露實施例可配合圖式一併理解，本揭露之圖式亦被視為揭露說明之一部分。應理解的是，本揭露之圖式並未按照比例繪製，事實上，可能任意的放大或縮小元件的尺寸以便清楚表現出本揭露的特徵。
再者，當述及一第一材料層位於一第二材料層上或之上時，可能包含第一材料層與第二材料層直接接觸之情形或第一材料層與第二材料層之間可能不直接接觸，亦即第一材料層與第二材料層之間可能間隔有一或更多其它材料層之情形。但若第一材料層直接位於第二材料層上時，即表示第一材料層與第二材料層直接接觸之情形。
此外，應理解的是，說明書與申請專利範圍中所使用的序數例如「第一」、「第二」等之用詞用以修飾元件，其本身並不意涵及代表該(或該些)元件有任何之前的序數，也不代表某一元件與另一元件的順序、或是製造方法上的順序，該些序數的使用僅用來使具有某命名的元件得以和另一具有相同命名的元件能作出清楚區分。申請專利範圍與說明書中可不使用相同用詞，例如，說明書中的第一元件在申請專利範圍中可能為第二元件。
在本揭露一些實施例中，關於接合、連接之用語例如「連接」、「互連」等，除非特別定義，否則可指兩個結構係直接接觸，或者亦可指兩個結構並非直接接觸，其中有其它結構設於此兩個結構之間。且此關於接合、連接之用語亦可包含兩個結構都可移動，或者兩個結構都固定之情況。此外，用語「電性連接」或「電性耦接」包含任何直接及間接的電性連接手段。
於文中，「約」、「實質上」之用語通常表示在一給定值或範圍的10%內、或5%內、或3%之內、或2%之內、或1%之內、或0.5%之內。用語「範圍介於第一數值至第二數值之間」表示所述範圍包含第一數值、第二數值以及它們之間的其它數值。
應理解的是，以下所舉實施例可以在不脫離本揭露的精神下，可將數個不同實施例中的特徵進行替換、重組、結合以完成其它實施例。各實施例間特徵只要不違背發明精神或相衝突，均可任意混合搭配使用。
除非另外定義，在此使用的全部用語(包含技術及科學用語)具有與本揭露所屬技術領域具有通常知識者通常理解的相同涵義。能理解的是，這些用語例如在通常使用的字典中定義用語，應被解讀成具有與相關技術及本揭露的背景或上下文一致的意思，而不應以一理想化或過度正式的方式解讀，除非在本揭露實施例有特別定義。
根據本揭露的實施例，提供一種電子裝置，其具有以特定佈線方式配置的資料線以及觸控訊號線，例如藉由接墊重新排列、資料線以及觸控訊號線重疊等方式，使資料線以及觸控訊號線的數量分別與畫素匹配，藉此縮減扇出區域的佈線配置面積，進而減少周邊區的面積，實現電子裝置的窄邊框設計。
根據本揭露的實施例，電子裝置可包含顯示裝置、感測裝置或拼接裝置，但不以此為限。電子裝置可為可彎折或可撓式電子裝置。顯示裝置可為非自發光型顯示裝置或自發光型顯示裝置。感測裝置可為感測電容、光線、熱能或超聲波的感測裝置，但不以此為限。電子元件可包含被動元件與主動元件，例如電容、電阻、電感、二極體、電晶體等。二極體可包含發光二極體或光電二極體。發光二極體可例如包括有機發光二極體(organic light emitting diode，OLED)、次毫米發光二極體(mini LED)、微發光二極體(micro LED)或量子點發光二極體(quantum dot LED)，但不以此為限。拼接裝置可例如為顯示器拼接裝置或天線拼接裝置，但不以此為限。需注意的是，電子裝置可為前述之任意排列組合，但不以此為限。下文將以顯示裝置作為電子裝置以說明本揭露內容，但本揭露不以此為限。
請參照第1圖，第1圖顯示根據本揭露一些實施例中，電子裝置10的上視結構示意圖。應理解的是，為了清楚說明，本揭露的圖式中省略電子裝置10的部分元件，僅示意地繪示部分元件。根據一些實施例，可添加額外特徵於以下所述之電子裝置10。根據另一些實施例，以下所述電子裝置10的部分特徵可以被取代或省略。
電子裝置10可包含基板100，基板100可具有顯示區DA以及周邊區BA，周邊區BA可環繞顯示區DA設置。根據一些實施例，基板100可具有第一接合區OB1以及第二接合區OB2，第一接合區OB1以及第二接合區OB2可設置於周邊區BA。第一接合區OB1以及第二接合區OB2可為訊號線與其它電子元件接合的區域。根據一些實施例，其它電子元件可包含積體電路(integrated circuit，IC)、微型晶片(microchip)、或可提供電子訊號或邏輯訊號的其它合適的電子元件，但不限於此。
具體而言，基板100可作為驅動基板，驅動電路(未繪示)可設置在基板100上，驅動電路可包含主動式驅動電路及/或被動式驅動電路。根據一些實施例，驅動電路可包含薄膜電晶體(thin-film transistor，TFT) (例如，開關電晶體、驅動電晶體、重置電晶體、或其它薄膜電晶體)、資料線、掃描線、觸控訊號線、導電墊、介電層、電容或其它線路等，但不限於此。此外，薄膜電晶體可為上閘極(top gate)薄膜電晶體、下閘極(bottom gate)薄膜電晶體、或雙閘極(dual gate或double gate)薄膜電晶體。薄膜電晶體包含至少一個半導體層，半導體層包含但不限於非晶矽(amorphous silicon)、低溫多晶矽(low-temp polysilicon，LTPS)、金屬氧化物、其它合適的材料、或前述之組合，但不限於此。金屬氧化物可包含銦鎵鋅氧化物(indium gallium zinc oxide，IGZO)、氧化銦鋅(indium zinc oxide，IZO)、銦鎵鋅錫氧化物(indium gallium zinc tin oxide，IGZTO)、其它合適的材料、或前述之組合，但不限於此。
再者，基板100可包含剛性基板或可撓式基板。根據一些實施例，基板100的材料可包含玻璃、石英、藍寶石(sapphire)、聚醯亞胺(polyimide，PI)、聚碳酸酯(polycarbonate，PC)、聚對苯二甲酸乙二酯(polyethylene terephthalate，PET)、聚二甲基矽氧烷(polydimethylsiloxane，PDMS)其它合適的材料或前述材料之組合，但不限於此。根據一些實施例，基板100可包含軟性印刷電路板(flexible printed circuit，FPC)。
此外，電子裝置10可包含複數個畫素10P，畫素10P可設置顯示區DA中，畫素10P可藉由訊號線與第一接合區OB1或第二接合區OB2電性連接。根據一些實施例，畫素10P可具有複數個子畫素，例如，具有子畫素10a、子畫素10b以及子畫素10c。根據一些實施例，子畫素10a、子畫素10b以及子畫素10c可分別為紅色子畫素、綠色子畫素以及藍色子畫素，但不限於此。
根據一些實施例，一個子畫素可對應於一個發光單元，發光單元可為發光二極體(LED)，例如包含微型發光二極體(micro-LED)、次毫米發光二極體(mini-LED)、有機發光二極體(organic light emitting diode，OLED)、無機發光二極體(inorganic light-emitting diode)、或量子點發光二極體(QLED、QDLED)，但不以此為限。
應理解的是，雖然於圖式所繪示的實施例中，電子裝置10具有兩個接合區，但本揭露不以此為限，根據不同的佈線設計，電子裝置10可具有其它合適數量的接合區。相似地，雖然於圖式所繪示的實施例中，一個畫素10P具有三個子畫素，但本揭露不以此為限，根據不同的實施例，畫素可具有其它合適數量或顏色的子畫素。
接著，請參照第2圖，第2圖顯示根據本揭露一些實施例中，電子裝置10的局部結構的上視示意圖，詳細而言，第2圖顯示電子裝置10的第一接合區OB1以及第二接合區OB2的上視示意圖。應理解的是，第2圖僅繪示設置於第一接合區OB1以及第二接合區OB2中的接墊，以清楚說明它們的排列態樣。
如第2圖所示，電子裝置10可具有複數個第一接墊110-1以及複數個第二接墊110-2，第一接墊110-1可設置於第一接合區OB1中且沿第一方向E1排列，第二接墊110-2可設置於第二接合區OB2中且沿第二方向E2排列，並且，第一方向E1與第二方向E2之間具有夾角θ1。根據一些實施例，第一方向E1與第二方向E2之間的夾角θ1介於約0度至約45度之間 (0度 ≤ 夾角θ1 ≤ 45度)。換言之，第一接墊110-1以及第二接墊110-2可以非水平(例如，非沿著圖式中的X方向)的方式排列，例如，以逐漸向上抬升或向下降低的方式排列。
根據本揭露的實施例，第一方向E1指的是，複數個(至少兩個)第一接墊110-1的下邊緣之間的連線的延伸方向，例如，與觸控訊號線TP電性連接的第一接墊110-1的下邊緣110b-1之間的連線的延伸方向。根據本揭露的實施例，第二方向E2指的是，複數個(至少兩個)第二接墊110-2的下邊緣之間的連線的延伸方向，例如，與觸控訊號線TP電性連接的第二接墊110-2的下邊緣110b-2之間的連線的延伸方向。
再者，根據一些實施例，第一接墊110-1以及第二接墊110-2的材料可包含金屬材料，例如可包含銅(Cu)、鋁(Al)、鉬(Mo)、銦(In)、釕(Ru)、錫(Sn)、金(Au)、鉑(Pt)、鋅(Zn)、銀(Ag)、鈦(Ti)、鉛(Pb)、鎳(Ni)、釹(Nd)、銥(Ir)、鉻(Cr)、鎂(Mg)、鈀(Pd)、鋰(Li)、前述金屬的合金、其它合適的金屬材料或前述之組合，但不限於此。再者，第一接墊110-1的材料可與第二接墊110-2的材料相同或不同。
請先同時參照第2圖以及第3C圖，電子裝置10可包含複數條資料線DL(例如，資料線DL-1、資料線DL-2及資料線DL-3)以及複數條觸控訊號線TP，資料線DL以及觸控訊號線TP可設置於基板100上，一部分的觸控訊號線TP設置於資料線DL上，資料線DL電性連接複數個第一接墊110-1或複數個第二接墊110-2的至少一者，觸控訊號線TP電性連接複數個第一接墊110-1或複數個第二接墊110-2的至少一者。並且，於基板100的法線方向(例如，圖式中的Z方向)上，資料線DL與觸控訊號線TP至少部分地重疊。根據一些實施例，資料線DL-1、資料線DL-2及資料線DL-3分別與子畫素10a、子畫素10b以及子畫素10c電性連接。根據一些實施例，資料線DL-1、資料線DL-2以及資料線DL-3分別用以控制紅色子畫素的訊號、綠色子畫素的訊號以及藍色子畫素的訊號。
如第2圖所示，根據一些實施例，電性連接資料線DL的第一接墊110-1(為方便說明，圖中標示為110-1(DL))與電性連接觸控訊號線TP的第一接墊110-1(為方便說明，110-1(TP))相鄰，且電性連接資料線DL的第一接墊110-1(DL)的上邊緣u1與電性連接觸控訊號線TP的第一接墊110-1(TP)的上邊緣u2並未對齊。換言之，根據一些實施例，相鄰的第一接墊110-1(DL)以及第一接墊110-1(TP)可以非水平(例如，非沿著圖式中的X方向)的方 式排列。具體而言，根據一些實施例，相鄰的第一接墊110-1(DL)的上邊緣u1以及第一接墊110-1(TP)的上邊緣u2具有高度差d1。根據一些實施例，高度差d1介於約1微米至約10微米之間(1μm
Figure 111138011-A0305-02-0013-1
高度差d1
Figure 111138011-A0305-02-0013-2
10μm)。
相似地，根據一些實施例，於第二接合區OB2中，電性連接資料線DL的第二接墊110-2(為方便說明，圖中標示為110-2(DL))與電性連接觸控訊號線TP的第二接墊110-2(為方便說明，110-2(TP))相鄰，且電性連接資料線DL的第二接墊110-2(DL)的上邊緣u3與電性連接觸控訊號線TP的第二接墊110-2(TP)的上邊緣u4並未對齊。換言之，根據一些實施例，相鄰的第二接墊110-2(DL)以及第二接墊110-2(TP)可以非水平(例如，非沿著圖式中的X方向)的方式排列。具體而言，根據一些實施例，相鄰的第二接墊110-2(DL)的上邊緣u3以及第二接墊110-2(TP)的上邊緣u4具有高度差d2。根據一些實施例，高度差d2介於約1微米至約10微米之間(1μm
Figure 111138011-A0305-02-0013-3
高度差d2
Figure 111138011-A0305-02-0013-4
10μm)。
根據本揭露的實施例，前述高度差d1指的是，兩相鄰第一接墊110-1(DL)的上邊緣u1的延伸線與第一接墊110-1(TP)的上邊緣u2的延伸線之間的最小距離。根據本揭露的實施例，前述高度差d2指的是，兩相鄰第二接墊110-2(DL)的上邊緣u3的延伸線與第二接墊110-2(TP)的上邊緣u4的延伸線之間的最小距離。
再者，應理解的是，根據本揭露的實施例，可使用光學顯微鏡(optical microscope，OM)、掃描式電子顯微鏡(scanning electron microscope，SEM)、薄膜厚度輪廓測量儀(α-step)、橢圓測厚儀、聚焦離子束(focused ion beam，FIB)顯微鏡、穿透式顯微鏡(transmission electron microscope，TEM)或其它合適的方式量測各元件的厚度、距離或高度、或元件之間的間距或距離。詳細而言，根據一些實施例，可使用掃描式電子顯微鏡取得包含欲量測的元件的剖面結構影像，並量測各元件的厚度、距離或高度、或元件之間的間距或距離。
此外，根據本揭露的實施例，電性連接資料線DL的第一接墊110-1(DL)以及電性連接觸控訊號線TP的第一接墊110-1(TP)可以特定的順序進行排列，使得一部分的資料線DL與觸控訊號線TP可於基板100的法線方向上重疊(請參照第3C圖)，藉此縮減佈線配置的面積。如第2圖所示，根據一些實施例，第一接墊110-1(DL)以及第一接墊110-1(TP)並非以一致的間隔交替排列。
根據一些實施例，為了使一部分的資料線DL與觸控訊號線TP可於基板100的法線方向上重疊，會產生子畫素數量與觸控訊號線TP數量不匹配的問題。根據一些實施例，為了解決上述問題，可將資料線DL與觸控訊號線TP以特定方式排序及分配。
舉例而言，於一示例性實施例中，電子裝置的解析度為1200*2000，子畫素的總數量為1200個，觸控訊號線TP的總數量為1440條(30*48)，子畫素的數量與觸控訊號線TP的數量不匹配，平均5個子畫素需搭配6條觸控訊號線TP排列，因此多出了240條觸控訊號線TP。在此實施例中，使用兩顆處理器(例如: IC)進行訊號處理，所以一顆處理器會多出120條觸控訊號線TP，故有120條觸控訊號線TP可安排為單層導電層，同時為了使觸控訊號線TP的耦合情況一致，可將資料線DL安排為單層導電層(例如，設置於基板100上的第一導電層(未標示))，並且使觸控訊號線TP位於上層導電層(例如，設置於第一導電層上的第二導電層(未標示))且不轉層(例如，藉由導通孔從第二導電層轉為第一導電層)。關於第一導電層以及第二導電層的詳細結構將於下文進一步說明。此外，考量到資料線DL會與不同顏色的子畫素電性連接(例如，資料線DL-1、資料線DL-2及資料線DL-3分別與紅色子畫素、綠色子畫素以及藍色子畫素電性連接)而在對視覺效果影響較小的情況下，可將控制綠色子畫素的資料線DL(例如，資料線DL-2)皆安排為單層導電層(例如，第一導電層)，使觸控訊號線TP皆位於上層導電層(例如，第二導電層)，且使600條觸控訊號線TP與控制紅色子畫素的資料線DL(例如，資料線DL-1)重疊，以及120條觸控訊號線TP與控制藍色子畫素的資料線DL(例如，資料線DL-3)重疊。藉由前述資料線DL與觸控訊號線TP的排序及分配方式，可以解決子畫素數量與觸控訊號線TP數量不匹配的問題。
再者，於另一示例性實施例中，電子裝置的解析度為1200*1920，觸控訊號線TP的總數量為1536條(32*48)，觸控訊號區可區分為8個36*40的觸控訊號區塊以及24個38*40的觸控訊號區塊，於36*40的觸控訊號區塊中，36個子畫素需搭配48條觸控訊號線TP，平均每3個子畫素有4條觸控訊號線TP，可將控制綠色子畫素的資料線DL(例如，資料線DL-2)皆安排為單層導電層(例如，第一導電層)，使觸控訊號線TP皆位於上層導電層(例如，第二導電層)，且使36條觸控訊號線TP與控制紅色子畫素的資料線DL(例如，資料線DL-1)重疊，以及12條觸控訊號線TP與控制藍色子畫素的資料線DL(例如，資料線DL-3)重疊，藉此使觸控訊號線TP的耦合情況一致。於38*40的觸控訊號區塊中，38個子畫素需搭配48條觸控訊號線TP，將其拆分成2組3個子畫素搭配4條觸控訊號線TP以及8組4個子畫素搭配5條觸控訊號線TP，可將控制綠色子畫素的資料線DL(例如，資料線DL-2)皆安排為單層導電層(例如，第一導電層)，使觸控訊號線TP皆位於上層導電層(例如，第二導電層)，且使38條觸控訊號線TP與控制紅色子畫素的資料線DL(例如，資料線DL-1)重疊，5條觸控訊號線TP與控制藍色子畫素的資料線DL(例如，資料線DL-3)重疊，以及5條觸控訊號線TP與控制綠色子畫素的資料線DL(例如，資料線DL-2)重疊，藉此使觸控訊號線TP的耦合情況一致。藉由前述資料線DL與觸控訊號線TP的排序及分配方式，可以解決子畫素數量與觸控訊號線TP數量不匹配的問題。
相似地，電性連接資料線DL的第二接墊110-2(DL)以及電性連接觸控訊號線TP的第二接墊110-2(TP)亦可以特定的順序進行排列，使得一部分的資料線DL與觸控訊號線TP可於基板100的法線方向上重疊，藉此縮減佈線配置的面積。第二接墊110-2排列方式的詳細說明可以參照前述第一接墊110-1部分所述的設計方式，於此便不再重複。
值得注意的是，根據本揭露的實施例，藉由前述將第一接墊110-1以及第二接墊110-2以非水平的方式排列(例如，以逐漸向上抬升或向下降低的方式排列)以及以特定的順序排列第一接墊110-1以及第二接墊110-2(亦即，將資料線DL與觸控訊號線TP以特定方式排序及分配)，使得資料線DL有重新佈線的空間以及使一部分的資料線DL與觸控訊號線TP重疊，藉此縮減佈線配置的面積，進而減少周邊區的面積，實現電子裝置的窄邊框設計。
接著，請參照第3A圖至第3C圖，第3A圖顯示根據本揭露一些實施例中，第1圖中區域R1的電子裝置10的放大結構示意圖，第3B圖顯示第3A圖中的區域R2的放大結構示意圖，第3C圖顯示第3B圖中的區域R3的放大結構示意圖。應理解的是，為了清楚表示，第3A圖中標示為DL+TP的區域表示資料線DL與觸控訊號線TP交錯配置的區域。
如第3A圖以及第3B圖所示，根據一些實施例，資料線DL以及觸控訊號線TP可於區域RR中重新匹配，區域RR可為周邊區BA的扇出區域，其中一部分的資料線DL與觸控訊號線TP重疊，資料線DL以及觸控訊號線TP可分別與第一接墊110-1連接。根據一些實施例，區域RR的兩側可具有不同的高度，舉例而言，區域RR的一側具有高度H1，另一側具高度H2，高度H1小於高度H2。根據一些實施例，高度H1可介於約30微米至約300微米之間 (30μm ≤ 高度H1 ≤ 300μm)，例如，100μm、150μm、200μm或250μm。根據一些實施例，高度H2可介於約500微米至約3000微米之間 (500μm ≤ 高度H2 ≤ 3000μm)，例如，750μm、1500μm或2000μm。
根據本揭露的實施例，前述高度H1指的是，最靠近基板100的側邊緣e1(請參照第1圖)之區域RR的高度，前述高度H2指的是，最遠離基板100的側邊緣e1(請參照第1圖)之區域RR的高度，詳細來說，高度H1可以是在區域RR中，最靠近基板100的側邊緣e1的第一接墊110-1與資料線DL轉折處之間的最短距離，也可以是最靠近基板100的側邊緣e1的第一接墊110-1與觸控訊號線轉折處之間的最短距離，但不以此為限。高度H2可以是在區域RR中，最遠離基板100的側邊緣e1的第一接墊110-1與資料線DL轉折處之間的最短距離，也可以是最遠離基板100的側邊緣e1的第一接墊110-1與觸控訊號線轉折處之間的最短距離，但不以此為限。
請參照第3C圖，第3C圖顯示資料線DL與觸控訊號線TP的詳細連接結構(應理解的是，為了方便說明，圖式中標記於資料線DL上的數字1、2及3分別代表資料線DL-1、資料線DL-2以及資料線DL-3)。承前述，根據一些實施例，資料線DL-1、資料線DL-2以及資料線DL-3可分別用以控制紅色子畫素的訊號、綠色子畫素的訊號以及藍色子畫素的訊號。如第3C圖所示，根據一些實施例，由於資料線DL與觸控訊號線TP以特定方式排序及分配，觸控訊號線TP可設置於資料線DL-1與資料線DL-3之間，觸控訊號線TP可設置於資料線DL-2與資料線DL-3之間。
根據一些實施例，資料線DL-1與相鄰的資料線DL-2之間的距離D1不同於資料線DL-1與相鄰的資料線DL-3之間的距離D2。根據一些實施例，資料線DL-1與資料線DL-2之間的距離D1介於約6微米至約8微米之間(6μm ≤ 距離D1 ≤ 8μm)，例如，6.5μm、7μm或7.5μm。根據一些實施例，資料線DL-1與相鄰的資料線DL-3之間的距離D2介於約14微米至約18微米之間(14μm ≤ 距離D2 ≤ 18μm)，例如，14.5μm、15μm、15.5μm、16μm、16.5μm、17μm或17.5μm。
根據本揭露的實施例，前述距離D1指的是，於第一接合區OB1(或第二接合區OB2)中，在與資料線DL-1的延伸方向垂直的方向(例如，圖式中的X方向)上，資料線DL-1與相鄰的資料線DL-2之間的最小距離。前述距離D2指的是，於第一接合區OB1(或第二接合區OB2)中，在與資料線DL-1的延伸方向垂直的方向(例如，圖式中的X方向)上，資料線DL-1與相鄰的資料線DL-3之間的最小距離。
再者，根據一些實施例，用以控制畫素10P(請參照第1圖)的其中一者的資料線DL-2與資料線DL-3之間的距離D3不同於用以控制畫素10P的另一者的資料線DL-2與資料線DL-3之間的距離D4。換言之，控制不同的畫素10P之資料線DL-2與資料線DL-3之間的距離可為不同的。根據一些實施例，控制其中一畫素10P的資料線DL-2與資料線DL-3之間的距離D3介於約14微米至約18微米之間(14μm ≤ 距離D3 ≤ 18μm)，例如，14.5μm、15μm、15.5μm、16μm、16.5μm、17μm或17.5μm。根據一些實施例，控制另一畫素10P的資料線DL-2與資料線DL-3之間的距離D4介於約6微米至約8微米之間(6μm ≤ 距離D4 ≤ 8μm)，例如，6.5μm、7μm或7.5μm。
根據本揭露的實施例，前述距離D3以及距離D4指的是，於第一接合區OB1(或第二接合區OB2)中，在與資料線DL-2的延伸方向垂直的方向(例如，圖式中的X方向)上，資料線DL-2與相鄰的資料線DL-3之間的最小距離。
此外，承前述，電子裝置10可包含第一導電層(未標示)以及第二導電層(未標示)，第一導電層以及第二導電層可設置於基板100上，且第二導電層設置於第一導電層上方。觸控訊號線TP以及資料線DL(包含資料線DL-1、資料線DL-2以及資料線DL-3)均屬於第一導電層或第二導電層。再者，根據一些實施例，電子裝置10可進一步包含設置於第一導電層以及第二導電層之間的絕緣層(未繪示)，用以使第一導電層與第二導電層電性絕緣。
根據一些實施例，第一導電層以及第二導電層的材料可包含金屬材料、透明導電材料、其它合適的材料或前述之組合，但不限於此。例如，金屬材料可包含銅、鋁、鉬、銦、釕、錫、金、鉑、鋅、銀、鈦、鉛、鎳、釹、銥、鉻、鎂、鈀、鋰、前述金屬的合金、其它合適的金屬材料或前述之組合，但不限於此。例如，透明導電材料例如可包含透明導電氧化物(transparent conductive oxide，TCO)，例如可包含氧化銦錫(indium tin oxide，ITO)、氧化銻鋅(antimony zinc oxide，AZO)、氧化錫(tin oxide，SnO)、氧化鋅(zinc oxide，ZnO)、氧化銦鋅(indium zinc oxide，IZO)、氧化銦鎵鋅(indium gallium zinc oxide，IGZO)、氧化銦錫鋅(indium tin zinc oxide，ITZO)、氧化銻錫(antimony tin oxide，ATO)、其它合適的透明導電材料、或前述之組合，但不限於此。再者，第一導電層的材料可與第二導電層的材料相同或不同。
根據一些實施例，絕緣層的材料可包含有機材料、無機材料、其它合適的材料或前述之組合，但不限於此。例如，無機材料可包含氮化矽、氧化矽、氮氧化矽、氧化鋁、其它合適的材料或前述之組合，但不限於此。例如，有機材料可包含環氧樹脂(epoxy resins)、矽氧樹脂、壓克力樹脂(acrylic resins)(例如聚甲基丙烯酸甲酯(polymethylmetacrylate，PMMA)、聚亞醯胺(polyimide)、全氟烷氧基烷烴(perfluoroalkoxy alkane，PFA)、其它合適的材料或前述之組合，但不限於此。
根據一些實施例，觸控訊號線TP設置於資料線DL-2以及資料線DL-3之間，且至少部分的資料線DL-2可屬於第一導電層。更具體而言，根據一些實施例，觸控訊號線TP設置於控制綠色子畫素的資料線DL-2以及控制藍色子畫素的資料線DL-3之間，且控制綠色子畫素的資料線DL-2可屬於第一導電層 (也有部分的資料線DL-2屬於第二導電層)。
如第3C圖所示，根據一些實施例，觸控訊號線TP可橫跨複數條資料線DL連接至第一接墊110-1。根據一些實施例，觸控訊號線TP橫跨複數條資料線DL時可形成轉折部TR1，轉折部TR1具有夾角θ2。根據一些實施例，夾角θ2介於約60度至約150度之間 (60度 ≤ 夾角θ2 ≤ 150度)，例如，90度、110度或130度。
再者，根據一些實施例，部分的第一接墊110-1可並未與觸控訊號線TP或資料線DL連接，此類第一接墊110-1(標示為第一接墊110-1(DM))可作為虛設接墊(dummy pad)。應理解的是，雖然第3C圖中未繪示出與資料線DL-1、資料線DL-2及資料線DL-3連接的第一接墊110-1，但資料線DL-1、資料線DL-2及資料線DL-3實際上亦分別與第一接墊110-1連接。
接著，請參照第4A圖至第4C圖，第4A圖以及第4B圖顯示根據本揭露一些實施例中，電子裝置10的局部結構的上視示意圖。第4C圖顯示第4B圖中的區域R4的放大結構示意圖。應理解的是，第4A圖以及第4B圖僅繪示電子裝置10的觸控訊號線TP、資料線DL-1、資料線DL-2及資料線DL-3，以清楚說明它們的佈線態樣。
如第4A圖所示，根據一些實施例，觸控訊號線TP、資料線DL-1、資料線DL-2及資料線DL-3均具有轉折部(未標示)，且於基板100的法線方向(例如，圖式中的Z方向)上，觸控訊號線TP可與資料線DL-1以及資料線DL-3部分地重疊。
如第4B圖所示，根據一些實施例，觸控訊號線TP與資料線DL-3相鄰，觸控訊號線TP可跨過資料線DL-3且於基板100的法線方向上與資料線DL-2重疊，並且資料線DL-2屬於第二導電層。再者，根據一些實施例，觸控訊號線TP跨過資料線DL-3的部分具有寬度W2，而觸控訊號線TP未跨過資料線DL-2的部分具有寬度W1，寬度W2可大於寬度W1。換言之，觸控訊號線TP於跨線區的寬度W2可大於非跨線區的寬度W1。根據一些實施例，寬度W2與寬度W1的差異可介於約0.5微米至約3微米之間(0.5μm ≤ 寬度W2-寬度W1≤ 3μm)，例如，1μm、1.5μm、2μm或2.5μm。在另一些實施例中，寬度W2可與寬度W1大致上相等，但不以此為限。
值得注意的是，觸控訊號線TP於跨線區的寬度W2大於非跨線區的寬度W1的配置，可以降低觸控訊號線TP於跨線區域斷裂的風險，改善線路結構的可靠度。
如第4B圖以及第4C圖所示，根據一些實施例，觸控訊號線TP可具有至少兩個轉折部TR2，且一個轉折部TR2可具有轉角θ3以及轉角θ3’，且轉角θ3以及轉角θ3’分別介於約30度至約60度之間 (30度 ≤ 轉角≤ 60度)，例如，35度、40度、45度、50度或55度。再者，根據一些實施例，轉折部TR2可具有弧形轉角。
值得注意的是，具有轉折部TR2的觸控訊號線TP可以減少尖端放電(corona discharge)導致的靜電放電破壞的發生，改善線路結構的可靠度。
綜上所述，根據本揭露實施例，提供的電子裝置具有以特定佈線方式配置的資料線以及觸控訊號線，例如藉由接墊重新排列、資料線以及觸控訊號線重疊等方式，使資料線以及觸控訊號線的數量分別與畫素匹配，藉此縮減扇出區域的佈線配置面積，進而減少周邊區的面積，實現電子裝置的窄邊框設計。
雖然本揭露的實施例及其優點已揭露如上，但應該瞭解的是，任何所屬技術領域中具有通常知識者，在不脫離本揭露之精神和範圍內，當可作更動、替代與潤飾。本揭露實施例之間的特徵只要不違背發明精神或相衝突，均可任意混合搭配使用。此外，本揭露之保護範圍並未侷限於說明書內所述特定實施例中的製程、機器、製造、物質組成、裝置、方法及步驟，任何所屬技術領域中具有通常知識者可從本揭露揭示內容中理解現行或未來所發展出的製程、機器、製造、物質組成、裝置、方法及步驟，只要可以在此處所述實施例中實施大抵相同功能或獲得大抵相同結果皆可根據本揭露使用。因此，本揭露之保護範圍包含上述製程、機器、製造、物質組成、裝置、方法及步驟。本揭露之保護範圍當視後附之申請專利範圍所界定者為準。本揭露的任一實施例或請求項不須達成本揭露所公開的全部目的、優點、特點。
10:電子裝置
10a、10b、10c:子畫素
10P:畫素
100:基板
110-1、110-1(DL)、110-1(TP)、110-1(DM):第一接墊
110b-1:下邊緣
110-2、110-2(DL)、110-2(TP):第二接墊
110b-2:下邊緣
BA:周邊區
d1、d2:高度差
DA:顯示區
DL、DL-1、DL-2、DL-3:資料線
D1、D2、D3、D4:距離
e1:側邊緣
E1:第一方向
E2:第二方向
H1、H2:高度
OB1:第一接合區
OB2:第二接合區
RR、R1、R2、R3、R4:區域
TP:觸控訊號線
TR1、TR2:轉折部
u1、u2、u3、u4:上邊緣
W1、W2:寬度
θ1、θ2:夾角
θ3、θ3’:轉角
第1圖顯示根據本揭露一些實施例中，電子裝置的上視結構示意圖； 第2圖顯示根據本揭露一些實施例中，電子裝置的局部結構的上視示意圖； 第3A圖顯示根據本揭露一些實施例中，第1圖中的區域R1的放大結構示意圖； 第3B圖顯示根據本揭露一些實施例中，第3A圖中的區域R2的放大結構示意圖； 第3C圖顯示根據本揭露一些實施例中，第3B圖中的區域R3的放大結構示意圖； 第4A圖顯示根據本揭露一些實施例中，電子裝置的局部結構的上視示意圖； 第4B圖顯示根據本揭露一些實施例中，電子裝置的局部結構的上視示意圖； 第4C圖顯示根據本揭露一些實施例中，第4B圖中的區域R4的放大結構示意圖。
110-1(TP)、110-1(DM):第一接墊
DL、DL-1、DL-2、DL-3:資料線
D1、D2、D3、D4:距離
R3:區域
TP:觸控訊號線
TR1:轉折部
θ2:夾角

Claims (10)

  1. 一種電子裝置，包括： 一基板，具有一第一接合區以及一第二接合區； 複數個第一接墊，設置於該第一接合區中且沿一第一方向排列； 複數個第二接墊，設置於該第二接合區中且沿一第二方向排列，且該第一方向與該第二方向之間具有一夾角； 一第一資料線，設置於該基板上且電性連接該複數個第一接墊或該複數個第二接墊的至少一者；以及 一觸控訊號線，設置於該基板上且電性連接該複數個第一接墊或該複數個第二接墊的至少另一者； 其中，該第一資料線與該觸控訊號線至少部分地重疊。
  2. 如請求項1所述之電子裝置，其中電性連接該第一資料線的該複數個第一接墊的其中一者與電性連接該觸控訊號線的該複數個第一接墊的其中另一者相鄰，且電性連接該第一資料線的該複數個第一接墊的其中一者的上邊緣與電性連接該觸控訊號線的該複數個第一接墊的其中一者的上邊緣並未對齊。
  3. 如請求項1所述之電子裝置，更包括複數個畫素、一第二資料線以及一第三資料線，該複數個畫素、該第二資料線以及該第三資料線設置於該基板上，且該複數個畫素的至少一者包括一紅色子畫素、一綠色子畫素以及一藍色子畫素)，其中該第一資料線、該第二資料線以及該第三資料線分別用以控制該紅色子畫素的訊號、該綠色子畫素的訊號以及該藍色子畫素的訊號。
  4. 如請求項3所述之電子裝置，其中該第一資料線與該第二資料線之間的距離不同於該第二資料線與該第三資料線之間的距離。
  5. 如請求項4所述之電子裝置，其中該第一資料線與該第二資料線之間的距離介於6微米至8微米之間。
  6. 如請求項4所述之電子裝置，其中該第二資料線與該第三資料線之間的距離介於14微米至18微米之間。
  7. 如請求項3所述之電子裝置，其中用以控制該複數個畫素的其中一者的該第二資料線與該第三資料線之間的第一距離不同於用以控制該複數個畫素的另一者的該第二資料線與該第三資料線之間的第二距離。
  8. 如請求項3所述之電子裝置，其中該觸控訊號線設置於該第二資料線以及該第三資料線之間。
  9. 如請求項3所述之電子裝置，其中該觸控訊號線跨過該第三資料線且與該第二資料線重疊。
  10. 如請求項3所述之電子裝置，其中該觸控訊號線跨過該第三資料線的部分的寬度大於未跨過該第三資料線的部分的寬度。
TW111138011A 2022-03-15 2022-10-06 電子裝置 TWI830424B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202210250413.X 2022-03-15
CN202210250413.XA CN116795174A (zh) 2022-03-15 2022-03-15 电子装置

Publications (2)

Publication Number Publication Date
TW202338584A TW202338584A (zh) 2023-10-01
TWI830424B true TWI830424B (zh) 2024-01-21

Family

ID=88033224

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111138011A TWI830424B (zh) 2022-03-15 2022-10-06 電子裝置

Country Status (3)

Country Link
US (1) US20230299091A1 (zh)
CN (1) CN116795174A (zh)
TW (1) TWI830424B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM524953U (zh) * 2016-02-03 2016-07-01 Emerging Display Tech Corp 觸控面板邊框的堆疊式線路結構
US11042238B1 (en) * 2019-12-20 2021-06-22 Xiamen Tianma Micro-Electronics Co., Ltd Display panel and display device
TW202135033A (zh) * 2020-03-05 2021-09-16 群創光電股份有限公司 顯示裝置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM524953U (zh) * 2016-02-03 2016-07-01 Emerging Display Tech Corp 觸控面板邊框的堆疊式線路結構
US11042238B1 (en) * 2019-12-20 2021-06-22 Xiamen Tianma Micro-Electronics Co., Ltd Display panel and display device
TW202135033A (zh) * 2020-03-05 2021-09-16 群創光電股份有限公司 顯示裝置
TWI741569B (zh) * 2020-03-05 2021-10-01 群創光電股份有限公司 顯示裝置

Also Published As

Publication number Publication date
TW202338584A (zh) 2023-10-01
US20230299091A1 (en) 2023-09-21
CN116795174A (zh) 2023-09-22

Similar Documents

Publication Publication Date Title
US20220068214A1 (en) Display device
CN110660322B (zh) 显示装置
TWI671572B (zh) 顯示面板及其製造方法
US20240030236A1 (en) Stretchable display panel
US20210183833A1 (en) Electronic device
US11322489B2 (en) Tiled display device
KR102632269B1 (ko) 유기 발광 표시 장치
TWI830424B (zh) 電子裝置
US20220330430A1 (en) Bonding pad structure
US11985863B2 (en) Display device and method of manufacturing the same
WO2021226920A1 (zh) 显示面板及其制造方法
US11516919B2 (en) Display device
US20230225052A1 (en) Connection structure and electronic device
US20230215782A1 (en) Electronic device
US20230378096A1 (en) Electronic device
TWI784609B (zh) 電子裝置
EP3869925A1 (en) Display device
WO2023142100A1 (zh) 显示面板、显示装置
US11917875B2 (en) Display device
US12016195B2 (en) Display device including corner display having cutouts and dams
WO2023184244A1 (zh) 显示基板及显示装置
KR20180047167A (ko) 유기 발광 표시 장치