TWI819839B

TWI819839B - 光耦合器spice模型建立方法

Info

Publication number: TWI819839B
Application number: TW111138366A
Authority: TW
Inventors: 佳周; 又法王
Original assignee: 新加坡商光寶科技新加坡私人有限公司
Priority date: 2022-10-11
Filing date: 2022-10-11
Publication date: 2023-10-21
Also published as: TW202416169A

Abstract

本發明公開一種光耦合器電路模型建立方法。光耦合器SPICE模型建立方法，包括：將至少三組性能狀態對應的光耦合器電路分別建立為SPICE模型；根據光耦合器三組性能狀態，分別建立六個選擇電路；以及將六個選擇電路連接至至少三組性能狀態光耦合器SPICE模型的兩側，以建立光耦合器SPICE模型。

Description

光耦合器SPICE模型建立方法

本發明涉及一種光耦合器SPICE模型，特別是涉及一種光耦合器SPICE模型建立方法。

一般在電路模擬時，使用的光耦合器SPICE模型，都是以常態參數值作為電路參數的。但是此種情況下，SPICE模型的模擬則無法觀察到光耦合器的製程誤差造成的電路差異。

本發明所要解決的技術問題在於，針對現有技術的不足提供一種光耦合器SPICE模型建立方法，包括：將至少三組性能狀態對應的光耦合器電路分別建立成為至少三組性能狀態光耦合器SPICE模型，所述至少三組性能狀態光耦合器SPICE模型分別包括多個性能參數，其中，所述多個性能參數至少包括一第一性能參數、一第二性能參數以及一第三性能參數，所述第一性能參數是信號輸入參數，所述第二性能參數是信號輸出參數，所述第三性能參數是切換參數；根據所述至少三組性能狀態光耦合器SPICE模型對應的所述至少三組性能狀態的一最佳性能狀態、一最差性能狀態以及一常態性能狀態，分別建立一輸入端以及一輸出端各自的三個選擇電路，包括：一輸入端第一選擇電路、一輸入端第二選擇電路、一輸入端第三選擇電路、一輸出端第一選擇電路、一輸出端第二選擇電路以及一輸出端第三選擇電路；以及將所述輸入端第一選擇電路、所述輸入端第二選擇電路、所述輸入端第三選擇電路、所述輸出端第一選擇電路、所述輸出端第二選擇電路以及所述輸出端第三選擇電路連接至所述至少三組性能狀態光耦合器SPICE模型的兩側，以建立所述光耦合器SPICE模型。

本發明的其中一有益效果在於，本發明所提供的光耦合器SPICE模型建構方法，包括多個最佳參數值、最差參數值以及常態參數值，可以根據一測試順序進行電路模擬，有效提供不同性能參數的效能分析，並且有效降低開發成本。

為使能更進一步瞭解本發明的特徵及技術內容，請參閱以下有關本發明的詳細說明與圖式，然而所提供的圖式僅用於提供參考與說明，並非用來對本發明加以限制。

S110-S130:步驟

1:光耦合器SPICE模型

11:最佳性能狀態光耦合器SPICE模型

12:常態性能狀態光耦合器SPICE模型

13:最差性能狀態光耦合器SPICE模型

14:輸入端第一選擇電路

15:輸入端第二選擇電路

16:輸入端第三選擇電路

R1,LN1,LN2,LN3:曲線

17:輸出端第一選擇電路

18:輸出端第二選擇電路

19:輸出端第三選擇電路

圖1是本發明第一實施例的光耦合器SPICE模型建構方法的流程圖。

圖2是本發明第一實施例的光耦合器SPICE模型的示意圖。

圖3是本發明第一實施例的光耦合器SPICE模型的另一示意圖。

圖4是本發明第一實施例的光耦合器SPICE模型的性能參數表。

圖5是本發明第一實施例的光耦合器SPICE模型的性能參數模擬資訊表。

圖6是根據第一實施例的光耦合器SPICE模型進行電路模擬的曲線圖。

以下是通過特定的具體實施例來說明本發明所公開有關“光耦合器SPICE模型建構方法”的實施方式，本領域技術人員可由本說明書所公開的內容瞭解本發明的優點與效果。本發明可通過其他不同的具體實施例加以施行或應用，本說明書中的各項細節也可基於不同觀點與應用，在不背離本發明的構思下進行各種修改與變更。另外，本發明的附圖僅為簡單示意說明，並非依實際尺寸的描繪，事先聲明。以下的實施方式將進一步詳細說明本發明的相關技術內容，但所公開的內容並非用以限制本發明的保護範圍。另外，本文中所使用的術語“或”，應視實際情況可能包括相關聯的列出項目中的任一個或者多個的組合。

[第一實施例]

參閱圖1至圖6所示，圖1是本發明第一實施例的光耦合器SPICE模型建構方法的流程圖。圖2是本發明第一實施例的光耦合器SPICE模型的示意圖。圖3是本發明第一實施例的光耦合器SPICE模型的另一示意圖。圖4是本發明第一實施例的光耦合器SPICE模型的性能參數表。圖5是本發明第一實施例的光耦合器SPICE模型的性能參數模擬資訊表。圖6是根據第一實施例的光耦合器SPICE模型進行電路模擬的曲線圖。

請參閱圖1，本實施例中提供一種光耦合器SPICE(Simulation Program with Integrated Circuit Emphasis,SPICE)模型建立方法，包括下列步驟：將至少三組性能狀態對應的光耦合器電路分別建立成為至少三組性能狀態光耦合器SPICE模型，至少三組性能狀態光耦合器SPICE模型分別包括多個性能參數，其中，多個性能參數至少包括一第一性能參數、一第二性能參數以及一第三性能參數(步驟S110)；根據至少三組性能狀態光耦合器SPICE模型對應的至少三組性能狀態的一最佳性能狀態、一最差性能狀態以及一常態性能狀態分別建立一輸入端以及一輸出端各自的三個選擇電路，包括：一輸入端第一選擇電路、一輸入端第二選擇電路、一輸入端第三選擇電路、一輸出端第一選擇電路、一輸出端第二選擇電路以及一輸出端第三選擇電路(步驟S120)；以及將輸入端第一選擇電路、輸入端第二選擇電路、輸入端第三選擇電路、輸出端第一選擇電路、輸出端第二選擇電路以及輸出端第三選擇電路連接至對應的至少三組性能狀態光耦合器SPICE模型的兩側，以建立光耦合器SPICE模型(步驟S130)。

在步驟S110中，請參閱圖2以及圖3，至少三組性能狀態的光耦合器SPICE模型是採取相同的電路訊號模型，然而由於元件的製程誤差，會造成整體電路的性能差異。也就是，即使是相同的電路結構，呈現出來的效能也會有所差異。因此，如圖4以及圖5的各個性能參數，一般都會包括常態性能參數值(typical)、最佳性能參數值(max)以及最差性能參數值(min)。

此外，本實施例中，光耦合器電路選用的多組性能狀態則是至少包括一第一性能參數、一第二性能參數以及一第三性能參數。在本實施例中，第一性能參數是信號輸入參數(SIGNAL INPUT)，第二性能參數是信號輸出參數(SIGNAL OUTPUT)，第三性能參數是切換參數。在其他實施例中，可以選用其他性能參數作為電路模型的選用考量。此外，選用的性能參數的數量也可以根據實際需求而調整。也就是，每一個性能狀態可以從選擇的性能參數進行組合，以組成不同的性能狀態。

如圖4所示，第一性能參數、第二性能參數以及第三性能參數包括順向電壓(Forward voltage)、輸入反向電壓(Input Reverse Voltage)、輸入臨界電流(Input Threshold Current)、輸入電容(Input Capacitance)、高階供應電流(High Level Supply Current)、低階供應電流(Low Level Supply Current)、高階輸出電壓(High Level Output Voltage)、低階輸出電壓(Low Level Output Voltage)的其中之一、至低階輸出的傳輸延遲時間(Propagation Delay Time to Low Output Level)、至高階輸出的傳輸延遲時間(Propagation Delay Time to High Output Level)、脈寬調變失真(Pulse Width Distortion)、輸出上升時間(Output Rise Time)或是輸出下降時間(Output Fall Time)。

也就是，第一性能參數、第二性能參數以及第三性能參數可以從上述性能參數中進行選擇。

此外，三組性能狀態光耦合器SPICE模型的多個第一性能參數包括一最佳第一性能參數、一最差第一性能參數以及一常態第一性能參數。如圖5所示，圖5中的各個參數則是包括多個模擬資訊，也就是每個性能參數包括各自的最佳參數值、常態參數值以及最差參數值。

請參閱圖2以及圖3，在本實施例中，三組性能狀態光耦合器SPICE模型11-13分別是最佳性能狀態光耦合器SPICE模型，常態性能狀態光耦合器SPICE模型以及最差性能狀態光耦合器SPICE模型。最佳性能狀態光耦合器SPICE模型的多個第一性能參數包括多個最佳第一性能參數；最差性能狀態光耦合器SPICE模型的多個第一性能參數包括多個最差第一性能參數；常態性能狀態光耦合器SPICE模型的多個第一性能參數包括多個常態第一性能參數。

最佳性能狀態光耦合器SPICE模型的多個第二性能參數包括多個最佳第二性能參數；最差性能狀態光耦合器SPICE模型的多個第二性能參數包括多個最差第二性能參數；常態性能狀態光耦合器SPICE模型的多個第二性能參數包括多個常態第二性能參數。

最佳性能狀態光耦合器SPICE模型的多個第三性能參數包括多個最佳第三性能參數；最差性能狀態光耦合器SPICE模型的多個第三性能參數包括多個最差第三性能參數；常態性能狀態光耦合器SPICE模型的多個第三性能參數包括多個常態第三性能參數。

也就是，當第一性能參數、第二性能參數以及第三性能參數被選定之後，則會根據選定後的第一性能參數、第二性能參數以及第三性能參數提供各自在製程誤差中的三類性能參數值。

第一性能參數包括最佳第一性能參數、最差第一性能參數以及常態第一性能參數。第二性能參數包括最佳第二性能參數、最差第二性能參數以及常態第二性能參數。第三性能參數包括最佳第三性能參數、最差第三性能參數以及常態第三性能參數。也就是選定的每一個性能參數值，都會包括最佳參數值、最差參數值以及常態參數值。常態參數值可以是平均數、中位數或是其他統計數值。

在本步驟中，會將包括上述包括第一性能參數、第二性能參數以及第三性能參數各自的最佳參數值、最差參數值以及常態參數值，以分別建立三組性能狀態光耦合器SPICE模型，也就是一最佳性能狀態光耦合器SPICE模型11、一最差性能狀態光耦合器SPICE模型13以及一常態性能狀態光耦合器SPICE模型12。上述三組性能參數光耦合器電路分別包括多個最佳性能參數、多數最差性能參數以及多個常態性能參數。

在步驟S120中，請參閱圖3，在本步驟中，則會根據個光耦合器SPICE模型11-13的三個性能狀態，分別建立輸入端以及輸出端各自的三個選擇電路，以分別建立為SPICE模型。包括輸入端第一選擇電路14、輸入端第二選擇電路15、輸入端第三選擇電路16、輸出端第一選擇電路17、輸出端第二選擇電路18以及輸出端第三選擇電路19。

在本實施例中，輸入端第一選擇電路14、輸入端第二選擇電路15、輸入端第三選擇電路16、輸出端第一選擇電路17、輸出端第二選擇電路18以及輸出端第三選擇電路19的SPICE模型則是各自包括一選擇條件。在本實施例中，由於輸入端第一選擇電路14以及輸出端第一選擇電路17是連接至最佳性能狀態光耦合器SPICE模型11的輸入端以及輸出端，因此，輸入端第一選擇電路14以及輸出端第一選擇電路17可以設定為相同的選擇條件以進行同步動作。同樣地，由於輸入端第二選擇電路15以及輸出端第二選擇電路18是連接至常態性能狀態光耦合器SPICE模型12的輸入端以及輸出端，因此，輸入端第二選擇電路15以及輸出端第二選擇電路18可以設定為相同的選擇條件以進行同步動作。由於輸入端第三選擇電路16以及輸出端第三選擇電路19是連接至最差性能狀態光耦合器SPICE模型13的輸入端以及輸出端，因此，輸入端第三選擇電路16以及輸出端第三選擇電路19可以設定為相同的選擇條件以進行同步動作。

在步驟S130中，請參閱圖3，輸入端第一選擇電路14以及輸出端第一選擇電路17是同步動作的。輸入端第二選擇電路15以及輸出端第二選擇電路18是同步動作的。輸入端第三選擇電路16以及輸出端第三選擇電路19是同步動作的。如圖3所示，輸入端第一選擇電路14、輸入端第二選擇電路15以及輸入端第三選擇電路16設置在多個光耦合器SPICE模型11-13的一側。輸出端第一選擇電路17、輸出端第二選擇電路18以及輸出端第三選擇電路19則是設置在多個光耦合器SPICE模型11-13的另一側。輸入端第一選擇電路14、輸入端第二選擇電路15、輸入端第三選擇電路16、輸出端第一選擇電路17、輸出端第二選擇電路18以及輸出端第三選擇電路19分別連接光耦合器SPICE模型11-13兩側的接腳。

也因此，三組性能狀態光耦合器SPICE模型11-13可以根據選擇電路14-19的不同選擇條件的一選擇順序以進行選擇而進行電路模擬。

在本實施例中，是根據一測試順序進行電路模擬。對應最佳的第一性能參數、最佳的第二性能參數以及最佳的第三性能參數而產生的最佳性能狀態光耦合器SPICE模型11；對應最差的第一性能參數，最差的第二性能參數以及最差的第三性能參數而產生的最差性能狀態光耦合器SPICE模型13以及對應常態的第一性能參數，常態的第二性能參數以及常態的第三性能參數而產生的常態性能狀態光耦合器SPICE模型12可以根據一個測試順序進行測試。例如根據最佳性能狀態、常態性能狀態以及最差性能狀態的測試順序進行測試。或是根據常態性能狀態、最佳性能狀態、最差性能狀態的測試順序進行測試。在本實施例中，選擇電路14-19的選擇順序可以根據第一性能參數、第二性能參數以及第三性能參數的一測試順序進行測試。

建立完成本實施例包括多個性能參數值的光耦合器SPICE模型11-13之後，當光耦合器SPICE模型1設置在一電路系統中的時候，光耦合器SPICE模型1則可以根據輸入端第一選擇電路14以及輸出端第一選擇電路17、輸入端第二選擇電路15以及輸出端第二選擇電路18、輸入端第三選擇電路16以及輸出端第三選擇電路19的測試順序以進行一電路模擬程式。

請參閱圖6，圖中曲線R1是輸入訊號的曲線。曲線LN1、曲線LN2以及曲線LN3則分別是根據最佳性能狀態光耦合器SPICE模型11、最差性能狀態光耦合器SPICE模型13以及常態性能狀態光耦合器SPICE模型12進行模擬的性能曲線。從圖6可知，不同的性能狀態光耦合器SPICE模型11-13在電路模擬時則會表現出不同的性能曲線。

[實施例的有益效果]

本發明的其中一有益效果在於，本發明所提供的光耦合器 SPICE模型，包括多個最佳參數值、最差參數值以及常態參數值，可以根據一測試順序進行電路模擬，有效提供不同性能狀態的效能分析，並且有效降低開發成本。

以上所公開的內容僅為本發明的優選可行實施例，並非因此侷限本發明的申請專利範圍，所以凡是運用本發明說明書及圖式內容所做的等效技術變化，均包含於本發明的申請專利範圍內。

S110-S130:步驟

Claims

一種光耦合器SPICE(Simulation Program with Integrated Circuit Emphasis,SPICE)模型建立方法，包括：將至少三組性能狀態對應的光耦合器電路分別建立成為至少三組性能狀態光耦合器SPICE模型，所述至少三組性能狀態光耦合器SPICE模型分別包括多個性能參數，其中，所述多個性能參數至少包括一第一性能參數、一第二性能參數以及一第三性能參數；根據所述至少三組性能狀態光耦合器SPICE模型對應的所述至少三組性能狀態的一最佳性能狀態、一最差性能狀態以及一常態性能狀態，分別建立一輸入端以及一輸出端各自的三個選擇電路，包括：一輸入端第一選擇電路、一輸入端第二選擇電路、一輸入端第三選擇電路、一輸出端第一選擇電路、一輸出端第二選擇電路以及一輸出端第三選擇電路；以及將所述輸入端第一選擇電路、所述輸入端第二選擇電路、所述輸入端第三選擇電路、所述輸出端第一選擇電路、所述輸出端第二選擇電路以及所述輸出端第三選擇電路連接至所述對應的至少三組性能狀態光耦合器SPICE模型的兩側，以建立所述光耦合器SPICE模型；其中，所述第一性能參數是信號輸入參數，所述第二性能參數是信號輸出參數，所述第三性能參數是切換參數。
如請求項1所述的光耦合器SPICE模型建立方法，其中，所述至少三組性能狀態的光耦合器SPICE模型的所述第一性能參數包括一最佳第一性能參數、一最差第一性能參數以及一常態第一性能參數，所述至少三組性能狀態光耦合器SPICE模型的所述第二性能參數包括一最佳第二性能參數、一最差第二性能參數以及一常態第二性能參數，所述至少三組性能狀態光耦合器SPICE模型的所述第三性能參數包括一最佳第三性能參數、一最差第三性能參數以及一常態第三性能參數。
如請求項2所述的光耦合器SPICE模型建立方法，其中，所述輸入端第一選擇電路、所述輸入端第二選擇電路、所述輸入端第三選擇電路、所述輸出端第一選擇電路、所述輸出端第二選擇電路以及所述輸出端第三選擇電路的一選擇順序進行選擇而開啟或是關閉，所述選擇順序是根據所述第一性能參數、所述第二性能參數以及所述第三性能參數的一測試順序而決定。
如請求項3所述的光耦合器SPICE模型建立方法，其中，所述輸入端第一選擇電路、所述輸入端第二選擇電路、所述輸入端第三選擇電路、所述輸出端第一選擇電路、所述輸出端第二選擇電路以及所述輸出端第三選擇電路的所述測試順序是根據所述第一性能參數的所述最佳第一性能參數、所述最差第一性能參數以及所述常態第一性能參數、所述第二性能參數的所述最佳第二性能參數、所述最差第二性能參數以及所述常態第二性能參數以及所述第三性能參數的所述最佳第三性能參數、所述最差第三性能參數以及所述常態第三性能參數而決定。
如請求項4所述的光耦合器SPICE模型建立方法，其中，當所述光耦合器SPICE模型設置在一電路系統中的時候，所述光耦合器SPICE模型根據所述輸入端第一選擇電路、所述輸入端第二選擇電路、所述輸入端第三選擇電路、所述輸出端第一選擇電路、所述輸出端第二選擇電路以及所述輸出端第三選擇電路的所述測試順序以進行一電路模擬程式。
如請求項1所述的光耦合器SPICE模型建立方法，其中，所述第一性能參數、所述第二性能參數以及所述第三性能參數包括順向電壓(Forward voltage)、輸入反向電壓(Input Reverse Voltage)、輸入臨界電流(Input Threshold Current)或是輸入電容(Input Capacitance)、高階供應電流(High Level Supply Current)、低階供應電流(Low Level Supply Current)、高階輸出電壓(High Level Output Voltage)、低階輸出電壓(Low Level Output Voltage)、至低階輸出的傳輸延遲時間(Propagation Delay Time to Low Output Level)、至高階輸出的傳輸延遲時間(Propagation Delay Time to High Output Level)、脈寬調變失真(Pulse Width Distortion)、輸出上升時間(Output Rise Time)或是輸出下降時間(Output Fall Time)。
一種光耦合器SPICE(Simulation Program with Integrated Circuit Emphasis,SPICE)模型建立方法，包括：將至少三組性能狀態對應的光耦合器電路分別建立成為至少三組性能狀態光耦合器SPICE模型，所述至少三組性能狀態光耦合器SPICE模型分別包括多個性能參數，其中，所述多個性能參數至少包括一第一性能參數、一第二性能參數以及一第三性能參數；根據所述至少三組性能狀態光耦合器SPICE模型對應的所述至少三組性能狀態的一最佳性能狀態、一最差性能狀態以及一常態性能狀態，分別建立一輸入端以及一輸出端各自的三個選擇電路，包括：一輸入端第一選擇電路、一輸入端第二選擇電路、一輸入端第三選擇電路、一輸出端第一選擇電路、一輸出端第二選擇電路以及一輸出端第三選擇電路；以及將所述輸入端第一選擇電路、所述輸入端第二選擇電路、所述輸入端第三選擇電路、所述輸出端第一選擇電路、所述輸出端第二選擇電路以及所述輸出端第三選擇電路連接至所述對應的至少三組性能狀態光耦合器SPICE模型的兩側，以建立所述光耦合器SPICE模型；其中，所述輸入端第一選擇電路、所述輸入端第二選擇電路、所述輸入端第三選擇電路、所述輸出端第一選擇電路、所述輸出端第二選擇電路以及所述輸出端第三選擇電路的一測試順序是根據所述第一性能參數的一最佳第一性能參數、一最差第一性能參數以及一常態第一性能參數、所述第二性能參數的一最佳第二性能參數、一最差第二性能參數以及一常態第二性能參數以及所述第三性能參數的一最佳第三性能參數、一最差第三性能參數以及一常態第三性能參數而決定。
如請求項7所述的光耦合器SPICE模型建立方法，其中，當所述光耦合器SPICE模型設置在一電路系統中的時候，所述光耦合器SPICE模型根據所述輸入端第一選擇電路、所述輸入端第二選擇電路、所述輸入端第三選擇電路、所述輸出端第一選擇電路、所述輸出端第二選擇電路以及所述輸出端第三選擇電路的所述測試順序以進行一電路模擬程式。