TWI817444B - 具有保護層的半導體元件 - Google Patents

具有保護層的半導體元件 Download PDF

Info

Publication number
TWI817444B
TWI817444B TW111114235A TW111114235A TWI817444B TW I817444 B TWI817444 B TW I817444B TW 111114235 A TW111114235 A TW 111114235A TW 111114235 A TW111114235 A TW 111114235A TW I817444 B TWI817444 B TW I817444B
Authority
TW
Taiwan
Prior art keywords
layer
gate
disposed
semiconductor device
work function
Prior art date
Application number
TW111114235A
Other languages
English (en)
Other versions
TW202333377A (zh
Inventor
謝明宏
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/667,667 external-priority patent/US20230253209A1/en
Priority claimed from US17/667,813 external-priority patent/US20230253210A1/en
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW202333377A publication Critical patent/TW202333377A/zh
Application granted granted Critical
Publication of TWI817444B publication Critical patent/TWI817444B/zh

Links

Landscapes

  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Light Receiving Elements (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本揭露提供一種半導體元件。該半導體元件包括一基底;以及一第一閘極堆疊,設置在該基底上,並包括:一第一閘極介電層,設置在該基底上;一第一閘極保護層,設置在該第一閘極介電層上並包括氮化矽鈦;一第一功函數層,設置在該第一閘極保護層上;以及一第一閘極填充層,設置在該第一功函數層上。

Description

具有保護層的半導體元件
本申請案主張美國第17/667,667及17/667,813號專利申請案之優先權(即優先權日為「2022年2月9日」),其內容以全文引用之方式併入本文中。
本揭露關於一種半導體元件。特別是有關於一種具有一保護層的半導體元件。
半導體元件使用在不同的電子應用,例如個人電腦、手機、數位相機,或其他電子設備。半導體元件的尺寸逐漸地變小,以符合計算能力所逐漸增加的需求。然而,在尺寸變小的製程期間,增加不同的問題,且如此的問題在數量與複雜度上持續增加。因此,仍然持續著在達到改善品質、良率、效能與可靠度以及降低複雜度方面的挑戰。
上文之「先前技術」說明僅提供背景技術,並未承認上文之「先前技術」說明揭示本揭露之標的,不構成本揭露之先前技術,且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露之一實施例提供一種半導體元件,包括一基底;以及一第一閘極堆疊,設置在該基底上並包括:一第一閘極介電層,設置在 該基底上;一第一閘極保護層,設置在該第一閘極介電層上包括氮化矽鈦;一第一功函數層,設置在該第一閘極保護層上;以及一第一閘極填充層,設置在該第一功函數層上。
本揭露之另一實施例提供一種半導體元件,包括一基底,包括一陣列區或一周圍區,該周圍區圍繞該陣列區;一字元線結構,設置在該陣列區中;以及一第一閘極堆疊,設置在該周圍區上並包括:一第一閘極介電層,設置在該周圍區上;一第一閘極保護層,設置在該第一閘極介電層尚且包括氮化矽鈦;一第一功函數層,設置在該第一閘極保護層上;以及一第一閘極填充層,設置在該第一功函數層上。
本揭露之另一實施例提供一種半導體元件的製備方法,包括提供一基底,包括一陣列區以及一周圍區,該周圍區圍繞該陣列區;形成一字元線溝槽在該陣列區中;共形地形成一層第一隔離材料在該字元線溝槽中以及在該基底上;共形地形成一層保護材料在形成在該周圍區上的該層第一隔離材料上;共形地形成一層第一功函數材料在該層保護材料上;共形地形成一層第一阻障材料在該層第一隔離材料上以及在該層第一功函數材料上;形成一層填充材料在該層第一阻障材料上;以及圖案化該層第一隔離材料、該層保護材料、該層第一功函數材料、該層第一阻障材料以及該層填充材料,以形成一第一閘極堆疊在該周圍區上以及形成一字元線結構在該陣列區中;其中該保護材料包括氮化矽鈦。
由於本揭露該半導體元件的設計,包括氮化矽鈦的該第一閘極保護層可具有一低電阻率以及一優異的阻隔特性,且在加熱情況下是穩定的。因此,包括包含氮化矽鈦之該第一閘極保護層的該第一閘極堆疊可具有優異的特性。因此,可改善該半導體元件的效能。
上文已相當廣泛地概述本揭露之技術特徵及優點,俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解,可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解,這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
1A:半導體元件
1B:半導體元件
1C:半導體元件
1D:半導體元件
1E:半導體元件
1F:半導體元件
1G:半導體元件
1H:半導體元件
10:製備方法
100:第一閘極堆疊
101:第一閘極介電層
103:第一閘極保護層
105:第一功函數層
105-1:下功函數層
105-3:上功函數層
107:第一閘極阻障層
109:第一閘極填充層
111:第一閘極罩蓋層
113:第一雜質區
115:第一間隙子層
117:界面層
119:調整層
121:偶極層
123:功能層
200:第二閘極堆疊
201:第二閘極介電層
203:第二閘極保護層
205:第二功函數層
207:第二閘極阻障層
209:第二閘極填充層
211:第二閘極罩蓋層
213:第二雜質區
215:第二間隙子層
301:基底
303:絕緣層
305:第一主動區
307:第二主動區
309:陣列主動區
400:字元線結構
401:字元線隔離層
403:字元線阻障層
405:字元線導電層
407:字元線罩蓋層
407-1:下部
407-3:上部
409:字元線雜質區
501:第一隔離材料
503:保護材料
505:第一功函數材料
507:第二功函數材料
509:第一阻障材料
511:填充材料
513:硬遮罩材料
515:硬遮罩層
601:第一遮罩層
603:第二遮罩層
605:第三遮罩層
AA:陣列區
PA:周圍區
S11:步驟
S13:步驟
S15:步驟
S17:步驟
S19:步驟
S21:步驟
T1:厚度
T2:厚度
TR1:字元線溝槽
Z:方向
當與附圖一起閱讀時,從以下詳細描述中可以最好地理解本揭露的各方面。應當理解,根據業界的標準慣例,各種特徵並非按比例繪製。事實上,為了清楚討論,可以任意增加或減少各種特徵的尺寸。
圖1是剖視示意圖,例示本揭露一實施例的半導體元件。
圖2是剖視示意圖,例示本揭露另一實施例的半導體元件。
圖3到圖8是剖視示意圖,例示本揭露一些實施例之半導體的一些部分。
圖9是流程示意圖,例示本揭露一實施例之半導體元件的製備方法。
圖10到圖23是剖視示意圖,例示本揭露一實施例之製備半導體元件的一流程。
以下描述了組件和配置的具體範例,以簡化本揭露之實施例。當然,這些實施例僅用以例示,並非意圖限制本揭露之範圍。舉例而言,在敘述中第一部件形成於第二部件之上,可能包含形成第一和第二部件直接接觸的實施例,也可能包含額外的部件形成於第一和第二部件之 間,使得第一和第二部件不會直接接觸的實施例。另外,本揭露之實施例可能在許多範例中重複參照標號及/或字母。這些重複的目的是為了簡化和清楚,除非內文中特別說明,其本身並非代表各種實施例及/或所討論的配置之間有特定的關係。
此外,為易於說明,本文中可能使用例如「之下(beneath)」、「下面(below)」、「下部的(lower)」、「上方(above)」、「上部的(upper)」等空間相對關係用語來闡述圖中所示的一個元件或特徵與另一(其他)元件或特徵的關係。所述空間相對關係用語旨在除圖中所繪示的取向外亦囊括元件在使用或操作中的不同取向。所述裝置可具有其他取向(旋轉90度或處於其他取向)且本文中所用的空間相對關係描述語可同樣相應地進行解釋。
應當理解,當形成一個部件在另一個部件之上(on)、與另一個部件相連(connected to)、及/或與另一個部件耦合(coupled to),其可能包含形成這些部件直接接觸的實施例,並且也可能包含形成額外的部件介於這些部件之間,使得這些部件不會直接接觸的實施例。
應當理解,儘管這裡可以使用術語第一,第二,第三等來描述各種元件、部件、區域、層或區段(sections),但是這些元件、部件、區域、層或區段不受這些術語的限制。相反,這些術語僅用於將一個元件、組件、區域、層或區段與另一個區域、層或區段所區分開。因此,在不脫離本發明進步性構思的教導的情況下,下列所討論的第一元件、組件、區域、層或區段可以被稱為第二元件、組件、區域、層或區段。
除非內容中另有所指,否則當代表定向(orientation)、布局(layout)、位置(location)、形狀(shapes)、尺寸(sizes)、數量 (amounts),或其他量測(measures)時,則如在本文中所使用的例如「同樣的(same)」、「相等的(equal)」、「平坦的(planar)」,或是「共面的(coplanar)」等術語(terms)並非必要意指一精確地完全相同的定向、布局、位置、形狀、尺寸、數量,或其他量測,但其意指在可接受的差異內,包含差不多完全相同的定向、布局、位置、形狀、尺寸、數量,或其他量測,而舉例來說,所述可接受的差異可因為製造流程(manufacturing processes)而發生。術語「大致地(substantially)」可被使用在本文中,以表現出此意思。舉例來說,如大致地相同的(substantially the same)、大致地相等的(substantially equal),或是大致地平坦的(substantially planar),為精確地相同的、相等的,或是平坦的,或者是其可為在可接受的差異內的相同的、相等的,或是平坦的,而舉例來說,所述可接受的差異可因為製造流程而發生。
在本揭露中,一半導體元件通常意指可藉由利用半導體特性(semiconductor characteristics)運行的一元件,而一光電元件(electro-optic device)、一發光顯示元件(light-emitting display device)、一半導體線路(semiconductor circuit)以及一電子元件(electronic device),均包括在半導體元件的範疇中。
應當理解,在本揭露的描述中,上方(above)(或之上(up))對應Z方向箭頭的該方向,而下方(below)(或之下(down))對應Z方向箭頭的相對方向。
圖1是剖視示意圖,例示本揭露一實施例的半導體元件1A。
請參考圖1,半導體元件1A可包括一基底301、一絕緣層 303、一第一閘極堆疊100、一第一閘極罩蓋層111、複數個第一雜質區113、一第一間隙子層115、一第二閘極堆疊200、一第二閘極罩蓋層211、複數個第二雜質區213、一第二間隙子層215、一字元線結構400以及複數個字元線雜質區409。
請參考圖1,基底301可包括一陣列區AA以及一周圍區PA。在頂視圖(圖未示)中,周圍區PA可圍繞陣列區AA。在一些實施例中,基底301可為一塊狀半導體基底,其完全由至少一半導體材料所組成。舉例來說,該塊狀半導體基底可包含一元素半導體、一化合物半導體或其組合,該元素半導體例如矽或鍺,該化合物半導體例如矽鍺、碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、銻化銦或其他III-V族化合物半導體或是II-VI族化合物半導體。
在一些實施例中,基底301可包括一絕緣體上覆半導體結構,其從下到上由一處置基底、一絕緣層以及一最上面半導體材料層所組成。該處置基底與該最上面半導體材料層可包含與前述之塊狀半導體基底相同的材料。該絕緣層可為一結晶或是非結晶介電材料,例如一氧化物及/或氮化物。舉例來說,該絕緣體可為一介電氧化物,例如氧化矽。舉另一個例子,該絕緣體可為一介電氮化物,例如氮化矽或氮化硼。再舉另一個例子,該絕緣層可為一介電氧化物與一介電氮化物的一堆疊,例如以任何順序之氧化矽與氮化矽或氮化硼的一堆疊。該絕緣層可具有一厚度,介於大約10nm到大約200nm之間。
應當理解,術語「大約(about)」修飾成分(ingredient)、部件的一數量(quantity),或是本揭露的反應物(reactant),其表示可發生的數值數量上的變異(variation),舉例來說,其經由典型的測量以及液體處 理程序(liquid handling procedures),而該液體處理程序用於製造濃縮(concentrates)或溶液(solutions)。再者,變異的發生可源自於應用在製造組成成分(compositions)或實施該等方法或其類似方式在測量程序中的非故意錯誤(inadvertent error)、在製造中的差異(differences)、來源(source)、或成分的純度(purity)。在一方面,術語「大約(about)」意指報告數值的10%以內。在另一方面,術語「大約(about)」意指報告數值的5%以內。在再另一方面,術語「大約(about)」意指報告數值的10、9、8、7、6、5、4、3、2或1%以內。
請參考圖1,絕緣層303可設置在基底301的陣列區AA與周圍區PA中。舉例來說,絕緣層303可包含一隔離材料,例如氧化矽、氮化矽、氮氧化矽、氧化氮化矽或摻氟矽酸鹽。絕緣層303可在周圍區PA中界定一第一主動區305以及一第二主動區307,且在陣列區AA中界定一陣列主動區309。在一些實施例中,第二主動區307可鄰近第一主動區305設置。在一些實施例中,第一主動區305與第二主動區307可相互分隔開。
應當理解,第一主動區305可包括基底301的一部分以及在基底301之該部分上方與下方的一空間。描述一元件設置在第一主動區305上,意指該元件設置在基底301之該部分的一上表面上。描述一元件設置在第一主動區305中,意指該元件設置在基底301的該部分中;然而,該元件的一上表面可齊平於基底301之該部分的該上表面。描述一元件設置在第一主動區上方(或之上),意指該元件設置在基底301之該部分的該上表面上方。據此,第二主動區307與陣列主動區309可分別且對應包括基底301的其他部分以及在基底301之該其他部分上方的多個空間。
請參考圖1,第一閘極堆疊100可設置在第一主動區305 上,並可包括一第一閘極介電層101、一第一閘極保護層103、一第一功函數層105、一第一閘極阻障層107以及一第一閘極填充層109。
請參考圖1,第一閘極介電層101可設置在第一主動區305上。在一些實施例中,第一閘極介電層101的厚度T1可介於大約0.5nm到大約5.0nm之間。較佳者,第一閘極介電層101的厚度T1可介於大約0.5nm到大約2.5nm之間。在一些實施例中,舉例來說,第一閘極介電層101可包含一隔離材料,該隔離材料具有一介電常數,該介電常數大約為4.0或更大(除非另外有提到,否則在文中所提及的所有介電常數均相對於一真空而言)。舉例來說,具有大約4.0或更大之介電常數的該隔離材料可包含氧化鉿、氧化鋯鉿、氧化鑭鉿、氧化矽鉿、氧化鉭鉿、氧化鈦鉿、氧化鋯、氧化鋁、氧化矽鋁、氧化鈦、五氧化二鉭(tantalum pentoxide)、氧化鑭、氧化矽鑭、鈦酸鍶、鋁酸鑭、氧化釔、鋯鈦酸鉛(lead zirconium titanate)、鈦酸鋇(barium titanate)、鈦酸鍶鋇(barium strontium titanate)、鋯酸鋇(barium zirconate)或其混合物。替代地,在另一實施例中,該隔離材料可為氧化矽、氮化矽、氮氧化矽、氧化氮化矽或類似物。
請參考圖1,第一閘極保護層103可設置在第一閘極介電層101上。第一閘極保護層103可包含氮化矽鈦。第一閘極保護層103可具有一低電阻率以及一優異的阻隔特性,且在加熱狀態下是穩定的。因此,包括包含氮化矽鈦之第一閘極保護層103的第一閘極堆疊100可具有優異的特性。在一些實施例中,第一閘極保護層103的電阻率可介於大約500μΩ.cm到大約5000μΩ.cm之間。在一些實施例中,在第一閘極保護層103中的鈦含量可大約為10到40原子百分比(atomic percent)。在第一閘極保護層103的矽含量可大約為10到40原子百分比。在第一閘極保護層103 中的氮含量可大約為25到47原子百分比。
請參考圖1,第一功函數層105可設置在第一閘極保護層103上。在一些實施例中,第一功函數層105的厚度可介於大約10Å到大約200Å之間。較佳者,第一功函數層105的厚度可介於大約10Å到大約100Å之間。在一些實施例中,舉例來說,第一功函數層105可包含鋁、銀、鈦、氮化鈦、鈦鋁、鋁碳化鈦(titanium carbide aluminum)、鋁氮化鈦(titanium nitride aluminum)、鋁矽化鈦(titanium silicon aluminum)、氮化鉭、碳化鉭、氮化矽鉭、錳、鋯或氮化鎢。
請參考圖1,第一閘極阻障層107可設置在第一功函數層105上。在一些實施例中,舉例來說,第一閘極阻障層107可為氮化鈦或是鈦/氮化鈦雙層。
請參考圖1,第一閘極填充層109可設置在第一閘極阻障層107上。在一些實施例中,舉例來說,第一閘極填充層109可包含鎢或鋁。
請參考圖1,第一閘極罩蓋層111可設置在第一閘極填充層109上。在一些實施例中,舉例來說,第一閘極罩蓋層111可包含氧化矽、氮化矽、氮氧化矽、氧化氮化矽或摻氟矽酸鹽。
應當理解,在本揭露的描述中,氮氧化矽表示一物質,該物質包含矽、氮以及氧,其中氧的一比例大於氮的一比例。氧化氮化矽表示一物質,該物質包含矽、氧以及氮,其中氮的一比例大於氧的一比例。
請參考圖1,複數個第一雜質區113可設置在第一主動區305中並鄰近第一閘極介電層101的兩端。複數個第一雜質區113可具有一第一電類型(例如n型或p型)。在一些實施例中,複數個第一雜質區113可 包括p型摻雜物,例如硼、鋁、鎵以及銦。在一些實施例中,複數個第一雜質區113可包括n型摻雜物,例如銻、砷以及磷。在一些實施例中,複數個第一雜質區113的摻雜濃度可介於大約1E19 atoms/cm3到大約1E21 atoms/cm3之間。
請參考圖1,第一間隙子層115可設置在第一閘極堆疊100的側壁上。在一些實施例中,舉例來說,第一間隙子層115可包含氧化矽、氮化矽、氮氧化矽或是氧化氮化矽。在一些實施例中,第一間隙子層115可包含與第一閘極罩蓋層111相同的一材料。
請參考圖1,第二閘極堆疊200可設置在第二主動區307上,並可包括一第二閘極介電層201、一第二閘極保護層203、一第二功函數層205、一第二閘極阻障層207以及一第二閘極填充層209。
請參考圖1,第二閘極介電層201可設置在第二主動區307上。在一些實施例中,第二閘極介電層201的厚度T2可介於大約0.5nm到大約5.0nm之間。較佳者,第二閘極介電層201的厚度T2可介於大約0.5nm到大約2.5nm之間。在一些實施例中,第二閘極介電層201的厚度T2以及第一閘極介電層101的厚度T1可大致是相同的。在一些實施例中,第二閘極介電層201的厚度T2與第一閘極介電層101的厚度T1是不同的。在一些實施例中,第二閘極介電層201可包含與第一閘極介電層101相同的材料。在一些實施例中,舉例來說,第二閘極介電層201可包含一隔離材料,該隔離材料具有一介電常數,該介電常數大約為4.0或更大。
請參考圖1,第二閘極保護層203可設置在第二閘極介電層201上。第二閘極保護層203可包含氮化矽鈦。第二閘極保護層203可具有一低電阻率以及一優異的阻隔特性,且在加熱狀態下是穩定的。因此,包 括包含氮化矽鈦之第二閘極保護層203的第二閘極堆疊200可具有優異的特性。在一些實施例中,第二閘極保護層203的電阻率可介於大約500μΩ.cm到大約5000μΩ.cm之間。在一些實施例中,在第二閘極保護層203中的鈦含量可大約為10到40原子百分比(atomic percent)。在第二閘極保護層203的矽含量可大約為10到40原子百分比。在第二閘極保護層203中的氮含量可大約為25到47原子百分比。
請參考圖1,第二功函數層205可設置在第二閘極保護層203上。在一些實施例中,第二功函數層205的厚度可介於大約10Å到大約200Å之間。較佳者,第二功函數層205的厚度可介於大約10Å到大約100Å之間。在一些實施例中,第二功函數層205的厚度與第一功函數層105的厚度可大致是相同的。在一些實施例中,第二功函數層205的厚度與第一功函數層105的厚度可能是不同的。在一些實施例中,舉例來說,第二功函數層205可包含鋁、銀、鈦、氮化鈦、鈦鋁、鋁碳化鈦(titanium carbide aluminum)、鋁氮化鈦(titanium nitride aluminum)、鋁矽化鈦(titanium silicon aluminum)、氮化鉭、碳化鉭、氮化矽鉭、錳、鋯或氮化鎢。
請參考圖1,第二閘極阻障層207可設置在第二功函數層205上。在一些實施例中,第二閘極阻障層207可包含與第一閘極阻障層107相同的材料。在一些實施例中,舉例來說,第二閘極阻障層207可為氮化鈦或是鈦/氮化鈦雙層。
請參考圖1,第二閘極填充層209可設置在第二閘極阻障層207上。在一些實施例中,第二閘極填充層209可包含與第一閘極填充層109相同的材料。在一些實施例中,舉例來說,第二閘極填充層209可包含鎢或鋁。
請參考圖1,第二閘極罩蓋層211可設置在第二閘極填充層209上。在一些實施例中,第二閘極罩蓋層211可包含與第一閘極罩蓋層111相同的材料。在一些實施例中,舉例來說,第二閘極罩蓋層211可包含氧化矽、氮化矽、氮氧化矽、氧化氮化矽或摻氟矽酸鹽。
請參考圖1,複數個第二雜質區213可設置在第二主動區307中並鄰近第二閘極介電層201。在一些實施例中,複數個第二雜質區213可具有與複數個第一雜質區113相同的電類型。在一些實施例中,複數個第二雜質區213的電類型與複數個第一雜質區113的電類型可為不同。在一些實施例中,複數個第二雜質區213可包括p型摻雜物,例如硼、鋁、鎵以及銦。在一些實施例中,複數個第二雜質區213可包括n型摻雜物,例如銻、砷以及磷。在一些實施例中,複數個第二雜質區213的摻雜濃度可介於大約1E19 atoms/cm3到大約1E21 atoms/cm3之間。
請參考圖1,第二間隙子層215可設置在第二閘極堆疊200的側壁上。在一些實施例中,第二間隙子層215可包含與第一間隙子層115相同的材料。在一些實施例中,舉例來說,第二間隙子層215可包含氧化矽、氮化矽、氮氧化矽或是氧化氮化矽。在一些實施例中,第二間隙子層215可包含與第二閘極罩蓋層211相同的一材料。
請參考圖1,字元線結構400可設置在陣列主動區309中。字元線結構400可包括一字元線隔離層401、一字元線阻障層403、一字元線導電層405以及一字元線罩蓋層407。
請參考圖1,字元線隔離層401可朝內設置在陣列主動區309中。字元線隔離層401可具有一U形剖面輪廓。具有U形輪廓可避免角落效應。在一些實施例中,舉例來說,字元線隔離層401可包含一隔離材 料,該隔離材料具有一介電常數,該介電常數大約為4.0或更大。替代地,在另一實施例中,該隔離材料可為氧化矽、氮化矽、氮氧化矽、氧化氮化矽或類似物。
請參考圖1,字元線阻障層403可設置在字元線隔離層401上。字元線阻障層403可具有一U形剖面輪廓。在一些實施例中,字元線阻障層403可包含與第一閘極阻障層107相同的材料。在一些實施例中,舉例來說,字元線阻障層403可為氮化鈦或是鈦/氮化鈦雙層。
請參考圖1,字元線導電層405可設置在字元線阻障層403上。在一些實施例中,字元線導電層405可包含與第一閘極填充層109相同的材料。在一些實施例中,舉例來說,字元線導電層405可包含鎢或鋁。在一些實施例中,舉例來說,字元線導電層405可包含一導電材料,例如摻雜多晶矽、矽鍺、金屬、金屬合金、金屬矽化物、金屬氮化物、金屬碳化物或是其組合的多層。金屬可為鋁、銅、鎢或鈷。金屬矽化物可為矽化鎳、矽化鉑、矽化鈦、矽化鉬、矽化鈷、矽化鉭、矽化鎢或類似物。
請參考圖1,字元線罩蓋層407可設置在字元線隔離層401、字元線阻障層403以及字元線導電層405上。字元線罩蓋層407的上表面與基底301的上表面可大致呈共面。在一些實施例中,舉例來說,字元線罩蓋層407可包含氧化矽、氮化矽、氮氧化矽、氧化氮化矽或是摻氟矽酸鹽。
請參考圖1,複數個字元線雜質區409可設置在陣列主動區309中並鄰近字元線結構400。在一些實施例中,複數個字元線雜質區409可包括p形摻雜物,例如硼、鋁、鎵以及銦。在一些實施例中,複數個字元線雜質區409可包括n形摻雜物,例如銻、砷以及磷。在一些實施例 中,複數個字元線雜質區409的摻雜濃度可介於大約1E19 atoms/cm3到大約1E21 atoms/cm3之間。
圖2是剖視示意圖,例示本揭露另一實施例的半導體元件1B。
請參考圖2,半導體元件1B可具有類似於如圖1所描述的一結構。在圖2中相同於或類似於圖1的元件已經以類似的元件編號進行標示,且已經省略其重複描述。
在半導體元件1B中,字元線罩蓋層407可包括一下部407-1以及一上部407-3。下部407-1可設置在字元線隔離層401、字元線阻障層403以及字元線導電層405上。上部407-3可設置在下部407-1上。上部407-3的上表面與基底301的上表面可大致呈共面。下部407-1可包含一隔離材料,該隔離材料具有一介電常數,該介電常數大約為4.0或更大。上部407-3可包含一低介電常數材料,例如氧化矽或類似物。包含低介電常數材料的上部407-3可降低在基底301之上表面上的電場;因此,可減少漏電流。
圖3到圖8是剖視示意圖,例示本揭露一些實施例之半導體1C、1D、1E、1F、1G、1H的一些部分。
請參考圖3,半導體元件1C可具有類似於如圖1所描述的一結構。在圖3中相同於或類似於圖1的元件已經以類似的元件編號進行標示,且已經省略其重複描述。
在半導體元件1C中,第一功函數層105可包括一下功函數層105-1以及一上功函數層105-3。下功函數層105-1可設置在第一閘極保護層103上。上功函數層105-3可設置在下功函數層105-1與第一閘極阻障 層107之間。
舉例來說,下功函數層105-1可包含鋁、銀、鈦、氮化鈦、鈦鋁、鋁碳化鈦(titanium carbide aluminum)、鋁氮化鈦(titanium nitride aluminum)、鋁矽化鈦(titanium silicon aluminum)、氮化鉭、碳化鉭、氮化矽鉭、錳、鋯或氮化鎢。舉例來說,上功函數層105-3可包含氮化鈦、氮化鉭、碳化鉭、氮化鎢或釕。
請參考圖4,半導體元件1D可具有類似於如圖1所描述的一結構。在圖4中相同於或類似於圖1的元件已經以類似的元件編號進行標示,且已經省略其重複描述。
在半導體元件1D中,一界面層117可設置在基底301與第一閘極介電層101之間。在一些實施例中,界面層117的厚度可介於大約5Å到大約20Å之間。界面層117可包含基底301的一化學氧化物,例如氧化矽。界面層117可促進第一閘極介電層101的形成。
請參考圖5,半導體元件1E可具有類似於如圖1所描述的一結構。在圖5中相同於或類似於圖1的元件已經以類似的元件編號進行標示,且已經省略其重複描述。
在半導體元件1E中,一調整層119可設置在第一閘極保護層103與第一功函數層105之間。在一些實施例中,調整層119可包括一材料或一合金,該材料或該合金包括鑭系氮化物(lanthanide nitride)。調整層119可用於微調第一閘極堆疊100的臨界電壓。
請參考圖6,半導體元件1F可具有類似於如圖1所描述的一結構。在圖6中相同於或類似於圖1的元件已經以類似的元件編號進行標示,且已經省略其重複描述。
在半導體元件1F中,一偶極層121可設置在基底301與第一閘極介電層101之間。在一些實施例中,偶極層121可具有一厚度,該厚度小於2nm。偶極層121可以置換在第一閘極介電層101中的多個缺陷,並可改善第一閘極介電層101的遷移率與可靠度。偶極層121可包含一材料,該材料包括以下其中一個或多個:氧化鎦(lutetium oxide)、氧化矽鎦(lutetium silicon oxide)、氧化釔(yttrium oxide)、氧化矽釔(yttrium silicon oxide)、氧化鑭(lanthanum oxide)、氧化矽鑭(lanthanum silicon oxide)、氧化鋇(barium oxide)、氧化矽鋇(barium silicon oxide)、氧化鍶(strontium oxide)、氧化矽鍶(strontium silicon oxide)、氧化鋁(aluminum oxide)、氧化矽鋁(aluminum silicon oxide)、氧化鈦(titanium oxide)、氧化矽鈦(titanium silicon oxide)、氧化鉿(hafnium oxide)、氧化矽鉿(hafnium silicon oxide)、氧化鋯(zirconium oxide)、氧化矽鋯(zirconium silicon oxide)、氧化鉭(tantalum oxide)、氧化矽鉭(tantalum silicon oxide)、氧化鈧(scandium Oxide)、氧化矽鈧(scandium silicon oxide)、氧化鎂(magnesium oxide)以及氧化矽鎂(magnesium silicon oxide)。
請參考圖7,半導體元件1G可具有類似於如圖1所描述的一結構。在圖7中相同於或類似於圖1的元件已經以類似的元件編號進行標示,且已經省略其重複描述。
在半導體元件1G中,一功能層123可設置在第一閘極介電層101與第一閘極保護層103之間。在一些實施例中,功能層123可具有一厚度,該厚度介於大約10Å到大約15Å之間。在一些實施例中,舉例來說,功能層123可包含氮化鈦或氮化鉭。功能層123可保護第一閘極介電層101避免在接下來的半導體製程期間造成損傷。在一些實施例中,舉例 來說,功能層123可包含鈦以及矽化鈦。功能層123還可降低第一閘極保護層103的電阻率。因此,可改善第一閘極堆疊100的特性。結果,可改善半導體元件1G的效能。
請參考圖8,半導體元件1H可具有類似於如圖1所描述的一結構。在圖8中相同於或類似於圖1的元件已經以類似的元件編號進行標示,且已經省略其重複描述。
在半導體元件1H中,界面層117可設置在基底301上。偶極層121可設置在第一閘極介電層101與界面層117之間。功能層123可設置在第一閘極介電層101與第一閘極保護層103之間。調整層119可設置在第一功函數層105與第一閘極保護層103之間。
應當理解,「正在形成(forming)」、「已經形成(formed)」以及「形成(form)」的術語,可表示並包括任何產生(creating)、構建(building)、圖案化(patterning)、植入(implanting)或沉積(depositing)一元件(element)、一摻雜物(dopant)或一材料的方法。形成方法的例子可包括原子層沉積(atomic layer deposition)、化學氣相沉積(chemical vapor deposition)、物理氣相沉積(physical vapor deposition)、噴濺(sputtering)、旋轉塗佈(spin coating)、擴散(diffusing)、沉積(depositing)、生長(growing)、植入(implantation)、微影(photolithography)、乾蝕刻以及濕蝕刻,但並不以此為限。
應當理解,在本揭露的描述中,文中所提到的功能或步驟可發生不同於各圖式中之順序。舉例來說,連續顯示的兩個圖式實際上可以大致同時執行,或者是有時可以相反順序執行,其取決於所包含的功能或步驟。
圖9是流程示意圖,例示本揭露一實施例之半導體元件1A的製備方法10。圖10到圖23是剖視示意圖,例示本揭露一實施例之製備半導體元件1A的一流程。
請參考圖9及圖10,在步驟S11,可提供包括一陣列區AA以及一周圍區PA的一基底301,且一絕緣層303可形成在基底301中。
請參考圖10,周圍區PA可圍繞陣列區AA。可執行一系列的沉積製程,以沉積一墊氧化物層(圖未示)以及一墊氮化物層(圖未示)在基底301上。可執行一微影製程以界定絕緣層303的位置。在微影製程之後,可執行一蝕刻製程,例如一非等向性乾蝕刻製程,以形成多個溝槽而穿經該墊氧化物層、該墊氮化物層以及基底301。一隔離材料可沉積進入該等溝槽,並可接著執行一平坦化製程,例如化學機械研磨,以移除多於填充材料,直到暴露基底301並形成絕緣層303為止。舉例來說,該隔離材料可為氧化矽、氮化矽、氮氧化矽、氧化氮化矽或摻氟矽酸鹽。絕緣層303可在周圍區PA界定一第一主動區305以及一第二主動區307,且在陣列區AA中界定一陣列主動區309。
請參考圖9及圖11,在步驟S13,一字元線溝槽TR1可形成在陣列區AA中,一層第一隔離材料501可共形地形成在字元線溝槽TR1中以及在基底301上。
請參考圖11,可執行一微影製程以界定在陣列區AA處之字元線溝槽TR1的位置。在微影製程之後,可執行一蝕刻製程,例如一非等向性乾蝕刻製程,以移除基底301的一部分並形成字元線溝槽TR1。舉例來說,該層第一隔離材料501可藉由化學氣相沉積、原子層沉積或其他可應用的沉積製程而共形地形成在字元線溝槽TR1內以及在基底301上。 舉例來說,第一隔離材料501可包含氧化鉿、氧化鋯鉿、氧化鑭鉿、氧化矽鉿、氧化鉭鉿、氧化鈦鉿、氧化鋯、氧化鋁、氧化矽鋁、氧化鈦、五氧化二鉭(tantalum pentoxide)、氧化鑭、氧化矽鑭、鈦酸鍶、鋁酸鑭、氧化釔、氧化鎵(gallium(III)trioxide)、釓鎵氧化物(gadolinium gallium oxide)、鋯鈦酸鉛(lead zirconium titanate)、鈦酸鋇(barium titanate)、鈦酸鍶鋇(barium strontium titanate)、鋯酸鋇(barium zirconate)或其混合物。
請參考圖9、圖12及圖13,在步驟S15,一層保護材料503可共形地形成在該層第一隔離材料501上,而該層第一隔離材料501形成在周圍區PA上,且一層第一功函數材料505以及一層第二功函數材料507可共形地形成在該層保護材料503上。
請參考圖12,可形成一第一遮罩層601以覆蓋陣列區AA。舉例來說,第一遮罩層601可為氮化矽。保護材料503可為氮化矽鈦。
在一些實施例中,該層保護材料503的製作技術可包含一熱化學氣相沉積製程。在熱化學氣相沉積製程期間,可將一含鈦氣體、一含矽氣體以及一含氮氣體引入到在周圍區PA上的該層第一隔離材料501,以形成一氮化矽鈦膜(例如該層保護材料503)。舉例來說,含鈦氣體可為四(二甲基醯胺基)鈦(tetraxydimethylaminotitanium,TDMAT)或四(二乙基醯胺基)鈦(tetraxydiethylaminotitanium,TDEAT)。舉例來說,含矽氣體可為SiH2Cl2、SiHCl3、SiCl4、SiH4或Si2H6。舉例來說,含氮氣體可為氨氣(ammonia)或是甲基肼(monomethylhydrazine)。含鈦氣體的流量可介於大約5標準立方公分每分鐘(standard cubic centimeters per minute,sccm)到大約50sccm之間。含矽氣體的流量可介於大約5sccm到大約 500sccm之間。含氮氣體的流量可介於大約50sccm到大約500sccm之間。熱化學氣相沉積製程的製程壓力可介於大約0.3Torr到大約5Torr之間。而製程溫度可介於大約400℃到大約650℃之間。
替代地,在一些實施例中,該層保護材料503的製作技術可包含一電漿化學氣相沉積製程。舉例來說,用於產生電漿的氣體可為氫以及氬。電漿之射頻功率的頻率可為13.56MHz。電漿的射頻功率可介於大約200W到大約800W之間。含鈦氣體(例如TiCl4)的流量可介於大約1sccm到大約10sccm之間。含矽氣體(例如SiH4)的流量可介於大約0.1sccm到大約10sccm之間。含氮氣體(N2)的流量可介於大約30sccm到大約500sccm之間。氫的流量可介於大約100到3000sccm之間。氬的流量可介於大約100到2000sccm之間。電漿化學氣相沉積製程的製程壓力可介於大約0.5Torr到大約5Torr之間。而製程溫度可介於大約350℃到大約450℃之間。
替代地,在一些實施例中,一層氮化鈦以及一層氮化矽可依序形成在該層第一隔離材料501上,而該層第一隔離材料501形成在周圍區PA上。可執行一退火(annealing)製程以將該層氮化鈦以及該層氮化矽轉換成一氮化矽鈦膜(例如該層保護材料503)。
請參考圖13,在一些實施例中,該層第一功函數材料505以及該層第二功函數材料507可單獨形成。在一些實施例中,該層第一功函數材料505以及該層第二功函數材料507可包含相同材料,並可同時形成。舉例來說,第一功函數材料505以及第二功函數材料507可為鋁、銀、鈦、氮化鈦、鈦鋁、鋁碳化鈦(titanium carbide aluminum)、鋁氮化鈦(titanium nitride aluminum)、鋁矽化鈦(titanium silicon aluminum)、 氮化鉭、碳化鉭、氮化矽鉭、錳、鋯或氮化鎢。舉例來說,該層第一功函數材料505以及該層第二功函數材料507的製作技術可包含原子層沉積、電漿氣相沉積、化學氣相沉積或是其他可應用的沉積製程。
請參考圖9、圖14及圖15,在步驟S17,一層第一阻障材料509可共形地形成在該層第一隔離材料501上、在該層第一功函數材料505上以及在該層第二功函數材料507上,且一層填充材料511可形成在該層第一阻障材料509上。
請參考圖14,可移除第一遮罩層601。接下來,該層第一阻障材料509可共形地形成在該層第一功函數材料505上、在該層第二功函數材料507上以及在該層第一隔離材料501上,而該層第一隔離材料501形成在陣列區AA中。舉例來說,該層第一阻障材料509的製作技術可包含化學氣相沉積、原子層沉積、物理氣相沉積或其他可應用的沉積製程。第一阻障材料509可為鈦、氮化鈦、鉭、氮化鉭或其組合。
請參考圖15,該層填充材料511可形成在該層第一阻障材料509上。舉例來說,該層填充材料511的製作技術可包含物理氣相沉積、化學氣相沉積、噴濺或其他可應用的沉積製程。舉例來說,填充材料511可為鎢、鋁、摻雜多晶矽、矽鍺、金屬、金屬合金、金屬矽化物、金屬氮化物或是金屬碳化物。在一些實施例中,可執行一平坦化製程,例如化學機械研磨,以提供一大致平坦表面給接下來的處理步驟。
請參考圖9以及圖16到圖19,在步驟S19,可圖案化該層第一隔離材料501、該層保護材料503、該層第一功函數材料505、該層第二功函數材料507、該層第一阻障材料509以及該層填充材料511,以形成一第一閘極堆疊100以及一第二閘極堆疊200在周圍區PA上。
請參考圖16,一層硬遮罩材料513可形成在該層填充材料511上。可執行一平坦化製程,例如化學機械研磨,以提供一大致平坦表面給接下來的處理步驟。一第二硬遮罩層603可形在該層硬遮罩材料513上。第二硬遮罩層603可包括第一閘極堆疊100與第二閘極堆疊200的圖案。應當理解,陣列區AA可被第二硬遮罩層603所覆蓋。
請參考圖17,可執行一蝕刻製程,例如一非等向性乾蝕刻製程,以將第一閘極堆疊100與第二閘極堆疊200的圖案轉換到硬遮罩層515(亦表示成圖案化硬遮罩層515)上。
請參考圖18,可使用圖案化硬遮罩層515當作遮罩而執行一蝕刻製程,以移除第一隔離材料501、保護材料503、第一功函數材料505、第二功函數材料507、第一阻障材料509以及填充材料511的一些部分。
在蝕刻製程之後,形成在周圍區PA上的該層第一隔離材料501可轉換成第一閘極介電層101以及第二閘極介電層201。該層保護材料503可轉換成第一閘極保護層103以及第二閘極保護層203。該層第一功函數材料505可轉換成第一功函數層105。該層第二功函數材料507可轉換成第二功函數層205。形成在周圍區PA上的該層第一阻障材料509可轉換成第一閘極阻障層107以及第二閘極阻障層207中。形成在周圍區PA上的該層填充材料511可轉換成第一閘極填充層109以及第二閘極填充層209。
請參考圖18,第一閘極介電層101、第一閘極保護層103、第一功函數層105、第一閘極阻障層107以及第一閘極填充層109可配置成第一閘極堆疊100。第二閘極介電層201、第二閘極保護層203、第二功函數層205、第二閘極阻障層207以及第二閘極填充層209可配置成第二閘極 堆疊200。
請參考圖19,可執行一植入製程以形成複數個第一雜質區113以及複數個第二雜質區213。植入製程的摻雜物可包括p型雜質(摻雜物)或是n型雜質(摻雜物)。P型雜質可添加到一本質半導體以產生多個價電子的缺陷。在一含矽基底中,p型摻雜物或雜質的例子包括硼、鋁、鎵以及銦,但並不以此為限。n型雜質可添加到一本質半導體以貢獻多個自由電子給該本質半導體。在一含矽基底中,n型摻雜物或雜質的例子包括銻、砷以及磷,但並不以此為限。在一些實施例中,複數個第一雜質區113與複數個第二雜質區213的摻雜濃度可介於大約1E19 atoms/cm3到大約1E21 atoms/cm3之間。在植入製程之後,複數個第一雜質區113與複數個第二雜質區213可具有一電類型,例如n型或p型。在一些實施例中,複數個第一雜質區113與複數個第二雜質區213的製作技術可包含兩個不同植入製程。
請參考圖1及圖20到圖23,在步驟S21,一字元線結構400可形成在陣列區AA中。
請參考圖20,可形成一第三遮罩層605以覆蓋周圍區PA。可執行一凹入(recess)製程以移除第一隔離材料501、第一阻障材料509以及填充材料511在陣列區AA中的部分。在凹入製程之後,該層第一隔離材料501可轉換成在字元線溝槽TR1中的字元線隔離層401。該層第一阻障材料509可轉換成在字元線溝槽TR1中的字元線阻障層403。該層填充材料511可轉換成在字元線溝槽TR1中的字元線導電層405。
請參考圖21,可形成一字元線罩蓋層407以完全填滿字元線溝槽TR1。字元線隔離層401、字元線阻障層403、字元線導電層405以 及字元線罩蓋層407一起配置成字元線結構400。
請參考圖22,可執行一植入製程以形成複數個字元線雜質區409。植入製程的摻雜物可包括p型雜質(摻雜物)或是n型雜質(摻雜物)。在一些實施例中,複數個字元線雜質區409的摻雜濃度介於大約1E19 atoms/cm3到大約1E21 atoms/cm3之間。在植入製程之後,複數個字元線雜質區409可具有一電類型,例如N型或p型。
請參考圖23,可移除第三遮罩層605。接下來,一層間隙子材料(圖未示)可共形地形成在基底301上,以覆蓋第一閘極堆疊100與第二閘極堆疊200。舉例來說,間隙子材料可為氧化矽、氮化矽、氮氧化矽、氧化氮化矽或是摻氟矽酸鹽。可執行一蝕刻製程,例如一非等向性乾蝕刻製程,以移除間隙子材料的一部分且同時形成第一閘極罩蓋層111、第一間隙子層115、第二閘極罩蓋層211以及第二間隙子層215。
本揭露之一實施例提供一種半導體元件,包括一基底;以及一第一閘極堆疊,設置在該基底上並包括:一第一閘極介電層,設置在該基底上;一第一閘極保護層,設置在該第一閘極介電層上包括氮化矽鈦;一第一功函數層,設置在該第一閘極保護層上;以及一第一閘極填充層,設置在該第一功函數層上。
本揭露之另一實施例提供一種半導體元件,包括一基底,包括一陣列區或一周圍區,該周圍區圍繞該陣列區;一字元線結構,設置在該陣列區中;以及一第一閘極堆疊,設置在該周圍區上並包括:一第一閘極介電層,設置在該周圍區上;一第一閘極保護層,設置在該第一閘極介電層尚且包括氮化矽鈦;一第一功函數層,設置在該第一閘極保護層上;以及一第一閘極填充層,設置在該第一功函數層上。
本揭露之另一實施例提供一種半導體元件的製備方法,包括提供一基底,包括一陣列區以及一周圍區,該周圍區圍繞該陣列區;形成一字元線溝槽在該陣列區中;共形地形成一層第一隔離材料在該字元線溝槽中以及在該基底上;共形地形成一層保護材料在形成在該周圍區上的該層第一隔離材料上;共形地形成一層第一功函數材料在該層保護材料上;共形地形成一層第一阻障材料在該層第一隔離材料上以及在該層第一功函數材料上;形成一層填充材料在該層第一阻障材料上;以及圖案化該層第一隔離材料、該層保護材料、該層第一功函數材料、該層第一阻障材料以及該層填充材料,以形成一第一閘極堆疊在該周圍區上以及形成一字元線結構在該陣列區中;其中該保護材料包括氮化矽鈦。
由於本揭露該半導體元件的設計,包括氮化矽鈦的第一閘極保護層103可具有一低電阻率以及一優異的阻隔特性,且在加熱情況下是穩定的。因此,包括包含氮化矽鈦之第一閘極保護層103的第一閘極堆疊100可具有優異的特性。因此,可改善半導體元件1A的效能。
雖然已詳述本揭露及其優點,然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如,可用不同的方法實施上述的許多製程,並且以其他製程或其組合替代上述的許多製程。
再者,本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此,此等製程、 機械、製造、物質組成物、手段、方法、或步驟包含於本申請案之申請專利範圍內。
1A:半導體元件 100:第一閘極堆疊 101:第一閘極介電層 103:第一閘極保護層 105:第一功函數層 107:第一閘極阻障層 109:第一閘極填充層 111:第一閘極罩蓋層 113:第一雜質區 115:第一間隙子層 200:第二閘極堆疊 201:第二閘極介電層 203:第二閘極保護層 205:第二功函數層 207:第二閘極阻障層 209:第二閘極填充層 211:第二閘極罩蓋層 213:第二雜質區 215:第二間隙子層 301:基底 303:絕緣層 305:第一主動區 307:第二主動區 309:陣列主動區 400:字元線結構 401:字元線隔離層 403:字元線阻障層 405:字元線導電層 407:字元線罩蓋層 409:字元線雜質區 AA:陣列區 PA:周圍區 T1:厚度 T2:厚度 Z:方向

Claims (14)

  1. 一種半導體元件,包括:一基底,包括一陣列區以及一周圍區;以及一第一閘極堆疊,設置在該基底上並包括:一第一閘極介電層,設置在該基底上;一第一閘極保護層,設置在該第一閘極介電層上包括氮化矽鈦;一第一功函數層,設置在該第一閘極保護層上;一第一閘極填充層,設置在該第一功函數層上;以及一字元線結構,設置在該陣列區中;其中該字元線結構包括:一字元線隔離層,朝內設置在該陣列區中;一字元線導電層,設置在該字元線隔離層上;以及一字元線罩蓋層,設置在該字元線隔離層與該字元線導電層上。
  2. 如請求項1所述之半導體元件,其中該周圍區圍繞該陣列區,且該第一閘極堆疊設置在該周圍區上。
  3. 如請求項2所述之半導體元件,還包括一第一閘極阻障層,設置在該第一功函數層與該第一閘極填充層之間;其中該第一閘極阻障層包括氮化鈦或是鈦/氮化鈦雙層。
  4. 如請求項3所述之半導體元件,還包括一第一閘極罩蓋層,設置在該第一閘極填充層上;其中該第一閘極罩蓋層包括氧化矽、氮化矽、氮氧化矽、氧化氮化矽或是摻氟矽酸鹽。
  5. 如請求項4所述之半導體元件,還包括一絕緣層,設置在該基底的該周圍區中,並界定一第一主動區以及一第二主動區,該第二主動區鄰接該第一主動區;其中該第一閘極堆疊設置在該第一主動區上。
  6. 如請求項5所述之半導體元件,還包括複數個第一雜質區,設置在該第一主動區中並鄰近該第一閘極介電層。
  7. 如請求項6所述之半導體元件,還包括一第二閘極堆疊,設置在第二主動區上並包括:一第二閘極介電層,設置在該第二主動區上;一第二閘極保護層,設置在該第二閘極介電層上並包括氮化矽鈦;一第二功函數層,設置在該第二閘極保護層上;以及一第二閘極填充層,設置在該第二功函數層上。
  8. 如請求項7所述之半導體元件,其中該第一閘極介電層的一厚度與該第二閘極介電層的一厚度大致是相同的。
  9. 如請求項8所述之半導體元件,其中該第一功函數層與該第二功函數層包括鋁、銀、鈦、氮化鈦、鈦鋁、鋁碳化鈦(titanium carbide aluminum)、鋁氮化鈦(titanium nitride aluminum)、鋁矽化鈦(titanium silicon aluminum)、氮化鉭、碳化鉭、氮化矽鉭、錳、鋯或氮化鎢。
  10. 如請求項8所述之半導體元件,其中該第一功函數層與該第二功函數層包括不同材料。
  11. 如請求項9所述之半導體元件,還包括複數個第二雜質區,設置在該第二主動區中並鄰近該第二閘極介電層。
  12. 如請求項11所述之半導體元件,其中該複數個第一雜質區的一電類型與該複數個第二雜質區的一電類型是相同的。
  13. 如請求項11所述之半導體元件,其中該複數個第一雜質區的一電類型與該複數個第二雜質區的一電類型是不同的。
  14. 如請求項1所述之半導體元件,其中該字元線罩蓋層包括一下部以及一上部,該下部設置在該字元線隔離層與該字元線導電層上,該上部設置在該下部上;其中該下部包括一隔離材料,該隔離材料具有一介電常數,該介電常數大約為4.0或更大;其中該上部包括一低介電常數材料。
TW111114235A 2022-02-09 2022-04-14 具有保護層的半導體元件 TWI817444B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US17/667,667 US20230253209A1 (en) 2022-02-09 2022-02-09 Semiconductor device with protection layer and method for fabricating the same
US17/667,813 2022-02-09
US17/667,813 US20230253210A1 (en) 2022-02-09 2022-02-09 Semiconductor device with protection layer
US17/667,667 2022-02-09

Publications (2)

Publication Number Publication Date
TW202333377A TW202333377A (zh) 2023-08-16
TWI817444B true TWI817444B (zh) 2023-10-01

Family

ID=87424560

Family Applications (2)

Application Number Title Priority Date Filing Date
TW111114238A TWI803281B (zh) 2022-02-09 2022-04-14 具有保護層的半導體元件及其製備方法
TW111114235A TWI817444B (zh) 2022-02-09 2022-04-14 具有保護層的半導體元件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW111114238A TWI803281B (zh) 2022-02-09 2022-04-14 具有保護層的半導體元件及其製備方法

Country Status (1)

Country Link
TW (2) TWI803281B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202011517A (zh) * 2018-09-13 2020-03-16 南韓商三星電子股份有限公司 包含閘極間隔件結構的積體電路裝置
TW202114228A (zh) * 2019-09-27 2021-04-01 南亞科技股份有限公司 半導體裝置及其製造方法
TW202201551A (zh) * 2020-06-25 2022-01-01 台灣積體電路製造股份有限公司 半導體裝置及其製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10141417B2 (en) * 2015-10-20 2018-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Gate structure, semiconductor device and the method of forming semiconductor device
KR102489949B1 (ko) * 2016-12-13 2023-01-17 삼성전자주식회사 반도체 장치 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202011517A (zh) * 2018-09-13 2020-03-16 南韓商三星電子股份有限公司 包含閘極間隔件結構的積體電路裝置
TW202114228A (zh) * 2019-09-27 2021-04-01 南亞科技股份有限公司 半導體裝置及其製造方法
TW202201551A (zh) * 2020-06-25 2022-01-01 台灣積體電路製造股份有限公司 半導體裝置及其製造方法

Also Published As

Publication number Publication date
TW202333297A (zh) 2023-08-16
TW202333377A (zh) 2023-08-16
TWI803281B (zh) 2023-05-21

Similar Documents

Publication Publication Date Title
TWI779616B (zh) 具有石墨烯系元素的半導體元件及其製備方法
TWI779781B (zh) 具有介電全環繞電容之閘極全環繞半導體元件及其製備方法
US11699661B2 (en) Method for fabricating semiconductor device
TWI833077B (zh) 具有可程式化構件的半導體元件及其製備方法
TWI749703B (zh) 半導體元件及其製備方法
TWI793520B (zh) 半導體元件及其製備方法
TWI817444B (zh) 具有保護層的半導體元件
US20230253210A1 (en) Semiconductor device with protection layer
US20230253209A1 (en) Semiconductor device with protection layer and method for fabricating the same
TWI798857B (zh) 具有錐形輪廓接觸點的半導體元件及其製備方法
US11647626B2 (en) Method for fabricating semiconductor device with tapering impurity region
TWI817338B (zh) 具有氣隙的半導體元件的製備方法
TWI798865B (zh) 具有水平配置電容器之半導體元件的製備方法
TW202407878A (zh) 具有含釩間隔物的半導體元件及其製造方法
TWI786997B (zh) 具有位元線接觸區的半導體元件及其製備方法
TWI825458B (zh) 具有共享電極之電容器的半導體元件及其製備方法
TWI793805B (zh) 具有反相器的半導體元件及其製備方法
US20230301073A1 (en) Semiconductor device with programmable element and method for fabricating the same
TW202412265A (zh) 具有支撐層的半導體元件及其製造方法
TW202139466A (zh) 具有可程式化接觸點的半導體元件及其製備方法
CN115274819A (zh) 半导体器件的制备方法