TWI814263B - 用於驅動顯示器像素之驅動電路 - Google Patents
用於驅動顯示器像素之驅動電路 Download PDFInfo
- Publication number
- TWI814263B TWI814263B TW111107342A TW111107342A TWI814263B TW I814263 B TWI814263 B TW I814263B TW 111107342 A TW111107342 A TW 111107342A TW 111107342 A TW111107342 A TW 111107342A TW I814263 B TWI814263 B TW I814263B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal lines
- gate signal
- signal line
- data signal
- gate
- Prior art date
Links
- 239000002184 metal Substances 0.000 claims description 35
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 18
- 230000000052 comparative effect Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
本揭示提供一種驅動電路,用於驅動顯示器之主動區域之多個像素。驅動電路包括第一電路單元及第二電路單元。第一電路單元用以輸出第一閘極訊號線。第二電路單元用以接收第一閘極訊號線及多條資料訊號線,第一閘極訊號線連接於多條第二閘極訊號線,且第二電路單元輸出資料訊號線及第二閘極訊號線至主動區域。資料訊號線配位於第二閘極訊號線以對應至主動區域之像素的位置,資料訊號線不跨線於第二閘極訊號線,且資料訊號線的每一者跨線於第一閘極訊號線之次數相等。
Description
本揭示係關於一種電子電路,特別關於一種用於提供閘極訊號及資料訊號以驅動顯示器像素的驅動電路。
隨著半導體技術及電路設計之演進,已發展出適合於不同用途的各式平面顯示器。在各式顯示器中,不論應用於手持裝置的小尺寸顯示器、或應用於家用電視或商場展示牆的大尺寸顯示器,窄邊框(或稱為無邊框(Zero Border))設計已蔚為主流。因應於窄邊框的空間配置,顯示器的閘極訊號線與資料訊號線通常於顯示器的主動區域的同一側進行線路佈局。
然而,閘極訊號線與資料訊號線的交錯佈局趨於複雜,導致閘極訊號線與資料訊號線之間的「跨線」次數增加,且每一條資料訊號線各自的「跨線」次數亦不相等而造成負載不匹配,進而減損訊號完整度(signal integrity,SI)之表現。此外,資料訊號線及閘極訊號線亦可能需要多次的「轉線」(即,轉換金屬層)而增加了線路佈局的複雜度。
針對於習知的顯示器存在之上述技術問題,本技術
領域之相關產業之技術人員係致力於改良閘極驅動電路的設置以及資料訊號線與閘極訊號線的線路佈局,期能達到負載匹配並減少「轉線」次數。
於本揭示之技術方案中,係於將閘極驅動電路分設為第一電路單元及第二電路單元。多條資料訊號線繞過第一電路單元後隨即進行配位,而後,再經由第二電路單元將第一閘極訊號線連接於多條第二閘極訊號線。據此,多條資料訊號線各自對於第一閘極訊號線的「跨線」次數能夠相等以達成負載匹配。
根據本揭示之一方面,係提供一種驅動電路,用於驅動顯示器之主動區域之多個像素。驅動電路包括第一電路單元及第二電路單元。第一電路單元用以輸出第一閘極訊號線。第二電路單元用以接收第一閘極訊號線及多條資料訊號線,第一閘極訊號線連接於第二閘極訊號線,且第二電路單元輸出資料訊號線及第二閘極訊號線至主動區域。其中,資料訊號線配位於第二閘極訊號線以對應至主動區域之像素的位置,資料訊號線不跨線於第二閘極訊號線,且資料訊號線的每一者跨線於第一閘極訊號線之次數相等。
根據本揭示之上述技術方案,將閘極驅動電路分設為第一電路單元及第二電路單元而先後進行線路佈局,使得多條資料訊號線能夠達成負載匹配,並且第一閘極訊號線、第二閘極訊號線的「轉線」次數亦能降低。
透過閱讀以下圖式、詳細說明以及申請專利範圍,
可見本揭示之其他方面以及優點。
10a,1000:閘極驅動電路
100:第一電路單元
200:第二電路單元
30a,300:主動區域
301,31a:第一側
GL1:第一閘極訊號線
GL1b:轉線後的第一閘極訊號線
GL1-1a~GL1-9a,GL1-1~GL1-9:第二閘極訊號線
GL1-1’~GL1-9’:第二閘極訊號線
DL1a~DL24a,DL1~DL24:資料訊號線
P1~P3,P7~P9:群組
c1~c12:位置
X:第一方向
Y:第二方向
n1~n10,n100,n201:節點
d1,d2,d7,d8:預定距離
201~209:驅動單元
M1~M13:電晶體
CK[n]:時脈訊號
HC1:高頻訊號
M12_g,M13_g:閘極
M12_s,M13_s:源極
M12_d,M13_d:汲極
第1圖為一比較例之閘極驅動電路、閘極訊號線及資料訊號線之配置佈局的示意圖。
第2A圖為本揭示一實施例之閘極驅動電路、第一閘極訊號線、第二閘極訊號線及資料訊號線之配置佈局的示意圖。
第2B圖為本揭示一實施例之閘極驅動電路、第一閘極訊號線、第二閘極訊號線及資料訊號線之配置佈局的另一示意圖。
第3圖為本揭示另一實施例之閘極驅動電路2000之配置佈局的示意圖。
第4圖為本揭示又一實施例之閘極驅動電路3000之配置佈局的示意圖。
第5圖為本揭示一廣義示例之閘極驅動電路5000之配置佈局的示意圖。
第6圖為本揭示一實施例之閘極驅動電路之第一電路單元100的電路圖。
第7A圖為本揭示一實施例之閘極驅動電路之第二電路單元的部份示意圖。
第7B圖為第7A圖之第二電路單元的其中一個驅動單元的電路圖。
本說明書的技術用語係參照本技術領域之習慣用語,如本說明書對部分用語有加以說明或定義,該部分用語之解釋係以本說明書之說明或定義為準。本揭露之各個實施例分別具有一或多個技術特徵。在可能實施的前提下,本技術領域具有通常知識者可選擇性地實施任一實施例中部分或全部的技術特徵,或者選擇性地將這些實施例中部分或全部的技術特徵加以組合。
第1圖為一比較例之閘極驅動電路10a、閘極訊號線GL1a~GL9a及資料訊號線DL1a~DL24a之配置佈局的示意圖。請參見第1圖,比較例之閘極驅動電路10a設置於鄰近窄邊框顯示器之主動區域(Active Area,AA)30a的第一側31a,而閘極驅動電路10a輸出的閘極訊號線(Gate line)GL1a~GL9a由主動區域30a的第一側31a輸入至主動區域30a。此外,顯示器的資料訊號線(Data line)DL1a~DL24a亦從主動區域30a的同一側(即,第一側31a)輸入至主動區域30a。為了對應於主動區域30a內的像素位置,資料訊號線DL1a~DL24a與閘極訊號線GL1a~GL9a必須進行配位,因而資料訊號線DL1a~DL24a與閘極訊號線GL1a~GL9a在閘極驅動電路10a與主動區域30a的第一側31a之間交錯設置而發生「跨線」配置。
根據資料訊號線DL1a~DL24a與閘極驅動電路10a的相對位置,資料訊號線DL1a~DL24a的每一者各自與閘極訊號線GL1a~GL9a的「跨線」次數不盡相同。例如,最接近閘極驅動電路10a的資料訊號線DL24a在位置c1~c9分別「跨線」於閘
極訊號線GL1a~GL9a,即,資料訊號線DL24a的「跨線」次數為九次。而相鄰的資料訊號線DL23a、DL22a分別於閘極訊號線GL1a~GL8a各「跨線」一次,因而資料訊號線DL23a、DL22a各自的「跨線」次數為八次。至於遠離閘極驅動電路10a而設置的資料訊號線DL1a~DL3a僅分別在位置c10~c12「跨線」於閘極訊號線GL1a,即,資料訊號線DL1a~DL3a各自的「跨線」次數為一次。
由上,資料訊號線DL1a~DL24a的「跨線」次數各不相同,其中「跨線」次數較多的資料訊號線(例如資料訊號線DL22a~DL24a)的負載較大,而「跨線」次數較少的資料訊號線(例如資料訊號線DL1a~DL3a)的負載則較小,導致資料訊號線DL1a~DL24a的負載不匹配,造成資料訊號線DL1a~DL24a傳輸的資料訊號於訊號完整度(signal integrity,SI)方面發生缺陷。此外,為了因應於資料訊號線DL1a~DL24a與閘極訊號線GL1a~GL9a在閘極驅動電路10a與主動區域30a的第一側31a之間的配位佈局,閘極訊號線GL1a~GL9a可能需要多次的「轉線」(即,轉換金屬層),因此必須設置數量較多的金屬層。
第2A圖為本揭示一實施例之閘極驅動電路1000、第一閘極訊號線GL1、第二閘極訊號線GL1-1~GL1-9及資料訊號線DL1~DL24之配置佈局的示意圖。請參見第2A圖,閘極驅動電路1000可輸出閘極訊號至主動區域300內的對應像素的驅動電晶體,據以驅動主動區域300內的複數個像素。此外,在線路
佈局上,資料訊號亦經由閘極驅動電路1000而輸入至主動區域300內的對應像素。當應用於窄邊框之顯示器時,閘極驅動電路1000可鄰近於顯示器的邊框並且鄰近於主動區域300的第一側301而設置。
更具體而言,閘極驅動電路1000可經由複數條第二閘極訊號線GL1-1~GL1-9輸出閘極訊號至主動區域300內的對應像素,另一方面,顯示器亦設置複數條資料訊號線DL1~DL24以傳送資料訊號至主動區域300內的對應像素。在本實施例中,顯示器的解析度例如為「1920×1080」,並且閘極驅動電路1000的電晶體驅動數量比為「二」(即,可稱為「二驅」),因而資料訊號線DL1~DL24與第二閘極訊號線GL1-1~GL1-9的數量比為「24:9」。第2A圖所示之閘極驅動電路1000為顯示器之全部的閘極驅動電路的其中一部份或其中一個單元,閘極驅動電路1000總計輸出九條第二閘極訊號線GL1-1~GL1-9及二十四條資料訊號線DL1~DL24至主動區域300。
閘極驅動電路1000可包括第一電路單元100及第二電路單元200。第一電路單元100可輸出一條第一閘極訊號線GL1至第二電路單元200,並經由第二電路單元200將第一閘極訊號線GL1傳輸的閘極訊號扇出(fan-out)至九條第二閘極訊號線GL1-1~GL1-9。即,第二電路單元200可藉由一條第一閘極訊號線GL1驅動或推動(pull-up)九條第二閘極訊號線GL1-1~GL1-9。
另一方面,閘極驅動電路1000接收資料訊號線DL1~DL24之後,資料訊號線DL1~DL24可先「繞過」第一電路單元100而後再輸入至第二電路單元200;並且,在資料訊號線DL1~DL24輸入至第二電路單元200之前,資料訊號線DL1~DL24並不「跨線」於第一閘極訊號線GL1。而資料訊號線DL1~DL24輸入至第二電路單元200之後,第二電路單元200對於資料訊號線DL1~DL24及第二閘極訊號線GL1-1~GL1-9進行線路佈局的配位,以使配位後的資料訊號線DL1~DL24及第二閘極訊號線GL1-1~GL1-9精確對應於主動區域300內的對應像素的位置。
資料訊號線DL1~DL24及第二閘極訊號線GL1-1~GL1-9的配位的示例如下:第二電路單元200可將資料訊號線DL1~DL24與第二閘極訊號線GL1-1~GL1-9大致區分為九個群組P1~P9,且群組P1~P9的每一群組內的資料訊號線與第二閘極訊號線的數量比大致為「3:1」。例如,在配位之後,群組P1包括一條第二閘極訊號線GL1-1與三條資料訊號線DL1~DL3、群組P2包括一條第二閘極訊號線GL1-2與三條資料訊號線DL4~DL6、群組P3包括一條第二閘極訊號線GL1-3與三條資料訊號線DL7~DL9、...,依此類推,群組P7包括一條第二閘極訊號線GL1-7與三條資料訊號線DL19~DL21。此外,群組P8的資料訊號線與第二閘極訊號線的數量比為「2:1」,群組P8包括一條第二閘極訊號線GL1-8與兩條資料訊號線DL22、DL23。
而群組P9的資料訊號線與第二閘極訊號線的數量比則為「1:1」,群組P9包括一條第二閘極訊號線GL1-9與一條資料訊號線DL24。配位後的群組P1~P9的資料訊號線DL1~DL24與第二閘極訊號線GL1-1~GL1-9由主動區域300的同一側(即,主動區域300的第一側301)輸入至主動區域300。
第2B圖為本揭示一實施例之閘極驅動電路1000、第一閘極訊號線GL1、第二閘極訊號線GL1-1~GL1-9及資料訊號線DL1~DL24之配置佈局的另一示意圖,其詳細繪示出第二電路單元200對於第二閘極訊號線GL1-1~GL1-9及資料訊號線DL1~DL24進行配位的方式。請參見第2B圖,閘極驅動電路1000的第一電路單元100輸出第一閘極訊號線GL1後,第一閘極訊號線GL1的線路佈局方向大致垂直於主動區域300的第一側301,而後第一閘極訊號線GL1輸入至第二電路單元200。即,第一閘極訊號線GL1大致垂直於主動區域300之第一側301而延伸並輸入至第二電路單元200。
第一閘極訊號線GL1輸入至第二電路單元200之後,第一閘極訊號線GL1在節點n10進行一次「轉線」(即,轉換金屬層)而成為轉線後的第一閘極訊號線GL1b。例如,第一閘極訊號線GL1為第二金屬層(2nd metal)M2,而轉線後的第一閘極訊號線GL1b為第一金屬層(1st metal)M1;即,在節點n10由第二金屬層M2「轉線」為第一金屬層M1。其中,節點n10可設置連接元件(圖中未顯示)以連接第一金屬層M1與第二金屬層M2。
在本揭示的實施方式說明中,第一閘極訊號線GL1與轉線後的第一閘極訊號線GL1b統稱為「第一閘極訊號線」。
在第二電路單元200中,轉線後的第一閘極訊號線GL1b之線路佈局方向大致平行於主動區域300的第一側301,並且轉線後的第一閘極訊號線GL1b具有九個節點n1~n9以分別連接於第二閘極訊號線GL1-1’~GL1-9’。第二閘極訊號線GL1-1’~GL1-9’例如為第二金屬層M2;換言之,在節點n1~n9再次「轉線」以由第一金屬層M1的第一閘極訊號線GL1b轉換金屬層為第二金屬層M2的第二閘極訊號線GL1-1’~GL1-9’。在線路佈局上,第二閘極訊號線GL1-1’~GL1-9’大致垂直於主動區域300之第一側301而延伸。由上,第二電路單元200進行兩次「轉線」以轉換金屬層,其中第一次「轉線」在節點n10,由第二金屬層M2的第一閘極訊號線GL1轉換成為第一金屬層M1的轉線後第一閘極訊號線GL1b;而第二次「轉線」在節點n1~n9轉換為第二金屬層M2的第二閘極訊號線GL1-1’~GL1-9’。並且,第二電路單元200更可包括九個驅動單元201~209,驅動單元201~209對應於第二閘極訊號線GL1-1’~GL1-9’而設置。驅動單元201~209用以放大第二閘極訊號線GL1-1’~GL1-9’傳輸的閘極訊號,經過訊號放大處理後驅動單元201~209輸出第二閘極訊號線GL1-1~GL1-9。由上,驅動單元201~209的輸入端連接於第二閘極訊號線GL1-1’~GL1-9’,而驅動單元201~209的輸出端連接於第二閘極訊號線GL1-1~GL1-9;在本揭示的實施方
式說明中,第二閘極訊號線GL1-1’~GL1-9’與第二閘極訊號線GL1-1~GL1-9統稱為「第二閘極訊號線」。
承上所述,可定義第一方向X為垂直於主動區域300的第一側301的方向,並定義第二方向Y為平行於主動區域300的第一側301的方向。以及第一方向X及第二方向Y的觀點說明之,第一電路單元100輸出第一閘極訊號線GL1後,第一閘極訊號線GL1大致沿著第一方向X而延伸並輸入至第二電路單元200。而後,第一閘極訊號線GL1在節點n10轉換金屬層成為轉線後的第一閘極訊號線GL1b,轉線後的第一閘極訊號線GL1b則大致沿著第二方向Y而延伸。而後,轉線後的第一閘極訊號線GL1b分別於節點n1~n9連接於第二閘極訊號線GL1-1’~GL1-9’,第二閘極訊號線GL1-1’~GL1-9’則大致沿著第一方向X而延伸。接著,經由驅動單元201~209的訊號放大處理後,驅動單元201~209輸出的第二閘極訊號線GL1-1~GL1-9繼續沿著第一方向X而延伸並由主動區域300的第一側301輸入至主動區域300。
另一方面,資料訊號線DL1~DL24首先大致沿著第一方向X而延伸並輸入至閘極驅動電路1000,且資料訊號線DL1~DL24先繞過第一電路單元100。繞過第一電路單元100後,其中第一條至第三條資料訊號線DL1~DL3持續沿著第一方向X而延伸而輸入至第二電路單元200(資料訊號線DL1~DL3並不轉換方向),並且資料訊號線DL1~DL3在節點n1與節點n2之間跨
線於轉線後的第一閘極訊號線GL1b。資料訊號線DL1~DL3可配位於第一條第二閘極訊號線GL1-1而形成第一個群組P1。
此外,資料訊號線DL1~DL3之外的其他資料訊號線DL4~DL24繞過第一電路單元100後可先轉向至第二方向Y的反向再轉向至第一方向X而延伸,以使得資料訊號線DL4~DL24根據第二方向Y配位於第二閘極訊號線GL1-2~GL1-9。例如,第四條至第六條資料訊號線DL4~DL6的走線方向可先轉向至第二方向Y的反向再轉向至第一方向X而延伸,以使資料訊號線DL4~DL6與資料訊號線DL1~DL3之間達到預定距離d1,以利於資料訊號線DL4~DL6配位於第二條第二閘極訊號線GL1-2而形成第二個群組P2。資料訊號線DL4~DL6在節點n2與節點n3之間跨線於轉線後的第一閘極訊號線GL1b。
基於類似的線路佈局及配位方式,第七條至第九條資料訊號線DL7~DL9可先轉向至第二方向Y的反向再轉向至第一方向X而延伸,以使資料訊號線DL7~DL9與資料訊號線DL4~DL6之間達到預定距離d2。資料訊號線DL7~DL9在節點n3與節點n4之間跨線於轉線後的第一閘極訊號線GL1b,而後資料訊號線DL7~DL9配位於第三條第二閘極訊號線GL1-3而形成第三個群組P3。
依此類推,資料訊號線DL19~DL24亦先轉向至第二方向Y的反向再轉向至第一方向X而延伸以「繞過」第一電路
單元100,並且資料訊號線DL19~DL21與資料訊號線DL22~DL23之間可達到預定距離d7,資料訊號線DL22~DL23與資料訊號線DL24之間可達到預定距離d8。而後,資料訊號線DL19~DL21在節點n7與節點n8之間跨線於轉線後的第一閘極訊號線GL1b、資料訊號線DL22~DL23在節點n8與節點n9之間跨線於轉線後的第一閘極訊號線GL1b、資料訊號線DL24在節點n9與節點n10之間跨線於轉線後的第一閘極訊號線GL1b。
根據上述之預定距離d7、d8,資料訊號線DL19~DL21可根據第二方向Y配位於第七條第二閘極訊號線GL1-7而形成第七個群組P7,類似的,資料訊號線DL22~DL23可根據第二方向Y配位於第八條第二閘極訊號線GL1-8而形成第八個群組P8,並且資料訊號線DL24可根據第二方向Y配位於第九條第二閘極訊號線GL1-9而形成第九個群組P9。
根據本實施例之上述線路佈局及配位方式,將閘極驅動電路1000「分割」為第一電路單元100與第二電路單元200,其中第一電路單元100僅先輸出一條第一閘極訊號線GL1,而後才由第二電路單元200輸出多條第一閘極訊號線GL1-1~GL1-9(換言之,第一電路單元100並非直接輸出多條第一閘極訊號線GL1-1~GL1-9),因而資料訊號線DL1~DL24與第一閘極訊號線GL1-1~GL1-9之間的交錯佈局較為簡單,資料訊號線DL1~DL24各自僅需「跨線」一次於轉線後的第一閘極訊號線GL1b而大幅降低「跨線」次數,並且資料訊號線DL1~DL9
各自的「跨線」次數相等而達到負載匹配。
反觀,第1圖之比較例中,閘極驅動電路10a是直接輸出多條閘極訊號線GL1a~GL9a與資料訊號線DL1a~DL24a進行配位,因而閘極訊號線GL1a~GL9a與資料訊號線DL1a~DL24a之間的交錯佈局較為複雜,導致閘極訊號線GL1a~GL9a與資料訊號線DL1a~DL24a之間的「跨線」次數較多,且資料訊號線DL1a~DL24a每一者的「跨線」次數不相等而導致負載不匹配。
本揭示的閘極驅動電路的電晶體驅動數量比不限於「二驅」,亦可例如為「三驅」、「四驅」、「五驅」、...等。因此,閘極驅動電路的資料訊號線與第二閘極訊號線的數量比不限於「24:9」,並且配位後的每個群組中的資料訊號線與第二閘極訊號線的數量比也不限於「3:1」。第3圖為本揭示另一實施例之閘極驅動電路2000之配置佈局的示意圖。閘極驅動電路2000配置了32條資料訊號線DL1~DL32。第二閘極訊號線GL1-1~GL1-9與資料訊號線DL1~DL32進行配位,配位後的第一個群組P1包括第一條第二閘極訊號線GL1-1及四條資料訊號線DL1~DL4,配位後的第二個群組P2包括第二條第二閘極訊號線GL1-2及四條資料訊號線DL5~DL8,依此類推。第3圖的閘極驅動電路2000中,每個群組中的資料訊號線與第二閘極訊號線的數量比大致為「4:1」。
第4圖為本揭示又一實施例之閘極驅動電路3000
之配置佈局的示意圖。閘極驅動電路3000配置了40條資料訊號線DL1~DL40。配位後的第一個群組P1包括第一條第二閘極訊號線GL1-1及五條資料訊號線DL1~DL5,配位後的第二個群組P2包括第二條第二閘極訊號線GL1-2及五條資料訊號線DL6~DL10,依此類推;每個群組中的資料訊號線與第二閘極訊號線的數量比大致為「5:1」。
綜上所述,「二驅」、「三驅」、「四驅」、「五驅」、...等等的不同驅動數量比之閘極驅動電路可廣義示例為第5圖之閘極驅動電路5000。閘極驅動電路5000的九條第二閘極訊號線GL1-1~GL1-9與8N條資料訊號線DL1~DL-8N進行配位,配位後的每個群組中的資料訊號線與第二閘極訊號線的數量比大致為「N:1」。例如,群組P1包括第一條第二閘極訊號線GL1-1及第一條至第N條資料訊號線DL1~DL-N。其中,第一條第二閘極訊號線GL1-1於第一節點n1連接於轉換金屬層後的第一閘極訊號線GL1b。並且,第一條至第N條資料訊號線DL1~DL-N於第一節點n1與第二節點n2之間跨線於轉換金屬層後的第一閘極訊號線GL1b。
類似的,群組P2包括第二條第二閘極訊號線GL1-2及第(N+1)條至第2N條資料訊號線DL-(N+1)~DL-2N;第二條第二閘極訊號線GL1-2於第二節點n2連接於轉換金屬層後的第一閘極訊號線GL1b。並且,群組P1的第一條至第N條資料訊號線DL1~DL-N與群組P2的第(N+1)條至第2N條資料訊號線
DL-(N+1)~DL-2N之間具有預定距離d1。
第6圖為本揭示一實施例之閘極驅動電路1000之第一電路單元100的電路圖。請參見第6圖,第一電路單元100可作為閘極驅動電路1000的主電路,第一電路單元100例如為平移暫存器(Shift Register,SR),可用於產生閘極訊號。第一電路單元100可包括複數個電晶體M1~M11。電晶體M4可經由電容C1接收時脈訊號CK[n],並且電晶體M6、M10亦可接收時脈訊號CK[n]。此外,節點n100為最後一級的電晶體M10及電晶體M11之間的連接點而連接於第一閘極訊號線GL1。第一電路單元100經由節點n100及第一閘極訊號線GL1輸出閘極訊號。
第7A圖為本揭示一實施例之閘極驅動電路1000之第二電路單元200的部份示意圖(第7A圖省略繪示資料訊號線DL1~DL24),第7B圖為第二電路單元200的其中一個驅動單元201的電路圖。請同時參見第7A、7B圖,第二電路單元200可作為閘極驅動電路1000之後級驅動電路,第二電路單元200包括的驅動單元201~209的輸入端分別連接於第二閘極訊號線GL1-1’~GL1-9’,並且驅動單元201~209的輸出端分別連接於第二閘極訊號線GL1-1~GL1-9(第二閘極訊號線GL1-1’~GL1-9’與第二閘極訊號線GL1-1~GL1-9統稱為「第二閘極訊號線」)。
第二閘極訊號線GL1-1’~GL1-9’分別連接於驅動
單元201~209內部的電晶體。以驅動單元201為例,驅動單元201包括電晶體M12及電晶體M13;第二閘極訊號線GL1-1’連接於電晶體M13的源極M13_s及電晶體M12的閘極M12_g,並且電晶體M12的汲極M12_d可接收高頻訊號HC1。電晶體M12的源極M12_s與電晶體M13的汲極M13_d及電晶體M13的閘極M13_g的連接點為節點n201。經由電晶體M12、M13可對於第二閘極訊號線GL1-1’輸入的閘極訊號進行放大處理,而後驅動單元201經由節點n201及第二閘極訊號線GL1-1輸出放大後的閘極訊號。
雖然本發明已以較佳實施例及範例詳細揭露如上,可理解的是,此些範例意指說明而非限制之意義。可預期的是,所屬技術領域中具有通常知識者可想到多種修改及組合,其多種修改及組合落在本發明之精神以及後附之申請專利範圍之範圍內。
1000:閘極驅動電路
100:第一電路單元
200:第二電路單元
300:主動區域
301:第一側
GL1:第一閘極訊號線
GL1-1~GL1-9:第二閘極訊號線
DL1~DL24:資料訊號線
P1~P3,P7~P9:群組
Claims (12)
- 一種驅動電路,用於驅動一顯示器之一主動區域之複數個像素,該驅動電路包括:一第一電路單元,用以輸出一第一閘極訊號線;以及一第二電路單元,用以接收該第一閘極訊號線及複數條資料訊號線,該第一閘極訊號線沿一第一方向而延伸並輸入至該第二電路單元,該第一方向大致垂直於該主動區域之該第一側,且該第一閘極訊號線轉換金屬層並轉向至一第二方向而延伸,該第二方向大致平行於該主動區域之該第一側,該第一閘極訊號線連接於複數條第二閘極訊號線,且該第二電路單元輸出該些資料訊號線及該些第二閘極訊號線,該些資料訊號線及該些第二閘極訊號線由該主動區域之一第一側輸入至該主動區域,其中,該些資料訊號線配位於該些第二閘極訊號線以對應至該主動區域之該些像素的位置,該些資料訊號線不跨線於該些第二閘極訊號線,且該些資料訊號線的每一者跨線於該第一閘極訊號線之次數相等。
- 如請求項1之驅動電路,其中該些資料訊號線的每一者跨線於該第一閘極訊號線之次數為一次。
- 如請求項1之驅動電路,其中該些第二閘極訊號線沿該第一方向而延伸,且轉換金屬層後的該第一閘極訊號線於複數個節點連接於該些第二閘極訊號線。
- 如請求項3之驅動電路,其中該些資料訊號線沿該第一方向而延伸並轉向至該第二方向之反向而繞過該第一電路單元,該些資料訊號線再轉向至該第一方向以配位於該些第二閘極訊號線。
- 如請求項4之驅動電路,其中該些資料訊號線於該些節點之間跨線於轉換金屬層後的該第一閘極訊號線。
- 如請求項5之驅動電路,其中配位後的該些資料訊號線與該些第二閘極訊號線區分為複數個群組,該些群組至少包括:一第一群組,包括第一條該第二閘極訊號線及第一條至第N條該些資料訊號線,第一條該第二閘極訊號線於該些節點中的一第一節點連接於轉換金屬層後的該第一閘極訊號線;以及一第二群組,包括第二條該第二閘極訊號線及第(N+1)條至第2N條該些資料訊號線,第二條該第二閘極訊號線於該些節點中的一第二節點連接於轉換金屬層後的該第一閘極訊號線。
- 如請求項6之驅動電路,其中該第一群組的第一條至第N條該些資料訊號線於該第一節點與該第二節點之間跨線於轉換金屬層後的該第一閘極訊號線。
- 如請求項7之驅動電路,其中該第一群組的第一條至第N條該些資料訊號線與該第二群組的第(N+1)條至第2N條該些資料訊號線之間具有一預定距離。
- 如請求項3之驅動電路,其中該第一閘極訊號線由一第二金屬層轉換為一第一金屬層,該些第二閘極訊號線係為該第二金屬層,且該些資料訊號線係為該第二金屬層。
- 如請求項3之驅動電路,其中該第二電路單元更包括:複數個驅動單元,係對應該些第二閘極訊號線而設置,各該驅動單元用於放大各該第二閘極訊號線傳送的一閘極訊號。
- 如請求項10之驅動電路,其中該些驅動單元設置於該些節點與該主動區域之該第一側之間。
- 如請求項11之驅動電路,其中該第一電路單元為一平移暫存器,該第一電路單元用於產生該閘極訊號。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111107342A TWI814263B (zh) | 2022-03-01 | 2022-03-01 | 用於驅動顯示器像素之驅動電路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111107342A TWI814263B (zh) | 2022-03-01 | 2022-03-01 | 用於驅動顯示器像素之驅動電路 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI814263B true TWI814263B (zh) | 2023-09-01 |
TW202336721A TW202336721A (zh) | 2023-09-16 |
Family
ID=88927352
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111107342A TWI814263B (zh) | 2022-03-01 | 2022-03-01 | 用於驅動顯示器像素之驅動電路 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI814263B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201028780A (en) * | 2009-01-23 | 2010-08-01 | Au Optronics Corp | Display device and method of equalizing loading effect of display device |
US20150035766A1 (en) * | 2013-08-01 | 2015-02-05 | Samsung Display Co., Ltd. | Liquid crystal display device integrated with touch sensor |
US20200125314A1 (en) * | 2018-10-17 | 2020-04-23 | Samsung Display Co., Ltd. | Display device |
TW202109500A (zh) * | 2019-08-20 | 2021-03-01 | 友達光電股份有限公司 | 畫素陣列基板 |
TW202136882A (zh) * | 2020-03-17 | 2021-10-01 | 友達光電股份有限公司 | 顯示裝置 |
US20210358418A1 (en) * | 2020-05-15 | 2021-11-18 | Samsung Display Co., Ltd. | Display apparatus and method of operating the same |
CN113471225B (zh) * | 2021-09-03 | 2021-11-19 | 北京京东方技术开发有限公司 | 显示基板和显示面板 |
-
2022
- 2022-03-01 TW TW111107342A patent/TWI814263B/zh active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201028780A (en) * | 2009-01-23 | 2010-08-01 | Au Optronics Corp | Display device and method of equalizing loading effect of display device |
US20150035766A1 (en) * | 2013-08-01 | 2015-02-05 | Samsung Display Co., Ltd. | Liquid crystal display device integrated with touch sensor |
US20200125314A1 (en) * | 2018-10-17 | 2020-04-23 | Samsung Display Co., Ltd. | Display device |
TW202109500A (zh) * | 2019-08-20 | 2021-03-01 | 友達光電股份有限公司 | 畫素陣列基板 |
TW202136882A (zh) * | 2020-03-17 | 2021-10-01 | 友達光電股份有限公司 | 顯示裝置 |
US20210358418A1 (en) * | 2020-05-15 | 2021-11-18 | Samsung Display Co., Ltd. | Display apparatus and method of operating the same |
CN113471225B (zh) * | 2021-09-03 | 2021-11-19 | 北京京东方技术开发有限公司 | 显示基板和显示面板 |
Also Published As
Publication number | Publication date |
---|---|
TW202336721A (zh) | 2023-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103579221B (zh) | 显示面板 | |
TW582120B (en) | Multi-layer wiring device, wiring method and wiring characteristic analyzing/predicting method | |
CN109192121B (zh) | 显示面板和显示装置 | |
WO2021212558A1 (zh) | 一种显示面板 | |
US20230162657A1 (en) | Display panel and display device | |
KR20130094209A (ko) | 시프트 레지스터 및 표시 장치 | |
JP7358240B2 (ja) | デマルチプレクサ、それを備えたアレイ基板、及び表示装置 | |
JP2011033846A (ja) | 液晶表示装置及びその製造方法 | |
TWI814263B (zh) | 用於驅動顯示器像素之驅動電路 | |
JPS60182488A (ja) | 駆動用電子回路 | |
TW202001837A (zh) | 顯示裝置 | |
CN102385179B (zh) | 扇出线路 | |
CN1952765A (zh) | 解复用器的布局结构及具有该解复用器的液晶显示面板 | |
WO2021093048A1 (zh) | 一种显示面板及显示装置 | |
JP2005107382A (ja) | 表示装置 | |
CN112114709B (zh) | 显示面板及其驱动方法、显示装置 | |
TWI711022B (zh) | 多工器電路及其顯示面板 | |
WO2020188677A1 (ja) | 移相器、移相器の製造方法 | |
JPWO2021013181A5 (zh) | ||
KR20190134989A (ko) | 표시 장치 | |
CN111812902B (zh) | 阵列基板、显示面板及显示装置 | |
US20230169905A1 (en) | Demultiplexer, and display panel and display device having demultiplexer | |
CN110673758B (zh) | 触控显示装置 | |
JP2002289785A (ja) | 半導体装置 | |
CN116129747B (zh) | 显示面板及显示装置 |