CN116895584A - 具有叠对标记的半导体元件结构的制备方法 - Google Patents

具有叠对标记的半导体元件结构的制备方法 Download PDF

Info

Publication number
CN116895584A
CN116895584A CN202310065458.4A CN202310065458A CN116895584A CN 116895584 A CN116895584 A CN 116895584A CN 202310065458 A CN202310065458 A CN 202310065458A CN 116895584 A CN116895584 A CN 116895584A
Authority
CN
China
Prior art keywords
pattern
light emitting
transmittance
light
wavelength
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310065458.4A
Other languages
English (en)
Inventor
魏均谚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN116895584A publication Critical patent/CN116895584A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/42—Alignment or registration features, e.g. alignment marks on the mask substrates
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70681—Metrology strategies
    • G03F7/70683—Mark designs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本公开提供一种具有叠对标记的半导体元件结构的制备方法。该半导体元件结构包含一基底、一第一发光特征、一第一图案以及一第二图案。该第一发光特征设置在该基底上。该第一图案设置在该第一发光特征上。该第二图案设置在该第一图案上。该第一发光特征经配置以发射一第一波长的一光线。该第一图案对该第一波长的该光线具有一第一穿透率。该第二图案对该第一波长的该光线具有一第二穿透率。该第一穿透率不同于该第二穿透率。

Description

具有叠对标记的半导体元件结构的制备方法
交叉引用
本申请案主张美国第17/716,112及17/716,374号专利申请案的优先权(即优先权日为“2022年4月8日”)，其内容以全文引用的方式并入本文中。
技术领域
本公开关于一种半导体元件结构的制备方法。特别涉及一种具有一叠对标记结构的半导体元件结构的制备方法。
背景技术
随着半导体产业的发展，减少在光刻工艺中多个光刻胶图案以及其多个底层图案的多个叠对误差则变得越来越重要。由于该等叠对标记结构的一当前层以及一预置层之间的多个光学影像不清晰等各种因素，正确测量叠对误差则变得更加困难，因此开发了一种可以更精确地测量叠对误差的一新的半导体元件结构及方法。
上文“的“现有技术”说明仅提供背景技术，并未承认上文“的“现有技术”说明揭示本公开的标的，不构成本公开的现有技术，且上文“的“现有技术”的任何说明均不应作为本公开的任一部分。
发明内容
本公开的一实施例提供一种半导体元件结构。该半导体元件结构包括一基底、一第一发光特征、一第一图案以及一第二图案。该第一发光特征设置在该基底上。该第一图案设置在该第一发光特征上。该第二图案设置在该第一图案上。该第一发光特征经配置以发射一第一波长的一光线。该第一图案对该第一波长的该光线具有一第一穿透率。该第二图案对该第一波长的该光线具有一第二穿透率。该第一穿透率不同于该第二穿透率。
本公开的另一实施例提供一种半导体元件结构。该半导体元件结构包括一基底、一第一发光特征以及一叠对标记结构。该第一发光特征设置该基底上。该第一发光特征包括多个金属离子，其用于发射具有一第一波长的一荧光。该叠对标记结构设置在该第一发光特征上。该叠对标记结构经配置以吸收或反射从该第一发光特征所发射的该荧光。
本公开的再另一实施例提供一种半导体元件结构的制备方法。该制备方法包括提供一基底；形成一第一发光特征在该基底上；形成一第一图案在该第一发光特征上；以及形成一第二图案在该第一图案上；其中该第一发光特征经配置以发射一第一波长的一光线，且该第一图案对该第一波长的该光线具有一第一穿透率，该第二图案对该第一波长的该光线具有一第二穿透率，而该第一穿透率不同于该第二穿透率。
本公开的该等实施例提供具有一发光特征的一半导体元件结构。该发光特征可经配置以发射荧光。该荧光可改善在一光学影像中的一叠对标记结构的一当前层与一预置层之间的对比。因此，可基于上述的光学影像而更精确地计算该叠对误差。
上文已相当广泛地概述本公开的技术特征及优点，从而使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中技术人员应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本公开相同的目的。本公开所属技术领域中技术人员亦应了解，这类等效建构无法脱离权利要求所界定的本公开的构思和范围。
附图说明
通过参考详细描述以及权利要求而可以获得对本公开更完整的理解。本公开还应理解为与附图的元件编号相关联，而附图的元件编号在整个描述中代表类似的元件。
图1是顶视示意图，例示本公开一些实施例的晶圆。
图2是放大示意图，例示本公开一些实施例如图1所示的一虚线区域。
图3是顶视示意图，例示本公开一些实施例的半导体元件结构。
图4是剖视示意图，例示本公开一些实施例沿图3的剖线A-A’的剖面。
图4A是剖视示意图，例示发光特征的发光机制。
图5是顶视示意图，例示本公开一些实施例的半导体元件结构。
图6A是光学影像图，例示本公开一些实施例的半导体元件结构的光学影像。
图6B是光学影像图，例示本公开一些实施例的半导体元件结构的光学影像。
图7是剖视示意图，例示本公开一些实施例的半导体元件结构。
图7A是剖视示意图，例示发光特征的发光机制。
图8是光学影像图，例示本公开一些实施例的半导体元件结构的光学影像。
图9是光学影像图，例示本公开一些实施例的半导体元件结构的光学影像。
图10是方框示意图，例示本公开一些实施例的半导体制造***。
图11是流程示意图，例示本公开一些实施例的半导体元件的制备方法。
图12是方块结构示意图，例示本公开不同方面的半导体制造***的硬件。
附图标记说明：
10：晶圆
30：切割线
40：晶粒
50a：半导体元件结构
50b：半导体元件结构
50c：半导体元件结构
100：基底
100s1：表面
100s2：表面
110a：叠对标记结构
110b：叠对标记结构
111：图案
112：图案
120：发光特征
130：中间结构
140：遮罩
140r：开口
150：发光特征
200a：光学影像
200b：光学影像
200c：光学影像
200d：光学影像
211：轮廓
211’：轮廓
221：轮廓
222：轮廓
223：轮廓
224：轮廓
230：轮廓
230’：轮廓
300：半导体制造***
310：晶圆
320-1～320-N：制造设备
330：制造设备
340-1～340-N：制造设备
350：曝光设备
360：叠对测量设备
370：叠对修正***
380：网络
390：控制器
400：制备方法
410：步骤
420：步骤
430：步骤
440：步骤
450：步骤
460：步骤
470：步骤
500：半导体制造***
501：硬件处理器
503：非暂态电脑可读取存储媒体
505：总线
507：输入/输出接口
509：网络接口
510：使用者界面
F1：光线
F2：光线
L1：光线
L2：光线
LE1：金属离子
LE2：金属离子
X：方向
Y：方向
Z：方向
具体实施方式
现在使用特定语言描述附图中所示的本公开的实施例或例子。应当理解，本公开的范围无意由此受到限制。所描述的实施例的任何修改或改良，以及本文件中描述的原理的任何进一步应用，所属技术领域中技术人员都认为是通常会发生的。元件编号可以在整个实施例中重复，但这并不一定意味着一个实施例的特征适用于另一实施例，即使它们共享相同的元件编号。
应当理解，虽然用语“第一(first)”、“第二(second)”、“第三(third)”等可用于本文中以描述不同的元件、部件、区域、层及/或部分，但是这些元件、部件、区域、层及/或部分不应受这些用语所限制。这些用语仅用于从另一元件、部件、区域、层或部分中区分一个元件、部件、区域、层或部分。因此，以下所讨论的“第一装置(first element)”、“部件(component)”、“区域(region)”、“层(layer)”或“部分(section)”可以被称为第二装置、部件、区域、层或部分，而不背离本文所示启示。
本文中使用的术语仅是为了实现描述特定实施例的目的，而非意欲限制本发明。如本文中所使用，单数形式“一(a)”、“一(an)”，及“该(the)”意欲亦包括多个形式，除非上下文中另作明确指示。将进一步理解，当术语“包括(comprises)”及/或“包括(comprising)”用于本说明书中时，该等术语规定所陈述的特征、整数、步骤、操作、元件，及/或组件的存在，但不排除存在或增添一或更多个其他特征、整数、步骤、操作、元件、组件，及/或上述各者的群组。
请参考图1及图2，图1是顶视示意图，例示本公开一些实施例的晶圆10，而图2是放大示意图，例示本公开一些实施例如图1所示的一虚线区域。
如图1及图2所示，晶圆10是沿多个切割线30而切割成多个晶粒40。每一个晶粒40可包括半导体元件，而半导体圆件可包括主动元件及/或无源元件。主动元件可包括一存储器元件(例如动态随机存取存储器(SRAM)元件、一静态随机存取存储器(SRAM)元件等等)、一电源管理元件(例如电源管理集成电路(PMIC)元件)、一逻辑元件(例如***上芯片(SoC)、中央处理单元(CPU)、图形处理单元(GPU)、应用处理器(AP)、微处理器等等)、一射频(RF)元件、一感测器元件、一微机电***(MEMS)元件、一信号处理元件(例如数字信号处理(DSP)元件)、一前端元件(例如模拟前端(AFE)元件)或是其他主动元件。无源元件可包括一电容器、一电阻器、一电感器、一熔丝或是其他无源元件。
如图2所示，叠对标记结构21与22可设置在晶圆10上在一些实施例中，叠对标记结构21或22可设置在该等切割线30上。叠对标记结构21或22可设置在每一个晶粒40的一边圆的角落处。在一些实施例中，叠对标记结构21或22可设置在晶粒40的内侧。在一些实施例中，叠对标记结构21可用于测量例如一光刻胶层的一开口的当前层在该半导体制造流程中是否精确地与一预置层对准。在一些实施例中，叠对标记结构21或22可用于在一当前层(或是一上层)与一预置层(或是一下层)之间产生一叠对误差。
图3是顶视示意图，例示本公开一些实施例的半导体元件结构50a。
如图3所示，例如一晶圆的半导体元件结构50a可包括在一基底100上的叠对标记结构110a。在一些实施例中，如图2所示的叠对标记结构21可包括类似于或相同于如图3所示的叠对标记结构110a的一图案或是一结构。在一些实施例中，如图2所示的叠对标记结构22可包括类似于或相同于如图2所示的叠对标记结构110a的一图案或一结构。
基底100可为一半导体基底，例如一块状(bulk)半导体、一绝缘体上覆半导体(SOI)基底或类似物。基底100可包括一元素半导体，包括呈一单结晶形式、一多结晶形成或一非结晶形式的硅或锗；一化合物半导体材料，包括以下至少其一：碳化硅、砷化镓、磷化镓、磷化铟、砷化铟以及锑化铟；一合金半导体材料，包括以下至少其一：SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、GaInAsP；任何其他适合的材料；或其组合。在一些实施例中，合金半导体基底可为具有梯度Ge特征的SiGe合金，其中Si与Ge的组成从梯度SiGe特征的一个位置处的一个比率改变为梯度SiGe特征的另一个位置处的另一个比率。在另外的实施例中，SiGe合金形成在一硅基底上。在一些实施例中，一SiGe合金可被与SiGe合金接触的另一种材料机械应变。在一些实施例中，基底100可具有一多层结构，或者是基底100可包括一多层化合物半导体结构。
在一些实施例中，叠对标记结构110a可依据本公开的不同方面而用于对准在基底100上的不同层。叠对标记结构110a可包括在基底100上的图案111与112。图案111可为一预置层的图案。图案112可为一当前层的图案。该预置层(或是一下层)可设置在不同于该当前层(或是一上层)的一水平位面处。该预置层(或是一下层)可设置在比该当前层(或是一上层)更低的一水平位面处。在一些实施例中，图案111可沿着Z方向而至少部分重叠该图案。
在使用例如重对叠标记结构110a的一叠对标记结构所测量的一叠对误差时，沿叠对标记结构110a的一X方向上的一直线测量一X方向偏差。沿着叠对标记结构110a的一Y方向上的一直线进一步测量一Y方向偏差。一个单一的叠对标记结构，包括图案111与112，可用于测量在一基底上的两层之间的一个X方向以及一个Y方向偏差。因此，可依据X与Y方向的偏差来确定该当前层与该预置层是否精确地对齐。该叠对误差可包括X方向偏差(ΔX)、Y方向偏差(ΔY)或其两者的组合。
图4是剖视示意图，例示本公开一些实施例沿图3的剖线A-A’的剖面。在一些实施例中，半导体元件结构50a还可包括一发光特征120、一中间结构130以及一遮罩140。
如图4所示，基底100可具有一表面100s1以及一表面100s2，而表面100s2相对表面100s1设置。基底100的表面100s2可为一主动表面，而输入/输出端子是设置在其上。基底100的表面100s1可为一后侧表面。
在一些实施例中，发光特征120可设置在基底100的表面100s2上。在一些实施例中，发光特征120可用于发射一第一波带(first waveband))的一光线。在一些实施例中，发光特征120可用于发射具有一第一波带的一荧光。在一些实施例中，发光特征120可包括一介电层以及在其中的多个发光材料。举例来说，在具有一特定波长的一光线入射到发光特征120之后，该等发光材料可吸收该光线并被激发。该等激发的发光材料可发射具有该第一波带的一光线。应当理解，通过该发光特征所发射的该光线(或荧光)可为在其他实施例中的一特定波长的一光线。
诱导一荧光的一光线的该波长可取决于发光特征120的该等发光材料。在一些实施例中，该第一波带(或波长)可介于大约100nm到大约1000nm之间的范围，例如100nm、200nm、300nm、400、500nm、600nm、700nm、800nm、900nm或是1000nn。举例来说，从发光特征120所发射的光线的该波长可包括一波带，介于大约300nm到大约500nm之间的范围。在另一例子中，从发光特征120所发射的光线的该波长可为617nm。
发光特征120的介电层可包括氧化硅(SiOx)、氮化硅(SixNy)、氮氧化硅(SiON)或其他适合的材料。
在一些实施例中，发光特征120的该等发光材料可包括过渡金属的金属离子，例如铕(Eu)、铥(Tm)、镨(Pr)、钕(Nd)、钐(Sm)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、镱(Yb)、铈(Ce)、巨(Pm)、钆(Gd)、镏(Lu)、钍(Th)、镤(Pa)、铀(U)、镎(Np)、钸(Pu)、镅(Am)、锔(Cm)、鉳(Bk)、锎(Cf)、鑀(Es)、镄(Fm)、钔(Md)、锘(No)、铹(Lr)，其组合或其他适合的金属。
在一些实施例中，发光特征120的该等发光材料可包括多个有机材料，例如包含芳香族基团(aromatic groups)的一化合物或聚合物。举例来说，发光特征120的该等发光材料可包括选自下列的一功能基团：苯、萘、吡啶、嘧啶、三嗪、噻吩、异噻唑、***、哒嗪、吡咯、吡唑、咪唑、***、噻二唑、吡呋喃、异/>唑、恶唑、恶二唑、喹啉、异喹啉、喹/>啉、喹唑啉、恶二唑、噻二唑、苯并三嗪、酞嗪、四唑、吲哚、苯并呋喃、苯并噻吩、苯并恶唑、苯并噻唑、吲唑、苯并咪唑、苯并***、苯并异噻唑、苯并噻二唑、二苯呋喃、二苯并噻吩、二苯并硒酚、咔唑，或其他适合的功能基团。
在一些实施例中，发光特征120的该等发光材料可包括多个半导体材料。在一些实施例中，发光特征120的该等发光材料可包括同质接面、异质接面、单量子井(SQW)、多量子井(MQW)或任何其他可应用的结构。在一些实施例中，该等发光材料可包括InxGa(1-x)N、AlxInyGa(1-x-y)N或其他适合的材料。
在一些实施例中，图案111可设置在发光特征120上。在一些实施例中，图案111可垂直地重叠发光特征120。在一些实施例中，图案111可沿着Z方向重叠发光特征120。图案111可设置在一中间结构130内或是下方。在一些实施例中，图案111可包括一材料，其相同于一绝缘结构的材料。在一些实施例中，图案111可设置在与该绝缘结构的相同高度处。在一些实施例中，举例来说，该绝缘结构可包括一浅沟隔离(STI)、一场氧化物(FOX)、一硅局部氧化(LOCOS)特征及/或其他适合的绝缘元件。该绝缘结构可包括一介电材料，例如氧化硅、氮化硅、氮氧化硅、掺氟硅酸盐(FSG)、一低介电常数的介电材料，其组合及/或其他适合的材料。
在一些实施例中，图案111可包括一材料，其与一栅极结构的材料相同。该栅极结构可为牺牲的，例如一虚拟栅极结构。在一些实施例中，图案111可设置在与该栅极结构相同的高度处。在一些实施例中，图案111可包括一介电层、与一栅极介电层及一导电层相同的材料、与一栅极电极层相同的材料。
在一些实施例中，栅极介电层可包括氧化硅、氮化硅、氮氧化硅或其组合。在一些实施例中，栅极介电层可包括介电材料，例如高介电常数的介电材料。高介电常数的介电材料可具有大于4的一介电常数(k值)。高介电常数的介电材料可包括HfO2、ZrO2、La2O3、Y2O3、Al2O3、TiO2或其他可应用的材料。其他适合的材料在本公开的预期范围内。
在一些实施例中，栅极电极层可包括一多晶硅层。在一些实施例中，栅极电极层可包含导电材料，例如铝(Al)、铜(Cu)、钨(W)、钛(Ti)、钽(Ta)或其他可应用的材料。在一些实施例中，栅极电极层可包括一功函数层。功函数层包含金属材料，而金属材料可包括N型功函数金属或是P型功函数金属。N型功函数金属包括W、Cu、Ti、Ag、Al、TiAl、TiAlN、TaC、TaCN、TaSiN、Mn、Zr或其组合。P型功函数金属包括TiN、WN、TaN、Ru或其组合。其他适合的材料在本公开的预期范围内。栅极电极层的制作技术可包含低压化学气相沉积(LPCVD)以及等离子体加强CVD(PECVD)。
在一些实施例中，图案111可包括一材料，其与一导电通孔的材料相同，而该导电通孔可设置在一导电迹线上，例如第零金属层(M0)、第一金属层(M1)、第二金属层(M2)，依此类推。在此实施例中，图案111可包括一阻障层以及一导电层，而该导电层被该阻障层所围绕。该阻障层可包括金属氮化物或其他适合的材料。该导电层可包括金属，例如W、Ta、Ti、Ni、Co、Hf、Ru、Zr、Zn、Fe、Sn、Al、Cu、Ag、Mo、Cr、合金或其他适合的材料。在此实施例中，图案111的制作技术可包含适合的沉积工艺，举例来说，例如喷溅以及物理气相沉积(PVD)。
中间结构130可包括一或多个中间层，该一或多个中间层包含隔离材料，例如氧化硅或氮化硅。在一些实施例中，中间结构130可包括多个导电层，例如多个金属层或合金层。
图案112设置在中间结构130上。图案112可设置在基底100的表面100s2上或是上方。在一些实施例中，图案112可至少垂直重叠图案111。在一些实施例中，图案112可沿着Z方向而至少重叠图案111。在一些实施例中，图案112可至少垂直重叠发光特征120。在一些实施例中，图案112可沿着Z方向而至少重叠发光特征120。在一些实施例中，图案112可为由一遮罩140所界定的多个开口140r。
遮罩140可形成在中间结构130上，并将在接下来的工艺中被移除。遮罩140可包括一正型或负型光刻胶或者是一硬遮罩，该正型或负型光刻胶例如聚合物，而该硬遮罩则例如氮化硅或氮氧化硅。包括遮罩140与图案112的该当前层可使用适合的光刻工艺而被图案化，举例来说，例如形成一光刻胶层在中间结构130上、通过一掩模而将该光刻胶层曝露到一图案、烘烤以及显影该光刻胶以形成遮罩140与图案112。然后，遮罩140可用于将一图案界定成中间结构130，以便可移除中间结构130从该光刻胶层所暴露的该部分。
在一些实施例中，叠对标记结构110a可经配置以吸收及/或反射从反射特征120所发射的一光线(或荧光)。在一些实施例中，图案111可经配置以吸收及/或反射从反射特征120所发射的一光线(或荧光)。图案111对从反射特征120所发射的一光线(或荧光)的第一波带(或波长)而可具有一第一穿透率。图案112对从反射特征120所发射的一光线(或荧光)的第一波带(或波长)而可具有一第二穿透率。在一些实施例中，该第一穿透率不同于该第二穿透率。在一些实施例中，该第一穿透率小于该第二穿透率。在一些实施例中，该第一穿透率可小于30％，例如30％、20％、15％、10％、7％、5％、3％、1％或甚至更小。图案111与112之间较大的穿透率差异可有助于通过叠对测量设备所识别的一光学影像的图案111与112。在此实施例中，通过发光特征120所发射的光线(或荧光)可改善一光学影像的图案111与112之间的对比。举例来说，在一光学影像中的图案111与112的轮廓可清楚地由叠对测量设备的一感测器所识别。因此，可更准确地计算该叠对误差。
图4A是剖视示意图，例示发光特征120的发光机制。
在一些实施例中，发光特征120可包括在其中的多个金属离子LE1。在一些实施例中，当该等金属离子LE1接收光线L1时，发光特征120可发射一光线(或荧光)F1。在一些实施例中，图案111对光线(或荧光)F1的该第一穿透率与图案112对光线(或荧光)F1的该第二穿透率是不同的。
图5是顶视示意图，例示本公开一些实施例的半导体元件结构50b。如图5所示的半导体元件结构50b可类似于如图3所示的半导体元件结构50a，其不同在于半导体元件结构50b可包括一叠对标记结构110b，其取代叠对标记结构110a。
如图5所示，叠对标记结构110b可包括多个图案111与112。每一个图案111或112可位在四个正交目标区域的其中之一中，其中两个经配置以测量X方向的叠对误差，并且其中两个经配置以测量Y方向的叠对误差。
图6A是光学影像图，例示本公开一些实施例的半导体元件结构的光学影像200a。
在一些实施例中，光学影像200a可包括轮廓211与230。轮廓211可对应到图案111的一影像。轮廓230可对应到中间结构130的一影像。在一些实施例中，中间结构130对由发光特征120所发射的一光线(或荧光)的该第一波带(或波长)可具有一第三穿透率。在一些实施例中，该第一穿透率不同于该第三穿透率。在一些实施例中，该第一穿透率小于该第三穿透率。如图6A所示，轮廓230的亮度可超过在光学影像200a中的轮廓211的亮度。
图6B是光学影像图，例示本公开一些实施例的半导体元件结构的光学影像200b。
在一些实施例中，光学影像200b可包括轮廓211’与230’。轮廓211’可对应到图案111的一影像。轮廓230’可对应到中间结构130的一影像。在一些实施例中，该第一穿透率超过该第三穿透率。如图6B所示，轮廓211’的亮度可超过在光学影像200b中的轮廓230’的亮度。
在一些实施例中，可改善在一光学影像(例如200a或200b)的图案111与中间结构130之间的对比，有助于识别图案111的轮廓。因此，可更精确地计算该叠对误差。
类似地，可控制或改良图案112与中间结构130之间的对比。在一些实施例中，该第二穿透率可小于该第三穿透率。在一些实施例中，该第二穿透率可超过该第三穿透率。在一些实施例中，该第三穿透率可介于该第一穿透率与该第二穿透率之间的范围。通过调整该第一穿透率、该第二穿透率以及该第三穿透率之间的关系，可更准确地计算该叠对误差。
图7是剖视示意图，例示本公开不同方面的半导体元件结构50c。如图7所示的半导体元件结构50c可类似于如图4所示的半导体元件结构50a，其不同在于半导体元件结构50c还可包括一发光特征150。
在一些实施例中，发光特征150可设置在图案112下。在一些实施例中，发光特征150可设置在图案111与112之间。在一些实施例中，发光特征150可设置在中间结构130与图案112之间。在一些实施例中，发光特征150可嵌设在中间结构130中。在一些实施例中，图案112可垂直地重叠发光特征150。在一些实施例中，图案112可沿着Z方向而重叠发光特征150。在一些实施例中，发光特征150可用于发射具有一第二波带(或波长)的一光线，而该第二波带(或波长)不同于该第一波带(或波长)。在一些实施例中，发光特征150可用于发射具有该第二波带(或波长)的一荧光。在一些实施例中，发光特征150可包括一介电层以及掺杂在其中的多个发光材料。举例来说，在具有一特定波长的一光线入射到发光特征150中之后，该等发光材料可吸收该光线且被激发。而激发的该等发光材料可发射具有该第二波带(或波长)的一光线。
诱导一荧光的一光线的该波长可取决于发光特征150的该等发光材料。在一些实施例中，该第二波带(或波长)可介于从大约100nm到大约1000nm之间的范围，例如100nm、200nm、300nm、400nm、500nm、600nm、700nm、800nm、900nm或1000nm。
发光特征150的该介电层可包括氧化硅、氮化硅、氮氧化硅或其他适合的材料。
在一些实施例中，发光特征150的该等发光材料可包括过渡金属的金属离子，例如Eu、Tm、Pr、Nd、Sm、Tb、Dy、Ho、Er、Yb、Ce、Pm、Gd、Lu、Th、Pa、U、Np、Pu、Am、Cm、Bk、Cf、Es、Fm、Md、No、Lr或其他适合的金属。在一些实施例中，发光特征150的该等发光材料可包括有机材料，例如包含芳香族基团(aromatic groups)的一化合物或聚合物。举例来说，发光特征150的该等发光材料可包括同质接面、异质接面、单量子井(SQW)、多量子井(MQW)或任何其他可应用的结构。
在一些实施例中，叠对标记结构110a可经配置以吸收及/或反射从发光特征150所发射的一光线(或荧光)。在一些实施例中，图案112可经配置以吸收及/或反射从发光特征150所发射的一光线(或荧光)。图案112对从发光特征150所发射的一光线(或荧光)的该第二波段(或波长)可具有一第四穿透率。在一些实施例中，该第四穿透率不同于该第一穿透率。在一些实施例中，该第四穿透率不同于该第二穿透率。在一些实施例中，该第四穿透率小于该第二穿透率。在一些实施例中，该第四穿透率不同于该第三穿透率。在一些实施例中，该第四穿透率小于该第三穿透率。在一些实施例中，该第四穿透率可小于30％，例如30％、20％、15％、10％、7％、5％、3％、1％，或甚至更小。由发光特征150所发射的该光线(或荧光)可改良图案111、112及/或中间结构130的对比。因此，可更精确地计算该叠对误差。
图7A是剖视示意图，例示发光特征150的发光机制。
在一些实施例中，发光特征150可包括在其中的多个金属离子LE2。在一些实施例中，当该等金属离子LE2接收光线L2时，发光特征150可发射一光线(或荧光)F2。在一些实施例中，图案112对光线(或荧光)F2的该第三穿透率与图案112对光线(或荧光)F1(如图4A所示)的该第二穿透率是不同的。在一些实施例中，光线L1的波长可不同于光线L2的波长。在一些实施例中，光线(或荧光)F1的波长可不同于光线(或莹光)F2的波长。在一些实施例中，该等金属离子LE2可不同于该等金属离子LE2。
图8是光学影像图，例示本公开一些实施例的半导体元件结构的光学影像200c。
在此实施例中，图案111与112之间的该叠对误差并不等于零。意即，图案111与112沿着X方向、Y方向或其组合而具有一偏移。在一些实施例中，光学影像200c可包括轮廓221、222、213以及224。轮廓221可对应到一区域的一影像，而该区域没有图案111与112设置在中间结构130上。轮廓222可对应到一区域的一影像，而该区域的图案112并未垂直地重叠图案111。轮廓223可对应到一区域的一影像，而该区域的图案111垂直地重叠图案112。轮廓224可对应到一区域的一影像，而该区域的图案111并未垂直地重叠图案112。
在一些实施例中，轮廓221可呈现包括该第一波段(或波长)以及该第二波段(或波长)的一颜色。在一些实施例中，轮廓222可呈现包括该第一波段(或波长)的一颜色。在一些实施例中，与轮廓221、222或224相比，轮廓223可以呈现具有较低亮度的一颜色。在一些实施例中，轮廓224可呈现包括该第二波段(或波长)的一颜色。
由于可改善图案111、图案112以及在光学影像200c中的图案111与112之间的一叠对区域之间的对比，所以可更精确地计算该叠对误差。
图9是光学影像图，例示本公开一些实施例的半导体元件结构的光学影像200d。
在此实施例中，图案111与112之间的该叠对误差等于零。意即，图案111沿着X方向与Y方向而对准图案112。在一些实施例中，光学影像200d可包括轮廓221与轮廓223。
通过计算轮廓223的面积，可确定该叠对误差的程度。由于轮廓223可直接在此实施例中进行识别，所以可更精确地计算该叠对误差。
图10是方框示意图，例示本公开一些实施例的半导体制造***300。
半导体制造***300可包括制造设备320-1、…，320-N、330、340-1、…、340-N、曝光设备350，以及叠对测量设备360。一叠对修正***370可将叠对测量设备360包含在或建立在其中。制造设备320-1、…，320-N、330、340-1、…、340-N、曝光设备350，以及叠对测量设备360可经由一网络380而与一控制器390信号地耦接。在一些实施例中，叠对修正***370可为一独立***，经由网络380而信号地偶噎到叠对测量设备360。
制造设备320-1、…，320-N可用于形成在该预置层(例如图案111)与该基底之间的多个元件或特征，例如如图4所示的发光特征120。每一件制造设备320-1、…，320-N可用于执行一沉积工艺、一蚀刻工艺、一化学机械研磨工艺、光刻胶涂布工艺、烘烤工艺、一对准工艺或其他工艺。
制造设备330可用于形成图案在一预置层中，例如如图4所示的图案111。在一些实施例中，制造设备330可用于形成一绝缘结构、一栅极结构、一导电通孔或其他层。该预置层的该图案可包括介电材料、半导体材料或导电材料。
制造设备340-1、…，340-N可用于形成一中间结构，例如如图4所示的中间结构130。每一件制造设备340-1、…，340-N可用于执行一沉积工艺、一蚀刻工艺、一化学机械研磨工艺、光刻胶涂布工艺、烘烤工艺、一对准工艺或其他工艺。
曝光设备350可用于形成一当前层的图案，例如如图4所示˙图案112。
在一些实施例中，叠对测量设备360可用于获得该预置层与该当前层的各图案的各光学影像，并基于该预置层与该当前层的各图案的前述光学影像(例如图案200a、200b、200c或200d)所产生的叠对误差。
叠对修正***370可包括多个修正参数，用于产生修正的第一与第二叠对误差。举例来说，叠对修正***370可包括一计算器或一服务器。在一些实施例中，修正的叠对误差可通过多个程序码或程序语言而产生或进行计算。举例来说，修正的叠对误差可通过从叠对测量设备360所获得的叠对误差与叠对修正***370的该等修正参数而确定。在一些实施例中，可以从该等修正参数产生一X方向偏差(ΔX)、一Y方向偏差(ΔY)或两者的组合。X方向偏差(ΔX)、Y方向偏差(ΔY)或两者的组合中的每一个均可由包含作为多个变数的该等修正参数的方程式来表示。在一些实施例中，叠对修正***370可接收来自该预置层的图案与该当前层的图案的信息，然后产生X方向偏差(ΔX)、Y方向偏差(ΔY)或两者的组合，以补偿从叠对测量设备360所获得的叠对误差。
网络380可为网际网络(internet)或是实现例如传输控制协议(TCP)的网络协议的一内网。经由网络380，每一件制造设备320-1、…、320-N、330、340-1、…、340-N、曝光设备3502以及叠对测量设备360可从控制器390下载关于晶圆或制造设备的半成品(WIP)信息或是将关于晶圆或制造设备的半成品(WIP)信息上传到控制器390。
控制器390可包括一处理器，例如一中央处理单元(CPU)。在一些实施例中，控制器390可用于依据该第一叠对误差与该第二叠对误差产生是否调整曝光设备350的一指令。
虽然图10没有在制造设备320之前显示任何其他制造设备，但例示的实施例并非意指在进行限制。在其他的例示实施例中，各种制造设备可以排在制造设备320之前，并且可以依据设计需求而用于执行各种工艺。
在一些例示的实施例中，一晶圆310可传送到制造设备320以开始一系列的不同工艺。晶圆310可通过形成至少一层材料的不同阶段而进行处理。该等例示的实施例并非意指在限制晶圆310的进行。在一些其他的例示实施例中，在晶圆310传送到制造设备320之前，晶圆310可包括不同层，或者是一产品的开始与完成之间的任何阶段。在一些例示的实施例中，晶圆310可通过制造设备320-1、…、320-N、330、340-1、…、340-N、曝光设备350以及叠对测量设备360按顺序进行处理。
图11是流程示意图，例示本公开不同方面的半导体元件的制备方法。
制备方法400以步骤410开始，其为提供一基底。该基底具有一第一表面以及一第二表面，该第二表面相对该第一表面设置。该第一表面亦可表示为一后侧表面。该第二表面亦可表示为一主动表面，其上形成有多个主动特征，例如栅极结构、连接到输入/输出端子的迹线。
制备方法400以步骤420继续，其为一第一发光特征形成在该基底上。在一些实施例中，该第一发光特征可包括在一介电层中的多个发光材料。在一些实施例中，举例来说，该等发光材料可包括多个金属离子，例如Eu、Tm、Pr、Nd、Sm、Tb、Dy、Ho、Er、Yb、Ce、Pm、Gd、Lu、Th、Pa、U、Np、Pu、Am、Cm、Bk、Cf、Es、Fm、Md、No、Lr或其他适合的金属。在一些实施例中，前述的金属离子可形成在一液态介电材料中。包含该等金属离子的该液态介电材料可通过例如旋转涂布而形成在该基底上。可执行一退火工艺及/或一烘烤工艺以固化该液态介电材料，借此形成该第一发光特征。在一些其他实施例中，该第一发光特征可包括有机材料及/或半导体材料，且其制作技术可包括多个适合的工艺。该第一发光特征可由如图10所示的设备320-1、…、320-N所制。
制备方法400以步骤430继续，其为一第一图案形成在该基底的该第二表面上。该第一图案可包括一材料，其与绝缘结构、栅极结构或导电通孔的材料相同。该第一图案的制作技术可包含用于形成绝缘特征、栅极结构或导电通孔的该等工艺。该第一图案可由如图10所示的设备330所制。
制备方法400以步骤440继续，其为形成一中间结构以覆盖该第一图案。该中间结构可包括一或多个中间层，而该一或多个中间层包含隔离材料，例如氧化硅或氮化硅。该中间结构可包括形成在多个介电层中的多个导电特征。在一些实施例中，该中间结构的制作技术可包含CVD、PVD、ALD、干蚀刻、湿蚀刻、CMP或光刻工艺。该发光特征可由如图10所示的设备340-1、…、340-N所制。
制备方法400以步骤450继续，其为一第二发光特征形成在该基底上。在一些实施例中，该第二发光特征可包括在该介电层中的多个发光材料。在一些实施例中，该等发光材料可包括多个金属离子，例如Eu、Tm、Pr、Nd、Sm、Tb、Dy、Ho、Er、Yb、Ce、Pm、Gd、Lu、Th、Pa、U、Np、Pu、Am、Cm、Bk、Cf、Es、Fm、Md、No、Lr或其他适合的金属。在一些实施例中，前述的该等金属离子可形成在一液态介电材料中。包括该等金属离子的该液态介电材料可通过例如旋转涂布而形成在该中间结构上。可执行一退火工艺及/或一烘烤工艺以固化该液态介电材料，借此形成该第二发光特征。在其他实施例中，该第一发光特征可包括有机材料及/或半导体材料，且其制作技术可包含多个适合的工艺。在一些实施例中，步骤450是选择的。在一些实施例中，可省略步骤450。
制备方法400以步骤460继续，其为一第二图案形成在该中间结构上。在一些实施例中，该第二图案可为一遮罩的多个开口，例如一光刻胶层。在一些实施例中，举例来说，步骤460可包括形成一光刻胶层在该中间结构上或是在该第二发光特征上、通过一掩模而将该光刻胶层曝光成一图案、烘烤并显影该光刻胶以形成该第二图案。该第二图案可由如图10所示的至少曝光设备350所制。
制备方法400以步骤470继续，其为产生一叠对误差。该叠对误差可依据该第一图案与该第二图案所产生。在一些实施例中，可通过叠对测量设备而获得一光学影像。在一些实施例中，叠对测量设备可包括一光学来源、一光学感测器以及一滤光器。在一些实施例中，一光学来源可用于发射一光线以激发该第一发光特征的该等发光材料，以诱发荧光。在一些实施例中，一光学感应器可用于接收由该第一发光特征及/或该第二发光特征所发射的该荧光，借此产生一光学影像。在一些实施例中，一滤光器可用于选择由该光学感测器所接收的一光线的一特定波长，借此改善该光学影像的对比。该叠对误差可通过该光学影像所确定。在此实施例中，该第一图案、第二图案与中间结构的各图案的对比可通过发射该第一发光特征及/或该第二发光特征的荧光进行改善。因此，可更精确地计算该叠对误差。该叠对误差可通过如图10所示的曝光设备350而产生。
图11所示的该等工艺可在控制器390或通过控制在设施中的全部或部分制造设备来组织一晶圆的制造的一计算***中实施。图12是方块结构示意图，例示本公开不同方面的半导体制造***500的硬件。***500包括一或多个硬件处理器501以及一非暂态电脑可读取存储媒体503，非暂态电脑可读取存储媒体503用存储程序码(意即一组可执行指令)进行编码。电脑可读取存储媒体503亦可编码有用于与用于生产该半导体元件的该制造设备接口的多个指令。处理器501经由一总线505而电性耦接到电脑可读取存储媒体503。处理器501亦通过总线505而电性耦接到一输入/输出接口507。一网络接口509亦经由505而电性连接到处理器501。网络接口连接到网际网络，以使处理器501与电脑可读取存储媒体503能够经由网络503而连接到多个外部元件。处理器501经配置以执行编码在电脑可读取存储媒体503中的电脑程序码，以使***500可用于执行如图11所示的制备方法中所描述的部分或全部步骤。
在一些例示的实施例中，处理器501是一中央处理单元(CPU)、一多处理器(multi-processor)、分布式处理***(distributed processing system)、一应用专用集成电路(application specific integrated circuit，ASIC)及/或一适合的处理单元，但并不以此为限。各种电路或单元都在本公开的预期范围内。
在一些例示的实施例中，电脑可读取存储媒体503是一电子、磁性、光学、电磁、红外线及/或一半导体***(或设备或装置)，但并不以此为限。举例来说，电脑可读取存储媒体503包括一半导体或固态存储器、一磁带、一可抽换式电脑磁片(removable computerdiskette)、一随机存取存储器(RAM)、一只读存储器(ROM)、一硬式磁盘(rigid magneticdisk)及/或一光盘(optical disk)。在使用光盘的一或多个例示实施例中，电脑可读取存储媒体503亦包括一光盘只读存储器(CD-ROM)、一读取/写入光盘(CD-R/W)及/或一数字影片光盘(DVD)。
在一些例示的实施例中，存储媒体503存储电脑程序码，其经配置以造成***500执行如图11所示的制备方法。在一或多个例示的实施例中，存储媒体503还存储执行图11所示的制备方法所需的信息以及在执行这些制备方法及/或一组可执行指令以执行图11所示的制备方法的步骤期间所产生的信息。在一些例示的实施例中，可以为一使用者提供一使用者界面510，例如一图形使用者界面(GUI)，以在***500上进行操作。
在一些例示的实施例中，存储媒体503存储用于与多个外部机器连接的多个指令。该等指令使处理器501能够通过该等外部机器所产生的可读的多个指令，以在一分析期间有效地实施图11中所示的方法。
***500包括输入/输出(I/O)接口507。输入/输出接口507耦接到外部电路。在一些例示的实施例中，输入/输出接口507可包括用于向处理器501传送信息及多个命令的一键盘、小键盘(keypad)、鼠标、轨迹球(trackball)、轨迹垫(trackpad)、触控屏幕及/或游标方向键。，但并不以此为限。
在一些例示的实施例中，输入/输出接口507可包括一显示器，例如一阴极射线管(CRT)、液晶显示器(LCD)、一扬声器等等。举例来说，该显示器显示信息。
***500亦可包括一网络接口509，耦接到处理器501。网络接口509允许***500与网络380进行通信连接，一个或多个其他电脑***连接到网络380。举例来说，***500可经由网络接口509而将制造设备320-1、…、320-N、330、340-1、…、340-N、曝光设备350以及叠对测量设备350而连接到网络380。
本公开的一实施例提供一种半导体元件结构。该半导体元件结构包括一基底、一第一发光特征、一第一图案以及一第二图案。该第一发光特征设置在该基底上。该第一图案设置在该第一发光特征上。该第二图案设置在该第一图案上。该第一发光特征经配置以发射一第一波长的一光线。该第一图案对该第一波长的该光线具有一第一穿透率。该第二图案对该第一波长的该光线具有一第二穿透率。该第一穿透率不同于该第二穿透率。
本公开的另一实施例提供一种半导体元件结构。该半导体元件结构包括一基底、一第一发光特征以及一叠对标记结构。该第一发光特征设置该基底上。该第一发光特征包括多个金属离子，其用于发射具有一第一波长的一荧光。该叠对标记结构设置在该第一发光特征上。该叠对标记结构经配置以吸收或反射从该第一发光特征所发射的该荧光。
本公开的再另一实施例提供一种半导体元件结构的制备方法。该制备方法包括提供一基底；形成一第一发光特征在该基底上；形成一第一图案在该第一发光特征上；以及形成一第二图案在该第一图案上；其中该第一发光特征经配置以发射一第一波长的一光线，且该第一图案对该第一波长的该光线具有一第一穿透率，该第二图案对该第一波长的该光线具有一第二穿透率，而该第一穿透率不同于该第二穿透率。
本公开的该等实施例提供具有一发光特征的一半导体元件结构。该发光特征可经配置以发射荧光。该荧光可改善在一光学影像中的一叠对标记结构的一当前层与一预置层之间的对比。因此，可基于上述的光学影像而更精确地计算该叠对误差。
虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离权利要求所定义的本公开的构思与范围。例如，可用不同的方法实施上述的许多工艺，并且以其他工艺或其组合替代上述的许多工艺。
再者，本申请案的范围并不受限于说明书中所述的工艺、机械、制造、物质组成物、手段、方法与步骤的特定实施例。本领域技术人员可自本公开的揭示内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质上相同结果的现存或是未来发展的工艺、机械、制造、物质组成物、手段、方法、或步骤。据此，这些工艺、机械、制造、物质组成物、手段、方法、或步骤包含于本申请案的权利要求内。

Claims (17)

1.一种半导体元件结构的制备方法，包括：
提供一基底；
形成一第一发光特征在该基底上，其中该第一发光特征用于发射一第一波长的一荧光；以及
形成一叠对标记结构在该第一发光特征上，其中该叠对标记结构经配置以吸收或反射从该第一发光结构所发射的该荧光。
2.如权利要求1所述的半导体元件结构的制备方法，其中该第一发光特征包括多个金属离子。
3.如权利要求1所述的半导体元件结构的制备方法，其中该叠对标记结构包括一第一图案以及一第二图案，该第二图案在该第一图案上，其中该第一图案对该第一波长。
4.如权利要求3所述的半导体元件结构的制备方法，其中该第一图案至少垂直重叠该第二图案。
5.如权利要求1所述的半导体元件结构的制备方法，还包括在该第一发光特征上的一中间结构，其中该中间结构对该第一波长的该荧光具有一第三穿透率，且该第三穿透率不同于一第一穿透与一第二穿透率。
6.如权利要求5所述的半导体元件结构的制备方法，其中该第三穿透率介于该第一穿透率与该第二穿透率之间的范围。
7.如权利要求3所述的半导体元件结构的制备方法，还包括在该第一图案与该第二图案之间的一第二发特征，其中该第二发光特征包括多个金属离子，其用于发射具有一第二波长的一荧光，而该第二波长不同于该第一波长。
8.如权利要求7所述的半导体元件结构的制备方法，其中该第二图案对该第二波长的该荧光具有一第四穿透率，且该第四穿透率小于一第二穿透率。
9.一种半导体元件结构的制备方法，包括：
提供一基底；
形成一第一发光特征在该基底上；
形成一第一图案在该第一发光特征上；以及
形成一第二图案在该第一图案上；
其中该第一发光特征经配置以发射一第一波长的一光线，且该第一图案对该第一波长的该光线具有一第一穿透率，该第二图案对该第一波长的该光线具有一第二穿透率，而该第一穿透率不同于该第二穿透率。
10.如权利要求9所述的半导体元件结构的制备方法，其中该第一发光特征包括多个金属离子。
11.如权利要求9所述的半导体元件结构的制备方法，还包括形成一中间结构在该第一发光特征上，其中该中间结构囊封该第一图案，该中间结构对该第一波长的该光线具有一第三穿透率，而该第三穿透率不同于该第一穿透率与该第二穿透率。
12.如权利要求11所述的半导体元件结构的制备方法，其中该第三穿透率介于该第一穿透率与该第二穿透率之间的范围。
13.如权利要求9所述的半导体元件结构的制备方法，还包括形成一第二发光特征在该第一图案上，其中该第二图案形成在该第二发光特征上，且该第二发光特征经配置以发射一第二波长的一光线，而该第二波长不同于该第一波长。
14.如权利要求13所述的半导体元件结构的制备方法，其中该第二发光特征包括多个金属离子。
15.如权利要求13所述的半导体元件结构的制备方法，其中该第二图案对该第二波长的该光线具有一第三穿透率，而该第三穿透率小于该第二穿透率。
16.如权利要求9所述的半导体元件结构的制备方法，其中该第一图案与该第二图案协同用来当作一叠对标记，且该第一图案至少垂直重叠该第二图案。
17.如权利要求9所述的半导体元件结构的制备方法，其中第一发光特征经配置以发射该第一波长的一荧光。
CN202310065458.4A 2022-04-08 2023-01-13 具有叠对标记的半导体元件结构的制备方法 Pending CN116895584A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/716,374 US20230326869A1 (en) 2022-04-08 2022-04-08 Method for manufacturing semiconductor device structure with overlay marks
US17/716,112 2022-04-08
US17/716,374 2022-04-08

Publications (1)

Publication Number Publication Date
CN116895584A true CN116895584A (zh) 2023-10-17

Family

ID=88239864

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202211610262.0A Pending CN116895642A (zh) 2022-04-08 2022-12-14 具有叠对标记的半导体元件结构
CN202310065458.4A Pending CN116895584A (zh) 2022-04-08 2023-01-13 具有叠对标记的半导体元件结构的制备方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202211610262.0A Pending CN116895642A (zh) 2022-04-08 2022-12-14 具有叠对标记的半导体元件结构

Country Status (2)

Country Link
US (1) US20230326869A1 (zh)
CN (2) CN116895642A (zh)

Also Published As

Publication number Publication date
CN116895642A (zh) 2023-10-17
US20230326869A1 (en) 2023-10-12

Similar Documents

Publication Publication Date Title
CN102656516B (zh) 光掩模坯料及光掩模的制造方法
DE102015116489A1 (de) Verfahren zum bearbeiten eines trägers, verfahren zum betreiben einer plasmaprozesskammer und verfahren zum bearbeiten eines halbleiterwafers
EP3557637A2 (en) Metal/dielectric/metal hybrid hard mask to define ultra-large height top electrode for sub 60 nm mram devices
CN116895584A (zh) 具有叠对标记的半导体元件结构的制备方法
TWI809931B (zh) 具有疊對標記之半導體元件結構的製備方法
US20230282592A1 (en) Semiconductor device structure including overlay mark structure
US20230282783A1 (en) Method for manufacturing semiconductor device structure
US20230326868A1 (en) Semiconductor device structure with overlay mark
TWI799272B (zh) 具有疊置標記結構之半導體元件結構的製備方法
US11796924B2 (en) Method for overlay error correction and method for manufacturing a semiconductor device structure with overlay marks
US12002765B2 (en) Marks for overlay measurement and overlay error correction
JP3913145B2 (ja) パターン形成方法
US20230213872A1 (en) Mark for overlay measurement
US20230213874A1 (en) Method for overlay error correction
TWI803262B (zh) 疊置測量及疊置誤差的校正標記
US20230266676A1 (en) Semiconductor structure and system for manufacturing the same
TWI803256B (zh) 半導體元件結構的製備方法
US20240071842A1 (en) Semiconductor structure with overlay mark, method of manufacturing the same, and system for manufacturing the same
US20230266660A1 (en) Method of manufacturing semiconductor structure
TWI809784B (zh) 疊置誤差的校正方法
TWI799296B (zh) 半導體結構的製備方法
CN117525035A (zh) 半导体元件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination