TWI809085B - 信號處理電路、固體攝像元件及信號處理電路之控制方法 - Google Patents

信號處理電路、固體攝像元件及信號處理電路之控制方法 Download PDF

Info

Publication number
TWI809085B
TWI809085B TW108112419A TW108112419A TWI809085B TW I809085 B TWI809085 B TW I809085B TW 108112419 A TW108112419 A TW 108112419A TW 108112419 A TW108112419 A TW 108112419A TW I809085 B TWI809085 B TW I809085B
Authority
TW
Taiwan
Prior art keywords
mentioned
signal
level
capacitor
input
Prior art date
Application number
TW108112419A
Other languages
English (en)
Other versions
TW202002614A (zh
Inventor
龍風 朝倉
Original Assignee
日商索尼半導體解決方案公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商索尼半導體解決方案公司 filed Critical 日商索尼半導體解決方案公司
Publication of TW202002614A publication Critical patent/TW202002614A/zh
Application granted granted Critical
Publication of TWI809085B publication Critical patent/TWI809085B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
    • H03M1/1295—Clamping, i.e. adjusting the DC level of the input signal to a predetermined value
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/51—Control of the gain
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H04N25/633—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current by using optical black pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H04N25/673—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction by using reference sources
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本發明係於藉由比較器及計數器進行AD轉換之數位信號處理電路中，加快AD轉換之速度。 衰減部於輸入信號之位準超出特定閾值之情形時，使輸入信號衰減而作為輸出信號輸出。比較器將輸出信號與隨著時間經過而變動之特定之參照信號進行比較，輸出該比較結果。計數器於直至比較結果反轉為止之整個期間計數計數值，輸出表示該計數值之數位信號。數位信號處理部進行對數位信號之乘算處理。

Description

信號處理電路、固體攝像元件及信號處理電路之控制方法
本技術係關於一種信號處理電路、固體攝像元件及信號處理電路之控制方法。詳細而言，係關於一種將類比信號轉換成數位信號之信號處理電路、固體攝像元件及信號處理電路之控制方法。
自先前以來，於固體攝像元件中，廣泛使用像素之每行配置有ADC(Analog-to-Digital Converter，類比數位轉換器)之行ADC方式。例如，提出有每行配置有包含比較器及計數器之單斜型ADC之固體攝像元件(例如參照專利文獻1)。該ADC中，比較器將鋸齒波狀參照信號與類比之像素信號進行比較。並且，計數器於至比較結果反轉為止之整個期間計數計數值，輸出表示該計數值之數位信號。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2008-98722號公報
[發明所欲解決之問題]
上述先前技術中，可藉由包含比較器及計數器之簡易構成，對類比之像素信號進行AD(Analog-to-Digital，類比變數位)轉換。但，上述ADC中，照度越高，像素信號之位準越大。因該像素信號之位準增大，有至比較結果反轉為止之時間變長，AD轉換速度變慢等問題。
本技術係鑒於此種狀況而創造者，目的係於藉由比較器及計數器進行AD轉換之數位信號處理中，加快AD轉換速度。 [解決問題之技術手段]
本技術係用以消除上述問題而完成者，其第1態樣係一種信號處理電路及其控制方法，該信號處理電路具備：衰減部，其於輸入信號之位準超出特定閾值之情形時，使上述輸入信號衰減而作為輸出信號輸出；比較器，其將上述輸出信號與隨著時間經過而變動之特定參照信號進行比較，輸出該比較結果；計數器，其於直至上述比較結果反轉為止之整個期間計數計數值，輸出表示該計數值之數位信號；及數位信號處理部，其進行對上述數位信號之乘算處理。藉此，於輸入信號之位準超出特定閾值之情形時，帶來經衰減之輸入信號被轉換成數位信號之作用。
又，該第1態樣中，亦可為，上述衰減部於上述位準超出上述閾值之情形時，藉由特定之衰減率將上述輸入信號衰減，上述數位信號處理部對上述數位信號進行乘以上述衰減率之倒數之上述乘算處理。藉此，帶來相應於藉由衰減率衰減之量，進行其倒數之乘算之作用。
又，該第1態樣中，亦可進而具備保持特定之重置位準並自輸出端子輸出之取樣保持電路，傳送上述輸入信號之信號線之位準變動成上述重置位準及信號位準之任一者，上述衰減部具備：第1電容，其***於上述信號線與上述比較器之輸入端子之間；第2電容，其一端連接於上述比較器之上述輸入端子；及選擇器，其於上述重置位準及上述信號位準之差量超出上述閾值之情形時，選擇上述取樣保持電路之上述輸出端子且連接於上述第2電容之另一端，於上述位準未超出上述閾值之情形時，選擇上述信號線且連接於上述另一端。藉此，帶來輸入信號之位準超出閾值之情形時，將重置位準供給至第2電容，將信號位準供給至第1電容之作用。
又，該第1態樣中，亦可進而具備鎖存電路，該鎖存電路當上述信號線之位準變動成上述信號位準時，保持上述比較結果且供給至上述選擇器，上述信號線之位準變動成上述信號位準時之上述參照信號之位準係對應於上述閾值之位準，上述選擇器根據上述比較結果，切換上述第2電容之另一端之連接端。藉此，帶來根據鎖存電路保持之比較結果而切換第2電容之連接端之作用。
又，該第1態樣中，亦可為，上述數位信號處理部具備：偏移運算部，其運算上述取樣保持電路中產生之偏移成分；偏移保持部，其保持上述偏移成分；及修正處理部，其於上述乘算處理中將上述保持之上述偏移成分去除。藉此，帶來修正偏移成分之作用。
又，該第1態樣中，亦可為，上述數位信號處理部進而具備求得複數個上述數位信號之統計量之統計處理部，上述偏移運算部自上述統計量運算上述偏移成分。藉此，帶來修正自數位信號之統計量運算之偏移成分之作用。
又，該第1態樣中，亦可進而具備保持特定之重置位準並自輸出端子輸出之取樣保持電路，傳送上述輸入信號之信號線之位準變動成上述重置位準及信號位準之任一者，上述衰減部具備：第1選擇器，其於上述重置位準及上述信號位準之差量超出上述閾值之情形時，選擇上述取樣保持電路之上述輸出端子，於上述位準未超出上述閾值之情形時，選擇上述信號線；複數個電容，其並聯連接於上述比較器之輸入端子；及第2選擇器，其根據特定之設定值，將上述複數個電容之一部分連接於上述第1選擇器之輸出端子，將其餘連接於上述信號線。藉此，帶來複數個電容之一部分連接於第1選擇器，其餘連接於信號線之作用。
又，該第1態樣中，亦可進而具備保持特定之重置位準並自輸出端子輸出之取樣保持電路，傳送上述輸入信號之信號線之位準變動成上述重置位準及信號位準之任一者，上述衰減部進而具備：第1電容，其一端連接於上述比較器之輸入端子；第2電容，其一端連接於上述比較器之上述輸入端子；第1電容側選擇器，其根據特定之選擇信號，將上述信號線及上述輸出端子之任一者連接於上述第1電容之另一端；及第2電容側選擇器，其於上述重置位準及上述信號位準之差量超出上述閾值之情形時，選擇上述取樣保持電路之上述輸出端子且連接於上述第2電容之另一端，於上述位準未超出上述閾值之情形時，選擇上述信號線且連接於上述另一端。藉此，帶來第1電容及第2電容之各者連接於信號線或取樣保持電路之輸出端子之作用。
又，本技術之第2態樣係一種固體攝像元件，其具備：通常像素，其將入射光進行光電轉換，產生類比之輸入信號；衰減部，其於上述輸入信號之位準超出特定閾值之情形時，使上述輸入信號衰減而作為輸出信號輸出；比較器，其將上述輸出信號與隨著時間經過而變動之特定參照信號進行比較，輸出該比較結果；計數器，其於至上述比較結果反轉為止之整個期間計數計數值，輸出表示該計數值之數位信號；及數位信號處理部，其進行對上述數位信號之乘算處理。藉此，帶來像素信號之位準超出特定閾值之情形時，經衰減之像素信號被轉換成數位信號之作用。
又，該第2態樣中，亦可進而具備：虛擬像素，其將對應於特定基準電壓之虛擬信號作為上述輸入信號而輸入至上述衰減部；及取樣保持電路，其保持特定之重置位準並自輸出端子輸出；傳送上述輸入信號之信號線之位準變動成上述重置位準及信號位準之任一者，上述衰減部具備：第1電容，其***於上述信號線與上述比較器之輸入端子之間；第2電容，其一端連接於上述比較器之上述輸入端子；及第1選擇器，其於上述重置位準及上述信號位準之差量超出上述閾值之情形時，選擇上述取樣保持電路之上述輸出端子且連接於上述第2電容之另一端，於上述信號位準未超出上述閾值之情形時，選擇上述信號線且連接於上述另一端；上述數位信號處理部於被輸入上述虛擬信號之情形時，自上述數位信號運算上述取樣保持電路中產生之偏移成分。藉此，帶來自對應於虛擬信號之數位信號運算偏移成分之作用。
又，該第2態樣中，亦可進而具備保持特定之重置位準並自輸出端子輸出之取樣保持電路，傳送上述輸入信號之信號線之位準變動成上述重置位準及信號位準之任一者，上述衰減部具備：第1電容，其一端連接於上述比較器之輸入端子；第2電容，其一端連接於上述比較器之上述輸入端子；第1電容側選擇器，其根據特定之選擇信號，將上述信號線及上述輸出端子之任一者連接於上述第1電容之另一端；及第2電容側選擇器，其於上述重置位準及上述信號位準之差量超出上述閾值之情形時，選擇上述取樣保持電路之上述輸出端子且連接於上述第2電容之另一端，於上述位準未超出上述閾值之情形時，選擇上述信號線且連接於上述另一端。藉此，帶來第1電容及第2電容之各者連接於信號線或取樣保持電路之輸出端子之作用。
又，該第2態樣中，亦可為，上述像素於設定有特定之通常模式之情形時，藉由高於特定值之電荷電壓轉換效率即高轉換效率及低於上述特定值之電荷電壓轉換效率即低轉換效率之任一者，產生上述輸入信號，於設定有特定之雙增益模式之情形時，藉由上述高轉換效率及上述低轉換效率之兩者，產生上述輸入信號，上述第1電容側選擇器於設定有上述通常模式之情形時，將上述信號線連接於上述第1電容之另一端，於設定有上述雙增益模式之情形時，於藉由上述低轉換效率產生之上述重置位準之期間內，將上述輸出端子連接於上述另一端，且於該期間外將上述信號線連接於上述另一端。藉此，帶來於雙增益驅動模式中，將藉由高轉換效率及低轉換效率兩者產生之像素信號進行AD轉換之作用。 [發明之效果]
根據本技術，於藉由比較器及計數器進行AD轉換之數位信號處理電路中，可發揮能夠加快AD轉換速度之優異效果。再者，此處所記載之效果並不受限定，亦可為本發明中記載之任一種效果。
以下，針對用以實施本技術之形態(以下稱為實施形態)進行說明。說明根據以下順序進行。 1.第1實施形態(使像素信號衰減之例) 2.第2實施形態(修正偏移成分，使像素信號衰減之例) 3.第3實施形態(於通常驅動時使像素信號衰減，於雙增益驅動時不使之衰減之例) 4.對移動體之應用例
＜1.第1實施形態＞ [攝像裝置之構成例] 圖1係表示本技術之第1實施形態之攝像裝置100之一構成例之方塊圖。該攝像裝置100係拍攝圖像資料之裝置，具備攝像透鏡110、固體攝像元件200、記錄部120及攝像控制部130。作為攝像裝置100，假定IoT相機等數位相機、或具備攝像功能之電子裝置(智慧型手機或個人電腦等)。
固體攝像元件200係根據攝像控制部130之控制，拍攝圖像資料者。該固體攝像元件200經由信號線209將圖像資料供給至記錄部120。
攝像透鏡110係將光聚光並導入至固體攝像元件200者。攝像控制部130係控制固體攝像元件200使之拍攝圖像資料者。該攝像控制部130例如經由信號線139對固體攝像元件200供給包含垂直同步信號VSYNC之攝像控制信號。記錄部120係記錄圖像資料者。
此處，垂直同步信號VSYNC係表示攝像之時點之信號，使用一定頻率(60赫茲等)之週期信號作為垂直同步信號VSYNC。
再者，攝像裝置100記錄有圖像資料，但亦可將該圖像資料發送至攝像裝置100之外部。該情形時，進而設置用以發送圖像資料之外部介面。或者，攝像裝置100亦可進而顯示圖像資料。該情形時，進而設置顯示部。
[固體攝像元件之構成例] 圖2係表示本技術之第1實施形態之固體攝像元件200之一構成例之方塊圖。該固體攝像元件200具備垂直掃描電路211、像素陣列部212、時序控制電路213、DAC(Digital to Analog Converter，類比數位轉換器)214、負載MOS電路區塊250、及行信號處理電路260。於像素陣列部212，呈二維格子狀排列複數個像素220。
以下，將排列於水平方向之像素220之集合稱為「列」，將排列於垂直於列之方向之像素220之集合稱為「行」。
時序控制電路213係與來自攝像控制部130之垂直同步信號VSYNC同步地控制垂直掃描電路211、DAC214、行信號處理電路260各者之動作時序者。
DAC214係藉由DA(Digital to Analog，數位變類比)轉換，產生隨著時間經過而變動之類比之參照信號者。例如，使用鋸齒波狀之斜坡信號作為參照信號。DAC214將產生之參照信號供給至行信號處理電路260。
垂直掃描電路211係依序選擇列並驅動，輸出類比之像素信號者。像素220係將入射光進行光電轉換，產生類比之像素信號者。該像素220經由負載MOS電路區塊250，對行信號處理電路260供給像素信號。
於負載MOS電路區塊250，每行設置供給定電流之MOS電晶體。
行信號處理電路260係於每行對像素信號執行AD轉換處理等信號處理者。該行信號處理電路260對記錄部120供給包含處理後之信號之圖像資料。再者，行信號處理電路260係申請專利範圍所記載之信號處理電路之一例。
[像素之構成例] 圖3係表示本技術之第1實施形態之像素220之一構成例之電路圖。該像素220具備光電二極體221、傳送電晶體222、重置電晶體223、浮動擴散層224、放大電晶體225及選擇電晶體226。
光電二極體221係將入射光進行光電轉換，產生電荷者。傳送電晶體222係根據來自垂直掃描電路211之傳送信號TX，自光電二極體221對浮動擴散層224傳送電荷者。重置電晶體223係根據來自垂直掃描電路211之重置信號RST，將浮動擴散層224之電荷量初始化者。浮動擴散層224係蓄積電荷，產生對應於電荷量之電壓者。
放大電晶體225係將浮動擴散層224之電壓信號放大者。選擇電晶體226係根據來自垂直掃描電路211之選擇信號SEL，將經放大之信號作為像素信號經由垂直信號線Vsl輸出至負載MOS電路區塊250者。
再者，若像素220之電路為可藉由光電轉換產生像素信號者，則不限於該圖所例示之構成。
圖4係表示本技術之第1實施形態之負載MOS電路區塊250及行信號處理電路260之一構成例之方塊圖。
負載MOS電路區塊250每行配線垂直信號線。若將行數設為I(I係整數)，則配線I條垂直信號線Vsl。又，於垂直信號線Vsl之各者，連接供給一定電流之負載MOS電路251。
於行信號處理電路260，配置複數個ADC300及數位信號處理部261。每行配置ADC300。若將行數設為I，則配置I個ADC300。再者，雖使用每行配置ADC300之行ADC方式，但不限於該構成。例如，亦可為每個像素配置ADC300之構成。
ADC300係使用來自DAC214之參照信號(斜坡信號Rmp等)，將來自對應行之類比之像素信號轉換成數位信號者。該ADC300將數位信號供給至數位信號處理部261。
數位信號處理部261係對每行之數位信號之各者進行特定之信號處理者。針對處理內容之詳情於下文敍述。數位信號處理部261將包含處理後之數位信號之圖像資料供給至記錄部120。
[ADC之構成例] 圖5係表示本技術之第1實施形態之ADC300之一構成例之電路圖。該ADC300具備取樣保持電路310、比較儀350及計數器370。又，比較儀350具備開關351及352、電容353、鎖存電路354、比較器355及衰減部360。衰減部360具備電容361及362、選擇器363。
取樣保持電路310係根據時序控制部213之控制，取樣並保持重置位準及信號位準中之重置位準者。該取樣保持電路310自輸出端子輸出保持之重置位準。
此處，重置位準意指藉由重置信號RST將像素220初始化時之垂直信號線Vsl之位準。又，信號位準意指藉由傳送信號TX於像素220內傳送電荷時之垂直信號線Vsl之位準。該等重置位準及信號位準之差量表示已去除重置像素220時產生之雜訊成分之純像素信號之位準。以下，將該純像素信號稱為Vsig。再者，像素信號Vsig係申請專利範圍所記載之輸入信號之一例。
比較儀350係將垂直信號與垂直信號線Vsl之位準(重置位準或信號位準)進行比較者。該比較儀350中，將電容353***於DAC214與比較器355之非反轉輸入端子(+)之間。
開關351係根據來自時序控制電路213之控制信號Az_sw1，開閉比較器355之非反轉輸入端子(+)與其輸出端子間之路徑者。
開關352係根據來自時序控制電路213之控制信號Az_sw2，開閉比較器355之反轉輸入端子(－)與其輸出端子間之路徑者。
比較器355係將輸入至非反轉輸入端子(+)之信號Az_rmp與輸入至反轉輸入端子(-)之信號Az_vsl進行比較者。該比較器355將比較結果Cmp_out輸出至鎖存電路354及計數器370。
此處，DAC214於信號位準即將AD轉換前，將參照信號(斜坡信號Rmp)之位準控制成對應於特定閾值Vth之值。此時之比較結果Cmp_out表示判定像素信號Vig(即，信號位準與重置位準之差量)是否超出閾值Vth之結果。
計數器370係根據時序控制電路213之控制，自AD轉換之開始時點至比較結果Cmp-out反轉為止之整個期間計數計數值者。該計數器370將表示計數值之數位信號Cnt_out供給至數位信號處理部261。
鎖存電路354係根據來自時序控制電路213之控制信號Lat_ctrl、lat_set及Lat_rst，保持來自比較器355之比較結果Cmp_out者。該鎖存電路354保持表示判定像素信號Vig之位準是否超出閾值Vth之結果之比較結果Cmp_out，將其保持值作為判定結果Lat_out供給至數位信號處理部261及衰減部360。
衰減部360係於像素信號Vsig之位準超出閾值Vth之情形時，將該像素信號Vsig衰減者。該衰減部360中，將電容360***於垂直信號線Vsl與比較器355之反轉輸入端子(-)之間。又，電容362之一端連接於比較器355之反轉輸入端子(-)。再者，電容361係申請專利範圍所記載之第1電容之一例，電容362係申請專利範圍所記載之第2電容之一例。
選擇器363係根據判定結果Lat_out，選擇垂直信號線Vsl及取樣保持電路310之輸出端子之任一者且連接於電容362之另一端者。
判定結果Lat_out例如於像素信號Vsig之位準超出閾值Vth之情形時，成為邏輯值「1」，於該像素信號Vsig之位準為閾值Vth以下之情形時，成為邏輯值「0」。於判定結果Lat_out為邏輯值「0」(即，像素信號Vsig為閾值Vth以下)之情形時，選擇器363將垂直信號線Vsl連接於電容362。另一方面，於判定結果Lat_out為邏輯值「1」(即，像素信號Vsig超出閾值Vth)之情形時，選擇器363將取樣保持電路310連接於電容362。
電容362之連接端為垂直信號線Vsl之情形時，成為於垂直信號線Vsl與比較器355之反轉輸入端子(-)之間並聯連接有電容361及362之狀態。該情形時，將像素信號Vsig不衰減地輸入至比較器355。
另一方面，電容362之連接端為取樣保持電路310之情形時，於電容361輸入有信號位準時，對電容362輸入藉由取樣保持電路310保持之重置位準。此處，若將電容361之電容值設為C1 ，將電容362之電容值設為C2 ，則蓄積於電容361之電荷量Q1 由下式表示。 Q1 ＝C1 ×V1 式1 上式中，V1 係施加於電容361之電壓。
又，蓄積於電容362之電荷量Q2 由下式表示。 Q2 ＝C2 ×V2 式2 上式中，V2 係施加於電容362之電壓。
由於Q1 等於Q2 ，故自式1及式2獲得下式。 C1 ×V1 ＝C2 ×V2 式3
又，由於對電容361及電容362之各者，如上述般施加信號位準及重置位準，故對串聯連接有電容361及362之合成電容之兩端施加其等之差量(Vsig)。因此，電壓V2可由下式表示。 V2 ＝Vsig－V1 式4
若將式4代入式3而變形，則獲得下式。 V1 ＝(C2 ×Vsig)/(C1 ＋C2 ) 式5
由於電壓V1 係衰減部360之輸出值，故若將該值設為Vsig'，則可將式5置換成下式。 Vsig'＝k×Vsig＝{C2 /(C1 ＋C2 )}Vsig 式6
根據式6，若將k設為相對於像素信號Vsig之增益，則增益k未達1。因此，電容362之連接端為取樣保持電路310之情形時，輸出藉由增益K將輸入之像素信號Vsig衰減之信號作為Vsig'。
根據上述構成，輸入之像素信號Vsig超出閾值Vth之情形時，衰減部360藉由增益k(換言之，係衰減率)將該像素信號Vsig衰減，並作為輸出信號Vsig'輸出至比較器355。
再者，ADC300將固體攝像元件200內之像素信號進行AD轉換，但不限於該構成。例如，亦可將ADC300設置於音響機器或測定機器等，將類比之聲音信號或測定信號進行AD轉換。
圖6係表示本技術之第1實施形態之數位信號處理部261之動作之一例之圖。判定結果Lat_out為「0」(即，像素信號Vsig為閾值Vth以下)之情形時，數位信號處理部261直接輸出來自計數器370之數位信號Cnt_out作為像素資料P。
另一方面，判定結果Lat_out為「1」(即，像素信號Vsig超出閾值Vth)之情形時，數位信號處理部261將增益k(衰減率)之倒數乘以數位信號Cnt_out，作為像素資料P輸出。因乘算，而有比較儀350或取樣保持電路310之電路雜訊放大，雜訊特性惡化之虞。但，作為使雜訊惡化之主導成分的取樣保持電路310之kTC雜訊可利用取樣保持電路310自身之雜訊消除功能而有效地減少。即使有殘留之雜訊成分(例如，比較儀350之隨機雜訊)，與高照度之信號所產生之光短雜訊相比亦較小，故對於高照度之像素信號之AD轉換特性之不良影響較少。
[取樣保持電路之構成例] 圖7係表示本技術之第1實施形態之取樣保持電路310之一構成例之電路圖。取樣保持電路310對垂直信號線Vsl之位準進行取樣時，必定產生kTC雜訊，成為使AD轉換結果之隨機雜訊惡化之主要原因。為減低其影響，較理想為使取樣保持電路310具有減低kTC雜訊之功能。可減低kTC雜訊之取樣保持電路310具備開關310至315、電容321至325、電容327及放大器326。
開關311係根據來自時序控制電路213之控制信號Sw1，對垂直信號線Vsl之電位進行取樣並供給至電容324者。
電容324係保持取樣之位準(即，重置位準)者。該電容324之一端連接於開關312，另一端連接於放大器326之反轉輸入端子(-)。
開關312係根據來自時序控制電路213之控制信號Sw2，將放大器326之反轉輸入端子(-)與輸出端子短路者。
開關314係根據來自時序控制電路213之控制信號Sw4，經由電容323及開關313連接放大器316之反轉輸入端子(-)與輸出端子者。電容323***於開關314之一端與放大器326之反轉輸入端子(-)之間，開關313***於開關314之另一端與放大器326之輸出端子之間。
開關313係根據來自時序控制電路213之控制信號Sw3，將電容321連接於放大器326之輸出端子者。
電容322之一端連接於開關314之一端，另一端連接於接地端子。電容327之一端連接於電容322及323之連接點，另一端連接於電容321及開關313之連接點。
開關315係根據來自時序控制電路213之控制信號Sw5，將開關312及電容324間之節點與放大器326之輸出端子短路者。
放大器326係將輸入之信號放大者。該放大器326之非反轉輸入端子(+)連接於接地端子，輸出端子連接於比較儀350。將放大器326之反轉輸入端子(-)之電位設為Vaz，將輸出端子之電位設為Vo。
電容325係用以去除要被輸出之電位Vo中所含之雜訊成分之電容。
時序控制電路213藉由開關311至315之控制，對重置位準進行取樣並保持於電容324。又，藉由電容325，將雜訊成分去除。為了充分去除雜訊成分，需要於取樣後，時序控制電路213持續一定時間地將放大器326控制成開環狀態。該時間越長，雜訊成分之減低效果越高。
再者，取樣保持電路310之電路構成只要為可保持重置位準者，則不限於圖7所例示之構成。
圖8係表示本技術之第1實施形態之鎖存電路354之動作之一例之圖。
於控制信號Lat_set為邏輯值「1」之情形時，鎖存電路354將判定結果Lat_out設置為邏輯值「1」。另一方面，於控制信號Lat_rst為邏輯值「1」之情形時，鎖存電路354將判定結果Lat_out重置為邏輯值「0」。再者，禁止將控制信號Lat_set及Lat_rst之兩者均設為邏輯值「1」。
又，於控制信號Lat_set、Lat_rst及Lat_ctrl為邏輯值「0」之情形時，鎖存電路354保持判定結果Lat_out之值。於控制信號Lat_set及Lat_rst為邏輯值「0」，控制信號Lat_ctrl為邏輯值「1」之情形時，鎖存電路354藉由輸入之Cmp_out之值，更新判定結果Lat_out。
圖9係表示本技術之第1實施形態之取樣保持電路310之動作之一例的時序圖。
首先，時序控制電路213於初始狀態下將開關311設為接通狀態。藉此，取樣保持電路310之輸入電位經由開關311連接於電容324。又，時序控制電路213將開關312設為接通狀態，將放大器326之輸出端子與輸入端子短路，將放大器326設為自動歸零狀態。
電容324之輸入側之電位與輸出側之電位Vaz之電壓差量被取樣至電容324。又，時序控制電路213於自動歸零中將開關313及314設為接通狀態，而將電容321、322及323初始化。
繼而，於時點T3，時序控制電路213將開關312及314設為斷開狀態，結束自動歸零動作。再者，自動歸零動作亦稱為取樣動作。
該圖之ΔVn表示將開關312及313設為斷開狀態時產生之kTC雜訊。將該kTC雜訊藉由開環狀態之放大器326反轉放大，並自放大器326之輸出端子輸出。其輸出端子之電位Vo之變化經由開關313及電容321至323被反饋至放大器326之輸入端子，其輸入端子之電位Vaz之變化成為消除原來的kTC雜訊之方向。
未完全消除而剩餘之雜訊再次被放大並反饋。將該狀態之時點T3至T4之期間設為雜訊消除期間。該期間越長，藉由雜訊放大與反饋動作之重複，產生之kTC雜訊越減少。
於時點T4，時序控制電路213將開關313設為斷開狀態，確定反饋量，結束雜訊消除動作。又，時序控制電路213將開關311設為斷開狀態而與輸入端子斷離，將開關315設為接通狀態而將放大器326設為閉環狀態(即，保持狀態)。於該保持狀態下，取樣時之重置位準出現於輸出側之電位Vo。如後述，若可與重置位準之轉換同時進行取樣保持電路310之雜訊消除動作，則可省掉其時間之間接成本。又，根據電容325之電容值，決定放大器326之雜訊頻帶。根據電容321、322及323各者之電容值，決定自輸出側之電位Vo向輸入側之電位Vaz反饋之增益。
圖10係表示本技術之第1實施形態之照度較低之情形時之ADC300之動作之一例的時序圖。
於讀出1列之期間開始時之時點T1，垂直掃描電路211重置像素220之浮動擴散層224。藉此，產生重置位準。
另一方面，ADC300內之比較儀350於時點T1，基於垂直信號線Vs1之重置位準及斜坡信號Rmp之基準位準Vda1，進行自動歸零動作。又，ADC300內之取樣保持電路310亦平行地進行自動歸零動作(即，取樣動作)。又，時序控制電路213持續一定之脈衝期間地供給高位準之控制信號Lat_rst，重置鎖存電路354。
於垂直信號線Vsl確定為穩定電位之時點T2，ADC300解除比較儀350之自動歸零狀態，DAC214輸出基準位準Vda2之斜坡信號Rmp。
於斜坡信號Rmp或比較儀350之內部節點確定為穩定電位之時點T3之後，DAC214輸出隨著時間經過而逐漸減少之斜坡信號Rmp。另一方面，ADC300開始計數。藉此，開始重置位準之AD轉換。此時，時序控制電路213解除取樣保持電路310之自動歸零狀態。
時序控制電路213於重置位準之AD轉換中，將取樣保持電路310設為雜訊消除狀態。ADC300內之計數器370繼續計數，直至比較儀350之比較結果Cmp_out反轉為止。
於重置位準之AD轉換結束之時點T4，時序控制電路213結束取樣保持電路310之雜訊消除動作。又，時序控制電路213將取樣保持電路310之輸入節點與垂直信號線Vsl分離，設定為閉環之保持狀態。藉此，取樣時點之垂直信號線Vsl之重置位準出現於取樣保持電路310之輸出節點。
於時點T4之後，像素220自光電二極體221向浮動擴散層224傳送電荷。藉此，於垂直信號線Vsl，產生對應於像素信號Vsig之電壓變化。另一方面，DAC214將斜坡信號Rmp設定為基準位準Vda3。該基準位準Vda3與基準位準Vda1之差量係作為用以與像素信號Vsig比較之閾值Vth使用。
繼而，於時點T5至時點T6，ADC300內之比較儀350判定像素信號Vsig之位準是否超出閾值Vth。
此處，入射光係作為重置位準及信號位準之差量(即振幅)之像素信號Vsig之位準變為閾值Vth以下程度之低照度。
由於像素信號Vsig之位準為閾值Vth以下，故於時點T6，比較儀350輸出低位準之比較結果Cmp_out。即將於該時點T6之前，時序控制電路213持續一定脈衝期間地發送高位準之控制信號Lat_ctrl。藉此，將低位準之比較結果Cmp_out作為判定結果Lat_out被保持於鎖存電路354。
於時點T6之後，衰減部360根據低位準之判定結果Lat_out，不改變電容362之連接端而直接設為垂直信號線Vsl。藉此，像素信號Vsig不衰減而直接進行AD轉換。
判定動作結束後，DAC214將斜坡信號Rmp之位準再次設定為基準位準Vda2。
於斜坡信號Rmp或比較儀350之內部節點確定為穩定電位後之時點T7至T8，DAC214輸出隨著時間經過而逐漸減少之斜坡信號Rmp。另一方面，ADC300進行計數，直至比較結果Cmp_out反轉為止。藉此，進行信號位準之AD轉換。
此處，計數器370於重置位準之AD轉換期間及信號位準之AD轉換期間之各者，使增加值之極性相反而進行計數。例如，於重置位準之AD轉換期間，計數器370將增加值設為正進行向下計數，輸出計數值Cnt_out。另一方面，於信號位準之AD轉換期間，計數器370將增加值設為負進行向上計數，輸出計數值Cnt_out。如此，藉由使增加值之極性相反，信號位準之AD轉換結束時之計數值Cnt_out成為重置位準之計數值與信號位準之計數值之差量。藉此，可於ADC300之內部進行CDS(Correlated Double Sampling，相關雙重取樣)處理。該圖之空心箭頭表示像素信號Vsig之計數值。
再者，ADC300藉由向上計數及向下計數進行CDS處理，但不限於該構成。例如，亦可為ADC300僅進行向上計數及向下計數之一者之構成。該情形時，於ADC300之後段(例如數位信號處理部261內)，追加CDS處理部，該CDS處理部執行CDS處理。
圖11係表示本技術之第1實施形態之照度較高之情形時之ADC300之動作之一例的時序圖。該圖之時點T1至T6之ADC300之動作與圖10例示之照度較低之情形時相同。
此處，入射光係像素信號Vsig之位準超出閾值Vth程度之高照度者。
由於像素信號Vsig之位準超出閾值Vth，故於時點T6，比較儀350輸出高位準之比較結果Cmp_out。即將於該時點T6前，時序控制電路213持續一定脈衝期間地發送高位準之控制信號Lat_ctrl。藉此，將高位準之比較結果Cmp_out作為判定結果Lat_out保持於鎖存電路354。
於時點T6之後，衰減部360根據高位準之判定結果Lat_out，將電容362之連接端切換成取樣保持電路310之輸出端子。藉此，衰減部360可藉由式6所例示之增益k將像素信號Vsig衰減。
判定動作結束後，DAC214將斜坡信號Rmp之位準再次設定為基準位準Vda2。
於斜坡信號Rmp或比較儀350之內部節點確定為穩定電位後之時點T7至T8，DAC214輸出隨著時間經過而逐漸減少之斜坡信號Rmp。另一方面，ADC300進行計數，直至比較結果Cmp_out反轉為止。藉此，進行信號位準之AD轉換。
一般而言，單斜型ADC300中，類比信號之位準越高，至比較儀350之比較結果反轉為止之時間(即，AD轉換需要之時間)越長。但，高照度時，藉由衰減部360將位準相對較高之像素信號Vsig衰減，而可縮短信號位準之AD轉換需要之時間。例如，可藉由將增益k設定為1/4，而將AD轉換需要之時間縮短至1/4。藉此，於將l列進行AD轉換之期間中，進行信號位準之AD轉換時間所占比例為主導之高階調(例如，14位元以上等)之AD轉換時，可有效縮短AD轉換時間。
再者，藉由像素信號Vsig之衰減，與未衰減之情形相比，斜坡信號Rmp之範圍較窄即可。因此，比較儀350或DAC214可假設相對較低之電源電壓而設計。藉此，可削減比較儀350或DAC214之消耗電力。藉由AD轉換時間之縮短效果與比較儀350或DAC214之消耗電力之削減效果之協同效應，1次AD轉換需要之ADC300之消耗電力之削減效果非常大。又，藉由取樣保持電路310之追加及比較儀350之小規模改良，而可實現AD轉換速度之提高。由於基本無需DAC214或計數器370之改良，故因改良導致之電路面積之間接成本較少。
但，於藉由增益k將像素信號衰減之情形時，後段之數位信號處理部261中，需要將該增益k之倒數乘以數位信號而復原。因此，ADC300將判定結果Lat_out輸出至數位信號處理部261。再者，低照度之情形時，ADC300無須將像素信號Vsig衰減，數位信號處理部261亦不對數位信號進行乘算處理。
用以衰減之增益k根據式6，係由電容361及362各者之電容值之比例決定。基於該增益k，用以與像素信號比較之閾值Vth將基準位準Vda1與信號位準轉換中之斜坡信號Rmp之最小值間之電壓設為Vrange ，設定為滿足下式之值。 Vth＝Vrange ×k 式7
越縮小增益k，信號位準之AD轉換時間越短，越可加快AD轉換之速度。但，越縮小增益k，根據式7，閾值Vth亦越小，有對應於判定結果Lat_out之選擇器363之切換動作所產生之誤差顯著表現於信號量較小之範圍內之虞。因此，增益k係考慮到AD轉換之速度與誤差特性之平衡而設定為最佳值。
[固體攝像元件之動作例] 圖12係表示本技術之第1實施形態之固體攝像元件200之動作之一例的時序圖。該動作例如於執行用以拍攝圖像資料之特定應用時開始。
固體攝像元件200內之特定列之像素200於曝光即將結束前產生重置位準(步驟S901)，ADC300將重置位準進行AD轉換(步驟S902)。
並且，於曝光結束時，像素220產生信號位準(步驟S903)，比較儀350判斷像素信號Vsig是否超出閾值Vth(步驟S904)。
於像素信號Vsig超出閾值Vth之情形時(步驟S904：是(YES))，ADC300將像素信號Vsig衰減(步驟S905)，轉換信號位準(步驟S906)。繼而，數位信號處理部261進行對數位信號乘以增益k之倒數之乘算處理(步驟S907)。
另一方面，於像素信號Vsig為閾值Vth以下之情形時(步驟S904：否(No))，ADC300轉換信號位準(步驟S909)。
於步驟S907或S909之後，固體攝像元件200判斷所有列之讀出是否結束(步驟S908)。所有列之讀出未結束之情形時(步驟S908：否)，固體攝像元件200變更讀出之列，重複執行步驟S901之後的步驟。另一方面，所有列之讀出結束之情形時(步驟S908：是)，固體攝像元件200結束用以拍攝1張圖像資料之動作。與連續讀出複數張圖像資料之情形時，重複執行步驟S901至S909。
如此，根據本技術之第1實施形態，於像素信號之位準超出特定之閾值之情形時，由於衰減部360使該像素信號衰減，故可縮短至比較儀350之比較結果反轉為止之時間。藉此，可加快AD轉換之速度。
＜2.第2實施形態＞ 上述第1實施形態中，高照度時與低照度時不同，對電容361及362之各者施加非對稱之電位(即，重置位準及信號位準)。藉此，藉由CDS處理，輸出該重置位準之取樣保持電路310之特定偏差亦未被消除而剩餘，有於圖像資料產生固定模式雜訊(FPN：Fixed Pattern Noise)之虞。該第2實施形態之固體攝像元件200於修正每行之偏移成分，抑制固定模式雜訊之方面，與第1實施形態不同。
圖13係表示本技術之第2實施形態之固體攝像元件200之一構成例之方塊圖。該第2實施形態之固體攝像元件200於進而具備基準電壓產生部215之方面與第1實施形態不同。又，對固體攝像元件200進而輸入來自攝像控制部130之模式信號MODE。
此處，模式信號MODE係表示包含通常模式及偏移運算模式之各種模式之任一者之信號。通常模式係用以拍攝圖像資料之模式，偏移運算模式係用以運算偏移成分之模式。
又，第2實施形態之像素陣列部212中，配置通常像素230及至少1列虛擬像素240。
通常像素230係將入射光進行光電轉換而產生像素信號之像素，係與第1實施形態之像素220相同之構成。
虛擬像素240係產生對應於來自基準電壓產生部215之基準電壓之信號作為虛擬信號者。
基準電壓產生部215係於偏移運算模式中，產生基準電壓且供給至各行之虛擬像素240者。
又，行信號處理電路260於偏移運算模式中，基於虛擬信號針對每行運算偏移成分。又，於通常模式中，行信號處理電路260藉由針對每行去除運算出之偏移成分，而修正數位信號。
圖14係表示本技術之第2實施形態之虛擬像素240之一構成例之圖。該虛擬像素240具備放大電晶體241及選擇電晶體242。
放大電晶體241係將來自基準電壓產生部215之基準電壓Vm_out放大者。選擇電晶體242係根據來自垂直掃描電路211之選擇信號SEL，將經放大之基準電壓Vm_out之信號作為虛擬信號經由垂直信號線Vsl輸出者。
圖15係表示本技術之第2實施形態之連接垂直信號線Vsl進行統計處理時之ADC300之動作之一例的時序圖。
於時點T10以後的偏移運算模式中，垂直掃描電路211不驅動通常像素230之列，而藉由選擇信號SEL驅動虛擬像素240之列。又，基準電壓產生部215可藉由將基準電壓Vm_out調整成「0」伏特(V)及Vmd伏特(V)之任一者，而將垂直信號線Vsl之振幅控制成任意值。例如，於時點T10至T12、時點T13至T15之各期間，供給「0」伏特(V)之基準電壓Vm_out。又，於時點T12至T13、時點T15至T16之各期間，供給Vmd伏特(V)之基準電壓Vm_out。基準電壓之振幅(即Vmd)之值設定在閾值Vth附近。
又，時序控制電路213於時點T10，於脈衝期間供給控制信號Lat_rst，於時點T10至T11，將控制信號Lat_set設為低位準。將判定結果Lat_out固定為邏輯值「0」。藉此，電容362連接於垂直信號線Vsl，將虛擬信號不衰減地輸出。
另一方面，於時點T13以後，時序控制電路213藉由於信號位準之AD轉換時將Lat_set設為邏輯值「1」，而將該期間之判定結果Lat_out固定為邏輯值「1」。藉此，電容362於信號位準之AD轉換時連接於取樣保持電路310，將虛擬信號衰減。
是否將連接端設為取樣保持電路310(即，將虛擬信號衰減)、與基準電壓為「0」及「Vmd」之何者之組合有4種。於該組合之各者中，針對每行產生複數個虛擬信號。例如，垂直掃描電路211於時點T10至T12期間，與水平同步信號HSYNC同步地複數次選擇虛擬像素240之列。此處，水平同步信號HSYNC係指示讀出列之時點之週期信號，頻率高於垂直同步信號VSYNC。又，於時點T12至時點T13之期間、時點T13至時點T15之期間、時點T15至時點T16之期間之各者亦同樣地，複數次選擇虛擬像素240之列。於該等4個期間，數位信號處理部261針對每行求得虛擬信號之平均值。
將時點T10至T12之期間及時點T12至T13之期間之各者之第i(i係整數)行之平均值設為E1(i)及E2(i)。又，將時點T13至T15之期間及時點T15至T16之期間之各者之第i行之平均值設為E3(i)及E4(i)。平均值E1(i)係基準電壓為「0」且虛擬信號未衰減之情形時之統計量。平均值E2(i)係基準電壓為「Vmd」且虛擬信號未衰減之情形時之統計量。又，平均值E3(i)係基準電壓為「0」且虛擬信號被衰減之情形時之統計量。平均值E4(i)係基準電壓為「Vmd」且虛擬信號被衰減之情形時之統計量。藉由如此求得平均值，可降低算出偏移成分時產生之隨機雜訊之影響。
於時點T10至T11之水平同步信號HSYNC之週期內，ADC300將重置位準及信號位準進行AD轉換。又，時序控制電路213於時點T10，持續脈衝期間地供給控制信號Lat_rst，於時點T10至T11，將控制信號Lat_set設為低位準。藉此，判定結果Lat_out被固定為邏輯值「0」。於時點T11至時點T13之各水平同步信號HSYNC之週期內亦相同。
圖16係表示本技術之第2實施形態之連接取樣保持電路310進行統計處理時之ADC300之動作之一例的時序圖。
於時點T13至T14之垂直同步信號VSYNC之週期內，ADC300將重置位準及信號位準進行AD轉換。又，時序控制電路213於時點T13，持續脈衝期間地供給控制信號Lat_rst，於判定動作後之時點T14至T15，將控制信號Lat_set設為高位準。藉此，AD轉換期間內之信號位準之判定結果Lat_out被固定為邏輯值「1」。於時點T14至時點T16之各垂直同步信號VSYNC之週期內亦相同。
圖17係表示本技術之第2實施形態之數位信號處理部261之一構成例之方塊圖。該數位信號處理部261於每行具備修正處理部262及偏移保持部263。又，數位信號處理部261具備統計處理部264及偏移運算部265。
統計處理部264係於偏移運算模式中，使用虛擬信號針對每行運算平均值E1(i)至E4(i)者。於行數為I之情形時，平均值E1(i)至E4(i)分別以I個為單位運算。
再者，統計處理部264運算平均值，但亦可運算中央值或合計量等平均值以外之統計量。
偏移運算部265係運算偏移成分者。像素信號之衰減率(即增益)依賴於電容361及362之電容值或該等電容之比較器355側之節點之寄生電容，設想因製造偏差，其值於行間或晶片間變動。偏移運算部265例如根據下式，針對每行算出增益k(i)。 k(i)＝{E2(i)－E1(i)} /{E4(i)－E3(i)} 式8
根據每行之取樣保持電路310之特性，於經取樣保持之電位與原來之垂直信號線Vsl之電位間產生偏移，其偏移量每行不同。偏移運算部265使用式8所求得之增益k(i)，根據下式運算偏移成分Ofs(i)。 Ofs(i) ＝{E3(i)－E1(i)}/k(i) 式9
第i行偏移成分Ofs(i)及增益k(i)保持於對應於該行之偏移保持部263。作為偏移保持部263，使用SRAM(Static Random Access Memory，隨機存取記憶體)或暫存器。
修正處理部262係於通常模式中，藉由偏移成分Ofs(i)之去除而進行修正者。於判定結果Lat_out變為「1」之高照度時，修正後之像素資料P(i)值例如由下式表示。 P(i)＝{Cnt_out(i)－Ofs(i)} ×{1/k(i)} 式10
尤其高照度之信號中包含較多光短雜訊，故容許之EPN之程度較低照度之信號更少。因此，於高照度之情形時，修正精度相對較低即可，用以校準之偏移運算模式之時間可較短。
圖18係表示本技術之第2實施形態之數位信號處理部261之動作之一例的圖。模式信號MODE設定為通常模式，判定結果Lat_out為「0」之低照度之情形時，數位信號處理部261將數位信號Cnt_out(i)直接作為像素資料P(i)輸出。
另一方面，模式信號MODE設定為通常模式，判定結果Lat_out為「1」之高照度之情形時，數位信號處理部261根據式10修正數位信號Cnt_out(i)，並作為像素資料P(i)輸出。
又，模式信號MODE設定為偏移運算模式之情形時，數位信號處理部261根據式8及式9，針對每行運算偏移成分Ofs(i)。
如此，根據本技術之第2實施形態，數位信號處理部261使用虛擬信號，針對每行求得偏移成分，且針對每行進行修正，故可減少因偏移成分產生之固定模式雜訊。
[變化例] 上述第2實施形態中，根據電容361及362各者之電容值之比例，將增益k設定為最佳值。但，因製造偏差等，有每行或每晶片最佳值不同之情形。該第2實施形態之變化例之固體攝像元件200於調整合成電容之電容值之方面與第1實施形態不同。
圖19係表示本技術之第2實施形態之變化例之比較儀350之一構成例的電路圖。該第2實施形態之變化例之比較儀350於進而具備連接端設定值保持部356之方面與第2實施形態不同。
連接端設定值保持部356係保持表示衰減部360內之電容之連接端之設定值者。使用SRAM或暫存器等作為連接端設定值保持部356。
圖20係表示本技術之第2實施形態之變化例之衰減部360之一構成例的電路圖。該第2實施形態之變化例之衰減部360於取代電容361及362而具備M(M係整數)個選擇器364及M個電容365之方面與第2實施形態不同。
M個電容365並聯連接於比較器355之反轉輸入端子。又，於連接端設定值保持部356，保持M位元之設定值。將該設定值之第m(m係0至M－1之整數)位元輸入至第m號選擇器364。
選擇器364係按照設定值之對應位元，將垂直信號線Vsl及選擇器363之輸出端子之任一者連接於對應之電容365者。第m號選擇器364例如於第M位元為邏輯值「0」之情形時，將垂直信號線Vsl連接於對應之電容365，於該第m位元為邏輯值「1」之情形時，將選擇器363之輸出端子連接於電容365。
藉由M個選擇器364，將M個電容365之一部分連接於垂直信號線Vsl，將其餘連接於選擇器363之輸出端子。連接於垂直信號線Vsl之電容365之合成電容相當於式6之C1 ，其餘電容365之合成電容相當於C2 。再者，選擇器363係申請專利範圍所記載之第1選擇器之一例，選擇器364係申請專利範圍所記載之第2選擇器之一例。
藉由如上述般變更M位元之設定值，而可控制式6之C1 及C2 之比例，將增益k調整為適當值。
再者，第1實施形態之衰減部360中亦可應用該圖所例示之構成。
如此，由於本技術之第2實施形態之衰減部360根據設定值變更M個電容365各者之連接端，故可根據設定值控制電容值C1 及C2 之比例，將增益k調整為適當值。
＜3.第3實施形態＞ 上述第1實施形態中，像素220藉由一定電荷電壓轉換效率，產生像素信號，但自減少低照度時之雜訊之觀點而言，較理想為藉由互不相同之2個電荷電壓轉換效率產生像素信號。該第3實施形態之像素220於藉由互不相同之2個電荷電壓轉換效率各者產生像素信號之方面與第1實施形態不同。
圖21係表示本技術之第3實施形態之像素220之一構成例之電路圖。該第3實施形態之像素220於進而具備轉換效率控制電晶體227之方面與第1實施形態不同。作為轉換效率控制電晶體227，例如使用N型MOS電晶體。
重置電晶體223及轉換效率控制電晶體227於電源電壓VDD之端子與浮動擴散層224之間串聯連接。又，對轉換效率控制電晶體227之閘極，輸入來自垂直掃描電路211之控制信號FDG。
垂直掃描電路211於重置後立即持續脈衝期間地供給高位準之控制信號FDG，之後控制成低位準，藉此，像素220可藉由高於特定值之電荷電壓轉換效率，產生像素信號。另一方面，藉由垂直掃描電路211始終供給高位準之控制信號FDG，像素220可藉由低於特定值之電荷電壓轉換效率，產生像素信號。以下，將較高之電荷電壓轉換效率簡稱為「高轉換效率」，將較低之電荷電壓轉換效率簡稱為「低轉換效率」。
圖22係表示本技術之第3實施形態之衰減部360之一構成例之電路圖。該第3實施形態之衰減部360於進而具備選擇器380之方面與第1實施形態不同。於選擇器380，配置N型電晶體381及382。又，於選擇器363，例如配置N電晶體391及392與反相器393。作為N型電晶體381及382、N型電晶體391及392，使用例如MOS電晶體。再者，選擇器380係申請專利範圍所記載之第1電容側選擇器之一例，選擇器363係申請專利範圍所記載之第2電容側選擇器之一例。
N型電晶體381係根據來自時序控制電路213之選擇信號SELd，將垂直信號線Vsl連接於電容361者。N型電晶體382係根據來自時序控制電路213之選擇信號xSELd，將取樣保持電路310之輸出端子連接於電容361者。選擇信號xSELd係將選擇信號SELd反轉者。藉由該構成，選擇信號SELd為高位準時，選擇器380將垂直信號線Vsl連接於電容361，為低位準時，將取樣保持電路310之輸出端子連接於電容361。
又，反相器393係將來自鎖存電路354之判定結果Lat_out反轉並供給至N型電晶體391之閘極者。N型電晶體391係根據判定結果Lat_out之反轉信號，將垂直信號線Vsl連接於電容362者。N型電晶體392係根據判定結果Lat_out，將取樣保持電路310之輸出端子連接於電容362者。
圖23係表示本技術之第3實施形態之通常驅動模式及雙增益驅動模式各者之ADC之動作之一例的時序圖。攝像控制部130供給表示通常驅動模式及雙增益驅動模式之任一者之模式信號DG。此處，通常驅動模式係像素220僅藉由高轉換效率及低轉換效率之任一者而產生像素信號之模式。另一方面，雙增益驅動模式係像素220藉由高轉換效率及低轉換效率之兩者而產生像素信號之模式。
如該圖之a所例示，通常驅動模式中，ADC300與水平同步信號HSYNC同步地針對每列將像素信號之重置位準及信號位準逐次進行AD轉換。另一方面，如該圖之b所例示，雙增益驅動模式中，像素220藉由高轉換效率產生像素信號，繼而藉由低轉換效率產生像素信號。又，ADC300與水平同步信號HSYNC同步地針對每列將藉由高轉換效率產生之像素信號之重置位準及信號位準進行AD轉換，繼而，將藉由低轉換效率產生之像素信號之重置位準及信號位準進行AD轉換。
又，雙增益模式中，ADC300後段之數位信號處理部261於藉由高轉換效率產生之數位信號Cnt_out未達完整碼之情形時，視需要修正該信號，並作為其像素之信號輸出。另一方面，於藉由高轉換效率產生之數位信號Cnt_out為完整碼之情形時，數位信號處理部261視需要修正藉由低轉換效率產生之數位信號Cnt_out，並作為其像素之信號輸出。藉此，可擴大動態範圍，減少低照度信號之雜訊。但，雙增益驅動模式中，與通常驅動模式相比讀出速度降低，消耗電力增大。攝像控制部130根據狀況，或按照使用者之操作，設定雙增益驅動模式。
圖24係表示本技術之第3實施形態之通常驅動模式時照度較低之情形時之ADC之動作之一例的時序圖。又，圖25係表示本技術之第3實施形態之通常驅動模式時照度較高之情形時之ADC之動作之一例的時序圖。
於圖24及圖25中，與圖10及圖11所例示之第1實施形態相比，追加了控制信號FDG及選擇信號SELd之記載。
於通常驅動模式中，垂直掃描電路211例如供給高位準之控制信號FDG，藉由低轉換效率產生像素信號。又，於通常驅動模式中，時序控制電路213供給高位準之選擇信號SELd。再者，於通常驅動模式中，垂直掃描電路211亦可於重置後立即持續脈衝期間地將控制信號FDG設為高位準，之後設為低位準，藉由高轉換效率產生像素信號。
圖26係表示本技術之第3實施形態之進行雙增益驅動模式時之高轉換效率之像素信號之AD轉換之ADC300的動作之一例之時序圖。
於時點T21至T22之脈衝期間，垂直掃描電路211供給高位準之控制信號FDG，於時點T22，將控制信號FDG設為低位準。該期間之垂直信號線Vsl之電位相當於藉由低轉換效率產生之重置位準。並且，於時點T22之後，藉由高轉換效率產生像素信號。
於時點T22至T23，ADC300成為自動歸零狀態，於時點T24至T25，將藉由高轉換效率產生之重置位準進行AD轉換。又，於時點T25至T26，垂直信號線Vsl之電位變動成藉由高轉換效率產生之信號位準，於時點T26至T27，ADC300將該信號位準進行AD轉換。
圖27係表示本技術之第3實施形態之進行雙增益驅動模式時之低轉換效率之像素信號之AD轉換之ADC300的動作之一例之時序圖。
於時點T28，垂直掃描電路211將控制信號FDG設為高位準。藉此，於時點T28之後，藉由低轉換效率產生像素信號。
於時點T28至T29，ADC300成為自動歸零狀態，於時點T30至T31，將藉由低轉換效率產生之重置位準進行AD轉換。又，於時點T31至T32，垂直信號線Vsl之電位變動成藉由低轉換效率產生之信號位準，於時點T32至T33，ADC300將該信號位準進行AD轉換。藉由圖26及圖27所例示之控制，於雙增益驅動模式時，像素信號未衰減。
圖28係表示本技術之第3實施形態之像素信號位準及AD轉換值與信號電荷量間之關係之一例的圖表。該圖之a係表示像素信號之位準與信號電荷量間之關係之一例之圖表。該圖之a之縱軸係像素信號之位準，橫軸係信號電荷量。該圖之b係表示藉由高轉換效率產生之像素信號修正前之AD轉換值(數位信號Cnt_out)與信號電荷量間之關係之一例的圖表。該圖之c係表示藉由高轉換效率產生之像素信號修正後之AD轉換值與信號電荷量間之關係之一例的圖表。圖之b及c之縱軸係LSB(Least Significant Bit，最低有效位元)單位之AD轉換值，橫軸係信號電荷量。
如該圖之a所例示，藉由高轉換效率產生之像素信號VsigHC 於信號電荷量為S1時達到AD轉換範圍之上限。另一方面，藉由低轉換效率產生之像素信號VsigLC 於信號電荷量為大於S1之S2時，達到AD轉換範圍之上限。
又，如該圖之b所例示，像素信號VsigHC 之AD轉換值於信號電荷量為S1時達到完整碼。再者，像素信號VsigLC 之AD轉換值於信號電荷量為S2時達到完整碼。
並且，於雙增益模式中，後段之數位信號處理部261於像素信號VsigHC 之AD轉換值未達完整碼之情形時，修正該信號並輸出。若將高轉換效率設為μHC ，將低轉換效率設為μLC ，則藉由下式所示之修正係數之乘算，修正AD轉換值。 (修正係數)＝μLC /μHC
該圖之c之虛線表示修正前之AD轉換值，粗實線表示修正後之AD轉換值。另一方面，於像素信號VsigHC 之AD轉換值為完整碼之情形時，數位信號處理部261不修正像素信號VsigLC 之AD轉換值而輸出。
再者，數位信號處理部261依照低轉換效率，修正對應於高轉換效率之AD轉換值，但亦可相反地，依照高轉換效率，修正對應於低轉換效率之AD轉換值。
如此，根據本技術之第3實施形態，雙增益驅動模式中，ADC300將藉由高轉換效率及低轉換效率兩者產生之像素信號各者進行AD轉換，故可減少低照度時之雜訊。
＜4.對移動體之應用例＞ 本揭示之技術(本技術)可應用於各種製品。例如，本發明之技術亦可作為搭載於汽車、電動汽車、油電混合汽車、機車、自行車、個人行動車、飛機、無人機、船舶、機器人等任一種類之移動體之裝置而實現。
圖29係表示作為可應用本發明之技術之移動體控制系統之一例的車輛控制系統之概略構成例的方塊圖。
車輛控制系統12000具備經由通信網路12001連接之複數個電子控制單元。於圖29所示之例中，車輛控制系統12000具備驅動系統控制單元12010、本體系統控制單元12020、車外資訊檢測單元12030、車內資訊檢測單元12040、及整合控制單元12050。又，作為整合控制單元12050之功能構成，圖示有微電腦12051、聲音圖像輸出部12052、及車載網路I/F(Interface：介面)12053。
驅動系統控制單元12010根據各種程式，控制與車輛之驅動系統關聯之裝置之動作。例如，驅動系統控制單元12010作為內燃機或驅動用馬達等用以產生車輛之驅動力之驅動力產生裝置、用以將驅動力傳達至車輪之驅動力傳達機構、調節車輛轉向角之轉向機構、及產生車輛之制動力之制動裝置等控制裝置發揮功能。
本體系統控制單元12020根據各種程式，控制裝備於車體之各種裝置之動作。例如，本體系統控制單元12020作為無鑰進入系統、智能鑰匙系統、電動窗裝置、或頭燈、尾燈、剎車燈、方向燈或霧燈等各種燈具之控制裝置發揮功能。該情形時，可對本體系統控制單元12020輸入自代替鑰匙之可攜帶式機器發送之電波或各種開關之信號。本體系統控制單元12020受理該等電波或信號之輸入，控制車輛之門鎖裝置、電動窗裝置、燈具等。
車外資訊檢測單元12030檢測搭載有車輛控制系統12000之車輛之外部之資訊。例如，於車外資訊檢測單元12030連接攝像部12031。車外資訊檢測單元12030使攝像部12031拍攝車外之圖像，且接收拍攝到之圖像。車外資訊檢測單元12030亦可基於接收到之圖像，進行人、車、障礙物、標識或路面上之文字等之物體檢測處理或距離檢測處理。
攝像部12031係接收光且輸出對應於該光之受光量的電氣信號之光感測器。攝像部12031可將電氣信號作為圖像輸出，亦可作為測距之資訊輸出。又，攝像部12031接收之光可為可見光，亦可為紅外線等非可見光。
車內資訊檢測單元12040檢測車內之資訊。於車內資訊檢測單元12040，連接例如檢測駕駛者的狀態之駕駛者狀態檢測部12041。駕駛者狀態檢測部12041包含例如拍攝駕駛者之相機，車內資訊檢測單元12040可基於自駕駛者狀態檢測部12041輸入之檢測資訊，算出駕駛者之疲勞程度或精神集中程度，亦可判斷駕駛者是否在打瞌睡。
微電腦12051可基於以車外資訊檢測單元12030或車內資訊檢測單元12040取得之車內外之資訊，運算驅動力產生裝置、轉向機構或制動裝置之控制目標值，且對驅動系統控制單元12010輸出控制指令。例如，微電腦12051可進行以實現包含回避車輛碰撞或緩和衝擊、基於車間距離之追蹤行駛、維持車速行駛、車輛之碰撞警告或車輛偏離車道警告等之ADAS(Advanced Driver Assistance System:先進駕駛輔助系統)之功能為目的之協調控制。
又，微電腦12051藉由基於車外資訊檢測單元12030或車內資訊檢測單元12040所取得之車輛周圍之資訊控制驅動力產生裝置、轉向機構或制動裝置等，而進行以不拘於駕駛者之操作而自動行駛之自動駕駛等為目的之協調控制。
又，微電腦12051可基於車外資訊檢測單元12030所取得之車外之資訊，對本體系統控制單元12030輸出控制指令。例如，微電腦12051可根據車外資訊檢測單元12030檢測到之前方車或對向車之位置而控制頭燈，進行將遠光燈切換成近光燈等以謀求防眩為目的之協調控制。
聲音圖像輸出部12052向可對車輛之搭乘者或對車外視覺性或聽覺性通知資訊之輸出裝置發送聲音及圖像中之至少任一種輸出信號。於圖29之例中，作為輸出裝置，例示擴音器12061、顯示部12062及儀錶板12063。顯示部12062亦可包含例如車載顯示器及抬頭顯示器之至少一者。
圖30係表示攝像部12031之設置位置之例之圖。
於圖30中，作為攝像部12031，具有攝像部12101、12102、12103、12104、12105。
攝像部12101、12102、12103、12104、12105例如設置於車輛12100之前保險桿、側視鏡、後保險桿、後門及車室內之擋風玻璃之上部等位置。前保險桿所具備之攝像部12101及車室內之擋風玻璃之上部所具備之攝像部12105主要取得車輛12100前方之圖像。側視鏡所具備之攝像部12102、12103主要取得車輛12100側方之圖像。後保險桿或後門所具備之攝像部12104主要取得車輛12100後方之圖像。車室內之擋風玻璃之上部所具備之攝像部12105主要用於前方車輛或行人、障礙物、號志機、交通標識或車道線等之檢測。
再者，圖30中表示攝像部12101至12104之攝像範圍之一例。攝像範圍12111表示設於前保險桿之攝像部12101之攝像範圍，攝像範圍12112、12113分別表示設於側視鏡之攝像部12102、12103之攝像範圍，攝像範圍12114表示設於後保險桿或後門之攝像部12104之攝像範圍。例如，藉由使攝像部12101至12104所拍攝之圖像資料重疊，而獲得自上方觀察車輛12100之俯瞰圖像。
攝像部12101至12104之至少一者亦可具有取得距離資訊之功能。例如，攝像部12101至12104之至少一者可為包含複數個攝像元件之錄影機，亦可為具有相位差檢測用之像素之攝像元件。
例如，微電腦12051基於自攝像部12101至12104取得之距離資訊，求得攝像範圍12111至12114內與各立體物之距離、及該距離之時間變化(相對於車輛12100之相對速度)，藉此可在與車輛12100大致相同之方向，擷取以特定速度(例如為0 km/h以上)行駛之立體物作為前方車，尤其位於車輛12100之行進路上最近之立體物作為前方車。進而，微電腦12051可設定前方車於近前應預先確保之車間距離，進行自動剎車控制(亦包含停止追蹤控制)或自動加速控制(亦包含追蹤起步控制)等。如此可進行以不根據於駕駛者之操作而自動行駛之自動駕駛等為目的之協調控制。
例如，微電腦12051可基於自攝像部12101至12104所得之距離資訊，將與立體物相關之立體物資料分類成2輪車、普通車輛、大型車輛、行人、電線桿等其他立體物而擷取，用於自動回避障礙物。例如，微電腦12051可將車輛12100周邊之障礙物識別為車輛12100之駕駛者可視認之障礙物與難以視認之障礙物。且，微電腦12051判斷表示與各障礙物碰撞之危險度之碰撞風險，當遇到碰撞風險為設定值以上且有碰撞可能性之狀況時，經由擴音器12061或顯示部12062對駕駛者輸出警報，或經由驅動系統控制單元12010進行強制減速或回避轉向，藉此可進行用以避免碰撞之駕駛輔助。
攝像部12101至12104之至少一者亦可為檢測紅外線之紅外線相機。例如，微電腦12051可藉由判定攝像部12101至12104之攝像圖像中是否存在行人而識別行人。該行人之識別係根據例如擷取作為紅外線相機之攝像部12101至12104之攝像圖像之特徵點之步序、及對表示物體輪廓之一連串特徵點進行圖案匹配處理而判別是否為行人之步序進行。若微電腦12051判定攝像部12101至12104之攝像圖像中存在行人，且識別行人，則聲音圖像輸出部12052以對該識別出之行人重疊顯示用以強調之方形輪廓線之方式控制顯示部12062。再者，聲音圖像輸出部12052亦可以將表示行人之圖標等顯示於期望之位置之方式控制顯示部12062。
以上，已針對可應用本發明之技術之車輛控制系統之一例進行了說明。本發明之技術可應用於以上說明之構成中例如攝像部12031等。具體而言，圖1之攝像裝置100可應用於攝像部12031。藉由對攝像部12031應用本發明之技術，可提高圖像資料之讀出速度，獲得更易觀察之動畫，故可減輕駕駛者之疲勞。
再者，上述實施形態係表示用以將本技術具體化之一例者，實施形態之事項與申請專利範圍之發明特定事項具有相互對應關係。同樣地，申請專利範圍之發明特定事項與標註有與其相同名稱之本技術之實施形態之事項具有相互對應關係。惟本技術並非限定於實施形態，於不脫離其主旨之範圍內可藉由對實施形態實施各種變化而具體化。
再者，本說明書所記載之效果僅為示例，並非限定者，又，亦可有其他效果。
再者，本技術亦可採用如下之構成。 (1)一種信號處理電路，其具備：衰減部，其於輸入信號之位準超出特定閾值之情形時，使上述輸入信號衰減而作為輸出信號輸出； 比較器，其將上述輸出信號與隨著時間經過而變動之特定參照信號進行比較，輸出該比較結果； 計數器，其於直至上述比較結果反轉為止之整個期間計數計數值，輸出表示該計數值之數位信號；及 數位信號處理部，其進行對上述數位信號之乘算處理。 (2)如上述(1)之信號處理電路，其中 上述衰減部於上述位準超出上述閾值之情形時，藉由特定之衰減率將上述輸入信號衰減， 上述數位信號處理部對上述數位信號進行乘以上述衰減率之倒數之上述乘算處理。 (3)如上述(1)或(2)之信號處理電路，其進而具備保持特定之重置位準並自輸出端子輸出之取樣保持電路， 傳送上述輸入信號之信號線之位準變動成上述重置位準及信號位準之任一者， 上述衰減部具備： 第1電容，其***於上述信號線與上述比較器之輸入端子之間； 第2電容，其一端連接於上述比較器之上述輸入端子；及 選擇器，其於上述重置位準及上述信號位準之差量超出上述閾值之情形時，選擇上述取樣保持電路之上述輸出端子且連接於上述第2電容之另一端，於上述位準未超出上述閾值之情形時，選擇上述信號線且連接於上述另一端。 (4)如上述(3)之信號處理電路，其進而具備鎖存電路，該鎖存電路當上述信號線之位準變動成上述信號位準時，保持上述比較結果且供給至上述選擇器， 上述信號線之位準變動成上述信號位準時之上述參照信號之位準係對應於上述閾值之位準， 上述選擇器根據上述比較結果，切換上述第2電容之另一端之連接端。 (5)如上述(3)或(4)之信號處理電路，其中 上述數位信號處理部具備： 偏移運算部，其運算上述取樣保持電路中產生之偏移成分； 偏移保持部，其保持上述偏移成分；及 修正處理部，其於上述乘算處理中將上述保持之上述偏移成分去除。 (6)如上述(5)之信號處理電路，其中 上述數位信號處理部進而具備： 求得複數個上述數位信號之統計量之統計處理部； 上述偏移運算部自上述統計量運算上述偏移成分。 (7)如上述(1)或(2)之信號處理電路，其進而具備保持特定之重置位準並自輸出端子輸出之取樣保持電路， 傳送上述輸入信號之信號線之位準變動成上述重置位準及信號位準之任一者， 上述衰減部具備： 第1選擇器，其於上述重置位準及上述信號位準之差量超出上述閾值之情形時，選擇上述取樣保持電路之上述輸出端子，於上述位準未超出上述閾值之情形時，選擇上述信號線； 複數個電容，其等並聯連接於上述比較器之輸入端子；及 第2選擇器，其根據特定之設定值，將上述複數個電容之一部分連接於上述第1選擇器之輸出端子，將其餘連接於上述信號線。 (8)如上述(1)或(2)之信號處理電路，其進而具備保持特定之重置位準並自輸出端子輸出之取樣保持電路， 傳送上述輸入信號之信號線之位準變動成上述重置位準及信號位準之任一者， 上述衰減部具備： 第1電容，其一端連接於上述比較器之輸入端子； 第2電容，其一端連接於上述比較器之上述輸入端子； 第1電容側選擇器，其根據特定之選擇信號，將上述信號線及上述輸出端子之任一者連接於上述第1電容之另一端；及 第2電容側選擇器，其於上述重置位準及上述信號位準之差量超出上述閾值之情形時，選擇上述取樣保持電路之上述輸出端子且連接於上述第2電容之另一端，於上述位準未超出上述閾值之情形時，選擇上述信號線且連接於上述另一端。 (9)一種固體攝像元件，其具備： 通常像素，其將入射光進行光電轉換，產生類比之輸入信號； 衰減部，其於上述輸入信號之位準超出特定閾值之情形時，使上述輸入信號衰減而作為輸出信號輸出； 比較器，其將上述輸出信號與隨著時間經過而變動之特定參照信號進行比較，輸出該比較結果； 計數器，其於至上述比較結果反轉為止之整個期間計數計數值，輸出表示該計數值之數位信號；及 數位信號處理部，其進行對上述數位信號之乘算處理。 (10)如上述(9)之固體攝像元件，其進而具備：虛擬像素，其將對應於特定基準電壓之虛擬信號作為上述輸入信號而輸入至上述衰減部；及 取樣保持電路，其保持特定之重置位準，並自輸出端子輸出， 傳送上述輸入信號之信號線之位準變動成上述重置位準及信號位準之任一者， 上述衰減部具備： 第1電容，其***於上述信號線與上述比較器之輸入端子之間； 第2電容，其一端連接於上述比較器之上述輸入端子；及 第1選擇器，其於上述重置位準及上述信號位準之差量超出上述閾值之情形時，選擇上述取樣保持電路之上述輸出端子且連接於上述第2電容之另一端，於上述信號位準未超出上述閾值之情形時，選擇上述信號線且連接於上述另一端， 上述數位信號處理部於被輸入上述虛擬信號之情形時，自上述數位信號運算上述取樣保持電路中產生之偏移成分。 (11)如上述(9)之固體攝像元件，其進而具備保持特定之重置位準並自輸出端子輸出之取樣保持電路， 傳送上述輸入信號之信號線之位準變動成上述重置位準及信號位準之任一者， 上述衰減部具備： 第1電容，其一端連接於上述比較器之輸入端子； 第2電容，其一端連接於上述比較器之上述輸入端子； 第1電容側選擇器，其根據特定之選擇信號，將上述信號線及上述輸出端子之任一者連接於上述第1電容之另一端；及 第2電容側選擇器，其於上述重置位準及上述信號位準之差量超出上述閾值之情形時，選擇上述取樣保持電路之上述輸出端子且連接於上述第2電容之另一端，於上述位準未超出上述閾值之情形時，選擇上述信號線且連接於上述另一端。 (12)如上述(11)之固體攝像元件，其中上述像素於設定有特定之通常模式之情形時，藉由高於特定值之電荷電壓轉換效率即高轉換效率及低於上述特定值之電荷電壓轉換效率即低轉換效率之任一者，產生上述輸入信號，於設定有特定之雙增益模式之情形時，藉由上述高轉換效率及上述低轉換效率之兩者，產生上述輸入信號， 上述第1電容側選擇器於設定有上述通常模式之情形時，將上述信號線連接於上述第1電容之另一端，於設定有上述雙增益模式之情形時，於藉由上述低轉換效率產生之上述重置位準之期間內，將上述輸出端子連接於上述另一端，且於該期間外將上述信號線連接於上述另一端。 (13)一種信號處理電路之控制方法，其具備： 位準控制步序，其於輸入信號之位準超出特定閾值之情形時，使上述輸入信號衰減而作為輸出信號輸出； 比較步序，其將上述輸出信號與隨著時間經過而變動之特定參照信號進行比較，輸出該比較結果； 計數步序，其於直至上述比較結果反轉為止之整個期間計數計數值，輸出表示該計數值之數位信號；及 數位處理步序，其進行對上述數位信號之乘算處理。
100‧‧‧攝像裝置 110‧‧‧攝像透鏡 120‧‧‧記憶部 130‧‧‧攝像控制部 139‧‧‧信號線 200‧‧‧固體攝像元件 209‧‧‧信號線 211‧‧‧垂直掃描電路 212‧‧‧像素陣列部 213‧‧‧時序控制電路 214‧‧‧DAC 215‧‧‧基準電壓產生部 220‧‧‧像素 221‧‧‧光電二極體 222‧‧‧傳送電晶體 223‧‧‧重置電晶體 224‧‧‧浮動擴散層 225‧‧‧放大電晶體 226‧‧‧選擇電晶體 227‧‧‧轉換效率控制電晶體 230‧‧‧通常像素 240‧‧‧虛擬像素 241‧‧‧放大電晶體 242‧‧‧選擇電晶體 250‧‧‧負載MOS電路區塊 251‧‧‧負載MOS電路 260‧‧‧行信號處理電路 261‧‧‧數位信號處理部 262‧‧‧修正處理部 263‧‧‧偏移保持部 264‧‧‧統計處理部 265‧‧‧偏移運算部 300‧‧‧ADC 310‧‧‧取樣保持電路 311‧‧‧開關 312‧‧‧開關 313‧‧‧開關 314‧‧‧開關 315‧‧‧開關 321‧‧‧電容 322‧‧‧電容 323‧‧‧電容 324‧‧‧電容 325‧‧‧電容 327‧‧‧電容 326‧‧‧放大器 350‧‧‧比較儀 351‧‧‧開關 352‧‧‧開關 353‧‧‧電容 354‧‧‧鎖存電路 355‧‧‧比較器 356‧‧‧連接端設定值保持部 360‧‧‧衰減部 361‧‧‧電容 362‧‧‧電容 363‧‧‧選擇器 364‧‧‧選擇器 365‧‧‧電容 370‧‧‧計數器 380‧‧‧選擇器 381‧‧‧N型電晶體 382‧‧‧N型電晶體 391‧‧‧N型電晶體 392‧‧‧N型電晶體 393‧‧‧反相器 12000‧‧‧車輛控制系統 12001‧‧‧通信網路 12010‧‧‧驅動系統控制單元 12020‧‧‧本體系統控制單元 12030‧‧‧車外資訊檢測單元 12031‧‧‧攝像部 12040‧‧‧車內資訊檢測單元 12041‧‧‧駕駛者狀態檢測部 12050‧‧‧整合控制單元 12051‧‧‧微電腦 12052‧‧‧聲音圖像輸出部 12053‧‧‧車載網路I/F 12061‧‧‧擴音器 12062‧‧‧顯示部 12063‧‧‧儀錶板 12100‧‧‧車輛 12101～12105‧‧‧攝像部 12111～12114‧‧‧攝像範圍 Az_rmp‧‧‧信號 Az_sw1‧‧‧控制信號 Az_sw2‧‧‧控制信號 Az_vsl‧‧‧信號 Cmp_out‧‧‧比較結果 Cnt_out‧‧‧數位信號 FDG‧‧‧控制信號 Lat_ctrl‧‧‧控制信號 Lat_out‧‧‧判定結果 Lat_rst‧‧‧控制信號 lat_set‧‧‧控制信號 Ofs‧‧‧偏移成分 Rmp‧‧‧斜坡信號 RST‧‧‧重置信號 S901‧‧‧步驟 S902‧‧‧步驟 S903‧‧‧步驟 S904‧‧‧步驟 S905‧‧‧步驟 S906‧‧‧步驟 S907‧‧‧步驟 S908‧‧‧步驟 S909‧‧‧步驟 SEL‧‧‧選擇信號 SELd‧‧‧選擇信號 Sw1‧‧‧控制信號 Sw2‧‧‧控制信號 Sw3‧‧‧控制信號 Sw4‧‧‧控制信號 T1‧‧‧時點 T2‧‧‧時點 T3‧‧‧時點 T4‧‧‧時點 T5‧‧‧時點 T6‧‧‧時點 T7‧‧‧時點 T8‧‧‧時點 T9‧‧‧時點 T10‧‧‧時點 T11‧‧‧時點 T12‧‧‧時點 T13‧‧‧時點 T14‧‧‧時點 T15‧‧‧時點 T16‧‧‧時點 T17‧‧‧時點 TX‧‧‧傳送信號 Vaz‧‧‧電位 VDD‧‧‧電源電壓 Vm_out‧‧‧基準電壓 Vo‧‧‧電位 Vsl‧‧‧垂直信號線 VSYNC‧‧‧垂直同步信號 Vth‧‧‧閾值 xSELd‧‧‧選擇信號
圖1係表示本技術之第1實施形態之攝像裝置之一構成例之方塊圖。 圖2係表示本技術之第1實施形態之固體攝像元件之一構成例之方塊圖。 圖3係表示本技術之第1實施形態之像素之一構成例之電路圖。 圖4係表示本技術之第1實施形態之負載MOS(Metal-Oxide-Semiconductor，金屬氧化物半導體)電路區塊及行信號處理電路之一構成例之方塊圖。 圖5係表示本技術之第1實施形態之ADC之一構成例之電路圖。 圖6係表示本技術之第1實施形態之數位信號處理部之動作之一例的圖。 圖7係表示本技術之第1實施形態之取樣保持電路之一構成例之電路圖。 圖8係表示本技術之第1實施形態之鎖存電路之動作之一例的圖。 圖9係表示本技術之第1實施形態之取樣保持電路之動作之一例的時序圖。 圖10係表示本技術之第1實施形態之照度較低之情形時之ADC之動作之一例的時序圖。 圖11係表示本技術之第1實施形態之照度較高之情形時之ADC之動作之一例的時序圖。 圖12係表示本技術之第1實施形態之固體攝像元件之動作之一例的時序圖。 圖13係表示本技術之第2實施形態之固體攝像元件之一構成例之方塊圖。 圖14係表示本技術之第2實施形態之虛擬像素之一構成例之電路圖。 圖15係表示本技術之第2實施形態之連接垂直信號線進行統計處理時之ADC之動作之一例的時序圖。 圖16係表示本技術之第2實施形態之連接取樣保持電路進行統計處理時之ADC之動作之一例的時序圖。 圖17係表示本技術之第2實施形態之數位信號處理部之一構成例之方塊圖。 圖18係表示本技術之第2實施形態之數位信號處理部之動作之一例之圖。 圖19係表示本技術之第2實施形態之變化例之比較儀之一構成例之電路圖。 圖20係表示本技術之第2實施形態之變化例之衰減部之一構成例之電路圖。 圖21係表示本技術之第3實施形態之像素之一構成例之圖。 圖22係表示本技術之第3實施形態之衰減部之一構成例之電路圖。 圖23a、b係表示本技術之第3實施形態之通常驅動模式及雙增益驅動模式各者之ADC之動作之一例的時序圖。 圖24係表示本技術之第3實施形態之通常驅動模式時照度較低之情形時之ADC之動作之一例的時序圖。 圖25係表示本技術之第3實施形態之通常驅動模式時照度較高之情形時之ADC之動作之一例的時序圖。 圖26係表示本技術之第3實施形態之進行雙增益驅動模式時之高轉換效率之像素信號之AD轉換之ADC的動作之一例之時序圖。 圖27係表示本技術之第3實施形態之進行雙增益驅動模式時之低轉換效率之像素信號之AD轉換之ADC的動作之一例之時序圖。 圖28a-c係表示本技術之第3實施形態之像素信號位準及AD轉換值與信號電荷量間之關係之一例之圖表。 圖29係表示車輛控制系統之概略構成之方塊圖。 圖30係表示攝像部之設置位置之一例之說明圖。
213‧‧‧時序控制電路
214‧‧‧DAC
220‧‧‧像素
261‧‧‧數位信號處理部
300‧‧‧ADC
310‧‧‧取樣保持電路
350‧‧‧比較儀
351‧‧‧開關
352‧‧‧開關
353‧‧‧電容
354‧‧‧鎖存電路
355‧‧‧比較器
360‧‧‧衰減部
361‧‧‧電容
362‧‧‧電容
363‧‧‧選擇器
370‧‧‧計數器
Az_rmp‧‧‧信號
Az_sw1‧‧‧控制信號
Az_sw2‧‧‧控制信號
Az_vsl‧‧‧信號
Cmp_out‧‧‧比較結果
Cnt_out‧‧‧數位信號
Lat_ctrl‧‧‧控制信號
Lat_out‧‧‧判定結果
Lat_rst‧‧‧控制信號
lat_set‧‧‧控制信號
Rmp‧‧‧斜坡信號
Vsl‧‧‧垂直信號線

Claims (12)

  1. 一種信號處理電路，其具備：衰減部，其於輸入信號之位準超出特定閾值之情形時，使上述輸入信號衰減而作為輸出信號輸出；比較器，其將上述輸出信號與隨著時間經過而變動之特定參照信號進行比較，輸出該比較結果；計數器，其於至上述比較結果反轉為止之期間計數計數值，輸出表示該計數值之數位信號；數位信號處理部，其進行對上述數位信號之乘算處理；及取樣保持電路，其保持特定之重置位準並自輸出端子輸出；傳送上述輸入信號之信號線之位準係：變動成上述重置位準及信號位準之任一者；上述衰減部具備：第1電容，其***於上述信號線與上述比較器之輸入端子之間；第2電容，其一端連接於上述比較器之上述輸入端子；及選擇器，其於上述重置位準及上述信號位準之差量超出上述閾值之情形時，選擇上述取樣保持電路之上述輸出端子且連接於上述第2電容之另一端，於上述位準未超出上述閾值之情形時，選擇上述信號線且連接於上述另一端。
  2. 如請求項1之信號處理電路，其中上述衰減部於上述位準超出上述閾值之情形時，藉由特定之衰減率 將上述輸入信號衰減，上述數位信號處理部對上述數位信號進行乘以上述衰減率之倒數之上述乘算處理。
  3. 如請求項1之信號處理電路，其進而具備鎖存電路，該鎖存電路當上述信號線之位準變動成上述信號位準時，保持上述比較結果且供給至上述選擇器，上述信號線之位準變動成上述信號位準時之上述參照信號之位準係對應於上述閾值之位準，上述選擇器根據上述比較結果，切換上述第2電容之另一端之連接端。
  4. 如請求項1之信號處理電路，其中上述數位信號處理部具備：偏移運算部，其運算上述取樣保持電路中產生之偏移成分；偏移保持部，其保持上述偏移成分；及修正處理部，其於上述乘算處理中將上述保持之上述偏移成分去除。
  5. 如請求項4之信號處理電路，其中上述數位信號處理部進而具備：求得複數個上述數位信號之統計量之統計處理部；上述偏移運算部自上述統計量運算上述偏移成分。
  6. 一種信號處理電路，其具備： 衰減部，其於輸入信號之位準超出特定閾值之情形時，使上述輸入信號衰減而作為輸出信號輸出；比較器，其將上述輸出信號與隨著時間經過而變動之特定參照信號進行比較，輸出該比較結果；計數器，其於至上述比較結果反轉為止之期間計數計數值，輸出表示該計數值之數位信號；數位信號處理部，其進行對上述數位信號之乘算處理；及取樣保持電路，其保持特定之重置位準並自輸出端子輸出；傳送上述輸入信號之信號線之位準係：變動成上述重置位準及信號位準之任一者，上述衰減部具備：第1選擇器，其於上述重置位準及上述信號位準之差量超出上述閾值之情形時，選擇上述取樣保持電路之上述輸出端子，於上述位準未超出上述閾值之情形時，選擇上述信號線；複數個電容，其等並聯連接於上述比較器之輸入端子；及第2選擇器，其根據特定之設定值，將上述複數個電容之一部分連接於上述第1選擇器之輸出端子，將其餘連接於上述信號線。
  7. 一種信號處理電路，其具備：衰減部，其於輸入信號之位準超出特定閾值之情形時，使上述輸入信號衰減而作為輸出信號輸出；比較器，其將上述輸出信號與隨著時間經過而變動之特定參照信號進行比較，輸出該比較結果； 計數器，其於至上述比較結果反轉為止之期間計數計數值，輸出表示該計數值之數位信號；數位信號處理部，其進行對上述數位信號之乘算處理；及取樣保持電路，其保持特定之重置位準並自輸出端子輸出；傳送上述輸入信號之信號線之位準係：變動成上述重置位準及信號位準之任一者，上述衰減部進而具備：第1電容，其一端連接於上述比較器之輸入端子；第2電容，其一端連接於上述比較器之上述輸入端子；第1電容側選擇器，其根據特定之選擇信號，將上述信號線及上述輸出端子之任一者連接於上述第1電容之另一端；及第2電容側選擇器，其於上述重置位準及上述信號位準之差量超出上述閾值之情形時，選擇上述取樣保持電路之上述輸出端子且連接於上述第2電容之另一端，於上述位準未超出上述閾值之情形時，選擇上述信號線且連接於上述另一端。
  8. 一種固體攝像元件，其具備：通常像素，其將入射光進行光電轉換，產生類比之輸入信號；衰減部，其於上述輸入信號之位準超出特定閾值之情形時，使上述輸入信號衰減而作為輸出信號輸出；比較器，其將上述輸出信號與隨著時間經過而變動之特定參照信號進行比較，輸出該比較結果；計數器，其於至上述比較結果反轉為止之期間計數計數值，輸出表 示該計數值之數位信號；數位信號處理部，其進行對上述數位信號之乘算處理；及取樣保持電路，其保持特定之重置位準並自輸出端子輸出；傳送上述輸入信號之信號線之位準係：變動成上述重置位準及信號位準之任一者，上述衰減部具備：第1電容，其***於上述信號線與上述比較器之輸入端子之間；第2電容，其一端連接於上述比較器之上述輸入端子；及第1選擇器，其於上述重置位準及上述信號位準之差量超出上述閾值之情形時，選擇上述取樣保持電路之上述輸出端子且連接於上述第2電容之另一端，於上述信號位準未超出上述閾值之情形時，選擇上述信號線且連接於上述另一端。
  9. 如請求項8之固體攝像元件，其進而具備：虛擬像素，其將對應於特定基準電壓之虛擬信號作為上述輸入信號而輸入至上述衰減部；上述數位信號處理部於被輸入上述虛擬信號之情形時，自上述數位信號運算上述取樣保持電路中產生之偏移成分。
  10. 一種固體攝像元件，其具備：通常像素，其將入射光進行光電轉換，產生類比之輸入信號；衰減部，其於上述輸入信號之位準超出特定閾值之情形時，使上述輸入信號衰減而作為輸出信號輸出；比較器，其將上述輸出信號與隨著時間經過而變動之特定參照信號 進行比較，輸出該比較結果；計數器，其於至上述比較結果反轉為止之期間計數計數值，輸出表示該計數值之數位信號；數位信號處理部，其進行對上述數位信號之乘算處理；及取樣保持電路，其保持特定之重置位準並自輸出端子輸出；傳送上述輸入信號之信號線之位準變動成上述重置位準及信號位準之任一者，上述衰減部具備：第1電容，其一端連接於上述比較器之輸入端子；第2電容，其一端連接於上述比較器之上述輸入端子；第1電容側選擇器，其根據特定之選擇信號，將上述信號線及上述輸出端子之任一者連接於上述第1電容之另一端；及第2電容側選擇器，其於上述重置位準及上述信號位準之差量超出上述閾值之情形時，選擇上述取樣保持電路之上述輸出端子且連接於上述第2電容之另一端，於上述位準未超出上述閾值之情形時，選擇上述信號線且連接於上述另一端。
  11. 如請求項10之固體攝像元件，其中上述像素於設定有特定之通常模式之情形時，藉由高於特定值之電荷電壓轉換效率即高轉換效率及低於上述特定值之電荷電壓轉換效率即低轉換效率之任一者，產生上述輸入信號，於設定有特定之雙增益模式之情形時，藉由上述高轉換效率及上述低轉換效率之兩者，產生上述輸入信號，上述第1電容側選擇器於設定有上述通常模式之情形時，將上述信號 線連接於上述第1電容之另一端，於設定有上述雙增益模式之情形時，於藉由上述低轉換效率產生之上述重置位準之期間內，將上述輸出端子連接於上述另一端，且於該期間外將上述信號線連接於上述另一端。
  12. 一種信號處理電路之控制方法，其具備：由衰減電路進行之位準控制步序，其於輸入信號之位準超出特定閾值之情形時，使上述輸入信號衰減而作為輸出信號輸出；由比較元件進行之比較步序，其將上述輸出信號與隨著時間經過而變動之特定參照信號進行比較，輸出該比較結果；計數步序，其於至上述比較結果反轉為止之期間計數計數值，輸出表示該計數值之數位信號；數位處理步序，其進行對上述數位信號之乘算處理；及由取樣保持電路進行之取樣保持步序，其保持特定之重置位準並自上述取樣保持電路之輸出端子輸出；傳送上述輸入信號之信號線之位準係：變動成上述重置位準及信號位準之任一者；上述衰減電路具備：第1電容，其***於上述信號線與上述比較元件之輸入端子之間；第2電容，其一端連接於上述比較元件之上述輸入端子；及選擇器，其於上述重置位準及上述信號位準之差量超出上述閾值之情形時，選擇上述取樣保持電路之上述輸出端子且連接於上述第2電容之另一端，於上述位準未超出上述閾值之情形時，選擇上述信號線且連接於上述另一端。
TW108112419A 2018-06-14 2019-04-10 信號處理電路、固體攝像元件及信號處理電路之控制方法 TWI809085B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018-113236 2018-06-14
JP2018113236 2018-06-14
JP2018146731 2018-08-03
JP2018-146731 2018-08-03

Publications (2)

Publication Number Publication Date
TW202002614A TW202002614A (zh) 2020-01-01
TWI809085B true TWI809085B (zh) 2023-07-21

Family

ID=68842444

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108112419A TWI809085B (zh) 2018-06-14 2019-04-10 信號處理電路、固體攝像元件及信號處理電路之控制方法

Country Status (6)

Country Link
US (1) US11223791B2 (zh)
EP (2) EP3809694B1 (zh)
KR (1) KR20210020004A (zh)
CN (2) CN115665570B (zh)
TW (1) TWI809085B (zh)
WO (1) WO2019239670A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210107957A (ko) * 2020-02-24 2021-09-02 삼성전자주식회사 이미지 센서 및 이를 포함하는 이미지 장치
JPWO2021215093A1 (zh) * 2020-04-21 2021-10-28
JP2023015662A (ja) * 2021-07-20 2023-02-01 ルネサスエレクトロニクス株式会社 イメージセンサ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110134295A1 (en) * 2009-12-04 2011-06-09 Canon Kabushiki Kaisha Imaging apparatus and method for driving the same
US20130229543A1 (en) * 2012-03-01 2013-09-05 Canon Kabushiki Kaisha Imaging apparatus, imaging system, and imaging apparatus driving method

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786943A (ja) * 1993-09-13 1995-03-31 Matsushita Electric Ind Co Ltd 利得制御機能付ａｄ変換装置
JP4022862B2 (ja) * 2002-06-11 2007-12-19 ソニー株式会社 固体撮像装置及びその制御方法
JP4882652B2 (ja) * 2006-10-06 2012-02-22 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP5419661B2 (ja) * 2009-12-04 2014-02-19 キヤノン株式会社 撮像装置及びその駆動方法
JP2011223270A (ja) * 2010-04-08 2011-11-04 Toshiba Corp 固体撮像装置およびその制御動作
JP2013141144A (ja) * 2012-01-05 2013-07-18 Sony Corp Ａ／ｄ変換回路、撮像素子、および電子機器
US8854244B2 (en) * 2012-09-19 2014-10-07 Aptina Imaging Corporation Imagers with improved analog-to-digital converters
JP6103934B2 (ja) * 2012-12-28 2017-03-29 キヤノン株式会社 光電変換装置、撮像システム、および光電変換装置の駆動方法
JP2015231096A (ja) 2014-06-04 2015-12-21 ソニー株式会社 イメージセンサ、電子機器、ａｄ変換装置、及び、駆動方法
JP2018019269A (ja) * 2016-07-28 2018-02-01 ソニーセミコンダクタソリューションズ株式会社 センサ、駆動方法、及び、電子機器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110134295A1 (en) * 2009-12-04 2011-06-09 Canon Kabushiki Kaisha Imaging apparatus and method for driving the same
US20130229543A1 (en) * 2012-03-01 2013-09-05 Canon Kabushiki Kaisha Imaging apparatus, imaging system, and imaging apparatus driving method

Also Published As

Publication number Publication date
WO2019239670A1 (ja) 2019-12-19
EP4387261A2 (en) 2024-06-19
CN112204951A (zh) 2021-01-08
US11223791B2 (en) 2022-01-11
CN112204951B (zh) 2024-06-14
KR20210020004A (ko) 2021-02-23
CN115665570B (zh) 2024-04-12
EP3809694A1 (en) 2021-04-21
EP3809694A4 (en) 2021-07-28
TW202002614A (zh) 2020-01-01
EP3809694B1 (en) 2024-05-01
US20210235034A1 (en) 2021-07-29
CN115665570A (zh) 2023-01-31

Similar Documents

Publication Publication Date Title
WO2018096813A1 (ja) 固体撮像素子、固体撮像装置、および、固体撮像素子の制御方法
US12047701B2 (en) Solid-state imaging element
TWI809085B (zh) 信號處理電路、固體攝像元件及信號處理電路之控制方法
WO2019159499A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
US11671728B2 (en) Sensing device, electronic apparatus, and method for controlling sensing device
US11451725B2 (en) Solid-state imaging element, imaging apparatus, and method for controlling solid-state imaging element
US20240064437A1 (en) Solid-state imaging element, imaging device, and method for controlling solid-state imaging element
JP2020096259A (ja) 光電変換装置および撮像システム
WO2021112058A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
US11283417B2 (en) Amplification circuit, imaging device, and control method of amplification circuit
WO2023276199A1 (ja) 固体撮像素子、電子機器、および、固体撮像素子の制御方法
WO2023112480A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2024116605A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2023067961A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2022004125A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2023166848A1 (ja) 撮像装置、画像処理装置および撮像装置の制御方法
WO2023162471A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2023157489A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2023042415A1 (ja) 固体撮像素子、固体撮像素子の制御方法、および、電子装置
WO2022244293A1 (ja) アナログデジタル変換回路、固体撮像素子、および、アナログデジタル変換回路の制御方法
JP2018029221A (ja) 固体撮像素子、信号処理装置、および、固体撮像素子の制御方法
WO2020194905A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
TW202337199A (zh) 固體攝像元件、攝像裝置及固體攝像元件之控制方法