TWI807009B - 半導體裝置的形成方法 - Google Patents

半導體裝置的形成方法 Download PDF

Info

Publication number
TWI807009B
TWI807009B TW108112975A TW108112975A TWI807009B TW I807009 B TWI807009 B TW I807009B TW 108112975 A TW108112975 A TW 108112975A TW 108112975 A TW108112975 A TW 108112975A TW I807009 B TWI807009 B TW I807009B
Authority
TW
Taiwan
Prior art keywords
plasma
layer
precursor
etching
forming
Prior art date
Application number
TW108112975A
Other languages
English (en)
Other versions
TW202008457A (zh
Inventor
戴銘家
曾主元
江欣哲
黃淵聖
梁春昇
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202008457A publication Critical patent/TW202008457A/zh
Application granted granted Critical
Publication of TWI807009B publication Critical patent/TWI807009B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Die Bonding (AREA)
  • Thin Film Transistor (AREA)

Abstract

本發明提供的方法施加保護層於閘極堆疊的一部份上，接著移除保護層。沉積保護層之後，將電漿前驅物分離成多個組成。接著採用中性自由基移除保護層。在一些實施例中，移除步驟亦形成保護性的副產物，其有助於保護下方的層狀物免於在蝕刻製程中損傷。

Description

半導體裝置的形成方法
本發明實施例關於保護薄膜，以及在形成鰭狀場效電晶體時保護三維結構免於表面損傷的方法。
半導體裝置用於多種電子應用，比如個人電腦、手機、數位相機、與其他電子設備。半導體裝置的製作方法通常為依序沉積絕緣或介電層、導電層、與半導體層的材料於半導體基板上，再採用微影圖案化多種材料層，以形成電路構件與單元於半導體基板上。
半導體產業持續縮小最小結構尺寸，使更多構件得以整合至給定面積中，以持續改良多種電子構件(如電晶體、二極體、電阻、電容、或類似物)的積體密度。然而，隨著最小結構尺寸縮小，需解決額外問題。
本發明一實施例提供之半導體裝置的形成方法，包括：自第一前驅物材料形成蝕刻電漿；分離蝕刻電漿的多個中性自由基；以及暴露閘極介電層上的保護層之表面至蝕刻電漿的中性自由基與第二前驅物材料，以蝕刻保護層之表面的一部份，且第二前驅物材料不是電漿。
本發明一實施例提供之半導體裝置的形成方法包括：沉積第一介電層於半導體鰭狀物的通道區上；形成第一金屬阻障層於第一介電層上；形成 保護層於第一金屬阻障層上；進行退火製程，以氧化保護層的一部份以形成氧化部份；採用電漿蝕刻製程移除氧化部份；以及在採用電漿蝕刻製程之後，採用自由基電漿蝕刻製程移除保護層，其中自由基電漿蝕刻製程包括：自第一前驅物形成第一電漿；啟動濾片以分離中性自由基與正自由基及負自由基；輸送中性自由基至蝕刻腔室；以及將非電漿前驅物導入具有中性自由基的蝕刻腔室。
本發明一實施例提供之半導體裝置的形成方法包括：自半導體鰭狀物上移除虛置閘極；沉積阻障層於半導體鰭狀物上；沉積矽於阻障層上；氧化矽的一部份，以形成氧化矽層與矽的殘留部份；移除氧化矽層；使矽的殘留部份反應，以移除矽並沉積固體保護材料；以及移除固體保護材料。
T1:第一厚度
T2:第二厚度
3-3’:剖線
100:半導體裝置
101:基板
103:第一溝槽
105:第一隔離區
107:鰭狀物
109:虛置閘極介電層
111:虛置閘極
113:第一間隔物
115:堆疊
201:源極/汲極區
203:層間介電層
302:開口
401:第一介電材料
405:第一金屬材料層
406:保護層
502:退火製程
506:氧化物層
600:蝕刻系統
605:第一前驅物輸送系統
606:第二前驅物輸送系統
607:蝕刻腔室
611:第一前驅物氣體控制器
612:第二前驅物氣體控制器
613:噴灑頭
615:固定平台
617:殼體
619:控制單位
620:電漿區塊
621:泵浦通道
622:第三前驅物輸送系統
624:第三前驅物氣體控制器
629:濾片
651:入口埠
652:變壓器
653:磁性核心
655:出口埠
656:主要線圈
657:內側殼體
659:絕緣體
661:感測器
701:固體副產物材料
901:功函數層
903:金屬層
905:成核層
907:充填材料
1001:閘極堆疊
1003:蓋層
圖1顯示一些實施例中，鰭狀場效電晶體裝置的透視圖。
圖2顯示一些實施例中，形成的源極/汲極區。
圖3顯示一些實施例中，移除虛置閘極的製程。
圖4顯示一些實施例中，沉積的閘極介電層、阻障層、與保護層。
圖5顯示一些實施例中，進行的退火製程。
圖6A至6C顯示一些實施例中，進行的第一蝕刻製程。
圖7A至7C顯示一些實施例中，進行的第二蝕刻製程。
圖8顯示一些實施例中，移除固體副產物材料的製程。
圖9顯示一些實施例中，保留的閘極堆疊。
圖10顯示一些實施例中，形成的蓋層。
下述內容提供的不同實施例或實例可實施本發明的不同結構。特定構件與排列的實施例係用以簡化本發明而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸，或兩者之間隔有其他額外構件而非直接接觸。此外，本揭露之多種例子中可重複標號，但這些重複僅用以簡化與清楚說明，不代表不同實施例及/或設置之間具有相同標號之單元之間具有相同的對應關係。
此外，空間性的相對用語如「下方」、「其下」、「較下方」、「上方」、「較上方」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。元件亦可轉動90°或其他角度，因此方向性用語僅用以說明圖示中的方向。
下述的具體實施例包含保護薄膜，以及在形成鰭狀場效電晶體時保護三維結構免於表面損傷的方法。然而實施例並非用於侷限本發明，其可應用於形成鰭狀場效電晶體裝置的方法以外的多種實施例中。
第1圖為半導體裝置100如鰭狀場效電晶體裝置的透視圖。在一實施例中，半導體裝置100包含基板101與第一溝槽103。基板101可為矽基板，但亦可採用其他基板如絕緣層上半導體基板、應變的絕緣層上半導體基板、或絕緣層上矽鍺基板。基板101可為p型半導體，但其他實施例的基板101可為n型半導體。
在形成第一隔離區105時，可先形成第一溝槽103。第一溝槽103的形成方法可為採用遮罩層(未圖示於圖1中)搭配合適的蝕刻製程。舉例來說，遮罩層可為硬遮罩層，其包含化學氣相沉積製程形成的氮化矽，但其材料可為其他材料如氧化物、氮氧化物、碳化矽、上述之組合、或類似物，且其形成方法可為其他製程如電漿增強化學氣相沉積、低壓化學氣相沉積、甚至是形成氧 化矽後進行氮化製程。一旦形成遮罩層，即以合適的光微影製程圖案化遮罩層，以露出基板101將被移除以形成第一溝槽103的部份。
然而本技術領域中具有通常知識者應理解，形成遮罩層的上述製程與材料，並非保護基板101的部份並露出基板101的其他部份以用於形成第一溝槽103的唯一方法。任何合適製程(如圖案化與顯影光阻)均可用於露出基板101其將移除的部份以形成溝槽103。所有這些方法完全包含於本發明實施例的範疇中。
一旦形成與圖案化遮罩層，即形成第一溝槽103於基板101中。可由合適製程如反應性離子蝕刻移除露出的基板101，以形成第一溝槽103於基板101中。不過可採用任何合適製程形成第一溝槽103。在一實施例中，第一溝槽103自基板101之表面向下的第一深度小於約5000Å，比如約2500Å。
然而本技術領域中具有通常知識者應理解，形成第一溝槽103的上述製程僅為可能的製程之一，而非唯一的實施例。相反地，可採用任何合適製程形成第一溝槽103，包含採用任何數目的遮罩與移除步驟。
除了形成第一溝槽103之外，遮罩與蝕刻製程可自基板101的未移除部份形成鰭狀物107。為了方便起見，圖式中的鰭狀物107與基板101之間隔有虛線，但兩者之間可或可不存在物理分隔。這些鰭狀物107可用於形成多閘極鰭狀場效電晶體的通道區，如下所述。雖然圖1顯示自基板101形成三個鰭狀物107，但可採用任何數目的鰭狀物107。
鰭狀物107在基板101的表面處之寬度可介於約5nm至約80nm之間，比如約30nm。此外，鰭狀物107彼此之間相隔的距離可介於約10nm至約100nm之間，比如約50nm。由於鰭狀物107的排列方式如上，鰭狀物107可各自形成分開的通道區，並近到足以共用共同閘極(詳述如下)。
一旦形成第一溝槽103與鰭狀物107，可將介電材料填入第一溝槽 103，並使第一溝槽103中的介電材料凹陷以形成第一隔離區105。介電材料可為氧化物材料、高密度電漿氧化物、或類似物。在視情況清潔與襯墊第一溝槽103之後，可形成介電材料，且其形成方法可採用化學氣相沉積法(如高深寬比製程)、高密度電漿化學氣相沉積法、或本技術領域已知的其他合適形成方法。
以介電材料超填第一溝槽103與基板101，接著以合適的製程如化學機械研磨、蝕刻、上述之組合、或類似方法移除第一溝槽103與鰭狀物107之外的多餘材料。在一實施例中，移除步驟移除鰭狀物107上的任何介電材料，因此可露出鰭狀物107的表面以進行後續製程步驟。
一旦將介電材料填入第一溝槽103，接著使介電材料凹陷以遠離鰭狀物107的表面。凹陷步驟可露出與鰭狀物107的上表面相鄰的側壁之至少一部份。使介電材料凹陷的方法可採用將鰭狀物107浸入蝕刻劑如氫氟酸的濕蝕刻，但亦可採用其他蝕刻劑如氫氣，亦可採用其他方法如反應性離子蝕刻、採用蝕刻劑如氨/三氟化氮的乾蝕刻、化學氧化物移除法、或乾式化學清潔。介電材料自鰭狀物107之表面凹陷的距離可介於約50Å至約500Å之間，比如約400Å。此外，凹陷步驟亦可移除鰭狀物107上殘留的任何介電材料，以確保露出鰭狀物107用於後續製程。
然而本技術領域中具有通常知識者應理解，上述步驟僅為用於填入介電材料並使介電材料凹陷的完整製程之一部份。舉例來說，亦可採用襯墊步驟、清潔步驟、退火步驟、填隙步驟、上述之組合、或類似步驟，以形成第一溝槽103並將介電材料填入第一溝槽103。所有的可能製程完全包含於本發明實施例的範疇中。
在形成第一隔離區105之後，可形成虛置閘極介電層109、虛置閘極介電層109上的虛置閘極111、與第一間隔物113於每一鰭狀物107上。在一實施例中，虛置閘極介電層109的形成方法可為熱氧化、化學氣相沉積、濺鍍、或 本技術領域已知形成介電層所用的任何其他方法。鰭狀物107之頂部上的虛置閘極介電層109的厚度，可與鰭狀物107之側壁上的虛置閘極介電層109的厚度不同，端視形成閘極介電層的技術而定。
虛置閘極介電層109的材料可包含氧化矽或氮氧化矽，其厚度可介於約3Å至約100Å之間(比如約10Å)。虛置閘極介電層109的組成可為高介電常數材料(其相對介電常數大於約5)，比如氧化鑭、氧化鋁、氧化鉿、氮氧化鉿、氧化鋯、或上述之組合，其等效氧化物厚度介於約0.5Å至約100Å之間，比如小於或等於約10Å。此外，氧化矽、氮氧化矽、及/或高介電常數材料的任何組合亦可作為虛置閘極介電層109。
虛置閘極111可包含導電材料，其可為多晶矽、鎢、鋁、銅、鋁銅、鎢、鈦、氮化鈦鋁、碳化鉭、碳氮化鉭、氮化鉭矽、錳、鋯、氮化鈦、鉭、氮化鉭、鈷、鎳、上述之組合、或類似物。虛置閘極111的沉積方法可為化學氣相沉積、濺鍍沉積、或本技術領域已知沉積導電材料所用的其他技術。虛置閘極111的厚度可介於約5Å至約200Å之間。虛置閘極111可具有不平坦的上表面，且可在圖案化虛置閘極11或蝕刻閘極之前先平坦化虛置閘極111的上表面。此時可或可不將離子導入虛置閘極111。舉例來說，可由離子佈植技術導入離子。
一旦形成虛置閘極111，即可圖案化虛置閘極介電層109與虛置閘極111以形成一系列的堆疊115於鰭狀物107上。堆疊115在鰭狀物107的每一側上，定義多個通道區於虛置閘極介電層109下。堆疊115的形成方法可為沉積與圖案化閘極遮罩(未圖示於圖1)於虛置閘極111上，其形成方法可為本技術領域已知的沉積與光微影技術。閘極遮罩可結合一般常用的遮罩與犧牲材料，比如但不限於氧化矽、氮氧化矽、碳氮氧化矽、碳化矽、碳氧化矽、及/或氮化矽，且其沉積厚度可介於約5Å至約200Å之間。可採用乾蝕刻製程蝕刻虛置閘極111與虛置閘極介電層109，以形成圖案化的堆疊115。
一旦圖案化堆疊115，即可形成第一間隔物113。第一間隔物113可形成於堆疊115的兩側上。舉例來說，可毯覆性地沉積間隔物層(未圖示於圖1)於之前形成的結構上，以形成第一間隔物113。間隔物層可包含氮化矽、氮氧化物、碳化矽、氮氧化矽、碳氮氧化矽、碳氧化矽、氧化物、或類似物，且其形成方法可為化學氣相沉積、電漿增強化學氣相沉積、濺鍍、或本技術領域已知的其他方法。間隔物層的材料與第一隔離區105的介電材料，可為相同材料或具有不同蝕刻特性的不同材料。接著可圖案化第一間隔物113，比如由一或多道蝕刻步驟自結構的水平表面移除間隔物層，以形成第一間隔物113。
在一實施例中，第一間隔物113的厚度可介於約5Å至約500Å之間。此外，一旦形成第一間隔物113，與堆疊115相鄰的第一間隔物113以及與另一堆疊相鄰的第一間隔物113之間，相隔的距離可介於約5nm至約200nm之間(比如約20nm)。然而可採用任何合適的厚度與距離。
如圖2所示，自堆疊115與第一間隔物113未保護的區域移除鰭狀物107，並再成長源極/汲極區201。自堆疊115與第一間隔物113未保護的區域移除鰭狀物107的方法，可為採用堆疊115與第一間隔物113作為遮罩的反應性離子蝕刻，或任何其他合適的移除製程。移除步驟可持續到鰭狀物107低於第一隔離區105的表面，或持續到鰭狀物107與第一隔離區105的表面共平面(如圖所示)。
一旦移除鰭狀物107的這些部份，可形成及圖案化硬遮罩(未圖示)覆蓋虛置閘極111以避免成長，且可再成長源極/汲極區201以接觸每一鰭狀物107。在一實施例中，可再成長源極/汲極區201以形成應力體，其施加應力至堆疊115下的鰭狀物107之通道區。在一實施例中，鰭狀物107包含矽且鰭狀場效電晶體為p型裝置，且可由選擇性磊晶製程再成長源極/汲極區201的材料如矽(或晶格常數不同於通道區的其他材料如矽鍺)。磊晶成長製程可採用前驅物如矽烷、二氯矽烷、鍺、或類似物，且可歷時約5分鐘至約170分鐘之間(比如約30分鐘)。
一旦形成源極/汲極區201，可佈植合適摻質至源極/汲極區201以提供鰭狀物107中的摻質。舉例來說，可佈植p型摻質如硼、鎵、銦、或類似物以形成p型金氧半裝置。在另一實施例中，可佈植n型摻質如磷、砷、銻、或類似物以形成n型金氧半裝置。可採用堆疊115與第一間隔物113作為遮罩以佈植這些摻質。應注意的是，本技術領域中具有通常知識者應理解可採用許多其他製程、步驟、或類似方法以佈植摻質。舉例來說，本技術領域中具有通常知識者應理解可採用間隔物與襯墊層的多種組合進行多種佈植，以形成特定目的所適用之具有特定形狀或特性的源極/汲極區。這些製程的任一者可用於佈植摻質，且上述內容並非侷限本發明實施例至上述步驟。
此外，形成源極/汲極區201時覆蓋虛置閘極111的硬遮罩在此時被移除。在一實施例中，硬遮罩層的移除方法可採用對硬遮罩的材料具有選擇性的濕或乾蝕刻製程。然而可採用任何合適的移除製程。
圖2亦顯示層間介電層203(以虛線標示，以更清楚地顯示下方結構)形成於堆疊115與源極/汲極區201上。層間介電層203包含的材料可為硼磷矽酸鹽玻璃，但可採用任何合適的介電層。層間介電層203的形成製程可為電漿增強化學氣相沉積，但亦可採用其他製程如低壓化學氣相沉積。層間介電層203的厚度可介於約100Å至約3000Å之間。一旦形成層間介電層203，可採用平坦化製程如化學機械研磨製程以平坦化層間介電層203與第一間隔物113，但亦可採用任何合適製程進行平坦化。
圖3的剖面圖沿著圖2中的剖線3-3’。如圖3所示，移除虛置閘極11與虛置閘極介電層109的材料，以形成露出鰭狀物107之通道區的開口302。在一實施例中，移除虛置閘極111與虛置閘極介電層109的方法可採用濕式或乾式蝕刻製程，其採用的蝕刻劑對虛置閘極111與虛置閘極介電層109的材料具有選擇性。在一實施例中，可採用濕蝕刻劑如稀釋氫氟酸與過氧化氫移除虛置閘極 111。然而可採用任何合適的移除製程。露出的通道區在圖3中，係埋置於第一間隔物113與源極/汲極區201中的鰭狀物107之部份。
在圖3所示的開口302中形成金屬閘極的中間步驟如圖4所示。在露出鰭狀物107的通道區之後，可沉積第一介電材料401於開口302中的三維結構之複雜表面上。如圖4所示，第一介電材料401可沉積於鰭狀物107之源極/汲極區201中的第一間隔物113與層間介電層203之平坦化表面上。
第一介電材料401為高介電常數材料如氧化鉿、氧化鉿矽、氮氧化鉿矽、氧化鉿鉭、氧化鉿鈦、氧化鉿鋯、氧化鑭、氧化鋯、氧化鉭、上述之組合、或類似物，其沉積製程可為原子層沉積、化學氣相沉積、或類似方法。然而亦可採用任何其他的合適材料如氮氧化矽。第一介電材料401的沉積厚度可介於約5Å至約200Å之間，但亦可採用任何合適的厚度。
在形成第一介電材料401之前，可視情況形成界面層(未圖示於圖4)。在一實施例中，界面層的材料可為氧化矽，其形成製程可為原位蒸氣產生技術。然而可採用任何合適的材料或製程以形成界面層。
亦可視情況形成第一導電層(未圖示於圖4)於第一介電材料401上。第一導電層可為金屬矽化物材料，比如氮化鈦矽。在一實施例中，第一導電層的形成方法可採用沉積製程如化學氣相沉積，但可採用其他合適的沉積方法如沉積後矽化，直到第一導電層的厚度達到約5Å至約30Å之間。然而可採用任何合適的厚度。
如圖4所示，第一金屬材料層405可與第一介電材料401相鄰以作為阻障層，且其組成可為金屬材料如氮化鉭、鈦、氮化鈦鋁、碳化鉭、碳氮化鉭、氮化鉭矽、錳、鋯、氮化鈦、釕、鉬、氮化鎢、其他金屬氧化物、金屬氮化物、金屬矽酸鹽、過渡金屬氧化物、過渡金屬氮化物、過渡金屬矽酸鹽、金屬的氮氧化物、金屬的鋁酸鹽、鋯矽酸鹽、鋯鋁酸鹽、上述之組合、或類似物。第一 金屬材料層405的沉積方法可採用沉積製程如原子層沉積、化學氣相沉積、濺鍍、或類似方法，其厚度可介於約5Å至約200Å之間。不過可採用任何合適的沉積製程沉積形成任何合適厚度的第一金屬材料層405。
一旦形成合適厚度的第一金屬材料層405，則沉積保護層406於第一金屬材料層405上。保護層406可為半導體材料如矽材，但可採用任何合適的保護材料。保護層406的厚度可介於約5Å至約100Å之間，比如約15Å。然而可採用任何合適的厚度。
此處所述之保護層406的材料性質與與沉積方法，可讓保護層406具有良好的覆蓋性與良好的填隙能力。此外，退火與蝕刻三維結構時可能形成弱點於第一金屬材料層405與第一介電材料401的部份中，而保護層406有助於修復這些缺點。舉例來說，蝕刻三維結構時，在開口302之底部的第一金屬材料層405及/或第一介電材料401中形成的弱點，可能導致金屬閘極擠壓。蝕刻三維結構時，在鰭狀物107之源極/汲極區201中的層間介電層203之平坦化表面形成的其他弱點，可能造成鰭狀物頂部的損傷。這些弱點會導致製程缺陷，包含半導體裝置其標準以下的崩潰電壓。
在三維結構的後續退火與蝕刻製程時，採用保護層406作為第一金屬材料層405上的保護層，可修復或甚至避免這些不想要的弱點。藉由修復及/或避免這些弱點，可產生較少的缺陷部份，進而增加整體良率。
保護層406的形成方法可為多種沉積技術的任一者，包括化學氣相沉積、低壓化學氣相沉積、常壓化學氣相沉積、電漿增強化學氣相沉積、物理氣相沉積、電漿增強原子層沉積、濺鍍、上述之組合、或類似方法。在一實施例中，保護層406可順應性地沉積於三維結構上，其沉積方法可為化學氣相沉積。在此實施例中，沉積製程的製程溫度可介於約300℃至約550℃之間，製程壓力可介於約0.1torr至約10torr之間，且製程時間可介於約1秒至約180分鐘之 間。然而可採用任何合適的沉積製程、合適的溫度、或合適的壓力以形成保護層406。
如圖5所示，在沉積保護層406之後，進行第一介電材料401所用的退火製程502。在退火製程502時，半導體裝置100暴露至富氧環境，因此氧注入保護層406的一部份，以形成鍵結至保護層406之材料的氧化物，且保護層406的一部份轉變成氧化物層506。在一實施例中，保護層406的組成可為矽材，而氧化物層506可為氧化矽材。
在一實施例中，退火製程502的溫度介於約400℃與約1300℃之間(比如約900℃)，且歷時約0.01秒至約100秒之間(比如約10秒)。此外，可在氧化環境中進行退火製程502。氧化環境可包含氧、臭氧、水、上述之組合、或類似物。然而可採用任何合適的製程參數與環境參數。
在退火製程502時，環境中的氧將與保護層406的材料反應形成氧化物層506。在一實施例中，一旦完成退火製程502，氧化物層506的厚度可介於約2Å至約20Å之間(比如約15Å)，而保護層406的殘留部份之厚度可介於約3Å至約80Å之間(比如約15Å)。然而可採用任何合適的尺寸。
如圖6A所示，一旦完成退火製程502，即移除保護層406的氧化物層506之部份。在一實施例中，經由電漿蝕刻移除製程可移除氧化物層506。然而可採用任何合適的移除製程移除氧化物層506。
如圖6B所示，在蝕刻腔室607中採用遠端電漿進行電漿蝕刻移除，其可用於自半導體裝置100移除氧化物層506。雖然這些實施例以半導體製程所用的保護層406作說明，但實施例並不限於半導體製程。相反地，採用電漿蝕刻移除製程的任何製程均可得益於此實施例。所有這些製程與電漿蝕刻劑完全包含於本發明實施例的範疇中。
在一實施例中，蝕刻系統600可採用兩種或更多的前驅物材料，以 移除氧化物層506。舉例來說，蝕刻系統600可自第一前驅物輸送系統605與第二前驅物輸送系統606接收前驅物材料，以產生自半導體裝置100移除氧化物層506所用的蝕刻劑。可在接收第一前驅物材料與第二前驅物材料的蝕刻腔室607中，移除氧化物層506。
第一前驅物輸送系統605與第二前驅物輸送系統606可彼此搭配，以輸送多種不同的前驅物材料至蝕刻腔室607。在一實施例中，預備或儲存的第一前驅物材料為氣態(比如第一前驅物材料包含三氟化氮)，而第一前驅物輸送系統605可包含第一前驅物材料供應器(如氣體儲槽或依需求產生第一前驅物材料的機器)，以供應第一前驅物材料至電漿區塊620(如下詳述)。
在另一實施例中，第一前驅物材料為液體或固體的前驅物材料，第一前驅物輸送系統605可包含依序排列的載氣供應器(未圖示)與前驅物罐(亦未圖示)。載氣供應器可提供惰性氣體(其有助於承載前驅物氣體至電漿區塊620與蝕刻腔室607中)，且可耦接至前驅物罐(其可用於供應所需前驅物如第一前驅物材料至蝕刻腔室607)。藉由汽化或昇華前驅物材料，即可輸送固態或液態的前驅物材料。前驅物罐可具有蒸氣區以將前驅物材料驅入氣態。因此載氣可進入前驅物罐，以承載氣態的前驅物材料出前驅物罐並朝向蝕刻腔室607。
第一前驅物輸送系統605連接至第一前驅物氣體控制器611，以輸送第一前驅物材料至第一前驅物氣體控制器611，其可在第一前驅物材料進入蝕刻腔室607之前，供應第一前驅物材料至電漿區塊620。在一實施例中，第一前驅物氣體控制器611可包含裝置如閥件、流速計、感測器、或類似物，以控制第一前驅物材料至電漿區塊620的連接與輸送速率。第一前驅物氣體控制器611可接收來自控制單位619的指令，並受控於控制單位619。
第二前驅物輸送系統606包含的構件可與第一前驅物輸送系統605類似。舉例來說，若預備或儲存的第二前驅物材料為氣態(比如第二前驅物材料 包括含氫與氮的化合物如氨)，則第二前驅物輸送系統606可包含第二前驅物材料供應器(如氣體儲槽或依需求產生第二前驅物材料的機器)。在另一實施例中，若預備或儲存的第二前驅物材料為液態或固態，第二前驅物輸送系統606可採用載氣與昇華/汽化製程以輸送第二前驅物材料。
第二前驅物輸送系統606連接至第二前驅物氣體控制器612，以輸送第二前驅物材料至第二前驅物氣體控制器612，其可在第二前驅物材料進入蝕刻腔室607之前，供應第二前驅物材料至電漿區塊620。在一實施例中，第二前驅物氣體控制器612可包含裝置如閥件、流速計、感測器、或類似物，以控制第二前驅物材料至電漿區塊620的連接與輸送速率。第二前驅物氣體控制器612可接收來自控制單位619的指令，並受控於控制單位619。
第一前驅物氣體控制器611與第二前驅物氣體控制器612接受來自控制單位619的指令以開啟及/或關閉閥件，以連接第一前驅物輸送系統605與第二前驅物輸送系統606至電漿區塊620，並將所需的前驅物導向個別的目的地。在一實施例中，第一前驅物氣體控制器611與第二前驅物氣體控制器612分別將第一前驅物材料與第二前驅物材料導向電漿區塊620。舉例來說，第一前驅物氣體控制器611將第一前驅物材料導向電漿區塊620的第一入口，而第二前驅物氣體控制器612將第二前驅物材料導向電漿區塊620的第二入口。
此外，雖然圖6B顯示單一的電漿區塊620，但蝕刻系統600中可額外包含任何數目的電漿區塊620，以分別處理不同的前驅物材料。舉例來說，一些實施例的第一前驅物氣體控制器611將第一前驅物材料導向多個電漿區塊620之第一電漿區塊的入口，而第二前驅物氣體控制器612將第二前驅物材料導向多個電漿區塊620之第二電漿區塊(未圖示)的入口。在另一實施例中，第一前驅物氣體控制器611將第一前驅物材料導向混合器(未圖示)，而第二前驅物氣體控制器612將第二前驅物材料導向混合器。依據自控制單位619接收的指令，混合器 可結合適當量的第一前驅物材料與第二前驅物材料，以形成第一前驅物材料與第二前驅物材料的所需混合物。混合器可提供所需的混合物至電漿區塊620的入口。
一旦電漿區塊620進行製程，則依據控制單位619的指令提供第一前驅物材料的第一前驅物電漿、第二前驅物材料的第二前驅物電漿、及/或化合物前驅物材料的化合物前驅物電漿至噴灑頭613的一或多個電漿入口。噴灑頭613可為多區噴灑頭，其用於分散選定的前驅物材料至蝕刻腔室607中，並可設計為均勻分散前驅物材料，使不均勻分散造成的不想要之製程條件最小化。在採用兩種前驅物材料的實施例中，噴灑頭613可具有雙重分散的設計，其可經由第一電漿入口接收第一前驅物電漿，並同時經由第二電漿入口接受第二前驅物電漿，且可分散第一前驅物電漿與第二前驅物電漿，使其均勻分佈在蝕刻腔室607中。噴灑頭613可具有圓形設計，而開口可平均分散在噴灑頭613，使第一前驅物電漿與第二前驅物電漿可分散至蝕刻腔室607中。
蝕刻腔室607可接收所需的前驅物材料，並將半導體裝置100的表面暴露至前驅物材料。蝕刻腔室607可為任何所需形狀，其適於分散前驅物材料並使前驅物材料接觸半導體裝置100。在圖6B所示的實施例中，蝕刻腔室607具有圓柱狀的側壁與底部。此外，殼體617可圍繞蝕刻腔室607，且殼體617的材料組成對多種製程材料為惰性。在一實施例中，殼體617可為鋼、不鏽鋼、鎳、鋁、上述之合金、或上述之組合。
在蝕刻腔室607中，半導體裝置100可置於固定平台615(組成可為鋁)上，以在蝕刻製程時定位與控制半導體裝置100。固定平台615可旋轉，且可包含加熱機構以在蝕刻製程時加熱半導體裝置100。此外，雖然圖6B僅顯示單一的固定平台615，蝕刻腔室607中可額外包含任何數目的固定平台615。
蝕刻腔室607亦可具有廢氣所用的泵浦通道621，使蝕刻腔室607 排出廢氣。真空泵浦(未圖示)可連接至蝕刻腔室607的泵浦通道621，以助清除廢氣。控制單位619之控制下的真空泵浦亦可用於降低與控制蝕刻腔室607中的壓力至所需壓力，亦可自蝕刻腔室607清除前驅物材料以準備導入淨化氣體。
圖6C顯示一實施例中，圖6B之電漿區塊620(或電漿產生器)的細節。在一實施例中，電漿區塊620具有入口埠651以自第一前驅物氣體控制器611接收第一前驅物材料，並自第二前驅物氣體控制器612接收第二前驅物材料。電漿區塊620亦具有出口埠655，其耦接至噴灑頭613以輸送第一前驅物電漿(自第一前驅物材料轉變而成)。第一前驅物材料進入電漿區塊620，並穿過圍繞電漿區塊620之一部份的磁性核心653。進入電漿區塊620的第一前驅物材料在離開出口埠655之前，可由磁性核心653誘導形成第一前驅物電漿。
磁性核心653可位於流道周圍，且流道自入口埠651穿過電漿區塊620至出口埠655。在一實施例中，磁性核心653為變壓器652的一部份(見圖6C的虛線)，而主要線圈656形成變壓器652的另一部份。在一實施例中，主要線圈656的圈數介於約100至約1000之間，比如約600。
為了在電漿區塊620中由自第一前驅物材料產生所需的第一前驅物電漿，並由第二前驅物材料產生所需的第二前驅物電漿，可將控制單位619(見圖6B)控制的短且高電壓脈衝電施加至主要線圈656。主要線圈656中的高電壓脈衝電，將轉換成磁性核心653中的能量脈衝，其可在電漿區塊620中誘導形成第一前驅物電漿與第二前驅物電漿。在一實施例中，高電壓脈衝介於約10kHz至約30MHz之間(比如約13.56MHz)，溫度介於約50℃至約200℃之間，而壓力介於約1torr至約20torr之間。
然而以磁線圈點燃第一前驅物材料與第二前驅物材料的內容僅為一實施例，其他實施例並不侷限於此。相反地，可採用任何合適方法或結構點燃第一前驅物材料以形成第一前驅物電漿，並點燃第二前驅物材料以形成第二 前驅物電漿。舉例來說，其他實施例可施加高電壓脈衝至耦接到電漿區塊620的電極(未圖示)，或以紫外線照射第一前驅物材料與第二前驅物材料，以點燃第一前驅物材料與第二前驅物材料並形成第一前驅物電漿與第二前驅物電漿。任何合適的點燃方法與任何其他合適的電漿點燃裝置，均完全包含於本發明實施例的範疇中。
電漿區塊620亦包含內側殼體657與圍繞內側殼體657的絕緣體659。絕緣體659可用於電性隔離與熱隔離電漿區塊620的內側殼體657。在一實施例中，內側殼體657關閉及封閉第一前驅物材料與第二前驅物材料以及第一前驅物電漿與第二前驅物電漿(點燃後)的循環路徑，以引導第一前驅物材料與第意前驅物電漿穿過電漿區塊620。
電漿區塊620亦可包含感測器661，其可用於量測電漿區塊620中的條件。在一實施例中，感測器661可為電流探針，其用於量測電漿的電流與功率，如同控制單位619之回饋迴路的一部份(見圖6B)。在額外或分開的實施例中，感測器661亦可包含光學感測器或任何其他量測裝置，其可用於量測與控制電漿區塊620中產生的電漿。
如圖6B所示，移除氧化物層506的步驟一開始可將第一前驅物置入第一前驅物輸送系統605。舉例來說，一實施例的第一前驅物材料可結合第二前驅物材料，以作為移除氧化物層506之材料的電漿。在一實施例中，第一前驅物材料可為含氟化合物，比如氟氣、六氟化硫、四氟化碳、三氟化氮、或類似物。然而可採用任何合適的蝕刻前驅物作為第一前驅物材料。
此外，可將第二前驅物材料置於第二前驅物輸送系統606中，或以第二前驅物輸送系統606形成第二前驅物材料。在形成電漿蝕刻劑的實施例中，第二前驅物材料可結合第一前驅物材料，以作為移除氧化物層506之材料的電漿。在一實施例中，第二前驅物材料可為含氫化合物如氫氣，或者氮氣與氫氣、 氨、或類似物的組合。然而可採用任何合適的蝕刻前驅物以用於第二前驅物材料。
一旦第一前驅物輸送系統605與第二前驅物輸送系統606中分別準備好輸送第一前驅物材料與第二前驅物材料，控制單位619可傳送指令至第一前驅物氣體控制器611與第二前驅物氣體控制器612，其經由電漿區塊620連接第一前驅物輸送系統605與第二前驅物輸送系統606至蝕刻腔室607，即開始形成電漿蝕刻劑。一旦完成上述連接，第一前驅物輸送系統605可經由電漿區塊620輸送第一前驅物材料如三氟化氮至噴灑頭613，而電漿區塊620在第一前驅物材料穿過電漿區塊620時可誘導形成第一前驅物電漿。噴灑頭613接著可分散第一前驅物電漿至蝕刻腔室607中，其中第一前驅物電漿可吸附於半導體裝置100的露出表面上並反應。
在第一前驅物材料為三氟化氮的實施例中，第一前驅物材料流入電漿區塊620的流速可介於約3sccm至約400sccm之間，比如約100sccm。此外，一旦第一前驅物材料轉變成電漿，則蝕刻腔室607的壓力維持在介於約0.3torr至約10torr之間(比如約2torr)，且溫度維持在介於約30℃至約150℃之間(比如約100℃)。然而如本技術領域中具有通常知識者所知，這些製程條件僅用於舉例說明，任何合適的製程條件均屬於本發明實施例的範疇。
與此同時，控制單位619可傳送指令至第二前驅物氣體控制器612，以經由電漿區塊620(或分開的電漿區塊620，若必要的話)連接第二前驅物輸送系統606(用於供應第二前驅物材料)至蝕刻腔室607，使第二前驅物材料如氨開始導入蝕刻腔室607。一旦完成上述連接，第二前驅物輸送系統606可經由電漿區塊620輸送第二前驅物材料如氨至噴灑頭613，且在第二前驅物材料穿過電漿區塊620時，電漿區塊620可誘導形成第二前驅物電漿。噴灑頭613接著可將第二前驅物電漿分散至蝕刻腔室607中，其中第二前驅物電漿可與第一前驅物電漿 及氧化物層506的氧化物材料反應，以移除氧化物層506。
在第二前驅物材料為氨的實施例中，第二前驅物材料流入電漿區塊620的流速可介於約20sccm至約400sccm之間，比如約100sccm。然而本技術領域中具有通常知識者應理解，這些製程條件僅用以舉例說明，任何合適的製程條件仍屬於本發明實施例的範疇。
如圖7A所示，一旦移除保護層406之氧化物層506的部份，即可移除保護層406的殘留部份。在一實施例中，移除保護層406的殘留部份之方法可為自由基電漿蝕刻製程。然而可採用任何合適的移除製程以移除保護層406的殘留部份。
在用以移除保護層406的殘留部份之自由基電漿蝕刻時，可形成固體副產物材料701於半導體裝置100的表面上，如圖7A所示。在蝕刻保護層406的殘留部份時所弱化的區域中，固體副產物材料701可避免及/或修復第一金屬材料層405的損傷，及/或加強第一金屬材料層405的整體性，如下詳述。
如圖7B所示，經由蝕刻腔室607中的自由基電漿蝕刻移除製程，移除保護層406的殘留部份。上述方法採用遠端電漿自半導體裝置100的表面移除保護層406的殘留部份。在一實施例中，可在蝕刻系統600(搭配圖6B說明如上)中原位進行自由基電漿蝕刻移除製程。在另一實施例中，可在分開的蝕刻腔室中移除保護層406的殘留部份，且分開的蝕刻腔室包含的結構可與蝕刻系統600所用的結構類似。
在一實施例中，自由基電漿蝕刻所用的蝕刻系統600可採用兩種或更多的前驅物材料(如第一前驅物材料與第三前驅物材料)，以移除保護層406的殘留部份。舉例來說，蝕刻系統600可採用來自第一前驅物輸送系統605與第三前驅物輸送系統622的前驅物材料，以產生自半導體裝置100移除保護層406之殘留部份的蝕刻劑。可在蝕刻腔室607中移除保護層406之殘留部份，且蝕刻腔室 可接收來自第一前驅物材料與第二前驅物材料的自由基。
第一前驅物輸送系統605與第三前驅物輸送系統622可彼此結合，以供應多種不同的前驅物材料至蝕刻腔室607。舉例來說，第三前驅物輸送系統622可包含與第一前驅物輸送系統605類似的構件。舉例來說，若預備或儲存的第三前驅物材料為氣態，則第三前驅物輸送系統622可包含第三前驅物材料供應器(如氣體儲槽或依需求產生第三前驅物材料的機器)。在另一實施例中，若預備或儲存的第三前驅物材料為氣態，則第三前驅物輸送系統622可採用載氣與昇華/汽化製程以輸送第三前驅物材料。
第三前驅物輸送系統622可供應第三前驅物材料流至第三前驅物氣體控制器624，其可在第三前驅物材料(非電漿相)進入蝕刻腔室607時，供應第三前驅物材料至噴灑頭613而不使其轉換成電漿。在一實施例中，第三前驅物氣體控制器624可與第一前驅物氣體控制器611(如前述)類似，且可包含裝置如閥件、流速計、感測器、或類似物，以控制第三前驅物材料至噴灑頭613的連接與輸送速率。第三前驅物氣體控制器624亦可接收來自控制單位619的指令並受控於控制單位619。
第一前驅物氣體控制器611與第三前驅物氣體控制器624接收來自控制單位619的指令以開啟及/或關閉閥件，以連接第一前驅物輸送系統605至電漿區塊620，並連接第三前驅物輸送系統622至蝕刻腔室607，且將所需的前驅物導向個別的目的地。舉例來說，第一前驅物氣體控制器611將第一前驅物材料導向電漿區塊620，而第三前驅物氣體控制器624將第二前驅物材料導向噴灑頭613。
噴灑頭613可為多區噴灑頭，其用於分散選定的前驅物材料至蝕刻腔室607中，並可設計為均勻分散前驅物材料，使不均勻分散造成的不想要之製程條件最小化。在採用兩種前驅物的實施例中，噴灑頭613可具有雙重分散設 計，以經由第一電漿入口接收第一前驅物材料，且同時經由第三入口接收第三前驅物材料，並可分散第一前驅物材料與第三前驅物材料，使其均勻分佈在蝕刻腔室607中。噴灑頭613可具有圓形設計，而開口可平均分散在噴灑頭613，使第一前驅物材料與第三前驅物材料可分散至蝕刻腔室607中。
在一實施例中，控制單位619亦控制位於電漿區塊620中的濾片629的啟動。一實施例中採用濾片629，以分離提供至電漿區塊620的前驅物材料所形成的電漿單元。在另一實施例中，濾片629可位於第一前驅物電漿所用的入口與固定平台615之間的蝕刻腔室607中。此外可採用任何合適的位置。
在一實施例中，濾片629可為電荷光柵，其可阻擋電漿中的帶電離子移動，並允許未帶電的中性電漿組成(如中性自由基)穿過濾片629。在一實施例中，濾片629可排斥帶電電漿離子或吸引帶電電漿離子，以避免帶電的電漿離子(如正電荷離子或負電荷離子)穿過。然而可採用任何合適裝置，以自電漿分離出自由基。
一旦自第一前驅物材料產生第一前驅物電漿，第一前驅物電漿將包含正離子、負離子、與中性自由基等組成於第一前驅物電漿中。然而濾片629可讓中性自由基組成穿過濾片629，以達半導體裝置100所在的蝕刻腔室607中。此外，濾片629可避免正離子與負離子移動至蝕刻腔室607。濾片629可有效地自第一前驅物電漿濾除正離子與負離子，因此只(或主要)採用中性自由基子組成。
為了開始移除保護層406的殘留部份，控制單位619傳遞訊號至第一前驅物氣體控制器611，使第一前驅物材料如三氟化氮開始流向電漿區塊620，並傳遞訊號至第三前驅物氣體控制器624，使第三前驅物材料如氫氣開始流向噴灑頭613。在移除保護層406的一實施例中，第一前驅物材料的流速可介於約10sccm至約200sccm之間，而第三前驅物材料的流速可介於約500sccm至約10000sccm之間(比如約5000sccm)。如此一來，製程中的第一前驅物材料(如三氟 化氮)與第三前驅物材料(如氫氣)之間的比例可介於約0.2%至約1.1%之間，比如約0.56%。然而可採用任何合適的流速與比例。
藉由輸送第一前驅物材料至電漿區塊620，可將第一前驅物材料轉變成第一前驅物電漿，而第三前驅物材料維持其原本形態(比如非電漿)。此外，由於濾片629的存在，第一前驅物電漿將分離成個別組成，且只有(或主要有)中性自由基進入蝕刻腔室607。如此一來，進入蝕刻腔室的前驅物包含第三前驅物材料與來自第一前驅物材料電漿的中性自由基。
在蝕刻腔室中，第三前驅物材料及來自第一前驅物材料之電漿的中性自由基，可與保護層406(如矽)的露出表面反應。反應壓力可小於約5Torr(比如小於約2Torr)，而反應溫度介於約30℃至約100℃之間(比如約60℃)。此外，移除保護層406之殘留部份的蝕刻製程，可歷時約30秒至約97秒之間，比如約43秒。然而可採用任何合適的製程條件。
由於第三前驅物材料以及來自第一前驅物材料電漿的中性自由基的存在，這些前驅物會與保護層406的材料(如矽)反應，以移除保護層406的殘留材料。如此一來，可移除覆蓋第一金屬材料層405的保護層406。
此外，一實施例中保護層406的材料與前驅物之間的反應，不會只移除保護層406的材料。此外，一實施例中的保護層406為矽，第一前驅物材料為三氟化氮，且第三前驅物材料為氫，則在移除保護層406之材料的反應時，同時產生副反應以形成固體副產物材料701。在此實施例中，固體副產物材料701可為二氟氫銨，其自中間產物形成的方法如式1所示的反應。
Figure 108112975-A0305-02-0023-1
 然而可採用任何合適的副產物材料保護下方的層狀物。
藉由沉積固體副產物材料701，其可保護下方的層狀物(如第一金 屬材料層405)在移除保護層406時免於不想要的損傷。如此一來，在移除保護層406的殘留部份時，可最小化甚至消除製程造成的損傷如金屬閘極擠壓與鰭狀物頂部損傷。
圖7C顯示移除保護層406之後，半導體裝置100的另一剖視圖。在此圖中，可知鰭狀物107之頂部上的第一金屬材料層405保留其厚度，而非在蝕刻製程中減少其厚度。具體而言，在移除保護層406之後，在鰭狀物107之頂部上的第一金屬材料層405之第一厚度T1介於約5Å至約60Å之間(比如約15Å)，而沿著鰭狀物107之側壁的第一金屬材料層405之第二厚度T2可小於第一厚度T1，且第二厚度T2介於約5Å至約60Å之間，比如約15Å。
如此一來，移除保護層406之後的第一金屬材料層405可維持連續。具體而言，與習知製程相較，蝕刻製程之後所保留的厚度可增加約1.5nm。同樣地，與習知的移除製程相較，第一金屬材料層405的材料之保留效果改善約30%。
如圖8所示，一旦移除保護層406並完成蝕刻製程，即可移除固體副產物材料701。在一實施例中，可簡單升高固體副產物材料701的溫度至高於其三相點，以移除固體副產物材料701。如此一來，在固體副產物材料701為二氟氫銨的實施例中，可在約40Torr的壓力下升高二氟氫銨的溫度至高於125℃，以移除固體副產物材料701。然而可採用任何合適的溫度與壓力。
在另一實施例中，除了採用固體副產物材料701的材料三相點使其昇華之外，可採用化學移除製程。在此實施例中，濕蝕刻或乾蝕刻採用對固體副產物材料701具有選擇性的蝕刻劑，以移除固體副產物材料701。然而，可採用任何合適的移除製程。
藉由中性自由基蝕刻搭配作為保護的固體副產物材料701，可避免損傷與缺陷。在一些實施例中，形成的裝置其輸入/輸出驅動崩潰電壓可改善約 2V，而時間相關的閘極氧化物崩潰可增加+17mV，且崩潰時間未明顯劣化。同樣地，晶圓上的缺陷數目可自約1343(作為基準線)降低至1110(三氟化氮與氫氣的比例為0.5%，壓力為2Torr，溫度為40℃，且歷時43秒)或甚至530(三氟化氮與氫氣的比例為1.1%，壓力為1Torr，溫度為40℃，且歷時30秒)。此外，採用此處的實施例可發現n型裝置的臨界電壓改善0.56%。
如圖9所示，形成功函數層901於第一金屬材料層405上。功函數層901的選擇取決於所需的裝置型態。例示性的p型功函數金屬可包含鋁、碳化鈦鋁、氮化鈦、氮化鉭、釕、鉬、氮化鎢、鋯矽化物、鉭矽化物、鎳矽化物、氮化鎢、其他合適的p型功函數材料、或上述之組合。例示性的n型功函數金屬可包含鈦、銀、鉭鋁、碳化鉭鋁、氮化鈦鋁、碳化鉭、碳氮化鉭、氮化鉭矽、錳、鋯、其他合適的n型功函數材料、或上述之組合。功函數值與功函數層901的材料組成相關，因此可選擇功函數層901的材料以調整其功函數值，使形成於個別區域中的裝置可達所需的臨界電壓。功函數層的沉積方法可為化學氣相沉積、物理氣相沉積、及/或其他合適製程，且其沉積厚度可介於約5Å至約50Å之間。
金屬層903可形成於功函數層901上。在一實施例中，金屬層903的材料適於作為晶種層以助後續的充填製程，亦有助於阻擋或減少氟原子遷移至功函數層901中。在特定實施例中，金屬層903可為結晶鎢，其形成方法不存在氟原子，比如採用不含氟的原子層沉積或化學氣相沉積。然而可採用任何合適的材料與形成方法。
成核層905可形成於金屬層903上，以提供後續的充填材料907所用的成核點。在成核層905與金屬層903(如鎢)可為相同材料的實施例中，可採用相同製程(如原子層沉積)形成成核層905，但在沉積時可不採用無氟前驅物。此外，金屬層903為結晶態(如結晶鎢)時，成核層905的組成可為非晶材料如非晶鎢。
一旦形成成核層905，可沉積充填材料907以填入開口的其餘部 份，且此沉積步驟採用成核層905幫助充填材料907成核。在一實施例中，充填材料907可與成核層905(如鎢)的材料相同，或可為不同材料如鋁、銅、鋁銅、鎢、鈦、氮化鈦鋁、碳化鉭、碳氮化鉭、氮化鉭矽、錳、鋯、氮化鈦、鉭、氮化鉭、鈷、鎳、上述之組合、或類似物，且充填材料907的厚度介於約1000Å至約2000Å之間(比如約1500Å)。然而，可採用任何合適的材料。
此外，可採用沉積製程如非順應性的沉積製程如化學氣相沉積，以沉積充填材料907。在一實施例中，沉積製程採用前驅物如六氟化鎢與氫氣，但可採用任何合適的前驅物。在採用六氟化鎢與氫氣作為前驅物的特定實施例中，六氟化鎢流入反應腔室的流速可介於約0.1slm至約0.5slm之間(比如約0.3slm)，而氫氣同時流入反應腔室的流速可介於約1slm至約10slm之間(比如約6slm)。此外，化學氣相沉積製程的溫度可介於約200℃至約400℃之間(比如約300℃)，且壓力可介於約100torr至約400torr之間(比如250torr)。然而可採用任何合適的製程條件。
如圖10所示，在沉積充填材料907以填入並超填開口之後，可平坦化開口之外的任何多餘材料以形成閘極堆疊1001。在一實施例中，平坦化材料與第一間隔物113的方法可採用化學機械研磨製程，但亦可採用任何合適製程如研磨或蝕刻。
在形成與平坦化閘極堆疊1001的材料之後，可使閘極堆疊1001的材料凹陷，再以蓋層1003覆蓋凹陷的閘極堆疊1001的材料。在一實施例中，可採用濕式或乾式蝕刻製程使閘極堆疊1001的材料凹陷，且蝕刻製程採用的蝕刻劑對閘極堆疊1001的材料具有選擇性。在一實施例中，閘極堆疊1001的材料凹陷距離介於約5nm至約150nm之間，比如約120nm。然而可採用任何合適製程與距離。
一旦使閘極堆疊1001的材料凹陷，即可沉積蓋層1003並平坦化蓋 層1003及第一間隔物113。在一實施例中，蓋層1003的材料為氮化矽、氮氧化矽、碳氮氧化矽、碳化矽、碳氧化矽、上述之組合、或類似物，其沉積方法可為原子層沉積、化學氣相沉積、濺鍍、或類似方法。蓋層1003的沉積厚度介於約5Å至約200Å之間。接著以平坦化製程如化學機械研磨以平坦化蓋層1003，使蓋層1003與第一間隔物113共平面。
在形成蓋層1003之後，可進行額外製程。舉例來說，可形成源極/汲極接點(未圖示於圖10)以產生電性連接至源極/汲極區，亦可形成閘極接點(亦未圖示於圖10)穿過蓋層1003以產生電性連接至閘極堆疊1001。此外，可形成金屬化層以接觸源極/汲極接點與閘極接點，以提供線路與功能至裝置。可採用任何合適的額外製程。
採用此處所述的實施例，可緩和或消除裝置表面的損傷(可能使崩潰電壓增加約2.0V)，並提供更佳的整體製程容忍度(比如使製程末端限制降低約2nm)。上述功效特別針對高深寬比與粗糙的表面。
在一實施例中，半導體裝置的形成方法包括：自第一前驅物材料形成蝕刻電漿；分離蝕刻電漿的多個中性自由基；以及暴露閘極介電層上的保護層之表面至蝕刻電漿的中性自由基與第二前驅物材料，以蝕刻保護層之表面的一部份，且第二前驅物材料不是電漿。在一實施例中，方法更包括在閘極介電層上進行退火製程，其中退火製程氧化保護層的一部份以形成氧化部份，且在形成蝕刻電漿之前進行退火製程；自第一前驅物材料與第三前驅物材料形成氧化物蝕刻電漿，且第三前驅物材料不同於第一前驅物材料與第二前驅物材料；以及採用氧化物蝕刻電漿移除氧化部份。在一實施例中，第一前驅物材料為三氟化氮，第二前驅物材料為氫氣，且第三前驅物材料為氨。在一實施例中，分離蝕刻電漿的中性自由基之步驟包括啟動濾片，以避免蝕刻電漿的正離子與負離子穿過濾片。在一實施例中，暴露保護層表面的步驟其溫度小於或等於100 ℃，而壓力小於或等於5Torr。在一實施例中，保護層為矽。在一實施例中，暴露保護層的表面之步驟更包括沉積固體副產物材料。
在另一實施例中，半導體裝置的形成方法包括：沉積第一介電層於半導體鰭狀物的通道區上；形成第一金屬阻障層於第一介電層上；形成保護層於第一金屬阻障層上；進行退火製程，以氧化保護層的一部份以形成氧化部份；採用電漿蝕刻製程移除氧化部份；以及在採用電漿蝕刻製程之後，採用自由基電漿蝕刻製程移除保護層，其中自由基電漿蝕刻製程包括：自第一前驅物形成第一電漿；啟動濾片以分離中性自由基與正自由基及負自由基；輸送中性自由基至蝕刻腔室；以及將非電漿前驅物導入具有中性自由基的蝕刻腔室。在一實施例中，自由基電漿蝕刻製程產生固體副產物層。在一實施例中，方法更包括在自由基電漿蝕刻製程之後，移除固體副產物層。在一實施例中，移除固體副產物層的步驟至少部份為昇華製程。在一實施例中，固體副產物層包括二氟氫銨。在一實施例中，第一前驅物為三氟化氮，而非電漿前驅物為氫氣。在一實施例中，電漿蝕刻製程包括：自第一前驅物形成第一電漿；自第二前驅物形成第二電漿；以及將第一電漿與第二電漿導向氧化部份。
在又一實施例中，半導體裝置的形成方法包括：自半導體鰭狀物上移除虛置閘極；沉積阻障層於半導體鰭狀物上；沉積矽於阻障層上；氧化矽的一部份，以形成氧化矽層與矽的殘留部份；移除氧化矽層；使矽的殘留部份反應，以移除矽並沉積固體保護材料；以及移除固體保護材料。在一實施例中，固體保護材料包括二氟氫銨。在一實施例中，移除固體保護材料的步驟包括昇華固體保護材料。在一實施例中，使矽的殘留部份反應之步驟，包括導入來自第一前驅物材料的中性自由基。在一實施例中，中性自由基在與矽的殘留部份反應之前，先穿過啟動的濾片。在一實施例中，移除氧化矽層的步驟包括導入來自第一前驅物材料的中性自由基、正自由基、與負自由基。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識者應理解可採用本發明作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明精神與範疇，並可在未脫離本發明之精神與範疇的前提下進行改變、替換、或更動。
100‧‧‧半導體裝置
107‧‧‧鰭狀物
113‧‧‧第一間隔物
201‧‧‧源極/汲極區
203‧‧‧層間介電層
302‧‧‧開口
401‧‧‧第一介電材料
405‧‧‧第一金屬材料層
701‧‧‧固體副產物材料

Claims (10)

  1. 一種半導體裝置的形成方法，包括：自一第一前驅物材料形成一蝕刻電漿；分離該蝕刻電漿的多個中性自由基，其中分離該蝕刻電漿的該些中性自由基之步驟包括啟動一濾片，以避免該蝕刻電漿的多個正離子與多個負離子穿過該濾片；以及暴露一閘極介電層上的一保護層之表面至該蝕刻電漿的該些中性自由基與一第二前驅物材料，以蝕刻該保護層之表面的一部份，且該第二前驅物材料不是電漿。
  2. 如請求項1之半導體裝置的形成方法，更包括：在該閘極介電層上進行一退火製程，其中該退火製程氧化該保護層的一部分以形成一氧化部分，且在形成該蝕刻電漿之前進行該退火製程；自该第一前驅物材料與一第三前驅物材料形成一氧化物蝕刻電漿，且該第三前驅物材料不同於該第一前驅物材料與該第二前驅物材料；以及採用該氧化物蝕刻電漿移除該氧化部分。
  3. 一種半導體裝置的形成方法，包括：沉積一第一介電層於一半導體鰭狀物的一通道區上；形成一第一金屬阻障層於該第一介電層上；形成一保護層於該第一金屬阻障層上；進行一退火製程，以氧化該保護層的一部分以形成一氧化部分；採用一電漿蝕刻製程移除該氧化部分；以及在採用該電漿蝕刻製程之後，採用一自由基電漿蝕刻製程移除該保護層，其中該自由基電漿蝕刻製程包括：自一第一前驅物形成一第一電漿；啟動一濾片以自多個正自由基及多個負自由基分離多個中性自由基與； 輸送該些中性自由基至一蝕刻腔室；以及將一非電漿前驅物導入具有該些中性自由基的該蝕刻腔室。
  4. 如請求項3之半導體裝置的形成方法，其中該自由基電漿蝕刻製程產生一固體副產物層。
  5. 一種半導體裝置的形成方法，包括：自一半導體鰭狀物上移除一虛置閘極；沉積一阻障層於該半導體鰭狀物上；沉積矽於該阻障層上；氧化矽的一部分，以形成氧化矽層與矽的殘留部分；移除該氧化矽層；使矽的殘留部分反應，以移除矽並沉積一固體保護材料；以及移除該固體保護材料。
  6. 如請求項5之半導體裝置的形成方法，其中該固體保護材料包括二氟氫銨。
  7. 一種半導體裝置的形成方法，包括：形成氧化矽層於一阻障層上，且該阻障層位於一半導體鰭狀物上；以及移除該氧化矽層，包括：自一蝕刻電漿分離多個中性自由基；以及暴露該氧化矽層至該些中性自由基，以形成一固體保護材料於該阻障層上。
  8. 如請求項7之半導體裝置的形成方法，其中自該蝕刻電漿分離該些中性自由基的步驟，採用充電的光柵。
  9. 一種半導體裝置的形成方法，包括：形成一阻障層於一半導體鰭狀物上；沉積一矽層於該阻障層上；退火該矽層的一部分以形成氧化矽層；以及 以一電漿製程移除該氧化矽層與該矽層的殘留部分，其中該電漿製程包括：自一第一前驅物形成一第一電漿；自該第一電漿的多個正自由基與該第一電漿的多個負自由基分離該第一電漿的多個中性自由基；以及輸送該些中性自由基至該氧化矽層與該矽層的殘留部分。
  10. 一種半導體裝置的形成方法，包括：沉積一阻障層於一半導體鰭狀物的一通道區上的一開口之側壁與下表面上；形成一固體保護材料於該阻障層上，其中形成該固體保護材料的步驟包括：採用一自由基電漿蝕刻以蝕刻該阻障層上的一保護層，且在該自由基電漿蝕刻時形成該固體保護材料，其中該自由基電漿蝕刻包括：將一非電漿前驅物導入一蝕刻腔室；以及輸送一第一電漿的多個中性自由基至該蝕刻腔室，其中輸送該些中性自由基至該蝕刻腔室的步驟包括啟動一濾片以自該第一電漿的多個帶電荷自由基分離該些中性自由基；移除該固體保護材料；以及將一閘極堆疊填入該開口。
TW108112975A 2018-07-31 2019-04-15 半導體裝置的形成方法 TWI807009B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/050,904 2018-07-31
US16/050,904 US10991805B2 (en) 2018-07-31 2018-07-31 Semiconductor device and method of manufacture

Publications (2)

Publication Number Publication Date
TW202008457A TW202008457A (zh) 2020-02-16
TWI807009B true TWI807009B (zh) 2023-07-01

Family

ID=69227863

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108112975A TWI807009B (zh) 2018-07-31 2019-04-15 半導體裝置的形成方法

Country Status (3)

Country Link
US (3) US10991805B2 (zh)
CN (1) CN110783182A (zh)
TW (1) TWI807009B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI726744B (zh) * 2020-06-11 2021-05-01 世界先進積體電路股份有限公司 半導體基板、半導體裝置、及半導體結構的形成方法
KR20220054482A (ko) * 2020-10-23 2022-05-03 삼성전자주식회사 반도체 장치
US20220165566A1 (en) * 2020-11-20 2022-05-26 Applied Materials, Inc. Conformal silicon-germanium film deposition
WO2022160139A1 (en) * 2021-01-27 2022-08-04 Yangtze Memory Technologies Co., Ltd. Method for forming barrier layer in semiconductor structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080182382A1 (en) * 2006-12-07 2008-07-31 Applied Materials, Inc. Methods of thin film process
TW201731111A (zh) * 2016-02-25 2017-09-01 台灣積體電路製造股份有限公司 鰭式場效電晶體及其製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010016124A (ja) * 2008-07-02 2010-01-21 Hitachi High-Technologies Corp プラズマ処理装置およびプラズマ処理方法
US9159808B2 (en) * 2009-01-26 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Selective etch-back process for semiconductor devices
US9484267B1 (en) * 2016-02-04 2016-11-01 International Business Machines Corporation Stacked nanowire devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080182382A1 (en) * 2006-12-07 2008-07-31 Applied Materials, Inc. Methods of thin film process
TW201731111A (zh) * 2016-02-25 2017-09-01 台灣積體電路製造股份有限公司 鰭式場效電晶體及其製造方法

Also Published As

Publication number Publication date
CN110783182A (zh) 2020-02-11
US20200044037A1 (en) 2020-02-06
US20230268404A1 (en) 2023-08-24
US11670695B2 (en) 2023-06-06
US10991805B2 (en) 2021-04-27
US20210234013A1 (en) 2021-07-29
TW202008457A (zh) 2020-02-16

Similar Documents

Publication Publication Date Title
TWI807009B (zh) 半導體裝置的形成方法
US11508849B2 (en) Semiconductor device and methods of manufacture
KR20180061071A (ko) 반도체 디바이스 및 제조 방법
US10332746B1 (en) Post UV cure for gapfill improvement
US10879377B2 (en) Semiconductor device and method of manufacture
TWI779216B (zh) 半導體裝置的形成方法
US11942549B2 (en) Semiconductor device and method of manufacture
TWI812840B (zh) 半導體元件製造處理及半導體結構
KR20210143637A (ko) 반도체 디바이스 및 제조 방법
US20210175075A1 (en) Oxygen radical assisted dielectric film densification
US20230275153A1 (en) Semiconductor Device and Method
US20220384593A1 (en) Inter-Layer Dielectrics and Etch Stop Layers for Transistor Source/Drain Regions
TWI809743B (zh) 半導體裝置和製造方法
TWI752874B (zh) 半導體裝置和製造半導體裝置的方法
TW202133267A (zh) 半導體裝置的製造方法
US20240079265A1 (en) Deposition Method for Semiconductor Device
US20230268223A1 (en) Semiconductor devices and methods of manufacture
TWI825439B (zh) 半導體元件的製造方法
US20230178361A1 (en) Semiconductor Devices and Methods of Manufacture
US20220285528A1 (en) Formation of transistor gates