TWI806532B - 電路板結構 - Google Patents
電路板結構 Download PDFInfo
- Publication number
- TWI806532B TWI806532B TW111112687A TW111112687A TWI806532B TW I806532 B TWI806532 B TW I806532B TW 111112687 A TW111112687 A TW 111112687A TW 111112687 A TW111112687 A TW 111112687A TW I806532 B TWI806532 B TW I806532B
- Authority
- TW
- Taiwan
- Prior art keywords
- metal
- metal base
- circuit board
- hole
- board structure
- Prior art date
Links
Images
Landscapes
- Diaphragms For Electromechanical Transducers (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
Abstract
一種電路板結構,包含介電板件本體及金屬填孔結構。介電板件本體開設有盲孔,盲孔的底部包含金屬底座。金屬填孔結構位於金屬底座之上,且填滿盲孔,其中金屬底座的表面與金屬填孔結構的底部之間的平均晶粒取向差角小於七度。透過金屬底座的表面與金屬填孔結構的底部之間的平均晶粒取向差角小於七度,能使得晶體間的晶體延續性增加,進而增進整體的機械特性及電性。
Description
本發明涉及電鍍領域,尤其是一種電路板結構。
隨著微電子元件細微化需要依賴高密度互聯(high density interconnection,HDI)技術,使用細線路(fine line)和大量堆疊盲孔(stacked-via)結構互連在不同封裝級別的印刷電路板(printed circuit boards,PCBs)上。
PCB在盲孔中的電鍍填料,常因不同溫度的變化,如基板材料的熱脹冷縮、佈線金屬和介電材料之間熱膨脹係數(coefficient of thermal expansion,CTE)差異過大而產生明顯的材料熱應力,終致基板產生翹曲(warpage),甚而使盲孔發生斷裂。
經過檢驗,能理解的是,當填孔材料與底部的佈線金屬之間的晶格缺陷增加,也就是晶格不匹配程度明顯增加時,可以觀察到機械可靠度下降、同時電阻大幅提升的問題。
為了解決先前技術所面臨的問題,在此提供一種電路板結構。電路板結構包含介電板件本體及金屬填孔結構。介電板件本體開設有盲孔,盲孔的底部包含金屬底座。金屬填孔結構位於金屬底座之上,且填滿盲孔,其中金屬底座的表面與金屬填孔結構的底部之間的平均晶
粒取向差角(misorientation angle)小於七度。
在一些實施例中,金屬底座及金屬填孔結構的材質係選自由銅、錫、銀、金、鋅、鐵、鈷、以及鎳所構成之群組。
更詳細地,在一些實施例中,金屬底座為壓合銅層或電鍍銅層,金屬填孔結構為電鍍銅層。
進一步地,在一些實施例中,在盲孔的孔壁與金屬填孔結構之間,以及金屬底座與金屬填孔結構之間,更包含化學銅層,其中化學銅層的厚度小於1μm。
更詳細地,在一些實施例中,金屬底座的厚度為5至20μm,金屬填孔結構的厚度為20至35μm。
在一些實施例中,金屬底座的表面與金屬填孔結構的底部之間的平均晶粒取向差角的範圍是1至5.5度。更詳細地,在一些實施例中,金屬底座表面與金屬填孔結構底部之間的平均晶粒取向差角的範圍是2至5度。
在一些實施例中,金屬填孔結構進行電鍍的沉積速率約小於0.22μm/min。更詳細地,在一些實施例中,金屬填孔結構進行電鍍的沉積速率約為0.044μm/min至0.176μm/min。
如同前述實施例所述,透過控制金屬底座的表面與金屬填孔結構的底部之間的平均晶粒取向差角小於七度,能使得晶體間的晶體延續性增加,可增進整體的機械特性及電性,同時維持製程的速率,以及量產的規模。
1:電路板結構
10:介電板件本體
20:盲孔
30:金屬底座
40:金屬填孔結構
45:化學銅層
圖1係電路板結構的剖面示意圖。
圖2係圖1中盲孔位置的A部分局部放大圖。
圖3係圖2中盲孔位置的B部分細部放大圖。
圖4為聚焦離子束(focus ion beam,FIB)之橫截面影像與金屬填孔結構40及金屬底座30之電子背向散射繞射系統(electron backscatter diffraction,EBSD)晶體取向圖之疊圖。
圖5為對應於圖4之EBSD之影像清晰度分析(image quality,IQ)影像與電鍍銅和底材銅之間的晶界分析疊圖。
圖6為盲孔結構在快速盲孔拉力(quick via pulling test,QVP test)測試後的拉力曲線。
圖1係電路板結構的剖面示意圖。圖2係圖1中A部分盲孔位置的局部放大圖。如圖1及圖2所示,電路板結構1可以為多層堆疊的結構,其中可以包含多個介電板件本體10,介電板件本體10上可以開設有一個或多個盲孔20,各盲孔20的底部包含金屬底座30。另外,電路板結構1還具有金屬填孔結構40。金屬填孔結構40位於金屬底座30之上,且填滿盲孔20。在此,金屬填孔結構40及金屬底座30,可以是銅、錫、銀、金、鋅、鐵、鈷、以及鎳等高導電率的金屬,較常用為銅。
在此,金屬底座30可以是電鍍銅層,或是壓合銅層,也就是,介電板件本體10可以設置在完成電鍍的介電板件本體10上,透過鑽孔方式,於前次預留的電鍍銅層位置上形成盲孔20,或者透過壓合的方
式壓合在銅箔上,進行鑽孔而形成盲孔20。
圖3係圖2中B部分盲孔位置的細部放大圖。其中,圖中虛線表示金屬填孔結構40和金屬底座30之間的交界在實驗中,先採用電子背向散射繞射系統(electron backscatter diffraction,EBSD)解析銅晶體微結構,如圖3所示,可以看出金屬底座30與金屬填孔結構40上分別具有複數個晶粒。再透過TSL-OIM軟體選擇晶格邊界的上方、下方之晶粒,量測其取向差角(misorientation angle,θ)。量測時是採取50μm的局部範圍,沿著盲孔20的底部,也就是金屬底座30與金屬填孔結構40間的晶格邊界以5μm的間距依序平移量測邊界上下晶粒之取向差角。再以10組的數據平均,而獲得平均晶粒取向差角。
依據晶粒取向差角效應(misorientation angle effect),可以理解晶粒取向差角與電阻率成正比,同時,電阻率可以依據下方的方程式(1),即(Mayadas-Shatzkes model)進行計算。在本案所欲控制的結構中,考量機械性質、電性及製程速度,平均晶粒取向差角小於七度。較佳地,平均晶粒取向差角的範圍是1至5.5度,進一步地,平均晶粒取向差角的範圍是2至5度。
其中ρgb為晶界電阻率(grain boundary resistivity)(μΩ cm),ρb為塊體的電阻率(bulk resistivity)(μΩ cm),r是晶界反射系數(grain boundary reflection coefficient),λ是電子平均自由徑(mean free path)(nm),D是晶粒尺寸(grain size)(μm)。
再次參照圖2,在此盲孔20為一梯形,其底部寬度為50μm,上部寬度為60μm,深度為27μm。然而,這僅為示例,而非限於此,若是盲孔20底部寬度較寬,在進行晶粒取向差角的量測時,可以增加取樣的點數,來增加平均值的可信度。
為了在電鍍前增加附著性,可以在電鍍形成金屬填孔結構40之前,先以浸潤、無電鍍的方式形成化學銅層45,換言之,在完成電鍍後,化學銅層45位於盲孔20的孔壁與金屬填孔結構40之間,以及金屬底座30與金屬填孔結構40之間,且化學銅層45的厚度小於1μm,較佳地,厚度在0.5μm至0.8μm的範圍,例如0.7μm。另外,金屬底座30的厚度為5至20μm,金屬填孔結構40的厚度為20至35μm,例如,26μm。
更詳細地,由於化學銅層45的厚度較薄,在電鍍前之酸洗時,化學銅層45部分會被蝕刻而部分去除,因此量測時化學銅層45的厚度可以忽視,平均晶粒取向差角的量測可以看作金屬底座30及金屬填孔結構40之間的平均晶粒取向差角。
晶粒取向差角(misorientation angle)經實驗發現可以透過控制電鍍的沉積速率,來進行控制,經發現沉積速率下降時,可以獲得較低的平均晶粒取向差角,而達到較佳的電性及機械性質。然而,會有降低產量及製程速度的副作用。考量兩者,選擇沉積速率小於0.22μm/min,較佳地,通常控制沉積速率0.044至0.176μm/min。作為參考值,一般業界採用的沉積速率為0.22至0.44μm/min。
以下將詳述實驗的方法,以下採用雙層介電板件本體10,對上層盲孔20中的金屬底座30及金屬填孔結構40進行各項的量測,在
此,金屬底座30為壓合銅,盲孔20底部寬度為50μm,上部寬度為60μm,深度為27μm。金屬底座30的厚度約為20μm,金屬填孔結構40的厚度約為26μm。依據前述的進行平均晶粒取向差角的量測、電阻的量測,以及拉力測試。
以下透過不同的實施例,其中比較例是以沉積速率0.44μm/min進行電鍍金屬填孔結構40,而實驗示例1是以沉積速率0.22μm/min進行電鍍金屬填孔結構40、實驗示例2是以沉積速率0.11μm/min進行電鍍金屬填孔結構40、實驗示例3是以沉積速率0.066μm/min進行電鍍金屬填孔結構40。所獲得的實驗結果如表1所示。
其中,實際實驗上,以聚焦離子束(focus ion beam,FIB)之橫截面影像與金屬填孔結構40及金屬底座30之EBSD晶體取向圖之疊圖、EBSD之影像清晰度分析IQ影像與電鍍銅和底材銅之間的晶界分析疊圖、以及盲孔結構在快速盲孔拉力(quick via pulling test,QVP test)測試後的拉力曲線,請參見圖4至圖6。其中圖4中的虛線表示金屬
填孔結構40及金屬底座30之間的交界,圖5乃對應於圖4。圖6為(25×24BHs)。
由上述實驗的結果比較,綜觀平均晶粒取向差角的量測、電阻的量測的結果,以及拉力測試的結果、製程的產量、製程速率,選擇較低的沉積速率、以控制金屬底座的表面與金屬填孔結構的底部之間的平均晶粒取向差角小於七度。
綜上所述,如同前述實施例所述,透過金屬底座30表面與金屬填孔結構40底部之間的平均晶粒取向差角小於七度,能使得晶體間的晶體延續性增加,可增進整體的機械特性及電性,同時維持製程的速率,以及量產的規模。
雖然本發明的技術內容已經以較佳實施例揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神所作些許之更動與潤飾,皆應涵蓋於本發明的範疇內,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
20:盲孔
30:金屬底座
40:金屬填孔結構
45:化學銅層
Claims (9)
- 一種電路板結構,包含: 一介電板件本體,開設有一盲孔,該盲孔的底部包含一金屬底座;以及一金屬填孔結構,位於該金屬底座之上,且填滿該盲孔,其中該金屬底座的表面與該金屬填孔結構的底部之間的一平均晶粒取向差角(misorientation angle)小於七度。
- 如請求項1所述之電路板結構,其中該金屬底座及該金屬填孔結構的材質係選自由銅、錫、銀、金、鋅、鐵、鈷、以及鎳所構成之群組。
- 如請求項2所述之電路板結構,其中該金屬底座為一壓合銅層或一電鍍銅層,該金屬填孔結構為一電鍍銅層。
- 如請求項3所述之電路板結構,其中在該盲孔的孔壁與該金屬填孔結構之間,以及該金屬底座與該金屬填孔結構之間,更包含一化學銅層,其中該化學銅層的厚度小於1μm。
- 如請求項4所述之電路板結構,其中該金屬底座的厚度為5至20μm,該金屬填孔結構的厚度為20至35μm。
- 如請求項1所述之電路板結構,其中該金屬底座的表面與該金屬填孔結構的底部之間的該平均晶粒取向差角的範圍是1至5.5度。
- 如請求項6所述之電路板結構,其中該金屬底座的表面與該金屬填孔結構的底部之間的該平均晶粒取向差角的範圍是2至5度。
- 如請求項1所述之電路板結構,其中該金屬填孔結構進行電鍍的一沉積速率小於0.22μm/min。
- 如請求項8所述之電路板結構,其中該金屬填孔結構進行電鍍的該沉積速率為0.044至0.176μm/min。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111112687A TWI806532B (zh) | 2022-03-31 | 2022-03-31 | 電路板結構 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111112687A TWI806532B (zh) | 2022-03-31 | 2022-03-31 | 電路板結構 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI806532B true TWI806532B (zh) | 2023-06-21 |
TW202341828A TW202341828A (zh) | 2023-10-16 |
Family
ID=87803207
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111112687A TWI806532B (zh) | 2022-03-31 | 2022-03-31 | 電路板結構 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI806532B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101174577A (zh) * | 2001-10-26 | 2008-05-07 | 应用材料公司 | 作为用于铜金属化的阻挡层的原子层沉积氮化钽和α相钽 |
TW201840255A (zh) * | 2017-04-21 | 2018-11-01 | 南亞電路板股份有限公司 | 電路板結構及其形成方法 |
TW201918590A (zh) * | 2017-11-08 | 2019-05-16 | 美商羅門哈斯電子材料有限公司 | 電鍍銅 |
CN113811641A (zh) * | 2019-05-15 | 2021-12-17 | 住友电气工业株式会社 | 印刷布线板 |
-
2022
- 2022-03-31 TW TW111112687A patent/TWI806532B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101174577A (zh) * | 2001-10-26 | 2008-05-07 | 应用材料公司 | 作为用于铜金属化的阻挡层的原子层沉积氮化钽和α相钽 |
TW201840255A (zh) * | 2017-04-21 | 2018-11-01 | 南亞電路板股份有限公司 | 電路板結構及其形成方法 |
TW201918590A (zh) * | 2017-11-08 | 2019-05-16 | 美商羅門哈斯電子材料有限公司 | 電鍍銅 |
CN113811641A (zh) * | 2019-05-15 | 2021-12-17 | 住友电气工业株式会社 | 印刷布线板 |
Also Published As
Publication number | Publication date |
---|---|
TW202341828A (zh) | 2023-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10790209B2 (en) | Wiring circuit substrate, semiconductor device, method of producing the wiring circuit substrate, and method of producing the semiconductor device | |
US4606787A (en) | Method and apparatus for manufacturing multi layer printed circuit boards | |
US7691487B2 (en) | Electrodeposited copper foil with carrier foil | |
JP5129642B2 (ja) | 表面処理銅箔及びその表面処理銅箔を用いて得られる銅張積層板並びにその銅張積層板を用いて得られるプリント配線板 | |
US7084509B2 (en) | Electronic package with filled blinds vias | |
EP1406477A1 (en) | CORE SUBSTRATE, AND MULTILAYER CIRCUIT BOARD USING IT | |
US8409726B2 (en) | Printed circuit board with multiple metallic layers and method of manufacturing the same | |
US20030025182A1 (en) | Metal article coated with tin or tin alloy under tensile stress to inhibit whisker growth | |
US20120199386A1 (en) | Multilayer printed wiring board | |
US11071214B2 (en) | Method for manufacturing multilayer wiring board | |
KR20210072709A (ko) | 나노-트윈 구리 층, 이를 제조하는 방법, 그리고 이를 포함하는 기판 | |
US20190059154A1 (en) | Multi-layer circuit board capable of being applied with electrical testing and method for manufacturing the same | |
TWI806532B (zh) | 電路板結構 | |
JP7193133B2 (ja) | 配線基板 | |
US4789423A (en) | Method for manufacturing multi-layer printed circuit boards | |
JP2001015882A (ja) | 歪みゲージ内蔵回路基板およびその製造方法 | |
JP4391671B2 (ja) | 電子部品搭載用基板及びその製造方法 | |
TWM582962U (zh) | 用於承載晶片的軟質線路基板 | |
US20220418098A1 (en) | Wiring board | |
US11979983B2 (en) | Printed wiring board and method of manufacturing the same | |
Bernhard et al. | The effect of Cu target pad roughness on the growth mode and void formation in electroless Cu films | |
Kudo et al. | A Characterized Redistribution Layer Architecture for Advanced Packaging Technologies | |
KR102495997B1 (ko) | 낮은 휨 변형을 갖는 저조도 표면처리동박, 이를 포함하는 동박적층판 및 프린트 배선판 | |
TW202001000A (zh) | 表面處理銅箔、覆銅積層板及印刷線路板 | |
Bremmert et al. | Developments in Electroless Copper Processes to Improve Performance in amSAP Mobile Applications |